【発明の詳細な説明】 産業上の利用分野 本発明は、通信回線上のデータを順次バッファメモリ
に一時格納し、連続する複数のデータが特定のパターン
か否かを高速でサーチするデータモニタ装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data monitor device for temporarily storing data on a communication line in a buffer memory and searching for a plurality of continuous data at a high speed at a high speed. Regarding
従来の技術 一般に、通信回線の事象を分析する場合、通信回線上
のデータをデータ毎に例えば100Mバイトのハードディス
ク等の大容量記憶装置（バッファメモリ）に取り込み、
連続する複数のデータが特定パターンか否かをサーチす
る。2. Description of the Related Art Generally, when analyzing an event of a communication line, data on the communication line is taken into a large-capacity storage device (buffer memory) such as a 100 Mbyte hard disk for each data,
It is searched whether or not a plurality of continuous data has a specific pattern.
第５図は、従来のデータモニタ装置の動作を説明する
ためのフローチャートであり、この例では、バッファメ
モリのアドレスDATA0、DATA1、DATA2…に順次ストアさ
れた入力データがデータパターンＡ、Ｂ、Ｃであるか否
かを判定する。FIG. 5 is a flow chart for explaining the operation of the conventional data monitoring apparatus. In this example, the input data sequentially stored at the addresses DATA0, DATA1, DATA2 ... Of the buffer memory are data patterns A, B, C. Or not.
ステップ51において、バッファメモリのアドレスをア
ドレスDATA0にセットし、続くステップ52において、そ
のアドレスのデータを最初のデータＡと比較し、一致し
ない場合にはステップ57に分岐してバッファメモリのア
ドレスを１つインクリメントし、ステップ51に戻る。In step 51, the address of the buffer memory is set to the address DATA0, and in the following step 52, the data at that address is compared with the first data A. If they do not match, the process branches to step 57 to set the address of the buffer memory to 1 Increments by one and returns to step 51.
ステップ52において、入力データと最初のデータＡが
一致すると、ステップ53以下に進み、次のデータＢとの
比較を行う。When the input data and the first data A match in step 52, the process proceeds to step 53 and subsequent steps to compare with the next data B.
ステップ54において、次のデータＢが一致しない場合
にはステップ57に戻り、最初のデータＡから再度比較を
行う。If the next data B does not match in step 54, the process returns to step 57 and the comparison is performed again from the first data A.
したがって、上記従来例では、入力データと特定のデ
ータとを順次比較するというソフトウエアにより、連続
する複数のデータが特定のパターンか否かをサーチする
ことができる。Therefore, in the above-mentioned conventional example, it is possible to search whether or not a plurality of continuous data has a specific pattern by software that sequentially compares the input data and the specific data.
発明が解決しようとする課題 しかしながら、上記従来のデータモニタ装置では、入
力データと特定のデータとを順次比較し、一致するまで
分岐判断ステップを繰り返すので、サーチされるデータ
ストリングスが増加すると、多くの処理時間を要し、し
たがって、大容量記憶装置からの検索は不適当であると
いう問題点がある。However, in the above-described conventional data monitor, the input data and the specific data are sequentially compared, and the branch determination step is repeated until they match each other. It takes a lot of processing time, and therefore, there is a problem that retrieval from a mass storage device is inappropriate.
本発明は上記従来の問題点に鑑み、ストリングスが多
いデータを高速でサーチすることができるデータモニタ
装置を提供することを目的とする。In view of the above conventional problems, it is an object of the present invention to provide a data monitor device capable of searching data having a large number of strings at high speed.
課題を解決するための手段 本発明は上記目的を達成するために、通信回線上の回
線データを蓄積するメモリと、サーチされるデータ単位
毎にページを設け、そのページには入力され得る全ての
データに対しアドレスを設け、ヒットするデータがアド
レス入力された場合は、次のデータに対応するページの
初期値をポインタ値とし、ヒットしないデータがアドレ
ス入力された場合は、最初のページの初期値をポインタ
値とする管理テーブルと、上記メモリのポインタを管理
するベースポインタ、上記管理テーブルのポインタを管
理するインデックスレジスタ、ベースレジスタ及びアキ
ュムレータが設けられている中央処理装置とを備え、第
１の動作として、前記メモリの先頭データのアドレスを
ポインタ値として前記ベースポインタに書き込み、第２
の動作として、前記ベースポインタが出力するアドレス
を前記ベースレジスタに書き込み、第３の動作として、
前記アキュムレータは、前記インデックスレジスタのア
ドレスと前記ベースレジスタのアドレスの加算値に対応
するポインタ値を読み込み、第４の動作としてインデッ
クスレジスタに前記アキュムレータのポインタ値が書き
込まれ、第５の動作として、前記ベースポインタのポイ
ンタ値を１つ加算し、前記中央処理装置が、特定のデー
タパターンを検出するまで、第２の動作から第５の動作
を繰り返すようにしたものである。Means for Solving the Problems In order to achieve the above object, the present invention provides a memory for accumulating line data on a communication line and a page for each data unit to be searched, and all the data that can be input to the page. If an address is provided for the data and the hit data is input as the address, the initial value of the page corresponding to the next data is used as the pointer value, and if the non-hit data is input as the address, the initial value of the first page is input. A central processing unit provided with a base table for managing the pointer of the memory, an index register for managing the pointer of the management table, a base register and an accumulator, and a first operation. Write the address of the top data of the memory to the base pointer as a pointer value , Second
As the operation of, the address output by the base pointer is written in the base register, and as the third operation,
The accumulator reads a pointer value corresponding to the added value of the address of the index register and the address of the base register, the pointer value of the accumulator is written in the index register as a fourth operation, and the fifth operation is as follows. One is added to the pointer value of the base pointer, and the second to fifth operations are repeated until the central processing unit detects a specific data pattern.
作用 本発明は上記構成により、データストリングスが増加
しても処理ステップが変わらないので、ストリングスが
多いデータを高速でサーチすることができる。Effect With the above configuration, the present invention does not change the processing steps even if the number of data strings increases, so that data with a large number of strings can be searched at high speed.
実施例 以下、図面を参照して本発明の実施例を説明する。第
１図は、本発明に係るデータモニタ装置の一実施例を示
すブロック図、第２図は、第１図の大容量メモリの記憶
内容を示す説明図、第３図は、第１図の管理テーブルの
記憶内容を示す説明図、第４図は、第１図のデータモニ
タ装置の動作を示すフローチャートである。Embodiments Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of a data monitor device according to the present invention, FIG. 2 is an explanatory diagram showing the stored contents of the large capacity memory of FIG. 1, and FIG. 3 is a diagram of FIG. FIG. 4 is an explanatory diagram showing the stored contents of the management table, and FIG. 4 is a flowchart showing the operation of the data monitor device of FIG.
第１図において、１は、通信回線との接続を行うため
の通信回線インタフェースであり、通信回線上には、例
えばASCIIコード「41」であるデータＡ、ASCIIコード
「42」であるデータＢ、ASCIIコード「43」であるデー
タＣ、ASCIIコード「44」であるデータＤ等の回線デー
タが伝送される。In FIG. 1, reference numeral 1 denotes a communication line interface for connecting to a communication line. On the communication line, for example, data A having ASCII code “41”, data B having ASCII code “42”, Line data such as data C having ASCII code “43” and data D having ASCII code “44” are transmitted.
２は、通信回線インタフェース１を介して受信した回
線データがDMA（Direct Memory Access）により高速で
ストアされる大容量メモリであり、大容量メモリ２には
例えば第２図に示すように、通信回線インタフェース１
を介して順次入力した回線データＤ、Ａ、Ｂ…Ｃがアド
レスDATA0、DATA1、DAA2…DATAnのエリアに順次ストア
される。Reference numeral 2 is a large-capacity memory in which the line data received via the communication line interface 1 is stored at high speed by DMA (Direct Memory Access), and the large-capacity memory 2 stores the communication line as shown in FIG. Interface 1
The line data D, A, B ... C sequentially input via the are sequentially stored in the areas of addresses DATA0, DATA1, DAA2 ... DATAn.
第１図に戻り、３は、後述するように通信制御を行っ
たり、データモニタ装置全体を制御するための中央処理
装置（CPU）であり、CPU3は、大容量メモリ２のポイン
タを管理するためのベースポインタBPと、後述する管理
テーブル７のポインタを管理するためのインデックスレ
ジスタSI、ベースレジスタBX及びアキュームレータAX等
を備えている。Returning to FIG. 1, reference numeral 3 denotes a central processing unit (CPU) for performing communication control and controlling the entire data monitor device as described later, and the CPU 3 manages the pointer of the large capacity memory 2. And a base register BP, an index register SI for managing a pointer of a management table 7 described later, a base register BX, an accumulator AX, and the like.
４は、CPU3が通信制御を行ったり、データモニタ装置
全体を制御するためのプログラムが格納されたリードオ
ンリメモリ（ROM）、５は、回線データをCRT6に表示等
するための周辺LSIである。Reference numeral 4 is a read-only memory (ROM) in which a program for the CPU 3 to control communication and to control the entire data monitor device is stored. Reference numeral 5 is a peripheral LSI for displaying line data on the CRT 6.
管理テーブル７には、サーチされるデータパターン
（例えばデータＡ、Ｂ、Ｃ）に対応する各ページのアド
レスに、次ページのアドレスを指示するポインタが予め
書き込まれ、例えば第３図に示すように、第０ページの
ロケーション第41番地には、第１ページを示すポインタ
「100」が書き込まれ、第０ページの他のロケーション
にはポインタ「０」が書き込まれる。尚、第41番地は、
サーチパターンＡのASCIIコード「41」に対応する。In the management table 7, a pointer indicating the address of the next page is written in advance at the address of each page corresponding to the data pattern to be searched (for example, data A, B, C), and as shown in FIG. , The pointer “100” indicating the first page is written in the 41st address of the 0th page, and the pointer “0” is written in the other location of the 0th page. In addition, at No. 41,
Corresponds to ASCII code "41" in search pattern A.
同様に、サーチパターンＢのASCIIコード「42」に対
応するように、第１ページのロケーション第42番地に
は、第２ページを示すポインタ「200」が書き込まれ、
他のロケーションには、第０ページにジャンプするため
のポインタ「00」が書き込まれる。Similarly, the pointer "200" indicating the second page is written at the location 42nd address of the first page so as to correspond to the ASCII code "42" of the search pattern B,
A pointer "00" for jumping to the 0th page is written in the other locations.
また、サーチパターンＣのASCIIコード「43」に対応
して、第２ページのロケーション第43番地をアクセスす
ると、サーチ条件が合致したことを示す割り込みが発生
するように、割り込みポインタINTが初期化され、他の
ロケーションには、第０ページにジャンプするためのポ
インタ「00」が書き込まれる。In addition, when the location address 43 on the second page is accessed corresponding to the ASCII code "43" of the search pattern C, the interrupt pointer INT is initialized so that an interrupt indicating that the search condition is met is generated. , A pointer "00" for jumping to the 0th page is written in other locations.
ここで、ページとは、ランダムアクセスメモリ（RA
M）が第０番地から第255番地のエリアにバウンダリ化さ
れていることをいう。Here, a page is a random access memory (RA
M) is bounded from the 0th area to the 255th area.
次に、第２図に示すようにデータＤ、Ａ、Ｂ、Ｅ、
Ａ、Ｂ、Ｃの順で入力したデータからデータパターン
Ａ、Ｂ、Ｃをサーチする場合の動作を説明する。Next, as shown in FIG. 2, data D, A, B, E,
The operation for searching the data patterns A, B, and C from the data input in the order of A, B, and C will be described.
先ず第４図に示すステップ11において、インデックス
レジスタSIにデータ「０」を書き込むことによりクリア
し、続くステップ12において、大容量メモリ２の先頭ア
ドレスDATA0をベースポインタBPに書き込む。したがっ
て、ベースポインタBPには大容量メモリ２の先頭アドレ
スDATA0が書き込まれていることになる。First, in step 11 shown in FIG. 4, the data is cleared by writing data “0” in the index register SI, and in subsequent step 12, the head address DATA0 of the large capacity memory 2 is written in the base pointer BP. Therefore, the start address DATA0 of the large capacity memory 2 is written in the base pointer BP.
次いで、ステップ13において、ベースポインタBPが示
す大容量メモリ２のアドレスのデータをベースレジスタ
BXに書き込む。この場合、サーチパターンＤのASCIIコ
ード「44」が書き込まれたことになる。Next, in step 13, the data of the address of the mass memory 2 indicated by the base pointer BP is stored in the base register.
Write to BX. In this case, the ASCII code "44" of the search pattern D has been written.
次いで、ステップ14において、ベースレジスタBXに書
き込まれた値「44」と、インデックスレジスタSIに書き
込まれた値「０」の和（＝［BX］＋［SI］）を求めてア
キュームレータAXに読み込む。Next, at step 14, the sum (= [BX] + [SI]) of the value “44” written in the base register BX and the value “0” written in the index register SI is obtained and read into the accumulator AX.
ここで、初期設定時に、管理テーブル７の第０ページ
のロケーション第41番地以外のロケーションには「０」
がセットされているので（先頭データＡが不一致）、ス
テップ15において、そのデータ「０」をインデックスレ
ジスタSIに転送し、続くステップ16において、ベースポ
インタPBを１つインクリメントし、ステップ13に戻って
次の入力データDATA1からサーチを再開する。Here, at the time of initial setting, “0” is set to locations other than the location No. 41 of the 0th page of the management table 7.
Is set (the head data A does not match), the data “0” is transferred to the index register SI in step 15, the base pointer PB is incremented by 1 in step 16, and the process returns to step 13. The search is restarted from the next input data DATA1.
上記一連の動作をアドレスDATA毎に説明すると、 アドレスDATA1 （１）アドレスDATA1が示すデータＡのASCIIコード「4
1」を大容量メモリ２からベースレジスタBXに転送する
（ステップ13）。Explaining the above series of operations for each address DATA, address DATA1 (1) ASCII code "4" of data A indicated by address DATA1
1 "is transferred from the large capacity memory 2 to the base register BX (step 13).
（２）［BX］＋［SI］を求め、アキュームレータAXに転
送する（ステップ14）。したがって、インデックスレジ
スタSIには、データ「０」がセットされているので、合
計が「41」となり、管理テーブル７の第０ページのロケ
ーション第41番地に予め書き込まれたポインタ「100」
がアキュームレータAXに転送される（先頭データＡが一
致）。(2) Obtain [BX] + [SI] and transfer it to the accumulator AX (step 14). Therefore, since the data “0” is set in the index register SI, the total is “41”, and the pointer “100” written in advance at the 41st address of the 0th page of the management table 7.
Is transferred to the accumulator AX (the head data A matches).
（３）アキュームレータAXに書き込まれたポインタ「10
0」をインデックスレジスタSIに転送する（ステップ1
5）。(3) The pointer “10” written in the accumulator AX
0 ”is transferred to the index register SI (step 1
Five).
（４）ベースポインタBPを１つインクリメントする（ス
テップ16）。(4) The base pointer BP is incremented by 1 (step 16).
アドレスDATA2 （１）アドレスDATA2が示すデータＢのASCIIコード「4
2」を大容量メモリ２からベースレジスタBXに転送する
（ステップ13）。Address DATA2 (1) ASCII code “4 of data B indicated by address DATA2
2 ”is transferred from the large capacity memory 2 to the base register BX (step 13).
（２）［BX］＋［SI］を求め、アキュームレータAXに転
送する（ステップ14）。したがって、インデックスレジ
スタSIには、データ「100」がセットされているので、
合計が「142」となり、管理テーブル７の第１ページの
ロケーション第42番地に予め書き込まれたポインタ「20
0」がアキュームレータAXに転送される（２番目のデー
タＢが一致）。(2) Obtain [BX] + [SI] and transfer it to the accumulator AX (step 14). Therefore, since the data "100" is set in the index register SI,
The total is "142", and the pointer "20" previously written in the location address 42 of the first page of the management table 7
"0" is transferred to the accumulator AX (the second data B matches).
（３）アキュームレータAXに書き込まれたポインタ「20
0」をインデックスレジスタSIに転送する（ステップ1
5）。(3) The pointer “20” written in the accumulator AX
0 ”is transferred to the index register SI (step 1
Five).
（４）ベースポインタBPを１つインクリメントする（ス
テップ16）。(4) The base pointer BP is incremented by 1 (step 16).
アドレスDATA3 （１）アドレスDATA3が示すデータＥのASCIIコード「4
5」を大容量メモリ２からベースレジスタBXに転送する
（ステップ13）。Address DATA3 (1) ASCII code “4 of data E indicated by address DATA3
5 ”is transferred from the large capacity memory 2 to the base register BX (step 13).
（２）［BX］＋［SI］を求め、アキュームレータAXに転
送する（ステップ14）。したがって、インデックスレジ
スタSIには、データ「200」がセットされているので、
合計が「245」となり、管理テーブル７の第２ページの
ロケーション第45番地に予め書き込まれたポインタ
「０」がアキュームレータAXに転送される（３番目のデ
ータが一致）。(2) Obtain [BX] + [SI] and transfer it to the accumulator AX (step 14). Therefore, since the data "200" is set in the index register SI,
The total becomes "245", and the pointer "0" written in advance at the location 45th address on the second page of the management table 7 is transferred to the accumulator AX (the third data matches).
（３）アキュームレータAXに書き込まれたポインタ
「０」をインデックスレジスタSIに転送する（ステップ
15）。この場合、回線データがデータＡ、Ｂ、Ｅの順で
入力しているので、サーチ条件に合致しなくなり、した
がって、ページメモリを第０ページにセットすることに
より最初から再びサーチを開始する。(3) Transfer the pointer “0” written in the accumulator AX to the index register SI (step
15). In this case, since the line data is input in the order of data A, B, and E, the search condition is not met. Therefore, by setting the page memory to the 0th page, the search is restarted from the beginning.
（４）ベースポインタBPを１つインクリメントする（ス
テップ16）。(4) The base pointer BP is incremented by 1 (step 16).
アドレスDATA4 データＡが大容量メモリ２にストアされているので、
データDATA1の場合と同じである（先頭データＡが一
致）。Since the address DATA4 data A is stored in the mass memory 2,
It is the same as the case of the data DATA1 (the head data A matches).
アドレスDATA5 データＢが大容量メモリ２にストアされているので、
データDATA2の場合と同じである（２番目のデータＢが
一致）。Since the address DATA5 data B is stored in the large capacity memory 2,
It is the same as the case of the data DATA2 (the second data B matches).
アドレスDATA6 （１）アドレスDATA6が示すデータＣのASCIIコード「4
3」を大容量メモリ２からベースレジスタBXに転送する
（ステップ13）。Address DATA6 (1) ASCII code “4 of data C indicated by address DATA6
3 ”is transferred from the large capacity memory 2 to the base register BX (step 13).
（２）［BX］＋［SI］を求め、アキュームレータAXに転
送する（ステップ14）。したがって、インデックスレジ
スタSIには、データ「200」がセットされているので、
合計が「243」となり、管理テーブル７の第２ページの
ロケーション第43番地がアクセスされるので割り込みが
発生し（３番目のデータが一致）、サーチ条件が成立す
る。(2) Obtain [BX] + [SI] and transfer it to the accumulator AX (step 14). Therefore, since the data "200" is set in the index register SI,
Since the total is "243" and the location address 43 of the second page of the management table 7 is accessed, an interrupt occurs (the third data matches) and the search condition is satisfied.
したがって、上記実施例によれば、サーチされるデー
タパターンＡ、Ｂに対応する管理テーブル７の各ページ
のアドレスに、予め次ページのアドレスを指示するポイ
ンタをストアするとともに、最後のデータパターンＣに
対応する管理テーブル７のページのアドレスに割り込み
ポインタINTをストアし、大容量メモリ２にストアされ
たテータ管理テーブル７のアドレスとしてポインタを読
み出し、このポインタにより大容量メモリ２にストアさ
れた３つの連続するデータがパターンＡ、Ｂ、Ｃか否か
を判定するので、データストリングスが増加しても処理
ステップが変わらないので、高速でサーチすることがで
きる。Therefore, according to the above-described embodiment, the pointer for pointing the address of the next page is stored in advance at the address of each page of the management table 7 corresponding to the searched data patterns A and B, and the last data pattern C is stored. The interrupt pointer INT is stored at the address of the page of the corresponding management table 7, the pointer is read as the address of the data management table 7 stored in the large-capacity memory 2, and three consecutive data stored in the large-capacity memory 2 are read by this pointer. Since it is determined whether the data to be formed is the pattern A, B, or C, the processing step does not change even if the number of data strings increases, so that the search can be performed at high speed.
尚、上記実施例では、管理テーブル７の１つの番地に
ポインタを書き込んだが、複数の番地に次ページのポイ
ンタを書き込むことにより複数のデータパターンをサー
チることができる。Although the pointer is written in one address of the management table 7 in the above embodiment, a plurality of data patterns can be searched by writing the pointers of the next page in a plurality of addresses.
発明の効果 以上説明したように、本発明は、サーチされるデータ
に対応する各ページのアドレスに、予め次ページのアド
レスを指示するポインタをストアするためのテーブルを
設け、通信回線からメモリに順次ストアされたデータを
このテーブルのアドレスとしてポインタを順次読み出
し、このポインタによりメモリにストアされた複数の連
続するデータが特定のパターンか否かを判定するように
したので、ストリングスが多いデータを高速でサーチす
ることができる。EFFECTS OF THE INVENTION As described above, according to the present invention, a table for storing in advance a pointer indicating the address of the next page is provided at the address of each page corresponding to the data to be searched, and the table is sequentially stored in the memory from the communication line. The pointer is sequentially read using the stored data as the address of this table, and it is determined by this pointer whether or not a plurality of consecutive data stored in the memory has a specific pattern. You can search.
第１図は、本発明に係るデータモニタ装置の一実施例を
示すブロック図、第２図は、第１図の大容量メモリの記
憶内容を示す説明図、第３図は、第１図の管理テーブル
の記憶内容を示す説明図、第４図は、第１図のデータモ
ニタ装置の動作を示すフローチャート、第５図は、従来
のデータモニタ装置の動作を示すフローチャートであ
る。 １……通信回線インタフェース、２……大容量メモリ、
３……中央処理装置（CPU）、７……管理テーブル、SI
……インデックスレジスタ、BX……ベースレジスタ、AX
……アキュームレータ、BP……ベースポインタ。FIG. 1 is a block diagram showing an embodiment of a data monitor device according to the present invention, FIG. 2 is an explanatory diagram showing the stored contents of the large capacity memory of FIG. 1, and FIG. 3 is a diagram of FIG. FIG. 4 is an explanatory view showing the contents stored in the management table, FIG. 4 is a flow chart showing the operation of the data monitor apparatus of FIG. 1, and FIG. 5 is a flow chart showing the operation of the conventional data monitor apparatus. 1 ... communication line interface, 2 ... large capacity memory,
3 ... Central processing unit (CPU), 7 ... Management table, SI
…… Index register, BX …… Base register, AX
... Accumulator, BP ... Base pointer.
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1235031AJP2563603B2 (en) | 1989-09-11 | 1989-09-11 | Data monitoring device |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1235031AJP2563603B2 (en) | 1989-09-11 | 1989-09-11 | Data monitoring device |
| Publication Number | Publication Date |
|---|---|
| JPH0397343A JPH0397343A (en) | 1991-04-23 |
| JP2563603B2true JP2563603B2 (en) | 1996-12-11 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1235031AExpired - Fee RelatedJP2563603B2 (en) | 1989-09-11 | 1989-09-11 | Data monitoring device |
| Country | Link |
|---|---|
| JP (1) | JP2563603B2 (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2005322350B2 (en)* | 2004-12-23 | 2010-10-21 | Symantec Corporation | Network packet capture distributed storage system |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6474628A (en)* | 1987-09-16 | 1989-03-20 | Fujitsu Ltd | Associative list processing system |
| JP2591758B2 (en)* | 1987-09-17 | 1997-03-19 | 日本放送協会 | How to search multiple patterns |
| JP2576549B2 (en)* | 1987-12-10 | 1997-01-29 | 富士通株式会社 | Data search method |
| Publication number | Publication date |
|---|---|
| JPH0397343A (en) | 1991-04-23 |
| Publication | Publication Date | Title |
|---|---|---|
| US8356154B2 (en) | Storage system, data relocation method thereof, and recording medium that records data relocation program | |
| US5809494A (en) | Method for rapidly and efficiently hashing records of large databases | |
| US5991862A (en) | Modified indirect addressing for file system | |
| US11886401B2 (en) | Database key compression | |
| JPS5892035A (en) | Data base processing system | |
| JPH08328762A (en) | Semiconductor disk device and memory management method thereof | |
| US20030208475A1 (en) | Search engine for large-width data | |
| JP3251138B2 (en) | Hash method | |
| JP3169511B2 (en) | Memory device and memory management method | |
| JP2563603B2 (en) | Data monitoring device | |
| JPS59220853A (en) | Disc cache system | |
| CN113535714A (en) | Data storage method, reading method and computer equipment | |
| JP3180336B2 (en) | Data access method using multilayer buffer | |
| US5737603A (en) | Database system capable of carrying out an efficient free area search | |
| JPH0962697A (en) | Merchandise code retrieving system | |
| JPH1185585A (en) | Method and device for complete memory resident index | |
| JP3260743B2 (en) | Information search method | |
| JPH07182232A (en) | Information processing equipment | |
| JPH0782451B2 (en) | Database management system | |
| JPH0225946A (en) | File controller | |
| JPH02116936A (en) | Reorganizing system | |
| JP2507399B2 (en) | Database equipment | |
| JPH06208502A (en) | Memory control method | |
| JPH0264832A (en) | Disk cache memory control device | |
| JPS6162124A (en) | Data transfer method |
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |