【発明の詳細な説明】 （イ） 産業上の利用分野 本発明は、ビデオカメラの手ブレ検出回路に関する。The present invention relates to a camera shake detection circuit for a video camera.
（ロ） 従来の技術 ビデオカメラの手ブレを検出して補正する回路に付い
ては、特開昭60−143330号公報（GO3B19/00）に開示さ
れている。この従来技術では、振動型角速度センサーに
てコリオリ力を検出してビデオカメラの手ブレ量を電気
的に検出するものである。(B) Prior Art A circuit for detecting and correcting camera shake of a video camera is disclosed in Japanese Patent Application Laid-Open No. 60-143330 (GO3B19 / 00). In this conventional technique, the vibration type angular velocity sensor detects the Coriolis force to electrically detect the amount of camera shake of the video camera.
また、1987年テレビジョン学会全国大会予稿集第377
頁〜378頁には、映像中に多数のサンプリング点のレベ
ルを検出して記憶し、一定期間後にサンプリング点周辺
のレベルと記憶レベルとを比較し、レベルの一致する方
向と距離に基づき動きベクトルを特定し、サンプリング
点毎の動きベクトルの最頻値を画面の動きベクトルとす
る構成が開示されている。Also, the 1987 National Conference of the Television Society, Proceedings 377
On pages 378 to 378, the levels of a large number of sampling points are detected and stored in the video, and after a certain period of time, the levels around the sampling points are compared with the storage levels, and the motion vector is calculated based on the direction and distance at which the levels match. Is disclosed and the mode value of the motion vector at each sampling point is used as the motion vector of the screen.
（ハ） 発明が解決しようとする課題 しかし、上述する従来例は、何も構成が複雑且つ大規
模であり、民生用のカメラに採用することは困難であっ
た。(C) Problems to be Solved by the Invention However, the above-described conventional example has a complicated structure and a large scale, and it is difficult to adopt it in a consumer camera.
（ニ） 課題を解決するための手段 そこで、本発明は、サンプリング点の映像を基準レベ
ルと比較して２値化する比較手段と、ブロック毎に比較
出力の縦方向と横方向の分布位置を検出して記憶する記
憶手段と、記憶手段の読出出力に基づきブロック毎に動
きベクトルを特定する動きベクトル特定手段と、前記各
ブロック毎の動きベクトルの内頻度の高い動きベクトル
を選択する動きベクトル選択手段とを、それぞれ配する
ことを第１の特徴とし、サンプリング点の映像を基準レ
ベルと比較して２値化する比較手段と、ブロック毎に比
較出力の縦方向と横方向の分布量を計数する計数手段
と、縦方向と横方向の所定値以上の計数値の分布を検出
して記憶する記憶手段と、記憶手段の読出出力に基づき
ブロック毎に動きベクトルを特定する動きベクトル特定
手段と、前記各ブロック毎の動きベクトルの内頻度の高
い動きベクトルを選択する動きベクトル選択手段とを、
それぞれ配することを第２の特徴とする。(D) Means for Solving the Problem Therefore, the present invention provides a comparison means for comparing the image at the sampling point with the reference level and binarizing it, and a vertical and horizontal distribution position of the comparison output for each block. Storage means for detecting and storing, motion vector specifying means for specifying a motion vector for each block based on the read output of the storage means, and motion vector selection for selecting a motion vector having a high frequency among the motion vectors for each block. The first feature is to arrange the means and the comparison means for binarizing the image at the sampling point by comparing it with the reference level, and the vertical and horizontal distribution amounts of the comparison output are counted for each block. Counting means, a storage means for detecting and storing a distribution of count values equal to or greater than a predetermined value in the vertical and horizontal directions, and a motion for specifying a motion vector for each block based on the read output of the storage means. A vector specifying means, and a motion vector selection unit operable to select the motion vector of high internal frequencies of motion vectors for each block,
The second feature is that they are arranged respectively.
（ホ） 作用 よって、第１の発明によれば、映像信号が２値化デー
タに変換されて更にブロック毎に縦方向と横方向に比較
値の分布が検出されてデータ圧縮された状態で記憶さ
れ、ブロック毎に動きベクトルが設定され、最も頻度の
高い動きベクトルが選択導出される。また、第２の発明
によれば、２値化データの縦方向と横方向の分布量が計
数され一定値以上の計数値の分布が検出されて記憶さ
れ、ブロックごとに動きベクトルが設定され、最も頻度
の高い動きベクトルが選択導出される。(E) Therefore, according to the first aspect of the invention, the video signal is converted into binarized data, and the distribution of the comparison values in the vertical direction and the horizontal direction is detected for each block and stored in a data compressed state. The motion vector is set for each block, and the most frequent motion vector is selectively derived. Further, according to the second aspect of the present invention, the distribution amount in the vertical direction and the horizontal direction of the binarized data is counted, the distribution of the count value of a certain value or more is detected and stored, and the motion vector is set for each block, The most frequent motion vector is selectively derived.
（ヘ） 実施例 ［第１実施例］ 以下、まず第１の発明である第１実施例に付いて説明
する。(F) Example [First Example] The first example, which is the first invention, will be described below.
（原理説明） 本実施例では、第２図に図示する様に、有効映像ライ
ンを480ライン、１ラインを900ドットとする映像エリア
を縦方向にＮ分割し、横方向にＭ分割してＭ×Ｎ個のブ
ロックを構成し、縦Ｐライン、横Ｑドットのブロックを
構成し、各ブロック毎に被写体の動きを特定するもので
ある。(Explanation of Principle) In the present embodiment, as shown in FIG. 2, a video area having 480 effective video lines and one line of 900 dots is vertically divided into N areas and horizontally divided into M areas. The blocks are composed of × N blocks, P blocks of vertical lines and Q dots of horizontal blocks, and the movement of the subject is specified for each block.
本実施例では、動きベクトル特定のためにまずブロッ
ク内の被写体像の位置検出をしている。In this embodiment, the position of the subject image in the block is first detected in order to specify the motion vector.
この位置検出は、まず各画素の映像信号レベルと基準
値とを比較して被写体像を２値化し、この２値化データ
のハイレベル出力の分布位置を検出している。In this position detection, the image signal level of each pixel is first compared with a reference value to binarize the subject image, and the distribution position of the high level output of this binarized data is detected.
分布位置の検出は、各ブロック毎に横方向と縦方向に
それぞれハイレベル出力の有無を検出することにより実
現され、検出結果は各ブロック毎にＰビットの縦ライン
メモリとＱビットの横ラインメモリにそれぞれ記憶され
る。The detection of the distribution position is realized by detecting the presence or absence of high-level output in the horizontal direction and the vertical direction for each block, and the detection result is a P-bit vertical line memory and a Q-bit horizontal line memory for each block. Are stored in each.
上述する検出は、全てのブロックについて為され、検
出結果はフレーム単位でまず１記憶手段に記憶される。
第１記憶手段の記憶容量は、縦ラインメモリがＭ×Ｐ×
Ｎ（480N）ビット、横ラインメモリがＮ×Ｑ×Ｍ（900
M）ビットとなり、サンプリング点432Kビットより遥か
に少ない記憶容量となる。The above-mentioned detection is performed for all blocks, and the detection result is first stored in one storage unit in frame units.
The vertical line memory has a storage capacity of M × P ×
N (480N) bits, horizontal line memory is N × Q × M (900
M) bits, which is a memory capacity much smaller than the sampling point of 432K bits.
続くフレームの２値化データに付いても同様の検出を
為し、第１記憶手段と同一構成の第２記憶手段に記憶す
る。The same detection is performed for the binarized data of the subsequent frame, and the data is stored in the second storage unit having the same configuration as the first storage unit.
動きベクトルの特定は、ブロック毎にフレーム間の映
像の動きを求めることにより特定される。そこで、垂直
ブランキング期間に両記憶手段の同一アドレスのデータ
を同時に読出し、縦方向と横方向のデータの相関を求
め、ブロック毎の縦方向の移動量と横方向の移動量を特
定することにより該当ブロックの動きベクトルを特定す
る。The motion vector is specified by obtaining the motion of the video between frames for each block. Therefore, during the vertical blanking period, the data at the same address in both storage means are read at the same time, the correlation between the data in the vertical direction and the data in the horizontal direction is obtained, and the vertical movement amount and the horizontal movement amount of each block are specified. The motion vector of the block is specified.
ブロック毎に特定された動きベクトルは、多数決論理
により画面全体の動きベクトルが特定される。この多数
決論理に従って、被写体の移動に影響されずに、手ブレ
による画面全体の動きが検出される。As for the motion vector specified for each block, the motion vector of the entire screen is specified by majority logic. According to this majority logic, the movement of the entire screen due to camera shake is detected without being affected by the movement of the subject.
（具体的回路構成） 以下、本実施例の回路動作に付いて図面に従い説明す
る。(Specific Circuit Configuration) The circuit operation of this embodiment will be described below with reference to the drawings.
本実施例では、第１図は本実施例を具体的に図示する
ものであり、撮像出力を発生する固体撮像素子１は前述
する従来例にも示されている様に撮影エリアを広く形成
し、撮像エリア内で映像信号を取り出す有効映像エリア
を変更可能としている。In the present embodiment, FIG. 1 specifically illustrates the present embodiment, and the solid-state image pickup device 1 for generating an image output has a wide photographing area as shown in the above-mentioned conventional example. It is possible to change the effective image area for extracting the image signal in the image pickup area.
撮像出力を入力する信号処理回路２は、NTSCカラー映
像信号と輝度信号を導出している。The signal processing circuit 2 that inputs the image pickup output derives the NTSC color video signal and the luminance signal.
輝度信号は基準値選択回路３に入力され輝度信号のピ
ーク値とペデスタルレベルに基づいて基準値を設定して
基準出力を導出している。The luminance signal is input to the reference value selection circuit 3, and the reference value is set based on the peak value and the pedestal level of the luminance signal to derive the reference output.
比較回路４は、基準出力と輝度信号とを所定サンプリ
ング周期で比較し、基準出力を越す輝度信号が入力され
た期間にハイレベルとなる比較出力を２値化データとし
て導出している。The comparison circuit 4 compares the reference output with the luminance signal at a predetermined sampling period, and derives the comparison output that becomes high level as binarized data during the period when the luminance signal that exceeds the reference output is input.
この比較出力は、有効映像期間に於て第１記憶手段５
に記憶される。この第１記憶手段５は、第３図に図示す
る様に横ラインメモリ5aと縦ラインメモリ5bを配してい
る。This comparison output is the first storage means 5 during the effective video period.
Is stored. The first storage means 5 has a horizontal line memory 5a and a vertical line memory 5b as shown in FIG.
前記横ラインメモリ5aは、輝度信号の同期成分に同期
して該当するアドレスのデータを読出し、新たに入力さ
れる２値化データと共に論理和回路5cに入力し、論理和
出力を元のアドレスに記憶せしめて縦方向の位置検出を
為している。The horizontal line memory 5a reads the data at the corresponding address in synchronization with the synchronization component of the luminance signal, inputs it to the OR circuit 5c together with the newly input binarized data, and outputs the OR output to the original address. The memory is used to detect the position in the vertical direction.
また、縦ラインメモリ5bの前段に配されたフリップフ
ロップ5dは、輝度信号の同期成分に同期し各ラインのブ
ロック毎にリセットされ、２値化データがハイレベルと
なったときにセットされる。従って、ラインのブロック
期間中に高輝度部分があれば前記フリップフロップ5dは
セットされ、ブロック単位の検出を為している。前記縦
ラインメモリ5bは、このフリップフロップ5dの出力を、
前述するリセットタイミングで該当アドレスに記憶して
いる。Further, the flip-flop 5d arranged in the previous stage of the vertical line memory 5b is reset for each block of each line in synchronization with the synchronization component of the luminance signal, and is set when the binarized data becomes high level. Therefore, if there is a high-intensity portion during the block period of the line, the flip-flop 5d is set, and detection is performed in block units. The vertical line memory 5b, the output of this flip-flop 5d,
It is stored in the corresponding address at the reset timing described above.
上述する第１記憶手段５の構成は、第２記憶手段６と
共通であり、前記両記憶手段５及び６は、フレーム毎に
交互に記憶を為す。The configuration of the first storage means 5 described above is common to that of the second storage means 6, and the both storage means 5 and 6 alternately store each frame.
前記両記憶手段５及び６に記憶された全てのデータ
は、動きベクトル特定のために各フレームの映像期間の
終了の度に、読出アドレスを共通にして横ラインメモリ
5a、縦ラインメモリ5bの順に高速で同時に読出される。All the data stored in both the storage means 5 and 6 have a common read address at the end of the video period of each frame in order to specify the motion vector, and the horizontal line memory is used.
5a and the vertical line memory 5b are simultaneously read at high speed.
読出されたデータは、マイクロコンピュータ７に入力
され、動きベクトルの特定と動きベクトルに基づき映像
エリアの変更を為している。このマイクロコンピュータ
７の動きベクトル検出手段7aは、機能的に第４図に図示
する構成を採用しており、現フレームのデータを３ビッ
トの第１シフトレジスタ10に入力し、前フレームのデー
タを５ビットの第２シフトレジスタ11に入力している。
第１シフトレジスタ10の遅延出力を第２シフトレジスタ
11の各ビット出力を、５個の否定排他論理和回路12〜16
に入力してその出力を第１〜第５カウンタ17〜21に供給
してブロック単位を計数を為している。The read data is input to the microcomputer 7 to specify the motion vector and change the video area based on the motion vector. The motion vector detecting means 7a of the microcomputer 7 functionally employs the configuration shown in FIG. 4, inputs the data of the current frame to the 3-bit first shift register 10, and outputs the data of the previous frame. It is input to the 5-bit second shift register 11.
The delayed output of the first shift register 10 is transferred to the second shift register.
Each bit output of 11 is connected to five NOT exclusive OR circuits 12 to 16
To the first to fifth counters 17 to 21 to count in block units.
従って、前記各否定排他論理和回路は前フレームのデ
ータに対し現フレームのデータを±２ビットの範囲でず
らせてデータの一致を検出しており、後続するカウンタ
はその一致回数をブロック単位で計数して相関度を求め
ている。Therefore, each NOT exclusive OR circuit shifts the data of the current frame with respect to the data of the previous frame within a range of ± 2 bits to detect a data match, and the subsequent counter counts the number of matches in block units. Then, the degree of correlation is obtained.
動きベクトル特定手段22は、計数完了の度に計数値が
最大となったカウンタを特定し、ブロック毎の水平方向
の移動量を全て求め、続いて垂直方向の移動量を求め、
動きメモリ23に順次記憶しせしめ前記動きメモリ23内で
各ブロックの動きベクトルを完成する。The motion vector identifying means 22 identifies the counter having the maximum count value each time counting is completed, obtains all the horizontal movement amounts for each block, and subsequently obtains the vertical movement amount,
The motion memory 23 is sequentially stored to complete the motion vector of each block in the motion memory 23.
動きベクトル完成後、前記動きメモリ23はブロック毎
の動きベクトルを順次読出して、多数決論理処理の可能
な動きベクトル選択手段24に供給しており、前記動きベ
クトル選択手段24は最も頻度の高い動きベクトルを選択
して画面全体の動きベクトルとして導出している。After the motion vector is completed, the motion memory 23 sequentially reads out the motion vector for each block and supplies it to the motion vector selecting means 24 capable of majority logic processing, and the motion vector selecting means 24 is the most frequent motion vector. Is selected to derive the motion vector of the entire screen.
この画面全体の動きベクトルを入力する読出エリア制
御手段7bは、動きベクトルに追従する映像エリアを選択
するため、読み出しエリア制御出力を発生し、CCD駆動
回路８に供給している。The read-out area control means 7b for inputting the motion vector of the entire screen generates a read-out area control output and supplies it to the CCD drive circuit 8 in order to select a video area that follows the motion vector.
従って、CCD駆動手段８は前述する従来例と同一方法
で、撮像素子１を駆動して所望の撮像出力を導出せしめ
る。Therefore, the CCD driving means 8 drives the image pickup device 1 to derive a desired image pickup output by the same method as the conventional example described above.
従って、本実施例によれば手ブレによる画面全体の動
きを検出し、その動きをキャンセルする方向に映像エリ
アが移動し、手ブレ補正が可能となる。Therefore, according to the present embodiment, the movement of the entire screen due to camera shake is detected, the image area is moved in the direction of canceling the movement, and camera shake correction is possible.
尚、本実施例は、手ブレ検出自体に特徴があり、補正
方法についてはどの様な方法を採用しても支障はない。It should be noted that the present embodiment is characterized by the camera shake detection itself, and any correction method can be adopted without any problem.
また、本実施例ではフレーム間の最大移動量を垂直方
向に±２ライン水平方向にも±２ドットに限定している
が、必要に応じてその範囲を拡大することも可能であ
り、実施例の範囲に限定されるものではない。Further, in the present embodiment, the maximum amount of movement between frames is limited to ± 2 lines in the vertical direction and ± 2 dots in the horizontal direction, but the range can be expanded if necessary. It is not limited to the range.
尚、特許請求の範囲第１項に於て、「比較手段」は比
較回路４に対応し、「記憶手段」は第１・第２記憶回路
５・６に対応するが、この第１の発明は、これらの手段
をマイクロコンピュータのソフウェアで実現する構成を
も含むことは云うまでもない。In the first claim, the "comparing means" corresponds to the comparing circuit 4, and the "memory means" corresponds to the first and second memory circuits 5 and 6. Needless to say, includes a configuration in which these means are realized by software of a microcomputer.
［第２実施例］ 上述する第１実施例の場合、２値化データがブロック
内で分散しているとブロック内の動き検出が困難とな
る。[Second Embodiment] In the case of the first embodiment described above, if the binarized data are dispersed in the block, it becomes difficult to detect the motion in the block.
そこで、第２実施例では、ブロック内の被写体パター
ンを圧縮して２値化することにより確実な動き検出を可
能にしている。Therefore, in the second embodiment, the subject pattern in the block is compressed and binarized to enable reliable motion detection.
（原理説明） 本実施例は、各ブロック毎に２値化データのハイレベ
ル出力（第６図にハッチングで図示）の縦方向と横方向
の分布量を加算計数により求めている。第６図に於て、
横方向に加算計数された計数値データがライン数分形成
され、縦方向に加算計数された計数値データもドット数
分形成される（V1・H1参照）。(Explanation of Principle) In this embodiment, the distribution amount in the vertical direction and the horizontal direction of the high level output (shown by hatching in FIG. 6) of the binarized data is obtained for each block by the addition counting. In Figure 6,
Count value data added and counted in the horizontal direction is formed for the number of lines, and count value data added and counted in the vertical direction is also formed for the number of dots (see V1 and H1).
次に、各ブロックの方向毎に計数値データの中間値を
算出する。第６図の場合、横方向の中間値は６［＝（１
＋11）/2］、また縦方向の中間値は５［＝（１＋９）/
2］となる。Next, the intermediate value of the count value data is calculated for each direction of each block. In the case of FIG. 6, the intermediate value in the horizontal direction is 6 [= (1
+11) / 2], and the vertical median value is 5 [= (1 + 9) /
2].
更に、この中間値を基準に計数値を２値化して標準化
データを形成する。第６図に於て形成される標準化デー
タは、横方向は６以上が１、縦方向は５以上が１に設定
されそれ以外は、０となる（V2・H2参照）。Further, the count value is binarized based on the intermediate value to form standardized data. In the standardized data formed in FIG. 6, 1 is set to 6 or more in the horizontal direction, 1 is set to 5 or more in the vertical direction, and 0 otherwise (see V2 and H2).
ビット単位の標準化データは、第１実施例の位置検出
データに代えて縦ラインメモリと横ラインメモリに記憶
される。The standardized data in bit units is stored in the vertical line memory and the horizontal line memory instead of the position detection data of the first embodiment.
但し、標準化データの形成に必要な中間値は、先行フ
レームで形成されたものを用いるものとする。However, as the intermediate value necessary for forming the standardized data, the one formed in the preceding frame is used.
尚、上述する以外の本実施例の動作は、前述する実施
例と共通に付き説明を割愛する。The operation of this embodiment other than that described above is common to that of the above-described embodiment and will not be described.
（具体的回路構成） 以下、第５図に従い本実施例の回路動作について説明
する。(Specific Circuit Configuration) The circuit operation of this embodiment will be described below with reference to FIG.
本実施例は、比較回路４以降動きベクトル検出回路７
迄の処理回路に特徴があり、大く図示した回路ブロック
は本実施例固有の回路ブロックであり、小さい回路ブロ
ックは第１実施例と共通の回路ブロックである。In the present embodiment, the comparison circuit 4 and the subsequent motion vector detection circuit 7
The processing circuits up to this point are characteristic, and the circuit blocks shown largely are circuit blocks specific to this embodiment, and the small circuit blocks are circuit blocks common to the first embodiment.
従って、以下本実施例の特徴的な回路ブロックの動作
について説明する。Therefore, the operation of the characteristic circuit block of this embodiment will be described below.
前記比較回路４より得られる２値化データは、水平計
数回路30と垂直計数回路に入力される。The binarized data obtained from the comparison circuit 4 is input to the horizontal counting circuit 30 and the vertical counting circuit.
前記水平計数回路30は、ブロック単位で２値化データ
を計数して計数値を第１中間値設定回路33に入力する。The horizontal counting circuit 30 counts the binarized data in block units and inputs the counted value to the first intermediate value setting circuit 33.
入力された計数値は、前記第１中間値設定回路33内で
最大値ラッチ回路41と最小値ラッチ回路42に入力され
る。両ラッチ回路は、各ブロックの最小値または最大値
を更新記憶しており、１フレーム分の２値化データが入
力され各ブロックの最大値と最小値が確定した後の垂直
ブランキング期間に、中間値演算回路43に於て各ブロッ
クの最大値と最小値を平均化してブロック毎の水平中間
値データを演算導出している。The input count value is input to the maximum value latch circuit 41 and the minimum value latch circuit 42 in the first intermediate value setting circuit 33. Both latch circuits update and store the minimum value or the maximum value of each block, and in the vertical blanking period after the maximum value and the minimum value of each block are confirmed by inputting the binarized data for one frame, The intermediate value calculation circuit 43 averages the maximum value and the minimum value of each block to calculate and derive horizontal intermediate value data for each block.
この横方向の水平中間値データは、次段の第１中間値
記憶回路35に記憶され、続くフレームで入力される計数
値データに対応するブロックの水平中間値データが読み
出される。This horizontal horizontal intermediate value data is stored in the first intermediate value storage circuit 35 of the next stage, and the horizontal intermediate value data of the block corresponding to the count value data input in the subsequent frame is read out.
水平標準化回路30は、入力される計数値と対応するブ
ロックの水平中間値データとを比較して、比較出力を水
平標準化データとして導出している。The horizontal standardization circuit 30 compares the input count value with the horizontal intermediate value data of the corresponding block, and derives a comparison output as horizontal standardized data.
一方、垂直計数回路31は、Ｍラインメモリ32より読み
出される記憶データと２値化データとを加算して、前記
Ｍラインメモリ32に供給している。即ち、前記Ｍライン
メモリ32は１フレーム全てのブロックの縦方向の計数値
を記憶し、前記垂直計数回路31は２値化データの対応位
置に合わせて全ての計数値を順次更新する。On the other hand, the vertical counting circuit 31 adds the storage data read from the M line memory 32 and the binarized data and supplies the result to the M line memory 32. That is, the M line memory 32 stores the count values in the vertical direction of all the blocks of one frame, and the vertical counter circuit 31 sequentially updates all the count values in accordance with the corresponding positions of the binarized data.
１フレーム分の計数更新記憶が終了すると、続く垂直
ブランキング期間に於て記憶されている計数値は順次第
２中間値設定回路34に入力され、第１中間値設定回路33
と同様に垂直中間値データが演算導出される。但し、第
２中間値設定回路34は、前記垂直計数回路31を介して導
出される計数値がブロック毎に導出される為、第７図に
図示する最大値ラッチ回路41と最小値ラッチ回路42には
ブロック毎の記憶手段を設ける必要がなく回路構成が簡
単になる。When the count update storage for one frame is completed, the count values stored in the subsequent vertical blanking period are sequentially input to the second intermediate value setting circuit 34, and the first intermediate value setting circuit 33.
Similarly, the vertical intermediate value data is calculated and derived. However, since the second intermediate value setting circuit 34 derives the count value derived through the vertical counter circuit 31 for each block, the maximum value latch circuit 41 and the minimum value latch circuit 42 shown in FIG. It is not necessary to provide a storage means for each block, and the circuit configuration is simplified.
この縦方向の垂直中間値データは、次段の第２中間値
記憶回路36に記憶され、続くフレームで入力される計数
値に対応する各ブロックの垂直中間値データが読み出さ
れる。The vertical intermediate value data in the vertical direction is stored in the second intermediate value storage circuit 36 in the next stage, and the vertical intermediate value data of each block corresponding to the count value input in the subsequent frame is read out.
垂直標準化回路38は、入力される計数値と対応するブ
ロックの垂直中間値データとを比較して、比較出力を垂
直標準化データとして導出している。The vertical standardization circuit 38 compares the input count value with the vertical intermediate value data of the corresponding block, and derives a comparison output as vertical standardized data.
第１メモリ39は、水平標準化データを縦方向メモリに
また垂直標準化データを横方向メモリに記憶しており、
１フレーム後第１メモリの記憶データを第２メモリ40に
転送している。The first memory 39 stores horizontal standardized data in a vertical memory and vertical standardized data in a horizontal memory,
The data stored in the first memory is transferred to the second memory 40 after one frame.
前記第１メモリ39と前記第２メモリ40の記憶データ
は、同時に読み出されて動きベクトルの検出と読出エリ
アの制御のため、第１実施例と同一構成のマイクロコン
ピュータ７に供給される。The data stored in the first memory 39 and the data stored in the second memory 40 are simultaneously read and supplied to the microcomputer 7 having the same configuration as that of the first embodiment for detecting the motion vector and controlling the read area.
その結果、検出された動きベクトルに応じて固体撮像
素子１の読出エリアが変更され、手ブレ状態が解消また
は軽減される。As a result, the read area of the solid-state image sensor 1 is changed according to the detected motion vector, and the camera shake state is eliminated or reduced.
尚、本実施例の回路ブロック図中小さい回路ブロック
の動作は、第１実施例と同一に付き符号を共通にして説
明を割愛する。The operation of the small circuit blocks in the circuit block diagram of the present embodiment is the same as that of the first embodiment, and the explanation is omitted by giving the same reference numerals.
特許請求の範囲第２項に於て「比較手段」は比較回路
４に対応し、「計数手段」は水平計数回路30と垂直計数
回路31とＭラインメモリ32に対応し、「記憶手段」は第
１・第２中間値設定回路33・34と第１・第２中間値記憶
回路35・36と水平・垂直標準化回路37・38と第１・第２
メモリ39・40に対応するが、第２の発明がこれらの実施
例回路をソフトウエアで実現する構成を含むことは云う
迄もない。In the second aspect of the invention, the "comparing means" corresponds to the comparing circuit 4, the "counting means" corresponds to the horizontal counting circuit 30, the vertical counting circuit 31, and the M line memory 32, and the "storing means" is First / second intermediate value setting circuit 33/34, first / second intermediate value storage circuit 35/36, horizontal / vertical standardization circuit 37/38, and first / second
Although it corresponds to the memories 39 and 40, it goes without saying that the second invention includes a configuration for implementing these embodiment circuits by software.
（ト） 発明の効果 よって、本発明によれば、少ない記憶容量で手ブレ補
正が可能となるばかりか、手ブレを確実に検出出来その
効果は大である。(G) According to the present invention, according to the present invention, the camera shake correction can be performed with a small storage capacity, and the camera shake can be reliably detected, which is a great effect.
第１図は本発明の第１実施例に係る全体的な回路ブロッ
ク図、第２図はブロック分割説明図、第３図は記憶手段
の要部回路ブロック図、第４図は動きベクトル検出手段
の機能ブロック図を、 第５図は本発明の第２実施例に係る全体的な回路ブロッ
ク図、第６図は動作原理説明図、第７図は中間値設定回
路の具体的回路ブロック図を、それぞれ示す。 ４……比較回路、５……第１記憶手段 ６……第２記憶手段 22……動きベクトル特定手段 24……動きベクトル選択手段FIG. 1 is an overall circuit block diagram according to the first embodiment of the present invention, FIG. 2 is a block division explanatory diagram, FIG. 3 is a main circuit block diagram of a storage means, and FIG. 4 is a motion vector detection means. FIG. 5 is an overall circuit block diagram according to the second embodiment of the present invention, FIG. 6 is an explanatory diagram of the operating principle, and FIG. 7 is a specific circuit block diagram of the intermediate value setting circuit. , Respectively. 4 ... Comparison circuit, 5 ... first storage means 6 ... second storage means 22 ... motion vector specifying means 24 ... motion vector selecting means
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2141144AJP2562715B2 (en) | 1990-03-30 | 1990-05-29 | Camera shake detection circuit |
| DE69128163TDE69128163T2 (en) | 1990-03-30 | 1991-03-27 | Image pickup device with a camera vibration detection function |
| EP91104960AEP0449283B1 (en) | 1990-03-30 | 1991-03-27 | An image sensing apparatus having camera-shake detection function |
| KR1019910004995AKR100219999B1 (en) | 1990-03-30 | 1991-03-29 | An image sensing apparatus having camera-shake detection function |
| US07/677,188US5184216A (en) | 1990-03-30 | 1991-03-29 | Image sensing apparatus having camera-shake detection function |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2-85304 | 1990-03-30 | ||
| JP8530490 | 1990-03-30 | ||
| JP2141144AJP2562715B2 (en) | 1990-03-30 | 1990-05-29 | Camera shake detection circuit |
| Publication Number | Publication Date |
|---|---|
| JPH04874A JPH04874A (en) | 1992-01-06 |
| JP2562715B2true JP2562715B2 (en) | 1996-12-11 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2141144AExpired - Fee RelatedJP2562715B2 (en) | 1990-03-30 | 1990-05-29 | Camera shake detection circuit |
| Country | Link |
|---|---|
| JP (1) | JP2562715B2 (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7335084B2 (en) | 2002-12-19 | 2008-02-26 | Nikko Co., Ltd. | Traveling toy and suspension of traveling toy |
| JP4876065B2 (en)* | 2007-12-14 | 2012-02-15 | キヤノン株式会社 | Motion vector detection device, motion vector detection method, imaging device, and program |
| Publication number | Publication date |
|---|---|
| JPH04874A (en) | 1992-01-06 |
| Publication | Publication Date | Title |
|---|---|---|
| KR100219999B1 (en) | An image sensing apparatus having camera-shake detection function | |
| JP3103894B2 (en) | Apparatus and method for correcting camera shake of video data | |
| JP2902966B2 (en) | Camera shake correction device and video camera using the same | |
| JP2507138B2 (en) | Motion vector detection device and image shake correction device | |
| JPH04151982A (en) | Moving vector detector | |
| JP3157261B2 (en) | Motion vector detection circuit | |
| JP2562715B2 (en) | Camera shake detection circuit | |
| JPS61170876A (en) | Video processor and video processing system having at least two thereof | |
| JP3465264B2 (en) | Apparatus and method for detecting motion of video data | |
| JPH04213973A (en) | Image shake corrector | |
| JP2003078808A (en) | Device and method for detecting motion vector, device and method for correcting camera shake and imaging apparatus | |
| US6897895B1 (en) | Digital camera | |
| JPH0846856A (en) | Hand shake correcting device | |
| JP3489852B2 (en) | High-definition imaging device | |
| JP3143173B2 (en) | Video camera shake correction circuit | |
| JP2792767B2 (en) | Imaging device | |
| JP2925890B2 (en) | Video camera with image stabilization device | |
| JP2547687B2 (en) | Motion vector detection circuit | |
| JP3103893B2 (en) | Apparatus and method for detecting camera shake of video data | |
| JP2552558B2 (en) | Imaging device capable of electronically magnifying images | |
| JP3596731B2 (en) | Electronic zoom circuit | |
| JPH06121218A (en) | Motion vector detecting method | |
| JP2586670B2 (en) | Image stabilization device | |
| JP3128445B2 (en) | Motion vector detection device | |
| JPH0279586A (en) | Picture movement detector and picture movement correction device |
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |