JP2024134239A - Error rate measurement device and error rate measurement method - Google Patents

Abstract

To provide an error rate measurement device and an error rate measurement method, capable of executing link training without an error and executing an error measurement or the like by providing a user interface for acquiring a calibration value of a plurality of parameters that is required for analysis of a PAM4 signal before the start of the link training.SOLUTION: An error rate measurement device 1 comprises: an automatic search part 28 that searches a calibration value of a plurality of parameters for acquiring a symbol value by a symbol value acquisition part 23 so that an error ratio calculated by an error ratio calculation part 27 in each combination of a type of a DUT 200 and a desired loss value becomes the minimum before the start of a link training; and a display part 32 that displays a parameter display box that displays the calibration value of the plurality of parameters searched by the automatic search part 28 and a calibration value storage button that makes a data storage part 30 store the calibration value of the plurality of parameters displayed onto the parameter display box.SELECTED DRAWING: Figure 1

Description

Translated fromJapanese

本発明は、誤り率測定装置及び誤り率測定方法に関し、特に、被測定物から入力されるＰＡＭ４（Pulse Amplitude Modulation 4）信号の誤り率を測定する誤り率測定装置及び誤り率測定方法に関する。The present invention relates to an error rate measurement device and an error rate measurement method, and in particular to an error rate measurement device and an error rate measurement method for measuring the error rate of a PAM4 (Pulse Amplitude Modulation 4) signal input from a device under test.

近年、ＩｏＴやクラウドコンピューティングの普及により通信システムは膨大なデータを扱うようになり、通信システムを構成する各種の通信機器のインタフェースは高速化とシリアル伝送化が進んでいる。このような通信機器で採用されているＵＳＢ（登録商標）（Universal Serial Bus）やＰＣＩ Ｅｘｐｒｅｓｓ（登録商標）（Peripheral Component Interconnect Express、以下、「ＰＣＩｅ」とも呼ぶ）などのハイスピードシリアルバス（High Speed Serial Bus）規格では、リンク状態管理機構（Link Training and Status State Machine：ＬＴＳＳＭ）と呼ばれるステートマシンにより、デバイス間の通信の初期化やリンク速度の調整などが管理されている。In recent years, with the spread of IoT and cloud computing, communication systems have begun to handle huge amounts of data, and the interfaces of various communication devices that make up the communication systems are becoming faster and more serial in transmission. In high-speed serial bus standards such as USB (registered trademark) (Universal Serial Bus) and PCI Express (registered trademark) (Peripheral Component Interconnect Express, hereafter also referred to as "PCIe") that are used in such communication devices, initialization of communication between devices and adjustment of link speed are managed by a state machine called the Link Training and Status State Machine (LTSSM).

例えば、ＰＣＩｅでは、ＬＴＳＳＭのステート遷移図は図６に示すようなものであり、ステートとして、L0、L0s、L1、L2、Detect、Polling（ポーリング）、Configuration、Disabled、Hot Reset、Loopback（ループバック）、Recoveryが定義されている。さらに、図７に示すように、Pollingには、Polling.Active、Polling.Configuration、Polling.Complianceの３つのサブステートが定義されている。Polling.Complianceは、被測定物（Device Under Test：ＤＵＴ）からＰＣＩｅ規格で定義されたコンプライアンスパターン（Compliance Pattern又はModified Compliance Pattern）を出力させるサブステートであり、コンプライアンスモードとも呼ばれる。For example, in PCIe, the state transition diagram of LTSSM is as shown in FIG. 6, and the states defined are L0, L0s, L1, L2, Detect, Polling, Configuration, Disabled, Hot Reset, Loopback, and Recovery. Furthermore, as shown in FIG. 7, Polling has three sub-states defined: Polling.Active, Polling.Configuration, and Polling.Compliance. Polling.Compliance is a sub-state that causes the device under test (DUT) to output a compliance pattern (Compliance Pattern or Modified Compliance Pattern) defined in the PCIe standard, and is also called compliance mode.

ハイスピードシリアルバス規格でよく使われる信号変調方式としてＮＲＺ（Non Return to Zero）がある。ＮＲＺ信号のビット誤り率（Bit Error Rate：ＢＥＲ）を誤り率測定装置（例えば、特許文献１参照）で解析するにあたり、適切なＶｔｈとＤｅｌａｙの校正値を設定する必要がある。図８（ａ）に示すように、Ｖｔｈは、ＮＲＺ信号のハイレベルとローレベルを判別するための閾値電圧であり、ほとんどの場合は振幅の中央値である０Ｖに固定される。Ｄｅｌａｙは、ＮＲＺ信号を打ち抜くクロック信号の立ち上がりと、ＮＲＺ信号のアイ開口の中心との時間差を表すパラメータであり、ボーレート（Baud rate）に依存することが知られている。NRZ (Non Return to Zero) is a signal modulation method often used in high-speed serial bus standards. When analyzing the bit error rate (BER) of an NRZ signal using an error rate measurement device (see, for example, Patent Document 1), it is necessary to set appropriate Vth and Delay calibration values. As shown in FIG. 8(a), Vth is the threshold voltage for distinguishing between high and low levels of an NRZ signal, and in most cases is fixed to 0 V, which is the median value of the amplitude. Delay is a parameter that represents the time difference between the rising edge of the clock signal that punches through the NRZ signal and the center of the eye opening of the NRZ signal, and is known to depend on the baud rate.

ＰＣＩｅでは、ＰＣＩｅ Ｇｅｎ１～５までは信号変調方式としてＮＲＺが採用されている。誤り率測定装置でＢＥＲ測定等を実施するに当たっては、ＰＣＩｅ Ｇｅｎ１～５の互いに異なるボーレートごとにＤｅｌａｙの校正値を切り替えながらリンクトレーニングを実施して、ＤＵＴをLoopbackに持ち込む必要がある。For PCIe, NRZ is used as the signal modulation method for PCIe Gen1 to 5. When performing BER measurements using an error rate measurement device, it is necessary to perform link training while switching the delay calibration value for each of the different baud rates of PCIe Gen1 to 5, and then bring the DUT into Loopback.

ＰＣＩｅ Ｇｅｎ６では、信号変調方式としてＰＡＭ４が初めて採用され、リンクトレーニング中にＰＡＭ４信号をトレーニングパターンとして用いることとなった。ＰＡＭ４信号は、０（００），１（０１），２（１０），３（１１）からなる４値の論理レベルのシンボルで構成される。誤り率測定装置でＰＡＭ４信号のＢＥＲ測定等をＮＲＺ信号と同様に実施するためには、ＰＡＭ４信号の論理レベルを解析した上でリンクトレーニングを実施して、ＤＵＴをLoopbackに持ち込む必要がある。PCIe Gen6 is the first to adopt PAM4 as a signal modulation method, and PAM4 signals are used as training patterns during link training. PAM4 signals are composed of symbols with four logical levels: 0 (00), 1 (01), 2 (10), and 3 (11). In order to perform BER measurements of PAM4 signals with an error rate measurement device in the same way as NRZ signals, it is necessary to analyze the logical level of the PAM4 signal, perform link training, and bring the DUT into Loopback.

ＰＡＭ４信号を解析するためには、ＮＲＺ信号におけるＶｔｈに相当するＭｉｄｄｌｅ Ｖｔｈに加えて、適切なＵｐｐｅｒ／Ｌｏｗｅｒ Ｖｔｈを閾値電圧の校正値として誤り率測定装置に設定する必要がある。なお、Ｍｉｄｄｌｅ ＶｔｈはＮＲＺ信号におけるＶｔｈと同様に中央値であり、通常０Ｖに設定される。Ｕｐｐｅｒ ＶｔｈとＬｏｗｅｒ Ｖｔｈは、図８（ｂ）に示すように、Ｍｉｄｄｌｅ Ｖｔｈから±δＶ離れた位置に設定される。δは、ＤＵＴ自体のロスと、ＤＵＴが装着されるＣＢＢ（Compliance Base Board）などのテストフィクスチャで模擬される信号経路のロスとの組合せロス量に依存する。To analyze a PAM4 signal, in addition to the Middle Vth, which is equivalent to the Vth in an NRZ signal, it is necessary to set appropriate Upper and Lower Vths as threshold voltage calibration values in the error rate measurement device. Note that the Middle Vth is the median value, like the Vth in an NRZ signal, and is usually set to 0V. The Upper Vth and Lower Vth are set at a position ±δV away from the Middle Vth, as shown in Figure 8(b). δ depends on the combined loss amount of the loss of the DUT itself and the loss of the signal path simulated by a test fixture such as a CBB (Compliance Base Board) to which the DUT is attached.

特開２０２２－４３７３８号公報JP 2022-43738 A

例えばＰＣＩｅ Ｇｅｎ６のようなハイスピードシリアルバス規格では、ＰＡＭ４信号でリンクトレーニングを実施するには、信号経路のロスとＤＵＴのロスの組合せごとにＵｐｐｅｒ／Ｌｏｗｅｒ Ｖｔｈの校正値の切り替えを行ってリンクトレーニングを実施する必要がある。加えてロスが大きくなるとロスの大きさに応じて適切なイコライザに切り替える必要がある。しかしながら、特許文献１に開示されたような従来の誤り率測定装置は、ＰＣＩｅ Ｇｅｎ６のようなハイスピードシリアルバス規格でのリンクトレーニングを行うための上記パラメータの校正値を設定するためのユーザインタフェースを備えていないという問題があった。For example, in a high-speed serial bus standard such as PCIe Gen6, to perform link training with a PAM4 signal, it is necessary to switch the calibration values of Upper/Lower Vth for each combination of signal path loss and DUT loss and perform link training. In addition, when the loss increases, it is necessary to switch to an appropriate equalizer according to the magnitude of the loss. However, conventional error rate measurement devices such as those disclosed inPatent Document 1 have a problem in that they do not have a user interface for setting the calibration values of the above parameters for performing link training in a high-speed serial bus standard such as PCIe Gen6.

本発明は、このような従来の課題を解決するためになされたものであって、ＰＡＭ４信号の解析に必要な複数のパラメータの校正値をリンクトレーニングの開始前に取得するためのユーザインタフェースを提供することで、リンクトレーニングをエラー無く実施して誤り率測定等を実施できる誤り率測定装置及び誤り率測定方法を提供することを目的とする。The present invention has been made to solve these problems in the past, and aims to provide an error rate measurement device and an error rate measurement method that can perform link training without errors and perform error rate measurements, etc., by providing a user interface for acquiring calibration values for multiple parameters required for analyzing PAM4 signals before link training begins.

上記課題を解決するために、本発明に係る誤り率測定装置は、リンク状態管理機構を搭載した被測定物から入力される４値のシンボル値を持つＰＡＭ４信号の周波数特性を調整するイコライザと、前記イコライザにより調整された前記ＰＡＭ４信号のシンボル値を取得するシンボル値取得部と、前記シンボル値取得部により取得された前記シンボル値の誤り率を算出する誤り率算出部と、を備える誤り率測定装置であって、前記リンク状態管理機構によって管理される複数のステートのうちのループバックに前記被測定物を遷移させるリンクトレーニングの開始前に、前記被測定物の種類と所望のロス値の組合せごとに前記誤り率算出部により算出された前記誤り率が最小になるように、前記シンボル値取得部により前記シンボル値を取得するための複数のパラメータの校正値を探索するオートサーチ部と、前記オートサーチ部により探索された前記複数のパラメータの校正値を表示するパラメータ表示ボックスと、前記パラメータ表示ボックスに表示された前記複数のパラメータの校正値をデータ記憶部に記憶させる校正値記憶ボタンと、を表示する表示部と、を備え、前記複数のパラメータは、前記ＰＡＭ４信号の基準タイミングからの遅延量であるＤｅｌａｙと、前記ＰＡＭ４信号の電圧軸方向の閾値であるＵｐｐｅｒ Ｖｔｈ、Ｍｉｄｄｌｅ Ｖｔｈ、及びＬｏｗｅｒ Ｖｔｈと、前記イコライザのゲインと、を含む構成である。In order to solve the above problem, the error rate measurement device according to the present invention is an error rate measurement device comprising: an equalizer that adjusts the frequency characteristics of a PAM4 signal having four symbol values input from a device under test equipped with a link state management mechanism; a symbol value acquisition unit that acquires the symbol value of the PAM4 signal adjusted by the equalizer; and an error rate calculation unit that calculates the error rate of the symbol value acquired by the symbol value acquisition unit. Before the start of link training that transitions the device under test to loopback among multiple states managed by the link state management mechanism, a combination of the type of the device under test and a desired loss value is selected. The device is equipped with an auto search unit that searches for calibration values of multiple parameters for the symbol value acquisition unit to acquire the symbol value so that the error rate calculated by the error rate calculation unit is minimized for each symbol value, a parameter display box that displays the calibration values of the multiple parameters searched for by the auto search unit, and a calibration value storage button that stores the calibration values of the multiple parameters displayed in the parameter display box in a data storage unit, and a display unit that displays the above, and the multiple parameters include a delay that is the amount of delay from the reference timing of the PAM4 signal, Upper Vth, Middle Vth, and Lower Vth that are threshold values in the voltage axis direction of the PAM4 signal, and a gain of the equalizer.

この構成により、本発明に係る誤り率測定装置は、パラメータ表示ボックスと校正値記憶ボタンを有する校正値取得画面をユーザインタフェースとして提供することで、ＰＡＭ４信号の解析に必要な複数のパラメータの校正値を、被測定物の種類と信号経路の組合せごとにリンクトレーニングの開始前に取得することができる。これにより、本発明に係る誤り率測定装置は、被測定物の種類と信号経路の組合せごとに複数のパラメータの校正値を切り替えて、リンクトレーニングをエラー無く実施して誤り率測定等を実施できる。With this configuration, the error rate measurement device according to the present invention can obtain the calibration values of multiple parameters required for analyzing a PAM4 signal for each combination of the type of device under test and the signal path before link training begins by providing a calibration value acquisition screen having a parameter display box and a calibration value storage button as a user interface. This allows the error rate measurement device according to the present invention to switch the calibration values of multiple parameters for each combination of the type of device under test and the signal path, and perform link training without errors to perform error rate measurements, etc.

また、本発明に係る誤り率測定装置は、前記パラメータ表示ボックスが、前記複数のパラメータの校正値を変更可能に表示する構成であってもよい。The error rate measurement device according to the present invention may also be configured so that the parameter display box displays the calibration values of the multiple parameters in a changeable manner.

この構成により、本発明に係る誤り率測定装置は、状況に応じてユーザが所望の校正値を複数のパラメータに設定することができる。With this configuration, the error rate measurement device of the present invention allows the user to set desired calibration values for multiple parameters depending on the situation.

また、本発明に係る誤り率測定方法は、リンク状態管理機構を搭載した被測定物から入力される４値のシンボル値を持つＰＡＭ４信号の周波数特性をイコライザにより調整するイコライザステップと、前記イコライザステップにより調整された前記ＰＡＭ４信号のシンボル値を取得するシンボル値取得ステップと、前記シンボル値取得ステップにより取得された前記シンボル値の誤り率を算出する誤り率算出ステップと、前記リンク状態管理機構によって管理される複数のステートのうちのループバックに前記被測定物を遷移させるリンクトレーニングの開始前に、前記被測定物の種類と所望のロス値の組合せごとに前記誤り率算出ステップにより算出された前記誤り率が最小になるように、前記シンボル値取得ステップにより前記シンボル値を取得するための複数のパラメータの校正値を探索するオートサーチステップと、前記オートサーチステップにより探索された前記複数のパラメータの校正値を表示するパラメータ表示ボックスと、前記パラメータ表示ボックスに表示された前記複数のパラメータの校正値をデータ記憶部に記憶させる校正値記憶ボタンと、を表示する表示ステップと、を含み、前記複数のパラメータは、前記ＰＡＭ４信号の基準タイミングからの遅延量であるＤｅｌａｙと、前記ＰＡＭ４信号の電圧軸方向の閾値であるＵｐｐｅｒ Ｖｔｈ、Ｍｉｄｄｌｅ Ｖｔｈ、及びＬｏｗｅｒ Ｖｔｈと、前記イコライザのゲインと、を含む構成である。The error rate measurement method according to the present invention includes an equalizer step of adjusting the frequency characteristics of a PAM4 signal having four symbol values input from a device under test equipped with a link state management mechanism by an equalizer, a symbol value acquisition step of acquiring the symbol value of the PAM4 signal adjusted by the equalizer step, an error rate calculation step of calculating the error rate of the symbol value acquired by the symbol value acquisition step, and a step of calculating the error rate for each combination of the type of device under test and a desired loss value before the start of link training in which the device under test transitions to loopback among a plurality of states managed by the link state management mechanism. The method includes an auto search step of searching for calibration values of a plurality of parameters for acquiring the symbol value by the symbol value acquisition step so that the error rate calculated by the calculation step is minimized, a parameter display box that displays the calibration values of the plurality of parameters searched by the auto search step, and a calibration value storage button that stores the calibration values of the plurality of parameters displayed in the parameter display box in a data storage unit, and a display step that displays the calibration values. The plurality of parameters include a delay amount from a reference timing of the PAM4 signal, Upper Vth, Middle Vth, and Lower Vth that are threshold values in the voltage axis direction of the PAM4 signal, and a gain of the equalizer.

また、本発明に係る誤り率測定方法は、前記表示ステップが、前記パラメータ表示ボックスに前記複数のパラメータの校正値を変更可能に表示する構成であってもよい。The error rate measurement method according to the present invention may also be configured such that the display step displays the calibration values of the multiple parameters in the parameter display box in a changeable manner.

本発明は、ＰＡＭ４信号の解析に必要な複数のパラメータの校正値をリンクトレーニングの開始前に取得するためのユーザインタフェースを提供することで、リンクトレーニングをエラー無く実施して誤り率測定等を実施できる誤り率測定装置及び誤り率測定方法を提供するものである。The present invention provides an error rate measurement device and an error rate measurement method that can perform link training without errors and perform error rate measurements, etc., by providing a user interface for obtaining calibration values for multiple parameters required for analyzing PAM4 signals before link training begins.

本発明の実施形態に係る誤り率測定装置の構成を示すブロック図である。1 is a block diagram showing a configuration of an error rate measurement device according to an embodiment of the present invention;ＰＡＭ４信号の概略説明図である。FIG. 2 is a schematic diagram illustrating a PAM4 signal.本発明の実施形態に係る誤り率測定装置のリンクトレーニング設定画面の一例である。4 is an example of a link training setting screen of the error rate measurement device according to the embodiment of the present invention.本発明の実施形態に係る誤り率測定装置の校正値取得画面の一例である。る。13 is a diagram showing an example of a calibration value acquisition screen of the error rate measurement device according to the embodiment of the present invention.本発明の実施形態に係る誤り率測定装置を用いる誤り率測定方法の処理を示すフローチャートである。4 is a flowchart showing the process of an error rate measurement method using the error rate measurement device according to the embodiment of the present invention.ＰＣＩｅのＬＴＳＳＭのステート遷移図である。FIG. 1 is a state transition diagram of the LTSSM of PCIe.Pollingの遷移図である。This is a transition diagram of Polling.（ａ）はＮＲＺ信号の２値の論理レベルを判別するための閾値電圧を示す図であり、（ｂ）はＰＡＭ４信号の４値の論理レベルを判別するための閾値電圧を示す図である。FIG. 2A is a diagram showing threshold voltages for distinguishing between two logical levels of an NRZ signal, and FIG. 2B is a diagram showing threshold voltages for distinguishing between four logical levels of a PAM4 signal.

以下、本発明に係る誤り率測定装置及び誤り率測定方法の実施形態について、図面を用いて説明する。Below, an embodiment of an error rate measurement device and an error rate measurement method according to the present invention will be described with reference to the drawings.

図１に示すように、本発明の実施形態に係る誤り率測定装置１は、ＬＴＳＳＭを搭載したＤＵＴ２００からの入力信号の誤り率を測定するものであり、信号出力部１０と、信号入力部２０と、データ記憶部３０と、操作部３１と、表示部３２と、制御部４０と、を備える。ＤＵＴ２００が対応するハイスピードシリアルバス規格の例としては、ＰＣＩｅやＵＳＢなどが挙げられる。As shown in FIG. 1, an errorrate measurement device 1 according to an embodiment of the present invention measures the error rate of an input signal from aDUT 200 equipped with an LTSSM, and includes asignal output unit 10, asignal input unit 20, adata storage unit 30, anoperation unit 31, adisplay unit 32, and acontrol unit 40. Examples of high-speed serial bus standards that theDUT 200 supports include PCIe and USB.

データ記憶部３０は、ＲＡＭ（Random Access Memory）などのメモリによって構成される。データ記憶部３０は、後述するパルスパターン発生器１３に出力する既知パターンのデータとして、例えば、ＤＵＴ２００に入力するＰＡＭ４信号のシンボル列（０、１、２、３のシンボル値からなるシンボルの列）を記憶している。また、データ記憶部３０は、ＤＵＴ２００に入力するＰＡＭ４信号のＭＳＢ（Most Significant Bit）及びＬＳＢ（Least Significant Bit）のビット列を記憶していてもよい。データ記憶部３０に記憶されているＰＡＭ４信号のシンボル列、並びにＭＳＢ及びＬＳＢのビット列は、後述する誤り率算出部２７がＤＵＴ２００からの入力信号と比較するための基準データにもなっている。Thedata storage unit 30 is composed of a memory such as a RAM (Random Access Memory). Thedata storage unit 30 stores, for example, a symbol string (a string of symbols consisting of symbol values of 0, 1, 2, and 3) of the PAM4 signal input to theDUT 200 as data of a known pattern to be output to thepulse pattern generator 13 described later. Thedata storage unit 30 may also store a bit string of the MSB (Most Significant Bit) and LSB (Least Significant Bit) of the PAM4 signal input to theDUT 200. The symbol string and the bit strings of the MSB and LSB of the PAM4 signal stored in thedata storage unit 30 also serve as reference data for the errorrate calculation unit 27 described later to compare with the input signal from theDUT 200.

また、データ記憶部３０は、ＤＵＴ２００の種類と、ＤＵＴ２００が装着されるＣＢＢなどのテストフィクスチャで模擬される信号経路の所望のロス値の組合せごとに、後述する複数のパラメータの校正値をファイル単位で記憶するようになっている。例えば、ＤＵＴ２００がSynopsys社製のＡＩＣ（Add-in Card）であり、信号経路のロス値が６ｄＢである場合の複数のパラメータの校正値は、「Synopsys_6dBLossBoard」というファイル名のファイルに記録される。なお、ファイル名の付け方は上記に限定されず、ユーザにとってＤＵＴ２００の種類とロス値の組合せが分かりやすい任意の名称であってもよい。Thedata storage unit 30 also stores the calibration values of multiple parameters (described later) in file units for each combination of the type ofDUT 200 and the desired loss value of the signal path simulated by a test fixture such as a CBB to which theDUT 200 is attached. For example, when theDUT 200 is an AIC (Add-in Card) manufactured by Synopsys and the loss value of the signal path is 6 dB, the calibration values of multiple parameters are recorded in a file with the file name "Synopsys_6dBLossBoard". Note that the method of naming the file is not limited to the above, and any name that makes it easy for the user to understand the combination of the type ofDUT 200 and the loss value may be used.

制御部４０は、誤り率測定装置１の動作モードを校正モードと測定モードのいずれかに切り替えるための動作モード切替部４１を含む。校正モードは、ＤＵＴ２００のＬＴＳＳＭによって管理される複数のステートのうちのLoopbackにＤＵＴ２００を遷移させるリンクトレーニングの開始前に、ＤＵＴ２００からの入力信号のシンボル値を取得するための複数のパラメータの校正値を取得するモードである。測定モードは、校正モードで取得された複数のパラメータの校正値を用いて、ＤＵＴ２００からの入力信号の誤り率の測定を行うモードである。Thecontrol unit 40 includes an operationmode switching unit 41 for switching the operation mode of the errorrate measurement device 1 between a calibration mode and a measurement mode. The calibration mode is a mode for acquiring calibration values of multiple parameters for acquiring a symbol value of an input signal from theDUT 200 before the start of link training, which transitions theDUT 200 to Loopback among multiple states managed by the LTSSM of theDUT 200. The measurement mode is a mode for measuring the error rate of an input signal from theDUT 200 using the calibration values of multiple parameters acquired in the calibration mode.

信号出力部１０は、測定モードにおいて、ＤＵＴ２００のＬＴＳＳＭによって管理される複数のステート間のステート遷移を制御するトレーニングパターンをＤＵＴ２００に出力するようになっている。また、信号出力部１０は、測定モードにおいて、ＤＵＴ２００からの入力信号の誤り率測定を行うための既知パターンのテスト信号を出力するようになっている。In the measurement mode, thesignal output unit 10 outputs to the DUT 200 a training pattern that controls state transitions between a plurality of states managed by the LTSSM of theDUT 200. In addition, in the measurement mode, thesignal output unit 10 outputs a test signal of a known pattern for measuring the error rate of an input signal from theDUT 200.

また、信号出力部１０は、校正モードにおいて、複数のステートのうちのコンプライアンスモードにＤＵＴ２００をダイレクト遷移させるための遷移制御信号をＤＵＴ２００に出力するようになっている。ここで、ダイレクト遷移とは、ＰＣＩｅ Ｇｅｎ１の２．５ＧＴ／ｓからＰＣＩｅ Ｇｅｎ６の６４ＧＴ／ｓへ直接遷移することを意味している。In addition, thesignal output unit 10 outputs a transition control signal to theDUT 200 in the calibration mode to cause theDUT 200 to directly transition to the compliance mode among the multiple states. Here, direct transition means a direct transition from 2.5 GT/s of PCIe Gen1 to 64 GT/s of PCIe Gen6.

さらに、信号出力部１０は、校正モードにおいて、ＰＣＩｅ Ｇｅｎ６規格で定義されたコンプライアンスパターンをＤＵＴ２００から出力させるための出力制御信号を出力するようになっている。Furthermore, in the calibration mode, thesignal output unit 10 is configured to output an output control signal for causing theDUT 200 to output a compliance pattern defined in the PCIe Gen6 standard.

信号出力部１０は、例えば、シンセサイザ１１と、ジッタ変調源１２と、パルスパターン発生器１３と、ノイズ発生源１４と、を備える。Thesignal output unit 10 includes, for example, a synthesizer 11, ajitter modulation source 12, apulse pattern generator 13, and anoise generating source 14.

ジッタ変調源１２は、シンセサイザ１１が生成するクロックに所望のジッタを付加したてジッタクロック、又は、シンセサイザ１１により生成されたクロックそのものを、パルスパターン発生器１３とＤＵＴ２００に出力するようになっている。Thejitter modulation source 12 outputs a jittered clock, which is generated by adding a desired jitter to the clock generated by the synthesizer 11, or the clock itself generated by the synthesizer 11, to thepulse pattern generator 13 and theDUT 200.

パルスパターン発生器１３は、パルスパターン信号を発生させてノイズ発生源１４に出力するようになっている。例えば、パルスパターン発生器１３は、ジッタ変調源１２から入力されたジッタクロックを用いて、データ記憶部３０から入力される既知パターンのデータからなるパルスパターン信号を発生させる。パルスパターン発生器１３が発生させるパルスパターン信号は、例えばＰＡＭ４信号、ＮＲＺ信号、又はＲＺ信号である。パルスパターン発生器１３が発生させるパルスパターン信号の他の例としては、ＮＲＺ－ＰＳＫ信号、ＮＲＺ－ＤＰＳＫ信号、ＮＲＺ－ＤＱＰＳＫ信号、ＲＺ－ＤＰＳＫ信号、ＲＺ－ＤＱＰＳＫ信号、ＰＡＭ８信号、ＰＡＭ１６信号などが挙げられる。Thepulse pattern generator 13 generates a pulse pattern signal and outputs it to thenoise generating source 14. For example, thepulse pattern generator 13 uses the jitter clock input from thejitter modulation source 12 to generate a pulse pattern signal consisting of data of a known pattern input from thedata storage unit 30. The pulse pattern signal generated by thepulse pattern generator 13 is, for example, a PAM4 signal, an NRZ signal, or an RZ signal. Other examples of the pulse pattern signal generated by thepulse pattern generator 13 include an NRZ-PSK signal, an NRZ-DPSK signal, an NRZ-DQPSK signal, an RZ-DPSK signal, an RZ-DQPSK signal, a PAM8 signal, and a PAM16 signal.

ノイズ発生源１４は、パルスパターン発生器１３から出力されたパルスパターン信号にジッタや電圧ノイズを加えたストレス信号、又は、パルスパターン発生器１３から出力されたパルスパターン信号そのものをＤＵＴ２００に出力するようになっている。Thenoise generating source 14 outputs to the DUT 200 a stress signal that is the pulse pattern signal output from thepulse pattern generator 13 to which jitter or voltage noise has been added, or the pulse pattern signal itself that is output from thepulse pattern generator 13.

ノイズ発生源１４から出力されるストレス信号は、主に測定モードにおけるテスト信号として用いられる。なお、パルスパターン発生器１３から出力されたパルスパターン信号が、ＤＵＴ２００をPolling.Complianceに遷移させるための遷移制御信号やトレーニングパターンである場合には、シンセサイザ１１により生成されたクロックがジッタ変調源１２からそのまま出力されるとともに、パルスパターン発生器１３から出力された遷移制御信号又はトレーニングパターンがそのままＤＵＴ２００に出力されることが望ましい。The stress signal output from thenoise generating source 14 is mainly used as a test signal in the measurement mode. When the pulse pattern signal output from thepulse pattern generator 13 is a transition control signal or a training pattern for transitioning theDUT 200 to Polling.Compliance, it is desirable that the clock generated by the synthesizer 11 is output as is from thejitter modulation source 12, and the transition control signal or training pattern output from thepulse pattern generator 13 is output as is to theDUT 200.

信号入力部２０は、ＤＵＴ２００から出力された入力信号を入力するものであり、イコライザ２１と、誤り検出器２２と、を備える。Thesignal input unit 20 receives the input signal output from theDUT 200 and includes anequalizer 21 and anerror detector 22.

ＤＵＴ２００からの入力信号は、例えば、ＰＣＩｅ Ｇｅｎ６規格で定義されたコンプライアンスパターンである。コンプライアンスパターンは、校正モードにおいて、複数のステートのうちのPolling.ComplianceにＤＵＴ２００を遷移させるための遷移制御信号が信号出力部１０から出力されたことによってＤＵＴ２００から出力される４値のシンボル値を持つＰＡＭ４信号である。あるいは、ＤＵＴ２００からの入力信号は、測定モードにおいて、信号出力部１０から出力されたＰＡＭ４信号などのテスト信号が、Loopbackに遷移したＤＵＴ２００から折り返されたものである。以下では、主に、ＤＵＴ２００からの入力信号がＰＣＩｅ Ｇｅｎ６のコンプライアンスパターンである校正モードでの構成及び動作について説明する。The input signal from theDUT 200 is, for example, a compliance pattern defined in the PCIe Gen6 standard. The compliance pattern is a PAM4 signal having four symbol values that is output from theDUT 200 in the calibration mode when a transition control signal for transitioning theDUT 200 to Polling.Compliance among a plurality of states is output from thesignal output unit 10. Alternatively, the input signal from theDUT 200 is a test signal such as a PAM4 signal output from thesignal output unit 10 in the measurement mode that is looped back from theDUT 200 that has transitioned to Loopback. The following mainly describes the configuration and operation in the calibration mode in which the input signal from theDUT 200 is the PCIe Gen6 compliance pattern.

図２に示すように、ＤＵＴ２００から出力されるＰＡＭ４信号は、Ｕｐｐｅｒ信号（高レベル信号）、Ｍｉｄｄｌｅ信号（中レベル信号）、及びＬｏｗｅｒ信号（低レベル信号）からなる。As shown in FIG. 2, the PAM4 signal output fromDUT 200 consists of an Upper signal (high level signal), a Middle signal (medium level signal), and a Lower signal (low level signal).

Ｌｏｗｅｒ信号は、シンボル値０に対応する振幅レベルＬ０からシンボル値１に対応する振幅レベルＬ１までの低電圧範囲Ｈ１の信号である。Ｍｉｄｄｌｅ信号は、シンボル値１に対応する振幅レベルＬ１からシンボル値２に対応する振幅レベルＬ２までの中電圧範囲Ｈ２の信号である。Ｕｐｐｅｒ信号は、シンボル値２に対応する振幅レベルＬ２からシンボル値３に対応する振幅レベルＬ３までの高電圧範囲Ｈ３の信号である。The Lower signal is a signal in a low voltage range H1, ranging from an amplitude level L0 corresponding tosymbol value 0 to an amplitude level L1 corresponding tosymbol value 1. The Middle signal is a signal in a medium voltage range H2, ranging from an amplitude level L1 corresponding tosymbol value 1 to an amplitude level L2 corresponding tosymbol value 2. The Upper signal is a signal in a high voltage range H3, ranging from an amplitude level L2 corresponding tosymbol value 2 to an amplitude level L3 corresponding to symbol value 3.

イコライザ２１は、後述するオートサーチ部２８により探索されたゲインの校正値が設定されることにより、ＤＵＴ２００からの入力信号の周波数特性を調整するようになっている。イコライザ２１は、例えば、ＣＴＬＥ（Continuous Time Linear Equalizer）、ＬＦＥ（Low Frequency Equalizer）、ＤＦＥ（Decision Feedback Equalizer）などで構成される。ＰＣＩｅ Ｇｅｎ６などのコンプライアンステストでは規定されたロスの大きい信号経路にて試験が実施される。このため、オートサーチ部２８により探索されたゲインの校正値は、イコライザ２１が、主に中域から高域周波数にかけての信号経路によるロスを補償して、ＤＵＴ２００からの入力信号のアイ開口を再度開かせることができる値となっている。Theequalizer 21 adjusts the frequency characteristics of the input signal from theDUT 200 by setting the gain calibration value searched for by theauto search unit 28 described later. Theequalizer 21 is composed of, for example, a CTLE (Continuous Time Linear Equalizer), an LFE (Low Frequency Equalizer), and a DFE (Decision Feedback Equalizer). Compliance tests such as PCIe Gen6 are performed on a signal path with a large specified loss. For this reason, the gain calibration value searched for by theauto search unit 28 is a value that allows theequalizer 21 to compensate for loss due to the signal path, mainly from the mid- to high-frequency range, and reopen the eye opening of the input signal from theDUT 200.

誤り検出器２２は、シンボル値取得部２３と、誤り率算出部２７と、オートサーチ部２８と、を含む。さらに、シンボル値取得部２３は、クロック再生部２４と、遅延部２５と、シンボル値検出部２６と、を含む。Theerror detector 22 includes a symbolvalue acquisition unit 23, an errorrate calculation unit 27, and anauto search unit 28. Furthermore, the symbolvalue acquisition unit 23 includes aclock recovery unit 24, adelay unit 25, and a symbolvalue detection unit 26.

シンボル値取得部２３は、オートサーチ部２８により探索された複数のパラメータの校正値を用いて、イコライザ２１により調整されたＤＵＴ２００からの入力信号のシンボル値、又はＭＳＢ及びＬＳＢを取得するようになっている。これらの複数のパラメータは、入力信号の電圧軸方向の閾値であるＵｐｐｅｒ Ｖｔｈ、Ｍｉｄｄｌｅ Ｖｔｈ、及びＬｏｗｅｒ Ｖｔｈと、入力信号の時間軸方向の情報であるＤｅｌａｙと、イコライザ２１のゲインと、を含んでおり、それらの校正値は、データ記憶部３０に記憶されるようになっている。The symbolvalue acquisition unit 23 acquires the symbol value or the MSB and LSB of the input signal from theDUT 200 adjusted by theequalizer 21 using the calibration values of the multiple parameters searched for by theauto search unit 28. These multiple parameters include Upper Vth, Middle Vth, and Lower Vth, which are thresholds in the voltage axis direction of the input signal, Delay, which is information in the time axis direction of the input signal, and the gain of theequalizer 21, and these calibration values are stored in thedata storage unit 30.

シンボル値検出部２６は、イコライザ２１により調整された入力信号を、後述する遅延部２５から出力されたクロック信号の立ち上がり又は立ち下がりのタイミングで打ち抜くことにより、ＤＵＴ２００から出力された入力信号のシンボル値、又はＭＳＢ及びＬＳＢを検出するようになっている。The symbolvalue detection unit 26 detects the symbol value or the MSB and LSB of the input signal output from theDUT 200 by punching the input signal adjusted by theequalizer 21 at the rising or falling edge of the clock signal output from thedelay unit 25 described below.

図２に示すように、ＤＵＴ２００からの入力信号がＰＡＭ４信号である場合、シンボル値検出部２６は、Ｕｐｐｅｒ信号の電圧レベルがＵｐｐｅｒ Ｖｔｈ以上であるとき、シンボル値３（ＭＳＢ＝１、ＬＳＢ＝１）を検出する。As shown in FIG. 2, when the input signal from theDUT 200 is a PAM4 signal, the symbolvalue detection unit 26 detects a symbol value of 3 (MSB=1, LSB=1) when the voltage level of the Upper signal is equal to or higher than the Upper Vth.

シンボル値検出部２６は、Ｍｉｄｄｌｅ信号の電圧レベルがＭｉｄｄｌｅ Ｖｔｈ以上であり、Ｕｐｐｅｒ信号の電圧レベルがＵｐｐｅｒ Ｖｔｈ未満であるとき、シンボル値２（ＭＳＢ＝１、ＬＳＢ＝０）を検出する。The symbolvalue detection unit 26 detects a symbol value of 2 (MSB=1, LSB=0) when the voltage level of the Middle signal is equal to or greater than Middle Vth and the voltage level of the Upper signal is less than Upper Vth.

シンボル値検出部２６は、Ｌｏｗｅｒ信号の電圧レベルがＬｏｗｅｒ Ｖｔｈ以上であり、Ｕｐｐｅｒ信号の電圧レベルがＵｐｐｅｒ Ｖｔｈ未満であり、Ｍｉｄｄｌｅ信号の電圧レベルがＭｉｄｄｌｅ Ｖｔｈ未満であるとき、シンボル値１（ＭＳＢ＝０、ＬＳＢ＝１）を検出する。The symbolvalue detection unit 26 detects a symbol value of 1 (MSB=0, LSB=1) when the voltage level of the Lower signal is equal to or greater than Lower Vth, the voltage level of the Upper signal is less than Upper Vth, and the voltage level of the Middle signal is less than Middle Vth.

シンボル値検出部２６は、Ｌｏｗｅｒ信号がＬｏｗｅｒ Ｖｔｈ未満であれば、シンボル値０（ＭＳＢ＝０、ＬＳＢ＝０）を検出する。The symbolvalue detection unit 26 detects a symbol value of 0 (MSB=0, LSB=0) if the Lower signal is less than Lower Vth.

クロック再生部２４は、イコライザ２１により調整された入力信号から再生クロック信号を生成するようになっている。Theclock recovery unit 24 generates a recovered clock signal from the input signal adjusted by theequalizer 21.

Ｄｅｌａｙは、クロック再生部２４により生成された再生クロック信号の立ち上がり又は立ち下がりと、例えばＵｐｐｅｒ信号のアイ開口の中心との時間差を表すパラメータである。あるいは、Ｄｅｌａｙは、規格のボーレートに応じた外部クロック信号の立ち上がり又は立ち下がりと、Ｕｐｐｅｒ信号のアイ開口の中心との時間差を表すパラメータであってもよい。すなわち、Ｄｅｌａｙは、ＤＵＴ２００からの入力信号の基準タイミングからの遅延量であると言える。本明細書では、再生クロック信号と外部クロック信号をまとめて、単に「クロック信号」とも呼ぶ。Delay is a parameter that represents the time difference between the rising or falling edge of the reproduced clock signal generated by theclock reproduction unit 24 and, for example, the center of the eye opening of the Upper signal. Alternatively, Delay may be a parameter that represents the time difference between the rising or falling edge of an external clock signal according to the standard baud rate and the center of the eye opening of the Upper signal. In other words, Delay can be said to be the amount of delay from the reference timing of the input signal from theDUT 200. In this specification, the reproduced clock signal and the external clock signal are collectively referred to simply as "clock signals".

遅延部２５は、Ｄｅｌａｙにより示される上記の時間差を打ち消すように、入力信号を打ち抜くクロック信号を遅延させるようになっている。あるいは、遅延部２５は、Ｄｅｌａｙにより示される上記の時間差を打ち消すように、入力信号を遅延させるものであってもよい。すなわち、遅延部２５は、クロック信号が入力信号のアイ開口の中心を打ち抜けるように、クロック信号及び入力信号のいずれか又は両方を遅延させるものである。Thedelay unit 25 is configured to delay the clock signal that punches through the input signal so as to cancel the above-mentioned time difference indicated by Delay. Alternatively, thedelay unit 25 may delay the input signal so as to cancel the above-mentioned time difference indicated by Delay. In other words, thedelay unit 25 delays either or both of the clock signal and the input signal so that the clock signal punches through the center of the eye opening of the input signal.

誤り率算出部２７は、シンボル値取得部２３により取得されたシンボル値と、データ記憶部３０に記憶されている基準データのシンボル値を順次比較することにより、シンボル値取得部２３により取得されたＤＵＴ２００からの入力信号のシンボル値の誤り率（Symbol error ratio：ＳＥＲ）を算出するようになっている。The errorrate calculation unit 27 is configured to calculate the error rate (Symbol error ratio: SER) of the symbol value of the input signal from theDUT 200 acquired by the symbolvalue acquisition unit 23 by sequentially comparing the symbol value acquired by the symbolvalue acquisition unit 23 with the symbol value of the reference data stored in thedata storage unit 30.

あるいは、誤り率算出部２７は、シンボル値取得部２３により取得されたＭＳＢ及びＬＳＢと、データ記憶部３０に記憶されている基準データのＭＳＢ及びＬＳＢとの比較に基づいて、ＤＵＴ２００からの入力信号のＭＳＢ及びＬＳＢのＢＥＲをそれぞれ算出するものであってもよい。なお、本明細書では、ＢＥＲとＳＥＲをまとめて、単に「誤り率」とも呼ぶ。Alternatively, the errorrate calculation unit 27 may calculate the BER of the MSB and LSB of the input signal from theDUT 200 based on a comparison between the MSB and LSB acquired by the symbolvalue acquisition unit 23 and the MSB and LSB of the reference data stored in thedata storage unit 30. Note that in this specification, BER and SER are collectively referred to simply as "error rate."

オートサーチ部２８は、例えば特許第６２３５６３１号や特許第６６７２３７５号などに開示された周知のオートサーチ処理を行うものである。オートサーチ部２８は、ＤＵＴ２００からの入力信号が、Polling.Complianceに遷移したＤＵＴ２００から出力されるコンプライアンスパターンであるときに、ＤＵＴ２００の種類と所望のロス値の組合せごとに誤り率算出部２７により算出された誤り率が最小又は所定値以下になるように、シンボル値取得部２３によりシンボル値を取得するための複数のパラメータの校正値を探索するようになっている。すなわち、オートサーチ部２８は、図２に示すような、ＤＵＴ２００から出力されたコンプライアンスパターンのＵｐｐｅｒ信号、Ｍｉｄｄｌｅ信号、及びＬｏｗｅｒ信号の各信号について、上記の複数のパラメータの最適値を探索する。Theauto search unit 28 performs a known auto search process disclosed in, for example, Japanese Patent No. 6235631 and Japanese Patent No. 6672375. When the input signal from theDUT 200 is a compliance pattern output from theDUT 200 that has transitioned to Polling.Compliance, theauto search unit 28 searches for calibration values of multiple parameters for acquiring symbol values by the symbolvalue acquisition unit 23 so that the error rate calculated by the errorrate calculation unit 27 for each combination of the type ofDUT 200 and the desired loss value is minimum or equal to or less than a predetermined value. That is, theauto search unit 28 searches for optimal values of the multiple parameters for each of the Upper signal, Middle signal, and Lower signal of the compliance pattern output from theDUT 200 as shown in FIG. 2.

操作部３１は、ユーザによる操作入力を受け付けるためのものであり、図１に示す誤り率測定装置１が備える、例えば操作ノブ、各種キー、スイッチ、ボタンや、表示部３２の表示画面上のソフトキーなどのユーザインタフェースで構成される。また、操作部３１は、誤り率測定装置１の校正モードと測定モードの実行に関わる各種設定を行う。Theoperation unit 31 is for accepting operation input by the user, and is composed of user interfaces such as operation knobs, various keys, switches, buttons, and soft keys on the display screen of thedisplay unit 32, which are provided in the errorrate measurement device 1 shown in FIG. 1. Theoperation unit 31 also performs various settings related to the execution of the calibration mode and measurement mode of the errorrate measurement device 1.

表示部３２は、図１に示す誤り率測定装置１が備える、例えばＬＣＤ（Liquid Crystal Display）やＣＲＴ（Cathode Ray Tube）などの表示機器などで構成され、制御部４０からの表示制御信号に基づいて、誤り率測定装置１の校正モードと測定モードの実行に関わる設定画面や測定結果などを表示する。なお、表示部３２は、表示画面上のソフトキーなどの操作部３１の操作機能を有していてもよい。Thedisplay unit 32 is composed of display devices such as an LCD (Liquid Crystal Display) or CRT (Cathode Ray Tube) provided in the errorrate measurement device 1 shown in FIG. 1, and displays a setting screen related to the execution of the calibration mode and measurement mode of the errorrate measurement device 1 and measurement results based on a display control signal from thecontrol unit 40. Thedisplay unit 32 may also have the operation functions of theoperation unit 31, such as soft keys on the display screen.

制御部４０は、信号出力部１０、信号入力部２０、データ記憶部３０、操作部３１、及び表示部３２を統括制御している。また、制御部４０は、例えばＣＰＵ（Central Processing Unit）、ＧＰＵ（Graphics Processing Unit）、ＦＰＧＡ（Field Programmable Gate Array）、ＲＯＭ（Read Only Memory）、ＲＡＭ、ＨＤＤ（Hard Disk Drive）などを含むコンピュータなどの制御装置で構成される。また、制御部４０は、ＣＰＵ又はＧＰＵによる所定のプログラムの実行により、動作モード切替部４１の少なくとも一部をソフトウェア的に構成することが可能である。Thecontrol unit 40 controls thesignal output unit 10, thesignal input unit 20, thedata storage unit 30, theoperation unit 31, and thedisplay unit 32. Thecontrol unit 40 is configured with a control device such as a computer including a CPU (Central Processing Unit), a GPU (Graphics Processing Unit), an FPGA (Field Programmable Gate Array), a ROM (Read Only Memory), a RAM, and a HDD (Hard Disk Drive). Thecontrol unit 40 can configure at least a part of the operationmode switching unit 41 in software by executing a predetermined program by the CPU or GPU.

図３に示すように、表示部３２は、例えばＰＣＩｅ Ｇｅｎ６のリンクトレーニングにおける各種条件を設定するためのリンクトレーニング設定画面５０を表示するようになっている。As shown in FIG. 3, thedisplay unit 32 is configured to display a linktraining setting screen 50 for setting various conditions for link training of, for example, PCIe Gen6.

リンクトレーニング設定画面５０は、校正モードに関する機能を実行するための表示領域５１（図中の「Calibration for PAM4」）を含む。表示領域５１は、複数のパラメータの校正値を記録するファイルを指定するための「File Name」のテキストボックス５１ａと、複数のパラメータの校正値の手動調整を開始するための「Edit」のソフトキー５１ｂと、「File Name」のテキストボックス５１ａに入力されたファイルを開くための「Open」のソフトキー５１ｃと、複数のパラメータの校正値の取得を開始するための「Cal. Start」のソフトキー５１ｄと、を含む。The linktraining setting screen 50 includes a display area 51 ("Calibration for PAM4" in the figure) for executing functions related to the calibration mode. Thedisplay area 51 includes a "File Name"text box 51a for specifying a file in which to record the calibration values of multiple parameters, an "Edit" soft key 51b for starting manual adjustment of the calibration values of multiple parameters, an "Open" soft key 51c for opening the file entered in the "File Name"text box 51a, and a "Cal. Start" soft key 51d for starting acquisition of the calibration values of multiple parameters.

リンクトレーニング設定画面５０における「Cal. Start」のソフトキー５１ｄがユーザにより押下されると、表示部３２は、例えば図４の表示形式の校正値取得画面５５を表示する。When the user presses the "Cal. Start" soft key 51d on the linktraining setting screen 50, thedisplay unit 32 displays a calibrationvalue acquisition screen 55 in the display format shown in Figure 4, for example.

校正値取得画面５５は、テキストボックス５５ａと、「Start」のソフトキー５５ｂと、「Upper Vth [V]」のスピンボックス５５ｃと、「Middle Vth [V]」のスピンボックス５５ｄと、「Lower Vth [V]」のスピンボックス５５ｅと、「Delay [mUI]」のスピンボックス５５ｆと、「CTLE Gain [dB]」のスピンボックス５５ｇと、「Okay」のソフトキー５５ｈと、「Cancel」のソフトキー５５ｉと、を含む。The calibrationvalue acquisition screen 55 includes atext box 55a, a "Start" soft key 55b, an "Upper Vth [V]"spin box 55c, a "Middle Vth [V]"spin box 55d, a "Lower Vth [V]"spin box 55e, a "Delay [mUI]"spin box 55f, a "CTLE Gain [dB]"spin box 55g, an "Okay"soft key 55h, and a "Cancel" soft key 55i.

テキストボックス５５ａは、オートサーチ部２８により探索される複数のパラメータの校正値を記録するファイルを指定するためのものである。ユーザは、ＤＵＴ２００の種類とロス値の組合せごとに用意されたファイルを、テキストボックス５５ａで指定することができる。Thetext box 55a is for specifying a file that records the calibration values of multiple parameters searched for by theauto search unit 28. The user can use thetext box 55a to specify a file prepared for each combination ofDUT 200 type and loss value.

「Start」のソフトキー５５ｂがユーザにより押下されると、信号出力部１０は、コンプライアンスパターンをＤＵＴ２００から出力させるための出力制御信号をＤＵＴ２００に出力し、オートサーチ部２８は、複数のパラメータの校正値の探索を開始する。また、制御部４０は、コンプライアンスパターンをデータ記憶部３０から読み出して、誤り率算出部２７に設定する。これにより、誤り率算出部２７が、シンボル値取得部２３により取得されたシンボル値と比較するための基準データとしてコンプライアンスパターンを使用することができるようになる。When the "Start" soft key 55b is pressed by the user, thesignal output unit 10 outputs an output control signal to theDUT 200 to cause theDUT 200 to output the compliance pattern, and theauto search unit 28 starts searching for calibration values of multiple parameters. Thecontrol unit 40 also reads out the compliance pattern from thedata storage unit 30 and sets it in the errorrate calculation unit 27. This allows the errorrate calculation unit 27 to use the compliance pattern as reference data for comparison with the symbol value acquired by the symbolvalue acquisition unit 23.

スピンボックス５５ｃ～５５ｇは、オートサーチ部２８により探索された複数のパラメータの校正値を変更可能に表示するパラメータ表示ボックスを構成する。ユーザは、各スピンボックス５５ｃ～５５ｇが有するスピンボタンを押下したり、各スピンボックス５５ｃ～５５ｇが有するテキストボックスに値を入力したりすることにより、各スピンボックス５５ｃ～５５ｇが有するテキストボックスに表示されているパラメータの校正値を調整することができる。Spin boxes 55c to 55g constitute a parameter display box that displays, in a changeable manner, the calibration values of multiple parameters found byauto search unit 28. The user can adjust the calibration value of the parameter displayed in the text box of eachspin box 55c to 55g by pressing the spin button of eachspin box 55c to 55g or by inputting a value into the text box of eachspin box 55c to 55g.

すなわち、「Upper Vth [V]」のスピンボックス５５ｃは、オートサーチ部２８により探索されたＵｐｐｅｒ Ｖｔｈの校正値を変更可能に表示する。「Middle Vth [V]」のスピンボックス５５ｄは、オートサーチ部２８により探索されたＭｉｄｄｌｅ Ｖｔｈの校正値を変更可能に表示する。「Lower Vth [V]」のスピンボックス５５ｅは、オートサーチ部２８により探索されたＬｏｗｅｒ Ｖｔｈの校正値を変更可能に表示する。「Delay [mUI]」のスピンボックス５５ｆは、オートサーチ部２８により探索されたＤｅｌａｙの校正値を変更可能に表示する。「CTLE Gain [dB]」のスピンボックス５５ｇは、オートサーチ部２８により探索されたイコライザ２１のゲインの校正値を変更可能に表示する。That is, the "Upper Vth [V]"spin box 55c displays the calibration value of the Upper Vth searched by theauto search unit 28 in a changeable manner. The "Middle Vth [V]"spin box 55d displays the calibration value of the Middle Vth searched by theauto search unit 28 in a changeable manner. The "Lower Vth [V]"spin box 55e displays the calibration value of the Lower Vth searched by theauto search unit 28 in a changeable manner. The "Delay [mUI]"spin box 55f displays the calibration value of the Delay searched by theauto search unit 28 in a changeable manner. The "CTLE Gain [dB]"spin box 55g displays the calibration value of the gain of theequalizer 21 searched by theauto search unit 28 in a changeable manner.

「Okay」のソフトキー５５ｈは、スピンボックス５５ｃ～５５ｇに表示された複数のパラメータの校正値をデータ記憶部３０に記憶させる校正値記憶ボタンを構成する。すなわち、「Okay」のソフトキー５５ｈがユーザにより押下されると、スピンボックス５５ｃ～５５ｇに表示されている複数のパラメータの校正値が、テキストボックス５５ａで指定されたファイルに記録されてデータ記憶部３０に記憶される。The "Okay" soft key 55h constitutes a calibration value storage button that stores the calibration values of the multiple parameters displayed in thespin boxes 55c to 55g in thedata storage unit 30. In other words, when the "Okay" soft key 55h is pressed by the user, the calibration values of the multiple parameters displayed in thespin boxes 55c to 55g are recorded in the file specified in thetext box 55a and stored in thedata storage unit 30.

一方、「Cancel」のソフトキー５５ｉがユーザにより押下された場合には、スピンボックス５５ｃ～５５ｇに表示されている複数のパラメータの校正値がテキストボックス５５ａで指定されたファイルに記録されずに、校正値取得画面５５の表示が終了する。On the other hand, if the user presses the "Cancel" soft key 55i, the calibration values of the multiple parameters displayed in thespin boxes 55c to 55g are not recorded in the file specified in thetext box 55a, and the display of the calibrationvalue acquisition screen 55 ends.

以下、本実施形態の誤り率測定装置１を用いる誤り率測定方法について、図５のフローチャートを参照しながら、校正モードにおける処理の一例を説明する。なお、上述の誤り率測定装置１の構成の説明と重複する説明は適宜省略する。Below, an example of processing in the calibration mode will be described with reference to the flowchart in FIG. 5 regarding the error rate measurement method using the errorrate measurement device 1 of this embodiment. Note that descriptions that overlap with the description of the configuration of the errorrate measurement device 1 described above will be omitted as appropriate.

まず、リンクトレーニング設定画面５０における「Cal. Start」のソフトキー５１ｄがユーザにより押下されることにより、表示部３２は、校正値取得画面５５を表示する（表示ステップＳ１）。First, when the user presses the "Cal. Start" soft key 51d on the linktraining setting screen 50, thedisplay unit 32 displays the calibration value acquisition screen 55 (display step S1).

次に、校正値取得画面５５において、ＬＴＳＳＭを搭載したＤＵＴ２００の種類とロス値の組合せに応じたファイルがテキストボックス５５ａにおいてユーザにより指定される（ステップＳ２）。Next, on the calibrationvalue acquisition screen 55, the user specifies in thetext box 55a a file that corresponds to the combination of the type ofDUT 200 equipped with the LTSSM and the loss value (step S2).

次に、校正値取得画面５５において、ユーザによる「Start」のソフトキー５５ｂの押下により、制御部４０は、テキストボックス５５ａにおいて指定されたファイルから、複数のパラメータの初期値を読み込んで、信号入力部２０の各部に設定する（ステップＳ３）。Next, when the user presses the "Start" soft key 55b on the calibrationvalue acquisition screen 55, thecontrol unit 40 reads the initial values of multiple parameters from the file specified in thetext box 55a and sets them in each part of the signal input unit 20 (step S3).

次に、信号出力部１０は、複数のステートのうちのPolling.ComplianceにＤＵＴ２００を遷移させるための遷移制御信号をＤＵＴ２００に出力する（信号出力ステップＳ４）。Next, thesignal output unit 10 outputs a transition control signal to theDUT 200 to transition theDUT 200 to the Polling.Compliance state among the multiple states (signal output step S4).

次に、信号出力部１０は、コンプライアンスパターンをＤＵＴ２００から出力させるための出力制御信号をＤＵＴ２００に出力する（ステップＳ５）。Next, thesignal output unit 10 outputs an output control signal to theDUT 200 to cause theDUT 200 to output the compliance pattern (step S5).

次に、イコライザ２１は、ＤＵＴ２００から入力されるコンプライアンスパターンの周波数特性を調整する（イコライザステップＳ６）。Next, theequalizer 21 adjusts the frequency characteristics of the compliance pattern input from the DUT 200 (equalizer step S6).

次に、シンボル値取得部２３は、イコライザステップＳ６により調整されたコンプライアンスパターンのシンボル値を取得する（シンボル値取得ステップＳ７）。Next, the symbolvalue acquisition unit 23 acquires the symbol value of the compliance pattern adjusted by the equalizer step S6 (symbol value acquisition step S7).

次に、誤り率算出部２７は、シンボル値取得ステップＳ７により取得されたシンボル値の誤り率を算出する（誤り率算出ステップＳ８）。Next, the errorrate calculation unit 27 calculates the error rate of the symbol value acquired in the symbol value acquisition step S7 (error rate calculation step S8).

次に、オートサーチ部２８は、誤り率算出ステップＳ８で得られた誤り率が最小であるか否か、すなわち、現在、信号入力部２０の各部に設定されている複数のパラメータの校正値が最適値であるか否かを判断する（オートサーチステップＳ９）。誤り率算出ステップＳ８で得られた誤り率が最小である場合（ステップＳ９：ＹＥＳ）、制御部４０は、ステップＳ１１以降の処理を実行する。誤り率算出ステップＳ８で得られた誤り率が最小でない場合（ステップＳ９：ＮＯ）、制御部４０はステップＳ１０以降の処理を実行する。Next, theauto search unit 28 determines whether the error rate obtained in the error rate calculation step S8 is the minimum, i.e., whether the calibration values of the multiple parameters currently set in each part of thesignal input unit 20 are optimal values (auto search step S9). If the error rate obtained in the error rate calculation step S8 is the minimum (step S9: YES), thecontrol unit 40 executes the processes from step S11 onwards. If the error rate obtained in the error rate calculation step S8 is not the minimum (step S9: NO), thecontrol unit 40 executes the processes from step S10 onwards.

ステップＳ１０においてオートサーチ部２８は、複数のパラメータの新たな校正値を信号入力部２０の各部に設定し（オートサーチステップＳ１０）、再びイコライザステップＳ６以降の処理を実行する。In step S10, theauto search unit 28 sets new calibration values for multiple parameters in each part of the signal input unit 20 (auto search step S10) and executes the equalizer step S6 and subsequent steps again.

ステップＳ１１において表示部３１は、校正値取得画面５５において、スピンボックス５５ｃ～５５ｇに、オートサーチステップＳ９，Ｓ１０により探索された複数のパラメータの校正値の最適値を表示する（表示ステップＳ１１）。In step S11, thedisplay unit 31 displays the optimal calibration values of the multiple parameters found in the auto search steps S9 and S10 in thespin boxes 55c to 55g on the calibration value acquisition screen 55 (display step S11).

制御部４０は、「Okay」のソフトキー５５ｈがユーザにより押下されることにより、スピンボックス５５ｃ～５５ｇに表示されている複数のパラメータの校正値の最適値を、ステップＳ２においてテキストボックス５５ａにおいて指定されたファイルに記録して（ステップＳ１２）、本フローチャートの処理を終了する。When the user presses the "Okay"soft key 55h, thecontrol unit 40 records the optimal calibration values of the multiple parameters displayed in thespin boxes 55c to 55g in the file specified in thetext box 55a in step S2 (step S12), and ends the processing of this flowchart.

以上説明したように、本実施形態に係る誤り率測定装置１は、校正値取得画面５５をユーザインタフェースとして提供することで、ＰＡＭ４信号の解析に必要な複数のパラメータの校正値を、ＤＵＴ２００の種類と信号経路の組合せごとにリンクトレーニングの開始前に取得することができる。これにより、本実施形態に係る誤り率測定装置１は、ＤＵＴ２００の種類と信号経路の組合せごとに複数のパラメータの校正値を切り替えて、リンクトレーニングをエラー無く実施して誤り率測定等を実施できる。As described above, the errorrate measurement device 1 according to this embodiment provides the calibrationvalue acquisition screen 55 as a user interface, so that the calibration values of multiple parameters required for analyzing a PAM4 signal can be acquired for each combination ofDUT 200 type and signal path before link training begins. This allows the errorrate measurement device 1 according to this embodiment to switch the calibration values of multiple parameters for each combination ofDUT 200 type and signal path, and perform link training without errors to perform error rate measurements, etc.

また、本実施形態に係る誤り率測定装置１は、複数のパラメータの校正値を変更可能に表示するスピンボックス５５ｃ～５５ｇを校正値取得画面５５上に有している。これにより、本実施形態に係る誤り率測定装置１は、状況に応じてユーザが所望の校正値を複数のパラメータに設定することができる。The errorrate measurement device 1 according to this embodiment also hasspin boxes 55c to 55g on the calibrationvalue acquisition screen 55 that display the calibration values of multiple parameters in a changeable manner. This allows the errorrate measurement device 1 according to this embodiment to set the desired calibration values for multiple parameters depending on the situation.

１ 誤り率測定装置
１０ 信号出力部
１１ シンセサイザ
１２ ジッタ変調源
１３ パルスパターン発生器
１４ ノイズ発生源
２０ 信号入力部
２１ イコライザ
２２ 誤り検出器
２３ シンボル値取得部
２４ クロック再生部
２５ 遅延部
２６ シンボル値検出部
２７ 誤り率算出部
２８ オートサーチ部
３０ データ記憶部
３１ 操作部
３２ 表示部
４０ 制御部
５０ リンクトレーニング設定画面
５５ 校正値取得画面
５５ａ テキストボックス
５５ｃ～５５ｇ スピンボックス（パラメータ表示ボックス）
５５ｈ ソフトキー（校正値記憶ボタン）
２００ ＤＵＴ REFERENCE SIGNSLIST 1 Errorrate measuring device 10 Signal output section 11Synthesizer 12Jitter modulation source 13Pulse pattern generator 14Noise generating source 20Signal input section 21Equalizer 22Error detector 23 Symbolvalue acquiring section 24Clock regenerating section 25Delay section 26 Symbolvalue detecting section 27 Errorrate calculating section 28Auto search section 30Data storage section 31Operation section 32Display section 40Control section 50 Linktraining setting screen 55 Calibrationvalue acquiring screen55a Text box 55c to 55g Spin boxes (parameter display boxes)
55h Soft key (calibration value storage button)
200 DUT

Claims (4)

Translated fromJapanese

リンク状態管理機構を搭載した被測定物（２００）から入力される４値のシンボル値を持つＰＡＭ４（Pulse Amplitude Modulation 4）信号の周波数特性を調整するイコライザ（２１）と、
前記イコライザにより調整された前記ＰＡＭ４信号のシンボル値を取得するシンボル値取得部（２３）と、
前記シンボル値取得部により取得された前記シンボル値の誤り率を算出する誤り率算出部（２７）と、を備える誤り率測定装置（１）であって、
前記リンク状態管理機構によって管理される複数のステートのうちのループバックに前記被測定物を遷移させるリンクトレーニングの開始前に、前記被測定物の種類と所望のロス値の組合せごとに前記誤り率算出部により算出された前記誤り率が最小になるように、前記シンボル値取得部により前記シンボル値を取得するための複数のパラメータの校正値を探索するオートサーチ部（２８）と、
前記オートサーチ部により探索された前記複数のパラメータの校正値を表示するパラメータ表示ボックス（５５ｃ～５５ｇ）と、前記パラメータ表示ボックスに表示された前記複数のパラメータの校正値をデータ記憶部（３０）に記憶させる校正値記憶ボタン（５５ｈ）と、を表示する表示部（３２）と、を備え、
前記複数のパラメータは、前記ＰＡＭ４信号の基準タイミングからの遅延量であるＤｅｌａｙと、前記ＰＡＭ４信号の電圧軸方向の閾値であるＵｐｐｅｒ Ｖｔｈ、Ｍｉｄｄｌｅ Ｖｔｈ、及びＬｏｗｅｒ Ｖｔｈと、前記イコライザのゲインと、を含むことを特徴とする誤り率測定装置。 an equalizer (21) for adjusting the frequency characteristics of a PAM4 (Pulse Amplitude Modulation 4) signal having four symbol values input from a device under test (200) equipped with a link state management mechanism;
a symbol value acquisition unit (23) for acquiring a symbol value of the PAM4 signal adjusted by the equalizer;
an error rate calculation unit (27) that calculates an error rate of the symbol value acquired by the symbol value acquisition unit,
an auto search unit (28) that searches for calibration values of a plurality of parameters for acquiring the symbol value by the symbol value acquisition unit, before starting link training in which the device under test transitions to a loopback state among a plurality of states managed by the link state management mechanism, so that the error rate calculated by the error rate calculation unit for each combination of the type of the device under test and a desired loss value is minimized;
a display unit (32) that displays parameter display boxes (55c to 55g) that display the calibration values of the plurality of parameters searched for by the automatic search unit, and a calibration value storage button (55h) that stores the calibration values of the plurality of parameters displayed in the parameter display boxes in a data storage unit (30),
The error rate measuring device according to the present invention, characterized in that the plurality of parameters include a Delay which is a delay amount from a reference timing of the PAM4 signal, Upper Vth, Middle Vth, and Lower Vth which are threshold values in a voltage axis direction of the PAM4 signal, and a gain of the equalizer. 前記パラメータ表示ボックスは、前記複数のパラメータの校正値を変更可能に表示することを特徴とする請求項１に記載の誤り率測定装置。The error rate measurement device according to claim 1, characterized in that the parameter display box displays the calibration values of the multiple parameters in a changeable manner. リンク状態管理機構を搭載した被測定物（２００）から入力される４値のシンボル値を持つＰＡＭ４信号の周波数特性をイコライザ（２１）により調整するイコライザステップ（Ｓ６）と、
前記イコライザステップにより調整された前記ＰＡＭ４信号のシンボル値を取得するシンボル値取得ステップ（Ｓ７）と、
前記シンボル値取得ステップにより取得された前記シンボル値の誤り率を算出する誤り率算出ステップ（Ｓ８）と、
前記リンク状態管理機構によって管理される複数のステートのうちのループバックに前記被測定物を遷移させるリンクトレーニングの開始前に、前記被測定物の種類と所望のロス値の組合せごとに前記誤り率算出ステップにより算出された前記誤り率が最小になるように、前記シンボル値取得ステップにより前記シンボル値を取得するための複数のパラメータの校正値を探索するオートサーチステップ（Ｓ９，Ｓ１０）と、
前記オートサーチステップにより探索された前記複数のパラメータの校正値を表示するパラメータ表示ボックス（５５ｃ～５５ｇ）と、前記パラメータ表示ボックスに表示された前記複数のパラメータの校正値をデータ記憶部（３０）に記憶させる校正値記憶ボタン（５５ｈ）と、を表示する表示ステップ（Ｓ１，Ｓ１１）と、を含み、
前記複数のパラメータは、前記ＰＡＭ４信号の基準タイミングからの遅延量であるＤｅｌａｙと、前記ＰＡＭ４信号の電圧軸方向の閾値であるＵｐｐｅｒ Ｖｔｈ、Ｍｉｄｄｌｅ Ｖｔｈ、及びＬｏｗｅｒ Ｖｔｈと、前記イコライザのゲインと、を含むことを特徴とする誤り率測定方法。 an equalizer step (S6) for adjusting, by an equalizer (21), the frequency characteristics of a PAM4 signal having four symbol values input from a device under test (200) equipped with a link state management mechanism;
A symbol value acquisition step (S7) of acquiring a symbol value of the PAM4 signal adjusted by the equalizer step;
an error rate calculation step (S8) of calculating an error rate of the symbol values acquired by the symbol value acquisition step;
an auto search step (S9, S10) for searching calibration values of a plurality of parameters for acquiring the symbol value by the symbol value acquisition step so that the error rate calculated by the error rate calculation step is minimized for each combination of the type of the device under test and a desired loss value before starting link training for transitioning the device under test to a loopback state among a plurality of states managed by the link state management mechanism;
a display step (S1, S11) for displaying parameter display boxes (55c to 55g) for displaying the calibration values of the plurality of parameters searched for by the auto search step, and a calibration value storage button (55h) for storing the calibration values of the plurality of parameters displayed in the parameter display boxes in a data storage unit (30),
The error rate measuring method according to the present invention, characterized in that the plurality of parameters include a delay amount of the PAM4 signal from a reference timing, an upper Vth, a middle Vth, and a lower Vth which are threshold values in a voltage axis direction of the PAM4 signal, and a gain of the equalizer. 前記表示ステップは、前記パラメータ表示ボックスに前記複数のパラメータの校正値を変更可能に表示することを特徴とする請求項３に記載の誤り率測定方法。The error rate measurement method according to claim 3, characterized in that the display step displays the calibration values of the multiple parameters in the parameter display box in a changeable manner.

Images