JP2023148322A - Continuity inspection device, kelvin measurement prober, and electricity removing device - Google Patents

Abstract

Translated fromJapanese

【課題】フォース線及びセンス線の二本のチャックリード線の導通の有無を自動且つ簡単に検査する。【解決手段】ウェハテストシステムにおいて、ケルビン測定用プローバで測定するウェハを保持する支持面を有するウェハチャック１６と、ウェハの表面に形成された半導体チップの表面電極に接触するプローブと、ウェハの裏面に形成された半導体チップの裏面電極に接触するフォース線４０Ｆ及びセンス線４０Ｓと、フォース線又はセンス線のいずれか一方に接続される第１接続配線６４と、フォース線又はセンス線のいずれか他方に接続される第２接続配線６６と、第１接続配線の側に設けられた第１リレー４６及び第１抵抗４８と、第２接続配線６６の側に設けられた電源５８と備え、第１接続配線と第２接続配線との間を、第１リレー、第１抵抗及び電源を介して電気的結合して電流ループを形成し、電流ループに電流が流れるか否かの判定を行う統括制御部６２を備える。【選択図】図３An object of the present invention is to automatically and easily inspect the presence or absence of continuity between two chuck lead wires, a force wire and a sense wire. SOLUTION: In a wafer test system, a wafer chuck 16 has a support surface for holding a wafer to be measured with a Kelvin measurement prober, a probe that contacts a surface electrode of a semiconductor chip formed on the front surface of the wafer, and a back surface of the wafer. A force line 40F and a sense line 40S contacting the back electrode of the semiconductor chip formed on the semiconductor chip, a first connection wiring 64 connected to either the force line or the sense line, and the other of the force line or the sense line. A second connection wiring 66 connected to the second connection wiring 66, a first relay 46 and a first resistor 48 provided on the side of the first connection wiring, and a power supply 58 provided on the side of the second connection wiring 66. Integrated control that electrically couples the connection wiring and the second connection wiring via a first relay, a first resistor, and a power source to form a current loop, and determines whether or not current flows in the current loop. A section 62 is provided. [Selection diagram] Figure 3

Description

Translated fromJapanese

本発明は、ウェハに複数形成された半導体チップの電気的特性を検査するウェハテストシステムに用いられる導通検査装置、ケルビン測定用プローバ、及び除電装置に関する。 The present invention relates to a continuity test device, a Kelvin measurement prober, and a static eliminator used in a wafer test system that tests the electrical characteristics of a plurality of semiconductor chips formed on a wafer.

ウェハ（半導体ウェハともいう）には、複数の半導体チップが形成される。そして、形成された半導体チップの電気的特性は、プローバとテスタで構成されるウェハテストシステムにより検査される。形成される半導体チップの種類によっては、表面に電極（表面電極）が形成されると共に、その裏面にも電極（裏面電極）が形成される。このような半導体チップの検査に対応したウェハテストシステムのウェハチャックには、ウェハの裏面に接触した状態でウェハを支持する支持面であって、テスタの測定電極として作用する導電性の支持面（ウェハ載置面）が設けられる。この支持面は、ウェハチャックから引き出されるチャックリード線を介してテスタに電気的に接続される。 A plurality of semiconductor chips are formed on a wafer (also referred to as a semiconductor wafer). Then, the electrical characteristics of the formed semiconductor chip are inspected by a wafer test system consisting of a prober and a tester. Depending on the type of semiconductor chip to be formed, an electrode (front surface electrode) is formed on the front surface, and an electrode (back surface electrode) is also formed on the back surface thereof. The wafer chuck of a wafer test system that is compatible with the inspection of such semiconductor chips includes a support surface that supports the wafer in contact with the back surface of the wafer, and a conductive support surface that acts as a measurement electrode for the tester. A wafer mounting surface) is provided. This support surface is electrically connected to the tester via chuck leads drawn out from the wafer chuck.

ここで、パワーデバイスの半導体チップの測定では、ウェハチャックに２本のチャックリード線（フォース線及びセンス線）を接続してケルビン接続を行って測定を行う（特許文献１参照）。また、ウェハチャックには大電流や高電圧を印加するために、チャックリード線は、径を太く設計したり、チャックリード線材に硬質なのもが使用されたりする。測定中は、ウェハチャックは動き回ると共に温度も高温になるので、チャックリード線は、機械的にも熱的にも過酷な条件にさらされて切れ易い傾向がある。 Here, in the measurement of a semiconductor chip of a power device, two chuck lead wires (a force wire and a sense wire) are connected to a wafer chuck and a Kelvin connection is performed to perform the measurement (see Patent Document 1). Further, in order to apply a large current or high voltage to a wafer chuck, the chuck lead wire is designed to have a large diameter, or a hard chuck lead wire material is used. During measurement, the wafer chuck moves around and the temperature increases, so the chuck leads are exposed to harsh mechanical and thermal conditions and tend to break.

そこで従来、チャックリード線が断線しないようにチャックリード線の固定方法を工夫したり、定期的なメンテナンス時に担当者がハンディテスタなどを用いてチャックリード線の導通を確認していたりしていた。 Conventionally, the chuck lead wires have been fixed in a way that prevents them from breaking, or personnel have used a handy tester to check the continuity of the chuck lead wires during regular maintenance.

また、特許文献２では、チャックリード線の導通検査を自動で行うことができる導通検査装置が提案されている。 Furthermore, Patent Document 2 proposes a continuity testing device that can automatically test the continuity of a chuck lead wire.

特開２０１２－５８２２５号公報Japanese Patent Application Publication No. 2012-58225特開２０１９－１７６０８０号公報JP2019-176080A

しかしながら、チャックリード線が断線しないようにチャックリード線の固定方法を工夫したとしても断線が発生してしまうことがある。また、定期的なメンテナンスが行われる前には、チャックリード線の断線を発見することができず、その間は不正確なウェハの検査が行われることになる。また、特許文献２に記載された導通検査装置では、１本のチャックリード線の導通検査を行う場合に、追加配線をウェハチャックに接続し、チャックリード線と追加配線を含む電流ループを形成し、その電流ループに電流が流れるか否かで、チャックリード線の導通検査を行うため、フォース線及びセンス線で構成される２本のチャックリード線を有し、ケルビン測定を行うウェハテストシステムには適用できない形である。 However, even if a method for fixing the chuck lead wire is devised so as not to break the chuck lead wire, the breakage may occur. Moreover, breakage of the chuck lead wire cannot be detected before regular maintenance is performed, and during that time, wafer inspection will be performed inaccurately. Furthermore, in the continuity testing device described in Patent Document 2, when testing the continuity of one chuck lead wire, additional wiring is connected to the wafer chuck, and a current loop including the chuck lead wire and the additional wiring is formed. In order to test the continuity of the chuck lead wire based on whether or not current flows through the current loop, the wafer test system has two chuck lead wires consisting of a force wire and a sense wire and performs Kelvin measurements. is an inapplicable form.

さらに、ウェハチャックには、電荷（静電気）が帯電し、ひいてはウェハチャック上のウェハにも電荷が帯電するため、ウェハの検査に伴って半導体チップの表面電極とプロー
ブとが接触する際に、半導体チップとプローブとの間に放電によるアークが発生して半導体チップを損傷するおそれがある。このため、ウェハチャックの除電を行う必要がある。Furthermore, the wafer chuck is charged with electric charge (static electricity), and the wafer on the wafer chuck is also charged with electric charge. There is a risk that an arc will occur due to discharge between the chip and the probe, damaging the semiconductor chip. Therefore, it is necessary to eliminate static electricity from the wafer chuck.

本発明はこのような事情に鑑みてなされたものであり、フォース線及びセンス線の２本のチャックリード線の導通の有無を自動且つ簡単に検査することができる導通検査装置及びケルビン測定用プローバを提供することを第１の目的とする。また、リーク電流の発生を最小限に抑えられる除電装置を提供することを第２の目的とする。 The present invention has been made in view of the above circumstances, and provides a continuity testing device and a Kelvin measurement prober that can automatically and easily test for continuity between two chuck lead wires, a force wire and a sense wire. The primary purpose is to provide the following. A second object of the present invention is to provide a static eliminator that can minimize the occurrence of leakage current.

本発明の第１の目的を達成するための導通検査装置は、ケルビン測定用プローバで測定するウェハを保持する支持面を有するウェハチャックと、ウェハの表面に形成された半導体チップの表面電極に接触するプローブと、ウェハの裏面に形成された半導体チップの裏面電極に接触するフォース線及びセンス線と、フォース線又はセンス線のいずれか一方に接続される第１接続配線と、フォース線又はセンス線のいずれか他方に接続される第２接続配線と、第１接続配線の側に設けられた第１リレー及び第１抵抗と、第２接続配線の側に設けられた電源と、備え、第１接続配線と第２接続配線との間を、第１リレー、第１抵抗、及び電源を介して電気的結合して電流ループを形成し、電流ループに電流が流れるか否かの判定を行う判定部を備える。 A continuity testing device for achieving the first object of the present invention includes a wafer chuck having a support surface for holding a wafer to be measured with a Kelvin measurement prober, and a contact surface electrode of a semiconductor chip formed on the surface of the wafer. a force line and a sense line that contact the back side electrode of the semiconductor chip formed on the back side of the wafer, a first connection wiring that is connected to either the force line or the sense line, and the force line or the sense line. a second connection wiring connected to the other one; a first relay and a first resistor provided on the side of the first connection wiring; and a power source provided on the side of the second connection wiring; A determination for forming a current loop by electrically coupling the connection wiring and the second connection wiring via a first relay, a first resistor, and a power source, and determining whether or not current flows in the current loop. Department.

本実施形態によれば、第１接続配線と第２接続配線により、ウェハチャックに設けられたフォース線及びセンス線を含む電流ループを形成することができ、この電流ループに電流が流れるか否かを判定することで、フォース線及びセンス線の導通の有無を判定することができる。 According to this embodiment, a current loop including the force line and the sense line provided on the wafer chuck can be formed by the first connection wiring and the second connection wiring, and it is possible to determine whether current flows through this current loop or not. By determining this, it is possible to determine whether the force line and the sense line are electrically connected.

本発明の他の態様に係る導通検査装置において、電流ループに含まれ、第２接続配線の側に設けられた第２リレー及び第２抵抗と、第２抵抗の電圧を検出する電圧検出部と、を備え、判定部が、電圧検出部の検出結果に基づき、判定を行う。これにより、電圧検出部よる第２抵抗の電圧検出結果に基づき、電流ループに電流が流れるか否かを判定することができる。 A continuity testing device according to another aspect of the present invention includes a second relay and a second resistor included in the current loop and provided on the side of the second connection wiring, and a voltage detection section that detects the voltage of the second resistor. The determination unit makes a determination based on the detection result of the voltage detection unit. Thereby, it is possible to determine whether or not current flows through the current loop based on the voltage detection result of the second resistor by the voltage detection section.

本発明の他の態様に係る導通検査装置において、第１リレー及び第２リレーの双方のクローズ状態とオープン状態との切り替えを個別に行うリレー制御部を備え、判定部が、リレー制御部により第１リレー及び第２リレーの双方がクローズ状態に切り替えられた状態での電圧検出部の検出結果に基づき、判定を行う。これにより、電圧検出部よる第２抵抗の電圧検出結果に基づき、電流ループに電流が流れるか否かを判定することができる。 A continuity testing device according to another aspect of the present invention includes a relay control unit that individually switches both the first relay and the second relay between a closed state and an open state, and the determination unit controls the relay control unit to The determination is made based on the detection result of the voltage detection unit in a state where both the first relay and the second relay are switched to the closed state. Thereby, it is possible to determine whether or not current flows through the current loop based on the voltage detection result of the second resistor by the voltage detection section.

本発明の他の態様に係る導通検査装置において、第１リレー及び第１抵抗は、第１接続配線のフォース線又はセンス線のいずれか一方が接続される一端とは反対側の他端と接地との間に、第１リレー、第１抵抗の順で接続される。これにより、第１リレーをオフすることにより、支持面から第１抵抗を最短で分離することができるので、リーク電流を最小に抑えることができる。 In the continuity testing device according to another aspect of the present invention, the first relay and the first resistor are grounded to the other end of the first connection wiring opposite to the one end to which either the force line or the sense line is connected. A first relay and a first resistor are connected in this order between the two. Thereby, by turning off the first relay, the first resistor can be separated from the support surface in the shortest possible time, so that leakage current can be suppressed to a minimum.

本発明の他の態様に係る導通検査装置において、支持面に接続されたフォース線の一端とは反対側の他端が接続する、半導体チップの電気的特性を検査するテスタのフォースコネクタに、第１接続配線又は第２接続配線のうち一方が接続され、支持面に接続されたセンス線の一端とは反対側の他端が接続する、テスタのセンスコネクタに、第１接続配線又は第２接続配線のうち他方が接続される。 In the continuity testing device according to another aspect of the present invention, a force connector of a tester for testing the electrical characteristics of a semiconductor chip is connected to one end of the force wire connected to the support surface and the other end of the force wire is connected to the other end of the force wire on the opposite side. One of the first connection wiring and the second connection wiring is connected, and the first connection wiring or the second connection wiring is connected to the sense connector of the tester, to which the other end of the sense wire opposite to the one end connected to the support surface is connected. The other of the wires is connected.

本発明の第１の目的を達成するためのケルビン測定用プローバは、半導体チップが複数形成されたウェハを保持するウェハチャックであって、且つウェハの裏面に形成された半
導体チップの裏面電極に接触する導電性の支持面を有するウェハチャックと、ウェハの表面に形成された半導体チップの表面電極に接触するプローブと、上述の導通検査装置と、を備える。A Kelvin measurement prober for achieving the first object of the present invention is a wafer chuck that holds a wafer on which a plurality of semiconductor chips are formed, and that contacts back electrodes of semiconductor chips formed on the back surface of the wafer. The present invention includes a wafer chuck having a conductive support surface, a probe that contacts a surface electrode of a semiconductor chip formed on a surface of a wafer, and the above-described continuity testing device.

本発明の第２の目的を達成するための除電装置は、半導体チップが複数形成されたウェハを保持するウェハチャックと、ウェハの表面に形成された半導体チップの表面電極に接触するプローブと、を備えるケルビン測定用プローバのウェハチャックに設けられたウェハの支持面であって、且つウェハの裏面に形成された半導体チップの裏面電極に接触する導電性の支持面に対して電気的に接続されるフォース線又はセンス線のいずれか一方と、フォース線又はセンス線のうち一方に接続される第１接続配線と、第１接続配線に接続された第１リレーと、第１リレーに接続され且つ接地された第１抵抗と、を備える。 A static eliminator for achieving the second object of the present invention includes a wafer chuck that holds a wafer on which a plurality of semiconductor chips are formed, and a probe that contacts the surface electrode of the semiconductor chip formed on the surface of the wafer. A wafer support surface provided on a wafer chuck of a Kelvin measurement prober, which is electrically connected to a conductive support surface that contacts a back electrode of a semiconductor chip formed on the back surface of the wafer. either one of the force line or the sense line, a first connection wiring connected to one of the force line or the sense line, a first relay connected to the first connection wiring, and a first relay connected to the first relay and grounded. and a first resistor.

この除電装置によれば、第１リレーをオフすることにより、支持面から第１抵抗を最短で分離することができるので、リーク電流を最小に抑えることができる。 According to this static eliminator, the first resistor can be separated from the support surface in the shortest possible time by turning off the first relay, so that leakage current can be suppressed to a minimum.

本発明の導通検査装置及びケルビン測定用プローバによれば、第１接続配線と第２接続配線により、ウェハチャックに設けられたフォース線及びセンス線を含む電流ループを形成することができ、この電流ループに電流が流れるか否かを判定することで、フォース線及びセンス線の導通の有無を判定することができる。また、本発明の除電装置は、リーク電流の発生を最小限に抑えられる。 According to the continuity testing device and Kelvin measurement prober of the present invention, the first connection wiring and the second connection wiring can form a current loop including the force line and the sense line provided on the wafer chuck, and this current By determining whether or not current flows through the loop, it is possible to determine whether or not the force line and the sense line are electrically connected. Furthermore, the static eliminator of the present invention can minimize the occurrence of leakage current.

図１は、ウェハテストシステムの概略図である。FIG. 1 is a schematic diagram of a wafer test system.図２は、テスタ本体、プローブ、及びウェハチャックにおける配線に関して説明する図である。FIG. 2 is a diagram illustrating wiring in the tester main body, probe, and wafer chuck.図３は、フォース線、センス線、及び追加回路を説明するための説明図である。FIG. 3 is an explanatory diagram for explaining force lines, sense lines, and additional circuits.図４は、比較例の除電回路の概略図である。FIG. 4 is a schematic diagram of a static elimination circuit of a comparative example.図５は、電流ループ及び電源を説明するための説明図である。FIG. 5 is an explanatory diagram for explaining a current loop and a power source.図６は、プローバの統括制御部の機能ブロック図である。FIG. 6 is a functional block diagram of the overall control section of the prober.図７は、追加回路によるウェハチャックの除電、チャックリード線の導通検査、及び各リレーの自己診断の処理の流れを示すフローチャートである。FIG. 7 is a flowchart showing the process flow of static electricity removal of the wafer chuck, continuity test of the chuck lead wire, and self-diagnosis of each relay by the additional circuit.

［ウェハテストシステムの構成］
図１は、ウェハテストシステム９の概略図である。以下、図中の上下方向であるＺ軸方向の上方及び上面を適宜「上方」及び「上面」といい、Ｚ軸方向の下方及び下面を適宜「下方」及び「下面」という。[Wafer test system configuration]
FIG. 1 is a schematic diagram of awafer test system 9. As shown in FIG. Hereinafter, the upper and upper surfaces in the Z-axis direction, which is the vertical direction in the figure, will be referred to as "upper" and "upper surface", and the lower and lower surfaces in the Z-axis direction will be referred to as "lower" and "lower surface", as appropriate.

ウェハテストシステム９は、ウェハＷに複数形成された半導体チップ（不図示）であって両面に電極（不図示）が形成されている複数の半導体チップの各々の電気的特性を検査する。このウェハテストシステム９は、プローバ１０とテスタ３０とを備える。特に、ウェハテストシステム９は、半導体チップとして、パワーデバイスが複数形成されたウェハＷを検査するための構成を備えたものである。したがって、プローバ１０は、後で説明するようにケルビン接続により接続されるフォース線及びセンス線を有するケルビン測定用プローバである（図２を参照）。 Thewafer test system 9 tests the electrical characteristics of each of a plurality of semiconductor chips (not shown) formed on a wafer W, each of which has electrodes (not shown) formed on both surfaces. Thiswafer test system 9 includes aprober 10 and atester 30. In particular, thewafer test system 9 has a configuration for testing a wafer W on which a plurality of power devices are formed as semiconductor chips. Therefore, theprober 10 is a Kelvin measurement prober having a force line and a sense line connected by a Kelvin connection as described later (see FIG. 2).

プローバ１０は、ウェハＷ上の個々の半導体チップ（不図示）の表面に形成された表面電極（不図示）にプローブ２５を接触させると共に、個々の半導体チップの裏面に形成さ
れた裏面電極（不図示）に後述のウェハチャック１６の導電性の支持面１６ａを接触させる。テスタ３０は、プローブ２５と支持面１６ａとに電気的に接続され、個々の半導体チップの電気的特性を検査する。Theprober 10 brings theprobe 25 into contact with a front surface electrode (not shown) formed on the surface of each semiconductor chip (not shown) on the wafer W, and also contacts a back surface electrode (not shown) formed on the back surface of each semiconductor chip. (illustrated) is brought into contact with aconductive support surface 16a of awafer chuck 16, which will be described later. Thetester 30 is electrically connected to theprobe 25 and thesupport surface 16a, and tests the electrical characteristics of each semiconductor chip.

プローバ１０は、基台１１と、ベース１２と、Ｙステージ１３と、Ｘステージ１４と、Ｚθステージ１５と、ウェハチャック１６と、プローブ位置検出カメラ１８と、プローブ高さ検出器２０と、高さ調整機構２１、２７と、ウェハアライメントカメラ１９と、ヘッドステージ２２と、カードホルダ２３と、プローブカード２４と、プローブ２５と、を備える。 Theprober 10 includes abase 11, abase 12, aY stage 13, anX stage 14, aZθ stage 15, awafer chuck 16, a probeposition detection camera 18, aprobe height detector 20, and a height It includesadjustment mechanisms 21 and 27, awafer alignment camera 19, ahead stage 22, acard holder 23, aprobe card 24, and aprobe 25.

基台１１の上面には、略平板状のベース１２が固定されている。なお、基台１１の代わりに脚部材を用いてもよいし、或いは基台１１を省略してもよい。 A substantiallyflat base 12 is fixed to the upper surface of thebase 11. Note that a leg member may be used instead of thebase 11, or the base 11 may be omitted.

ベース１２の上面には、不図示のＹ移動部を介して略平板状のＹステージ１３がＹ軸方向に移動自在に支持されている。Ｙ移動部は、ベース１２の上面に設けられ且つＹ軸に平行なガイドレールと、Ｙステージ１３の下面に設けられ且つガイドレールに係合するスライダと、Ｙステージ１３をＹ軸方向に移動させるモータ等の駆動機構と、を備える。このＹ移動部を駆動することにより、ベース１２上でＹステージ１３と、後述のＸステージ１４及びＺθステージ１５等とが一体的にＹ軸方向に移動される。 A substantiallyflat Y stage 13 is supported on the upper surface of thebase 12 via a Y moving section (not shown) so as to be movable in the Y-axis direction. The Y moving unit includes a guide rail provided on the upper surface of thebase 12 and parallel to the Y axis, a slider provided on the lower surface of theY stage 13 and engaged with the guide rail, and moves theY stage 13 in the Y axis direction. A drive mechanism such as a motor is provided. By driving this Y moving unit, theY stage 13, theX stage 14, theZθ stage 15, etc., which will be described later, are integrally moved in the Y axis direction on thebase 12.

Ｙステージ１３の上面には、不図示のＸ移動部を介して略平板状のＸステージ１４がＸ軸方向に移動自在に支持されている。Ｘ移動部は、Ｙステージ１３の上面に設けられ且つＸ軸に平行なガイドレールと、Ｘステージ１４の下面に設けられ且つガイドレールに係合するスライダと、Ｘステージ１４をＸ軸方向に移動させるモータ等の駆動機構と、を備える。このＸ移動部を駆動することにより、Ｙステージ１３上でＸステージ１４及び後述のＺθステージ１５等が一体的にＸ軸方向に移動される。 A substantiallyflat X stage 14 is supported on the upper surface of theY stage 13 via an X moving section (not shown) so as to be movable in the X-axis direction. The X moving unit includes a guide rail provided on the top surface of theY stage 13 and parallel to the X axis, a slider provided on the bottom surface of theX stage 14 and engaged with the guide rail, and moves theX stage 14 in the X axis direction. and a drive mechanism such as a motor. By driving this X moving section, theX stage 14, the Zθ stage 15 (described later), etc. are integrally moved in the X-axis direction on theY stage 13.

Ｘステージ１４の上面には、Ｚθステージ１５及び高さ調整機構２１、２７が設けられている。Ｚθステージ１５の内部には、不図示のＺθ移動部が設けられている。また、Ｚθステージ１５の上面には、不図示のＺθ移動部を介して、ウェハチャック１６が保持されている。このＺθ移動部は、例えば、Ｚθステージ１５の上面をＺ軸方向に移動自在な昇降機構と、且つこの上面をＺ軸の軸周りに回転させる回転機構とを有する。このため、Ｚθ移動部は、Ｚθステージ１５の上面に保持されているウェハチャック１６をＺ軸方向に移動させると共に、Ｚ軸の軸周りに回転させる。 AZθ stage 15 andheight adjustment mechanisms 21 and 27 are provided on the upper surface of theX stage 14. Inside theZθ stage 15, a Zθ moving section (not shown) is provided. Further, awafer chuck 16 is held on the upper surface of theZθ stage 15 via a Zθ moving section (not shown). The Zθ moving unit includes, for example, an elevating mechanism that can move the upper surface of theZθ stage 15 in the Z-axis direction, and a rotation mechanism that rotates the upper surface around the Z-axis. Therefore, the Zθ moving unit moves thewafer chuck 16 held on the upper surface of theZθ stage 15 in the Z-axis direction and rotates it around the Z-axis.

ウェハチャック１６は、ウェハＷをその裏面側から保持する。このウェハチャック１６は、既述のＹステージ１３とＸステージ１４とＺθステージ１５とにより、ベース１２に対してＸＹＺ軸方向に移動自在に支持されている共に、Ｚ軸の軸周りに回転自在に支持されている。これにより、ウェハチャック１６に保持されているウェハＷと、後述のプローブ２５とを相対移動させることができる。 Thewafer chuck 16 holds the wafer W from its back side. Thewafer chuck 16 is supported by theY stage 13, theX stage 14, and theZθ stage 15, which have already been described, to be movable in the X, Y, and Z axes relative to thebase 12, and is also rotatable around the Z axis. Supported. Thereby, the wafer W held by thewafer chuck 16 and theprobe 25, which will be described later, can be moved relative to each other.

ウェハチャック１６の上面であるウェハＷの支持面１６ａは、例えばニッケルメッキ又は金メッキ等の各種金属メッキが施されており、導電性を有している。この支持面１６ａは、ウェハＷの各半導体チップの裏面電極（不図示）に接触する。そして、この支持面１６ａは、後述のチャックリード線（フォース線４０Ｆ及びセンス線４０Ｓ）（図２参照）を介してテスタ本体３１に接続されており、このテスタ本体３１の測定電極として作用する。これにより、ウェハＷの各半導体チップ（不図示）の検査時の各種測定条件に応じて、各半導体チップの裏面電極が、支持面１６ａを介してテスタ本体３１から電圧及び電流等が印加されたり、或いは接地されたりする。 Thesupport surface 16a of the wafer W, which is the upper surface of thewafer chuck 16, is plated with various metals such as nickel plating or gold plating, and has electrical conductivity. Thissupport surface 16a contacts the back electrode (not shown) of each semiconductor chip of the wafer W. Thesupport surface 16a is connected to thetester body 31 via chuck lead wires (forcewire 40F andsense wire 40S) (see FIG. 2), which will be described later, and acts as a measurement electrode for thetester body 31. As a result, voltage, current, etc. are applied to the back electrode of each semiconductor chip from the testermain body 31 via thesupport surface 16a, depending on various measurement conditions when testing each semiconductor chip (not shown) on the wafer W. , or grounded.

高さ調整機構２１は、後述のプローブ位置検出カメラ１８のＺ軸方向の昇降を行う。また、高さ調整機構２７は、後述のプローブ高さ検出器２０のＺ軸方向の昇降を行う。高さ調整機構２１、２７は、公知の直線的な移動機構であればよく、例えばリニアガイド機構及びボールネジ機構等が用いられる。 Theheight adjustment mechanism 21 raises and lowers the probeposition detection camera 18, which will be described later, in the Z-axis direction. Further, theheight adjustment mechanism 27 raises and lowers theprobe height detector 20, which will be described later, in the Z-axis direction. Theheight adjustment mechanisms 21 and 27 may be any known linear movement mechanism, such as a linear guide mechanism or a ball screw mechanism.

ヘッドステージ２２は、例えばプローバ１０の不図示の筐体の天板を構成しており、不図示の支柱等によってウェハチャック１６（ウェハＷ）の上方に支持されている。ヘッドステージ２２は、略環状に形成されており、その中央部にはプローブカード２４を保持する略環状のカードホルダ２３が設けられている。すなわち、ヘッドステージ２２は、カードホルダ２３を介してプローブカード２４を保持する。 Thehead stage 22 constitutes, for example, a top plate of a housing (not shown) of theprober 10, and is supported above the wafer chuck 16 (wafer W) by a support (not shown) or the like. Thehead stage 22 is formed in a substantially annular shape, and a substantiallyannular card holder 23 that holds aprobe card 24 is provided at the center thereof. That is, thehead stage 22 holds theprobe card 24 via thecard holder 23.

プローブカード２４は複数のプローブ２５を有している。これらプローブ２５は、検査対象のウェハＷの不図示の各半導体チップの表面電極の配置パターンに対応するパターンでプローブカード２４に配置されている。 Theprobe card 24 has a plurality ofprobes 25. Theseprobes 25 are arranged on theprobe card 24 in a pattern corresponding to the arrangement pattern of surface electrodes of each semiconductor chip (not shown) of the wafer W to be inspected.

プローブ位置検出カメラ１８は、高さ調整機構２１に取り付けられている。プローブ位置検出カメラ１８は、例えば針合せ顕微鏡を備えたカメラであり、プローブカード２４のプローブ２５を下方から撮影する。このプローブ位置検出カメラ１８にて撮影されたプローブ２５の画像に基づき、プローブ２５の位置を検出することができる。具体的には、プローブ２５の先端位置のＸＹ座標がプローブ位置検出カメラ１８の位置座標から検出され、プローブ２５の先端位置のＺ座標がプローブ位置検出カメラ１８の焦点位置から検出される。 The probeposition detection camera 18 is attached to theheight adjustment mechanism 21. The probeposition detection camera 18 is, for example, a camera equipped with a needle alignment microscope, and photographs theprobes 25 of theprobe card 24 from below. Based on the image of theprobe 25 taken by the probeposition detection camera 18, the position of theprobe 25 can be detected. Specifically, the XY coordinates of the tip position of theprobe 25 are detected from the position coordinates of the probeposition detection camera 18, and the Z coordinates of the tip position of theprobe 25 are detected from the focal position of the probeposition detection camera 18.

ウェハアライメントカメラ１９は、ベース１２上に設けられた不図示の支柱によって支持されており、ウェハチャック１６に保持されているウェハＷの半導体チップ（不図示）を上方から撮影する。このウェハアライメントカメラ１９にて撮影された半導体チップの画像に基づき、半導体チップの電極の位置を検出することができる。これにより、ウェハアライメントカメラ１９で得られた情報とプローブ位置検出カメラ１８で得られたプローブ２５の先端の位置情報とに基づき、プローブ２５とウェハＷの半導体チップの電極とのＸＹ面内の二次元的な位置合わせ（アライメント）を行うことができる。 Thewafer alignment camera 19 is supported by a support (not shown) provided on thebase 12 and photographs a semiconductor chip (not shown) of the wafer W held by thewafer chuck 16 from above. Based on the image of the semiconductor chip taken by thiswafer alignment camera 19, the positions of the electrodes of the semiconductor chip can be detected. Thereby, based on the information obtained by thewafer alignment camera 19 and the position information of the tip of theprobe 25 obtained by the probeposition detection camera 18, the distance between theprobe 25 and the electrode of the semiconductor chip of the wafer W in the XY plane is determined. Dimensional alignment can be performed.

プローブ高さ検出器２０は、Ｘステージ１４上の既述の高さ調整機構２７に取り付けられている。このプローブ高さ検出器２０は、プローブ位置検出カメラ１８の高さの基準となる基準面からのプローブ２５の先端の高さを検出する。プローブ高さ検出器２０は、接触式の検出器であり、物理的にプローブ２５の先端に接触することにより、プローブ２５の先端の高さを検出する。ここで、基準面とはプローバ１０の全般において高さの基準となる面であり、任意（例えばＸステージ１４の上面）に設定されるものである。 Theprobe height detector 20 is attached to the previously describedheight adjustment mechanism 27 on theX stage 14. Theprobe height detector 20 detects the height of the tip of theprobe 25 from a reference plane that serves as a reference for the height of the probeposition detection camera 18. Theprobe height detector 20 is a contact type detector, and detects the height of the tip of theprobe 25 by physically touching the tip of theprobe 25. Here, the reference plane is a plane that serves as a height reference for theentire prober 10, and is set arbitrarily (eg, the top surface of the X stage 14).

既述の高さ調整機構２１は、プローブ２５の先端の高さの検出結果に基づいて、プローブ位置検出カメラ１８をプローブ２５の先端からワーキングディスタンスだけ離れた高さに調整する。これにより、プローブ位置検出カメラ１８を上昇させ過ぎて、プローブ位置検出カメラ１８がプローブ２５の先端に衝突することが防止される。 Theheight adjustment mechanism 21 described above adjusts the probeposition detection camera 18 to a height that is a working distance away from the tip of theprobe 25 based on the detection result of the height of the tip of theprobe 25. This prevents the probeposition detection camera 18 from being raised too high and colliding with the tip of theprobe 25.

テスタ３０は、テスタ本体３１を有し、テスタ本体３１は、フォース線３３Ｆ及びセンス線３３Ｓによりプローブカード２４に設置されたプローブ２５に接続する（図２参照）。プローブカード２４には、各プローブ２５に接続される端子が設けられている。 Thetester 30 has a testermain body 31, and the testermain body 31 is connected to theprobe 25 installed on theprobe card 24 through aforce line 33F and asense line 33S (see FIG. 2). Theprobe card 24 is provided with terminals connected to eachprobe 25.

テスタ本体３１は、フォース線３３Ｆ、センス線３３Ｓ、プローブカード２４、及びプローブ２５等を介して不図示の半導体チップの表面電極に電気的に接続され、且つフォース線３５Ｆ、４０Ｆ、センス線３５Ｓ、４０Ｓ、フォースコネクタ６８Ｆ、センスコネク
タ６８Ｓ、及び支持面１６ａ等を介して不図示の半導体チップの裏面電極に電気的に接続される。そして、テスタ本体３１は、半導体チップに電流又は電圧等を印加することにより、半導体チップの電気的特性を検査する。The testermain body 31 is electrically connected to a surface electrode of a semiconductor chip (not shown) via aforce line 33F, asense line 33S, aprobe card 24, aprobe 25, etc., and includesforce lines 35F, 40F, asense line 35S, 40S,force connector 68F,sense connector 68S,support surface 16a, and the like, it is electrically connected to a back electrode of a semiconductor chip (not shown). The testermain body 31 then tests the electrical characteristics of the semiconductor chip by applying current, voltage, or the like to the semiconductor chip.

［ケルビン接続］
図２は、テスタ本体３１、プローブ２５、及びウェハチャック１６における配線に関して説明する図である。[Kelvin connection]
FIG. 2 is a diagram illustrating wiring in the testermain body 31, theprobe 25, and thewafer chuck 16.

ウェハチャック１６上にウェハＷが載置され、ウェハＷに対向するようにプローブカード２４がヘッドステージ２２（図２では不図示）及びカードホルダ２３（図２では不図示）により設置される。プローブカード２４は、半導体チップの表面電極に同時に接触可能な一対のプローブ２５Ａ、２５Ｂを有する。なお、以下の説明ではプローブ２５をプローブ２５Ａ、２５Ｂとして説明する。 A wafer W is placed on thewafer chuck 16, and aprobe card 24 is installed by a head stage 22 (not shown in FIG. 2) and a card holder 23 (not shown in FIG. 2) so as to face the wafer W. Theprobe card 24 has a pair ofprobes 25A and 25B that can simultaneously contact the surface electrodes of the semiconductor chip. In addition, in the following description, theprobe 25 will be explained asprobes 25A and 25B.

プローブ２５Ａはフォース線３３Ｆに、プローブ２５Ｂはセンス線３３Ｓに接続されている。フォース線３３Ｆは、プローブ２５Ａとテスタ本体３１とを接続し、センス線３３Ｓは、プローブ２５Ｂとテスタ本体３１とを接続する。また、テスタ本体３１の内部では、フォース線３３Ｆは、電流源３１Ｂに接続されており、センス線３３Ｓは、電圧計３１Ａに接続されている。また、フォース線３５Ｆは、電流源３１Ｂとフォースコネクタ６８Ｆとを接続し、センス線３５Ｓは、電圧計３１Ａとセンスコネクタ６８Ｓとを接続する。また、フォース線４０Ｆは、フォースコネクタ６８Ｆとウェハチャック１６に接続され、センス線４０Ｓは、センスコネクタ６８Ｓとウェハチャック１６に接続されている。ウェハチャック１６の一端（図２の右端）にフォース線４０Ｆが接続され、他端（図２の左端）にセンス線４０Ｓが接続される。Probe 25A is connected to forceline 33F, and probe 25B is connected to senseline 33S. Theforce line 33F connects theprobe 25A and the testermain body 31, and thesense line 33S connects theprobe 25B and the testermain body 31. Further, inside the testermain body 31, theforce line 33F is connected to thecurrent source 31B, and thesense line 33S is connected to thevoltmeter 31A. Further, theforce line 35F connects thecurrent source 31B and theforce connector 68F, and thesense line 35S connects thevoltmeter 31A and thesense connector 68S. Further, theforce line 40F is connected to theforce connector 68F and thewafer chuck 16, and thesense line 40S is connected to thesense connector 68S and thewafer chuck 16. Aforce line 40F is connected to one end (the right end in FIG. 2) of thewafer chuck 16, and asense line 40S is connected to the other end (the left end in FIG. 2).

このように、テスタ本体３１、プローブ２５Ａ、２５Ｂ、及びウェハチャック１６は、フォース線３３Ｆ、３５Ｆ、４０Ｆ及びセンス線３３Ｓ、３５Ｓ、４０Ｓを介してケルビン接続されている。 In this way, the testermain body 31, theprobes 25A, 25B, and thewafer chuck 16 are connected in Kelvin via theforce lines 33F, 35F, 40F and thesense lines 33S, 35S, 40S.

［チャックリード線及び追加回路］
図３は、フォース線４０Ｆ、センス線４０Ｓ、及び追加回路５２を説明するための説明図である。[Chuck lead wire and additional circuit]
FIG. 3 is an explanatory diagram for explaining theforce line 40F, thesense line 40S, and theadditional circuit 52.

フォース線４０Ｆ及びセンス線４０Ｓは、チャックリード線を構成する。したがって、ウェハチャック１６には、２本のチャックリード線が電気的に接続されていることになる。フォース線４０Ｆは、支持面１６ａに電気的に接続される一端４０Ｆａと、一端４０Ｆａとは反対側の他端４０Ｆｂであって且つフォースコネクタ６８Ｆに電気的に接続される他端４０Ｆｂと、を有する。また、センス線４０Ｓは、支持面１６ａに電気的に接続される一端４０Ｓａと、一端４０Ｓａとは反対側の他端４０Ｓｂであって且つセンスコネクタ６８Ｓに電気的に接続される他端４０Ｓｂと、を有する。なお、フォース線４０Ｆ及びセンス線４０Ｓの種類は特に限定はされない。また、本実施形態では、フォース線４０Ｆ及びセンス線４０Ｓの双方の一部がケーブルベア（登録商標）７８内に収納されている。 Theforce line 40F and thesense line 40S constitute a chuck lead wire. Therefore, two chuck lead wires are electrically connected to thewafer chuck 16. Theforce line 40F has one end 40Fa electrically connected to thesupport surface 16a, and the other end 40Fb opposite to the one end 40Fa and electrically connected to theforce connector 68F. . Further, thesense line 40S has one end 40Sa electrically connected to thesupport surface 16a, and the other end 40Sb opposite to the one end 40Sa and electrically connected to thesense connector 68S. has. Note that the types of theforce line 40F and thesense line 40S are not particularly limited. Further, in this embodiment, a portion of both theforce wire 40F and thesense wire 40S are housed within the cable carrier (registered trademark) 78.

追加回路５２は、全体が本発明の導通検査装置として機能し且つその一部が本発明の除電装置として機能するものである。追加回路５２は、フォース線４０Ｆ及びセンス線４０Ｓの導通検査（断線検査）を行うと共に、ウェハチャック１６の除電（ディスチャージ）を行う。 Theadditional circuit 52 functions as a continuity testing device of the present invention in its entirety, and a portion thereof functions as a static eliminator of the present invention. Theadditional circuit 52 performs a continuity test (disconnection test) on theforce line 40F and thesense line 40S, and also performs discharging of thewafer chuck 16.

追加回路５２は、フォースコネクタ６８Ｆ、センスコネクタ６８Ｓ、第１接続配線６４、第２接続配線６６、除電回路５０（第１リレー４６及び第１抵抗４８）、第２リレー５
４、第２抵抗５６、電源５８、及び検出回路６０を備える。追加回路５２は、フォースコネクタ６８Ｆ及びセンスコネクタ６８Ｓにおいて、フォース線４０Ｆとセンス線４０Ｓに電気的に接続される。具体的には、フォースコネクタ６８Ｆにおいて、フォース線４０Ｆと第１接続配線６４が電気的に接続される。また、センスコネクタ６８Ｓにおいて、センス線４０Ｓと第２接続配線６６が電気的に接続される。Theadditional circuit 52 includes aforce connector 68F, asense connector 68S, afirst connection wiring 64, asecond connection wiring 66, a static elimination circuit 50 (first relay 46 and first resistor 48), and a second relay 5.
4, asecond resistor 56, apower source 58, and adetection circuit 60. Theadditional circuit 52 is electrically connected to theforce line 40F and thesense line 40S at aforce connector 68F and asense connector 68S. Specifically, in theforce connector 68F, theforce line 40F and thefirst connection wiring 64 are electrically connected. Further, in thesense connector 68S, thesense line 40S and thesecond connection wiring 66 are electrically connected.

第１接続配線６４のフォースコネクタ６８Ｆに接続する一端とは反対側の他端には、除電回路５０を構成する第１リレー４６が電気的に接続されている。これにより、フォース線４０Ｆ、及びフォースコネクタ６８Ｆを介して、支持面１６ａとテスタ３０とが電気的に接続され、且つ支持面１６ａ、第１接続配線６４、及び除電回路５０（第１リレー４６）が電気的に接続される。 Thefirst relay 46 configuring thestatic elimination circuit 50 is electrically connected to the other end of thefirst connection wiring 64 opposite to the one end connected to theforce connector 68F. Thereby, thesupport surface 16a and thetester 30 are electrically connected via theforce wire 40F and theforce connector 68F, and thesupport surface 16a, thefirst connection wiring 64, and the static elimination circuit 50 (first relay 46) are electrically connected.

除電回路５０は、本発明の除電装置に相当するものである。除電回路５０は、フォース線４０Ｆに、フォースコネクタ６８Ｆ及び第１接続配線６４を介して電気的に接続された第１リレー４６と、第１リレー４６に接続され且つ接地された第１抵抗４８と、を備える。ウェハチャック１６には、既述の通り、電荷（静電気）が帯電し、その結果、ウェハチャック１６上のウェハＷにも電荷が帯電する。このため、除電回路５０は、ウェハチャック１６に帯電した電荷（静電気）を除電する。 The static eliminatingcircuit 50 corresponds to the static eliminating device of the present invention. Thestatic elimination circuit 50 includes afirst relay 46 electrically connected to theforce line 40F via aforce connector 68F and afirst connection wiring 64, and afirst resistor 48 connected to thefirst relay 46 and grounded. , is provided. As described above, thewafer chuck 16 is charged with electric charge (static electricity), and as a result, the wafer W on thewafer chuck 16 is also charged with electric charge. Therefore, thestatic elimination circuit 50 eliminates the charge (static electricity) charged on thewafer chuck 16.

第１リレー４６は、第１接続配線６４、フォース線４０Ｆ、及び支持面１６ａ（以下、支持面１６ａ等と略す）と、第１抵抗４８との双方の間において、双方を電気的に接続するクローズ状態（接続状態）と、双方の電気的な接続を解除したオープン状態（非接続状態）とに切替可能である。なお、第１リレー４６の種類については特に限定はされない。また、本明細書では第１リレー４６を、クローズ状態に切り替えることを「オン」と定義し、逆にオープン状態に切り替えることを「オフ」と定義する。そして、第１リレー４６のオンオフの切り替えは、後述の統括制御部６２により制御される。 Thefirst relay 46 electrically connects thefirst connection wiring 64, theforce line 40F, and thesupport surface 16a (hereinafter abbreviated assupport surface 16a, etc.) and thefirst resistor 48. It is possible to switch between a closed state (connected state) and an open state (non-connected state) in which both electrical connections are released. Note that the type offirst relay 46 is not particularly limited. Further, in this specification, switching thefirst relay 46 to the closed state is defined as "on", and conversely, switching to the open state is defined as "off". The on/off switching of thefirst relay 46 is controlled by ageneral control unit 62, which will be described later.

第１リレー４６は、ウェハチャック１６の除電時、及び後述のフォース線４０Ｆ及びセンス線４０Ｓの導通検査時にオンされ、支持面１６ａ等と第１抵抗４８とを電気的に接続する。また、第１リレー４６は、各半導体チップ（不図示）の電気的特性の検査時にはオフされ、支持面１６ａ等と第１抵抗４８との電気的な接続を解除する。 Thefirst relay 46 is turned on when static electricity is removed from thewafer chuck 16 and during continuity testing of theforce line 40F and thesense line 40S, which will be described later, and electrically connects thesupport surface 16a and the like to thefirst resistor 48. Further, thefirst relay 46 is turned off when testing the electrical characteristics of each semiconductor chip (not shown), and the electrical connection between thesupport surface 16a and the like and thefirst resistor 48 is released.

第１抵抗４８は、ウェハチャック１６の除電時において第１リレー４６がオンされた場合に、ウェハチャック１６に帯電した電荷（静電気）が接地側に向けて一気に流れることを防止する電流制限抵抗であり、高抵抗体が用いられる。これにより、ウェハチャック１６の除電時において、第１リレー４６がオンされると、第１抵抗４８を介して、ウェハチャック１６に帯電した電荷を接地側に徐々に放電することができ、その結果、ウェハチャック１６が除電される。 Thefirst resistor 48 is a current limiting resistor that prevents the charge (static electricity) charged on thewafer chuck 16 from flowing all at once toward the ground side when thefirst relay 46 is turned on during static electricity removal from thewafer chuck 16. Yes, high resistance material is used. As a result, when thefirst relay 46 is turned on when static electricity is removed from thewafer chuck 16, the electric charge charged on thewafer chuck 16 can be gradually discharged to the ground side via thefirst resistor 48, and as a result, , thewafer chuck 16 is neutralized.

次に、本実施形態の除電回路５０と比較例の除電回路２００（図４参照）と比較して、本実施形態の除電回路５０の作用効果についてより詳しく説明する。なお、本発明は以下の作用効果の説明に限定されるものではない。 Next, the effects of thestatic elimination circuit 50 of this embodiment will be described in more detail by comparing thestatic elimination circuit 50 of this embodiment with thestatic elimination circuit 200 of a comparative example (see FIG. 4). Note that the present invention is not limited to the explanation of the following effects.

図４は、比較例の除電回路２００の概略図である。なお、図４に示した比較例において、本実施形態と機能又は構成上同一のものについては、同一符号を付してその説明は省略する。図４に示すように、比較例の除電回路２００では、例えば特開２００３－２１８１７５号公報に開示されているように、フォースコネクタ６８Ｆに対して第１抵抗４８が先に電気的に接続され、且つこの第１抵抗４８に対して接地された第１リレー４６が接続されている。 FIG. 4 is a schematic diagram of astatic elimination circuit 200 of a comparative example. In addition, in the comparative example shown in FIG. 4, the same reference numerals are given to the same elements in terms of function or structure as in the present embodiment, and the explanation thereof will be omitted. As shown in FIG. 4, in thestatic elimination circuit 200 of the comparative example, thefirst resistor 48 is first electrically connected to theforce connector 68F, as disclosed in, for example, Japanese Patent Laid-Open No. 2003-218175, A groundedfirst relay 46 is connected to thefirst resistor 48.

このような比較例の除電回路２００においても、第１リレー４６をオンすることで、本実施形態の除電回路５０と同様に、第１抵抗４８を介して、ウェハチャック１６に帯電した電荷を接地側に徐々に放電することができる。 In thestatic eliminator circuit 200 of the comparative example as well, by turning on thefirst relay 46, the charges accumulated on thewafer chuck 16 are grounded via thefirst resistor 48, similarly to thestatic eliminator circuit 50 of the present embodiment. It can be discharged gradually to the side.

しかしながら、比較例の除電回路２００では、ウェハチャック１６と第１リレー４６との間に第１抵抗４８が配置されているので、第１リレー４６をオフに切り替えた場合でも、支持面１６ａ等と第１抵抗４８との接続が維持される。一方、第１抵抗４８は、高抵抗体であるため、第１リレー４６がオフされている状態ではリーク電流が発生する可能性がある。そして、第１抵抗４８からリーク電流が発生すると、このリーク電流が、ウェハＷの各半導体チップ（不図示）の検査時に裏面電極（不図示）から出力される信号に混入することで各半導体チップの検査に影響を及ぼしたり、或いは各半導体チップに悪影響を与えたりするおそれがある。したがって、各半導体チップの正確な検査を行うためには、ウェハチャック１６が高絶縁状態（外部からのリーク電流等の影響を受けない状態）であることが必要であり、ウェハチャック１６に余分な部品を接続することは好ましくない。 However, in thestatic elimination circuit 200 of the comparative example, since thefirst resistor 48 is disposed between thewafer chuck 16 and thefirst relay 46, even when thefirst relay 46 is turned off, thesupport surface 16a etc. The connection with thefirst resistor 48 is maintained. On the other hand, since thefirst resistor 48 is a high-resistance element, leakage current may occur when thefirst relay 46 is turned off. When a leakage current is generated from thefirst resistor 48, this leakage current is mixed into the signal output from the back electrode (not shown) during the inspection of each semiconductor chip (not shown) on the wafer W, so that each semiconductor chip There is a risk that the test may be affected or each semiconductor chip may be adversely affected. Therefore, in order to accurately inspect each semiconductor chip, it is necessary for thewafer chuck 16 to be in a highly insulating state (a state that is not affected by external leakage current, etc.), and thewafer chuck 16 must have an extra Connecting parts is undesirable.

このような比較例の除電回路２００に対して、本実施形態の除電回路５０では、図３に示したように、フォースコネクタ６８Ｆに対して第１リレー４６を先に電気的に接続し、この第１リレー４６に対して接地された第１抵抗４８を電気的に接続している。これにより、各半導体チップの検査時には第１リレー４６をオフすることにより、支持面１６ａ等から第１抵抗４８を最短で分離することができる。その結果、除電用に追加する除電回路５０によるリーク電流を最小に抑えることができる。 In contrast to thestatic elimination circuit 200 of the comparative example, in thestatic elimination circuit 50 of the present embodiment, as shown in FIG. 3, thefirst relay 46 is first electrically connected to theforce connector 68F, and then A groundedfirst resistor 48 is electrically connected to thefirst relay 46 . Thereby, by turning off thefirst relay 46 when testing each semiconductor chip, thefirst resistor 48 can be separated from thesupport surface 16a and the like in the shortest possible time. As a result, leakage current caused by thestatic elimination circuit 50 added for static elimination can be minimized.

図３に戻って、センス線４０Ｓは、一端４０Ｓａが支持面１６ａに電気的に接続されており、一端４０Ｓａと反対側の他端４０Ｓｂには、センスコネクタ６８Ｓが電気的に接続されている。これにより、センス線４０Ｓとフォース線４０Ｆとは、支持面１６ａを介して電気的に接続される。また、センス線４０Ｓは、センスコネクタ６８Ｓを介して、第２接続配線６６が電気的に接続される。 Returning to FIG. 3, thesense line 40S has one end 40Sa electrically connected to thesupport surface 16a, and the other end 40Sb opposite to the one end 40Sa electrically connected to thesense connector 68S. Thereby, thesense line 40S and theforce line 40F are electrically connected via thesupport surface 16a. Further, thesense line 40S is electrically connected to thesecond connection wiring 66 via thesense connector 68S.

第２接続配線６６のセンスコネクタ６８Ｓに接続する一端とは反対側の他端には、第２リレー５４が電気的に接続されている。これにより、センス線４０Ｓ、コネクタ４４Ｓ、及びセンスコネクタ６８Ｓを介して、支持面１６ａとテスタ３０とが電気的に接続され、且つ支持面１６ａ、第２接続配線６６、及び第２リレー５４が電気的に接続される。 Thesecond relay 54 is electrically connected to the other end of thesecond connection wiring 66 opposite to the one end connected to thesense connector 68S. As a result, thesupport surface 16a and thetester 30 are electrically connected via thesense wire 40S, the connector 44S, and thesense connector 68S, and thesupport surface 16a, thesecond connection wiring 66, and thesecond relay 54 are electrically connected. connected.

第２リレー５４は、電源５８と、第２抵抗５６と、第２接続配線６６と、センス線４０Ｓとの間において、電気的に接続するクローズ状態（接続状態）と、電気的な接続を解除したオープン状態（非接続状態）とに切替可能である。なお、第２リレー５４の種類についても特に限定はされない。また、本明細書では、第２リレー５４についても、クローズ状態に切り替えることを「オン」と定義し、逆にオープン状態に切り替えることを「オフ」と定義する。そして、この第２リレー５４のオンオフの切り替えは、第１リレー４６と同様に後述の統括制御部６２により制御される。 Thesecond relay 54 is in a closed state (connected state) in which it is electrically connected and in a state in which it is electrically disconnected between thepower supply 58, thesecond resistor 56, thesecond connection wiring 66, and thesense line 40S. It is possible to switch to an open state (non-connected state). Note that the type ofsecond relay 54 is not particularly limited either. Further, in this specification, switching to the closed state of thesecond relay 54 is defined as "on", and conversely, switching to the open state is defined as "off". The on/off switching of thesecond relay 54 is controlled by ageneral control unit 62, which will be described later, similarly to thefirst relay 46.

第２リレー５４は、フォース線４０Ｆ及びセンス線４０Ｓの導通検査時にオンされ、第２抵抗５６と、電源５８と、第２接続配線６６と、センス線４０Ｓとを電気的に接続する。また、第２リレー５４は、ウェハチャック１６の除電時及び各半導体チップ（不図示）の電気的特性の検査時にはオフされ、第２抵抗５６と、電源５８と、第２接続配線６６と、センス線４０Ｓとの電気的な接続を解除する。 Thesecond relay 54 is turned on during a continuity test of theforce line 40F and thesense line 40S, and electrically connects thesecond resistor 56, thepower source 58, thesecond connection wiring 66, and thesense line 40S. Further, thesecond relay 54 is turned off when static electricity is removed from thewafer chuck 16 and when inspecting the electrical characteristics of each semiconductor chip (not shown), and thesecond relay 54 is connected to thesecond resistor 56, thepower supply 58, thesecond connection wiring 66, and the sense The electrical connection with theline 40S is canceled.

第２抵抗５６は、第２リレー５４に電気的に接続されている。この第２抵抗５６は、第１抵抗４８と同様の電流制限抵抗であり、高抵抗体が用いられる。この第２抵抗５６の電圧（両端電圧、電位差）は、フォース線４０Ｆ及びセンス線４０Ｓの導通（断線）の有無
の判定に利用される。Thesecond resistor 56 is electrically connected to thesecond relay 54. Thissecond resistor 56 is a current limiting resistor similar to thefirst resistor 48, and is made of a high resistance material. The voltage (both-end voltage, potential difference) of thesecond resistor 56 is used to determine whether there is continuity (disconnection) between theforce line 40F and thesense line 40S.

図５は、電流ループＣＲ及び電源５８を説明するための説明図である。図３及び図５に示すように、電源５８は、第２抵抗５６に接続され且つ接地されている。なお、電源５８及び既述の第１抵抗４８は、所謂フレーム接地（例えばアース電極又は金属製の筐体に接続）されているので、電源５８と第１抵抗４８とは電気的に接続されている。このため、フォース線４０Ｆ、センス線４０Ｓ、第１リレー４６、第１抵抗４８、第１接続配線６４、第２接続配線６６、第２リレー５４、第２抵抗５６、及び電源５８は、電気的結合された電流ループＣＲを構成している。 FIG. 5 is an explanatory diagram for explaining the current loop CR and thepower supply 58. As shown in FIGS. 3 and 5, thepower source 58 is connected to thesecond resistor 56 and grounded. Note that thepower source 58 and thefirst resistor 48 described above are connected to the so-called frame ground (for example, connected to a ground electrode or a metal casing), so thepower source 58 and thefirst resistor 48 are not electrically connected. There is. Therefore, theforce line 40F, thesense line 40S, thefirst relay 46, thefirst resistor 48, thefirst connection wiring 64, thesecond connection wiring 66, thesecond relay 54, thesecond resistance 56, and thepower supply 58 are electrically It constitutes a coupled current loop CR.

電源５８は、後述のフォース線４０Ｆ及びセンス線４０Ｓの導通検査時、すなわち、第１リレー４６及び第２リレー５４の双方がオンされている状態で、電流ループＣＲに対して電流供給（電圧印加）を行う。これにより、フォース線４０Ｆ及びセンス線４０Ｓが導通している場合（断線していない場合）、すなわち電流ループＣＲが構成されている場合、この電流ループＣＲには電流Ｉｓ（微小電流）が流れる。 Thepower supply 58 supplies current (voltage application) to the current loop CR during a continuity test of aforce line 40F and asense line 40S, which will be described later, that is, when both thefirst relay 46 and thesecond relay 54 are turned on. )I do. As a result, when theforce line 40F and thesense line 40S are electrically connected (not disconnected), that is, when a current loop CR is formed, a current Is (microcurrent) flows through the current loop CR.

検出回路６０は、本発明の電圧検出部に相当するものであり、第２抵抗５６の電圧（両端電圧、電位差）を検出する電圧計である。第１リレー４６及び第２リレー５４の双方がオンされている状態でフォース線４０Ｆ及びセンス線４０Ｓが導通している場合、既述の電流ループＣＲに電流Ｉｓが流れる。この場合、電源５８により電流ループＣＲに印加される電圧Ｖ、第１抵抗４８の抵抗値をＲ１、及び第２抵抗５６の抵抗値をＲ２とすると、検出回路６０により検出される第２抵抗５６の検出電圧は「Ｖ×（Ｒ２／（Ｒ１＋Ｒ２））」となる。したがって、例えばＲ１＝Ｒ２である場合、第２抵抗５６の検出電圧は「Ｖ／２」となる。以下、説明の煩雑化を防止するため、「Ｒ１＝Ｒ２」として説明を行う。 Thedetection circuit 60 corresponds to the voltage detection section of the present invention, and is a voltmeter that detects the voltage (both-end voltage, potential difference) of thesecond resistor 56. When both thefirst relay 46 and thesecond relay 54 are turned on and theforce line 40F and thesense line 40S are conductive, a current Is flows through the current loop CR described above. In this case, if the voltage V applied to the current loop CR by thepower source 58, the resistance value of thefirst resistor 48 is R1, and the resistance value of thesecond resistor 56 is R2, then thesecond resistor 56 detected by thedetection circuit 60 The detected voltage is “V×(R2/(R1+R2))”. Therefore, for example, when R1=R2, the detected voltage of thesecond resistor 56 is "V/2". Hereinafter, in order to prevent the explanation from becoming complicated, the explanation will be made assuming that "R1=R2".

一方、第１リレー４６及び第２リレー５４の双方がオンされている状態であってもフォース線４０Ｆ及びセンス線４０Ｓのうち少なくとも一方が断線している場合には、電源５８による電流Ｉｓは電流ループＣＲを流れることはない。したがって、この場合に検出回路６０による検出電圧は「Ｖ」となる。 On the other hand, even if both thefirst relay 46 and thesecond relay 54 are turned on, if at least one of theforce wire 40F and thesense wire 40S is disconnected, the current Is from thepower source 58 is It does not flow through loop CR. Therefore, in this case, the voltage detected by thedetection circuit 60 is "V".

このように検出回路６０による検出電圧を参照することで、電流ループＣＲに電流Ｉｓが流れているか否か、すなわちフォース線４０Ｆ及びセンス線４０Ｓの導通の有無（断線の無し有り）を判定することができる。そして、検出回路６０は、第２抵抗５６の電圧検出結果を統括制御部６２へ出力する。 By referring to the voltage detected by thedetection circuit 60 in this way, it is possible to determine whether or not the current Is is flowing through the current loop CR, that is, whether or not theforce line 40F and thesense line 40S are electrically connected (whether there is a disconnection or not). I can do it. Thedetection circuit 60 then outputs the voltage detection result of thesecond resistor 56 to theoverall control section 62.

また逆に、フォース線４０Ｆ及びセンス線４０Ｓの導通が確認されている場合、検出回路６０による第２抵抗５６の電圧検出結果を、第１リレー４６及び第２リレー５４の自己診断に用いることができる。 Conversely, if continuity is confirmed between theforce line 40F and thesense line 40S, the voltage detection result of thesecond resistor 56 by thedetection circuit 60 can be used for self-diagnosis of thefirst relay 46 and thesecond relay 54. can.

例えば、第１リレー４６及び第２リレー５４の双方をオンさせた際に、検出回路６０による検出電圧が「Ｖ／２」となる場合は第１リレー４６及び第２リレー５４の双方が正常であると判定することができる。一方、第１リレー４６及び第２リレー５４の双方をオンさせた際に、検出回路６０による検出電圧が「Ｖ」となる場合は、第１リレー４６及び第２リレー５４の少なくとも一方が実際にはオンされていない、すなわち少なくとも一方が異常であると判定することができる。また、第１リレー４６及び第２リレー５４の少なくとも一方をオフさせた際に、検出回路６０による検出電圧が「Ｖ／２」となる場合は、第１リレー４６及び第２リレー５４の双方が実際にはオンされているため、第１リレー４６及び第２リレー５４の少なくとも一方が異常であると判定することができる。 For example, if the voltage detected by thedetection circuit 60 is "V/2" when both thefirst relay 46 and thesecond relay 54 are turned on, both thefirst relay 46 and thesecond relay 54 are normal. It can be determined that there is. On the other hand, if the voltage detected by thedetection circuit 60 is "V" when both thefirst relay 46 and thesecond relay 54 are turned on, at least one of thefirst relay 46 and thesecond relay 54 is actually turned on. is not turned on, that is, it can be determined that at least one of them is abnormal. Further, if the voltage detected by thedetection circuit 60 is "V/2" when at least one of thefirst relay 46 and thesecond relay 54 is turned off, both thefirst relay 46 and thesecond relay 54 are turned off. Since it is actually turned on, it can be determined that at least one of thefirst relay 46 and thesecond relay 54 is abnormal.

図６は、プローバ１０（ウェハテストシステム９でも可、以下同じ）の統括制御部６２
の機能ブロック図である。統括制御部６２は、例えばＣＰＵ（Central Processing Unit）或いはＦＰＧＡ（field-programmable gate array）含む各種の演算部と処理部とメモリ等により構成されており、プローバ１０の各部の動作を統括制御する。なお、図６では、統括制御部６２の複数の機能の中で、追加回路５２によるウェハチャック１６の除電、フォース線４０Ｆ及びセンス線４０Ｓの導通検査、及び各リレー４６、５４の自己診断に係る機能のみを図示し、ウェハＷの検査等のプローバ１０の他の制御に係る機能は公知技術であるので図示は省略する。FIG. 6 shows thegeneral control unit 62 of the prober 10 (or thewafer test system 9, the same applies hereinafter).
FIG. Theoverall control unit 62 is composed of various arithmetic units, processing units, memory, etc., including, for example, a CPU (Central Processing Unit) or an FPGA (field-programmable gate array), and controls the operation of each unit of theprober 10 in an integrated manner. In FIG. 6, among the plurality of functions of theoverall control unit 62, theadditional circuit 52 performs static electricity removal on thewafer chuck 16, conduction testing of theforce line 40F andsense line 40S, and self-diagnosis of eachrelay 46, 54. Only the functions are illustrated, and the functions related to other control of theprober 10 such as inspection of the wafer W are omitted because they are known techniques.

統括制御部６２には、各種の操作入力を受け付ける操作部７０、各種表示を行う表示部７２、既述の各リレー４６、５４、電源５８、及び検出回路６０の他、プローバ１０の各部が接続されている。そして、この統括制御部６２は、所定の制御プログラムを実行することで、追加回路制御部７６、判定部８０、及び自己診断部８２として機能する。 Thegeneral control unit 62 is connected to anoperation unit 70 that receives various operation inputs, adisplay unit 72 that displays various displays, theaforementioned relays 46 and 54, apower supply 58, adetection circuit 60, and other parts of theprober 10. has been done. Theoverall control section 62 functions as an additionalcircuit control section 76, adetermination section 80, and a self-diagnosis section 82 by executing a predetermined control program.

追加回路制御部７６は、追加回路５２によるウェハチャック１６の除電、フォース線４０Ｆ及びセンス線４０Ｓの導通検査、及び各リレー４６、５４の自己診断がそれぞれ開始される際に、各リレー４６、５４のオンオフと電源５８のオンオフとを制御する。すなわち、追加回路制御部７６は、本発明のリレー制御部として機能する。 The additionalcircuit control unit 76 controls eachrelay 46, 54 when theadditional circuit 52 starts neutralizing thewafer chuck 16, inspecting the continuity of theforce line 40F and thesense line 40S, and starting self-diagnosis of eachrelay 46, 54. and the on/off of thepower supply 58. That is, the additionalcircuit control section 76 functions as a relay control section of the present invention.

なお、追加回路５２による除電、導通検査、及び自己診断は、不図示の各半導体チップの検査を実行してない任意のタイミング、すなわちプローブ２５がウェハＷから離間しているタイミングで実行される。例えば、Ｚθステージ１５によりウェハチャック１６を下方側に退避させているタイミング、ウェハチャック１６へのウェハＷのロード又はアンロードのタイミング、及び半導体チップのインデックス送りのタイミング等が例として挙げられる。なお、除電、導通検査、及び自己診断を、操作部７０への開始操作に応じて開始させてもよい。 Note that static elimination, continuity testing, and self-diagnosis by theadditional circuit 52 are performed at any timing when each semiconductor chip (not shown) is not being tested, that is, at a timing when theprobe 25 is separated from the wafer W. Examples include the timing when thewafer chuck 16 is retracted downward by theZθ stage 15, the timing when the wafer W is loaded or unloaded onto thewafer chuck 16, and the timing when the semiconductor chip is indexed. Note that static elimination, continuity testing, and self-diagnosis may be started in response to a start operation on theoperation unit 70.

追加回路制御部７６は、除電を実行する任意のタイミングで或いは操作部７０への除電開始操作の入力を受けて、第１リレー４６のみをオンさせる。また、追加回路制御部７６は、導通検査を実行する任意のタイミングで或いは操作部７０への導通検査開始操作の入力を受けて、各リレー４６、５４の双方をオンさせると共に、電源５８をオンさせる。さらに、追加回路制御部７６は、自己診断を実行するタイミングで或いは操作部７０への自己診断開始操作の入力受けて、各リレー４６、５４を個別に１回以上オンオフさせると共に、電源５８をオンさせる。 The additionalcircuit control unit 76 turns on only thefirst relay 46 at an arbitrary timing to perform static elimination or upon receiving an input of a static elimination start operation to theoperation unit 70. Further, the additionalcircuit control unit 76 turns on both therelays 46 and 54 and turns on thepower supply 58 at any timing when performing a continuity test or upon receiving an input of a continuity test start operation to theoperation unit 70. let Further, the additionalcircuit control unit 76 turns eachrelay 46 and 54 on and off individually one or more times at the timing of executing a self-diagnosis or upon receiving an input of a self-diagnosis start operation to theoperation unit 70, and turns on thepower supply 58. let

判定部８０は、導通検査が開始された場合、すなわち第１リレー４６及び第２リレー５４の双方がオンされ且つ電源５８がオンされている場合、検出回路６０から入力される第２抵抗５６の電圧検出結果に基づき、電流ループＣＲに電流Ｉｓが流れているか否かを判定する。その結果、判定部８０は、フォース線４０Ｆ及びセンス線４０Ｓの導通の有無を判定することができる。既述の通り、判定部８０は、第２抵抗５６の電圧が「Ｖ／２」である場合には、電流ループＣＲに電流Ｉｓが流れていると判定すると共に、フォース線４０Ｆ及びセンス線４０Ｓが導通していると判定する。一方、判定部８０は、第２抵抗５６の電圧が「Ｖ」である場合には、電流ループＣＲに電流Ｉｓが流れてないと判定すると共に、フォース線４０Ｆ及びセンス線４０Ｓのうち少なくとも一方が断線していると判定する。 The determiningunit 80 determines whether thesecond resistor 56 input from thedetection circuit 60 Based on the voltage detection result, it is determined whether the current Is is flowing through the current loop CR. As a result, thedetermination unit 80 can determine whether theforce line 40F and thesense line 40S are electrically connected. As described above, when the voltage of thesecond resistor 56 is "V/2", thedetermination unit 80 determines that the current Is is flowing in the current loop CR, and also connects theforce line 40F and the sense line 40S. is determined to be conductive. On the other hand, when the voltage of thesecond resistor 56 is "V", thedetermination unit 80 determines that the current Is is not flowing through the current loop CR, and at least one of theforce line 40F and thesense line 40S is It is determined that the wire is disconnected.

そして、判定部８０は、フォース線４０Ｆ及びセンス線４０Ｓの導通の有無を表示部７２へ出力する。これにより、表示部７２にて、フォース線４０Ｆ及びセンス線４０Ｓの導通の有無（断線の有無）が表示される。なお、表示部７２には、画面表示（画像表示）を行うモニタの他に、音声表示（音声出力）を行うスピーカ等も含まれる。 Then, thedetermination section 80 outputs to thedisplay section 72 whether or not theforce line 40F and thesense line 40S are electrically connected. As a result, thedisplay unit 72 displays whether or not theforce line 40F and thesense line 40S are electrically connected (whether or not there is a disconnection). Note that thedisplay unit 72 includes, in addition to a monitor that displays a screen (image display), a speaker that displays audio (audio output) and the like.

自己診断部８２は、自己診断が実行されている場合、すなわち各リレー４６、５４がオンオフされ且つ電源５８がオンされている場合、検出回路６０から入力される第２抵抗５６の電圧検出結果に基づき、各リレー４６、５４の自己診断を行う。既述の通り、自己診断部８２は、例えば、各リレー４６、５４の双方をオンさせた際に、検出回路６０による検出電圧が「Ｖ／２」となる場合は各リレー４６、５４の双方が正常であると判定し、検出電圧が「Ｖ」となる場合は各リレー４６、５４の少なくとも一方が異常であると判定する。また、自己診断部８２は、各リレー４６、５４の少なくとも一方をオフさせた際に、検出回路６０による検出電圧が「Ｖ／２」となる場合は、各リレー４６、５４の少なくとも一方が異常であると判定する。 The self-diagnosis section 82 uses the voltage detection result of thesecond resistor 56 inputted from thedetection circuit 60 when the self-diagnosis is being executed, that is, when therelays 46 and 54 are turned on and off and thepower supply 58 is turned on. Based on this, self-diagnosis of eachrelay 46, 54 is performed. As described above, the self-diagnosis unit 82 detects that bothrelays 46 and 54 are turned on if the voltage detected by thedetection circuit 60 is "V/2" when both relays 46 and 54 are turned on. is determined to be normal, and if the detected voltage is "V", it is determined that at least one of therelays 46 and 54 is abnormal. Furthermore, if the voltage detected by thedetection circuit 60 is "V/2" when at least one of therelays 46 and 54 is turned off, the self-diagnosis unit 82 determines that at least one of therelays 46 and 54 is abnormal. It is determined that

そして、自己診断部８２は、各リレー４６、５４の自己診断結果を表示部７２へ出力する。これにより、表示部７２にて、各リレー４６、５４の自己診断結果が表示される。 Then, the self-diagnosis section 82 outputs the self-diagnosis results of eachrelay 46 and 54 to thedisplay section 72. As a result, the self-diagnosis results of eachrelay 46 and 54 are displayed on thedisplay section 72.

［本実施形態の追加回路の作用］
図７は、上記構成の追加回路５２によるウェハチャック１６の除電、フォース線４０Ｆ及びセンス線４０Ｓの導通検査、及び各リレー４６、５４の自己診断の処理の流れを示すフローチャートである。[Operation of additional circuit of this embodiment]
FIG. 7 is a flowchart illustrating the process of eliminating electricity from thewafer chuck 16, testing the continuity of theforce line 40F andsense line 40S, and self-diagnosing eachrelay 46, 54 by theadditional circuit 52 having the above configuration.

＜導通検査＞
図７に示すように、追加回路制御部７６は、導通検査を実行する任意のタイミングで或いは操作部７０への導通検査開始操作の入力を受けて（ステップＳ１でＹＥＳ）、各リレー４６、５４の双方をオンさせると共に（ステップＳ２）、電源５８をオンさせる（ステップＳ３）。一方、検出回路６０は、電源５８のオンに合わせて第２抵抗５６の電圧検出を開始し、第２抵抗５６の電圧検出結果を判定部８０へ出力する（ステップＳ４）。<Continuity test>
As shown in FIG. 7, the additionalcircuit control unit 76 controls eachrelay 46, 54 at an arbitrary timing to perform a continuity test or upon receiving an input of a continuity test start operation to the operation unit 70 (YES in step S1). (step S2), and thepower source 58 is turned on (step S3). On the other hand, thedetection circuit 60 starts detecting the voltage of thesecond resistor 56 when thepower supply 58 is turned on, and outputs the voltage detection result of thesecond resistor 56 to the determination unit 80 (step S4).

判定部８０は、第２抵抗５６の電圧が「Ｖ／２」である場合には、電流ループＣＲに電流Ｉｓが流れていると判定、すなわちフォース線４０Ｆ及びセンス線４０Ｓが導通していると判定する（ステップＳ５）。一方、判定部８０は、第２抵抗５６の電圧が「Ｖ」である場合には、電流ループＣＲに電流Ｉｓが流れていないと判定、すなわちフォース線４０Ｆ及びセンス線４０Ｓのうち少なくとも一方が断線していると判定する（ステップＳ５）。そして、判定部８０は、判定結果を表示部７２に出力する。これにより、表示部７２にて、フォース線４０Ｆ及びセンス線４０Ｓの導通の有無の判定結果が表示される（ステップＳ６）。 When the voltage of thesecond resistor 56 is "V/2", thedetermination unit 80 determines that the current Is is flowing through the current loop CR, that is, theforce line 40F and thesense line 40S are conductive. Determination is made (step S5). On the other hand, when the voltage of thesecond resistor 56 is "V", thedetermination unit 80 determines that the current Is is not flowing through the current loop CR, that is, at least one of theforce line 40F and thesense line 40S is disconnected. (Step S5). Thedetermination unit 80 then outputs the determination result to thedisplay unit 72. As a result, thedisplay unit 72 displays the determination result as to whether theforce line 40F and thesense line 40S are electrically connected (step S6).

＜除電＞
追加回路制御部７６は、除電を実行する任意のタイミングで或いは操作部７０への除電開始操作の入力を受けて（ステップＳ１でＮＯ、ステップＳ７でＹＥＳ）、第１リレー４６をオンさせる（ステップＳ８）。これにより、第１抵抗４８を介して、ウェハチャック１６に帯電した電荷が接地側に放電されるため、ウェハチャック１６が除電される。<Static electricity removal>
The additionalcircuit control unit 76 turns on thefirst relay 46 at an arbitrary timing to perform static elimination or upon receiving an input of a static elimination start operation to the operation unit 70 (NO in step S1, YES in step S7). S8). As a result, the charge on thewafer chuck 16 is discharged to the ground side via thefirst resistor 48, so that thewafer chuck 16 is neutralized.

＜自己診断＞
追加回路制御部７６は、各リレー４６、５４の自己診断を実行する任意のタイミングで或いは操作部７０への自己診断開始操作の入力を受けて（ステップＳ１及びステップＳ７の双方でＮＯ）、電源５８をオンさせる（ステップＳ９）。また、この電源５８のオンに合わせて、検出回路６０が、第２抵抗５６の電圧検出を開始し、その電圧検出結果を自己診断部８２へ出力する（ステップＳ１０）。<Self-diagnosis>
The additionalcircuit control unit 76 turns on the power supply at any timing when executing the self-diagnosis of eachrelay 46, 54, or upon receiving an input of a self-diagnosis start operation to the operation unit 70 (NO in both step S1 and step S7). 58 is turned on (step S9). Further, when thepower supply 58 is turned on, thedetection circuit 60 starts detecting the voltage of thesecond resistor 56, and outputs the voltage detection result to the self-diagnosis section 82 (step S10).

次いで、追加回路制御部７６は、各リレー４６、５４を個別に１回以上オンオフさせる（ステップＳ１１）。そして、自己診断部８２は、各リレー４６、５４のオンオフが実行されている間、検出回路６０から入力される第２抵抗５６の電圧検出結果に基づき、既述
の通り、各リレー４６、５４の自己診断を行い、その診断結果を表示部７２に出力する（ステップＳ１２）。これにより、表示部７２にて、各リレー４６、５４の自己診断結果が表示される（ステップＳ１３）。Next, the additionalcircuit control unit 76 individually turns on and off eachrelay 46, 54 one or more times (step S11). Then, while eachrelay 46, 54 is being turned on/off, the self-diagnosis unit 82 detects the voltage of eachrelay 46, 54 based on the voltage detection result of thesecond resistor 56 inputted from thedetection circuit 60. A self-diagnosis is performed and the diagnosis result is output to the display section 72 (step S12). Thereby, the self-diagnosis results of eachrelay 46, 54 are displayed on the display unit 72 (step S13).

［本実施形態の効果］
以上のように本実施形態の追加回路５２によれば、２本のチャックリード線（フォース線４０Ｆ及びセンス線４０Ｓ）と、追加回路５２とにより電流ループＣＲを形成し、この電流ループＣＲに電流Ｉｓが流れるか否か、すなわち検出回路６０による第２抵抗５６の電圧検出結果が「Ｖ／２」になるかを検出するだけで、フォース線４０Ｆ及びセンス線４０Ｓの導通の有無を判定することができる。[Effects of this embodiment]
As described above, according to theadditional circuit 52 of this embodiment, a current loop CR is formed by the two chuck lead wires (forcewire 40F andsense wire 40S) and theadditional circuit 52, and a current flows through this current loop CR. To determine whether or not theforce line 40F and thesense line 40S are electrically connected by simply detecting whether or not Is flows, that is, whether the voltage detection result of thesecond resistor 56 by thedetection circuit 60 is "V/2". I can do it.

また、特許文献２（特開２０１９－１７６０８０号公報）に記載された導通検査装置では、追加配線を設けて１本のチャックリード線の導通の有無を検査しているのに対して、本実施形態では、フォース線４０Ｆ及びセンス線４０Ｓの各々に、第１接続配線６４及び第２接続配線６６を介して追加回路５２を電気に接続し、フォース線４０Ｆ及びセンス線４０Ｓの２本のチャックリード線の導通の有無を判定することができる。 In addition, in the continuity testing device described in Patent Document 2 (Japanese Patent Application Laid-open No. 2019-176080), additional wiring is provided to test the presence or absence of continuity of one chuck lead wire, whereas this method In this embodiment, theadditional circuit 52 is electrically connected to each of theforce line 40F and thesense line 40S via thefirst connection wiring 64 and thesecond connection wiring 66, and the two chuck leads of theforce line 40F and thesense line 40S are connected to each other. It is possible to determine whether there is continuity in the line.

また、本実施形態の除電回路５０では、フォースコネクタ６８Ｆに対して第１リレー４６を先に電気的に接続し、この第１リレー４６に対して接地された第１抵抗４８を電気的に接続しているので、各半導体チップの検査時には第１リレー４６をオフすることにより、チャックリード線（例えばフォース線４０Ｆ）から第１抵抗４８を最短で分離することができる。その結果、除電回路５０に起因するリーク電流を最小に抑えることができるので、リーク電流が、ウェハＷの各半導体チップ（不図示）の検査に影響を及ぼしたり、或いは各半導体チップに悪影響を与えたりすることが防止される。 Furthermore, in thestatic elimination circuit 50 of this embodiment, thefirst relay 46 is first electrically connected to theforce connector 68F, and the groundedfirst resistor 48 is electrically connected to thefirst relay 46. Therefore, by turning off thefirst relay 46 when testing each semiconductor chip, thefirst resistor 48 can be separated from the chuck lead wire (for example, theforce wire 40F) in the shortest possible time. As a result, the leakage current caused by thestatic elimination circuit 50 can be suppressed to a minimum, so that the leakage current does not affect the inspection of each semiconductor chip (not shown) on the wafer W or adversely affect each semiconductor chip. This prevents

［その他］
上記実施形態では、第１接続配線６４にフォース線４０Ｆが電気的に接続され、第２接続配線６６にセンス線４０Ｓが電気的に接続されているが、本発明はこれに限定されない。例えば、第１接続配線６４にセンス線４０Ｓが電気的に接続され、第２接続配線６６にフォース線４０Ｆが電気的に接続されても、上述したように、フォース線４０Ｆ及びセンス線４０Ｓの導通検査を行うことができる。[others]
In the embodiment described above, theforce line 40F is electrically connected to thefirst connection wiring 64, and thesense line 40S is electrically connected to thesecond connection wiring 66, but the present invention is not limited thereto. For example, even if thesense line 40S is electrically connected to thefirst connection wiring 64 and theforce line 40F is electrically connected to thesecond connection wiring 66, theforce line 40F and thesense line 40S are not electrically connected as described above. Tests can be carried out.

上記実施形態では、第２接続配線６６に対して、第２リレー５４、第２抵抗５６、及び電源５８の順番で接続されているが、第２リレー５４のオンオフに応じて電流ループＣＲへの電流Ｉｓの供給をオンオフ可能であれば、その順番は特に限定はされない。また、上記実施形態では、除電回路５０によるリーク電流を最小に抑えるために、第１接続配線６４に対して第１リレー４６及び第１抵抗４８の順番で接続しているが、リーク電流を考慮する必要が無い場合には第１接続配線６４に対して第１抵抗４８及び第１リレー４６の順番で接続してもよい。 In the above embodiment, thesecond relay 54 , thesecond resistor 56 , and thepower source 58 are connected to thesecond connection wiring 66 in this order, but depending on whether thesecond relay 54 is turned on or off, the current loop CR is connected to thesecond connection wiring 66 . As long as the supply of the current Is can be turned on and off, the order is not particularly limited. Further, in the above embodiment, in order to minimize the leakage current caused by thestatic elimination circuit 50, thefirst relay 46 and thefirst resistor 48 are connected to thefirst connection wiring 64 in this order, but the leakage current is taken into consideration. If there is no need to do so, thefirst resistor 48 and thefirst relay 46 may be connected to thefirst connection wiring 64 in this order.

上記実施形態では、第１抵抗４８及び第２抵抗５６としてそれぞれ単体の抵抗を例に挙げて説明したが、第１抵抗４８及び第２抵抗５６が複数の抵抗（抵抗と等価な電子部品、或いは抵抗以外の電子部品を含む）で構成されていてもよい。 In the above embodiment, each of thefirst resistor 48 and thesecond resistor 56 is a single resistor. (including electronic components other than resistors).

上記実施形態では、検出回路６０により第２抵抗５６の電圧を検出しているが、検出回路６０により第１抵抗４８の電圧を検出し、この電圧検出結果に基づき判定部８０による判定と自己診断部８２による診断とを行ってもよい。 In the embodiment described above, the voltage of thesecond resistor 56 is detected by thedetection circuit 60, but the voltage of thefirst resistor 48 is detected by thedetection circuit 60, and thedetermination unit 80 makes a determination and self-diagnosis based on this voltage detection result. Diagnosis by theunit 82 may also be performed.

上記実施形態では、電源５８が第２接続配線側に接続されているが、電源５８が除電回路５０に接続されていてもよい。また、ウェハチャック１６の除電のみを目的とする場合
、フォースコネクタ６８Ｆに除電回路５０のみが接続されていてもよい。In the embodiment described above, thepower source 58 is connected to the second connection wiring side, but thepower source 58 may be connected to thestatic elimination circuit 50. Further, when the purpose is only to eliminate static electricity from thewafer chuck 16, only thestatic elimination circuit 50 may be connected to theforce connector 68F.

以上で本発明の例に関して説明してきたが、本発明は上述した実施の形態に限定されず、本発明の趣旨を逸脱しない範囲で種々の変形が可能であることは言うまでもない。 Although examples of the present invention have been described above, it goes without saying that the present invention is not limited to the embodiments described above, and that various modifications can be made without departing from the spirit of the present invention.

９…ウェハテストシステム
１０…プローバ
１６…ウェハチャック
１６ａ…支持面
３０…テスタ
４０Ｆ…フォース線
４０Ｓ…センス線
４６…第１リレー
４８…第１抵抗
５０…除電回路
５４…第２リレー
５６…第２抵抗
５８…電源
６０…検出回路
６２…統括制御部
８０…判定部
８２…自己診断部9...Wafer test system 10...Prober 16...Wafer chuck 16a...Support surface 30...Tester 40F...Force line 40S...Sense line 46...First relay 48...First resistor 50...Static elimination circuit 54...Second relay 56...Second Resistor 58...Power supply 60...Detection circuit 62...General control section 80...Judgment section 82...Self-diagnosis section

Claims (7)

Translated fromJapanese

ケルビン測定用プローバで測定するウェハを保持する支持面を有するウェハチャックと、
前記ウェハの表面に形成された半導体チップの表面電極に接触するプローブと、
前記ウェハの裏面に形成された前記半導体チップの裏面電極に接触するフォース線及びセンス線と、
前記フォース線又は前記センス線のいずれか一方に接続される第１接続配線と、
前記フォース線又は前記センス線のいずれか他方に接続される第２接続配線と、
前記第１接続配線の側に設けられた第１リレー及び第１抵抗と、
前記第２接続配線の側に設けられた電源と、
備え、
前記第１接続配線と前記第２接続配線との間を、前記第１リレー、前記第１抵抗、及び前記電源を介して電気的結合して電流ループを形成し、
前記電流ループに電流が流れるか否かの判定を行う判定部を備える、
導通検査装置。a wafer chuck having a support surface for holding a wafer to be measured with a Kelvin measurement prober;
a probe that contacts a surface electrode of a semiconductor chip formed on the surface of the wafer;
a force line and a sense line that contact a backside electrode of the semiconductor chip formed on the backside of the wafer;
a first connection wiring connected to either the force line or the sense line;
a second connection wiring connected to the other of the force line or the sense line;
a first relay and a first resistor provided on the first connection wiring side;
a power source provided on the side of the second connection wiring;
Prepare,
electrically coupling the first connection wiring and the second connection wiring via the first relay, the first resistor, and the power source to form a current loop;
comprising a determination unit that determines whether or not a current flows in the current loop;
Continuity testing device. 前記電流ループに含まれ、前記第２接続配線の側に設けられた第２リレー及び第２抵抗と、
前記第２抵抗の電圧を検出する電圧検出部と、を備え、
前記判定部が、前記電圧検出部の検出結果に基づき、前記判定を行う請求項１に記載の導通検査装置。a second relay and a second resistor included in the current loop and provided on the second connection wiring side;
a voltage detection unit that detects the voltage of the second resistor,
The continuity testing device according to claim 1, wherein the determination section makes the determination based on the detection result of the voltage detection section. 前記第１リレー及び前記第２リレーの双方のクローズ状態とオープン状態との切り替えを個別に行うリレー制御部を備え、
前記判定部が、前記リレー制御部により前記第１リレー及び前記第２リレーの双方が前記クローズ状態に切り替えられた状態での前記電圧検出部の前記検出結果に基づき、前記判定を行う請求項２に記載の導通検査装置。comprising a relay control unit that individually switches both the first relay and the second relay between a closed state and an open state,
2. The determination unit makes the determination based on the detection result of the voltage detection unit in a state where both the first relay and the second relay are switched to the closed state by the relay control unit. Continuity testing device described in . 前記第１リレー及び前記第１抵抗は、前記第１接続配線の前記フォース線又は前記センス線のいずれか一方が接続される一端とは反対側の他端と接地との間に、前記第１リレー、前記第１抵抗の順で接続される請求項１から３のいずれか１項に記載の導通検査装置。 The first relay and the first resistor are arranged between the ground and the other end of the first connection wiring opposite to one end to which either the force line or the sense line is connected. The continuity testing device according to any one of claims 1 to 3, wherein the relay and the first resistor are connected in this order. 前記支持面に接続された前記フォース線の一端とは反対側の他端が接続する、前記半導体チップの電気的特性を検査するテスタのフォースコネクタに、前記第１接続配線又は前記第２接続配線のうち一方が接続され、
前記支持面に接続された前記センス線の一端とは反対側の他端が接続する、前記テスタのセンスコネクタに、前記第１接続配線又は前記第２接続配線のうち他方が接続される請求項１から４のいずれか１項に記載の導通検査装置。The first connection wiring or the second connection wiring is connected to a force connector of a tester for testing the electrical characteristics of the semiconductor chip, to which the other end opposite to one end of the force wire connected to the support surface is connected. one of them is connected,
The other of the first connection wiring and the second connection wiring is connected to a sense connector of the tester, to which the other end opposite to one end of the sense wire connected to the support surface is connected. 5. The continuity testing device according to any one of 1 to 4. 半導体チップが複数形成されたウェハを保持するウェハチャックであって、且つ前記ウェハの裏面に形成された前記半導体チップの裏面電極に接触する導電性の支持面を有するウェハチャックと、
前記ウェハの表面に形成された前記半導体チップの表面電極に接触するプローブと、
請求項１から５のいずれか１項に記載の導通検査装置と、
を備えるケルビン測定用プローバ。A wafer chuck that holds a wafer on which a plurality of semiconductor chips are formed, the wafer chuck having a conductive support surface that contacts a back electrode of the semiconductor chip formed on the back surface of the wafer;
a probe that contacts a surface electrode of the semiconductor chip formed on the surface of the wafer;
A continuity testing device according to any one of claims 1 to 5,
A prober for Kelvin measurements. 半導体チップが複数形成されたウェハを保持するウェハチャックと、前記ウェハの表面に形成された前記半導体チップの表面電極に接触するプローブと、を備えるケルビン測定用プローバの前記ウェハチャックに設けられた前記ウェハの支持面であって、且つ前記ウ
ェハの裏面に形成された前記半導体チップの裏面電極に接触する導電性の支持面に対して電気的に接続されるフォース線又はセンス線のいずれか一方と、
前記フォース線又は前記センス線のうち一方に接続される第１接続配線と、
前記第１接続配線に接続された第１リレーと、
前記第１リレーに接続され且つ接地された第１抵抗と、
を備える除電装置。A Kelvin measurement prober includes a wafer chuck that holds a wafer on which a plurality of semiconductor chips are formed, and a probe that contacts a surface electrode of the semiconductor chip formed on the surface of the wafer. Either a force line or a sense line electrically connected to a conductive support surface that is a support surface of the wafer and contacts a back electrode of the semiconductor chip formed on the back surface of the wafer. ,
a first connection wiring connected to one of the force line or the sense line;
a first relay connected to the first connection wiring;
a first resistor connected to the first relay and grounded;
A static eliminator equipped with:

Images