本発明は、NANDフラッシュメモリを搭載したメモリモジュールの制御方法に関する。特にキャッシュを持つNANDフラッシュコントローラの電源瞬断時のキャッシュデータフラッシュ動作に関する。 The present invention relates to a method for controlling a memory module equipped with a NAND flash memory. In particular, the present invention relates to a cache data flush operation at the time of power interruption of a NAND flash controller having a cache.
NAND型フラッシュメモリをシステムの不揮発メモリとして使用する装置において、NANDフラッシュメモリ内のメモリブロックの書き換えを効率的に処理するNANDコントローラを搭載して使用するものがある。NANDフラッシュメモリのデータ書き換えは、ブロックごとに消去して消去済みのブロックに対して書き込むことで実現される。また、NANDフラッシュのデータ書き換え回数は、HDD等と異なり、数万回程度で寿命となるため、特定ブロックのみを集中的に書き換えていくと、やがて書き換え不能となる。 Some apparatuses that use NAND flash memory as nonvolatile memory of a system include a NAND controller that efficiently processes rewriting of memory blocks in the NAND flash memory. Data rewriting of the NAND flash memory is realized by erasing each block and writing to the erased block. In addition, the number of times of data rewriting of NAND flash differs from that of HDD and the like, and the life is about tens of thousands of times. Therefore, if only a specific block is rewritten intensively, it will eventually become impossible to rewrite.
従って、NANDフラッシュメモリを活用する上では、ブロック毎の書き換え回数の管理と、書き換え不能となったブロックや製造ばらつきによる不良ブロックの管理をすることが必要になる。これらの管理をシステムに代わって、NANDコントローラと呼ばれる専用のコントローラで行う構成が広く知られている。 Therefore, in utilizing the NAND flash memory, it is necessary to manage the number of rewrites for each block and to manage blocks that have become unrewritable and defective blocks due to manufacturing variations. A configuration in which such management is performed by a dedicated controller called a NAND controller instead of the system is widely known.
NANDコントローラはNANDフラッシュメモリのアクセススピードが比較的遅いことから応答性の速い揮発性メモリをキャッシュメモリとして使用することが多い。この場合、電源瞬断が発生した場合にキャッシュのデータがNANDフラッシュメモリに書き込まれていないと再起動後にシステム側とデータの整合が取れなくなるという問題があった。 Since the NAND controller has a relatively slow access speed to the NAND flash memory, a responsive volatile memory is often used as a cache memory. In this case, there is a problem that if the data in the cache is not written in the NAND flash memory when a power interruption occurs, the data cannot be matched with the system side after the restart.
電源瞬断を検出してキャッシュのデータをNANDフラッシュメモリに退避させる方法として、退避制御用の電源部を持ち該電源部への交流電源遮断時に、キャッシュデータの退避制御を行う技術が提案されている（特許文献１参照）。 As a method to detect cache interruption and save cache data to NAND flash memory, a technology has been proposed that has a power supply unit for evacuation control and performs cache data save control when AC power to the power supply unit is cut off. (See Patent Document 1).
特許文献１では、キャッシュからNANDフラッシュへのデータ退避を、交流電源の遮断を検出することで開始し、退避動作に必要な電力を電源部に内蔵された２次側の大容量コンデンサから供給させて退避動作を完了させている。 In Patent Document 1, data saving from the cache to the NAND flash is started by detecting the interruption of the AC power supply, and power necessary for the saving operation is supplied from a secondary large-capacitance capacitor built in the power supply unit. The evacuation operation is completed.
しかしながら、特許文献１は、１次側の交流電源停止を検出するため、２次側の電源状態と必ずしも整合が取れない。例えば、瞬間的な交流電源停止が発生した際、システムの動作状態が正常でも、NANDフラッシュメモリモジュールではキャッシュデータ退避動作が発生しシステムからのライトリードアクセスができなくなる。 However, since Patent Document 1 detects the stop of the AC power supply on the primary side, it is not always consistent with the power supply state on the secondary side. For example, when an instantaneous AC power supply stop occurs, even if the system operating state is normal, the NAND flash memory module performs a cache data saving operation and cannot perform write / read access from the system.
同一の交流電源経路に多数の装置を接続して使用している環境では、しばしば各機器の負荷変動の影響で瞬間的な交流停止が発生することがある。このような電源環境では前述したシステムからのライトリードアクセスができない状態が頻発しシステム全体の動作が不安定になる。 In an environment where a large number of devices are connected to the same AC power supply path, an instantaneous AC stop often occurs due to the load fluctuation of each device. In such a power supply environment, the above-described state in which write / read access from the system cannot be performed frequently occurs, and the operation of the entire system becomes unstable.
よって、本発明が解決しようとする課題は、システムとNANDフラッシュメモリモジュールの状態整合を保ちながら電源瞬断時にはキャッシュデータをNANDフラッシュメモリに確実に退避させることである。 Therefore, the problem to be solved by the present invention is to reliably save the cache data in the NAND flash memory at the time of power interruption while maintaining the state matching between the system and the NAND flash memory module.
本発明の構成は、
不揮発性のNANDフラッシュメモリと、揮発性のキャッシュメモリと、該キャッシュメモリと前記フラッシュメモリへのリードライトアクセスを制御するNANDコントローラを搭載したメモリモジュールで、
該モジュールの入力電源がシステム側電源であり、該入力電源を監視する電源監視部を持ち、該入力電源から前記NANDコントローラで使用する電源電圧よりも高い電圧を生成する昇圧部を持ち、該昇圧された電源からの電力を用いて前記メモリモジュールのモジュール電源とし、該モジュール電源に電荷保持部を持ち、該モジュール電源を降圧して前記NANDコントローラと前記キャッシュメモリと前記フラッシュメモリに電力を供給する降圧部を持ち、前記モジュール電源と前記入力電源を分離または接続することが可能なスイッチ部を持ち、
前記電源監視部は前記入力電源の電圧が所定電圧以上か未満かを検出でき、所定電圧未満の場合低電圧を示し、所定電圧以上の場合高電圧を示す通知信号を前記NANDコントローラに出力し、該通知信号をさらにスイッチ部にも出力する。
前記NANDコントローラは、該通知信号が所定電圧以上を示すとき、通常動作を行い、所定電圧未満を示すとき、前記キャッシュメモリのデータを前記NANDフラッシュメモリに退避させる。
前記スイッチ部は、該通知信号が所定電圧以上を示すとき、前記モジュール電源と前記入力電源の接続を行い、所定電圧未満を示すとき、前記モジュール電源と前記入力電源の分離を行う。The configuration of the present invention is as follows:
Non-volatile NAND flash memory, volatile cache memory, and a memory module equipped with a NAND controller that controls read / write access to the cache memory and the flash memory,
The input power of the module is a system-side power supply, has a power supply monitoring unit that monitors the input power supply, has a boosting unit that generates a voltage higher than the power supply voltage used in the NAND controller from the input power supply, and The power from the power supply is used as the module power supply of the memory module, the module power supply has a charge holding unit, and the module power supply is stepped down to supply power to the NAND controller, the cache memory, and the flash memory. Having a step-down unit, having a switch unit capable of separating or connecting the module power source and the input power source,
The power supply monitoring unit can detect whether the voltage of the input power supply is equal to or higher than a predetermined voltage, indicates a low voltage when the voltage is lower than a predetermined voltage, and outputs a notification signal indicating a high voltage when the voltage is higher than a predetermined voltage to the NAND controller, The notification signal is further output to the switch unit.
The NAND controller performs a normal operation when the notification signal indicates a predetermined voltage or higher, and saves the data in the cache memory to the NAND flash memory when the notification signal indicates less than the predetermined voltage.
The switch unit connects the module power source and the input power source when the notification signal indicates a predetermined voltage or higher, and separates the module power source and the input power source when the notification signal indicates less than a predetermined voltage.
本発明によれば、システムとメモリモジュール間の状態不整合による不安定動作を発生させずに、電源瞬断時のキャッシュデータ退避動作を行うことができる。 According to the present invention, it is possible to perform a cache data saving operation at the time of instantaneous power interruption without causing an unstable operation due to a state mismatch between the system and the memory module.
以下、本発明の実施例におけるキャッシュデータ退避動作について図面を用いて説明する。 The cache data saving operation in the embodiment of the present invention will be described below with reference to the drawings.
図１は、本発明の実施例におけるメモリモジュールとシステムの構成を示すブロック図である。 FIG. 1 is a block diagram showing the configuration of a memory module and system in an embodiment of the present invention.
１は、本発明のメモリモジュールを搭載したシステム機器である。システム機器は、メモリモジュールを制御するシステム部を持つ構成であれば、ＰＣやその周辺機器、複合機、さらには、携帯端末などの様々な機器で構成できる。ここでは複合機とする。 Reference numeral 1 denotes system equipment equipped with the memory module of the present invention. As long as the system device has a system unit that controls the memory module, the system device can be composed of various devices such as a PC, its peripheral devices, a multifunction peripheral, and a portable terminal. Here, it is assumed to be a multifunction machine.
２は、システム部であり、システム機器である複合機を統括的に制御するメイン制御部として動作するものである。 Reference numeral 2 denotes a system unit, which operates as a main control unit that comprehensively controls a multifunction peripheral that is a system device.
３は、メモリモジュールであり、システム部２と通信I/F４で通信ができ、システム部２の動作電源５を入力電源として動作する。 Reference numeral 3 denotes a memory module, which can communicate with the system unit 2 through the communication I / F 4 and operates using the operation power supply 5 of the system unit 2 as an input power supply.
４は、システム部２とメモリモジュール３との間で様々な通信を行うためのI/Fで、システムからの要求により、メモリモジュールとの初期化通信や通常動作通信ができる。
５は、システム部２の動作電源であり、メモリモジュール３の入力電源にもなっている。Reference numeral 4 denotes an I / F for performing various communications between the system unit 2 and the memory module 3, and can perform initialization communication and normal operation communication with the memory module in response to a request from the system.
Reference numeral 5 denotes an operating power source for the system unit 2 and also serves as an input power source for the memory module 3.
３１は、メモリモジュール３のコントローラ部であり、通信I/F４から入力されるアクセスに応じて、不揮発記憶部３２とキャッシュ３３へのライトリードアクセスを制御する。動作電源は降圧部４０の出力電源４１を用い、電源監視部３４から出力される通知信号３９に応じて、キャッシュ３３のデータを不揮発記憶部３２に格納する退避動作を行う。通知信号３９に応じた動作とは、通知信号３９が入力電源５の電圧が所定電圧以上を示すとき通常動作を行い、所定電圧未満を示すとき、キャッシュ３３のデータを不揮発記憶部３２に格納する退避動作を行うものである。さらに、不揮発記憶部３２の物理アドレスと通信I/F４から入力される論理アドレスの対応管理や、不揮発記憶部３２のブロックごとの書き換え回数の管理や、キャッシュ３３に格納したデータの不揮発記憶部３２への移動なども行う。 Reference numeral 31 denotes a controller unit of the memory module 3 that controls write / read access to the nonvolatile storage unit 32 and the cache 33 in accordance with an access input from the communication I / F 4. The operation power supply uses the output power supply 41 of the step-down unit 40 and performs a save operation to store the data in the cache 33 in the nonvolatile storage unit 32 in accordance with the notification signal 39 output from the power supply monitoring unit 34. The operation corresponding to the notification signal 39 is a normal operation when the voltage of the input power supply 5 indicates a predetermined voltage or higher, and when the notification signal 39 indicates a voltage lower than the predetermined voltage, the data of the cache 33 is stored in the nonvolatile storage unit 32. The evacuation operation is performed. Further, the correspondence management between the physical address of the nonvolatile storage unit 32 and the logical address input from the communication I / F 4, the management of the number of rewrites for each block of the nonvolatile storage unit 32, and the nonvolatile storage unit 32 of the data stored in the cache 33. Also move to.
３２は、不揮発記憶部であり、電源供給が止まってもデータを保持することが可能なメモリで、ここではNANDフラッシュメモリとする。コントローラ３１の制御により消去、書き込み、読み出し等のアクセスに応答する。 Reference numeral 32 denotes a non-volatile storage unit which is a memory capable of holding data even when power supply is stopped, and is a NAND flash memory here. Under the control of the controller 31, it responds to accesses such as erasing, writing, and reading.
３３は、キャッシュメモリであり、電源供給が止まるとデータを消失するが応答速度が不揮発記憶部３２より高速なメモリであり、ここではＳＲＡＭとする。コントローラ３１の制御により、書き込み、読み出し等のアクセスに応答する。 Reference numeral 33 denotes a cache memory, which is a memory whose data is lost when the power supply is stopped but whose response speed is faster than that of the nonvolatile storage unit 32, and is an SRAM here. Under the control of the controller 31, it responds to accesses such as writing and reading.
３４は、電源監視部であり、メモリモジュール３への入力電源である動作電源５の電圧を監視し、所定電圧以上か未満かを示す通知信号３９を出力することができる。 Reference numeral 34 denotes a power supply monitoring unit, which can monitor the voltage of the operating power supply 5 that is an input power supply to the memory module 3 and can output a notification signal 39 indicating whether it is equal to or higher than a predetermined voltage.
３５は、昇圧部であり、メモリモジュール３への入力電源である動作電源５からコントローラ３１で使用する電圧よりも高い電圧に昇圧した電力をメモリモジュール３内に供給することができる。ここでは、動作電源５が３．３Ｖで、コントローラ３１で使用する電圧が３．３Ｖと１．２Ｖとし、昇圧した電圧を５Ｖとする。 Reference numeral 35 denotes a boosting unit, which can supply power boosted to a voltage higher than the voltage used by the controller 31 from the operating power supply 5 that is an input power supply to the memory module 3 into the memory module 3. Here, it is assumed that the operating power supply 5 is 3.3V, the voltages used in the controller 31 are 3.3V and 1.2V, and the boosted voltage is 5V.
３６は、昇圧部３５で昇圧された昇圧電源部であり、ＳＷ３８、電荷保持部３７、降圧部４０に接続されている。 Reference numeral 36 denotes a boost power source unit boosted by the boost unit 35, and is connected to the SW 38, the charge holding unit 37, and the step-down unit 40.
３７は、電荷保持部であり、動作電源５から電力が供給されているときに昇圧部３５とＳＷ３８を経由した昇圧電源部３６の電荷を蓄電し、昇圧電源部３６の電圧が低下した場合には放電することができる。コントローラ３１がキャッシュ３３のデータを不揮発記憶部３２に格納する退避動作を行う間、降圧部４０に必要な電荷を放電するものであり、２次電池で構成しても良いしコンデンサで構成しても良い。ここではコンデンサとする。 Reference numeral 37 denotes a charge holding unit that stores the electric charge of the boosting power supply unit 36 via the boosting unit 35 and the SW 38 when power is supplied from the operation power supply 5 and the voltage of the boosting power supply unit 36 decreases. Can be discharged. While the controller 31 performs the save operation of storing the data of the cache 33 in the nonvolatile storage unit 32, the charge necessary for the step-down unit 40 is discharged. The controller 31 may be configured with a secondary battery or a capacitor. Also good. Here, it is a capacitor.
３８は、ＳＷ部であり、昇圧部３５の出力を昇圧電源部３６に接続または切断することができる。電源監視部３４の出力する通知信号３９が入力電源５の電圧が所定電圧以上を示すとき接続し、所定電圧未満を示すとき切断する。 Reference numeral 38 denotes an SW unit, which can connect or disconnect the output of the booster 35 to the boost power supply 36. The notification signal 39 output from the power supply monitoring unit 34 is connected when the voltage of the input power supply 5 indicates a predetermined voltage or higher, and is disconnected when the voltage indicates less than the predetermined voltage.
３９は、電源監視部３４が出力する通知信号である。 Reference numeral 39 denotes a notification signal output from the power supply monitoring unit 34.
４０は、降圧部であり、昇圧電源部３６の電力をもとにコントローラ３１で使用する電圧である３．３Ｖと１．２Ｖを生成降圧電源部４１として出力する。 Reference numeral 40 denotes a step-down unit that outputs 3.3 V and 1.2 V, which are voltages used in the controller 31, as the generated step-down power supply unit 41 based on the electric power of the step-up power supply unit 36.
４１は、降圧部４０で生成された降圧電源部である。 Reference numeral 41 denotes a step-down power supply unit generated by the step-down unit 40.
図２は、動作電源のオンから瞬断が発生し、通常電圧に復帰し電源をＯＦＦするまでのシステム部２とメモリモジュール３の状態とコントローラ３１のキャッシュ３３のデータを不揮発記憶部３２に退避させる退避動作までのタイミングチャートである。 FIG. 2 shows that the state of the system unit 2 and the memory module 3 and the data in the cache 33 of the controller 31 are saved in the nonvolatile storage unit 32 until a momentary interruption occurs after the operation power supply is turned on and the power supply is turned off. It is a timing chart until the evacuation operation to be performed.
時刻t0からt7の動作を元に、本実施例により電源瞬断時のシステム部２とメモリモジュール３の状態不整合が防止できることを説明する。 Based on the operation from the time t0 to the time t7, it will be described that this embodiment can prevent the state mismatch between the system unit 2 and the memory module 3 at the time of instantaneous power interruption.
システム機器１は電源を投入されると時刻t0にて、システム部２をオフ状態からリセット状態にし、メモリモジュール３もリセット状態にする。 When the system device 1 is turned on, the system unit 2 is changed from the OFF state to the reset state at time t0, and the memory module 3 is also reset.
時刻t1までに動作電源５は所定電圧を超え、リセット電圧も超え、動作可能な電圧まで上昇する。動作可能な電圧は前述の通り３．３Ｖである。メモリモジュール３の昇圧電源部３６の電圧もこの期間に上昇し動作中の電圧として５Ｖに到達する。さらに、降圧電源部４１も同様に動作可能な電圧である３．３Ｖと１．２Ｖに到達する。 By time t1, the operating power supply 5 exceeds a predetermined voltage, exceeds the reset voltage, and rises to an operable voltage. The operable voltage is 3.3V as described above. The voltage of the boost power supply unit 36 of the memory module 3 also rises during this period and reaches 5V as an operating voltage. Further, the step-down power supply unit 41 reaches 3.3V and 1.2V, which are voltages that can be similarly operated.
時刻t1では、システム２とメモリモジュール３の両方ともリセットが解除され、初期化を開始する。初期化はシステム部２がメモリモジュール３に通信I/F４を経由して初期化コマンドを送信してメモリモジュール３が応答するものである。 At time t1, the reset of both the system 2 and the memory module 3 is released, and initialization is started. In the initialization, the system unit 2 transmits an initialization command to the memory module 3 via the communication I / F 4 and the memory module 3 responds.
時刻t2では、システム部２とメモリモジュール３の初期化が終了し、システム部２とメモリモジュール３の両方が動作中になる。 At time t2, initialization of the system unit 2 and the memory module 3 is completed, and both the system unit 2 and the memory module 3 are in operation.
時刻t3では、動作電源５に瞬断が発生し、電圧の低下が始まる。 At time t3, a momentary interruption occurs in the operating power supply 5, and the voltage starts to drop.
時刻t4では、システム部２のリセット電圧まで低下する。システム部２はリセットを検知して状態をリセット状態とする。メモリモジュール３は所定電圧まで動作可能なためリセット状態にはならず動作中を維持する。 At time t4, the voltage drops to the reset voltage of the system unit 2. The system unit 2 detects the reset and sets the state to the reset state. Since the memory module 3 can operate up to a predetermined voltage, the memory module 3 is not in a reset state and is maintained in operation.
時刻t4からt5の間に動作電源５の瞬断状態が解除され、動作電源５が上昇する。最も電圧が低下した時点でも所定電圧より高いため、メモリモジュール３は動作中を維持する。 During the time t4 to t5, the instantaneous power interruption state of the operating power supply 5 is released, and the operating power supply 5 rises. Since the voltage is higher than the predetermined voltage even when the voltage drops the most, the memory module 3 remains in operation.
時刻t5では、動作電源５がリセット電圧を超え、システム部２はリセット解除を開始する。 At time t5, the operating power supply 5 exceeds the reset voltage, and the system unit 2 starts reset release.
時刻t6までの間で動作電源５は動作可能な電圧まで上昇し、時刻t6でシステム部２がリセット解除され初期化を行う。時刻t1と同様に、システム部２がメモリモジュール３に通信I/F４を経由して初期化コマンドを送信してメモリモジュール３が応答し、初期化が行われる。 Until time t6, the operating power supply 5 rises to an operable voltage, and at time t6, the system unit 2 is released from reset and initialized. Similar to the time t1, the system unit 2 transmits an initialization command to the memory module 3 via the communication I / F 4, the memory module 3 responds, and initialization is performed.
時刻t7では、時刻t2と同様に初期化処理が終了し、システム部２とメモリモジュール３の両方とも動作中状態になる。 At time t7, the initialization process is completed similarly to time t2, and both the system unit 2 and the memory module 3 are in an operating state.
以上のように、本実施例では、メモリモジュール３が監視する電源とシステム部２の動作電源が同一であることから、状態不整合を防止することができた。 As described above, in this embodiment, since the power source monitored by the memory module 3 and the operating power source of the system unit 2 are the same, it is possible to prevent the state mismatch.
次に、メモリモジュール３のキャッシュ退避動作を時刻t8からt11の動作で説明する。 Next, the cache saving operation of the memory module 3 will be described from the time t8 to t11.
時刻t8では、動作電源５が電源オフに移行し始めている。 At time t8, the operating power supply 5 starts to turn off.
この電源オフはユーザーが意図した正常な電源オフでも良いし、停電や電源コンセントをいきなり抜くような異常な電源オフでもかまわない。本実施例では正常の異常のどちらの電源オフでもキャッシュ退避が確実に行われる。 This power-off may be a normal power-off intended by the user, or an abnormal power-off such as a power outage or sudden disconnection of a power outlet. In this embodiment, the cache is surely saved regardless of whether the power supply is normal or abnormal.
時刻t9では、動作電源５の電圧がシステム部２のリセット電圧を下回り、システム部２がリセット状態に移行する。 At time t9, the voltage of the operating power supply 5 falls below the reset voltage of the system unit 2, and the system unit 2 shifts to the reset state.
時刻t10では、動作電源５の電圧が所定電圧を下回る。メモリモジュール３の電源監視部３４は、所定電圧未満を検出し、通知信号３９を所定電圧未満を示す‘Low’に切り替えて出力する。コントローラ３１は通知信号３９の‘Low’を認識するとキャッシュ退避動作を開始する。SW部３８は通知信号３９の‘Low’を認識すると昇圧部３５の出力と昇圧電源部３６を切断する。電荷保持部３７は昇圧部３５からの給電が停止したことにより昇圧電源部３６に保持していた電荷を放電する。コントローラ３１は電荷保持部３７が放電する電荷による降圧電源部４１から給電持続を受け、キャッシュ３３のデータを不揮発記憶部３２に格納する。 At time t10, the voltage of the operating power supply 5 falls below a predetermined voltage. The power supply monitoring unit 34 of the memory module 3 detects less than a predetermined voltage, switches the notification signal 39 to ‘Low’ indicating less than the predetermined voltage, and outputs it. When the controller 31 recognizes “Low” in the notification signal 39, the controller 31 starts the cache saving operation. When the SW unit 38 recognizes “Low” in the notification signal 39, the SW unit 38 disconnects the output of the booster 35 and the boost power supply 36. The charge holding unit 37 discharges the electric charge held in the boosting power source unit 36 when the power supply from the boosting unit 35 is stopped. The controller 31 receives power supply from the step-down power supply unit 41 due to the electric charge discharged from the charge holding unit 37 and stores the data in the cache 33 in the nonvolatile storage unit 32.
以上の説明のように、電荷保持部３７の電荷は予め退避動作に必要な電荷量を保持しているため、時刻t11の降圧電源部４１の電圧がメモリモジュール３の動作下限電圧を下回る前に退避動作を完了させることができる。 As described above, since the charge of the charge holding unit 37 holds the amount of charge necessary for the save operation in advance, before the voltage of the step-down power supply unit 41 falls below the operation lower limit voltage of the memory module 3 at time t11. The evacuation operation can be completed.
また、電圧低下が最も早く表れる動作電源５を監視してキャッシュ退避動作を開始していることから、コントローラ３１の電源である降圧電源４１の電圧低下からキャッシュ退避を開始するよりも早くキャッシュ退避動作を開始することができている。 Since the cache power saving operation is started by monitoring the operating power supply 5 in which the voltage drop appears most quickly, the cache saving operation is performed earlier than the cash saving operation is started from the voltage drop of the step-down power supply 41 that is the power source of the controller 31. Have been able to start.
さらに、昇圧部３５で動作電源５の電圧を昇圧していることで、動作電源５の電圧のままで電荷保持部で電荷を保持するより多くの電荷を保持してキャッシュ退避動作時に使用できるようにしている。 Furthermore, by boosting the voltage of the operating power supply 5 by the boosting unit 35, it is possible to hold more charges than the charge holding unit while maintaining the voltage of the operating power supply 5 and use it during the cache saving operation. I have to.
これらの特徴により、確実なキャッシュ退避動作を実現している。 With these features, a reliable cache saving operation is realized.
２ システム部
３ メモリモジュール
５ 動作電源
３１ コントローラ部
３２ 不揮発記憶部
３３ キャッシュ
３４ 電源監視部
３５ 昇圧部
３８ SW部
３７ 電荷保持部2 System unit 3 Memory module 5 Operating power supply 31 Controller unit 32 Non-volatile storage unit 33 Cache 34 Power supply monitoring unit 35 Boosting unit 38 SW unit 37 Charge holding unit
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014047055AJP2015170332A (en) | 2014-03-11 | 2014-03-11 | NAND flash module control method |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014047055AJP2015170332A (en) | 2014-03-11 | 2014-03-11 | NAND flash module control method |
| Publication Number | Publication Date |
|---|---|
| JP2015170332Atrue JP2015170332A (en) | 2015-09-28 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014047055APendingJP2015170332A (en) | 2014-03-11 | 2014-03-11 | NAND flash module control method |
| Country | Link |
|---|---|
| JP (1) | JP2015170332A (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016115171A (en)* | 2014-12-16 | 2016-06-23 | Tdk株式会社 | Power supply circuit, flash memory system including the same, and power supply circuit control method |
| JP2018142392A (en)* | 2017-02-24 | 2018-09-13 | アズビル株式会社 | Memory power supply circuit, control device, and memory power supply method |
| JP2020102167A (en)* | 2018-12-25 | 2020-07-02 | キヤノン株式会社 | Information processor and control method thereof |
| JP2021082100A (en)* | 2019-11-21 | 2021-05-27 | Tdk株式会社 | Flash memory system |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016115171A (en)* | 2014-12-16 | 2016-06-23 | Tdk株式会社 | Power supply circuit, flash memory system including the same, and power supply circuit control method |
| JP2018142392A (en)* | 2017-02-24 | 2018-09-13 | アズビル株式会社 | Memory power supply circuit, control device, and memory power supply method |
| JP2020102167A (en)* | 2018-12-25 | 2020-07-02 | キヤノン株式会社 | Information processor and control method thereof |
| JP2021082100A (en)* | 2019-11-21 | 2021-05-27 | Tdk株式会社 | Flash memory system |
| JP7306236B2 (en) | 2019-11-21 | 2023-07-11 | Tdk株式会社 | flash memory system |
| Publication | Publication Date | Title |
|---|---|---|
| KR102401578B1 (en) | Method for inspecting auxiliary power supply and electronic device adopting the same | |
| KR101070601B1 (en) | Enhanced write abort mechanism for non-volatile memory | |
| US9235245B2 (en) | Startup performance and power isolation | |
| CN102741776B (en) | Circuit and method for an uninterruptable power supply of electronic modules | |
| US9652377B2 (en) | Memory system | |
| CA2953838C (en) | Back-up power source apparatus in indoor unit, controlling method thereof and multi-split air conditioning system | |
| CN107403644B (en) | Flash memory device with abnormal power protection | |
| CN107085543B (en) | Apparatus and method for restarting electronic device | |
| TWI629687B (en) | Flash memory device having abnormal power protection | |
| TWI591931B (en) | Power control device and information processing device | |
| CN104412480B (en) | Automotive power supply unit | |
| JP2015170332A (en) | NAND flash module control method | |
| CN101661435A (en) | Data processing apparatus | |
| CN108511009B (en) | Memory power supply circuit, control device and memory power supply method | |
| US20090040842A1 (en) | Enhanced write abort mechanism for non-volatile memory | |
| US20200105312A1 (en) | NVDIMM System with UPS power source | |
| US20120079291A1 (en) | Data backup system, storage system utilizing the data backup system, data backup method and computer readable medium for performing the data backup method | |
| US20180232303A1 (en) | Method and Apparatus for Controlling a Non-Volatile Digital Information Memory | |
| CN112130912B (en) | Anti-refresh failure method and device for equipment to be refreshed | |
| US11335409B2 (en) | Data erasing method of non-volatile memory and storage device using the same | |
| CN216751184U (en) | Storage device and power management unit thereof | |
| CN106339213B (en) | Control method and system for preventing card burning during starting of mobile terminal | |
| CN113391690B (en) | FLASH abnormal power-down protection circuit, device and method | |
| JP2001333545A (en) | Power supply, electronic device and its stopping/restoring method and recording medium | |
| KR100577800B1 (en) | Automatic backup device and method of computer system |