半導体装置及びその作製方法に関する。The present invention relates to a semiconductor device and a manufacturing method thereof.
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、発光表示装置、半導体回路、トランジスタ、および電子機器等は全て半導体装置といえる。Note that in this specification, a semiconductor device refers to all devices that can function by utilizing semiconductor characteristics, and electro-optical devices, light-emitting display devices, semiconductor circuits, transistors, electronic devices, and the like can all be referred to as semiconductor devices. .
電気光学装置の１つである液晶表示装置や、発光表示装置に代表されるフラットパネルディスプレイの多くに用いられているトランジスタは、ガラス基板上に形成されたアモルファスシリコン、単結晶シリコンまたは多結晶シリコンなどのシリコン半導体によって構成されている。また、該シリコン半導体を用いたトランジスタは、集積回路（ＩＣ）などにも利用されている。Transistors used in many liquid crystal display devices that are one of electro-optical devices and flat panel displays represented by light-emitting display devices are amorphous silicon, single crystal silicon, or polycrystalline silicon formed on a glass substrate. It is comprised by silicon semiconductors. In addition, a transistor including the silicon semiconductor is used for an integrated circuit (IC) or the like.
また、フラットパネルディスプレイの大面積化及び高精細化に伴って、駆動周波数が高まると共に、配線の抵抗及び寄生容量が増大し、配線遅延が生じる。そのため、配線遅延を抑制するため、銅、アルミニウム、金、銀、亜鉛、モリブデン等の低抵抗材料を用いて配線を形成する技術が検討されている（特許文献１）。As the flat panel display has a larger area and higher definition, the driving frequency increases, the resistance and parasitic capacitance of the wiring increase, and wiring delay occurs. Therefore, in order to suppress wiring delay, a technique for forming wiring using a low-resistance material such as copper, aluminum, gold, silver, zinc, and molybdenum has been studied (Patent Document 1).
また、特許文献２では、ゲート配線を、シリコン（Ｓｉ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、またはモリブデン（Ｍｏ）で銅（Ｃｕ）を包んだ構造とすることで、配線抵抗の低減と、配線の耐熱性の向上を実現する技術が開示されている。In Patent Document 2, the gate wiring has a structure in which copper (Cu) is wrapped with silicon (Si), titanium (Ti), tantalum (Ta), tungsten (W), or molybdenum (Mo). A technique for realizing reduction of wiring resistance and improvement of heat resistance of wiring is disclosed.
また、特許文献３では、ゲート配線、ソース配線、またはドレイン配線を、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）などで銅（Ｃｕ）を包む構造とする技術が開示されている。Patent Document 3 discloses a technique in which a gate wiring, a source wiring, or a drain wiring is structured to wrap copper (Cu) with tungsten (W), molybdenum (Mo), chromium (Cr), or the like.
銅は、半導体装置の電気特性の不良原因となる不純物の一つであり、加工の途中において半導体層に拡散しやすい。特に、半導体層に接して形成されるソース配線およびドレイン配線に銅を含む材料を用いると、加工の途中において銅が半導体層へ拡散し、半導体装置の特性はらつきや、信頼性の低下を生じやすいという問題がある。Copper is one of the impurities that cause defects in the electrical characteristics of the semiconductor device, and easily diffuses into the semiconductor layer during processing. In particular, when a material containing copper is used for the source wiring and drain wiring formed in contact with the semiconductor layer, copper diffuses into the semiconductor layer during processing, resulting in fluctuations in the characteristics of the semiconductor device and a decrease in reliability. There is a problem that it is easy.
本発明の一態様は、半導体層の不純物濃度を低減することを課題の一とする。An object of one embodiment of the present invention is to reduce the impurity concentration of a semiconductor layer.
本発明の一態様は、半導体装置の電気特性を向上させることを課題の一とする。An object of one embodiment of the present invention is to improve electrical characteristics of a semiconductor device.
本発明の一態様は、半導体装置の信頼性を向上させることを課題の一とする。An object of one embodiment of the present invention is to improve the reliability of a semiconductor device.
本発明の一態様は、酸化物半導体膜上に第１の導電膜を形成し、第１の導電膜上に第２の導電膜を形成し、第２の導電膜の一部を選択的に除去し、第２の導電膜を覆って第３の導電膜を形成し、第１の導電膜と、第３の導電膜の一部を選択的に除去した後、洗浄処理を行うことを特徴とする半導体装置の作製方法である。According to one embodiment of the present invention, a first conductive film is formed over an oxide semiconductor film, a second conductive film is formed over the first conductive film, and part of the second conductive film is selectively formed Removing, covering the second conductive film, forming a third conductive film, selectively removing the first conductive film and part of the third conductive film, and then performing a cleaning process. This is a method for manufacturing a semiconductor device.
第１の導電膜と第３の導電膜は、第２の導電膜よりも融点が高い材料を用いて形成することが好ましい。例えば、第２の導電膜に銅を含む材料を用いる場合、電極１０６ａおよび電極１０６ｃは、タングステン、チタン、モリブデン、クロム、またはタンタルなどの銅よりも融点が高い金属元素を含む材料を用いて形成することが好ましい。The first conductive film and the third conductive film are preferably formed using a material having a melting point higher than that of the second conductive film. For example, in the case where a material containing copper is used for the second conductive film, the electrode 106a and the electrode 106c are formed using a material containing a metal element having a higher melting point than copper, such as tungsten, titanium, molybdenum, chromium, or tantalum. It is preferable to do.
また、第３の導電膜に、金属窒化物または金属酸化物を用いてもよい。Further, a metal nitride or a metal oxide may be used for the third conductive film.
洗浄処理は、例えばＴＭＡＨ（Ｔｅｔｒａｍｅｔｈｙｌａｍｍｏｎｉｕｍ Ｈｙｄｒｏｘｉｄｅ）溶液などのアルカリ性の溶液、希フッ酸、シュウ酸、リン酸などの酸性の溶液、またはプラズマ処理（酸素プラズマ処理など）により行うことができる。The cleaning treatment can be performed by, for example, an alkaline solution such as a TMAH (Tetramethylammonium Hydroxide) solution, an acidic solution such as dilute hydrofluoric acid, oxalic acid, or phosphoric acid, or a plasma treatment (oxygen plasma treatment or the like).
本発明の一態様により、半導体層の不純物濃度を低減することができる。According to one embodiment of the present invention, the impurity concentration of a semiconductor layer can be reduced.
本発明の一態様により、半導体装置の電気特性を向上させることができる。According to one embodiment of the present invention, electrical characteristics of a semiconductor device can be improved.
本発明の一態様により、半導体装置の信頼性を向上させることができる。According to one embodiment of the present invention, reliability of a semiconductor device can be improved.
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は、以下に示す実施の形態及び実施例の記載内容に限定して解釈されるものではない。また、以下に説明する実施の形態及び実施例において、同一部分または同様の機能を有する部分には、同一の符号または同一のハッチパターンを異なる図面間で共通して用い、その繰り返しの説明は省略する。Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. However, the present invention is not limited to the following description, and it will be easily understood by those skilled in the art that modes and details can be variously changed without departing from the spirit and scope of the present invention. Therefore, the present invention should not be construed as being limited to the description of the embodiments and examples below. In the following embodiments and examples, the same portions or portions having similar functions are denoted by the same reference numerals or the same hatch patterns in different drawings, and description thereof is not repeated. To do.
本明細書で説明する各図において、各構成の大きさ、膜の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。In each drawing described in this specification, the size, the film thickness, or the region of each component is exaggerated for clarity in some cases. Therefore, it is not necessarily limited to the scale.
また、図面等において示す各構成の、位置、大きさ、範囲などは、発明の理解を容易とするため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。例えば、実際の製造工程において、エッチングなどの処理によりレジストマスクなどが意図せずに目減りすることがあるが、理解を容易とするために省略して示すことがある。In addition, the position, size, range, and the like of each component illustrated in the drawings and the like may not represent the actual position, size, range, or the like in order to facilitate understanding of the invention. Therefore, the disclosed invention is not necessarily limited to the position, size, range, or the like disclosed in the drawings and the like. For example, in an actual manufacturing process, a resist mask or the like may be lost unintentionally due to a process such as etching, but may be omitted for easy understanding.
また、特に上面図（「平面図」ともいう。）において、図面をわかりやすくするために、一部の構成要素の記載を省略する場合がある。In particular, in a top view (also referred to as a “plan view”), some components may not be described for easy understanding of the drawing.
また、本明細書等における「第１」、「第２」等の序数詞は、構成要素の混同を避けるために付すものであり、工程順または積層順など、なんらかの順番や順位を示すものではない。また、本明細書等において序数詞が付されていない用語であっても、構成要素の混同を避けるため、特許請求の範囲において序数詞が付される場合がある。In addition, ordinal numbers such as “first” and “second” in this specification and the like are attached to avoid confusion between components, and do not indicate any order or order, such as process order or stacking order. . In addition, even in terms that do not have an ordinal number in this specification and the like, an ordinal number may be added in the claims to avoid confusion between the constituent elements.
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。Further, in this specification and the like, the terms “electrode” and “wiring” do not functionally limit these components. For example, an “electrode” may be used as part of a “wiring” and vice versa. Furthermore, the terms “electrode” and “wiring” include a case where a plurality of “electrodes” and “wirings” are integrally formed.
また、ソースおよびドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合など、動作条件などによって互いに入れ替わるため、いずれがソースまたはドレインであるかを限定することが困難である。このため、本明細書においては、ソースおよびドレインの用語は、入れ替えて用いることができるものとする。In addition, since the functions of the source and the drain are switched with each other depending on operating conditions, such as when transistors with different polarities are used, or when the direction of current changes in circuit operation, which is the source or drain is limited. Is difficult. Therefore, in this specification, the terms source and drain can be used interchangeably.
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。よって、「電気的に接続する」と表現される場合であっても、現実の回路においては、物理的な接続部分がなく、配線が延在しているだけの場合もある。In addition, in this specification and the like, “electrically connected” includes a case of being connected via “thing having some electric action”. Here, the “thing having some electric action” is not particularly limited as long as it can exchange electric signals between connection targets. Therefore, even in the case of being expressed as “electrically connected”, in an actual circuit, there is a case where there is no physical connection portion and the wiring is merely extended.
また、本明細書等において「上」や「下」の用語は、構成要素の位置関係が直上または直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。Further, in the present specification and the like, the terms “upper” and “lower” do not limit that the positional relationship between the components is directly above or directly below and is in direct contact. For example, the expression “electrode B on the insulating layer A” does not require the electrode B to be formed in direct contact with the insulating layer A, and another configuration between the insulating layer A and the electrode B. Do not exclude things that contain elements.
また、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」および「直交」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。Further, in this specification, “parallel” means a state in which two straight lines are arranged at an angle of −10 ° to 10 °. Therefore, the case of −5 ° to 5 ° is also included. “Vertical” and “orthogonal” mean a state in which two straight lines are arranged at an angle of 80 ° to 100 °. Therefore, the case of 85 ° to 95 ° is also included.
また、本明細書において、フォトリソグラフィ工程を行った後にエッチング工程を行う場合は、特段の説明がない限り、フォトリソグラフィ工程で形成したマスクは、エッチング工程終了後に除去するものとする。In this specification, in the case where the etching step is performed after the photolithography step, the mask formed in the photolithography step is removed after the etching step is finished unless otherwise specified.
（実施の形態１）
本実施の形態では、本発明の一態様である半導体装置及びその作製方法について図面を参照して説明する。(Embodiment 1)
In this embodiment, a semiconductor device which is one embodiment of the present invention and a manufacturing method thereof will be described with reference to drawings.
＜半導体装置の構成例＞
図１に、半導体装置の一例として、トランジスタ１００の上面図及び断面図を示す。トランジスタ１００は、チャネルエッチ型のトランジスタである。<Configuration example of semiconductor device>
FIG. 1 illustrates a top view and a cross-sectional view of a transistor 100 as an example of a semiconductor device. The transistor 100 is a channel etch transistor.
図１（Ａ）はトランジスタ１００の上面図である。また、図１（Ｂ）は、図１（Ａ）中の一点鎖線Ａ１−Ａ２で示す部位の断面図であり、図１（Ｃ）は、図１（Ａ）中の一点鎖線Ｂ１−Ｂ２で示す部位の断面図である。また、図１（Ｄ）は、図１（Ｂ）に示す部位１１５の拡大図である。なお、図１（Ｂ）は、トランジスタ１００のチャネル長方向の断面であり、図１（Ｃ）は、トランジスタ１００のチャネル幅方向の断面である。FIG. 1A is a top view of the transistor 100. 1B is a cross-sectional view of a portion indicated by a dashed-dotted line A1-A2 in FIG. 1A, and FIG. 1C is a dashed-dotted line B1-B2 in FIG. It is sectional drawing of the site | part shown. FIG. 1D is an enlarged view of the portion 115 shown in FIG. 1B is a cross section in the channel length direction of the transistor 100, and FIG. 1C is a cross section in the channel width direction of the transistor 100.
トランジスタ１００は、基板１０１上に設けられるゲート電極１０３と、基板１０１及びゲート電極１０３上に形成されるゲート絶縁膜１０４と、ゲート絶縁膜１０４を介して、ゲート電極１０３と重なる酸化物半導体膜１０５と、酸化物半導体膜１０５に接する一対の電極１０６、電極１０７とを有する。また、ゲート絶縁膜１０４、酸化物半導体膜１０５、および一対の電極１０６、電極１０７上には、酸化物絶縁膜１０８、酸化物絶縁膜１０９、及び窒化物絶縁膜１１０を含む保護膜１１１が形成される。また、窒化物絶縁膜１１０上に酸化物半導体膜１０５と重なるゲート電極１１２を有する。The transistor 100 includes a gate electrode 103 provided over a substrate 101, a gate insulating film 104 formed over the substrate 101 and the gate electrode 103, and an oxide semiconductor film 105 overlapping with the gate electrode 103 with the gate insulating film 104 interposed therebetween. And a pair of electrodes 106 and 107 in contact with the oxide semiconductor film 105. The protective film 111 including the oxide insulating film 108, the oxide insulating film 109, and the nitride insulating film 110 is formed over the gate insulating film 104, the oxide semiconductor film 105, and the pair of electrodes 106 and 107. Is done. In addition, the gate electrode 112 which overlaps with the oxide semiconductor film 105 is provided over the nitride insulating film 110.
トランジスタ１００は、複数のゲート電極を有し、該電極の間に酸化物半導体膜１０５を有するデュアルゲート構造のトランジスタである。図１（Ｃ）に示すチャネル幅方向において、酸化物半導体膜１０５の外側にゲート電極１１２の端部が位置する。または、チャネル幅方向において、ゲート電極１１２は、保護膜１１１を介して酸化物半導体膜１０５の端部を超えて設けられている。また、チャネル幅方向において、酸化物半導体膜１０５の外側で、ゲート電極１０３およびゲート電極１１２は、ゲート絶縁膜１０４、保護膜１１１を介して対向する。The transistor 100 is a dual-gate transistor including a plurality of gate electrodes and the oxide semiconductor film 105 between the electrodes. In the channel width direction illustrated in FIG. 1C, the end portion of the gate electrode 112 is located outside the oxide semiconductor film 105. Alternatively, in the channel width direction, the gate electrode 112 is provided beyond the end portion of the oxide semiconductor film 105 with the protective film 111 interposed therebetween. In the channel width direction, the gate electrode 103 and the gate electrode 112 face each other with the gate insulating film 104 and the protective film 111 interposed therebetween, outside the oxide semiconductor film 105.
図１（Ｃ）を用いて、ゲート電極１０３、酸化物半導体膜１０５、ゲート電極１１２の端部の位置について説明する。With reference to FIG. 1C, positions of end portions of the gate electrode 103, the oxide semiconductor film 105, and the gate electrode 112 are described.
ここで、酸化物半導体膜１０５の端部及びゲート電極１１２の端部の距離をｄとし、保護膜１１１の厚さをｔとすると、酸化物半導体膜１０５の端部及びゲート電極１１２の端部の距離ｄは、保護膜１１１の厚さｔ以下であることが好ましい。酸化物半導体膜１０５の端部及びゲート電極１１２の端部の距離ｄを、保護膜１１１の厚さｔ以下とすることで、酸化物半導体膜１０５の端部に、ゲート電極１１２の電界の影響を与えることが可能であり、酸化物半導体膜１０５の端部を含む全体をチャネルとして機能させることができる。Here, when the distance between the end of the oxide semiconductor film 105 and the end of the gate electrode 112 is d and the thickness of the protective film 111 is t, the end of the oxide semiconductor film 105 and the end of the gate electrode 112 The distance d is preferably equal to or less than the thickness t of the protective film 111. By setting the distance d between the end portion of the oxide semiconductor film 105 and the end portion of the gate electrode 112 to be equal to or less than the thickness t of the protective film 111, the influence of the electric field of the gate electrode 112 on the end portion of the oxide semiconductor film 105. The whole including the end portion of the oxide semiconductor film 105 can function as a channel.
エッチング等で加工された酸化物半導体膜の端部は、加工におけるダメージにより欠陥が形成されると共に、不純物付着などにより汚染されるため、電界などのストレスが与えられることによって活性化しやすい。すなわち、エッチング等で加工された酸化物半導体膜の端部は、ｎ型化（低抵抗化）されやすい。An edge portion of the oxide semiconductor film processed by etching or the like is easily activated by application of stress such as an electric field because defects are formed due to damage in the processing and are contaminated by adhesion of impurities. That is, the end portion of the oxide semiconductor film processed by etching or the like is easily n-type (low resistance).
このように意図せずｎ型化された領域が、電極１０６および電極１０７と接すると、当該領域を介して電極１０６および電極１０７間に意図しない電流（「漏れ電流」または「リーク電流」ともいう。）が流れてしまう。すなわち当該領域が寄生チャネルとして機能する。When the unintentionally n-type region is in contact with the electrode 106 and the electrode 107, an unintended current (also referred to as “leakage current” or “leakage current”) between the electrode 106 and the electrode 107 through the region. ) Will flow. That is, the region functions as a parasitic channel.
しかしながら、図１（Ｃ）に示すように、酸化物半導体膜１０５の外側にゲート電極１１２の端部が位置することで、ゲート電極１１２の電界の影響により、酸化物半導体膜１０５の側面、または側面及びその近傍を含む端部における寄生チャネルの発生が抑制される。この結果、ゲート電圧がしきい値電圧を超えた時のドレイン電流の上昇が急峻となり、電気特性の優れたトランジスタとすることができる。However, as illustrated in FIG. 1C, when the end portion of the gate electrode 112 is positioned outside the oxide semiconductor film 105, the side surface of the oxide semiconductor film 105 or the Generation of a parasitic channel at the end including the side surface and the vicinity thereof is suppressed. As a result, the drain current rises sharply when the gate voltage exceeds the threshold voltage, and a transistor with excellent electrical characteristics can be obtained.
なお、ゲート電極１０３およびゲート電極１１２のどちらか一方を、単に「ゲート電極」という場合、他方を「バックゲート電極」という場合がある。また、ゲート電極１０３およびゲート電極１１２のどちらか一方を、「第１のゲート電極」といい、他方を「第２のゲート電極」という場合がある。One of the gate electrode 103 and the gate electrode 112 may be simply referred to as a “gate electrode”, and the other may be referred to as a “back gate electrode”. One of the gate electrode 103 and the gate electrode 112 may be referred to as a “first gate electrode”, and the other may be referred to as a “second gate electrode”.
一般に、バックゲート電極は導電膜で形成され、ゲート電極とバックゲート電極で半導体層のチャネル形成領域を挟むように配置される。よって、バックゲート電極は、ゲート電極と同様に機能させることができる。バックゲート電極の電位は、ゲート電極と同電位としてもよく、ＧＮＤ電位や、任意の電位としてもよい。バックゲート電極の電位を変化させることで、トランジスタのしきい値電圧を変化させることができる。In general, the back gate electrode is formed using a conductive film, and is arranged so that the channel formation region of the semiconductor layer is sandwiched between the gate electrode and the back gate electrode. Therefore, the back gate electrode can function in the same manner as the gate electrode. The potential of the back gate electrode may be the same as that of the gate electrode, or may be a GND potential or an arbitrary potential. By changing the potential of the back gate electrode, the threshold voltage of the transistor can be changed.
また、ゲート電極とバックゲート電極は導電膜で形成されるため、トランジスタの外部で生じる電界が、チャネルが形成される半導体層に作用しないようにする機能（特に静電気に対する静電遮蔽機能）も有する。In addition, since the gate electrode and the back gate electrode are formed using a conductive film, an electric field generated outside the transistor does not act on a semiconductor layer in which a channel is formed (particularly, an electrostatic shielding function against static electricity). .
また、バックゲート電極側から光が入射する場合に、バックゲート電極を、遮光性を有する導電膜で形成することで、バックゲート電極側から半導体層に光が入射することを防ぐことができる。よって、半導体層の光劣化を防ぎ、トランジスタのしきい値電圧がシフトするなどの電気特性の劣化を防ぐことができる。In addition, when light enters from the back gate electrode side, the back gate electrode is formed using a light-shielding conductive film, whereby light can be prevented from entering the semiconductor layer from the back gate electrode side. Therefore, light deterioration of the semiconductor layer can be prevented, and deterioration of electrical characteristics such as shift of the threshold voltage of the transistor can be prevented.
酸化物半導体膜１０５を挟んでゲート電極１０３およびゲート電極１１２を設けることで、更にはゲート電極１０３およびゲート電極１１２を同電位とすることで、酸化物半導体膜１０５においてキャリアの流れる領域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、トランジスタ１００のオン電流が大きくなる共に、電界効果移動度が高くなる。By providing the gate electrode 103 and the gate electrode 112 with the oxide semiconductor film 105 interposed therebetween, and further by setting the gate electrode 103 and the gate electrode 112 to have the same potential, a region in which the carrier flows in the oxide semiconductor film 105 has a thickness. Since it becomes larger in the direction, the amount of carrier movement increases. As a result, the on-current of the transistor 100 increases and the field effect mobility increases.
また、ゲート電極１０３およびゲート電極１１２を有することで、それぞれが外部からの電界を遮蔽する機能を有するため、基板１０１及びゲート電極１０３の間、ゲート電極１１２上に設けられる荷電粒子等の電荷が酸化物半導体膜１０５に影響しない。この結果、ストレス試験（例えば、ゲートに負の電荷を印加する−ＧＢＴ（Ｇａｔｅ Ｂｉａｓ−Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験）の劣化が抑制されると共に、異なるドレイン電圧におけるオン電流の立ち上がり電圧の変動を抑制することができる。なお、この効果は、ゲート電極１０３及びゲート電極１１２が、同電位、または異なる電位の場合において生じる。In addition, since each of the gate electrode 103 and the gate electrode 112 has a function of shielding an electric field from the outside, charges such as charged particles provided between the substrate 101 and the gate electrode 103 and on the gate electrode 112 The oxide semiconductor film 105 is not affected. As a result, deterioration of a stress test (for example, a negative bias charge applied to the gate (GBT (Gate Bias-Temperature) stress test)) is suppressed, and fluctuations in the rising current of the on-current at different drain voltages are suppressed. Can do. Note that this effect occurs when the gate electrode 103 and the gate electrode 112 have the same potential or different potentials.
なお、ＢＴストレス試験は加速試験の一種であり、長期間の使用によって起こるトランジスタの特性変化（即ち、経年変化）を、短時間で評価することができる。特に、ＢＴストレス試験前後におけるトランジスタのしきい値電圧の変動量は、信頼性を調べるための重要な指標となる。ＢＴストレス試験前後において、しきい値電圧の変動量が少ないほど、信頼性が高いトランジスタであるといえる。Note that the BT stress test is a kind of accelerated test, and a change in characteristics (that is, a secular change) of a transistor caused by long-term use can be evaluated in a short time. In particular, the amount of change in the threshold voltage of the transistor before and after the BT stress test is an important index for examining reliability. Before and after the BT stress test, the smaller the variation amount of the threshold voltage, the higher the reliability of the transistor.
また、ゲート電極１０３およびゲート電極１１２を有し、且つゲート電極１０３およびゲート電極１１２を同電位とすることで、しきい値電圧の変動量が低減される。このため、複数のトランジスタにおける電気特性のばらつきも同時に低減される。In addition, since the gate electrode 103 and the gate electrode 112 are included and the gate electrode 103 and the gate electrode 112 have the same potential, the amount of variation in threshold voltage is reduced. For this reason, variation in electrical characteristics among a plurality of transistors is reduced at the same time.
また、トランジスタ１００は、ゲートに正の電荷を印加する＋ＧＢＴストレス試験前後におけるしきい値電圧の変動が小さい。Further, the transistor 100 has a small variation in threshold voltage before and after the + GBT stress test in which a positive charge is applied to the gate.
なお、本実施の形態においては、ゲート電極１０３およびゲート電極１１２が接続され、同電位であるが、ゲート電極１０３およびゲート電極１１２が接続されず、それぞれ異なる電位が印加されてもよい。Note that in this embodiment, the gate electrode 103 and the gate electrode 112 are connected and have the same potential, but the gate electrode 103 and the gate electrode 112 may not be connected and different potentials may be applied thereto.
以下に、トランジスタ１００の他の構成の詳細について説明する。Hereinafter, details of another structure of the transistor 100 will be described.
基板１０１の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板１０１として用いてもよい。また、シリコンや炭化シリコンなどの材料を用いた単結晶半導体基板や多結晶半導体基板、シリコンゲルマニウムなどの材料を用いた化合物半導体基板、またはＳＯＩ基板などを適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１０１として用いてもよい。なお、基板１０１として、ガラス基板を用いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、大型の表示装置を作製することができる。There is no particular limitation on the material or the like of the substrate 101, but it is necessary to have at least heat resistance enough to withstand subsequent heat treatment. For example, a glass substrate, a ceramic substrate, a quartz substrate, a sapphire substrate, or the like may be used as the substrate 101. It is also possible to apply a single crystal semiconductor substrate or a polycrystalline semiconductor substrate using a material such as silicon or silicon carbide, a compound semiconductor substrate using a material such as silicon germanium, or an SOI substrate. A substrate over which a semiconductor element is provided may be used as the substrate 101. When a glass substrate is used as the substrate 101, the sixth generation (1500 mm × 1850 mm), the seventh generation (1870 mm × 2200 mm), the eighth generation (2200 mm × 2400 mm), the ninth generation (2400 mm × 2800 mm), the tenth generation. By using a large area substrate such as a generation (2950 mm × 3400 mm), a large display device can be manufactured.
また、基板１０１として、可撓性基板を用い、可撓性基板上に直接、トランジスタ１００を形成してもよい。または、基板１０１とトランジスタ１００の間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１０１より分離し、他の基板に転載するのに用いることができる。その際、トランジスタ１００は耐熱性の劣る基板や可撓性の基板にも転載できる。Alternatively, a flexible substrate may be used as the substrate 101, and the transistor 100 may be formed directly over the flexible substrate. Alternatively, a separation layer may be provided between the substrate 101 and the transistor 100. The separation layer can be used to separate a part from the substrate 101 and transfer it to another substrate after part or all of the semiconductor device is completed thereon. At that time, the transistor 100 can be transferred to a substrate having poor heat resistance or a flexible substrate.
ゲート電極１０３は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属元素を用いてもよい。また、ゲート電極１０３は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素の膜、または複数組み合わせた合金膜、もしくは窒化膜を用いてもよい。The gate electrode 103 is formed using a metal element selected from aluminum, chromium, copper, tantalum, titanium, molybdenum, tungsten, an alloy including any of the above metal elements, or an alloy combining any of the above metal elements. can do. Alternatively, a metal element selected from one or more of manganese and zirconium may be used. The gate electrode 103 may have a single-layer structure or a stacked structure including two or more layers. For example, a single-layer structure of an aluminum film containing silicon, a two-layer structure in which an aluminum film is stacked on a titanium film, a two-layer structure in which a titanium film is stacked on a titanium nitride film, and a two-layer structure in which a tungsten film is stacked on a titanium nitride film A layer structure, a two-layer structure in which a tungsten film is stacked on a tantalum nitride film or a tungsten nitride film, a two-layer structure in which a copper film is stacked on a titanium film, a titanium film, and an aluminum film is stacked on the titanium film; There is a three-layer structure on which a titanium film is formed. Alternatively, aluminum may be a film of an element selected from titanium, tantalum, tungsten, molybdenum, chromium, neodymium, and scandium, or an alloy film or a nitride film in combination of a plurality of elements.
また、ゲート電極１０３は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。The gate electrode 103 includes indium tin oxide, indium oxide including tungsten oxide, indium zinc oxide including tungsten oxide, indium oxide including titanium oxide, indium tin oxide including titanium oxide, and indium zinc oxide. Alternatively, a light-transmitting conductive material such as indium tin oxide to which silicon oxide is added can be used. Alternatively, a stacked structure of the above light-transmitting conductive material and the above metal element can be employed.
本実施の形態では、ゲート電極１０３をゲート電極１０３ａとゲート電極１０３ｂの積層とする例を示している。ゲート電極１０３ａおよびゲート電極１０３ｂの厚さは、５ｎｍ以上５００ｎｍ以下、より好ましくは１０ｎｍ以上３００ｎｍ以下、より好ましくは１０ｎｍ以上２００ｎｍ以下とするとよい。In this embodiment, an example in which the gate electrode 103 is a stacked layer of the gate electrode 103a and the gate electrode 103b is shown. The thicknesses of the gate electrode 103a and the gate electrode 103b are 5 nm to 500 nm, more preferably 10 nm to 300 nm, and more preferably 10 nm to 200 nm.
ゲート絶縁膜１０４は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ系金属酸化物、窒化シリコンなどを用いればよく、積層または単層で設ける。The gate insulating film 104 may be formed using, for example, silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, aluminum oxide, hafnium oxide, gallium oxide, a Ga—Zn-based metal oxide, silicon nitride, or the like. Provided.
また、ゲート絶縁膜１０４として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料を用いることでトランジスタのゲートリークを低減できる。Further, as the gate insulating film 104, hafnium silicate (HfSiOx ), hafnium silicate added with nitrogen (HfSix Oy Nz ), hafnium aluminate added with nitrogen (HfAlx Oy Nz ), hafnium oxide The gate leakage of the transistor can be reduced by using a high-k material such as yttrium oxide.
ゲート絶縁膜１０４の厚さは、５ｎｍ以上４００ｎｍ以下、より好ましくは１０ｎｍ以上３００ｎｍ以下、より好ましくは５０ｎｍ以上２５０ｎｍ以下とするとよい。The thickness of the gate insulating film 104 is 5 nm to 400 nm, more preferably 10 nm to 300 nm, and more preferably 50 nm to 250 nm.
酸化物半導体膜１０５は、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）がある。The oxide semiconductor film 105 is typically made of an In—Ga oxide, an In—Zn oxide, or an In—M—Zn oxide (M is Al, Ga, Y, Zr, La, Ce, or Nd). is there.
なお、酸化物半導体膜１０５がＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％とした場合のＩｎとＭの原子数比率は、好ましくは、Ｉｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくは、Ｉｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満とする。Note that in the case where the oxide semiconductor film 105 is an In-M-Zn oxide, the atomic ratio of In and M in the case where the sum of In and M is 100 atomic% is preferably set so that In is 25 atomic% or more, M Is less than 75 atomic%, and more preferably, In is 34 atomic% or more and M is less than 66 atomic%.
酸化物半導体膜１０５は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタのオフ電流を低減することができる。The oxide semiconductor film 105 has an energy gap of 2 eV or more, preferably 2.5 eV or more, more preferably 3 eV or more. In this manner, off-state current of a transistor can be reduced by using an oxide semiconductor with a wide energy gap.
酸化物半導体膜１０５の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。The thickness of the oxide semiconductor film 105 is 3 nm to 200 nm, preferably 3 nm to 100 nm, more preferably 3 nm to 50 nm.
酸化物半導体膜１０５がＩｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ＞Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝３：１：２が好ましい。なお、成膜される酸化物半導体膜１０５の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。なお、酸化物半導体膜１０５に含まれるＩｎの含有量が多いと、トランジスタのオン電流が増大し、電界効果移動度が高まる。このため、酸化物半導体膜１０５として、金属元素の原子数比がＩｎ：Ｍ：Ｚｎ＝３：１：２のＩｎ−Ｍ−Ｚｎ酸化物のスパッタリングターゲットを用いて形成することで、電気特性の優れたトランジスタを作製することができる。When the oxide semiconductor film 105 is an In-M-Zn oxide (M is Al, Ga, Y, Zr, La, Ce, or Nd), a sputtering target used to form an In-M-Zn oxide The atomic ratio of the metal elements preferably satisfies In ≧ M and Zn> M. As the atomic ratio of the metal elements of such a sputtering target, In: M: Zn = 1: 1: 1 and In: M: Zn = 3: 1: 2 are preferable. Note that the atomic ratio of the oxide semiconductor film 105 to be formed includes a variation of plus or minus 40% of the atomic ratio of the metal element contained in the sputtering target as an error. Note that when the amount of In contained in the oxide semiconductor film 105 is large, the on-state current of the transistor is increased and field effect mobility is increased. Therefore, the oxide semiconductor film 105 is formed using an In-M-Zn oxide sputtering target in which the atomic ratio of metal elements is In: M: Zn = 3: 1: 2; An excellent transistor can be manufactured.
酸化物半導体膜１０５としては、キャリア密度の低い酸化物半導体膜を用いる。例えば、酸化物半導体膜１０５は、キャリア密度が１×１０１７個／ｃｍ３以下、好ましくは１×１０１５個／ｃｍ３以下、さらに好ましくは１×１０１３個／ｃｍ３以下、より好ましくは１×１０１１個／ｃｍ３以下の酸化物半導体膜を用いる。As the oxide semiconductor film 105, an oxide semiconductor film with low carrier density is used. For example, the oxide semiconductor film 105 has a carrier density of 1 × 1017 pieces / cm3 or less, preferably 1 × 1015 pieces / cm3 or less, more preferably 1 × 1013 pieces / cm3 or less, more preferably An oxide semiconductor film with a density of 1 × 1011 atoms / cm3 or less is used.
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、酸化物半導体膜１０５のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。Note that the composition is not limited thereto, and a transistor having an appropriate composition may be used depending on required semiconductor characteristics and electrical characteristics (field-effect mobility, threshold voltage, and the like) of the transistor. In addition, in order to obtain necessary semiconductor characteristics of the transistor, the carrier density, impurity concentration, defect density, atomic ratio of metal element to oxygen, interatomic distance, density, and the like of the oxide semiconductor film 105 are appropriate. It is preferable.
なお、酸化物半導体膜１０５として、不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに優れた電気特性を有するトランジスタを作製することができ好ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを「高純度真性」または「実質的に高純度真性」とよぶ。高純度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる場合がある。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、チャネル幅が１×１０６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる場合がある。なお、酸化物半導体膜のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、またはアルカリ土類金属等がある。Note that it is preferable to use an oxide semiconductor film with a low impurity concentration and a low density of defect states as the oxide semiconductor film 105 because a transistor having more excellent electric characteristics can be manufactured. Here, the low impurity concentration and the low density of defect states (there are few oxygen vacancies) are called “high purity intrinsic” or “substantially high purity intrinsic”. An oxide semiconductor that is highly purified intrinsic or substantially highly purified intrinsic has few carrier generation sources, and thus may have a low carrier density. Therefore, a transistor in which a channel region is formed in the oxide semiconductor film may have few electrical characteristics (also referred to as normally-on) in which the threshold voltage is negative. In addition, a highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor film has a low density of defect states, and thus may have a low density of trap states. Further, a highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor film has an extremely small off-state current, a channel width of 1 × 106 μm, and a channel length L of 10 μm. When the voltage between the drain electrodes (drain voltage) is in the range of 1V to 10V, it is possible to obtain a characteristic that the off-current is less than the measurement limit of the semiconductor parameter analyzer, that is, 1 × 10−13 A or less. Therefore, a transistor in which a channel region is formed in the oxide semiconductor film has a small variation in electrical characteristics and may be a highly reliable transistor. Note that the charge trapped in the trap level of the oxide semiconductor film takes a long time to disappear, and may behave as if it were a fixed charge. Therefore, a transistor in which a channel region is formed in an oxide semiconductor film with a high trap state density may have unstable electrical characteristics. Examples of impurities include hydrogen, nitrogen, alkali metals, and alkaline earth metals.
酸化物半導体膜に含まれる水素は金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。当該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。Hydrogen contained in the oxide semiconductor film reacts with oxygen bonded to a metal atom to be water, and forms oxygen vacancies in a lattice from which oxygen is released (or a portion from which oxygen is released). When hydrogen enters the oxygen vacancies, electrons serving as carriers may be generated. In some cases, a part of hydrogen is bonded to oxygen bonded to a metal atom, so that an electron serving as a carrier is generated. Therefore, a transistor including an oxide semiconductor containing hydrogen is likely to be normally on.
このため、酸化物半導体膜１０５は水素ができる限り低減されていることが好ましい。具体的には、酸化物半導体膜１０５において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とする。Therefore, it is preferable that hydrogen be reduced in the oxide semiconductor film 105 as much as possible. Specifically, in the oxide semiconductor film 105, a hydrogen concentration obtained by secondary ion mass spectrometry (SIMS) is 2 × 1020 atoms / cm3 or less, preferably 5 × 1019 atoms. / Cm3 or less, more preferably 1 × 1019 atoms / cm3 or less, preferably less than 5 × 1018 atoms / cm3 , preferably 1 × 1018 atoms / cm3 or less, more preferably 5 × 1017 atoms / cm 3.3 or less, more preferably 1 × 1016 atoms / cm3 or less.
酸化物半導体膜１０５において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体膜１０５において酸素欠損が増加し、ｎ型化してしまう。このため、酸化物半導体膜１０５におけるシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。When silicon or carbon which is one of Group 14 elements is included in the oxide semiconductor film 105, oxygen vacancies increase in the oxide semiconductor film 105, and the oxide semiconductor film 105 becomes n-type. Therefore, the concentration of silicon or carbon (concentration obtained by secondary ion mass spectrometry) in the oxide semiconductor film 105 is 2 × 1018 atoms / cm3 or less, preferably 2 × 1017 atoms / cm3 or less. To do.
また、酸化物半導体膜１０５において、二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、酸化物半導体膜１０５のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。In the oxide semiconductor film 105, the concentration of alkali metal or alkaline earth metal obtained by secondary ion mass spectrometry is 1 × 1018 atoms / cm3 or less, preferably 2 × 1016 atoms / cm3 or less. To. When an alkali metal and an alkaline earth metal are combined with an oxide semiconductor, carriers may be generated, and the off-state current of the transistor may be increased. Therefore, it is preferable to reduce the concentration of alkali metal or alkaline earth metal in the oxide semiconductor film 105.
また、酸化物半導体膜１０５に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。従って、当該酸化物半導体膜において、窒素はできる限り低減されていることが好ましい、例えば、二次イオン質量分析法により得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。In addition, when nitrogen is contained in the oxide semiconductor film 105, electrons as carriers are generated, the carrier density is increased, and the oxide semiconductor film 105 is likely to be n-type. As a result, a transistor including an oxide semiconductor containing nitrogen is likely to be normally on. Therefore, it is preferable that nitrogen be reduced as much as possible in the oxide semiconductor film. For example, the nitrogen concentration obtained by secondary ion mass spectrometry is preferably 5 × 1018 atoms / cm3 or less. .
また、酸化物半導体膜１０５は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、後述する微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。The oxide semiconductor film 105 may have a non-single crystal structure, for example. The non-single crystal structure includes, for example, a CAAC-OS (C Axis Crystallized Oxide Semiconductor) described later, a polycrystalline structure, a microcrystalline structure described later, or an amorphous structure. In the non-single-crystal structure, the amorphous structure has the highest density of defect states, and the CAAC-OS has the lowest density of defect states.
酸化物半導体膜１０５は、例えば非晶質構造でもよい。非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない。For example, the oxide semiconductor film 105 may have an amorphous structure. An oxide semiconductor film having an amorphous structure has, for example, disordered atomic arrangement and no crystal component. Alternatively, an amorphous oxide film has, for example, a completely amorphous structure and does not have a crystal part.
なお、酸化物半導体膜１０５が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の二種以上を有する混合膜であってもよい。混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域を有する場合がある。また、混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域の積層構造を有する場合がある。Note that the oxide semiconductor film 105 may be a mixed film including two or more of an amorphous structure region, a microcrystalline structure region, a polycrystalline structure region, a CAAC-OS region, and a single crystal structure. . For example, the mixed film may include two or more of an amorphous structure region, a microcrystalline structure region, a polycrystalline structure region, a CAAC-OS region, and a single crystal structure region. For example, the mixed film has a stacked structure of two or more of an amorphous structure region, a microcrystalline structure region, a polycrystalline structure region, a CAAC-OS region, and a single crystal structure region. May have.
一対の電極１０６、電極１０７は、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンからなる単体金属、またはこれを主成分とする合金を単層構造または積層構造として用いる。例えば、シリコンを含むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造、タングステン膜上に銅膜を積層し、さらにその上にタングステン膜を形成する三層構造等がある。The pair of electrodes 106 and 107 includes a single-layer structure or a stack of a single metal made of aluminum, titanium, chromium, nickel, copper, yttrium, zirconium, molybdenum, silver, tantalum, or tungsten, or an alloy containing the same as a main component. Use as structure. For example, a single layer structure of an aluminum film containing silicon, a two layer structure in which an aluminum film is stacked on a titanium film, a two layer structure in which an aluminum film is stacked on a tungsten film, and a copper film on a copper-magnesium-aluminum alloy film Two-layer structure to stack, two-layer structure to stack a copper film on a titanium film, two-layer structure to stack a copper film on a tungsten film, a titanium film or a titanium nitride film, and an overlay on the titanium film or titanium nitride film A three-layer structure in which an aluminum film or a copper film is stacked and a titanium film or a titanium nitride film is further formed thereon, a molybdenum film or a molybdenum nitride film, and an aluminum film or a copper layer stacked on the molybdenum film or the molybdenum nitride film A three-layer structure in which a film is stacked and a molybdenum film or a molybdenum nitride film is formed thereon, and a copper film is stacked on the tungsten film And, there is a further three-layer structure in which a tungsten film is formed thereon.
なお、インジウム錫酸化物、亜鉛酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの酸素を含む導電性材料、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料を組み合わせた積層構造とすることもできる。また、前述した金属元素を含む材料と、窒素を含む導電性材料を組み合わせた積層構造とすることもできる。また、前述した金属元素を含む材料、酸素を含む導電性材料、および窒素を含む導電性材料を組み合わせた積層構造とすることもできる。Indium tin oxide, zinc oxide, indium oxide including tungsten oxide, indium zinc oxide including tungsten oxide, indium oxide including titanium oxide, indium tin oxide including titanium oxide, indium zinc oxide, A conductive material containing oxygen such as indium tin oxide to which silicon oxide is added, or a conductive material containing nitrogen such as titanium nitride or tantalum nitride may be used. Alternatively, a stacked structure in which the above-described material containing a metal element and a conductive material containing oxygen are combined can be employed. Alternatively, a stacked structure in which the above-described material containing a metal element and a conductive material containing nitrogen are combined can be used. A stacked structure in which the above-described material containing a metal element, a conductive material containing oxygen, and a conductive material containing nitrogen can be combined.
本実施の形態では、電極１０６を、電極１０６ａ、電極１０６ｂ、および電極１０６ｃの積層とする例を示している。また、電極１０６ｂに銅を含む材料を用い、電極１０６ｂを電極１０６ａと電極１０６ｃで包むことにより、銅が酸化物半導体膜１０５への拡散することを防ぐことができる。具体的に、本実施の形態に開示するトランジスタ１００では、電極１０６ａと電極１０６ｃが電極１０６ｂの端部を超えて延伸し、電極１０６ｂの外側で接する構成とすることで、電極１０６ｂを電極１０６ａと電極１０６ｃで完全に包んでいる。In this embodiment, an example in which the electrode 106 is a stack of the electrode 106a, the electrode 106b, and the electrode 106c is described. Further, by using a material containing copper for the electrode 106b and wrapping the electrode 106b with the electrode 106a and the electrode 106c, diffusion of copper into the oxide semiconductor film 105 can be prevented. Specifically, in the transistor 100 disclosed in this embodiment, the electrode 106a and the electrode 106c extend beyond the end portion of the electrode 106b and are in contact with each other outside the electrode 106b, whereby the electrode 106b is connected to the electrode 106a. It is completely wrapped with the electrode 106c.
電極１０６ａおよび電極１０６ｃは、電極１０６ｂよりも融点が高い材料を用いて形成することが好ましい。例えば、電極１０６ｂに銅を含む材料を用いる場合、電極１０６ａおよび電極１０６ｃは、タングステン、チタン、モリブデン、クロム、タンタルなどの銅よりも融点が高い金属元素を含む材料を用いて形成することが好ましい。The electrodes 106a and 106c are preferably formed using a material having a melting point higher than that of the electrode 106b. For example, in the case where a material containing copper is used for the electrode 106b, the electrodes 106a and 106c are preferably formed using a material containing a metal element having a higher melting point than copper, such as tungsten, titanium, molybdenum, chromium, or tantalum. .
電極１０６ｂに銅を含む材料を用いることにより電極１０６の抵抗を低減することができる。また、電極１０６と同一工程で同時に形成される他の電極および配線の抵抗も低減することができるため、信号のなまりが軽減され、電気特性の良好な半導体装置を実現することができる。また、電極１０６ｂを電極１０６ａと電極１０６ｃで包むことで、銅の拡散を防ぎ、半導体装置の信頼性を向上することができる。By using a material containing copper for the electrode 106b, the resistance of the electrode 106 can be reduced. In addition, resistance of other electrodes and wirings formed simultaneously in the same process as the electrode 106 can be reduced, so that signal rounding is reduced and a semiconductor device with favorable electrical characteristics can be realized. Further, by wrapping the electrode 106b with the electrode 106a and the electrode 106c, copper diffusion can be prevented and the reliability of the semiconductor device can be improved.
電極１０６ａ、電極１０６ｂ、および電極１０６ｃの厚さは、それぞれ、５ｎｍ以上５００ｎｍ以下、より好ましくは１０ｎｍ以上３００ｎｍ以下、より好ましくは１０ｎｍ以上２００ｎｍ以下とするとよい。The thickness of each of the electrode 106a, the electrode 106b, and the electrode 106c may be 5 nm to 500 nm, more preferably 10 nm to 300 nm, and more preferably 10 nm to 200 nm.
また、本実施の形態では、電極１０７を、電極１０７ａ、電極１０７ｂ、および電極１０７ｃの積層とする例を示している。電極１０７ａ、電極１０７ｂ、および電極１０７ｃは、それぞれ、電極１０６ａ、電極１０６ｂ、および電極１０６ｃと同一工程で同時に作製することができる。In this embodiment, the electrode 107 is a stack of the electrode 107a, the electrode 107b, and the electrode 107c. The electrode 107a, the electrode 107b, and the electrode 107c can be formed at the same time in the same step as the electrode 106a, the electrode 106b, and the electrode 106c, respectively.
酸化物絶縁膜１０８は、酸素を透過する酸化物絶縁膜である。なお、酸化物絶縁膜１０８は、後に形成する酸化物絶縁膜１０９を形成する際の、酸化物半導体膜１０５へのダメージ緩和膜としても機能する。The oxide insulating film 108 is an oxide insulating film that transmits oxygen. Note that the oxide insulating film 108 also functions as a damage reducing film for the oxide semiconductor film 105 when the oxide insulating film 109 to be formed later is formed.
酸化物絶縁膜１０８としては、厚さが５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下の酸化シリコン、酸化窒化シリコン等を用いることができる。なお、本明細書中において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多い膜を指す。As the oxide insulating film 108, silicon oxide, silicon oxynitride, or the like with a thickness of 5 nm to 150 nm, preferably 5 nm to 50 nm can be used. Note that in this specification, a silicon oxynitride film refers to a film having a higher oxygen content than nitrogen as a composition, and a silicon nitride oxide film includes a nitrogen content as compared to oxygen as a composition. Refers to membranes with a lot of
また、酸化物絶縁膜１０８は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。これは、酸化物絶縁膜１０８に含まれる欠陥密度が多いと、当該欠陥に酸素が結合してしまい、酸化物絶縁膜１０８における酸素の透過量が減少してしまうためである。The oxide insulating film 108 preferably has a small amount of defects. Typically, the ESR measurement indicates that the spin density of a signal appearing at g = 2.001 derived from a dangling bond of silicon is 3 × 1017. It is preferable that the spins / cm3 or less. This is because when the density of defects included in the oxide insulating film 108 is large, oxygen is bonded to the defects and the amount of oxygen transmitted through the oxide insulating film 108 is reduced.
また、酸化物絶縁膜１０８と酸化物半導体膜１０５との界面における欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、酸化物半導体膜１０５の欠陥に由来するｇ＝１．９３に現れる信号のスピン密度が１×１０１７ｓｐｉｎｓ／ｃｍ３以下、さらには検出下限以下であることが好ましい。The amount of defects at the interface between the oxide insulating film 108 and the oxide semiconductor film 105 is preferably small. Typically, g = 1.93 derived from defects in the oxide semiconductor film 105 is determined by ESR measurement. The spin density of the signal that appears is preferably 1 × 1017 spins / cm3 or less, and more preferably the detection lower limit or less.
なお、酸化物絶縁膜１０８においては、外部から酸化物絶縁膜１０８に入った酸素が全て酸化物絶縁膜１０８の外部に移動せず、酸化物絶縁膜１０８にとどまる酸素もある。また、酸化物絶縁膜１０８に酸素が入ると共に、酸化物絶縁膜１０８に含まれる酸素が酸化物絶縁膜１０８の外部へ移動することで、酸化物絶縁膜１０８において酸素の移動が生じる場合もある。Note that in the oxide insulating film 108, all oxygen that enters the oxide insulating film 108 from the outside does not move to the outside of the oxide insulating film 108, and some oxygen remains in the oxide insulating film 108. In addition, oxygen enters the oxide insulating film 108 and oxygen contained in the oxide insulating film 108 moves to the outside of the oxide insulating film 108, whereby oxygen may move in the oxide insulating film 108. .
酸化物絶縁膜１０８として酸素を透過する酸化物絶縁膜を形成すると、酸化物絶縁膜１０８上に設けられる、酸化物絶縁膜１０９から脱離する酸素を、酸化物絶縁膜１０８を介して酸化物半導体膜１０５に移動させることができる。When an oxide insulating film that transmits oxygen is formed as the oxide insulating film 108, oxygen desorbed from the oxide insulating film 109 provided over the oxide insulating film 108 is oxidized through the oxide insulating film 108. The semiconductor film 105 can be moved.
酸化物絶縁膜１０８に接するように酸化物絶縁膜１０９が形成されている。酸化物絶縁膜１０９は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物絶縁膜である。なお、上記ＴＤＳ分析時における基板温度としては１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。An oxide insulating film 109 is formed so as to be in contact with the oxide insulating film 108. The oxide insulating film 109 is formed using an oxide insulating film containing more oxygen than that in the stoichiometric composition. Part of oxygen is released by heating from the oxide insulating film containing oxygen in excess of that in the stoichiometric composition. An oxide insulating film containing oxygen in excess of the stoichiometric composition has an oxygen desorption amount of 1.0 × 1018 atoms / cm3 or more in terms of oxygen atoms in TDS analysis. The oxide insulating film is preferably 3.0 × 1020 atoms / cm3 or more. The substrate temperature during the TDS analysis is preferably in the range of 100 ° C. to 700 ° C., or 100 ° C. to 500 ° C.
酸化物絶縁膜１０９としては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上４００ｎｍ以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。As the oxide insulating film 109, silicon oxide, silicon oxynitride, or the like with a thickness of 30 nm to 500 nm, preferably 50 nm to 400 nm can be used.
また、酸化物絶縁膜１０９は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、更には１×１０１８ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。なお、酸化物絶縁膜１０９は、酸化物絶縁膜１０８と比較して酸化物半導体膜１０５から離れているため、酸化物絶縁膜１０８より、欠陥密度が多くともよい。The oxide insulating film 109 preferably has a small amount of defects. Typically, the ESR measurement shows that the spin density of a signal appearing at d = 2.001 derived from a dangling bond of silicon is 1.5 ×. less than 1018 spins / cm3, and further preferably not larger than1 × 10 18 spins / cm 3 . Note that the oxide insulating film 109 is farther from the oxide semiconductor film 105 than the oxide insulating film 108, and thus has a higher defect density than the oxide insulating film 108.
さらに、酸化物絶縁膜１０９上に、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する窒化物絶縁膜１１０を設けることで、酸化物半導体膜１０５からの酸素の外部への拡散と、外部から酸化物半導体膜１０５への水素、水等の侵入を防ぐことができる。窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。なお、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する窒化物絶縁膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよい。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。Further, by providing the nitride insulating film 110 having a blocking effect of oxygen, hydrogen, water, alkali metal, alkaline earth metal, or the like over the oxide insulating film 109, oxygen from the oxide semiconductor film 105 is transferred to the outside. Diffusion and entry of hydrogen, water, or the like into the oxide semiconductor film 105 from the outside can be prevented. Examples of the nitride insulating film include silicon nitride, silicon nitride oxide, aluminum nitride, and aluminum nitride oxide. Note that an oxide insulating film having a blocking effect of oxygen, hydrogen, water, or the like may be provided instead of the nitride insulating film having a blocking effect of oxygen, hydrogen, water, alkali metal, alkaline earth metal, or the like. Examples of the oxide insulating film having a blocking effect of oxygen, hydrogen, water, and the like include aluminum oxide, aluminum oxynitride, gallium oxide, gallium oxynitride, yttrium oxide, yttrium oxynitride, hafnium oxide, and hafnium oxynitride.
なお、保護膜１１１の構成は上記構成に限定されず、適宜酸化物絶縁膜または窒化物絶縁膜の単層、または積層とすることができる。または、２層、４層等の積層構造を適宜用いることができる。Note that the structure of the protective film 111 is not limited to the above structure, and can be a single layer or a stacked layer of an oxide insulating film or a nitride insulating film as appropriate. Alternatively, a stacked structure of two layers, four layers, or the like can be used as appropriate.
保護膜１１１上に形成するゲート電極１１２は、ゲート電極１０３と同様の材料および方法により形成することができる。The gate electrode 112 formed over the protective film 111 can be formed using a material and a method similar to those of the gate electrode 103.
＜半導体装置の作製方法＞
次に、図１に示すトランジスタ１００の作製方法について、図２および図３を用いて説明する。なお、図２および図３は、図１（Ａ）中の一点鎖線Ａ１−Ａ２で示す部位の断面に相当する。<Method for Manufacturing Semiconductor Device>
Next, a method for manufacturing the transistor 100 illustrated in FIGS. 1A to 1C will be described with reference to FIGS. 2 and 3 correspond to a cross section of a portion indicated by a dashed-dotted line A1-A2 in FIG.
図２（Ａ）に示すように、基板１０１上にゲート電極１０３を形成し、ゲート電極１０３上にゲート絶縁膜１０４を形成する。As shown in FIG. 2A, the gate electrode 103 is formed over the substrate 101, and the gate insulating film 104 is formed over the gate electrode 103.
ここでは、基板１０１としてガラス基板を用いる。Here, a glass substrate is used as the substrate 101.
ゲート電極１０３の形成方法を以下に示す。はじめに、スパッタリング法、ＣＶＤ法、蒸着法等により、ゲート電極１０３ａおよびゲート電極１０３ｂとなる導電膜を積層し、該導電膜上にフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いてゲート電極１０３ａおよびゲート電極１０３ｂとなる導電膜の一部をエッチングして、ゲート電極１０３ａおよびゲート電極１０３ｂで構成されるゲート電極１０３を形成する。A method for forming the gate electrode 103 is described below. First, a conductive film to be the gate electrode 103a and the gate electrode 103b is stacked by a sputtering method, a CVD method, an evaporation method, or the like, and a mask is formed over the conductive film by a photolithography process. Next, part of the conductive film to be the gate electrode 103a and the gate electrode 103b is etched using the mask, so that the gate electrode 103 including the gate electrode 103a and the gate electrode 103b is formed.
なお、ゲート電極１０３は、上記形成方法の代わりに、電解メッキ法、印刷法、インクジェット法等で形成してもよい。Note that the gate electrode 103 may be formed by an electrolytic plating method, a printing method, an inkjet method, or the like instead of the above formation method.
ここでは、厚さ３５ｎｍのチタン膜及び厚さ２００ｎｍの銅膜をスパッタリング法により順に形成する。次に、フォトリソグラフィ工程によりマスクを形成し、当該マスクを用いて、銅膜の一部をウエットエッチング法により除去し、続いてチタン膜の一部をドライエッチング法により除去して、ゲート電極１０３ａおよびゲート電極１０３ｂを形成する。この後、マスクを除去する。なお、ドライエッチング法によりエッチングを行った場合、マスクを除去する前にアッシング処理を行うと、剥離液を用いたマスクの除去を容易とすることができる。Here, a 35-nm-thick titanium film and a 200-nm-thick copper film are sequentially formed by a sputtering method. Next, a mask is formed by a photolithography process, and a part of the copper film is removed by a wet etching method using the mask, and then a part of the titanium film is removed by a dry etching method. Then, the gate electrode 103b is formed. Thereafter, the mask is removed. Note that in the case where etching is performed by a dry etching method, removal of the mask using a peeling solution can be facilitated by performing ashing treatment before removing the mask.
また、ゲート電極１０３を、遮光性を有する導電性材料を用いて形成することで、バックライトなどの光源からの光が、ゲート電極１０３側から酸化物半導体膜１０５に到達しにくくすることができる。その結果、光照射によるトランジスタの電気特性の変動を抑制することができる。特に、ゲート電極１０３を、ゲート電極１０３の端部が酸化物半導体膜１０５の端部より外側に位置するように設けることで、光照射によるトランジスタの電気特性の変動をより抑制することができる。図４（Ａ）に、ゲート電極１０３の端部が酸化物半導体膜１０５の端部より外側に位置するトランジスタ１５０の断面図を示す。In addition, when the gate electrode 103 is formed using a light-blocking conductive material, light from a light source such as a backlight can hardly reach the oxide semiconductor film 105 from the gate electrode 103 side. . As a result, variation in electrical characteristics of the transistor due to light irradiation can be suppressed. In particular, when the gate electrode 103 is provided so that the end portion of the gate electrode 103 is located outside the end portion of the oxide semiconductor film 105, variation in electric characteristics of the transistor due to light irradiation can be further suppressed. FIG. 4A is a cross-sectional view of the transistor 150 in which the end portion of the gate electrode 103 is located outside the end portion of the oxide semiconductor film 105.
ゲート絶縁膜１０４は、スパッタリング法、ＣＶＤ法、蒸着法等で形成することができる。The gate insulating film 104 can be formed by a sputtering method, a CVD method, an evaporation method, or the like.
ゲート絶縁膜１０４として酸化シリコン膜、酸化窒化シリコン膜、または窒化酸化シリコン膜を形成する場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。In the case where a silicon oxide film, a silicon oxynitride film, or a silicon nitride oxide film is formed as the gate insulating film 104, a deposition gas containing silicon and an oxidation gas are preferably used as a source gas. Typical examples of the deposition gas containing silicon include silane, disilane, trisilane, and fluorinated silane. Examples of the oxidizing gas include oxygen, ozone, dinitrogen monoxide, and nitrogen dioxide.
また、ゲート絶縁膜１０４は、窒化物絶縁膜と酸化物絶縁膜をゲート電極１０３側から順に積層する積層構造としてもよい。ゲート電極１０３側に窒化物絶縁膜を設けることで、ゲート電極１０３からの不純物、代表的には、水素、窒素、アルカリ金属、またはアルカリ土類金属等が酸化物半導体膜１０５に移動することを防ぐことができる。また、酸化物半導体膜１０５側に酸化物絶縁膜を設けることで、ゲート絶縁膜１０４及び酸化物半導体膜１０５界面における欠陥準位を低減することが可能である。この結果、電気特性の劣化の少ないトランジスタを得ることができる。なお、酸化物絶縁膜として、酸化物絶縁膜１０９と同様に、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成すると、ゲート絶縁膜１０４及び酸化物半導体膜１０５界面における欠陥準位をさらに低減することが可能であるため好ましい。The gate insulating film 104 may have a stacked structure in which a nitride insulating film and an oxide insulating film are stacked in this order from the gate electrode 103 side. By providing the nitride insulating film on the gate electrode 103 side, impurities from the gate electrode 103, typically hydrogen, nitrogen, alkali metal, alkaline earth metal, or the like can move to the oxide semiconductor film 105. Can be prevented. In addition, by providing an oxide insulating film on the oxide semiconductor film 105 side, defect states at the interface between the gate insulating film 104 and the oxide semiconductor film 105 can be reduced. As a result, a transistor with little deterioration in electrical characteristics can be obtained. Note that when the oxide insulating film is formed using an oxide insulating film containing more oxygen than that in the stoichiometric composition as in the oxide insulating film 109, the gate insulating film 104 and the oxide semiconductor are formed. This is preferable because the defect level at the interface of the film 105 can be further reduced.
図４（Ｂ）に、トランジスタ１００のゲート絶縁膜１０４を、ゲート絶縁膜１０４ａとゲート絶縁膜１０４ｂの積層としたトランジスタ２００の断面図を示す。例えば、ゲート電極１０３側に設けるゲート絶縁膜１０４ａを窒化物絶縁膜とし、酸化物半導体膜１０５側に設けるゲート絶縁膜１０４ｂを酸化物絶縁膜とし、ゲート絶縁膜１０４ｂよりもゲート絶縁膜１０４ａの膜厚を厚くする。FIG. 4B is a cross-sectional view of the transistor 200 in which the gate insulating film 104 of the transistor 100 is formed by stacking the gate insulating film 104a and the gate insulating film 104b. For example, the gate insulating film 104a provided on the gate electrode 103 side is a nitride insulating film, the gate insulating film 104b provided on the oxide semiconductor film 105 side is an oxide insulating film, and the gate insulating film 104a is more than the gate insulating film 104b. Increase the thickness.
窒化物絶縁膜は酸化物絶縁膜よりも比誘電率が大きいため、ゲート絶縁膜１０４ａの膜厚を厚くしても、ゲート電極１０３に生じる電界を効率よく酸化物半導体膜１０５に伝えることができる。また、ゲート絶縁膜１０４全体を厚くすることで、ゲート絶縁膜１０４の絶縁耐圧を高めることができる。よって、半導体装置の信頼性を高めることができる。Since the nitride insulating film has a relative dielectric constant larger than that of the oxide insulating film, the electric field generated in the gate electrode 103 can be efficiently transmitted to the oxide semiconductor film 105 even when the thickness of the gate insulating film 104a is increased. . In addition, the withstand voltage of the gate insulating film 104 can be increased by increasing the thickness of the gate insulating film 104 as a whole. Thus, the reliability of the semiconductor device can be improved.
また、ゲート絶縁膜１０４は、欠陥の少ない第１の窒化物絶縁膜と、水素ブロッキング性の高い第２の窒化物絶縁膜と、酸化物絶縁膜とが、ゲート電極１０３側から順に積層される積層構造とすることができる。ゲート絶縁膜１０４に、欠陥の少ない第１の窒化物絶縁膜を用いることで、ゲート絶縁膜１０４の絶縁耐圧を向上させることができる。また、ゲート絶縁膜１０４に、水素ブロッキング性の高い第２の窒化物絶縁膜を設けることで、ゲート電極１０３及び第１の窒化物絶縁膜に含まれる水素が酸化物半導体膜１０５に移動することを防ぐことができる。In the gate insulating film 104, a first nitride insulating film with few defects, a second nitride insulating film with high hydrogen blocking properties, and an oxide insulating film are stacked in this order from the gate electrode 103 side. It can be a laminated structure. By using the first nitride insulating film with few defects as the gate insulating film 104, the withstand voltage of the gate insulating film 104 can be improved. In addition, by providing the gate insulating film 104 with the second nitride insulating film with high hydrogen blocking property, hydrogen contained in the gate electrode 103 and the first nitride insulating film can move to the oxide semiconductor film 105. Can be prevented.
第１の窒化物絶縁膜、第２の窒化物絶縁膜の作製方法の一例を以下に示す。はじめに、シラン、窒素、及びアンモニアの混合ガスを原料ガスとして用いたプラズマＣＶＤ法により、欠陥の少ない窒化シリコン膜を第１の窒化物絶縁膜として形成する。次に、原料ガスを、シラン及び窒素の混合ガスに切り替えて、水素濃度が少なく、且つ水素をブロッキングすることが可能な窒化シリコン膜を第２の窒化物絶縁膜として成膜する。このような形成方法により、欠陥が少なく、且つ水素のブロッキング性を有する窒化物絶縁膜が積層されたゲート絶縁膜１０４を形成することができる。An example of a method for manufacturing the first nitride insulating film and the second nitride insulating film is described below. First, a silicon nitride film with few defects is formed as a first nitride insulating film by a plasma CVD method using a mixed gas of silane, nitrogen, and ammonia as a source gas. Next, the source gas is switched to a mixed gas of silane and nitrogen, and a silicon nitride film having a low hydrogen concentration and capable of blocking hydrogen is formed as a second nitride insulating film. With such a formation method, the gate insulating film 104 in which a nitride insulating film with few defects and a hydrogen blocking property is stacked can be formed.
また、ゲート絶縁膜１０４は、不純物のブロッキング性が高い第３の窒化物絶縁膜と、欠陥の少ない第１の窒化物絶縁膜と、水素ブロッキング性の高い第２の窒化物絶縁膜と、酸化物絶縁膜とが、ゲート電極１０３側から順に積層される積層構造とすることができる。ゲート絶縁膜１０４に、不純物のブロッキング性が高い第３の窒化物絶縁膜を設けることで、ゲート電極１０３からの不純物、代表的には、水素、窒素、アルカリ金属、またはアルカリ土類金属等が酸化物半導体膜１０５に移動することを防ぐことができる。The gate insulating film 104 includes a third nitride insulating film having a high impurity blocking property, a first nitride insulating film having few defects, a second nitride insulating film having a high hydrogen blocking property, A stacked structure in which a physical insulating film is sequentially stacked from the gate electrode 103 side can be employed. By providing the gate insulating film 104 with a third nitride insulating film with high impurity blocking properties, impurities from the gate electrode 103, typically hydrogen, nitrogen, alkali metal, alkaline earth metal, or the like can be obtained. Migration to the oxide semiconductor film 105 can be prevented.
第１の窒化物絶縁膜乃至第３の窒化物絶縁膜の作製方法の一例を以下に示す。はじめに、シラン、窒素、及びアンモニアの混合ガスを原料ガスとして用いたプラズマＣＶＤ法により、不純物のブロッキング性が高い窒化シリコン膜を第３の窒化物絶縁膜として形成する。次に、アンモニアの流量の増加させることで、欠陥の少ない窒化シリコン膜を第１の窒化物絶縁膜として形成する。次に、原料ガスを、シラン及び窒素の混合ガスに切り替えて、水素濃度が少なく、且つ水素をブロッキングすることが可能な窒化シリコン膜を第２の窒化物絶縁膜として成膜する。このような形成方法により、欠陥が少なく、且つ不純物のブロッキング性を有する窒化物絶縁膜が積層されたゲート絶縁膜１０４を形成することができる。An example of a method for manufacturing the first nitride insulating film to the third nitride insulating film is described below. First, a silicon nitride film having high impurity blocking properties is formed as a third nitride insulating film by a plasma CVD method using a mixed gas of silane, nitrogen, and ammonia as a source gas. Next, by increasing the flow rate of ammonia, a silicon nitride film with few defects is formed as the first nitride insulating film. Next, the source gas is switched to a mixed gas of silane and nitrogen, and a silicon nitride film having a low hydrogen concentration and capable of blocking hydrogen is formed as a second nitride insulating film. With such a formation method, the gate insulating film 104 in which a nitride insulating film with few defects and an impurity blocking property is stacked can be formed.
また、ゲート絶縁膜１０４として酸化ガリウム膜を形成する場合、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成することができる。In the case where a gallium oxide film is formed as the gate insulating film 104, the gate insulating film 104 can be formed using a MOCVD (Metal Organic Chemical Vapor Deposition) method.
なお、必要に応じて、基板１０１及びゲート電極１０３の間に下地絶縁膜として機能する絶縁膜を設けることができる。該絶縁膜としては、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、酸化アルミニウム、酸化窒化アルミニウム等がある。なお、該絶縁膜として、窒化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、酸化アルミニウム等を用いることで、基板１０１から不純物、代表的にはアルカリ金属、水、水素等の酸化物半導体膜１０５への拡散を抑制することができる。Note that an insulating film functioning as a base insulating film can be provided between the substrate 101 and the gate electrode 103 as needed. Examples of the insulating film include silicon oxide, silicon oxynitride, silicon nitride, silicon nitride oxide, gallium oxide, hafnium oxide, yttrium oxide, aluminum oxide, and aluminum oxynitride. Note that as the insulating film, silicon nitride, gallium oxide, hafnium oxide, yttrium oxide, aluminum oxide, or the like is used, so that the substrate 101 can be transferred to the oxide semiconductor film 105 such as an impurity, typically an alkali metal, water, or hydrogen. Can be suppressed.
下地絶縁膜として機能する絶縁膜は、スパッタリング法、ＣＶＤ法等により形成することができる。The insulating film functioning as a base insulating film can be formed by a sputtering method, a CVD method, or the like.
次に、図２（Ｂ）に示すように、ゲート絶縁膜１０４上に酸化物半導体膜１０５を形成する。Next, as illustrated in FIG. 2B, the oxide semiconductor film 105 is formed over the gate insulating film 104.
酸化物半導体膜１０５の形成方法について、以下に説明する。ゲート絶縁膜１０４上に、酸化物半導体膜１０５となる酸化物半導体膜を形成する。次に、酸化物半導体膜上にフォトリソグラフィ工程によりマスクを形成した後、該マスクを用いて酸化物半導体膜の一部をエッチングすることで、図２（Ｂ）に示すような、素子分離された酸化物半導体膜を形成する。A method for forming the oxide semiconductor film 105 is described below. An oxide semiconductor film to be the oxide semiconductor film 105 is formed over the gate insulating film 104. Next, after a mask is formed over the oxide semiconductor film by a photolithography process, element separation as illustrated in FIG. 2B is performed by etching part of the oxide semiconductor film using the mask. An oxide semiconductor film is formed.
酸化物半導体膜１０５となる酸化物半導体膜は、スパッタリング法、塗布法、パルスレーザー蒸着法、レーザーアブレーション法、ＣＶＤ法等を用いて形成することができる。The oxide semiconductor film to be the oxide semiconductor film 105 can be formed by a sputtering method, a coating method, a pulsed laser deposition method, a laser ablation method, a CVD method, or the like.
なお、酸化物半導体膜を形成する場合、スパッタリング法でプラズマを発生させるための電源装置は、ＲＦ電源装置、ＡＣ電源装置、ＤＣ電源装置等を適宜用いることができる。Note that in the case of forming an oxide semiconductor film, an RF power supply device, an AC power supply device, a DC power supply device, or the like can be used as appropriate as a power supply device for generating plasma by a sputtering method.
スパッタリングガスは、希ガス（代表的にはアルゴン）雰囲気、酸素雰囲気、希ガス及び酸素の混合ガスを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。As the sputtering gas, a rare gas (typically argon) atmosphere, an oxygen atmosphere, or a mixed gas of a rare gas and oxygen is used as appropriate. Note that in the case of a mixed gas of a rare gas and oxygen, it is preferable to increase the gas ratio of oxygen to the rare gas.
また、スパッタリングターゲットは、形成する酸化物半導体膜の組成にあわせて、適宜選択すればよい。A sputtering target may be selected as appropriate in accordance with the composition of the oxide semiconductor film to be formed.
高純度真性または実質的に高純度真性である酸化物半導体膜を得るためには、チャンバー内を高真空排気するのみならずスパッタガスの高純度化も必要である。スパッタガスとして用いる酸素ガスやアルゴンガスは、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下、より好ましくは−１２０℃以下にまで高純度化したガスを用いることで酸化物半導体膜に水分等が取り込まれることを可能な限り防ぐことができる。In order to obtain a highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor film, it is necessary not only to evacuate the chamber but also to increase the purity of the sputtering gas. As the oxygen gas or argon gas used as the sputtering gas, a gas having a dew point of −40 ° C. or lower, preferably −80 ° C. or lower, more preferably −100 ° C. or lower, more preferably −120 ° C. or lower is used. Thus, moisture and the like can be prevented from being taken into the oxide semiconductor film as much as possible.
ここでは、酸化物半導体膜として、原子数比でＩｎ：Ｇａ：Ｚｎ＝１：１：１のＩｎ−Ｇａ−Ｚｎ酸化物ターゲットを用いたスパッタリング法により、厚さ３５ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を形成する。次に、該酸化物半導体膜上にマスクを形成し、該酸化物半導体膜の一部を選択的にエッチングすることで、酸化物半導体膜１０５を形成する。Here, as the oxide semiconductor film, an In—Ga—Zn oxide with a thickness of 35 nm is formed by a sputtering method using an In—Ga: Zn = 1: 1: 1 In—Ga—Zn oxide target with an atomic ratio. A material film is formed. Next, a mask is formed over the oxide semiconductor film, and part of the oxide semiconductor film is selectively etched, so that the oxide semiconductor film 105 is formed.
こののち、第１の加熱処理を行ってもよい。第１の加熱処理によって、酸化物半導体膜１０５に含まれる水素、水等を脱離させ、酸化物半導体膜１０５に含まれる水素濃度及び水濃度を低減することができる。該加熱処理の温度は、代表的には、３００℃以上４００℃以下、好ましくは３２０℃以上３７０℃以下とする。After that, first heat treatment may be performed. By the first heat treatment, hydrogen, water, and the like contained in the oxide semiconductor film 105 can be eliminated, so that the hydrogen concentration and the water concentration in the oxide semiconductor film 105 can be reduced. The temperature of the heat treatment is typically 300 ° C to 400 ° C, preferably 320 ° C to 370 ° C.
第１の加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いることで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱処理時間を短縮することができる。For the first heat treatment, an electric furnace, an RTA apparatus, or the like can be used. By using the RTA apparatus, heat treatment can be performed at a temperature equal to or higher than the strain point of the substrate for a short time. Therefore, the heat treatment time can be shortened.
第１の加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい。また、窒素または希ガス雰囲気で加熱処理した後、酸素または超乾燥空気雰囲気で加熱してもよい。この結果、酸化物半導体膜１０５中に含まれる水素、水等を脱離させると共に、酸化物半導体膜１０５中に酸素を供給することができる。この結果、酸化物半導体膜１０５中に含まれる酸素欠損量を低減することができる。The first heat treatment is performed in an atmosphere of nitrogen, oxygen, ultra-dry air (air with a water content of 20 ppm or less, preferably 1 ppm or less, preferably 10 ppb or less), or a rare gas (such as argon or helium). Just do it. Note that it is preferable that hydrogen, water, and the like be not contained in the nitrogen, oxygen, ultra-dry air, or the rare gas. Further, after heat treatment in a nitrogen or rare gas atmosphere, the heat treatment may be performed in an oxygen or ultra-dry air atmosphere. As a result, hydrogen, water, and the like contained in the oxide semiconductor film 105 can be eliminated and oxygen can be supplied into the oxide semiconductor film 105. As a result, the amount of oxygen vacancies contained in the oxide semiconductor film 105 can be reduced.
次に、図２（Ｃ）に示すように、電極１０６ａおよび電極１０７ａとなる導電膜１２６ａと、電極１０６ｂおよび電極１０７ｂとなる導電膜１２６ｂを順に形成する。導電膜１２６ａおよび導電膜１２６ｂは、スパッタリング法、ＣＶＤ法、蒸着法等を用いて形成する。Next, as illustrated in FIG. 2C, a conductive film 126a to be the electrode 106a and the electrode 107a and a conductive film 126b to be the electrode 106b and the electrode 107b are formed in this order. The conductive film 126a and the conductive film 126b are formed by a sputtering method, a CVD method, an evaporation method, or the like.
なお、電極１０６ａおよび電極１０７ａとなる導電膜１２６ａは、タングステン、チタン、モリブデン、クロム、またはタンタル単体若しくはタンタル合金等の、酸素と結合しやすい金属元素を含む導電材料を用いることが好ましい。この結果、酸化物半導体膜１０５に含まれる酸素と電極１０６ａおよび電極１０７ａを形成する導電材料とが結合し、酸化物半導体膜１０５において、酸素欠損領域が形成される。また、酸化物半導体膜１０５に電極１０６ａおよび電極１０７ａを形成する導電材料の構成元素の一部が混入する場合もある。これらの結果、酸化物半導体膜１０５中の、電極１０６ａおよび電極１０７ａと接する領域近傍に、低抵抗領域が形成される。低抵抗領域は、導電性が高いため、酸化物半導体膜１０５と電極１０６ａおよび電極１０７ａとの接触抵抗を低減することが可能であり、トランジスタのオン電流を増大させることが可能となる。Note that the conductive film 126a to be the electrode 106a and the electrode 107a is preferably formed using a conductive material containing a metal element that easily binds to oxygen, such as tungsten, titanium, molybdenum, chromium, tantalum alone, or a tantalum alloy. As a result, oxygen contained in the oxide semiconductor film 105 and the conductive material forming the electrodes 106a and 107a are combined, so that an oxygen-deficient region is formed in the oxide semiconductor film 105. In some cases, part of the constituent elements of the conductive material forming the electrodes 106 a and 107 a is mixed in the oxide semiconductor film 105. As a result, a low resistance region is formed in the oxide semiconductor film 105 in the vicinity of a region in contact with the electrode 106a and the electrode 107a. Since the low resistance region has high conductivity, the contact resistance between the oxide semiconductor film 105, the electrode 106a, and the electrode 107a can be reduced, and the on-state current of the transistor can be increased.
また、電極１０６ａおよび電極１０７ａを、上記酸素と結合しやすい導電材料と、窒化チタン、窒化タンタル、ルテニウム等の酸素と結合しにくい導電材料との積層構造としてもよい。Alternatively, the electrode 106a and the electrode 107a may each have a stacked structure of a conductive material that is easily bonded to oxygen and a conductive material that is not easily bonded to oxygen, such as titanium nitride, tantalum nitride, or ruthenium.
本実施の形態では、導電膜１２６ａとして厚さ３０ｎｍのタングステン膜をスパッタリング法により形成する。また、導電膜１２６ｂとして厚さ２００ｎｍの銅膜をスパッタリング法により形成する。また、導電膜１２６ｂ上に、フォトリソグラフィ工程によりマスク１３１を形成する。In this embodiment, a 30-nm-thick tungsten film is formed as the conductive film 126a by a sputtering method. Further, a 200-nm-thick copper film is formed as the conductive film 126b by a sputtering method. In addition, a mask 131 is formed over the conductive film 126b by a photolithography process.
次に、図２（Ｄ）に示すように、マスク１３１を用いて導電膜１２６ｂの一部をエッチングし、電極１０６ｂおよび電極１０７ｂを形成する。導電膜１２６ｂのエッチングは、ドライエッチング法でもウエットエッチング法でもよく、両方を用いてもよい。本実施の形態では、ウエットエッチング法により導電膜１２６ｂの一部を除去して、電極１０６ｂおよび電極１０７ｂを形成する。Next, as illustrated in FIG. 2D, part of the conductive film 126b is etched using a mask 131, so that the electrode 106b and the electrode 107b are formed. The conductive film 126b may be etched by a dry etching method or a wet etching method, or both methods may be used. In this embodiment, a part of the conductive film 126b is removed by a wet etching method to form the electrode 106b and the electrode 107b.
電極１０６ｂおよび電極１０７ｂの形成工程において、エッチング溶液中に溶け出した導電膜１２６ｂを構成する金属元素の一部が導電膜１２６ａに付着する場合がある。本実施の形態では、導電膜１２６ｂとして銅を含む材料を用いるため、導電膜１２６ａ上に銅が残留もしくは再付着する。しかしながら、導電膜１２６ａがブロッキング層として機能し、該金属元素が酸化物半導体膜１０５に移動することを防ぐことができる。In the formation process of the electrode 106b and the electrode 107b, part of the metal element included in the conductive film 126b dissolved in the etching solution may adhere to the conductive film 126a. In this embodiment, since a material containing copper is used for the conductive film 126b, copper remains or reattaches over the conductive film 126a. However, the conductive film 126a functions as a blocking layer, so that the metal element can be prevented from moving to the oxide semiconductor film 105.
次に、電極１０６ｂ、電極１０７ｂ、および導電膜１２６ａを覆って、導電膜１２６ｃを形成する。導電膜１２６ｃは、導電膜１２６ａと同様の材料を用いて形成してもよいし、異なる材料を用いて形成してもよい。本実施の形態では、導電膜１２６ｃとして厚さ３０ｎｍのタングステン膜をスパッタリング法により形成する。なお、前述した、導電膜１２６ａ上に付着した金属元素は、導電膜１２６ａと導電膜１２６ｃの界面に残存する。Next, the conductive film 126c is formed so as to cover the electrode 106b, the electrode 107b, and the conductive film 126a. The conductive film 126c may be formed using a material similar to that of the conductive film 126a, or may be formed using a different material. In this embodiment, a 30-nm-thick tungsten film is formed as the conductive film 126c by a sputtering method. Note that the above-described metal element attached to the conductive film 126a remains at the interface between the conductive film 126a and the conductive film 126c.
次に、図３（Ａ）に示すように、導電膜１２６ｃ上に、フォトリソグラフィ工程によりマスク１３２を形成する。マスク１３２は、電極１０６ｂおよび電極１０７ｂを完全に覆うように、電極１０６ｂおよび電極１０７ｂの端部を超えて形成する。Next, as illustrated in FIG. 3A, a mask 132 is formed over the conductive film 126c by a photolithography process. The mask 132 is formed beyond the ends of the electrode 106b and the electrode 107b so as to completely cover the electrode 106b and the electrode 107b.
続いて、図３（Ｂ）に示すように、マスク１３２を用いて導電膜１２６ａおよび導電膜１２６ｃの一部を選択的に除去する。導電膜１２６ａおよび導電膜１２６ｃのエッチングは、ドライエッチング法でもウエットエッチング法でもよく、両方を用いてもよい。本実施の形態では、ドライエッチング法により導電膜１２６ａおよび導電膜１２６ｃの一部を除去して、電極１０６ａ、電極１０６ｃ、電極１０７ａ、および電極１０７ｃを形成する。Next, as illustrated in FIG. 3B, part of the conductive film 126a and the conductive film 126c is selectively removed using a mask 132. The conductive film 126a and the conductive film 126c may be etched by a dry etching method or a wet etching method, or both of them may be used. In this embodiment, the conductive film 126a and the conductive film 126c are partly removed by a dry etching method, so that the electrode 106a, the electrode 106c, the electrode 107a, and the electrode 107c are formed.
このようにして、電極１０６および電極１０７を形成することができる。また、電極１０６および電極１０７の形成により、酸化物半導体膜１０５の一部が露出する。図３（Ｂ）に、電極１０６および電極１０７の形成により露出された領域を、領域１３３として示す。In this manner, the electrode 106 and the electrode 107 can be formed. In addition, formation of the electrode 106 and the electrode 107 exposes part of the oxide semiconductor film 105. FIG. 3B illustrates a region exposed by formation of the electrode 106 and the electrode 107 as a region 133.
また、導電膜１２６ａと導電膜１２６ｃのエッチングにより、導電膜１２６ａと導電膜１２６ｃの界面に残っていた金属元素（本実施の形態では銅元素。）が領域１３３に付着し、領域１３３の表面および表面近傍が汚染される。Further, by etching of the conductive film 126a and the conductive film 126c, a metal element (a copper element in this embodiment) remaining at the interface between the conductive film 126a and the conductive film 126c is attached to the region 133, and the surface of the region 133 and The vicinity of the surface is contaminated.
特に、ドライエッチング法により導電膜１２６ａと導電膜１２６ｃをエッチングする場合は、エッチング条件によって導電膜１２６ａと導電膜１２６ｃのみがエッチングされやすくなる。このため、導電膜１２６ａと導電膜１２６ｃの界面に残っていた金属元素が、露出した酸化物半導体膜１０５表面に再付着しやすい。よって、導電膜１２６ａと導電膜１２６ｃのエッチング後に、領域１３３に付着した該金属元素を除去するための洗浄処理を行うことが好ましい。In particular, when the conductive film 126a and the conductive film 126c are etched by a dry etching method, only the conductive film 126a and the conductive film 126c are likely to be etched depending on etching conditions. Therefore, the metal element remaining at the interface between the conductive film 126a and the conductive film 126c is likely to reattach to the exposed surface of the oxide semiconductor film 105. Therefore, after the conductive film 126a and the conductive film 126c are etched, cleaning treatment for removing the metal element attached to the region 133 is preferably performed.
当該洗浄処理は、例えばＴＭＡＨ（Ｔｅｔｒａｍｅｔｈｙｌａｍｍｏｎｉｕｍ Ｈｙｄｒｏｘｉｄｅ）溶液などのアルカリ性の溶液、希フッ酸、シュウ酸、リン酸などの酸性の溶液、またはプラズマ処理（酸素プラズマ処理など）により行うことができる。本実施の形態では、リン酸を０．８５ｗｔ％含む水溶液を用いて、３０秒間の洗浄処理を行う。The cleaning treatment can be performed by, for example, an alkaline solution such as a TMAH (Tetramethylammonium Hydroxide) solution, an acidic solution such as dilute hydrofluoric acid, oxalic acid, or phosphoric acid, or a plasma treatment (oxygen plasma treatment or the like). In this embodiment mode, a cleaning process for 30 seconds is performed using an aqueous solution containing 0.85 wt% phosphoric acid.
なお、図３（Ｃ）に示すように、当該洗浄処理により領域１３３の酸化物半導体膜１０５の一部がエッチングされ、酸化物半導体膜１０５の他の部分よりも厚さが薄くなる場合がある。また、当該洗浄処理は、導電膜１２６ａと導電膜１２６ｃのエッチング後であれば、マスク１３２の除去前に行ってもよいし、除去後に行ってもよい。Note that as illustrated in FIG. 3C, part of the oxide semiconductor film 105 in the region 133 is etched by the cleaning treatment, and the thickness may be thinner than the other part of the oxide semiconductor film 105. . Further, the cleaning treatment may be performed before or after the removal of the mask 132 as long as the conductive film 126a and the conductive film 126c are etched.
また、当該洗浄処理の後、酸化物半導体膜１０５を酸素雰囲気で発生させたプラズマに曝し、酸化物半導体膜１０５に酸素を供給することができる。酸化雰囲気としては、酸素、オゾン、一酸化二窒素、二酸化窒素等の雰囲気がある。さらに、当該プラズマ処理において、基板１０１側にバイアスを印加しない状態で発生したプラズマに酸化物半導体膜１０５を曝すことが好ましい。この結果、酸化物半導体膜１０５にダメージを与えず、且つ酸素を供給することが可能であり、酸化物半導体膜１０５に含まれる酸素欠損量を低減することができる。また、エッチング処理により酸化物半導体膜１０５の表面に残存する不純物、例えば、フッ素、塩素等のハロゲン等を除去することができる。また、当該プラズマ処理を３００℃以上で加熱しながら行うことが好ましい。プラズマ中の酸素と酸化物半導体膜１０５に含まれる水素が結合し、水となる。基板が加熱されているため、当該水は酸化物半導体膜１０５から脱離する。この結果、酸化物半導体膜１０５に含まれる水素及び水の含有量を低減することができる。After the cleaning treatment, the oxide semiconductor film 105 can be exposed to plasma generated in an oxygen atmosphere so that oxygen is supplied to the oxide semiconductor film 105. Examples of the oxidizing atmosphere include oxygen, ozone, dinitrogen monoxide, and nitrogen dioxide. Further, in the plasma treatment, the oxide semiconductor film 105 is preferably exposed to plasma generated without applying a bias to the substrate 101 side. As a result, oxygen can be supplied without damaging the oxide semiconductor film 105, and the amount of oxygen vacancies contained in the oxide semiconductor film 105 can be reduced. Further, impurities remaining on the surface of the oxide semiconductor film 105 such as halogen such as fluorine or chlorine can be removed by the etching treatment. Moreover, it is preferable to perform the said plasma processing, heating at 300 degreeC or more. Oxygen in the plasma and hydrogen contained in the oxide semiconductor film 105 are combined to form water. Since the substrate is heated, the water is released from the oxide semiconductor film 105. As a result, the contents of hydrogen and water contained in the oxide semiconductor film 105 can be reduced.
次に、図３（Ｄ）に示すように、酸化物半導体膜１０５、電極１０６、および電極１０７の上に、酸化物絶縁膜１０８を形成する。次に、酸化物絶縁膜１０８上に酸化物絶縁膜１０９を形成する。Next, as illustrated in FIG. 3D, the oxide insulating film 108 is formed over the oxide semiconductor film 105, the electrode 106, and the electrode 107. Next, the oxide insulating film 109 is formed over the oxide insulating film 108.
なお、酸化物絶縁膜１０８を形成した後、大気に曝すことなく、連続的に酸化物絶縁膜１０９を形成することが好ましい。酸化物絶縁膜１０８を形成した後、大気開放せず、原料ガスの流量、圧力、高周波電力及び基板温度の一以上を調整して、酸化物絶縁膜１０９を連続的に形成することで、酸化物絶縁膜１０８及び酸化物絶縁膜１０９における界面の大気成分由来の不純物濃度を低減することができると共に、酸化物絶縁膜１０９に含まれる酸素を酸化物半導体膜１０５に移動させることが可能であり、酸化物半導体膜１０５の酸素欠損量を低減することができる。Note that after the oxide insulating film 108 is formed, the oxide insulating film 109 is preferably formed continuously without being exposed to the air. After the oxide insulating film 108 is formed, the oxide insulating film 109 is continuously formed by adjusting one or more of the flow rate, pressure, high-frequency power, and substrate temperature of the source gas without opening to the atmosphere. The impurity concentration derived from atmospheric components at the interface between the oxide insulating film 108 and the oxide insulating film 109 can be reduced, and oxygen contained in the oxide insulating film 109 can be moved to the oxide semiconductor film 105. In addition, the amount of oxygen vacancies in the oxide semiconductor film 105 can be reduced.
酸化物絶縁膜１０８としては、酸化シリコン膜または酸化窒化シリコン膜を用いることが好ましい。酸化物絶縁膜１０８に用いる酸化シリコン膜または酸化窒化シリコン膜は、例えば、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を２８０℃以上４００℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を２０Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２５０Ｐａ以下とし、処理室内に設けられる電極に高周波電力を供給する条件により形成することができる。As the oxide insulating film 108, a silicon oxide film or a silicon oxynitride film is preferably used. The silicon oxide film or the silicon oxynitride film used for the oxide insulating film 108 is, for example, a method in which a substrate placed in a processing chamber evacuated in a plasma CVD apparatus is held at 280 ° C. or higher and 400 ° C. or lower and a raw material is stored in the processing chamber. The pressure in the processing chamber can be set to 20 Pa to 250 Pa, more preferably 100 Pa to 250 Pa by introducing a gas, and the electrode can be formed under conditions for supplying high-frequency power to an electrode provided in the processing chamber.
酸化シリコン膜または酸化窒化シリコン膜を形成するための原料ガスとして、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。As a source gas for forming the silicon oxide film or the silicon oxynitride film, a deposition gas containing silicon and an oxidation gas are preferably used. Typical examples of the deposition gas containing silicon include silane, disilane, trisilane, and fluorinated silane. Examples of the oxidizing gas include oxygen, ozone, dinitrogen monoxide, and nitrogen dioxide.
上記条件を用いることで、酸化物絶縁膜１０８として酸素を透過する酸化物絶縁膜を形成することができる。また、酸化物絶縁膜１０８を設けることで、酸化物絶縁膜１０９の形成工程における酸化物半導体膜１０５へのダメージを低減することが可能である。By using the above conditions, an oxide insulating film that transmits oxygen can be formed as the oxide insulating film 108. Further, by providing the oxide insulating film 108, damage to the oxide semiconductor film 105 in the step of forming the oxide insulating film 109 can be reduced.
当該成膜条件において、基板温度を上記温度とすることで、シリコン及び酸素の結合力が強くなる。この結果、酸化物絶縁膜１０８として、酸素が透過し、緻密であり、且つ硬い酸化物絶縁膜、代表的には、２５℃において０．５重量％のフッ酸を用いた場合のエッチング速度が１０ｎｍ／分以下、好ましくは８ｎｍ／分以下である酸化シリコン膜または酸化窒化シリコン膜を形成することができる。Under the film forming conditions, the bonding temperature between silicon and oxygen is increased by setting the substrate temperature to the above temperature. As a result, the oxide insulating film 108 has a high etching rate when oxygen is permeated, dense, and hard oxide insulating film, typically 0.5 wt% hydrofluoric acid at 25 ° C. A silicon oxide film or a silicon oxynitride film with a thickness of 10 nm / min or less, preferably 8 nm / min or less can be formed.
また、加熱をしながら酸化物絶縁膜１０８を形成することで、当該工程において酸化物半導体膜１０５に含まれる水素、水等を脱離させることができる。具体的には、基板１０１を２８０℃以上４００℃以下に保持しながら酸化物絶縁膜１０８を形成することで、酸化物半導体膜１０５に含まれる水素、水等を脱離させることができる。酸化物半導体膜１０５に含まれる水素は、プラズマ中で発生した酸素ラジカルと結合し、水となる。酸化物絶縁膜１０８の成膜工程において基板が加熱されているため、酸素及び水素の結合により生成された水は、酸化物半導体膜から脱離する。即ち、プラズマＣＶＤ法によって酸化物絶縁膜１０８を形成することで、酸化物半導体膜に含まれる水及び水素の含有量を低減することができる。In addition, by forming the oxide insulating film 108 while heating, hydrogen, water, and the like contained in the oxide semiconductor film 105 can be eliminated in this step. Specifically, by forming the oxide insulating film 108 while keeping the substrate 101 at 280 ° C. or higher and 400 ° C. or lower, hydrogen, water, and the like contained in the oxide semiconductor film 105 can be desorbed. Hydrogen contained in the oxide semiconductor film 105 is combined with oxygen radicals generated in plasma to be water. Since the substrate is heated in the step of forming the oxide insulating film 108, water generated by the combination of oxygen and hydrogen is released from the oxide semiconductor film. That is, when the oxide insulating film 108 is formed by a plasma CVD method, the content of water and hydrogen contained in the oxide semiconductor film can be reduced.
また、酸化物絶縁膜１０８を形成する工程において加熱するため、酸化物半導体膜１０５が露出された状態での加熱時間が少なく、加熱処理による酸化物半導体膜からの酸素の脱離量を低減することができる。即ち、酸化物半導体膜中に含まれる酸素欠損量を低減することができる。In addition, since heating is performed in the step of forming the oxide insulating film 108, the heating time in a state where the oxide semiconductor film 105 is exposed is short, and the amount of released oxygen from the oxide semiconductor film due to heat treatment is reduced. be able to. That is, the amount of oxygen vacancies contained in the oxide semiconductor film can be reduced.
さらには、処理室の圧力を１００Ｐａ以上２５０Ｐａ以下とすることで、酸化物絶縁膜１０８に含まれる水の含有量が少なくなるため、トランジスタ１００の電気特性のばらつきを低減すると共に、しきい値電圧の変動を抑制することができる。Further, when the pressure in the treatment chamber is set to 100 Pa or more and 250 Pa or less, the amount of water contained in the oxide insulating film 108 is reduced, so that variation in electrical characteristics of the transistor 100 is reduced and threshold voltage is reduced. Fluctuations can be suppressed.
また、処理室の圧力を１００Ｐａ以上２５０Ｐａ以下とすることで、酸化物絶縁膜１０８を成膜する際に、酸化物半導体膜１０５へのダメージを低減することが可能であり、酸化物半導体膜１０５に含まれる酸素欠損量を低減することができる。特に、酸化物絶縁膜１０８または後に形成される酸化物絶縁膜１０９の成膜温度を高くする、代表的には２２０℃より高い温度とすることで、酸化物半導体膜１０５に含まれる酸素の一部が脱離し、酸素欠損が形成されやすい。In addition, by setting the pressure in the treatment chamber to 100 Pa to 250 Pa, damage to the oxide semiconductor film 105 can be reduced when the oxide insulating film 108 is formed. The amount of oxygen deficiency contained in can be reduced. In particular, by increasing the deposition temperature of the oxide insulating film 108 or the oxide insulating film 109 formed later, typically higher than 220 ° C., oxygen in the oxide semiconductor film 105 is reduced. The part is detached and oxygen vacancies are easily formed.
また、トランジスタの信頼性を高めるため、後に形成する酸化物絶縁膜１０９を、膜中の欠陥量が少ない成膜条件を用いて形成すると、酸化物絶縁膜１０９からの酸素脱離量が低減しやすくなる。すると、酸化物絶縁膜１０９からの酸素供給により、酸化物半導体膜１０５の酸素欠損を補填することが困難となる場合がある。しかしながら、処理室の圧力を１００Ｐａ以上２５０Ｐａ以下とし、酸化物絶縁膜１０８の成膜時における酸化物半導体膜１０５へのダメージを低減することで、酸化物絶縁膜１０９からの酸素供給量が少なくても、酸化物半導体膜１０５中の酸素欠損を低減することが可能となる。Further, in order to increase the reliability of the transistor, when the oxide insulating film 109 to be formed later is formed using deposition conditions with a small amount of defects in the film, the amount of oxygen desorbed from the oxide insulating film 109 is reduced. It becomes easy. Then, oxygen supply from the oxide insulating film 109 may be difficult to compensate for oxygen vacancies in the oxide semiconductor film 105 in some cases. However, the pressure in the treatment chamber is set to 100 Pa to 250 Pa, and the amount of oxygen supplied from the oxide insulating film 109 is reduced by reducing damage to the oxide semiconductor film 105 when the oxide insulating film 108 is formed. In addition, oxygen vacancies in the oxide semiconductor film 105 can be reduced.
なお、シリコンを含む堆積性気体に対する酸化性気体量を１００倍以上とすることで、酸化物絶縁膜１０８に含まれる水素含有量を低減することが可能である。この結果、酸化物半導体膜１０５に混入する水素量を低減できるため、トランジスタのしきい値電圧のマイナスシフトを抑制することができる。Note that the amount of hydrogen contained in the oxide insulating film 108 can be reduced by increasing the amount of the oxidizing gas with respect to the deposition gas containing silicon by 100 times or more. As a result, the amount of hydrogen mixed in the oxide semiconductor film 105 can be reduced, so that a negative shift in the threshold voltage of the transistor can be suppressed.
本実施の形態では、酸化物絶縁膜１０８として、シラン及び一酸化二窒素を原料ガスとしたプラズマＣＶＤ法により、厚さ５０ｎｍの酸化窒化シリコン膜を形成する。当該条件により、酸素が透過する酸化窒化シリコン膜を形成することができる。In this embodiment, a 50-nm-thick silicon oxynitride film is formed as the oxide insulating film 108 by a plasma CVD method using silane and dinitrogen monoxide as a source gas. Under such conditions, a silicon oxynitride film through which oxygen passes can be formed.
酸化物絶縁膜１０９としては、酸化シリコン膜または酸化窒化シリコン膜を用いることが好ましい。酸化物絶縁膜１０９に用いる酸化シリコン膜または酸化窒化シリコン膜は、例えば、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上２８０℃以下、さらに好ましくは２００℃以上２４０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件により形成することができる。As the oxide insulating film 109, a silicon oxide film or a silicon oxynitride film is preferably used. The silicon oxide film or the silicon oxynitride film used for the oxide insulating film 109 is, for example, a substrate placed in a vacuum evacuated processing chamber of a plasma CVD apparatus at 180 ° C. to 280 ° C., more preferably 200 ° C. to 240 ° C. The pressure in the processing chamber is set to 100 Pa or more and 250 Pa or less, more preferably 100 Pa or more and 200 Pa or less by introducing the raw material gas into the processing chamber, and the electrode provided in the processing chamber is 0.17 W / cm2 or more and 0.00. 5W / cm2 or less, more preferably it can be formed by conditions for supplying high-frequency power of 0.25 W / cm2 or more 0.35 W / cm2 or less.
酸化物絶縁膜１０９の成膜条件として、上記圧力の反応室において上記パワー密度の高周波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、酸化物絶縁膜１０９中における酸素含有量が化学量論比よりも多くなる。一方、基板温度が、上記温度で形成された膜では、シリコンと酸素の結合力が弱いため、後の工程の加熱処理により膜中の酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物絶縁膜を形成することができる。また、酸化物半導体膜１０５上に酸化物絶縁膜１０８が設けられている。このため、酸化物絶縁膜１０９の形成工程において、酸化物絶縁膜１０８が酸化物半導体膜１０５の保護膜となる。この結果、酸化物半導体膜１０５へのダメージを低減しつつ、パワー密度の高い高周波電力を用いて酸化物絶縁膜１０９を形成することができる。As the conditions for forming the oxide insulating film 109, by supplying high-frequency power having the above power density in the reaction chamber at the above pressure, the decomposition efficiency of the source gas in plasma is increased, oxygen radicals are increased, and the source gas is oxidized. Therefore, the oxygen content in the oxide insulating film 109 becomes higher than the stoichiometric ratio. On the other hand, in a film formed at the above substrate temperature, since the bonding force between silicon and oxygen is weak, part of oxygen in the film is released by heat treatment in a later step. As a result, an oxide insulating film containing more oxygen than that in the stoichiometric composition and from which part of oxygen is released by heating can be formed. An oxide insulating film 108 is provided over the oxide semiconductor film 105. Therefore, the oxide insulating film 108 serves as a protective film for the oxide semiconductor film 105 in the step of forming the oxide insulating film 109. As a result, the oxide insulating film 109 can be formed using high-frequency power with high power density while reducing damage to the oxide semiconductor film 105.
なお、酸化物絶縁膜１０９の成膜条件において、酸化性気体に対するシリコンを含む堆積性気体の流量を増加することで、酸化物絶縁膜１０９の欠陥量を低減することが可能である。代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が６×１０１７ｓｐｉｎｓ／ｃｍ３未満、好ましくは３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは１．５×１０１７ｓｐｉｎｓ／ｃｍ３以下である欠陥量の少ない酸化物絶縁膜を形成することができる。この結果トランジスタの信頼性を高めることができる。Note that the amount of defects in the oxide insulating film 109 can be reduced by increasing the flow rate of the deposition gas containing silicon with respect to the oxidizing gas under the deposition conditions of the oxide insulating film 109. Typically, by ESR measurement, the spin density of a signal appearing at g = 2.001 derived from a dangling bond of silicon is less than 6 × 1017 spins / cm3 , preferably 3 × 1017 spins / cm3 or less. An oxide insulating film with a small amount of defects that is preferably 1.5 × 1017 spins / cm3 or less can be formed. As a result, the reliability of the transistor can be improved.
本実施の形態では、酸化物絶縁膜１０９として、シラン及び一酸化二窒素を原料ガスとしたプラズマＣＶＤ法により、厚さ４００ｎｍの酸化窒化シリコン膜を形成する。In this embodiment, a 400-nm-thick silicon oxynitride film is formed as the oxide insulating film 109 by a plasma CVD method using silane and dinitrogen monoxide as a source gas.
次に、加熱処理を行う。該加熱処理の温度は、代表的には、１５０℃以上４００℃以下、好ましくは３００℃以上４００℃以下、好ましくは３２０℃以上３７０℃以下とする。Next, heat treatment is performed. The temperature of the heat treatment is typically 150 ° C to 400 ° C, preferably 300 ° C to 400 ° C, preferably 320 ° C to 370 ° C.
該加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いることで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱処理時間を短縮することができる。For the heat treatment, an electric furnace, an RTA apparatus, or the like can be used. By using the RTA apparatus, heat treatment can be performed at a temperature equal to or higher than the strain point of the substrate for a short time. Therefore, the heat treatment time can be shortened.
加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい。The heat treatment may be performed in an atmosphere of nitrogen, oxygen, ultra-dry air (air with a water content of 20 ppm or less, preferably 1 ppm or less, preferably 10 ppb or less), or a rare gas (such as argon or helium). Note that it is preferable that hydrogen, water, and the like be not contained in the nitrogen, oxygen, ultra-dry air, or the rare gas.
当該加熱処理により、酸化物絶縁膜１０９に含まれる酸素の一部を酸化物半導体膜１０５に移動させ、酸化物半導体膜１０５に含まれる酸素欠損を補填することが可能である。この結果、酸化物半導体膜１０５に含まれる酸素欠損量をさらに低減することができる。Through the heat treatment, part of oxygen contained in the oxide insulating film 109 can be moved to the oxide semiconductor film 105, so that oxygen vacancies contained in the oxide semiconductor film 105 can be filled. As a result, the amount of oxygen vacancies contained in the oxide semiconductor film 105 can be further reduced.
また、酸化物絶縁膜１０８及び酸化物絶縁膜１０９に水、水素等が含まる場合、水、水素等をブロッキングする機能を有する窒化物絶縁膜１１０を後に形成し、加熱処理を行うと、酸化物絶縁膜１０８及び酸化物絶縁膜１０９に含まれる水、水素等が、酸化物半導体膜１０５に移動し、酸化物半導体膜１０５に欠陥が生じてしまう。しかしながら、当該加熱により、酸化物絶縁膜１０８及び酸化物絶縁膜１０９に含まれる水、水素等を脱離させることが可能であり、トランジスタの電気特性のばらつきを低減すると共に、しきい値電圧の変動を抑制することができる。In the case where the oxide insulating film 108 and the oxide insulating film 109 include water, hydrogen, and the like, a nitride insulating film 110 having a function of blocking water, hydrogen, and the like is formed later, and heat treatment is performed. Water, hydrogen, and the like contained in the material insulating film 108 and the oxide insulating film 109 move to the oxide semiconductor film 105, so that defects occur in the oxide semiconductor film 105. However, the heat can release water, hydrogen, and the like contained in the oxide insulating film 108 and the oxide insulating film 109, thereby reducing variation in electrical characteristics of the transistor and reducing the threshold voltage. Variations can be suppressed.
なお、加熱しながら酸化物絶縁膜１０９を、酸化物絶縁膜１０８上に形成することで、酸化物半導体膜１０５に酸素を移動させ、酸化物半導体膜１０５に含まれる酸素欠損を補填することが可能であるため、当該加熱処理を行わなくともよい。Note that by forming the oxide insulating film 109 over the oxide insulating film 108 with heating, oxygen can be transferred to the oxide semiconductor film 105 so that oxygen vacancies in the oxide semiconductor film 105 are filled. Since it is possible, it is not necessary to perform the heat treatment.
ここでは、窒素及び酸素の混合ガス雰囲気で、３５０℃、１時間の加熱処理を行う。Here, heat treatment is performed at 350 ° C. for one hour in a mixed gas atmosphere of nitrogen and oxygen.
また、一対の電極１０６、電極１０７を形成する際、導電膜のエッチングによって、酸化物半導体膜１０５はダメージを受け、酸化物半導体膜１０５のバックチャネル（酸化物半導体膜１０５において、ゲート電極１０３と対向する面と反対側の面）側に酸素欠損が生じる。しかし、酸化物絶縁膜１０９に化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を適用することで、加熱処理によって当該バックチャネル側に生じた酸素欠損を修復することができる。これにより、酸化物半導体膜１０５に含まれる欠陥を低減することができるため、トランジスタ１００の信頼性を向上させることができる。Further, when the pair of electrodes 106 and 107 is formed, the oxide semiconductor film 105 is damaged by etching of the conductive film, and the back channel of the oxide semiconductor film 105 (the oxide semiconductor film 105 includes the gate electrode 103 and the back electrode). Oxygen deficiency occurs on the side opposite to the opposite surface. However, by applying an oxide insulating film containing more oxygen than the stoichiometric composition to the oxide insulating film 109, oxygen vacancies generated on the back channel side by heat treatment can be repaired. it can. Accordingly, defects included in the oxide semiconductor film 105 can be reduced, so that the reliability of the transistor 100 can be improved.
次に、スパッタリング法、ＣＶＤ法等により、窒化物絶縁膜１１０を形成する。Next, the nitride insulating film 110 is formed by a sputtering method, a CVD method, or the like.
なお、窒化物絶縁膜１１０をプラズマＣＶＤ法で形成する場合、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を３００℃以上４００℃以下、さらに好ましくは３２０℃以上３７０℃以下にとすることで、緻密な窒化物絶縁膜を形成できるため好ましい。Note that in the case where the nitride insulating film 110 is formed by a plasma CVD method, the substrate placed in the evacuated processing chamber of the plasma CVD apparatus is set to 300 ° C. or higher and 400 ° C. or lower, more preferably 320 ° C. or higher and 370 ° C. or lower. It is preferable because a dense nitride insulating film can be formed.
窒化物絶縁膜１１０としてプラズマＣＶＤ法により形成した窒化シリコン膜を用いる場合、原料ガスとして、シリコンを含む堆積性気体、窒素、及びアンモニアを用いことが好ましい。原料ガスとして、窒素と比較して少量のアンモニアを用いることで、プラズマ中でアンモニアが解離し、活性種が発生する。当該活性種が、シリコンを含む堆積性気体に含まれるシリコン及び水素の結合、及び窒素の三重結合を切断する。この結果、シリコン及び窒素の結合が促進され、シリコン及び水素の結合が少なく、欠陥が少なく、緻密な窒化シリコン膜を形成することができる。一方、原料ガスにおいて、窒素に対するアンモニアの量が多いと、シリコンを含む堆積性気体及び窒素それぞれの分解が進まず、シリコン及び水素結合が残存して膜中の欠陥が増大し、且つ粗な窒化シリコン膜が形成されてしまう。このため、原料ガスにおいて、アンモニアに対する窒素の流量比を５以上５０以下、好ましくは１０以上５０以下とすることが好ましい。When a silicon nitride film formed by a plasma CVD method is used as the nitride insulating film 110, it is preferable to use a deposition gas containing silicon, nitrogen, and ammonia as a source gas. By using a small amount of ammonia as a source gas compared to nitrogen, ammonia is dissociated in plasma and active species are generated. The active species breaks the bond between silicon and hydrogen contained in the deposition gas containing silicon and the triple bond of nitrogen. As a result, the bonding between silicon and nitrogen is promoted, the bonding between silicon and hydrogen is small, the number of defects is small, and a dense silicon nitride film can be formed. On the other hand, if the amount of ammonia in the source gas is large with respect to nitrogen, the decomposition of the deposition gas containing silicon and nitrogen does not proceed, the silicon and hydrogen bonds remain, the defects in the film increase, and rough nitridation occurs. A silicon film is formed. For this reason, in the source gas, the flow rate ratio of nitrogen to ammonia is preferably 5 or more and 50 or less, more preferably 10 or more and 50 or less.
本実施の形態では、シラン、窒素、及びアンモニアを原料ガスとしたプラズマＣＶＤ法により、厚さ１００ｎｍの窒化シリコン膜を形成する。In this embodiment, a silicon nitride film with a thickness of 100 nm is formed by a plasma CVD method using silane, nitrogen, and ammonia as source gases.
以上の工程により、酸化物絶縁膜１０８、酸化物絶縁膜１０９、及び窒化物絶縁膜１１０で構成される保護膜１１１を形成することができる。Through the above steps, the protective film 111 including the oxide insulating film 108, the oxide insulating film 109, and the nitride insulating film 110 can be formed.
次に、加熱処理を行ってもよい。該加熱処理の温度は、代表的には、１５０℃以上４００℃以下、好ましくは３００℃以上４００℃以下、好ましくは３２０℃以上３７０℃以下とする。Next, heat treatment may be performed. The temperature of the heat treatment is typically 150 ° C to 400 ° C, preferably 300 ° C to 400 ° C, preferably 320 ° C to 370 ° C.
ゲート電極１０３及び後に形成するゲート電極１１２を電気的に接続させる場合は、ここで、ゲート絶縁膜１０４、酸化物絶縁膜１０８、酸化物絶縁膜１０９、及び窒化物絶縁膜１１０に開口部を形成する。In the case where the gate electrode 103 and the gate electrode 112 to be formed later are electrically connected, openings are formed in the gate insulating film 104, the oxide insulating film 108, the oxide insulating film 109, and the nitride insulating film 110 here. To do.
次に、ゲート電極１１２を形成する。ゲート電極１１２の形成方法を以下に示す。はじめに、スパッタリング法、ＣＶＤ法、蒸着法等により導電膜を形成し、導電膜上にフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜の一部をエッチングして、ゲート電極１１２を形成する。Next, the gate electrode 112 is formed. A method for forming the gate electrode 112 is described below. First, a conductive film is formed by a sputtering method, a CVD method, an evaporation method, or the like, and a mask is formed over the conductive film by a photolithography process. Next, part of the conductive film is etched using the mask to form the gate electrode 112.
なお、図１（Ｃ）に示すように、チャネル幅方向において、酸化物半導体膜１０５の外側にゲート電極１１２の端部が位置するように、ゲート電極１１２を形成する。Note that as illustrated in FIG. 1C, the gate electrode 112 is formed so that the end portion of the gate electrode 112 is positioned outside the oxide semiconductor film 105 in the channel width direction.
本実施の形態では、厚さ１００ｎｍの酸化シリコンを有するＩＴＯ膜をスパッタリング法により形成する。次に、フォトリソグラフィ工程によりマスクを形成し、当該マスクを用いて酸化シリコンを有するＩＴＯ膜をウエットエッチングして、ゲート電極１１２を形成する。この後、加熱処理を行ってもよい。In this embodiment, an ITO film containing silicon oxide with a thickness of 100 nm is formed by a sputtering method. Next, a mask is formed by a photolithography process, and the ITO film containing silicon oxide is wet etched using the mask to form the gate electrode 112. Thereafter, heat treatment may be performed.
以上の工程により、トランジスタ１００を作製することができる。Through the above steps, the transistor 100 can be manufactured.
本実施の形態に示すトランジスタは、第１のゲート電極及び第２のゲート電極の間に酸化物半導体膜が設けられるデュアルゲート構造のトランジスタであって、トランジスタのチャネル幅方向において、第１のゲート電極及び第２のゲート電極の端部はそれぞれ、酸化物半導体膜の端部より外側に位置することで、酸化物半導体膜１０５の端部に、ゲート電極１１２の電界の影響を与えることが可能であり、酸化物半導体膜１０５の全体をチャネルとして機能させることができる。この結果、トランジスタのオン電流を増大させると共に、電界効果移動度を高めることが可能である。The transistor described in this embodiment is a dual-gate transistor in which an oxide semiconductor film is provided between a first gate electrode and a second gate electrode. The transistor includes a first gate in the channel width direction of the transistor. Since the end portions of the electrode and the second gate electrode are located outside the end portion of the oxide semiconductor film, the end portion of the oxide semiconductor film 105 can be affected by the electric field of the gate electrode 112. Thus, the entire oxide semiconductor film 105 can function as a channel. As a result, the on-state current of the transistor can be increased and the field effect mobility can be increased.
また、本実施の形態に示すトランジスタは、第１のゲート電極及び第２のゲート電極を有するため、それぞれのゲート電極が外部からの電界を遮蔽することが可能である。この結果、ストレス試験の劣化が抑制されると共に、異なるドレイン電圧におけるオン電流の立ち上がり電圧の変動を抑制することができる。この結果、電気特性の優れたトランジスタを有する半導体装置を得ることができる。また、信頼性の高い半導体装置を得ることができる。In addition, since the transistor described in this embodiment includes the first gate electrode and the second gate electrode, each gate electrode can shield an electric field from the outside. As a result, deterioration of the stress test can be suppressed, and fluctuations in the rising current of the on-current at different drain voltages can be suppressed. As a result, a semiconductor device having a transistor with excellent electrical characteristics can be obtained. In addition, a highly reliable semiconductor device can be obtained.
本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及び方法などと適宜組み合わせて用いることができる。The structures and methods described in this embodiment can be combined as appropriate with any of the structures and methods described in the other embodiments and examples.
（実施の形態２）
実施の形態１に半導体装置の一例として示したトランジスタ１００と異なる構成を有するトランジスタ２５０について図面を参照して説明する。(Embodiment 2)
A transistor 250 having a structure different from that of the transistor 100 described as an example of the semiconductor device in Embodiment 1 is described with reference to drawings.
図５に、トランジスタ２５０の上面図及び断面図を示す。トランジスタ２５０は、チャネルエッチ型のトランジスタである。5A and 5B are a top view and a cross-sectional view of the transistor 250. FIG. The transistor 250 is a channel etch type transistor.
図５（Ａ）はトランジスタ２５０の上面図である。また、図５（Ｂ）は、図５（Ａ）中の一点鎖線Ａ３−Ａ４で示す部位の断面図であり、図５（Ｃ）は、図５（Ａ）中の一点鎖線Ｂ３−Ｂ４で示す部位の断面図である。また、図５（Ｄ）は、図５（Ｂ）に示す部位２１５および部位２１６の拡大図である。なお、図５（Ｂ）は、トランジスタ２５０のチャネル長方向の断面であり、図５（Ｃ）は、トランジスタ２５０のチャネル幅方向の断面である。FIG. 5A is a top view of the transistor 250. 5B is a cross-sectional view of a portion indicated by dashed-dotted line A3-A4 in FIG. 5A, and FIG. 5C is indicated by dashed-dotted line B3-B4 in FIG. It is sectional drawing of the site | part shown. FIG. 5D is an enlarged view of the portion 215 and the portion 216 illustrated in FIG. 5B is a cross section in the channel length direction of the transistor 250, and FIG. 5C is a cross section in the channel width direction of the transistor 250.
トランジスタ２５０は、電極１０６ｂおよび電極１０７ｂの形状がトランジスタ１００と異なる。トランジスタ２５０は、電極１０６ｂおよび電極１０７ｂを、ゲート電極１０３と重畳しないように形成することで段差を軽減し、上層に形成する絶縁膜や導電膜の被覆をより良好なものとすることができる。The shape of the electrode 106b and the electrode 107b of the transistor 250 is different from that of the transistor 100. In the transistor 250, the step is reduced by forming the electrode 106b and the electrode 107b so as not to overlap with the gate electrode 103, so that the insulating film or the conductive film formed in an upper layer can be covered more favorably.
本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及び方法などと適宜組み合わせて用いることができる。The structures and methods described in this embodiment can be combined as appropriate with any of the structures and methods described in the other embodiments and examples.
（実施の形態３）
本実施の形態では、本発明の一態様である半導体装置について、図面を用いて説明する。なお、本実施の形態では、表示装置を例にして本発明の一態様である半導体装置を説明する。また、本実施の形態では、半導体膜として酸化物半導体膜を用いて説明する。(Embodiment 3)
In this embodiment, a semiconductor device which is one embodiment of the present invention will be described with reference to drawings. Note that in this embodiment, a semiconductor device which is one embodiment of the present invention is described using a display device as an example. In this embodiment, an oxide semiconductor film is used as the semiconductor film.
図６（Ａ）に、半導体装置の一例を示す。図６（Ａ）に示す半導体装置は、画素部４０１と、走査線駆動回路４０４と、信号線駆動回路４０６と、各々が平行または略平行に配設され、且つ走査線駆動回路４０４によって電位が制御されるｍ本の走査線４０７と、各々が平行または略平行に配設され、且つ信号線駆動回路４０６によって電位が制御されるｎ本の信号線４０９と、を有する。さらに、画素部４０１はマトリクス状に配設された複数の画素４１１を有する。また、走査線４０７に沿って、各々が平行または略平行に配設された容量線４１５を有する。なお、容量線４１５は、信号線４０９に沿って、各々が平行または略平行に配設されていてもよい。また、走査線駆動回路４０４及び信号線駆動回路４０６をまとめて駆動回路部という場合がある。FIG. 6A illustrates an example of a semiconductor device. In the semiconductor device illustrated in FIG. 6A, the pixel portion 401, the scan line driver circuit 404, and the signal line driver circuit 406 are provided in parallel or substantially in parallel, and the potential is supplied by the scan line driver circuit 404. There are m scanning lines 407 to be controlled, and n signal lines 409 that are arranged in parallel or substantially in parallel and whose potential is controlled by the signal line driver circuit 406. Further, the pixel portion 401 includes a plurality of pixels 411 arranged in a matrix. Further, along the scanning line 407, there are capacitive lines 415 arranged in parallel or substantially in parallel. Note that the capacitor lines 415 may be arranged in parallel or substantially in parallel along the signal line 409. In some cases, the scanning line driver circuit 404 and the signal line driver circuit 406 are collectively referred to as a driver circuit portion.
各走査線４０７は、画素部４０１においてｍ行ｎ列に配設された画素４１１のうち、いずれかの行に配設されたｎ個の画素４１１と電気的に接続される。また、各信号線４０９は、ｍ行ｎ列に配設された画素４１１のうち、いずれかの列に配設されたｍ個の画素４１１に電気的と接続される。ｍ、ｎは、ともに１以上の整数である。また、各容量線４１５は、ｍ行ｎ列に配設された画素４１１のうち、いずれかの行に配設されたｎ個の画素４１１と電気的に接続される。なお、容量線４１５が、信号線４０９に沿って、各々が平行または略平行に配設されている場合は、ｍ行ｎ列に配設された画素４１１のうち、いずれかの列に配設されたｍ個の画素４１１に電気的と接続される。Each scanning line 407 is electrically connected to n pixels 411 arranged in any row among the pixels 411 arranged in m rows and n columns in the pixel portion 401. Each signal line 409 is electrically connected to m pixels 411 arranged in any column among the pixels 411 arranged in m rows and n columns. m and n are both integers of 1 or more. Each capacitor line 415 is electrically connected to n pixels 411 arranged in any row among the pixels 411 arranged in m rows and n columns. Note that in the case where the capacitor lines 415 are arranged in parallel or substantially in parallel along the signal line 409, the capacitor lines 415 are arranged in any column among the pixels 411 arranged in m rows and n columns. The m pixels 411 are electrically connected.
図６（Ｂ）及び図６（Ｃ）は、図６（Ａ）に示す表示装置の画素４１１に用いることができる回路構成を示している。6B and 6C illustrate circuit structures that can be used for the pixel 411 of the display device illustrated in FIG.
図６（Ｂ）に示す画素４１１は、液晶素子４３２と、トランジスタ４３１＿１と、容量素子４３３＿１と、を有する。A pixel 411 illustrated in FIG. 6B includes a liquid crystal element 432, a transistor 431_1, and a capacitor 433_1.
液晶素子４３２の一対の電極の一方の電位は、画素４１１の仕様に応じて適宜設定される。液晶素子４３２は、書き込まれるデータにより配向状態が設定される。なお、複数の画素４１１のそれぞれが有する液晶素子４３２の一対の電極の一方に共通の電位（コモン電位）を与えてもよい。また、各行の画素４１１毎の液晶素子４３２の一対の電極の一方に異なる電位を与えてもよい。One potential of the pair of electrodes of the liquid crystal element 432 is appropriately set according to the specification of the pixel 411. The alignment state of the liquid crystal element 432 is set by written data. Note that a common potential may be applied to one of the pair of electrodes of the liquid crystal element 432 included in each of the plurality of pixels 411. Alternatively, a different potential may be applied to one of the pair of electrodes of the liquid crystal element 432 for each pixel 411 in each row.
例えば、液晶素子４３２を備える表示装置の駆動方法としては、ＴＮモード、ＳＴＮモード、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、またはＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。また、表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホストモードなどがある。ただし、これに限定されず、液晶素子及びその駆動方式として様々なものを用いることができる。For example, as a driving method of a display device including the liquid crystal element 432, a TN mode, an STN mode, a VA mode, an ASM (Axial Symmetrical Aligned Micro-cell) mode, an OCB (Optically Compensated Birefringence) mode, and an FLC (Frequential mode) , AFLC (Anti Ferroelectric Liquid Crystal) mode, MVA mode, PVA (Patterned Vertical Alignment) mode, IPS mode, FFS mode, TBA (Transverse Bend Alignment) mode, etc. may be used. In addition to the above-described driving methods, there are ECB (Electrically Controlled Birefringence) mode, PDLC (Polymer Dispersed Liquid Crystal) mode, PNLC (Polymer Network Liquid Host mode), and other driving methods for the display device. However, the present invention is not limited to this, and various liquid crystal elements and driving methods thereof can be used.
また、ブルー相（Ｂｌｕｅ Ｐｈａｓｅ）を示す液晶とカイラル剤とを含む液晶組成物により液晶素子を構成してもよい。ブルー相を示す液晶は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため、配向処理が不要であり、かつ、視野角依存性が小さい。In addition, a liquid crystal element may be formed using a liquid crystal composition including a liquid crystal exhibiting a blue phase and a chiral agent. A liquid crystal exhibiting a blue phase has a response speed as short as 1 msec or less and is optically isotropic. Therefore, alignment treatment is unnecessary and viewing angle dependency is small.
ｍ行ｎ列目の画素４１１において、トランジスタ４３１＿１のソース電極及びドレイン電極の一方は、信号線ＤＬ＿ｎに電気的に接続され、他方は液晶素子４３２の一対の電極の他方に電気的に接続される。また、トランジスタ４３１＿１のゲート電極は、走査線ＧＬ＿ｍに電気的に接続される。トランジスタ４３１＿１は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。In the pixel 411 in the m-th row and the n-th column, one of the source electrode and the drain electrode of the transistor 431_1 is electrically connected to the signal line DL_n, and the other is electrically connected to the other of the pair of electrodes of the liquid crystal element 432. . Further, the gate electrode of the transistor 431_1 is electrically connected to the scan line GL_m. The transistor 431_1 has a function of controlling data writing of the data signal by being turned on or off.
容量素子４３３＿１の一対の電極の一方は、電位が供給される配線（以下、容量線ＣＬ）に電気的に接続され、他方は、液晶素子４３２の一対の電極の他方に電気的に接続される。なお、容量線ＣＬの電位の値は、画素４１１の仕様に応じて適宜設定される。容量素子４３３＿１は、書き込まれたデータを保持する保持容量としての機能を有する。One of the pair of electrodes of the capacitor 433 </ b> _ <b> 1 is electrically connected to a wiring to which a potential is supplied (hereinafter, a capacitor line CL), and the other is electrically connected to the other of the pair of electrodes of the liquid crystal element 432. . Note that the value of the potential of the capacitor line CL is set as appropriate in accordance with the specification of the pixel 411. The capacitor 433_1 functions as a storage capacitor that holds written data.
例えば、図６（Ｂ）の画素４１１を有する表示装置では、走査線駆動回路４０４により各行の画素４１１を順次選択し、トランジスタ４３１＿１をオン状態にしてデータ信号のデータを書き込む。For example, in the display device including the pixel 411 in FIG. 6B, the scan line driver circuit 404 sequentially selects the pixel 411 in each row, turns on the transistor 431_1, and writes data signal data.
データが書き込まれた画素４１１は、トランジスタ４３１＿１がオフ状態になることで保持状態になる。これを行毎に順次行うことにより、画像を表示できる。The pixel 411 to which data is written is in a holding state when the transistor 431_1 is turned off. By sequentially performing this for each row, an image can be displayed.
また、図６（Ｃ）に示す画素４１１は、トランジスタ４３１＿２と、容量素子４３３＿２と、トランジスタ４３４と、発光素子４３５と、を有する。A pixel 411 illustrated in FIG. 6C includes a transistor 431_2, a capacitor 433_2, a transistor 434, and a light-emitting element 435.
トランジスタ４３１＿２のソース電極及びドレイン電極の一方は、データ信号が与えられる配線（以下、信号線ＤＬ＿ｎという）に電気的に接続される。さらに、トランジスタ４３１＿２のゲート電極は、ゲート信号が与えられる配線（以下、走査線ＧＬ＿ｍという）に電気的に接続される。One of a source electrode and a drain electrode of the transistor 431_2 is electrically connected to a wiring to which a data signal is supplied (hereinafter referred to as a signal line DL_n). Further, the gate electrode of the transistor 431_2 is electrically connected to a wiring to which a gate signal is supplied (hereinafter referred to as a scanning line GL_m).
トランジスタ４３１＿２は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。The transistor 431_2 has a function of controlling data writing of the data signal by being turned on or off.
容量素子４３３＿２の一対の電極の一方は、電位が与えられる配線（以下、電位供給線ＶＬ＿ａという）に電気的に接続され、他方は、トランジスタ４３１＿２のソース電極及びドレイン電極の他方に電気的に接続される。One of the pair of electrodes of the capacitor 433_2 is electrically connected to a wiring to which a potential is applied (hereinafter referred to as a potential supply line VL_a), and the other is electrically connected to the other of the source electrode and the drain electrode of the transistor 431_2. Is done.
容量素子４３３＿２は、書き込まれたデータを保持する保持容量としての機能を有する。The capacitor 433_2 functions as a storage capacitor that stores written data.
トランジスタ４３４のソース電極及びドレイン電極の一方は、電位供給線ＶＬ＿ａに電気的に接続される。さらに、トランジスタ４３４のゲート電極は、トランジスタ４３１＿２のソース電極及びドレイン電極の他方に電気的に接続される。One of a source electrode and a drain electrode of the transistor 434 is electrically connected to the potential supply line VL_a. Further, the gate electrode of the transistor 434 is electrically connected to the other of the source electrode and the drain electrode of the transistor 431_2.
発光素子４３５のアノード及びカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続され、他方は、トランジスタ４３４のソース電極及びドレイン電極の他方に電気的に接続される。One of an anode and a cathode of the light-emitting element 435 is electrically connected to the potential supply line VL_b, and the other is electrically connected to the other of the source electrode and the drain electrode of the transistor 434.
発光素子４３５としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子ともいう）などを用いることができる。ただし、発光素子４３５としては、これに限定されず、無機材料からなる無機ＥＬ素子を用いても良い。As the light-emitting element 435, for example, an organic electroluminescence element (also referred to as an organic EL element) or the like can be used. However, the light-emitting element 435 is not limited thereto, and an inorganic EL element made of an inorganic material may be used.
なお、電位供給線ＶＬ＿ａ及び電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与えられ、他方には、低電源電位ＶＳＳが与えられる。Note that one of the potential supply line VL_a and the potential supply line VL_b is supplied with the high power supply potential VDD, and the other is supplied with the low power supply potential VSS.
図６（Ｃ）の画素４１１を有する表示装置では、走査線駆動回路４０４により各行の画素４１１を順次選択し、トランジスタ４３１＿２をオン状態にしてデータ信号のデータを書き込む。In the display device including the pixel 411 in FIG. 6C, the pixel 411 in each row is sequentially selected by the scan line driver circuit 404, the transistor 431_2 is turned on, and the data signal is written.
データが書き込まれた画素４１１は、トランジスタ４３１＿２がオフ状態になることで保持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタ４３４のソース電極とドレイン電極の間に流れる電流量が制御され、発光素子４３５は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。The pixel 411 to which data is written is brought into a holding state when the transistor 431_2 is turned off. Further, the amount of current flowing between the source electrode and the drain electrode of the transistor 434 is controlled in accordance with the potential of the written data signal, and the light emitting element 435 emits light with luminance corresponding to the amount of flowing current. By sequentially performing this for each row, an image can be displayed.
次いで、画素４１１に液晶素子を用いた液晶表示装置の具体的な例について説明する。ここでは、図６（Ｂ）に示す画素４１１の上面図を図７に示す。Next, a specific example of a liquid crystal display device using a liquid crystal element for the pixel 411 will be described. Here, a top view of the pixel 411 illustrated in FIG. 6B is illustrated in FIG.
図７において、走査線として機能する電極３０４ｃは、信号線に略直交する方向（図中左右方向）に延伸して設けられている。信号線として機能する電極３１３ｄは、走査線に略直交する方向（図中上下方向）に延伸して設けられている。容量線として機能する電極３１３ｆは、信号線と平行方向に延伸して設けられている。なお、走査線として機能する電極３０４ｃは、走査線駆動回路４０４（図５（Ａ）を参照。）と電気的に接続されており、信号線として機能する電極３１３ｄ及び容量線として機能する電極３１３ｆは、信号線駆動回路４０６（図６（Ａ）を参照。）に電気的に接続されている。In FIG. 7, the electrode 304c functioning as a scanning line is provided to extend in a direction substantially orthogonal to the signal line (left and right direction in the figure). The electrode 313d functioning as a signal line is provided so as to extend in a direction (vertical direction in the drawing) substantially orthogonal to the scanning line. The electrode 313f functioning as a capacitor line is provided extending in a direction parallel to the signal line. Note that the electrode 304c functioning as a scan line is electrically connected to the scan line driver circuit 404 (see FIG. 5A), and is an electrode 313d functioning as a signal line and an electrode 313f functioning as a capacitor line. Are electrically connected to a signal line driver circuit 406 (see FIG. 6A).
トランジスタ３０３は、走査線及び信号線が交差する領域に設けられている。トランジスタ３０３は、ゲート電極として機能する電極３０４ｃ、ゲート絶縁膜（図７に図示せず。）、ゲート絶縁膜上に形成されたチャネル領域が形成される酸化物半導体膜３０８ｂ、ソース電極及びドレイン電極として機能する電極３１３ｄ、電極３１３ｅにより構成される。なお、電極３０４ｃは、走査線としても機能し、酸化物半導体膜３０８ｂと重畳する領域がトランジスタ３０３のゲート電極として機能する。また、電極３１３ｄは、信号線としても機能し、酸化物半導体膜３０８ｂと重畳する領域がトランジスタ３０３のソース電極またはドレイン電極として機能する。また、図７において、電極３０４ｃは、バックライトなどの光源からの光を遮る遮光膜として機能し、トランジスタに含まれる酸化物半導体膜３０８ｂに光が照射されず、トランジスタの電気特性の変動を抑制することができる。さらに、電極３０４ｃを、上面形状において端部が酸化物半導体膜３０８ｂの端部より外側に位置するように配置すると、外部からの光が酸化物半導体膜３０８ｂにより到達しにくくなるため、トランジスタの電気特性の変動をより抑制することができる。The transistor 303 is provided in a region where the scan line and the signal line intersect. The transistor 303 includes an electrode 304c functioning as a gate electrode, a gate insulating film (not shown in FIG. 7), an oxide semiconductor film 308b in which a channel region formed over the gate insulating film is formed, a source electrode, and a drain electrode The electrode 313d and the electrode 313e function as Note that the electrode 304 c also functions as a scan line, and a region overlapping with the oxide semiconductor film 308 b functions as a gate electrode of the transistor 303. The electrode 313d also functions as a signal line, and a region overlapping with the oxide semiconductor film 308b functions as a source electrode or a drain electrode of the transistor 303. In FIG. 7, the electrode 304 c functions as a light-blocking film that blocks light from a light source such as a backlight, and the oxide semiconductor film 308 b included in the transistor is not irradiated with light, so that variation in electrical characteristics of the transistor is suppressed. can do. Further, when the electrode 304c is arranged so that an end portion thereof is positioned outside the end portion of the oxide semiconductor film 308b in the top surface shape, light from the outside is less likely to reach the oxide semiconductor film 308b. Variations in characteristics can be further suppressed.
また、電極３１３ｅは、開口部３６２ｃにおいて、画素電極として機能する透光性を有する電極３２０ｂと電気的に接続されている。The electrode 313e is electrically connected to the light-transmitting electrode 320b functioning as a pixel electrode in the opening 362c.
容量素子３２５は、開口部３６２において容量線として機能する電極３１３ｆと接続されている。また、容量素子３２５は、ゲート絶縁膜上に形成される導電性を有する酸化物半導体膜３０８ｃと、画素電極として機能する透光性を有する電極３２０ｂと、トランジスタ３０３上に設けられる窒化物絶縁膜で形成される誘電体膜とで構成されている。ゲート絶縁膜上に形成される導電性を有する酸化物半導体膜３０８ｃは透光性を有する。即ち、容量素子３２５は透光性を有する。The capacitor 325 is connected to the electrode 313f functioning as a capacitor line in the opening 362. The capacitor 325 includes a conductive oxide semiconductor film 308 c formed over the gate insulating film, a light-transmitting electrode 320 b functioning as a pixel electrode, and a nitride insulating film provided over the transistor 303. And a dielectric film formed of The conductive oxide semiconductor film 308c formed over the gate insulating film has a light-transmitting property. That is, the capacitor 325 has a light-transmitting property.
このように容量素子３２５は透光性を有するため、画素４１１内に容量素子３２５を大きく（大面積に）形成することができる。従って、開口率を高めつつ、代表的には５５％以上、好ましくは６０％以上とすることが可能であると共に、電荷容量を増大させた半導体装置を得ることができる。例えば、解像度の高い半導体装置、例えば液晶表示装置においては、画素の面積が小さくなり、容量素子の面積も小さくなる。このため、解像度の高い半導体装置において、容量素子に蓄積される電荷容量が小さくなる。しかしながら、本実施の形態に示す容量素子３２５は透光性を有するため、当該容量素子を画素に設けることで、各画素において十分な電荷容量を得つつ、開口率を高めることができる。代表的には、画素密度が２００ｐｐｉ以上、さらには３００ｐｐｉ以上である高解像度の半導体装置に好適に用いることができる。In this manner, since the capacitor 325 has a light-transmitting property, the capacitor 325 can be formed large (in a large area) in the pixel 411. Accordingly, it is possible to obtain a semiconductor device that can be typically 55% or more, preferably 60% or more while increasing the aperture ratio, and has an increased charge capacity. For example, in a semiconductor device with high resolution, for example, a liquid crystal display device, the area of a pixel is reduced and the area of a capacitor element is also reduced. For this reason, in a semiconductor device with high resolution, the charge capacity stored in the capacitor element is reduced. However, since the capacitor 325 described in this embodiment has a light-transmitting property, the aperture ratio can be increased while obtaining a sufficient charge capacity in each pixel by providing the capacitor in the pixel. Typically, it can be suitably used for a high-resolution semiconductor device having a pixel density of 200 ppi or more, further 300 ppi or more.
また、図７に示す画素４１１は、電極３１３ｄと平行な辺が、電極３０４ｃと平行な辺よりも短い形状であり、且つ電極３１３ｆが、電極３１３ｄと平行な方向に延伸して設けられている。この結果、画素４１１に占める電極３１３ｆの面積を低減することが可能であるため、開口率を高めることができる。また、電極３１３ｆが接続電極を用いず、直接導電性を有する酸化物半導体膜３０８ｃと接するため、さらに開口率を高めることができる。In addition, the pixel 411 illustrated in FIG. 7 is provided such that a side parallel to the electrode 313d is shorter than a side parallel to the electrode 304c, and an electrode 313f extends in a direction parallel to the electrode 313d. . As a result, the area of the electrode 313f occupying the pixel 411 can be reduced, so that the aperture ratio can be increased. In addition, since the electrode 313f is in direct contact with the conductive oxide semiconductor film 308c without using a connection electrode, the aperture ratio can be further increased.
また、本発明の一態様は、高解像度の表示装置においても、開口率を高めることができるため、バックライトなどの光源の光を効率よく利用することができ、表示装置の消費電力を低減することができる。Further, according to one embodiment of the present invention, since the aperture ratio can be increased even in a high-resolution display device, light from a light source such as a backlight can be efficiently used, and power consumption of the display device can be reduced. be able to.
次いで、走査線駆動回路４０４及び信号線駆動回路４０６を含む駆動回路部（上面図を省略する。）の断面図をＣ１−Ｃ２として図８に示す。また、図６の一点鎖線Ｄ１−Ｄ２間における断面図を図９に示す。また、本実施の形態においては、縦電界方式の液晶表示装置について説明する。Next, a cross-sectional view of a driver circuit portion (a top view is omitted) including the scan line driver circuit 404 and the signal line driver circuit 406 is shown as C1-C2 in FIG. 9 is a cross-sectional view taken along the alternate long and short dash line D1-D2 in FIG. In this embodiment, a vertical electric field liquid crystal display device will be described.
本実施の形態に示す表示装置は、一対の基板（基板３０２と基板３４２）間に液晶素子３２２が挟持されている。In the display device described in this embodiment, a liquid crystal element 322 is sandwiched between a pair of substrates (a substrate 302 and a substrate 342).
液晶素子３２２は、基板３０２の上方の透光性を有する電極３２０ｂと、液晶層３２１と、液晶層３２１の配向性を制御する膜（以下、配向膜３２３、配向膜３５２という）と、導電膜３５０と、を有する。なお、透光性を有する電極３２０ｂは、液晶素子３２２の一方の電極として機能し、導電膜３５０は、液晶素子３２２の他方の電極として機能する。The liquid crystal element 322 includes a light-transmitting electrode 320b above the substrate 302, a liquid crystal layer 321, a film for controlling the alignment of the liquid crystal layer 321 (hereinafter referred to as alignment film 323 and alignment film 352), a conductive film 350. Note that the light-transmitting electrode 320 b functions as one electrode of the liquid crystal element 322, and the conductive film 350 functions as the other electrode of the liquid crystal element 322.
このように、液晶表示装置とは、液晶素子を有する装置のことをいう。なお、液晶表示装置は、複数の画素を駆動させる駆動回路等を含む。また、液晶表示装置は、別の基板上に配置された制御回路、電源回路、信号生成回路及びバックライトモジュール等を含み、液晶モジュールとよぶこともある。Thus, a liquid crystal display device refers to a device having a liquid crystal element. Note that the liquid crystal display device includes a driving circuit and the like for driving a plurality of pixels. In addition, the liquid crystal display device includes a control circuit, a power supply circuit, a signal generation circuit, a backlight module, and the like which are arranged on another substrate, and is sometimes called a liquid crystal module.
駆動回路部において、トランジスタ３０６は、ゲート電極として機能する電極３０４ａ、ゲート絶縁膜として機能する絶縁膜３０５、チャネル領域が形成される酸化物半導体膜３０８ａ、ソース電極及びドレイン電極として機能する電極３１３ａ、および電極３１３ｂにより構成される。酸化物半導体膜３０８ａは、ゲート絶縁膜として機能する絶縁膜３０５上に設けられる。In the driver circuit portion, the transistor 306 includes an electrode 304a functioning as a gate electrode, an insulating film 305 functioning as a gate insulating film, an oxide semiconductor film 308a in which a channel region is formed, an electrode 313a functioning as a source electrode and a drain electrode, And the electrode 313b. The oxide semiconductor film 308a is provided over the insulating film 305 functioning as a gate insulating film.
画素部において、トランジスタ３０３は、ゲート電極として機能する電極３０４ｃ、ゲート絶縁膜として機能する絶縁膜３０５、ゲート絶縁膜上に形成されたチャネル領域が形成される酸化物半導体膜３０８ｂ、ソース電極及びドレイン電極として機能する電極３１３ｄ、および電極３１３ｅにより構成される。酸化物半導体膜３０８ｂは、ゲート絶縁膜として機能する絶縁膜３０５上に設けられる。In the pixel portion, the transistor 303 includes an electrode 304c functioning as a gate electrode, an insulating film 305 functioning as a gate insulating film, an oxide semiconductor film 308b in which a channel region formed over the gate insulating film is formed, a source electrode, and a drain The electrode 313d functions as an electrode and the electrode 313e. The oxide semiconductor film 308b is provided over the insulating film 305 functioning as a gate insulating film.
また、画素電極として機能する透光性を有する電極３２０ｂが、絶縁膜３１４、絶縁膜３１６、および絶縁膜３１８に設けられた開口部において、電極３１３ｅと電気的に接続する。The light-transmitting electrode 320b functioning as a pixel electrode is electrically connected to the electrode 313e in the opening provided in the insulating film 314, the insulating film 316, and the insulating film 318.
また、一方の電極として機能する導電性を有する酸化物半導体膜３０８ｃ、誘電体膜として機能する絶縁膜３１８、他方の電極として機能する透光性を有する電極３２０ｂにより容量素子３２５を構成する。導電性を有する酸化物半導体膜３０８ｃは、絶縁膜３０５上に設けられる。The capacitor 325 includes the conductive oxide semiconductor film 308c functioning as one electrode, the insulating film 318 functioning as a dielectric film, and the light-transmitting electrode 320b functioning as the other electrode. The conductive oxide semiconductor film 308 c is provided over the insulating film 305.
図９に示す電極３０４ｂは、電極３０４ａ、および電極３０４ｃと同時に形成される。また、図９に示す電極３１３ｃは、電極３１３ａ、電極３１３ｂ、電極３１３ｄ、電極３１３ｅと同時に形成される。駆動回路部において、電極３０４ｂと電極３１３ｃとは、透光性を有する電極３２０ｂと同時に形成された透光性を有する電極３２０ａで電気的に接続される。The electrode 304b illustrated in FIG. 9 is formed at the same time as the electrode 304a and the electrode 304c. Further, the electrode 313c illustrated in FIG. 9 is formed at the same time as the electrode 313a, the electrode 313b, the electrode 313d, and the electrode 313e. In the driver circuit portion, the electrode 304b and the electrode 313c are electrically connected by the light-transmitting electrode 320a formed at the same time as the light-transmitting electrode 320b.
電極３０４ｂ及び透光性を有する電極３２０ａは、絶縁膜３０５、絶縁膜３１４、絶縁膜３１６および絶縁膜３１８に設けられた開口部において電気的に接続する。また、電極３１３ｃと透光性を有する電極３２０ａは、絶縁膜３１４、絶縁膜３１６および絶縁膜３１８に設けられた開口部において電気的に接続する。The electrode 304b and the light-transmitting electrode 320a are electrically connected to each other in openings provided in the insulating film 305, the insulating film 314, the insulating film 316, and the insulating film 318. In addition, the electrode 313c and the light-transmitting electrode 320a are electrically connected to each other in openings provided in the insulating film 314, the insulating film 316, and the insulating film 318.
ここで、図８および図９に示す表示装置の構成要素について、以下に説明する。Here, the components of the display device shown in FIGS. 8 and 9 will be described below.
基板３０２は、実施の形態１に示す基板１０１と同様の材料および作製方法を適宜用いて形成することができる。The substrate 302 can be formed using a material and a manufacturing method similar to those of the substrate 101 described in Embodiment 1, as appropriate.
電極３０４ａ、電極３０４ｂ、電極３０４ｃは、実施の形態１に示すゲート電極１０３と同様の材料および作製方法を適宜用いて形成することができる。The electrode 304a, the electrode 304b, and the electrode 304c can be formed as appropriate by using a material and a formation method which are similar to those of the gate electrode 103 described in Embodiment 1.
絶縁膜３０５は、実施の形態１に示すゲート絶縁膜１０４と同様の材料および作製方法を適宜用いて形成することができる。The insulating film 305 can be formed as appropriate by using a material and a formation method which are similar to those of the gate insulating film 104 described in Embodiment 1.
酸化物半導体膜３０８ａは、電極３０４ａと重畳する位置に形成され、駆動回路部のトランジスタ３０６のチャネルが形成される半導体層として機能する。また、酸化物半導体膜３０８ｂは、電極３０４ｃと重畳する位置に形成され、画素部のトランジスタ３０１のチャネルが形成される半導体層として機能する。The oxide semiconductor film 308a is formed in a position overlapping with the electrode 304a and functions as a semiconductor layer in which a channel of the transistor 306 in the driver circuit portion is formed. The oxide semiconductor film 308b is formed in a position overlapping with the electrode 304c and functions as a semiconductor layer in which a channel of the transistor 301 in the pixel portion is formed.
酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂ、及び導電性を有する酸化物半導体膜３０８ｃは、実施の形態１に示す酸化物半導体膜１０５と同様の材料および作製方法を適宜用いて形成することができる。The oxide semiconductor film 308a, the oxide semiconductor film 308b, and the conductive oxide semiconductor film 308c can be formed as appropriate by using a material and a formation method which are similar to those of the oxide semiconductor film 105 described in Embodiment 1. it can.
導電性を有する酸化物半導体膜３０８ｃは、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂと同様の金属元素を有する膜であり、且つ不純物が含まれていることを特徴とする。不純物としては、水素がある。なお、水素の代わりに不純物として、ホウ素、リン、スズ、アンチモン、希ガス元素、アルカリ金属、アルカリ土類金属等が含まれていてもよい。The conductive oxide semiconductor film 308c is a film containing a metal element similar to the oxide semiconductor film 308a and the oxide semiconductor film 308b and includes an impurity. An impurity is hydrogen. Note that boron, phosphorus, tin, antimony, a rare gas element, an alkali metal, an alkaline earth metal, or the like may be contained as an impurity instead of hydrogen.
酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂ、及び導電性を有する酸化物半導体膜３０８ｃは共に、絶縁膜３０５上に形成されるが、不純物濃度が異なる。具体的には、酸化物半導体膜３０８ａ、および酸化物半導体膜３０８ｂよりも、導電性を有する酸化物半導体膜３０８ｃの不純物濃度が高い。例えば、酸化物半導体膜３０８ａ、および酸化物半導体膜３０８ｂに含まれる水素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下であり、導電性を有する酸化物半導体膜３０８ｃに含まれる水素濃度は、８×１０１９以上、好ましくは１×１０２０ａｔｏｍｓ／ｃｍ３以上、より好ましくは５×１０２０以上である。また、酸化物半導体膜３０８ａ、３０８ｂと比較して、導電性を有する酸化物半導体膜３０８ｃに含まれる水素濃度は２倍、好ましくは１０倍以上である。The oxide semiconductor film 308a, the oxide semiconductor film 308b, and the conductive oxide semiconductor film 308c are formed over the insulating film 305, but have different impurity concentrations. Specifically, the impurity concentration of the conductive oxide semiconductor film 308c is higher than that of the oxide semiconductor film 308a and the oxide semiconductor film 308b. For example, the concentration of hydrogen contained in the oxide semiconductor film 308a and the oxide semiconductor film 308b is less than 5 × 1019 atoms / cm3 , preferably less than 5 × 1018 atoms / cm3 , preferably 1 × 1018 atoms. / Cm3 or less, more preferably 5 × 1017 atoms / cm3 or less, and further preferably 1 × 1016 atoms / cm3 or less. The concentration of hydrogen contained in the conductive oxide semiconductor film 308c is 8 × 1019 or more, preferably 1 × 1020 atoms / cm3 or more, more preferably 5 × 1020 or more. Further, the concentration of hydrogen contained in the conductive oxide semiconductor film 308c is twice as high as that of the oxide semiconductor films 308a and 308b, preferably 10 times or more.
また、導電性を有する酸化物半導体膜３０８ｃは、酸化物半導体膜３０８ａおよび酸化物半導体膜３０８ｂよりも抵抗率が低い。酸化物半導体膜３０８ａおよび酸化物半導体膜３０８ｂの抵抗率は、導電性を有する酸化物半導体膜３０８ｃの抵抗率の１×１０１倍以上１×１０８倍未満で有ることが好ましい。導電性を有する酸化物半導体膜３０８ｃの抵抗率は、代表的には１×１０−３Ωｃｍ以上１×１０４Ωｃｍ未満、さらに好ましくは、抵抗率が１×１０−３Ωｃｍ以上１×１０−１Ωｃｍ未満であるとよい。The conductive oxide semiconductor film 308c has a lower resistivity than the oxide semiconductor film 308a and the oxide semiconductor film 308b. The resistivity of the oxide semiconductor film 308a and the oxide semiconductor film 308b is preferably 1 × 101 times or more and less than 1 × 108 times the resistivity of the oxide semiconductor film 308c having conductivity. The resistivity of the oxide semiconductor film 308c having conductivity, typically 1 × 104 less than Ωcm 1 ×10 -3 Ωcm or more, and further preferably resistivity of 1 ×10 -3 Ωcm or more 1 × 10- It is good that it is less than1 Ωcm.
導電性を有する酸化物半導体膜３０８ｃは、開口部３６２において絶縁膜３１８と接する。絶縁膜３１８は、外部からの不純物、例えば、水、アルカリ金属、アルカリ土類金属等が、半導体膜へ拡散するのを防ぐ材料で形成される膜であり、更には水素を含む。
絶縁膜３１８の水素が、開口部３６２において酸化物半導体膜３０８ａおよび酸化物半導体膜３０８ｂと同時に形成された半導体膜に拡散すると、該半導体膜において水素は酸素と結合し、キャリアである電子が生成される。
また、絶縁膜３１８をプラズマＣＶＤ法またはスパッタリング法で成膜すると、開口部３６２において酸化物半導体膜３０８ａおよび酸化物半導体膜３０８ｂと同時に形成された半導体膜がプラズマに曝され、酸素欠損が生成される。当該酸素欠損に絶縁膜３１８に含まれる水素が入ることで、キャリアである電子が生成される。これらの結果、酸化物半導体膜３０８ａおよび酸化物半導体膜３０８ｂと同時に形成された半導体膜は導電性が高くなり、導電性を有する酸化物半導体膜３０８ｃとなる。即ち、導電性を有する酸化物半導体膜３０８ｃは、導電性の高い酸化物半導体膜ともいえる。また、導電性を有する酸化物半導体膜３０８ｃは、導電性の高い金属酸化物膜ともいえる。The conductive oxide semiconductor film 308 c is in contact with the insulating film 318 in the opening 362. The insulating film 318 is a film formed of a material that prevents external impurities such as water, alkali metal, alkaline earth metal, and the like from diffusing into the semiconductor film, and further contains hydrogen.
When hydrogen in the insulating film 318 is diffused into the semiconductor film formed at the same time as the oxide semiconductor film 308a and the oxide semiconductor film 308b in the opening 362, hydrogen is combined with oxygen in the semiconductor film, so that electrons serving as carriers are generated. Is done.
In addition, when the insulating film 318 is formed by a plasma CVD method or a sputtering method, the semiconductor film formed at the same time as the oxide semiconductor film 308a and the oxide semiconductor film 308b in the opening 362 is exposed to plasma, and oxygen vacancies are generated. The When hydrogen contained in the insulating film 318 enters the oxygen vacancies, electrons serving as carriers are generated. As a result, the semiconductor film formed at the same time as the oxide semiconductor film 308a and the oxide semiconductor film 308b has high conductivity, so that the oxide semiconductor film 308c has conductivity. In other words, the oxide semiconductor film 308c having conductivity can be said to be an oxide semiconductor film having high conductivity. The conductive oxide semiconductor film 308c can also be referred to as a highly conductive metal oxide film.
ただし、本発明の実施形態の一態様は、これに限定されず、導電性を有する酸化物半導体膜３０８ｃは、場合によっては、絶縁膜３１８と接していないことも可能である。Note that one embodiment of the present invention is not limited to this, and the oxide semiconductor film 308c having conductivity may not be in contact with the insulating film 318 depending on the case.
また、本発明の実施形態の一態様は、これに限定されず、導電性を有する酸化物半導体膜３０８ｃを、酸化物半導体膜３０８ａ、または酸化物半導体膜３０８ｂと別の工程で形成してもよい。その場合には、導電性を有する酸化物半導体膜３０８ｃは、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂと、異なる材質を有していても良い。例えば、導電性を有する酸化物半導体膜３０８ｃは、インジウム錫酸化物酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを含むインジウム錫酸化物等を用いて形成してもよい。One embodiment of the present invention is not limited to this, and the conductive oxide semiconductor film 308c may be formed in a different step from the oxide semiconductor film 308a or the oxide semiconductor film 308b. Good. In that case, the conductive oxide semiconductor film 308c may be formed using a material different from that of the oxide semiconductor film 308a and the oxide semiconductor film 308b. For example, the conductive oxide semiconductor film 308c includes an indium oxide containing indium tin oxide tungsten oxide, an indium zinc oxide containing tungsten oxide, an indium oxide containing titanium oxide, and an indium tin oxide containing titanium oxide. Alternatively, indium tin oxide, indium zinc oxide, indium tin oxide containing silicon oxide, or the like may be used.
本実施の形態に示す半導体装置は、トランジスタの半導体膜と同時に、容量素子の一方となる電極を形成する。また、画素電極として機能する透光性を有する導電膜を容量素子の他方の電極として用いる。よって、容量素子を形成するために、新たに導電膜を形成する工程が不要であり、半導体装置の作製工程を削減できる。また、容量素子を構成する一対の電極が透光性を有するため、容量素子は透光性を有する。この結果、容量素子の占有面積を大きくしつつ、画素の開口率を高めることができる。In the semiconductor device described in this embodiment, an electrode serving as one of capacitor elements is formed simultaneously with a semiconductor film of a transistor. A light-transmitting conductive film functioning as a pixel electrode is used as the other electrode of the capacitor. Therefore, a process for forming a new conductive film is not necessary for forming the capacitor, and the manufacturing process of the semiconductor device can be reduced. Further, since the pair of electrodes included in the capacitor has a light-transmitting property, the capacitor has a light-transmitting property. As a result, the aperture ratio of the pixel can be increased while increasing the area occupied by the capacitive element.
電極３１３ａ、電極３１３ｂ、電極３１３ｃ、電極３１３ｄ、電極３１３ｅは、実施の形態１に示す一対の電極１０６および電極１０７と同様の材料および作製方法を適宜用いて形成することができる。The electrode 313a, the electrode 313b, the electrode 313c, the electrode 313d, and the electrode 313e can be formed as appropriate by using a material and a formation method which are similar to those of the pair of electrodes 106 and 107 described in Embodiment 1.
絶縁膜３１４は、酸化物半導体膜３０８ａおよび酸化物半導体膜３０８ｂとの界面特性を向上させることが可能な材料を用いることが好ましい。絶縁膜３１４は、実施の形態１に示す酸化物絶縁膜１０８と同様の材料及び作製方法を適宜用いて形成することができる。The insulating film 314 is preferably formed using a material that can improve interface characteristics between the oxide semiconductor film 308a and the oxide semiconductor film 308b. The insulating film 314 can be formed using a material and a formation method which are similar to those of the oxide insulating film 108 described in Embodiment 1, as appropriate.
絶縁膜３１６は、実施の形態１に示す酸化物絶縁膜１０９と同様の材料及び作製方法を適宜用いて形成することができる。The insulating film 316 can be formed using a material and a formation method which are similar to those of the oxide insulating film 109 described in Embodiment 1 as appropriate.
絶縁膜３１８は、外部からの不純物、例えば、水、アルカリ金属、アルカリ土類金属等が、半導体膜へ拡散するのを防ぐ材料を用いることが好ましく、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等の窒化絶縁膜を適宜用いることができる。絶縁膜３１８の厚さは、３０ｎｍ以上２００ｎｍ以下、好ましくは５０ｎｍ以上１５０ｎｍ以下とする。絶縁膜３１８は、スパッタリング法、ＣＶＤ法等を適宜用いて形成することができる。The insulating film 318 is preferably formed using a material that prevents impurities from the outside, for example, water, alkali metal, alkaline earth metal, or the like from diffusing into the semiconductor film. Silicon nitride, silicon nitride oxide, aluminum nitride, nitride A nitride insulating film such as aluminum oxide can be used as appropriate. The thickness of the insulating film 318 is 30 nm to 200 nm, preferably 50 nm to 150 nm. The insulating film 318 can be formed using a sputtering method, a CVD method, or the like as appropriate.
なお、電極３０４ｂおよび電極３１３ｃを直接接続する構造とするには、電極３１３ｃを形成する前に、絶縁膜３０５に開口部を形成するためのマスクを形成する必要があるが、図９の接続構造であれば、当該マスクの形成が不要である。図９のように、透光性を有する電極３２０ａにより、電極３０４ｂ及び電極３１３ｃを電気的に接続することで、電極３０４ｂおよび電極３１３ｃが直接接する接続部を作製する必要が無くなる。すなわち、電極３０４ｂと電極３１３ｃを直接接続する工程よりも、フォトマスクを１枚少なくすることができる。即ち、半導体装置の作製工程を削減することが可能である。Note that in order to directly connect the electrode 304b and the electrode 313c, a mask for forming an opening in the insulating film 305 needs to be formed before the electrode 313c is formed. If so, it is not necessary to form the mask. As illustrated in FIG. 9, the electrode 304 b and the electrode 313 c are electrically connected by the light-transmitting electrode 320 a, thereby eliminating the need to form a connection portion in which the electrode 304 b and the electrode 313 c are in direct contact with each other. That is, the number of photomasks can be reduced by one as compared with the step of directly connecting the electrode 304b and the electrode 313c. That is, the number of manufacturing steps of the semiconductor device can be reduced.
透光性を有する電極３２０ａ、透光性を有する電極３２０ｂとしては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、ＩＴＯ、インジウム亜鉛酸化物、酸化シリコンを含むインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。The light-transmitting electrode 320a and the light-transmitting electrode 320b include indium oxide containing tungsten oxide, indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide, and indium tin oxide containing titanium oxide. A light-transmitting conductive material such as an oxide, ITO, indium zinc oxide, or indium tin oxide containing silicon oxide can be used.
また、電極３０４ａ、酸化物半導体膜３０８ａと重畳し、絶縁膜３１８上に形成された電極３２４ｃは、透光性を有する電極３２０ａおよび透光性を有する電極３２０ｂと同時に形成することができる。また、電極３２４ｃは、トランジスタ３０６のバックゲート電極として機能することができる。電極３２４ｃを設けることで、トランジスタ３０６を、デュアルゲート型のトランジスタとすることができる。また、電極３２４ｃは、実施の形態１に示したゲート電極１０３と同様の材料及び作製方法を適宜用いて形成することもできる。The electrode 324c which overlaps with the electrode 304a and the oxide semiconductor film 308a and is formed over the insulating film 318 can be formed at the same time as the light-transmitting electrode 320a and the light-transmitting electrode 320b. The electrode 324 c can function as a back gate electrode of the transistor 306. By providing the electrode 324c, the transistor 306 can be a dual-gate transistor. The electrode 324c can be formed using a material and a formation method which are similar to those of the gate electrode 103 described in Embodiment 1, as appropriate.
また、電極３０４ｃ、酸化物半導体膜３０８ｂと重畳し、絶縁膜３１８上に形成された電極３２４ｄは、透光性を有する電極３２０ａおよび透光性を有する電極３２０ｂと同時に形成することができる。また、電極３２４ｄは、トランジスタ３０３のバックゲート電極として機能することができる。電極３２４ｄを設けることで、トランジスタ３０３を、デュアルゲート型のトランジスタとすることができる。また、電極３２４ｄは、実施の形態１に示したゲート電極１０３と同様の材料及び作製方法を適宜用いて形成することもできる。The electrode 324d which overlaps with the electrode 304c and the oxide semiconductor film 308b and is formed over the insulating film 318 can be formed at the same time as the light-transmitting electrode 320a and the light-transmitting electrode 320b. The electrode 324d can function as a back gate electrode of the transistor 303. By providing the electrode 324d, the transistor 303 can be a dual-gate transistor. The electrode 324d can be formed using a material and a formation method which are similar to those of the gate electrode 103 described in Embodiment 1, as appropriate.
また、基板３４２上には、有色性を有する膜（以下、有色膜３４６という。）が形成されている。有色膜３４６は、カラーフィルタとしての機能を有する。また、有色膜３４６に隣接する遮光膜３４４が基板３４２上に形成される。遮光膜３４４は、ブラックマトリクスとして機能する。また、有色膜３４６は、必ずしも設ける必要はなく、例えば、表示装置が白黒の場合等によって、有色膜３４６を設けない構成としてもよい。In addition, a colored film (hereinafter referred to as a colored film 346) is formed over the substrate 342. The colored film 346 functions as a color filter. In addition, a light shielding film 344 adjacent to the colored film 346 is formed on the substrate 342. The light shielding film 344 functions as a black matrix. Further, the colored film 346 is not necessarily provided. For example, the colored film 346 may not be provided depending on the case where the display device is monochrome.
有色膜３４６としては、特定の波長帯域の光を透過する有色膜であればよく、例えば、赤色の波長帯域の光を透過する赤色（Ｒ）のカラーフィルタ、緑色の波長帯域の光を透過する緑色（Ｇ）のカラーフィルタ、青色の波長帯域の光を透過する青色（Ｂ）のカラーフィルタなどを用いることができる。The colored film 346 may be a colored film that transmits light in a specific wavelength band. For example, a red (R) color filter that transmits light in the red wavelength band, or light in the green wavelength band. A green (G) color filter, a blue (B) color filter that transmits light in a blue wavelength band, or the like can be used.
遮光膜３４４としては、特定の波長帯域の光を遮光する機能を有していればよく、金属膜または黒色顔料等を含んだ有機絶縁膜などを用いることができる。As the light-blocking film 344, it is sufficient if it has a function of blocking light in a specific wavelength band, and a metal film, an organic insulating film containing a black pigment, or the like can be used.
また、有色膜３４６上には、絶縁膜３４８が形成されている。絶縁膜３４８は、平坦化層としての機能、または有色膜３４６が含有しうる不純物を液晶素子側へ拡散するのを抑制する機能を有する。An insulating film 348 is formed on the colored film 346. The insulating film 348 has a function as a planarization layer or a function of suppressing diffusion of impurities that can be contained in the colored film 346 to the liquid crystal element side.
また、絶縁膜３４８上には、導電膜３５０が形成されている。導電膜３５０は、画素部の液晶素子が有する一対の電極の他方としての機能を有する。なお、透光性を有する電極３２０ａ、電極３２０ｂ、及び導電膜３５０上に、配向膜としての機能を有する絶縁膜を別途形成してもよい。本実施の形態では、導電膜３５０上に配向膜３５２を形成している。A conductive film 350 is formed over the insulating film 348. The conductive film 350 functions as the other of the pair of electrodes included in the liquid crystal element in the pixel portion. Note that an insulating film having a function as an alignment film may be additionally formed over the light-transmitting electrode 320a, the electrode 320b, and the conductive film 350. In this embodiment, an alignment film 352 is formed over the conductive film 350.
液晶層３２１は、シール材（図示しない）を用いて、基板３０２と基板３４２の間に封止されている。なお、シール材は、外部からの水分等の入り込みを抑制するために、無機材料と接触する構成が好ましい。The liquid crystal layer 321 is sealed between the substrate 302 and the substrate 342 using a sealant (not shown). Note that the sealing material is preferably in contact with an inorganic material in order to suppress entry of moisture and the like from the outside.
また、透光性を有する電極３２０ｂと導電膜３５０との間に、液晶層３２１の厚さ（セルギャップともいう）を維持するスペーサを設けてもよい。Further, a spacer for maintaining the thickness of the liquid crystal layer 321 (also referred to as a cell gap) may be provided between the light-transmitting electrode 320b and the conductive film 350.
図８および図９を用いて説明した半導体装置の作製方法について、図１０乃至図１９を用いて説明する。A method for manufacturing the semiconductor device described with reference to FIGS. 8 and 9 is described with reference to FIGS.
まず、基板３０２を準備する。ここでは、基板３０２としてガラス基板を用いる。First, the substrate 302 is prepared. Here, a glass substrate is used as the substrate 302.
次に、基板３０２上に導電膜を形成し、該導電膜を所望の領域に加工することで、電極３０４ａ、電極３０４ｂ、電極３０４ｃを形成する。なお、電極３０４ａ、電極３０４ｂ、電極３０４ｃの形成は、所望の領域に第１のフォトリソグラフィ工程によるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで形成することができる（図１０（Ａ）、図１５（Ａ）参照。）。Next, a conductive film is formed over the substrate 302, and the conductive film is processed into a desired region, whereby the electrode 304a, the electrode 304b, and the electrode 304c are formed. Note that the electrodes 304a, 304b, and 304c can be formed by forming a mask in a desired region by a first photolithography step and etching a region that is not covered with the mask ( (See FIGS. 10A and 15A.)
次に、基板３０２、及び電極３０４ａ、電極３０４ｂ、電極３０４ｃ上に、絶縁膜３０５を形成する（図１０（Ａ）、図１５（Ａ）参照。）。Next, the insulating film 305 is formed over the substrate 302 and the electrodes 304a, 304b, and 304c (see FIGS. 10A and 15A).
次に、絶縁膜３０５上に半導体膜３０７を形成する（図１０（Ｂ）、図１５（Ｂ）参照。）。Next, a semiconductor film 307 is formed over the insulating film 305 (see FIGS. 10B and 15B).
次に、半導体膜３０７を所望の領域に加工することで、島状の酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂ、酸化物半導体膜３０８ｄを形成する。なお、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂ、酸化物半導体膜３０８ｄの形成は、所望の領域に第２のフォトリソグラフィ工程によるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで形成することができる。エッチングとしては、ドライエッチング法、ウエットエッチング法、または双方を組み合わせたエッチング法を用いることができる（図１０（Ｃ）、図１５（Ｃ）参照。）。Next, the island-shaped oxide semiconductor film 308a, the oxide semiconductor film 308b, and the oxide semiconductor film 308d are formed by processing the semiconductor film 307 into a desired region. Note that the oxide semiconductor film 308a, the oxide semiconductor film 308b, and the oxide semiconductor film 308d are formed by forming a mask in a desired region by a second photolithography step and etching a region that is not covered with the mask. By doing so, it can be formed. As the etching, a dry etching method, a wet etching method, or an etching method in which both are combined can be used (see FIGS. 10C and 15C).
次に、第１の加熱処理を行ってもよい。第１の加熱処理は、実施の形態１に示す第１の加熱処理と同様の条件を用いる。第１の加熱処理によって、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂ、酸化物半導体膜３０８ｄに用いる酸化物半導体の結晶性を高め、さらに絶縁膜３０５、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂ、酸化物半導体膜３０８ｄから水素や水などの不純物を除去することができる。なお、酸化物半導体をエッチングする前に第１の加熱工程を行ってもよい。Next, first heat treatment may be performed. The first heat treatment uses conditions similar to those of the first heat treatment described in Embodiment 1. By the first heat treatment, crystallinity of the oxide semiconductor used for the oxide semiconductor film 308a, the oxide semiconductor film 308b, and the oxide semiconductor film 308d is increased, and further, the insulating film 305, the oxide semiconductor film 308a, and the oxide semiconductor film Impurities such as hydrogen and water can be removed from 308b and the oxide semiconductor film 308d. Note that the first heating step may be performed before the oxide semiconductor is etched.
次に、絶縁膜３０５、及び酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂ、酸化物半導体膜３０８ｄ上に、導電膜３０９および導電膜３１０を順に形成する（図１１（Ａ）、図１６（Ａ）参照。）。本実施の形態では、導電膜３０９としてタングステン膜を成膜し、導電膜３１０として銅膜を成膜する。Next, the conductive film 309 and the conductive film 310 are sequentially formed over the insulating film 305, the oxide semiconductor film 308a, the oxide semiconductor film 308b, and the oxide semiconductor film 308d (FIGS. 11A and 16A). )reference.). In this embodiment, a tungsten film is formed as the conductive film 309 and a copper film is formed as the conductive film 310.
次に、第３のフォトリソグラフィ工程により導電膜３１０上にマスクを形成し、導電膜３１０を所望の領域に加工することで、電極３１０ａ、電極３１０ｂ、電極３１０ｃ、電極３１０ｄ、および電極３１０ｅを形成する（図１１（Ｂ）、図１６（Ｂ）参照。）。Next, a mask is formed over the conductive film 310 by a third photolithography step, and the conductive film 310 is processed into a desired region, so that the electrode 310a, the electrode 310b, the electrode 310c, the electrode 310d, and the electrode 310e are formed. (See FIGS. 11B and 16B.)
電極３１０ａ、電極３１０ｂ、電極３１０ｃ、電極３１０ｄ、および電極３１０ｅの形成工程において、エッチング溶液中に溶け出した導電膜１２６ｂを構成する金属元素の一部が導電膜１２６ａに付着する場合がある。本実施の形態では、導電膜３１０として銅を含む材料を用いるため、導電膜１２６ａ上に銅元素が残留もしくは再付着する。しかしながら、導電膜３０９がブロッキング層として機能し、該金属元素が酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂ、酸化物半導体膜３０８ｄに移動することを防ぐことができる。In the formation process of the electrode 310a, the electrode 310b, the electrode 310c, the electrode 310d, and the electrode 310e, part of the metal element included in the conductive film 126b dissolved in the etching solution may adhere to the conductive film 126a. In this embodiment, since a material containing copper is used for the conductive film 310, copper element remains or reattaches over the conductive film 126a. However, the conductive film 309 functions as a blocking layer, so that the metal element can be prevented from moving to the oxide semiconductor film 308a, the oxide semiconductor film 308b, and the oxide semiconductor film 308d.
次に、電極３１０ａ、電極３１０ｂ、電極３１０ｃ、電極３１０ｄ、電極３１０ｅ、および導電膜３０９上に、導電膜３１１を形成する（図１１（Ｃ）、図１６（Ｃ）参照。）。本実施の形態では、導電膜３１１としてタングステン膜を成膜する。なお、前述した、導電膜３０９上に付着した銅元素は、導電膜１２６ａと導電膜１２６ｃの界面に残存する。Next, a conductive film 311 is formed over the electrode 310a, the electrode 310b, the electrode 310c, the electrode 310d, the electrode 310e, and the conductive film 309 (see FIGS. 11C and 16C). In this embodiment, a tungsten film is formed as the conductive film 311. Note that the above-described copper element deposited on the conductive film 309 remains at the interface between the conductive film 126a and the conductive film 126c.
次に、第４のフォトリソグラフィ工程により導電膜３１１上にマスクを形成し、導電膜３１１と導電膜３０９の一部を選択的に除去する。この時、マスクが、電極３１０ａ、電極３１０ｂ、電極３１０ｃ、電極３１０ｄ、および電極３１０ｅを完全に覆うように、電極３１０ａ、電極３１０ｂ、電極３１０ｃ、電極３１０ｄ、および電極３１０ｅの端部を超えて形成する。Next, a mask is formed over the conductive film 311 by a fourth photolithography step, and part of the conductive film 311 and the conductive film 309 is selectively removed. At this time, the mask is formed beyond the ends of the electrodes 310a, 310b, 310c, 310d, and 310e so as to completely cover the electrodes 310a, 310b, 310c, 310d, and 310e. To do.
このようにして、電極３１０ａ、電極３１０ｂ、電極３１０ｃ、電極３１０ｄが金属層に完全に包まれた電極３１３ａ、電極３１３ｂ、電極３１３ｃ、電極３１３ｄ、および電極３１３ｅを形成することができる（図１２（Ａ）、図１７（Ａ）参照。）。In this manner, an electrode 313a, an electrode 313b, an electrode 313c, an electrode 313d, and an electrode 313e in which the electrode 310a, the electrode 310b, the electrode 310c, and the electrode 310d are completely enclosed in the metal layer can be formed (FIG. 12 ( A), see FIG.
次に、導電膜３１１と導電膜３０９が除去された領域に付着した金属元素を除去するための洗浄処理を行う。本実施の形態では、導電膜３１１と導電膜３０９の界面に残留した銅元素が、エッチングにより試料表面に残留もしくは再付着するため、実施の形態１で説明した洗浄処理をおこなう。本実施の形態では、リン酸を０．８５ｗｔ％含む水溶液を用いて、３０秒間の洗浄処理を行う。また、当該洗浄処理は、導電膜１２６ａと導電膜１２６ｃのエッチングであれば、マスク１３２の除去前に行ってもよいし、除去後に行ってもよい。Next, a cleaning process for removing the metal element attached to the region where the conductive film 311 and the conductive film 309 are removed is performed. In this embodiment mode, since the copper element remaining at the interface between the conductive film 311 and the conductive film 309 remains or reattaches to the sample surface by etching, the cleaning process described in Embodiment Mode 1 is performed. In this embodiment mode, a cleaning process for 30 seconds is performed using an aqueous solution containing 0.85 wt% phosphoric acid. In addition, the cleaning treatment may be performed before or after the removal of the mask 132 as long as the conductive film 126a and the conductive film 126c are etched.
なお、当該洗浄処理により領域１３３ａとして示す酸化物半導体膜３０８ａ表面の一部がエッチングされ、酸化物半導体膜３０８ａの他の部分よりも厚さが薄くなる場合がある。また、領域１３３ｂとして示す酸化物半導体膜３０８ｂ表面の一部がエッチングされ、酸化物半導体膜３０８ｂの他の部分よりも厚さが薄くなる場合がある。また、酸化物半導体膜３０８ｄ表面もエッチングされ膜厚が減少する場合がある（図１２（Ｂ）、図１７（Ｂ）参照。）。Note that part of the surface of the oxide semiconductor film 308a shown as the region 133a is etched by the cleaning treatment, and the thickness may be thinner than the other part of the oxide semiconductor film 308a. In addition, part of the surface of the oxide semiconductor film 308b shown as the region 133b is etched, so that the thickness may be thinner than other parts of the oxide semiconductor film 308b. The surface of the oxide semiconductor film 308d may also be etched to reduce the thickness (see FIGS. 12B and 17B).
続いて、絶縁膜３１４、絶縁膜３１６を順に形成する（図１２（Ｃ）、図１７（Ｃ）参照。）。Next, an insulating film 314 and an insulating film 316 are formed in this order (see FIGS. 12C and 17C).
次に、第５のフォトリソグラフィ工程により絶縁膜３１６上にマスクを形成し、絶縁膜３１４、および絶縁膜３１６の一部を選択的にエッチングして、酸化物半導体膜３０８ｃ上に開口部３６２を形成する。この時、他の開口部も同時に形成する（図１３（Ａ）、図１８（Ａ）参照。）。絶縁膜３１４、および絶縁膜３１６のエッチングは、ドライエッチング法、ウエットエッチング法、または双方を組み合わせたエッチング法を用いることができる。Next, a mask is formed over the insulating film 316 by a fifth photolithography step, and the insulating film 314 and part of the insulating film 316 are selectively etched, so that the opening 362 is formed over the oxide semiconductor film 308c. Form. At this time, other openings are formed at the same time (see FIGS. 13A and 18A). For the etching of the insulating film 314 and the insulating film 316, a dry etching method, a wet etching method, or an etching method in which both are combined can be used.
この後、第２の加熱処理を行ってもよい。第２の加熱処理により、絶縁膜３１６に含まれる酸素の一部を酸化物半導体膜３０８ａ、および酸化物半導体膜３０８ｂに移動させ、酸化物半導体膜３０８ａ、および酸化物半導体膜３０８ｂに含まれる酸素欠損を低減することが可能である。Thereafter, second heat treatment may be performed. With the second heat treatment, part of oxygen contained in the insulating film 316 is moved to the oxide semiconductor film 308a and the oxide semiconductor film 308b, and oxygen contained in the oxide semiconductor film 308a and the oxide semiconductor film 308b is transferred. It is possible to reduce defects.
次に、絶縁膜３１６及び酸化物半導体膜３０８ｄ上に絶縁膜３１８を形成する（図１３（Ｂ）、図１８（Ｂ）参照。）。Next, the insulating film 318 is formed over the insulating film 316 and the oxide semiconductor film 308d (see FIGS. 13B and 18B).
絶縁膜３１８としては、外部からの不純物、例えば、酸素、水素、水、アルカリ金属、アルカリ土類金属等が、多層膜へ拡散するのを防ぐ材料を用いることが好ましく、更には水素を含むことが好ましく、代表的には窒素を含む無機絶縁材料、例えば窒化物絶縁膜を用いることができる。絶縁膜３１８としては、例えば、ＣＶＤ法、スパッタリング法等を用いて形成することができる。As the insulating film 318, it is preferable to use a material that prevents external impurities such as oxygen, hydrogen, water, alkali metal, alkaline earth metal, and the like from diffusing into the multilayer film, and further includes hydrogen. Typically, an inorganic insulating material containing nitrogen, for example, a nitride insulating film can be used. The insulating film 318 can be formed using, for example, a CVD method, a sputtering method, or the like.
絶縁膜３１８は、ＣＶＤ法、スパッタリング法等を用いて形成すると、酸化物半導体膜３０８ｄがプラズマに曝され、酸化物半導体膜３０８ｄに酸素欠損が生成される。また、絶縁膜３１８は、外部からの不純物、例えば、水、アルカリ金属、アルカリ土類金属等が、半導体膜へ拡散するのを防ぐ材料で形成される膜であり、更には水素を含む。これらのため、絶縁膜３１８の水素が酸化物半導体膜３０８ｄに拡散すると、該酸化物半導体膜３０８ｄにおいて水素は酸素欠損と結合し、キャリアである電子が生成される。または、絶縁膜３１８の水素が酸化物半導体膜３０８ｄに拡散すると、該酸化物半導体膜３０８ｄにおいて水素は酸素と結合し、キャリアである電子が生成される。この結果、酸化物半導体膜３０８ｄは、導電性が高くなり、導電性を有する酸化物半導体膜３０８ｃとなる。When the insulating film 318 is formed by a CVD method, a sputtering method, or the like, the oxide semiconductor film 308d is exposed to plasma, and oxygen vacancies are generated in the oxide semiconductor film 308d. The insulating film 318 is a film formed of a material that prevents external impurities such as water, alkali metal, alkaline earth metal, and the like from diffusing into the semiconductor film, and further contains hydrogen. Therefore, when hydrogen in the insulating film 318 diffuses into the oxide semiconductor film 308d, hydrogen is combined with oxygen vacancies in the oxide semiconductor film 308d, and electrons serving as carriers are generated. Alternatively, when hydrogen in the insulating film 318 diffuses into the oxide semiconductor film 308d, hydrogen is combined with oxygen in the oxide semiconductor film 308d, so that electrons serving as carriers are generated. As a result, the oxide semiconductor film 308d has high conductivity, so that the oxide semiconductor film 308c has conductivity.
また、上記窒化シリコン膜は、ブロック性を高めるために、高温で成膜されることが好ましく、例えば基板温度１００℃以上基板の歪み点以下、より好ましくは３００℃以上４００℃以下の温度で加熱して成膜することが好ましい。また高温で成膜する場合は、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂから酸素が脱離し、キャリア濃度が上昇する現象が発生することがあるため、このような現象が発生しない温度とする。In addition, the silicon nitride film is preferably formed at a high temperature in order to improve the block property. For example, the silicon nitride film is heated at a substrate temperature of 100 ° C. or higher and a substrate strain point or lower, more preferably 300 ° C. or higher and 400 ° C. or lower. It is preferable to form a film. In the case where the film is formed at a high temperature, oxygen may be desorbed from the oxide semiconductor film 308a and the oxide semiconductor film 308b and a carrier concentration may increase, so that the temperature does not occur. .
なお、絶縁膜３１８を形成する前に酸化物半導体膜３０８ｄを希ガス及び水素を含むプラズマに曝すことで、酸化物半導体膜３０８ｄに酸素欠損を形成するとともに、酸化物半導体膜３０８ｄに水素を添加することが可能である。この結果、酸化物半導体膜３０８ｄにおいてキャリアである電子をさらに増加させることが可能であり、導電性を有する酸化物半導体膜３０８ｃの導電性をさらに高めることができる。Note that before the insulating film 318 is formed, the oxide semiconductor film 308d is exposed to plasma containing a rare gas and hydrogen, so that oxygen vacancies are formed in the oxide semiconductor film 308d and hydrogen is added to the oxide semiconductor film 308d. Is possible. As a result, electrons serving as carriers can be further increased in the oxide semiconductor film 308d, and the conductivity of the oxide semiconductor film 308c having conductivity can be further increased.
次に、絶縁膜３０５、絶縁膜３１４、絶縁膜３１６、絶縁膜３１８の一部を選択的にエッチングすることで、開口部３６４ａ、開口部３６４ｂ、開口部３６４ｃを形成する。なお、開口部３６４ａ、開口部３６４ｂ、開口部３６４ｃは、第６のフォトリソグラフィ工程によるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで形成することができる（図１４（Ａ）、図１９（Ａ）参照。）。Next, part of the insulating film 305, the insulating film 314, the insulating film 316, and the insulating film 318 is selectively etched, so that the opening 364a, the opening 364b, and the opening 364c are formed. Note that the opening 364a, the opening 364b, and the opening 364c can be formed by forming a mask by a sixth photolithography step and etching a region that is not covered with the mask (FIG. 14D). (See A) and FIG. 19A.)
また、開口部３６４ａは、電極３０４ａの表面が露出するように形成する。また、開口部３６４ｂは、電極３１３ｃが露出するように形成する。また、開口部３６４ｃは、電極３１３ｅが露出するように形成する。The opening 364a is formed so that the surface of the electrode 304a is exposed. The opening 364b is formed so that the electrode 313c is exposed. The opening 364c is formed so that the electrode 313e is exposed.
なお、開口部３６４ａ、開口部３６４ｂ、開口部３６４ｃの形成方法としては、例えば、ドライエッチング法を用いることができる。ただし、これに限定されず、ウエットエッチング法、またはドライエッチング法とウエットエッチング法を組み合わせた形成方法を用いてもよい。As a method for forming the opening 364a, the opening 364b, and the opening 364c, for example, a dry etching method can be used. However, the present invention is not limited to this, and a wet etching method or a formation method in which a dry etching method and a wet etching method are combined may be used.
次に、開口部３６４ａ、開口部３６４ｂ、開口部３６４ｃを覆い、絶縁膜３１８上に導電膜３１９を形成する（図１４（Ｂ）、図１９（Ｂ）参照。）。Next, a conductive film 319 is formed over the insulating film 318 so as to cover the opening 364a, the opening 364b, and the opening 364c (see FIGS. 14B and 19B).
次に、第７のフォトリソグラフィ工程によりマスクを形成し、導電膜３１９の一部を選択的にエッチングすることで、透光性を有する電極３２０ａ、電極３２０ｂ、電極３２４ｃ、電極３２０ｄを形成する（図８、図９参照。）。Next, a mask is formed by a seventh photolithography step, and part of the conductive film 319 is selectively etched, so that the light-transmitting electrodes 320a, 320b, 324c, and 320d are formed ( (See FIGS. 8 and 9.)
以上の工程で、基板３０２上に、トランジスタを有する画素部及び駆動回路部を形成することができる。なお、本実施の形態に示す作製工程においては、第１乃至第６のパターニング、すなわち７枚のマスクでトランジスタ、及び容量素子を同時に形成することができる。Through the above steps, a pixel portion and a driver circuit portion each including a transistor can be formed over the substrate 302. Note that in the manufacturing process described in this embodiment, a transistor and a capacitor can be formed at the same time with first to sixth patterning, that is, with seven masks.
なお、本実施の形態では、絶縁膜３１８に含まれる水素を酸化物半導体膜３０８ｄに拡散させて、酸化物半導体膜３０８ｄの導電性を高めたが、酸化物半導体膜３０８ａ、酸化物半導体膜３０８ｂをマスクで覆い、酸化物半導体膜３０８ｄに不純物、代表的には、水素、ホウ素、リン、スズ、アンチモン、希ガス元素、アルカリ金属、アルカリ土類金属等を添加して、酸化物半導体膜３０８ｄの導電性を高めてもよい。酸化物半導体膜３０８ｄに水素、ホウ素、リン、スズ、アンチモン、希ガス元素等を添加する方法としては、イオンドーピング法、イオン注入法等がある。一方、酸化物半導体膜３０８ｄにアルカリ金属、アルカリ土類金属等を添加する方法としては、該不純物を含む溶液を酸化物半導体膜３０８ｄに塗布する方法がある。Note that in this embodiment, hydrogen contained in the insulating film 318 is diffused into the oxide semiconductor film 308d to increase the conductivity of the oxide semiconductor film 308d; however, the oxide semiconductor film 308a and the oxide semiconductor film 308b are used. And an impurity, typically hydrogen, boron, phosphorus, tin, antimony, a rare gas element, an alkali metal, an alkaline earth metal, or the like is added to the oxide semiconductor film 308d. The conductivity may be increased. As a method for adding hydrogen, boron, phosphorus, tin, antimony, a rare gas element, or the like to the oxide semiconductor film 308d, an ion doping method, an ion implantation method, or the like can be given. On the other hand, as a method for adding an alkali metal, an alkaline earth metal, or the like to the oxide semiconductor film 308d, there is a method in which a solution containing the impurities is applied to the oxide semiconductor film 308d.
次に、基板３０２に対向して設けられる基板３４２上に形成される構造について、以下説明を行う。Next, a structure formed over the substrate 342 provided to face the substrate 302 will be described below.
まず、基板３４２を準備する。基板３４２としては、基板３０２と同様の材料を用いることができる。次に、基板３４２上に遮光膜３４４、有色膜３４６を形成する（図２０（Ａ）参照）。First, the substrate 342 is prepared. As the substrate 342, a material similar to that of the substrate 302 can be used. Next, a light-blocking film 344 and a colored film 346 are formed over the substrate 342 (see FIG. 20A).
遮光膜３４４及び有色膜３４６は、様々な材料を用いて、印刷法、インクジェット法、フォトリソグラフィ法を用いて、それぞれ所望の位置に形成する。The light-blocking film 344 and the colored film 346 are formed at desired positions using a printing method, an inkjet method, and a photolithography method using various materials.
次に、遮光膜３４４、及び有色膜３４６上に絶縁膜３４８を形成する（図２０（Ｂ）参照）。Next, an insulating film 348 is formed over the light-blocking film 344 and the colored film 346 (see FIG. 20B).
絶縁膜３４８としては、例えばアクリル樹脂、エポキシ樹脂、ポリイミド等の有機絶縁膜を用いることができる。絶縁膜３４８を形成することによって、例えば、有色膜３４６中に含まれる不純物等を液晶層３２１側に拡散することを抑制することができる。ただし、絶縁膜３４８は、必ずしも設ける必要はなく、絶縁膜３４８を形成しない構造としてもよい。As the insulating film 348, for example, an organic insulating film such as an acrylic resin, an epoxy resin, or polyimide can be used. By forming the insulating film 348, for example, it is possible to suppress diffusion of impurities or the like contained in the colored film 346 to the liquid crystal layer 321 side. Note that the insulating film 348 is not necessarily provided and a structure in which the insulating film 348 is not formed may be employed.
次に、絶縁膜３４８上に導電膜３５０を形成する（図２０（Ｃ）参照）。導電膜３５０としては、導電膜３１９と同様の材料および方法で形成することができる。Next, a conductive film 350 is formed over the insulating film 348 (see FIG. 20C). The conductive film 350 can be formed using a material and a method similar to those of the conductive film 319.
以上の工程で基板３４２上に形成される構造を形成することができる。Through the above steps, a structure formed over the substrate 342 can be formed.
次に、基板３０２と基板３４２上、より詳しくは基板３０２上に形成された絶縁膜３１８、透光性を有する電極３２０ａ、電極３２０ｂと、基板３４２上に形成された導電膜３５０上に、それぞれ配向膜３２３と配向膜３５２を形成する。配向膜３２３、配向膜３５２は、ラビング法、光配向法等を用いて形成することができる。その後、基板３０２と、基板３４２との間に液晶層３２１を形成する。液晶層３２１の形成方法としては、ディスペンサ法（滴下法）や、基板３０２と基板３４２とを貼り合わせてから毛細管現象を用いて液晶を注入する注入法を用いることができる。Next, over the substrate 302 and the substrate 342, more specifically, the insulating film 318 formed over the substrate 302, the light-transmitting electrode 320a and the electrode 320b, and the conductive film 350 formed over the substrate 342, respectively. An alignment film 323 and an alignment film 352 are formed. The alignment film 323 and the alignment film 352 can be formed by a rubbing method, a photo-alignment method, or the like. After that, a liquid crystal layer 321 is formed between the substrate 302 and the substrate 342. As a method for forming the liquid crystal layer 321, a dispenser method (a dropping method) or an injection method in which liquid crystal is injected using a capillary phenomenon after the substrate 302 and the substrate 342 are bonded to each other can be used.
以上の工程で、図８および図９に示す表示装置を作製することができる。Through the above steps, the display device illustrated in FIGS. 8 and 9 can be manufactured.
本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及び方法などと適宜組み合わせて用いることができる。The structures and methods described in this embodiment can be combined as appropriate with any of the structures and methods described in the other embodiments and examples.
（実施の形態４）
本実施の形態では、上記実施の形態で説明した半導体装置に含まれているトランジスタにおいて、チャネル領域が形成される酸化物半導体膜、および酸化物膜に適用可能な一態様について説明する。なお、ここでは、酸化物半導体膜を一例に用いて説明するが、酸化物膜も同様の構造とすることができる。(Embodiment 4)
In this embodiment, in the transistor included in the semiconductor device described in the above embodiment, an oxide semiconductor film in which a channel region is formed and one embodiment that can be applied to the oxide film are described. Note that although an oxide semiconductor film is described here as an example, an oxide film can have a similar structure.
酸化物半導体膜は、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに大別される。非単結晶酸化物半導体膜とは、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜、多結晶酸化物半導体膜、微結晶酸化物半導体膜、非晶質酸化物半導体膜などをいう。ここでは、ＣＡＡＣ−ＯＳ膜及び微結晶酸化物半導体膜について説明する。An oxide semiconductor film is roughly classified into a non-single-crystal oxide semiconductor film and a single-crystal oxide semiconductor film. The non-single-crystal oxide semiconductor film refers to a CAAC-OS (C Axis Crystalline Oxide Semiconductor) film, a polycrystalline oxide semiconductor film, a microcrystalline oxide semiconductor film, an amorphous oxide semiconductor film, or the like. Here, the CAAC-OS film and the microcrystalline oxide semiconductor film are described.
まずは、ＣＡＡＣ−ＯＳ膜について説明する。First, the CAAC-OS film is described.
ＣＡＡＣ−ＯＳ膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。The CAAC-OS film is one of oxide semiconductor films having a plurality of crystal parts, and most of the crystal parts are large enough to fit in a cube whose one side is less than 100 nm. Therefore, the case where a crystal part included in the CAAC-OS film fits in a cube whose one side is less than 10 nm, less than 5 nm, or less than 3 nm is included.
ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、明確な結晶部同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。When the CAAC-OS film is observed with a transmission electron microscope (TEM), a clear boundary between crystal parts, that is, a grain boundary (also referred to as a grain boundary) cannot be confirmed. Therefore, it can be said that the CAAC-OS film is unlikely to decrease in electron mobility due to crystal grain boundaries.
ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。When the CAAC-OS film is observed by TEM (cross-sectional TEM observation) from a direction substantially parallel to the sample surface, it can be confirmed that metal atoms are arranged in layers in the crystal part. Each layer of metal atoms has a shape reflecting unevenness of a surface (also referred to as a formation surface) or an upper surface on which the CAAC-OS film is formed, and is arranged in parallel with the formation surface or the upper surface of the CAAC-OS film. .
一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。On the other hand, when the CAAC-OS film is observed by TEM (planar TEM observation) from a direction substantially perpendicular to the sample surface, it can be confirmed that metal atoms are arranged in a triangular shape or a hexagonal shape in the crystal part. However, there is no regularity in the arrangement of metal atoms between different crystal parts.
なお、ＣＡＡＣ−ＯＳ膜に対し、電子線回折を行うと、配向性を示すスポット（輝点）が観測される。Note that when electron diffraction is performed on the CAAC-OS film, spots (bright spots) indicating orientation are observed.
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有していることがわかる。From the cross-sectional TEM observation and the planar TEM observation, it is found that the crystal part of the CAAC-OS film has orientation.
図２１（Ａ）に、厚さが１００ｎｍのＣＡＡＣ−ＯＳを５０ｎｍに薄膜化したサンプルに対し、表面側からナノビーム電子線回折を行った結果を示す。このとき、電子ビームのプローブ径は１ｎｍ（φ１ｎｍと表記）、１０ｎｍ（φ１０ｎｍと表記）、２０ｎｍ（φ２０ｎｍと表記）または３０ｎｍ（φ３０ｎｍと表記）とした。いずれの条件においても、特定の方向への配向性を確認することができた。また、プローブ径が小さいほど、配向性が高くなっていることがわかった。FIG. 21A shows the result of performing nanobeam electron diffraction from the surface side of a sample obtained by thinning a CAAC-OS having a thickness of 100 nm to a thickness of 50 nm. At this time, the probe diameter of the electron beam was 1 nm (denoted as φ1 nm), 10 nm (denoted as φ10 nm), 20 nm (denoted as φ20 nm), or 30 nm (denoted as φ30 nm). Under any condition, the orientation in a specific direction could be confirmed. It was also found that the smaller the probe diameter, the higher the orientation.
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。When structural analysis is performed on a CAAC-OS film using an X-ray diffraction (XRD) apparatus, for example, in the analysis of a CAAC-OS film having an InGaZnO4 crystal by an out-of-plane method, A peak may appear when the diffraction angle (2θ) is around 31 °. Since this peak is attributed to the (009) plane of the InGaZnO4 crystal, the CAAC-OS film crystal has c-axis orientation, and the c-axis is in a direction substantially perpendicular to the formation surface or the top surface. Can be confirmed.
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。On the other hand, when the CAAC-OS film is analyzed by an in-plane method in which X-rays are incident from a direction substantially perpendicular to the c-axis, a peak may appear when 2θ is around 56 °. This peak is attributed to the (110) plane of the InGaZnO4 crystal. In the case of a single crystal oxide semiconductor film of InGaZnO4 , when 2θ is fixed in the vicinity of 56 ° and analysis (φ scan) is performed while rotating the sample with the normal vector of the sample surface as the axis (φ axis), Six peaks attributed to the crystal plane equivalent to the (110) plane are observed. On the other hand, in the case of a CAAC-OS film, a peak is not clearly observed even when φ scan is performed with 2θ fixed at around 56 °.
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。From the above, in the CAAC-OS film, the orientation of the a-axis and the b-axis is irregular between different crystal parts, but the c-axis is aligned, and the c-axis is a normal line of the formation surface or the top surface. It can be seen that the direction is parallel to the vector. Therefore, each layer of metal atoms arranged in a layer shape confirmed by the above-mentioned cross-sectional TEM observation is a plane parallel to the ab plane of the crystal.
なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルと平行にならないこともある。Note that the crystal part is formed when a CAAC-OS film is formed or when crystallization treatment such as heat treatment is performed. As described above, the c-axis of the crystal is oriented in a direction parallel to the normal vector of the formation surface or the top surface of the CAAC-OS film. Therefore, for example, when the shape of the CAAC-OS film is changed by etching or the like, the c-axis of the crystal may not be parallel to the normal vector of the formation surface or the top surface of the CAAC-OS film.
また、ＣＡＡＣ−ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡＡＣ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分的に結晶化度の異なる領域が形成されることもある。Further, the crystallinity in the CAAC-OS film is not necessarily uniform. For example, in the case where the crystal part of the CAAC-OS film is formed by crystal growth from the vicinity of the top surface of the CAAC-OS film, the region near the top surface can have a higher degree of crystallinity than the region near the formation surface. is there. In addition, in the case where an impurity is added to the CAAC-OS film, the crystallinity of a region to which the impurity is added changes, and a region having a different degree of crystallinity may be formed.
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。Note that when the CAAC-OS film including an InGaZnO4 crystal is analyzed by an out-of-plane method, a peak may also appear when 2θ is around 36 ° in addition to the peak where 2θ is around 31 °. A peak at 2θ of around 36 ° indicates that a crystal having no c-axis alignment is included in part of the CAAC-OS film. The CAAC-OS film preferably has a peak at 2θ of around 31 ° and no peak at 2θ of around 36 °.
ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。The CAAC-OS film is an oxide semiconductor film with a low impurity concentration. The impurity is an element other than the main component of the oxide semiconductor film, such as hydrogen, carbon, silicon, or a transition metal element. In particular, an element such as silicon, which has a stronger bonding force with oxygen than the metal element included in the oxide semiconductor film, disturbs the atomic arrangement of the oxide semiconductor film by depriving the oxide semiconductor film of oxygen, and has crystallinity. It becomes a factor to reduce. In addition, heavy metals such as iron and nickel, argon, carbon dioxide, and the like have large atomic radii (or molecular radii). Therefore, if they are contained inside an oxide semiconductor film, the atomic arrangement of the oxide semiconductor film is disturbed, resulting in crystallinity. It becomes a factor to reduce. Note that the impurity contained in the oxide semiconductor film might serve as a carrier trap or a carrier generation source.
また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリア発生源となることがある。The CAAC-OS film is an oxide semiconductor film with a low density of defect states. For example, oxygen vacancies in the oxide semiconductor film can serve as carrier traps or can generate carriers by capturing hydrogen.
不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性または実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定となる場合がある。A low impurity concentration and a low density of defect states (small number of oxygen vacancies) is called high purity intrinsic or substantially high purity intrinsic. A highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor film has few carrier generation sources, and thus can have a low carrier density. Therefore, a transistor including the oxide semiconductor film rarely has electrical characteristics (also referred to as normally-on) in which the threshold voltage is negative. A highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor film has few carrier traps. Therefore, a transistor including the oxide semiconductor film has a small change in electrical characteristics and has high reliability. Note that the charge trapped in the carrier trap of the oxide semiconductor film takes a long time to be released, and may behave as if it were a fixed charge. Therefore, a transistor including an oxide semiconductor film with a high impurity concentration and a high density of defect states may have unstable electrical characteristics.
また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。In addition, a transistor including a CAAC-OS film has little variation in electrical characteristics due to irradiation with visible light or ultraviolet light.
次に、微結晶酸化物半導体膜について説明する。Next, a microcrystalline oxide semiconductor film is described.
微結晶酸化物半導体膜は、ＴＥＭによる観察像では、明確に結晶部を確認することができない場合がある。微結晶酸化物半導体膜に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体膜を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ−ＯＳ膜は、例えば、ＴＥＭによる観察像では、結晶粒界を明確に確認できない場合がある。In the microcrystalline oxide semiconductor film, there is a case where a crystal part cannot be clearly confirmed in an observation image using a TEM. In most cases, a crystal part included in the microcrystalline oxide semiconductor film has a size of 1 nm to 100 nm, or 1 nm to 10 nm. In particular, an oxide semiconductor film including a nanocrystal (nc) that is a microcrystal of 1 nm to 10 nm, or 1 nm to 3 nm is referred to as an nc-OS (nanocrystalline Oxide Semiconductor) film. In the nc-OS film, for example, a crystal grain boundary may not be clearly confirmed in an observation image using a TEM.
ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。従って、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、ｎｃ−ＯＳ膜は、結晶部よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと、ハローパターンのような回折像が観測される。一方、ｎｃ−ＯＳ膜は、結晶部の大きさと近いか結晶部より小さいプローブ径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、スポットが観測される。また、ｎｃ−ＯＳ膜のナノビーム電子線回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。また、ｎｃ−ＯＳ膜のナノビーム電子線回折を行うと、リング状の領域内に複数のスポットが観測される場合がある。The nc-OS film has periodicity in atomic arrangement in a very small region (eg, a region of 1 nm to 10 nm, particularly a region of 1 nm to 3 nm). In addition, the nc-OS film does not have regularity in crystal orientation between different crystal parts. Therefore, orientation is not seen in the whole film. Therefore, the nc-OS film may not be distinguished from an amorphous oxide semiconductor film depending on an analysis method. For example, when structural analysis is performed on the nc-OS film using an XRD apparatus using X-rays having a diameter larger than that of the crystal part, a peak indicating a crystal plane is not detected in the analysis by the out-of-plane method. Further, when nc-OS film is subjected to electron diffraction (also referred to as limited-field electron diffraction) using an electron beam with a probe diameter (for example, 50 nm or more) larger than that of a crystal part, a diffraction image like a halo pattern is obtained. Observed. On the other hand, when the nc-OS film is subjected to electron diffraction (also referred to as nanobeam electron diffraction) using an electron beam with a probe diameter (for example, 1 nm to 30 nm) that is close to the crystal part or smaller than the crystal part, Is observed. Further, when nanobeam electron diffraction of the nc-OS film is performed, a region with high luminance may be observed so as to draw a circle (in a ring shape). Further, when nanobeam electron diffraction is performed on the nc-OS film, a plurality of spots may be observed in the ring-shaped region.
図２１（Ｂ）は、ｎｃ−ＯＳ膜を有する試料に対し、測定箇所を変えてナノビーム電子線回折を行った例である。ここでは、試料を、ｎｃ−ＯＳ膜の被形成面に垂直な方向に切断し、厚さが１０ｎｍ以下となるように薄片化する。また、ここでは、プローブ径が１ｎｍの電子線を、試料の切断面に垂直な方向から入射させる。図２１より、ｎｃ−ＯＳ膜を有する試料に対し、ナノビーム電子線回折を行うと、結晶面を示す回折パターンが得られるが、特定方向の結晶面への配向性は見られない。FIG. 21B illustrates an example in which nanobeam electron diffraction is performed on a sample having an nc-OS film at different measurement locations. Here, the sample is cut in a direction perpendicular to the formation surface of the nc-OS film and thinned so that the thickness becomes 10 nm or less. Here, an electron beam having a probe diameter of 1 nm is incident from a direction perpendicular to the cut surface of the sample. From FIG. 21, when nanobeam electron diffraction is performed on a sample having an nc-OS film, a diffraction pattern indicating a crystal plane is obtained, but orientation to a crystal plane in a specific direction is not observed.
ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そのため、ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。The nc-OS film is an oxide semiconductor film that has higher regularity than an amorphous oxide semiconductor film. Therefore, the nc-OS film has a lower density of defect states than the amorphous oxide semiconductor film. Note that the nc-OS film does not have regularity in crystal orientation between different crystal parts. Therefore, the nc-OS film has a higher density of defect states than the CAAC-OS film.
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。Note that the oxide semiconductor film may be a stacked film including two or more of an amorphous oxide semiconductor film, a microcrystalline oxide semiconductor film, and a CAAC-OS film, for example.
（実施の形態５）
本実施の形態では、半導体装置の一例として、上記実施の形態で説明した表示装置を搭載することのできる電子機器について説明する。(Embodiment 5)
In this embodiment, as an example of a semiconductor device, an electronic device in which the display device described in the above embodiment can be mounted is described.
電子機器として、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。これらの電子機器の具体例を図２５に示す。As an electronic device, for example, a television device (also referred to as a television or a television receiver), a monitor for a computer, a digital camera, a digital video camera, a digital photo frame, a mobile phone (also referred to as a mobile phone or a mobile phone device). And large game machines such as portable game machines, portable information terminals, sound reproduction apparatuses, and pachinko machines. Specific examples of these electronic devices are shown in FIGS.
図２５（Ａ）は、テレビジョン装置の一例を示している。テレビジョン装置７１００は、筐体７１０１に表示部７１０３が組み込まれている。表示部７１０３により、映像を表示することが可能であり、上記実施の形態で説明した表示装置を表示部７１０３に用いることができる。また、ここでは、スタンド７１０５により筐体７１０１を支持した構成を示している。FIG. 25A illustrates an example of a television device. In the television device 7100, a display portion 7103 is incorporated in a housing 7101. Images can be displayed on the display portion 7103, and the display device described in the above embodiment can be used for the display portion 7103. Here, a structure in which the housing 7101 is supported by a stand 7105 is shown.
テレビジョン装置７１００の操作は、筐体７１０１が備える操作スイッチや、別体のリモートコントローラ７１１０により行うことができる。リモートコントローラ７１１０が備える操作キー７１０９により、チャンネルや音量の操作を行うことができ、表示部７１０３に表示される映像を操作することができる。また、リモートコントローラ７１１０に、当該リモートコントローラから出力する情報を表示する表示部７１０７を設ける構成としてもよい。The television device 7100 can be operated with an operation switch included in the housing 7101 or a separate remote controller 7110. Channels and volume can be operated with operation keys 7109 provided in the remote controller 7110, and an image displayed on the display portion 7103 can be operated. The remote controller 7110 may be provided with a display portion 7107 for displaying information output from the remote controller.
なお、テレビジョン装置７１００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。Note that the television device 7100 is provided with a receiver, a modem, and the like. General TV broadcasts can be received by a receiver, and connected to a wired or wireless communication network via a modem, so that it can be unidirectional (sender to receiver) or bidirectional (sender and receiver). It is also possible to perform information communication between each other or between recipients).
図２５（Ｂ）はコンピュータであり、本体７２０１、筐体７２０２、表示部７２０３、キーボード７２０４、外部接続ポート７２０５、ポインティングデバイス７２０６等を含む。なお、コンピュータは、上記実施の形態で説明した表示装置を表示部７２０３に用いることができる。FIG. 25B illustrates a computer, which includes a main body 7201, a housing 7202, a display portion 7203, a keyboard 7204, an external connection port 7205, a pointing device 7206, and the like. Note that the computer can use the display device described in the above embodiment for the display portion 7203.
図２５（Ｃ）は携帯型遊技機であり、筐体７３０１と筐体７３０２の２つの筐体で構成されており、連結部７３０３により、開閉可能に連結されている。筐体７３０１には表示部７３０４が組み込まれ、筐体７３０２には表示部７３０５が組み込まれている。また、図２５（Ｃ）に示す携帯型遊技機は、その他、スピーカ部７３０６、記録媒体挿入部７３０７、ＬＥＤランプ７３０８、入力手段（操作キー７３０９、接続端子７３１０、センサ７３１１（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）、マイクロフォン７３１２）等を備えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも表示部７３０４および表示部７３０５の両方、または一方に上記実施の形態で説明した表示装置を用いていればよく、その他付属設備が適宜設けられた構成とすることができる。図２５（Ｃ）に示す携帯型遊技機は、記録媒体に記録されているプログラムまたはデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図２５（Ｃ）に示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することができる。FIG. 25C illustrates a portable game machine including two housings, a housing 7301 and a housing 7302, which are connected with a joint portion 7303 so that the portable game machine can be opened or folded. A display portion 7304 is incorporated in the housing 7301 and a display portion 7305 is incorporated in the housing 7302. In addition, the portable game machine shown in FIG. 25C includes a speaker portion 7306, a recording medium insertion portion 7307, an LED lamp 7308, input means (operation keys 7309, a connection terminal 7310, a sensor 7311 (force, displacement, position). , Speed, acceleration, angular velocity, rotation speed, distance, light, liquid, magnetism, temperature, chemical, voice, time, hardness, electric field, current, voltage, power, radiation, flow rate, humidity, gradient, vibration, smell or infrared A microphone 7312) and the like. Needless to say, the structure of the portable game machine is not limited to the above, and the display device described in any of the above embodiments may be used for at least one of the display portion 7304 and the display portion 7305, or any other attached equipment. Can be provided as appropriate. The portable game machine shown in FIG. 25C shares information by reading a program or data recorded on a recording medium and displaying the program or data on a display portion, or by performing wireless communication with another portable game machine. It has a function. Note that the function of the portable game machine illustrated in FIG. 25C is not limited to this, and the portable game machine can have a variety of functions.
図２５（Ｄ）は、携帯電話機の一例を示している。携帯電話機７４００は、筐体７４０１に組み込まれた表示部７４０２の他、操作ボタン７４０３、外部接続ポート７４０４、スピーカ７４０５、マイク７４０６などを備えている。なお、携帯電話機７４００は、上記実施の形態で説明した表示装置を表示部７４０２に用いることにより作製される。FIG. 25D illustrates an example of a mobile phone. A mobile phone 7400 is provided with a display portion 7402 incorporated in a housing 7401, operation buttons 7403, an external connection port 7404, a speaker 7405, a microphone 7406, and the like. Note that the cellular phone 7400 is manufactured using the display device described in the above embodiment for the display portion 7402.
図２５（Ｄ）に示す携帯電話機７４００は、表示部７４０２を指などで触れることで、情報を入力することができる。また、電話を掛ける、或いはメールを作成するなどの操作は、表示部７４０２を指などで触れることにより行うことができる。Information can be input to the cellular phone 7400 illustrated in FIG. 25D by touching the display portion 7402 with a finger or the like. In addition, operations such as making a call or creating a mail can be performed by touching the display portion 7402 with a finger or the like.
表示部７４０２の画面は主として３つのモードがある。第１は、画像の表示を主とする表示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示モードと入力モードの２つのモードが混合した表示＋入力モードである。There are mainly three screen modes of the display portion 7402. The first mode is a display mode mainly for displaying an image. The first is a display mode mainly for displaying images, and the second is an input mode mainly for inputting information such as characters. The third is a display + input mode in which the display mode and the input mode are mixed.
例えば、電話を掛ける、或いはメールを作成する場合は、表示部７４０２を文字の入力を主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合、表示部７４０２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好ましい。For example, when making a call or creating a mail, the display portion 7402 may be set to a character input mode mainly for inputting characters, and an operation for inputting characters displayed on the screen may be performed. In this case, it is preferable to display a keyboard or number buttons on most of the screen of the display portion 7402.
また、携帯電話機７４００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを有する検出装置を設けることで、携帯電話機７４００の向き（縦か横か）を判断して、表示部７４０２の画面表示を自動的に切り替えるようにすることができる。In addition, by providing a detection device having a sensor for detecting inclination, such as a gyroscope or an acceleration sensor, in the mobile phone 7400, the orientation (vertical or horizontal) of the mobile phone 7400 is determined, and the screen display of the display portion 7402 is displayed. Can be switched automatically.
また、画面モードの切り替えは、表示部７４０２を触れること、または筐体７４０１の操作ボタン７４０３の操作により行われる。また、表示部７４０２に表示される画像の種類によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画のデータであれば表示モード、テキストデータであれば入力モードに切り替える。Further, the screen mode is switched by touching the display portion 7402 or operating the operation button 7403 of the housing 7401. Further, switching can be performed depending on the type of image displayed on the display portion 7402. For example, if the image signal to be displayed on the display unit is moving image data, the mode is switched to the display mode, and if it is text data, the mode is switched to the input mode.
また、入力モードにおいて、表示部７４０２の光センサで検出される信号を検知し、表示部７４０２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モードから表示モードに切り替えるように制御してもよい。Further, in the input mode, when a signal detected by the optical sensor of the display unit 7402 is detected and there is no input by a touch operation of the display unit 7402 for a certain period, the screen mode is switched from the input mode to the display mode. You may control.
表示部７４０２は、イメージセンサとして機能させることもできる。例えば、表示部７４０２に掌や指で触れ、掌紋、指紋等を撮像することで、本人認証を行うことができる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。The display portion 7402 can function as an image sensor. For example, personal authentication can be performed by touching the display portion 7402 with a palm or a finger and capturing an image of a palm print, a fingerprint, or the like. In addition, if a backlight that emits near-infrared light or a sensing light source that emits near-infrared light is used for the display portion, finger veins, palm veins, and the like can be imaged.
図２５（Ｅ）は、折りたたみ式のコンピュータの一例を示している。折りたたみ式のコンピュータ７４５０は、ヒンジ７４５４で接続された筐体７４５１Ｌと筐体７４５１Ｒを備えている。また、操作ボタン７４５３、左側スピーカ７４５５Ｌおよび右側スピーカ７４５５Ｒの他、コンピュータ７４５０の側面には図示されていない外部接続ポート７４５６を備える。なお、筐体７４５１Ｌに設けられた表示部７４５２Ｌと、筐体７４５１Ｒに設けられた表示部７４５２Ｒが互いに対峙するようにヒンジ７４５４を折り畳むと、表示部を筐体で保護することができる。FIG. 25E illustrates an example of a folding computer. The foldable computer 7450 includes a housing 7451L and a housing 7451R which are connected to each other with a hinge 7454. In addition to the operation button 7453, the left speaker 7455L, and the right speaker 7455R, an external connection port 7456 (not shown) is provided on the side surface of the computer 7450. Note that when the hinge 7454 is folded so that the display portion 7452L provided in the housing 7451L and the display portion 7452R provided in the housing 7451R face each other, the display portion can be protected by the housing.
表示部７４５２Ｌと表示部７４５２Ｒは、画像を表示する他、指などで触れると情報を入力できる。例えば、インストール済みのプログラムを示すアイコンを指でふれて選択し、プログラムを起動できる。または、表示された画像の二箇所に触れた指の間隔を変えて、画像を拡大または縮小できる。または、表示された画像の一箇所に触れた指を移動して画像を移動できる。また、キーボードの画像を表示して、表示された文字や記号を指で触れて選択し、情報を入力することもできる。In addition to displaying images, the display portion 7452L and the display portion 7452R can input information when touched with a finger or the like. For example, an icon indicating an installed program can be selected with a finger to start the program. Alternatively, the image can be enlarged or reduced by changing the interval between the fingers touching two places of the displayed image. Alternatively, the image can be moved by moving a finger touching one place of the displayed image. It is also possible to display a keyboard image, select a displayed character or symbol by touching it with a finger, and input information.
また、コンピュータ７４５０に、ジャイロ、加速度センサ、ＧＰＳ（Ｇｌｏｂａｌ Ｐｏｓｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ）受信機、指紋センサ、ビデオカメラを搭載することもできる。例えば、ジャイロ、加速度センサ等の傾きを検出するセンサを有する検出装置を設けることで、コンピュータ７４５０の向き（縦か横か）を判断して、表示する画面の向きを自動的に切り替えるようにすることができる。Further, the computer 7450 can be equipped with a gyro, an acceleration sensor, a GPS (Global Positioning System) receiver, a fingerprint sensor, and a video camera. For example, by providing a detection device having a sensor for detecting the inclination, such as a gyroscope or an acceleration sensor, the orientation of the computer 7450 (vertical or horizontal) is determined, and the orientation of the screen to be displayed is automatically switched. be able to.
また、コンピュータ７４５０はネットワークに接続できる。コンピュータ７４５０はインターネット上の情報を表示できる他、ネットワークに接続された他の電子機器を遠隔から操作する端末として用いることができる。The computer 7450 can be connected to a network. The computer 7450 can display information on the Internet and can be used as a terminal for remotely operating other electronic devices connected to the network.
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。Note that this embodiment can be combined with any of the other embodiments described in this specification as appropriate.
本実施例では、実施の形態１に示した電極１０６および電極１０７の作製工程中における、残留銅元素濃度の調査結果について説明する。In this example, the investigation results of the residual copper element concentration in the manufacturing steps of the electrode 106 and the electrode 107 described in Embodiment 1 are described.
以下に示す試料Ａ乃至試料Ｄを作製し、銅が除去された領域の銅元素濃度を二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定した。Samples A to D shown below were prepared, and the copper element concentration in the region where the copper was removed was measured by secondary ion mass spectrometry (SIMS).
＜試料Ａ乃至試料Ｄの構造および作製方法＞
試料Ａ乃至試料Ｄの構造および作製方法について説明する。また、試料Ａ乃至試料Ｄの断面模式図を図２２（Ａ１）乃至図２２（Ａ４）に示す。<Structure and Manufacturing Method of Sample A to Sample D>
The structures and manufacturing methods of Sample A to Sample D are described. FIGS. 22A1 to 22A4 are cross-sectional schematic views of Sample A to Sample D. FIG.
また、試料Ａ乃至試料Ｄの断面ＴＥＭ観察像を図２２（Ｂ１）乃至図２２（Ｂ４）に示す。
なお、図２２（Ｂ１）乃至図２２（Ｂ４）は、Ｚコントラスト像である。また、ＴＥＭ観察時のチャージアップを防ぐため、最上層に白金７５１が形成されている。また、図２２（Ｂ１）乃至図２２（Ｂ４）に示すＴＥＭ観察像は、同一試料のＳＩＭＳ分析箇所とは異なる部位の観察像である。Further, cross-sectional TEM observation images of Sample A to Sample D are shown in FIGS. 22B1 to 22B4.
Note that FIGS. 22B1 to 22B4 are Z contrast images. Further, platinum 751 is formed on the uppermost layer in order to prevent charge-up during TEM observation. In addition, the TEM observation images illustrated in FIGS. 22B1 to 22B4 are observation images of a part different from the SIMS analysis part of the same sample.
［試料Ａ］
ガラス基板７０１上に、膜７０２として厚さ１００ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を形成し、次に膜７０３として厚さ３０ｎｍのタングステン膜を形成し、次に膜７０４として厚さ２００ｎｍの銅膜を形成し、次にフォトリソグラフィ法を用いてマスクを形成し、ウエットエッチング法により膜７０４の一部を選択的にエッチングして、試料Ａを作製した（図２２（Ａ１）、図２２（Ｂ１）参照。）。[Sample A]
A 100-nm-thick In—Ga—Zn oxide film is formed as the film 702 over the glass substrate 701, then a 30-nm-thick tungsten film is formed as the film 703, and then a 200-nm-thick copper film is formed as the film 704. A film was formed, then a mask was formed using a photolithography method, and a part of the film 704 was selectively etched by a wet etching method, so that a sample A was manufactured (FIGS. 22A1 and 22A). See B1).).
［試料Ｂ］
試料Ａと同様の試料を作製し、その上に、膜７０５として厚さ３０ｎｍのタングステン膜を形成し、膜７０５により膜７０４が覆われた試料Ｂを作製した（図２２（Ａ２）、図２２（Ｂ２）参照。）。[Sample B]
A sample similar to the sample A was manufactured, and a tungsten film with a thickness of 30 nm was formed as the film 705 thereon, and the sample B in which the film 704 was covered with the film 705 was manufactured (FIG. 22A2). (See (B2).)
［試料Ｃ］
試料Ｂと同様の試料を作製し、膜７０５上に、フォトリソグラフィ法を用いて膜７０４を覆ってマスクを形成し、マスクに覆われていない領域の、膜７０３と膜７０５をドライエッチング法によりエッチングし、膜７０２の一部を露出させて、試料Ｃを作製した（図２２（Ａ３）、図２２（Ｂ３）参照。）。なお、図２２（Ｂ３）は、該マスク（マスク７４２）を除去する前のＴＥＭ観察像である。[Sample C]
A sample similar to the sample B is manufactured, a mask is formed over the film 705 using the photolithography method so as to cover the film 704, and the film 703 and the film 705 in a region not covered with the mask are formed by a dry etching method. Etching was performed to expose part of the film 702, so that a sample C was manufactured (see FIGS. 22A3 and 22B3). Note that FIG. 22B3 is a TEM observation image before the mask (mask 742) is removed.
［試料Ｄ］
試料Ｃを、リン酸を０．８５ｗｔ％含む水溶液に室温で３０秒間含浸して、試料Ｃを作製した（図２２（Ａ４）、図２２（Ｂ４）参照。）。[Sample D]
Sample C was impregnated with an aqueous solution containing 0.85 wt% phosphoric acid at room temperature for 30 seconds to prepare Sample C (see FIGS. 22A4 and 22B4).
＜ＳＩＭＳ分析結果＞
ＳＩＭＳ分析法により、試料Ａ乃至試料Ｄの領域７４１の、深さ方向の銅元素濃度を測定した。図２３（Ａ）、図２３（Ｂ）、図２４（Ａ）、および図２４（Ｂ）にＳＩＭＳ分析結果を示す。図２３（Ａ）、図２３（Ｂ）、図２４（Ａ）、および図２４（Ｂ）の横軸は、試料表面からの深さを示し、縦軸は特定の深さにおける銅元素濃度を示す。<SIMS analysis results>
The copper element concentration in the depth direction of the region 741 of sample A to sample D was measured by SIMS analysis. FIG. 23A, FIG. 23B, FIG. 24A, and FIG. 24B show the SIMS analysis results. In FIGS. 23A, 23B, 24A, and 24B, the horizontal axis indicates the depth from the sample surface, and the vertical axis indicates the copper element concentration at a specific depth. Show.
また、図２３（Ａ）、図２３（Ｂ）、図２４（Ａ）、および図２４（Ｂ）では、タングステンの二次イオン強度変化（図示せず）から推定した、各膜の境界位置を示している。23A, FIG. 23B, FIG. 24A, and FIG. 24B show the boundary positions of each film estimated from changes in the secondary ion intensity of tungsten (not shown). Show.
なお、ＳＩＭＳ分析法における元素濃度の定量は、不純物濃度が既知の標準試料を用いて、ＳＩＭＳ分析により得られた二次イオン強度をもとに算出される。標準試料は主成分ごとに作製されるため、得られる定量値は、使用する標準試料と主成分が同様の材料中でのみ有効である。The element concentration in the SIMS analysis method is calculated based on the secondary ion intensity obtained by SIMS analysis using a standard sample with a known impurity concentration. Since the standard sample is prepared for each main component, the obtained quantitative value is effective only in a material having the same main component as the standard sample to be used.
［試料Ａ］
図２３（Ａ）に、試料ＡのＳＩＭＳ分析結果を示す。図２３（Ａ）の銅元素濃度は、主成分がタングステンの標準試料を用いて定量化した値である。よって、図２３（Ａ）の銅元素濃度は、膜７０３中においてのみ有効である。[Sample A]
FIG. 23A shows the SIMS analysis result of Sample A. The copper element concentration in FIG. 23A is a value quantified using a standard sample whose main component is tungsten. Therefore, the copper element concentration in FIG. 23A is effective only in the film 703.
図２３（Ａ）より、膜７０４のエッチング後において、露出した膜７０３の表面からバルク中にかけて、おおよそ１×１０２０乃至１×１０１９ａｔｏｍｓ／ｃｍ３の濃度で銅元素が検出されていることがわかる。From FIG. 23A, after etching the film 704, copper element is detected at a concentration of approximately 1 × 1020 to 1 × 1019 atoms / cm3 from the surface of the exposed film 703 to the bulk. I understand.
［試料Ｂ］
図２３（Ｂ）に、試料ＢのＳＩＭＳ分析結果を示す。図２３（Ｂ）の銅元素濃度は、主成分がタングステンの標準試料を用いて定量化した値である。よって、図２３（Ｂ）の銅元素濃度は、膜７０３および膜７０５中においてのみ有効である。[Sample B]
FIG. 23B shows the SIMS analysis result of Sample B. The copper element concentration in FIG. 23B is a value quantified using a standard sample whose main component is tungsten. Therefore, the copper element concentration in FIG. 23B is effective only in the films 703 and 705.
図２３（Ｂ）より、膜７０３および膜７０５界面のから膜７０３のバルク中にかけて、おおよそ１×１０２０乃至１×１０１９ａｔｏｍｓ／ｃｍ３の濃度で銅元素が検出されていることがわかる。FIG. 23B shows that copper element is detected at a concentration of approximately 1 × 1020 to 1 × 1019 atoms / cm3 from the interface between the film 703 and the film 705 to the bulk of the film 703.
［試料Ｃ］
図２４（Ａ）に、試料ＣのＳＩＭＳ分析結果を示す。図２４（Ａ）の銅元素濃度は、主成分がＩｎ−Ｇａ−Ｚｎ酸化物の標準試料を用いて定量化した値である。[Sample C]
FIG. 24A shows the SIMS analysis result of Sample C. The copper element concentration in FIG. 24A is a value quantified using a standard sample whose main component is an In—Ga—Zn oxide.
図２４（Ａ）より、露出した膜７０２の表面から深さ５０ｎｍ程度までのバルク中において、おおよそ１×１０１９乃至１×１０１７ａｔｏｍｓ／ｃｍ３の濃度で銅元素が検出されていることがわかる。FIG. 24A shows that copper element is detected at a concentration of approximately 1 × 1019 to 1 × 1017 atoms / cm3 in the bulk from the surface of the exposed film 702 to a depth of about 50 nm. Recognize.
［試料Ｄ］
図２４（Ｂ）に、試料ＤのＳＩＭＳ分析結果を示す。図２４（Ｂ）の銅元素濃度は、主成分がＩｎ−Ｇａ−Ｚｎ酸化物の標準試料を用いて定量化した値である。[Sample D]
FIG. 24B shows the SIMS analysis result of Sample D. The copper element concentration in FIG. 24B is a value quantified using a standard sample whose main component is an In—Ga—Zn oxide.
図２４（Ｂ）より、露出した膜７０２の表面近傍の銅元素濃度が、おおよそ１×１０１８ａｔｏｍｓ／ｃｍ３以下の濃度に低減されていることがわかる。よって、洗浄処理を行うことにより、膜７０２の表面近傍の銅元素濃度を低減できることが確認された。FIG. 24B shows that the copper element concentration in the vicinity of the exposed surface of the film 702 is reduced to approximately 1 × 1018 atoms / cm3 or less. Therefore, it was confirmed that the copper element concentration near the surface of the film 702 can be reduced by performing the cleaning process.
１００ トランジスタ
１０１ 基板
１０３ ゲート電極
１０４ ゲート絶縁膜
１０５ 酸化物半導体膜
１０６ 電極
１０７ 電極
１０８ 酸化物絶縁膜
１０９ 酸化物絶縁膜
１１０ 窒化物絶縁膜
１１１ 保護膜
１１２ ゲート電極
１１５ 部位
１３１ マスク
１３２ マスク
１３３ 領域
１５０ トランジスタ
２１５ 部位
２１６ 部位
３０１ トランジスタ
３０２ 基板
３０３ トランジスタ
３０５ 絶縁膜
３０６ トランジスタ
３０７ 半導体膜
３０９ 導電膜
３１０ 導電膜
３１１ 導電膜
３１４ 絶縁膜
３１６ 絶縁膜
３１８ 絶縁膜
３１９ 導電膜
３２１ 液晶層
３２２ 液晶素子
３２３ 配向膜
３２５ 容量素子
３４２ 基板
３４４ 遮光膜
３４６ 有色膜
３４８ 絶縁膜
３５０ 導電膜
３５２ 配向膜
３６２ 開口部
４０１ 画素部
４０４ 走査線駆動回路
４０６ 信号線駆動回路
４０７ 走査線
４０９ 信号線
４１１ 画素
４１５ 容量線
４３２ 液晶素子
４３４ トランジスタ
４３５ 発光素子100 transistor 101 substrate 103 gate electrode 104 gate insulating film 105 oxide semiconductor film 106 electrode 107 electrode 108 oxide insulating film 109 oxide insulating film 110 nitride insulating film 111 protective film 112 gate electrode 115 site 131 mask 132 mask 133 region 150 Transistor 215 part 216 part 301 transistor 302 substrate 303 transistor 305 insulating film 306 transistor 307 semiconductor film 309 conductive film 310 conductive film 311 conductive film 314 insulating film 316 insulating film 318 insulating film 319 conductive film 321 liquid crystal layer 322 liquid crystal element 323 alignment film 325 Capacitor 342 Substrate 344 Light-shielding film 346 Colored film 348 Insulating film 350 Conductive film 352 Alignment film 362 Opening 401 Pixel portion 404 Scanning line driver circuit 406 Signal line driver circuit 407 Running Line 409 signal line 411 pixel 415 capacitor line 432 the liquid crystal element 434 transistor 435 light emitting element
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014126434AJP6426379B2 (en) | 2013-06-19 | 2014-06-19 | Method for manufacturing semiconductor device |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013128920 | 2013-06-19 | ||
| JP2013128920 | 2013-06-19 | ||
| JP2014126434AJP6426379B2 (en) | 2013-06-19 | 2014-06-19 | Method for manufacturing semiconductor device |
| Publication Number | Publication Date |
|---|---|
| JP2015026830Atrue JP2015026830A (en) | 2015-02-05 |
| JP2015026830A5 JP2015026830A5 (en) | 2017-06-29 |
| JP6426379B2 JP6426379B2 (en) | 2018-11-21 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014126434AExpired - Fee RelatedJP6426379B2 (en) | 2013-06-19 | 2014-06-19 | Method for manufacturing semiconductor device |
| Country | Link |
|---|---|
| JP (1) | JP6426379B2 (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170256647A1 (en)* | 2016-03-04 | 2017-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, method for manufacturing the same, or display device including the same |
| JP2017191934A (en)* | 2016-04-08 | 2017-10-19 | 株式会社半導体エネルギー研究所 | Transistor and manufacturing method of the same |
| JP2018148211A (en)* | 2017-03-03 | 2018-09-20 | 株式会社半導体エネルギー研究所 | Semiconductor device and manufacturing method of semiconductor device |
| JPWO2017085595A1 (en)* | 2015-11-20 | 2018-09-20 | 株式会社半導体エネルギー研究所 | Semiconductor device, method for manufacturing the semiconductor device, or display device having the semiconductor device |
| JP2022133298A (en)* | 2016-11-23 | 2022-09-13 | 株式会社半導体エネルギー研究所 | Display device, display module and electronic apparatus |
| JP2022145974A (en)* | 2021-03-22 | 2022-10-05 | 株式会社リコー | Field effect transistor, display element, image display device, and system |
| JP2022171665A (en)* | 2015-03-03 | 2022-11-11 | 株式会社半導体エネルギー研究所 | Display device |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005078087A (en)* | 2003-08-28 | 2005-03-24 | Samsung Electronics Co Ltd | Thin film transistor array panel and manufacturing method thereof |
| JP2007281459A (en)* | 2006-04-06 | 2007-10-25 | Samsung Electronics Co Ltd | Thin film transistor array panel and manufacturing method thereof |
| JP2010135766A (en)* | 2008-10-31 | 2010-06-17 | Semiconductor Energy Lab Co Ltd | Semiconductor device and method for manufacturing the same |
| JP2011100994A (en)* | 2009-10-09 | 2011-05-19 | Semiconductor Energy Lab Co Ltd | Semiconductor device and method for manufacturing the same |
| JP2012094853A (en)* | 2010-09-30 | 2012-05-17 | Kobe Steel Ltd | Wiring structure |
| JP2012244145A (en)* | 2011-05-17 | 2012-12-10 | Samsung Mobile Display Co Ltd | Oxide semiconductor element, manufacturing method for the same, display device including the same, and manufacturing method for display device including the same |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005078087A (en)* | 2003-08-28 | 2005-03-24 | Samsung Electronics Co Ltd | Thin film transistor array panel and manufacturing method thereof |
| JP2007281459A (en)* | 2006-04-06 | 2007-10-25 | Samsung Electronics Co Ltd | Thin film transistor array panel and manufacturing method thereof |
| JP2010135766A (en)* | 2008-10-31 | 2010-06-17 | Semiconductor Energy Lab Co Ltd | Semiconductor device and method for manufacturing the same |
| JP2011100994A (en)* | 2009-10-09 | 2011-05-19 | Semiconductor Energy Lab Co Ltd | Semiconductor device and method for manufacturing the same |
| JP2012094853A (en)* | 2010-09-30 | 2012-05-17 | Kobe Steel Ltd | Wiring structure |
| JP2012244145A (en)* | 2011-05-17 | 2012-12-10 | Samsung Mobile Display Co Ltd | Oxide semiconductor element, manufacturing method for the same, display device including the same, and manufacturing method for display device including the same |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022171665A (en)* | 2015-03-03 | 2022-11-11 | 株式会社半導体エネルギー研究所 | Display device |
| CN115274860A (en)* | 2015-11-20 | 2022-11-01 | 株式会社半导体能源研究所 | Semiconductor device, method for manufacturing the same, or display device including the same |
| JP2023123526A (en)* | 2015-11-20 | 2023-09-05 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| US12170337B2 (en) | 2015-11-20 | 2024-12-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method of the semiconductor device, or display device including the semiconductor device |
| JPWO2017085595A1 (en)* | 2015-11-20 | 2018-09-20 | 株式会社半導体エネルギー研究所 | Semiconductor device, method for manufacturing the semiconductor device, or display device having the semiconductor device |
| US11682733B2 (en) | 2015-11-20 | 2023-06-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method of the semiconductor device, or display device including the semiconductor device |
| US11038065B2 (en) | 2015-11-20 | 2021-06-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method of the semiconductor device, or display device including the semiconductor device |
| JP2021168390A (en)* | 2015-11-20 | 2021-10-21 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| JP7293282B2 (en) | 2015-11-20 | 2023-06-19 | 株式会社半導体エネルギー研究所 | semiconductor equipment |
| CN115274860B (en)* | 2015-11-20 | 2024-11-19 | 株式会社半导体能源研究所 | Semiconductor device, method of manufacturing the same, or display device including the same |
| JP7596445B2 (en) | 2015-11-20 | 2024-12-09 | 株式会社半導体エネルギー研究所 | Semiconductor Device |
| JP2018006732A (en)* | 2016-03-04 | 2018-01-11 | 株式会社半導体エネルギー研究所 | Semiconductor device, semiconductor device manufacturing method and display device having semiconductor device |
| US20170256647A1 (en)* | 2016-03-04 | 2017-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, method for manufacturing the same, or display device including the same |
| US10263114B2 (en) | 2016-03-04 | 2019-04-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, method for manufacturing the same, or display device including the same |
| US11302717B2 (en) | 2016-04-08 | 2022-04-12 | Semiconductor Energy Laboratory Co., Ltd. | Transistor and method for manufacturing the same |
| JP2017191934A (en)* | 2016-04-08 | 2017-10-19 | 株式会社半導体エネルギー研究所 | Transistor and manufacturing method of the same |
| JP2022133298A (en)* | 2016-11-23 | 2022-09-13 | 株式会社半導体エネルギー研究所 | Display device, display module and electronic apparatus |
| US11726376B2 (en) | 2016-11-23 | 2023-08-15 | Semiconductor Energy Laboratory Co., Ltd. | Display device, display module, and electronic device |
| JP7297984B2 (en) | 2016-11-23 | 2023-06-26 | 株式会社半導体エネルギー研究所 | Display devices, display modules and electronics |
| US12078902B2 (en) | 2016-11-23 | 2024-09-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device, display module, and electronic device |
| US11817508B2 (en) | 2017-03-03 | 2023-11-14 | Semiconductor Energy Laboratory Co., Ltd. | Methods for manufacturing a semiconductor device having a metal oxide layer with a concentration gradient of oxygen and an insulating layer with excess oxygen |
| JP7138451B2 (en) | 2017-03-03 | 2022-09-16 | 株式会社半導体エネルギー研究所 | semiconductor equipment |
| JP2018148211A (en)* | 2017-03-03 | 2018-09-20 | 株式会社半導体エネルギー研究所 | Semiconductor device and manufacturing method of semiconductor device |
| JP2022145974A (en)* | 2021-03-22 | 2022-10-05 | 株式会社リコー | Field effect transistor, display element, image display device, and system |
| Publication number | Publication date |
|---|---|
| JP6426379B2 (en) | 2018-11-21 |
| Publication | Publication Date | Title |
|---|---|---|
| JP7646890B2 (en) | Semiconductor Device | |
| JP7689232B2 (en) | Semiconductor Device | |
| JP6426379B2 (en) | Method for manufacturing semiconductor device | |
| JP6483375B2 (en) | Display device | |
| JP7261278B2 (en) | liquid crystal display | |
| JP7752231B2 (en) | display device |
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed | Free format text:JAPANESE INTERMEDIATE CODE: A523 Effective date:20170522 | |
| A621 | Written request for application examination | Free format text:JAPANESE INTERMEDIATE CODE: A621 Effective date:20170522 | |
| A977 | Report on retrieval | Free format text:JAPANESE INTERMEDIATE CODE: A971007 Effective date:20180302 | |
| A131 | Notification of reasons for refusal | Free format text:JAPANESE INTERMEDIATE CODE: A131 Effective date:20180313 | |
| A521 | Request for written amendment filed | Free format text:JAPANESE INTERMEDIATE CODE: A523 Effective date:20180510 | |
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) | Free format text:JAPANESE INTERMEDIATE CODE: A01 Effective date:20181002 | |
| A61 | First payment of annual fees (during grant procedure) | Free format text:JAPANESE INTERMEDIATE CODE: A61 Effective date:20181025 | |
| R150 | Certificate of patent or registration of utility model | Ref document number:6426379 Country of ref document:JP Free format text:JAPANESE INTERMEDIATE CODE: R150 | |
| LAPS | Cancellation because of no payment of annual fees |