JP2014107448A

Movatterモバイル変換

Info

Publication number: JP2014107448A
Application number: JP2012260135A
Authority: JP
Inventors: Shiro Tsunai; 史郎綱井; Isao Sugaya; 功菅谷; Masashi Okada; 政志岡田; So Mitsuishi; 創三ッ石
Original assignee: Nikon Corp
Current assignee: Nikon Corp
Priority date: 2012-11-28
Filing date: 2012-11-28
Publication date: 2014-06-09

Abstract

PROBLEM TO BE SOLVED: To manufacture a laminated semiconductor device in a simple process.SOLUTION: A laminated semiconductor device manufacturing method of laminating a light-receiving substrate having a light-receiving circuit including a light-receiving element and a processing substrate having a processing circuit for processing a signal received from the light-receiving circuit comprises: a heterogeneous substrate lamination step of laminating the light-receiving substrate and the processing substrate by facing a surface on the light-receiving circuit side and a surface on the processing circuit side; and a light-receiving substrate thinning step of thinning the light-receiving substrate after the heterogeneous substrate lamination step. In the above-described manufacturing method, a processing substrate thinning step for thinning the processing substrate may be included prior to the light-receiving substrate thinning step.

Description

Translated fromJapanese

本発明は、積層半導体装置の製造方法および積層半導体製造装置に関する。 The present invention relates to a method for manufacturing a stacked semiconductor device and a stacked semiconductor manufacturing device.

受光素子を含む基板と信号処理回路を含む基板とを積層して製造される積層半導体装置がある。
［先行技術文献］
［特許文献］
［特許文献１］特開２００６−４９３６１号公報There is a stacked semiconductor device manufactured by stacking a substrate including a light receiving element and a substrate including a signal processing circuit.
[Prior art documents]
[Patent Literature]
[Patent Document 1] Japanese Patent Application Laid-Open No. 2006-49361

積層半導体装置は、例えば、基板の薄化段階において支持用のダミー基板を脱着する等の手順により工数が多くなるので生産性が低い。 The laminated semiconductor device is low in productivity because the number of man-hours is increased by, for example, a procedure of detaching a supporting dummy substrate in the substrate thinning stage.

本発明の第一態様においては、受光素子を含む受光回路を有する受光基板と、受光回路から受けた信号を処理する処理回路を有する処理基板とを積層して積層半導体装置を製造する方法であって、受光回路側の面と処理回路側の面とを向い合せて受光基板および処理基板を積層する異種基板積層段階と、異種基板積層段階よりも後に受光基板を薄化する受光基板薄化段階とを備える積層半導体装置製造方法が提供される。 According to a first aspect of the present invention, there is provided a method of manufacturing a laminated semiconductor device by laminating a light receiving substrate having a light receiving circuit including a light receiving element and a processing substrate having a processing circuit for processing a signal received from the light receiving circuit. A heterogeneous substrate stacking step in which the light receiving substrate side and the processing circuit side surface face each other, and a light receiving substrate thinning step in which the light receiving substrate is thinned after the heterogeneous substrate stacking step. A method for manufacturing a stacked semiconductor device is provided.

本発明の第二態様においては、受光素子を含む受光回路を有する受光基板と、受光回路から受けた信号を処理する処理回路を有する処理基板とを積層して積層半導体装置を製造する装置であって、受光素子を含む受光回路を有する受光基板における受光回路側の面と受光回路から受けた信号を処理する処理回路を有する処理基板における処理回路側の面とを向い合せて受光基板および処理基板を積層する異種基板積層部と、異種基板積層部により処理基板に積層された受光基板において、受光基板を薄化する受光基板薄化部とを備える積層半導体製造装置が提供される。 In a second aspect of the present invention, there is provided an apparatus for manufacturing a laminated semiconductor device by laminating a light receiving substrate having a light receiving circuit including a light receiving element and a processing substrate having a processing circuit for processing a signal received from the light receiving circuit. The light receiving substrate and the processing substrate face each other with the light receiving circuit side surface of the light receiving substrate having the light receiving circuit including the light receiving element and the processing circuit side surface of the processing substrate having a processing circuit for processing a signal received from the light receiving circuit. There is provided a laminated semiconductor manufacturing apparatus comprising: a heterogeneous substrate laminating unit for laminating a semiconductor substrate; and a light receiving substrate laminated on a processing substrate by the heterogeneous substrate laminating unit, and a light receiving substrate thinning unit for thinning the light receiving substrate.

上記した発明の概要は、本発明の必要な特徴の全てを列挙したものではない。これら特徴群のサブコンビネーションも発明となり得る。 The above summary of the present invention does not enumerate all necessary features of the present invention. A sub-combination of these feature groups can also be an invention.

受光基板１００の断面図である。2 is a cross-sectional view of alight receiving substrate 100. FIG.処理基板２００の断面図である。It is sectional drawing of the process board |substrate 200. FIG.積層基板３００の断面図である。3 is a cross-sectional view of amultilayer substrate 300. FIG.積層基板３００の断面図である。3 is a cross-sectional view of amultilayer substrate 300. FIG.積層基板３００の断面図である。3 is a cross-sectional view of amultilayer substrate 300. FIG.積層基板３００の断面図である。3 is a cross-sectional view of amultilayer substrate 300. FIG.積層基板３００の断面図である。3 is a cross-sectional view of amultilayer substrate 300. FIG.積層基板３００の断面図である。3 is a cross-sectional view of amultilayer substrate 300. FIG.積層基板３００の断面図である。3 is a cross-sectional view of amultilayer substrate 300. FIG.積層基板３００の断面図である。3 is a cross-sectional view of amultilayer substrate 300. FIG.積層基板３００の断面図である。3 is a cross-sectional view of amultilayer substrate 300. FIG.積層基板３００の断面図である。3 is a cross-sectional view of amultilayer substrate 300. FIG.積層半導体装置４００の断面図である。4 is a cross-sectional view of a laminatedsemiconductor device 400. FIG.積層基板３０１の断面図である。2 is a cross-sectional view of amultilayer substrate 301. FIG.積層基板３０１の断面図である。2 is a cross-sectional view of amultilayer substrate 301. FIG.積層基板３０２の断面図である。3 is a cross-sectional view of amultilayer substrate 302. FIG.積層基板３０２の断面図である。3 is a cross-sectional view of amultilayer substrate 302. FIG.積層基板３０２の断面図である。3 is a cross-sectional view of amultilayer substrate 302. FIG.積層半導体装置４０１の断面図である。2 is a cross-sectional view of a stackedsemiconductor device 401. FIG.積層基板３０３の断面図である。3 is a cross-sectional view of amultilayer substrate 303. FIG.

以下、発明の実施の形態を通じて本発明を説明する。下記の実施形態は特許請求の範囲に係る発明を限定するものではない。実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。 Hereinafter, the present invention will be described through embodiments of the invention. The following embodiments do not limit the invention according to the claims. Not all combinations of features described in the embodiments are essential for the solution of the invention.

図１は、積層半導体装置４００の材料として用い得る受光基板１００の断面図である。受光基板１００は、支持基板１１０、半導体ウェル１３０および多層配線層１５０を備える。 FIG. 1 is a cross-sectional view of alight receiving substrate 100 that can be used as a material of the laminatedsemiconductor device 400. Thelight receiving substrate 100 includes asupport substrate 110, asemiconductor well 130, and amultilayer wiring layer 150.

支持基板１１０は、シリコン単結晶ウエハ等により形成され、受光基板１００の機械的強度を担う厚さ、例えば、直径１２インチのシリコン単結晶ウエハであれば、７７５μｍ程度の厚さを有する。支持基板１１０の一面には、絶縁層１２０を介して半導体ウェル１３０が配される。半導体ウェル１３０には、支持基板１１０の面方向に、複数のフォトダイオード１３２がマトリクス状に作り込まれている。 Thesupport substrate 110 is formed of a silicon single crystal wafer or the like, and has a thickness that bears the mechanical strength of thelight receiving substrate 100, for example, a thickness of about 775 μm if the silicon single crystal wafer has a diameter of 12 inches. Asemiconductor well 130 is disposed on one surface of thesupport substrate 110 via aninsulating layer 120. A plurality ofphotodiodes 132 are formed in a matrix in the semiconductor well 130 in the surface direction of thesupport substrate 110.

半導体ウェル１３０には、隣接して形成されたゲート電極１４０等により複数の電界効果トランジスタもが形成される。このような構造により、フォトダイオード１３２および電界効果トランジスタにより形成された受光回路１１１に対する支持基板１１０の浮遊容量が抑制され、受光回路１１１のスイッチング速度が向上されると共に消費電力が低減される。 A plurality of field effect transistors are also formed in the semiconductor well 130 by thegate electrode 140 and the like formed adjacent to each other. With such a structure, the stray capacitance of thesupport substrate 110 with respect to thelight receiving circuit 111 formed by thephotodiode 132 and the field effect transistor is suppressed, so that the switching speed of thelight receiving circuit 111 is improved and the power consumption is reduced.

多層配線層１５０は、半導体ウェル１３０の表面に交互に積層された層間絶縁材１５２および配線材１５４により形成される。配線材１５４としては、チタン、タングステン等の金属材料を使用できる。 Themultilayer wiring layer 150 is formed by interlayerinsulating materials 152 andwiring materials 154 that are alternately stacked on the surface of the semiconductor well 130. As thewiring material 154, a metal material such as titanium or tungsten can be used.

フォトダイオード１３２および電界効果トランジスタは、多層配線層１５０により相互に接続されて、概ね厚さ１０μｍ以下の受光回路１１１を形成する。多層配線層１５０における配線材１５４の一端は、支持基板１１０と反対側の一面において外部に露出した接続パッド１６０に電気的に接続される。 Thephotodiode 132 and the field effect transistor are connected to each other by themultilayer wiring layer 150 to form alight receiving circuit 111 having a thickness of approximately 10 μm or less. One end of thewiring member 154 in themultilayer wiring layer 150 is electrically connected to theconnection pad 160 exposed to the outside on one surface opposite to thesupport substrate 110.

受光回路１１１においては、フォトダイオード１３２の各々が画素に対応し、電界効果トランジスタが画素毎にリセット、選択および増幅を担う。フォトダイオード１３２が入射光を受けて蓄積した電荷は、電界効果トランジスタによるソースフォロワを通じて電圧信号として接続パッド１６０から外部に出力される。 In thelight receiving circuit 111, each of thephotodiodes 132 corresponds to a pixel, and a field effect transistor performs reset, selection, and amplification for each pixel. The electric charge accumulated by thephotodiode 132 upon receiving incident light is output to the outside from theconnection pad 160 as a voltage signal through a source follower by a field effect transistor.

図２は、積層半導体装置４００の材料として用い得る処理基板２００の断面図である。処理基板２００は、支持基板２１０、半導体ウェル２３０および多層配線層２５０を備える。 FIG. 2 is a cross-sectional view of aprocessing substrate 200 that can be used as a material for thestacked semiconductor device 400. Theprocessing substrate 200 includes asupport substrate 210, asemiconductor well 230, and amultilayer wiring layer 250.

支持基板２１０は、シリコン単結晶ウエハ等により形成され、受光基板１００の機械的強度を担う厚さ、例えば、直径１２インチのシリコン単結晶ウエハであれば、７７５μｍ程度の厚さを有する。支持基板２１０の一面には、半導体ウェル２３０が配される。半導体ウェル２３０には、半導体ウェル２３０に隣接して形成されたゲート電極２４０等により複数の電界効果トランジスタが作り込まれている。 Thesupport substrate 210 is formed of a silicon single crystal wafer or the like, and has a thickness that bears the mechanical strength of thelight receiving substrate 100, for example, a thickness of about 775 μm in the case of a silicon single crystal wafer having a diameter of 12 inches. Asemiconductor well 230 is disposed on one surface of thesupport substrate 210. A plurality of field effect transistors are formed in the semiconductor well 230 by thegate electrode 240 formed adjacent to the semiconductor well 230.

多層配線層１５０は、半導体ウェル２３０の表面に交互に積層された層間絶縁材２５２および配線材２５４により形成される。複数の電界効果トランジスタは、多層配線層２５０により相互に接続されて処理回路２１１を形成する。 Themultilayer wiring layer 150 is formed by interlayerinsulating materials 252 andwiring materials 254 that are alternately stacked on the surface of the semiconductor well 230. The plurality of field effect transistors are connected to each other by themultilayer wiring layer 250 to form theprocessing circuit 211.

また、多層配線層２５０における配線材２５４の一端は、支持基板２１０と反対側の一面において外部に露出した接続パッド２６０に電気的に接続される。処理基板２００の接続パッド２６０は、受光基板１００の接続パッド１６０に接続される。これにより、処理基板２００の処理回路２１１は、受光基板１００の受光回路１１１の出力信号を処理する。処理回路２１１における処理としては、アナログ／デジタル変換、ノイズ抑圧、ファイル生成等を例示できる。 In addition, one end of thewiring member 254 in themultilayer wiring layer 250 is electrically connected to theconnection pad 260 exposed to the outside on one surface opposite to thesupport substrate 210. Theconnection pad 260 of theprocessing substrate 200 is connected to theconnection pad 160 of thelight receiving substrate 100. As a result, theprocessing circuit 211 of theprocessing substrate 200 processes the output signal of thelight receiving circuit 111 of thelight receiving substrate 100. Examples of processing in theprocessing circuit 211 include analog / digital conversion, noise suppression, file generation, and the like.

なお、図示の処理基板２００は、支持基板２１０に嵌入した貫通電極２５６を有する。貫通電極は、例えば、デュアルダマシン法により銅で形成される。貫通電極２５６の一端は、多層配線層２５０の配線材２５４に電気的に接続される。貫通電極２５６の他端は、図示の段階では、支持基板２１０の内部に埋没している。 The illustratedprocessing substrate 200 has a throughelectrode 256 fitted into thesupport substrate 210. The through electrode is formed of copper by a dual damascene method, for example. One end of the throughelectrode 256 is electrically connected to thewiring member 254 of themultilayer wiring layer 250. The other end of the throughelectrode 256 is buried in thesupport substrate 210 in the illustrated stage.

上記のような受光基板１００および処理基板２００を貼り合わせることにより、イメージセンサとして用い得る積層半導体装置４００を製造できる。図３から図１３は、そのような積層半導体装置４００の製造過程を段階毎に示す断面図である。 By laminating thelight receiving substrate 100 and theprocessing substrate 200 as described above, alaminated semiconductor device 400 that can be used as an image sensor can be manufactured. 3 to 13 are cross-sectional views showing the manufacturing process of such astacked semiconductor device 400 step by step.

なお、受光基板１００および処理基板２００のそれぞれは、図１または図２に示した構造をそれぞれの面方向に繰り返し有する。よって、受光基板１００および処理基板２００を積層することにより、多数の積層半導体装置４００を含む積層基板３００を一括して製造できる。 Each of thelight receiving substrate 100 and theprocessing substrate 200 has the structure shown in FIG. 1 or FIG. 2 repeatedly in each plane direction. Therefore, by stacking thelight receiving substrate 100 and theprocessing substrate 200, thestacked substrate 300 including a large number of stackedsemiconductor devices 400 can be manufactured collectively.

まず、図３に示すように、受光基板１００および処理基板２００を積層して積層基板３００を形成する。図示の例では、図１に示した状態に対して受光基板１００の表裏を反転させ、処理基板２００に積層する。これにより、この段階において１５５０μｍ以上の厚さを有する積層基板３００が形成される。積層基板３００においては、受光基板１００の接続パッド１６０と、処理基板２００の接続パッド２６０とが互いに当接して電気的に接続される。 First, as shown in FIG. 3, thelight receiving substrate 100 and theprocessing substrate 200 are laminated to form alaminated substrate 300. In the illustrated example, the front and back of thelight receiving substrate 100 are reversed with respect to the state shown in FIG. Thereby, thelaminated substrate 300 having a thickness of 1550 μm or more is formed at this stage. In themultilayer substrate 300, theconnection pads 160 of thelight receiving substrate 100 and theconnection pads 260 of theprocessing substrate 200 are in contact with each other and are electrically connected.

受光基板１００および処理基板２００は、接続パッド１６０、２６０の少なくとも一方をはんだバンプ、銅バンプ等にして圧接することにより貼り合わせてもよい。この場合、受光基板１００および処理基板２００はそれぞれ支持基板１１０、２１０を有しているので、十分な圧力を加えることができる。 Thelight receiving substrate 100 and theprocessing substrate 200 may be bonded together by pressing at least one of theconnection pads 160 and 260 with solder bumps, copper bumps, or the like. In this case, since thelight receiving substrate 100 and theprocessing substrate 200 have thesupport substrates 110 and 210, respectively, a sufficient pressure can be applied.

また、接続パッド１６０、２６０を含む受光基板１００および処理基板２００の端面を鏡面研磨して常温接合させてもよい。この場合も、受光基板１００および処理基板２００が支持基板１１０、２１０を有しているので、これら支持基板１１０、２１０を保持して受光基板１００および処理基板２００を研磨することができる。 Further, the end surfaces of thelight receiving substrate 100 and theprocessing substrate 200 including theconnection pads 160 and 260 may be mirror-polished and bonded at room temperature. Also in this case, since thelight receiving substrate 100 and theprocessing substrate 200 have the supportingsubstrates 110 and 210, thelight receiving substrate 100 and theprocessing substrate 200 can be polished while holding the supportingsubstrates 110 and 210.

受光基板１００および処理基板２００の位置合わせは、予め定めた数箇所の位置合わせ指標の位置ずれに基づいて全体の位置ずれが最小になる位置を算出するグローバルアライメント法により、積層基板３００の歩留りを向上させることができる。更に、位置合わせ指標の位置に基づいて、オフセット補正、回転補正、直交度補正、スケーリング補正等を加えて、位置合わせ精度をより向上させることかできる。 For the alignment of thelight receiving substrate 100 and theprocessing substrate 200, the yield of themultilayer substrate 300 is determined by a global alignment method that calculates the position where the total positional deviation is minimized based on the positional deviation of several predetermined alignment indices. Can be improved. Furthermore, the alignment accuracy can be further improved by adding offset correction, rotation correction, orthogonality correction, scaling correction, and the like based on the position of the alignment index.

位置合わせ指標として、接続パッド１６０、２６０そのものを利用してもよいし、受光基板１００および処理基板２００に形成された配線、基板等を利用してもよい。更に、位置合わせに利用する目的で受光基板１００および処理基板２００に設けたアライメントマークを利用してもよい。また、位置ずれを測定するために位置合わせ指標を観察する場合、受光基板１００および処理基板２００の接合面を直接に観察する方法の他に、基板を透過する赤外帯域で観察してもよい。 As the alignment index, theconnection pads 160 and 260 themselves may be used, or wirings and substrates formed on thelight receiving substrate 100 and theprocessing substrate 200 may be used. Further, alignment marks provided on thelight receiving substrate 100 and theprocessing substrate 200 may be used for the purpose of use in alignment. In addition, when observing the alignment index for measuring the positional deviation, in addition to the method of directly observing the bonding surface of thelight receiving substrate 100 and theprocessing substrate 200, the alignment index may be observed in the infrared band transmitting the substrate. .

次に、図４に示すように、積層基板３００において、処理基板２００の支持基板２１０を、例えば５００μｍ程度まで薄化する。支持基板２１０は、例えば、化学機械研磨により薄化できる。これにより、支持基板２１０の図中下面には、貫通電極２５６の端部が露出する。 Next, as shown in FIG. 4, in thelaminated substrate 300, thesupport substrate 210 of theprocessing substrate 200 is thinned to about 500 μm, for example. Thesupport substrate 210 can be thinned by chemical mechanical polishing, for example. As a result, the end portion of the throughelectrode 256 is exposed on the lower surface of thesupport substrate 210 in the drawing.

なお、処理基板２００の薄化に先立って、２００℃から３００℃の温度範囲で、３０分から６０分の処理時間で積層基板３００をアニール処理してもよい。これにより、受光基板１００および処理基板２００の貼り合わせに伴い積層基板３００に生じた内部応力が緩和されるので、薄化のために研磨等で生じる応力により受光基板１００および処理基板２００が剥離することが防止される。 Prior to thinning of theprocessing substrate 200, thelaminated substrate 300 may be annealed in a temperature range of 200 ° C. to 300 ° C. for a processing time of 30 minutes to 60 minutes. As a result, the internal stress generated in thelaminated substrate 300 due to the bonding of thelight receiving substrate 100 and theprocessing substrate 200 is relieved, so that thelight receiving substrate 100 and theprocessing substrate 200 are peeled off by the stress generated by polishing or the like for thinning. It is prevented.

また、処理基板２００の薄化処理後にも積層基板３００を、上記と同様の条件でアニール処理してもよい。薄化処理後の支持基板２１０は平坦性が高いので、積層基板３００を全体に均一に加熱できる。よって、アニール処理により緩和される内部応力も、積層基板３００全体で均一になる。 In addition, thelaminated substrate 300 may be annealed under the same conditions as described above even after theprocessing substrate 200 is thinned. Since thesupport substrate 210 after the thinning process has high flatness, themultilayer substrate 300 can be uniformly heated as a whole. Therefore, the internal stress that is relaxed by the annealing process is also uniform throughout themultilayer substrate 300.

次に、図５に示すように、支持基板２１０の図中下面に露出した貫通電極２５６の端部にバンプ２２０を形成する。これにより、処理基板２００の処理回路２１１を、積層基板３００の図中下面から外部に接続できる状態になる。バンプ２２０は、例えば、溶融はんだにより接合するはんだバンプ、相互拡散により接合する銅バンプ等を適宜選択できる。 Next, as shown in FIG. 5, bumps 220 are formed on the end portions of the throughelectrodes 256 exposed on the lower surface of thesupport substrate 210 in the drawing. As a result, theprocessing circuit 211 of theprocessing substrate 200 can be connected to the outside from the lower surface of themultilayer substrate 300 in the drawing. As thebump 220, for example, a solder bump joined by molten solder, a copper bump joined by mutual diffusion, or the like can be appropriately selected.

次に、図６に示すように、受光基板１００の支持基板１１０を薄化する。支持基板１１０は、例えば、処理基板２００側に残る支持基板２１０を保持して化学機械研磨することにより薄化できる。ここで、図示の例では、支持基板１１０を全て除去せずに、絶縁層１２０が露出する直前で化学機械研磨を停止する。 Next, as shown in FIG. 6, thesupport substrate 110 of thelight receiving substrate 100 is thinned. For example, thesupport substrate 110 can be thinned by holding thesupport substrate 210 remaining on theprocessing substrate 200 side and performing chemical mechanical polishing. Here, in the illustrated example, the chemical mechanical polishing is stopped immediately before the insulatinglayer 120 is exposed without removing all of thesupport substrate 110.

ここまでの段階においては、受光基板１００の表面が受光基板１００の支持基板２１０により覆われている。よって、処理基板２００側にける支持基板２１０の研磨、バンプ２２０の形成等により生じた塵芥は、受光基板１００側の支持基板１１０に付着していたとしても、支持基板１１０の薄化処理と共に除去される。 In the steps so far, the surface of thelight receiving substrate 100 is covered with thesupport substrate 210 of thelight receiving substrate 100. Therefore, dust generated by polishing of thesupport substrate 210 on theprocessing substrate 200 side, formation of thebumps 220, etc. is removed together with the thinning process of thesupport substrate 110 even if it adheres to thesupport substrate 110 on thelight receiving substrate 100 side. Is done.

なお、上記のように受光基板１００側の支持基板１１０を薄化する場合も、薄化処理の前後に、積層基板３００をアニール処理してもよい。これにより、積層基板３００の残留応力を緩和できる。また、薄化処理により生じた応力を開放できる。アニール処理は、２００℃から３００℃の温度範囲で、３０分から６０分の処理時間で有効になる。 Even when thesupport substrate 110 on thelight receiving substrate 100 side is thinned as described above, thelaminated substrate 300 may be annealed before and after the thinning process. Thereby, the residual stress of themultilayer substrate 300 can be relieved. Further, the stress generated by the thinning process can be released. The annealing process is effective in a temperature range of 200 ° C. to 300 ° C. and a processing time of 30 minutes to 60 minutes.

続いて、図７に示すように、絶縁層１２０の表面に残った支持基板１１０を化学エッチングにより除去する。エッチャントとして、支持基板１１０を食刻するが、絶縁層１２０とは反応しない選択性を有するものを用いる。これにより、積層基板３００には、厚さ１０μｍ程度の受光回路１１１が残る。これにより、支持基板１１０の除去後に形成される受光基板１００の表面は、絶縁層１２０自体の平坦性を有する。このように、化学機械研磨で支持基板１１０を残し、エッチングにより支持基板１１０を除去することにより、化学機械研磨により生じがちな研磨量の偏りを防止できる。 Subsequently, as shown in FIG. 7, thesupport substrate 110 remaining on the surface of the insulatinglayer 120 is removed by chemical etching. As the etchant, a material having a selectivity that etches thesupport substrate 110 but does not react with the insulatinglayer 120 is used. As a result, thelight receiving circuit 111 having a thickness of about 10 μm remains on themultilayer substrate 300. Thereby, the surface of thelight receiving substrate 100 formed after thesupport substrate 110 is removed has the flatness of the insulatinglayer 120 itself. In this manner, by leaving thesupport substrate 110 by chemical mechanical polishing and removing thesupport substrate 110 by etching, it is possible to prevent unevenness in the polishing amount that tends to occur due to chemical mechanical polishing.

このように、上記の方法では、化学機械研磨をする場合に限って一時的に使用されるダミー基板を用いることなく薄化処理を実行して積層基板３００を製造できる。よって、ダミー基板の着脱等の作業工数を省くことができ、積層基板の製造工程を簡略化できる。 Thus, in the above method, thelaminated substrate 300 can be manufactured by executing the thinning process without using a dummy substrate that is temporarily used only when chemical mechanical polishing is performed. Therefore, the number of work steps such as attaching and detaching the dummy substrate can be omitted, and the manufacturing process of the laminated substrate can be simplified.

次に、図８に示すように、積層基板３００における受光基板１００側の表面に遮光層１７０を形成する。遮光層１７０は、受光基板１００におけるフォトダイオード１３２の周囲に入射する入射光を遮断する。換言すれば、受光基板１００において、フォトダイオード１３２が形成された領域に限って入射光を入射させる。 Next, as illustrated in FIG. 8, alight shielding layer 170 is formed on the surface of thelaminated substrate 300 on thelight receiving substrate 100 side. Thelight shielding layer 170 blocks incident light incident on the periphery of thephotodiode 132 in thelight receiving substrate 100. In other words, incident light is incident on thelight receiving substrate 100 only in the region where thephotodiode 132 is formed.

遮光層１７０は、例えばアルミニウム、タングステン等の金属材料を気相成長方により堆積させることにより形成できる。遮光層１７０の材料は、多層配線層１５０における配線材１５４と同じ材料であってもよい。ただし、遮光層１７０は、透過光を遮断できる厚さを有している。このように、フォトダイオード１３２に隣接して配することにより、遮光層１７０のパターン精度を向上させることができる。 Thelight shielding layer 170 can be formed, for example, by depositing a metal material such as aluminum or tungsten by vapor deposition. The material of thelight shielding layer 170 may be the same material as thewiring material 154 in themultilayer wiring layer 150. However, thelight shielding layer 170 has a thickness that can block transmitted light. As described above, the pattern accuracy of thelight shielding layer 170 can be improved by arranging thephotodiode 132 adjacently.

このように、積層基板３００を用いた場合は、受光基板１００において支持基板１１０があった側からフォトダイオード１３２に光を入射させる裏面照射型イメージセンサが製造される。よって、以降の製造過程には、支持基板１１０が除去された跡に、入射光を透過させる層を形成する段階が含まれる。 As described above, when themultilayer substrate 300 is used, a back-illuminated image sensor that makes light incident on thephotodiode 132 from the side where thesupport substrate 110 is present in thelight receiving substrate 100 is manufactured. Therefore, the subsequent manufacturing process includes a step of forming a layer that transmits incident light on the trace where thesupport substrate 110 is removed.

次に、図９に示すように、絶縁層１２０および遮光層１７０の表面に平坦化層１７２を形成する。平坦化層１７２は、プラズマＣＶＤ等の物理蒸着法により堆積したシリコン酸化膜により形成できる。 Next, as illustrated in FIG. 9, aplanarization layer 172 is formed on the surfaces of the insulatinglayer 120 and thelight shielding layer 170. Theplanarization layer 172 can be formed of a silicon oxide film deposited by physical vapor deposition such as plasma CVD.

次に、図１０に示すように、平坦化層１７２の表面に、有機平坦化層１７４を形成する。有機平坦化層１７４は、例えば、ポリイミド樹脂等を塗布することにより形成できる。これにより、受光基板１００の入射側端面の平坦性を向上させると共に、次に説明する他の樹脂層の接着性を向上させる。 Next, as shown in FIG. 10, anorganic planarization layer 174 is formed on the surface of theplanarization layer 172. Theorganic planarization layer 174 can be formed, for example, by applying a polyimide resin or the like. Thereby, the flatness of the incident side end face of thelight receiving substrate 100 is improved, and the adhesiveness of another resin layer described below is improved.

なお、有機平坦化層１７４の耐熱温度は、他の層を形成するＳｉ化合物等に比較すると低い。よって、有機平坦化層１７４を形成した後の段階では、高温のアニール処理はできない。 Note that the heat resistance temperature of theorganic planarization layer 174 is lower than that of the Si compound or the like forming other layers. Therefore, high-temperature annealing cannot be performed at a stage after theorganic planarization layer 174 is formed.

次に、図１１に示すように、有機平坦化層１７４の表面に、オンチップカラーフィルタ１８０を形成する。オンチップカラーフィルタ１８０は、フォトダイオード１３２のそれぞれに対応して配される。また、オンチップカラーフィルタ１８０は、顔料を含むフォトレジスト材等により形成され、例えば赤、青および緑（原色系）またはシアン、マゼンタおよびイエロー（補色系）のいずれかに着色される。更に、オンチップカラーフィルタ１８０には、４色以上のフィルタが組み合わされる場合もある。 Next, as shown in FIG. 11, an on-chip color filter 180 is formed on the surface of theorganic planarization layer 174. The on-chip color filter 180 is disposed corresponding to each of thephotodiodes 132. The on-chip color filter 180 is formed of a photoresist material containing a pigment, and is colored, for example, red, blue and green (primary colors) or cyan, magenta and yellow (complementary colors). Furthermore, the on-chip color filter 180 may be combined with four or more color filters.

次に、図１２に示すように、有機平坦化層１７４およびオンチップカラーフィルタ１８０の各表面を含む受光基板１００の表面に、更に有機平坦化層１８２が形成される。これにより、オンチップカラーフィルタ１８０は、有機平坦化層１７４、１８２に埋設された状態になる。また、受光基板１００の最表面は再び平坦化される。 Next, as shown in FIG. 12, anorganic planarization layer 182 is further formed on the surface of thelight receiving substrate 100 including the surfaces of theorganic planarization layer 174 and the on-chip color filter 180. As a result, the on-chip color filter 180 is embedded in the organic planarization layers 174 and 182. Further, the outermost surface of thelight receiving substrate 100 is flattened again.

次に、図１３に示すように、有機平坦化層１８２の表面に、オンチップレンズ１９０が形成される。オンチップレンズ１９０は、有機樹脂により形成したレンズ材料層をエッチバック、リフロー等により加工してレンズ形状とすることにより形成される。オンチップレンズ１９０の各々は、中心が縁よりも厚い凸型レンズをなし、広い面積に入射した入射光をフォトダイオード１３２に集光する。尚、遮光層１７０、平坦化層１７２、有機平坦化層１７４、１８２、オンチップカラーフィルタ１８０、オンチップレンズ１９０は、これらの全てが必須なわけではなく、用途に応じて全部または一部を作成すればよい。 Next, as shown in FIG. 13, an on-chip lens 190 is formed on the surface of theorganic planarization layer 182. The on-chip lens 190 is formed by processing a lens material layer formed of an organic resin into a lens shape by etching back, reflow, or the like. Each of the on-chip lenses 190 is a convex lens whose center is thicker than the edge, and condenses incident light incident on a wide area on thephotodiode 132. Thelight shielding layer 170, theflattening layer 172, the organic flattening layers 174 and 182, the on-chip color filter 180, and the on-chip lens 190 are not all essential, and may be wholly or partially depending on the application. Create it.

こうして、図１３に示した断面構造を有する積層半導体装置４００が完成する。積層半導体装置４００は、受光基板１００において支持基板１１０があった側から入射光が入射する裏面照射型イメージセンサである。フォトダイオード１３２への入射光により発生した電荷は、電圧信号として処理回路２１１に受け渡され、更に、デジタル変換等の処理を経て、バンプ２２０から外部に出力される。 Thus, thelaminated semiconductor device 400 having the cross-sectional structure shown in FIG. 13 is completed. Thelaminated semiconductor device 400 is a backside illuminated image sensor in which incident light enters from the side where thesupport substrate 110 is present in thelight receiving substrate 100. The electric charge generated by the incident light on thephotodiode 132 is transferred to theprocessing circuit 211 as a voltage signal, and further output from thebump 220 through processing such as digital conversion.

積層半導体装置４００が形成された積層基板３００は、ダイシングにより切り分けられて多数のダイとなる。こうして得られたダイのそれぞれは、受光基板１００および処理基板２００を積層して製造したことにより、高い歩留りと高い集積密度とを兼ね備える。 Thelaminated substrate 300 on which thelaminated semiconductor device 400 is formed is cut into a large number of dies by dicing. Each of the dies thus obtained has a high yield and a high integration density because the light-receivingsubstrate 100 and theprocessing substrate 200 are laminated.

なお、図７に示した状態から後に、遮光層１７０、オンチップカラーフィルタ１８０およびオンチップレンズ１９０のように光学的な機能を有する要素を受光基板１００の表面に形成する場合には、マスク等を受光基板１００に対して位置合わせする。この場合、絶縁層１２０、平坦化層１７２、有機平坦化層１７４、１８２を通じて見えるフォトダイオード１３２を、位置合わせ指標として利用してもよい。また、絶縁層１２０に、予めアライメントマークを形成しておいてもよい。更に、受光基板１００を赤外帯域の照明光により観察して、多層配線層１５０の構造物を位置合わせ指標として利用してもよい。 When elements having an optical function such as thelight shielding layer 170, the on-chip color filter 180, and the on-chip lens 190 are formed on the surface of thelight receiving substrate 100 after the state shown in FIG. Is aligned with respect to thelight receiving substrate 100. In this case, thephotodiode 132 visible through the insulatinglayer 120, theplanarization layer 172, and the organic planarization layers 174 and 182 may be used as an alignment index. An alignment mark may be formed in advance on the insulatinglayer 120. Furthermore, thelight receiving substrate 100 may be observed with infrared band illumination light, and the structure of themultilayer wiring layer 150 may be used as an alignment index.

図１４は、他の積層基板３０１の断面図である。積層基板３０１は、図２に示した処理基板２００と同じ構造を有する一対の処理基板２０１、２０２を、接続パッド２６０どうしが接合されるように積層して形成される。処理基板２０１、２０２の接合に係る位置合わせ指標、位置合わせ方法および接合方法については、図３を参照して説明した通りである。これにより、処理基板２０１の処理回路２１２と処理基板２０２の処理回路２１３とが相互に接続され、一体的な回路を形成する。 FIG. 14 is a cross-sectional view of anotherlaminated substrate 301. Themultilayer substrate 301 is formed by stacking a pair ofprocessing substrates 201 and 202 having the same structure as theprocessing substrate 200 shown in FIG. 2 so that theconnection pads 260 are joined to each other. The alignment index, alignment method, and bonding method related to the bonding of theprocessing substrates 201 and 202 are as described with reference to FIG. As a result, theprocessing circuit 212 of theprocessing substrate 201 and theprocessing circuit 213 of theprocessing substrate 202 are connected to each other to form an integrated circuit.

次に、図１５に示すように、積層基板３０１における一方の処理基板２０２の支持基板２１０を薄化処理し、支持基板２１０の表面に露出した貫通電極２５６の端面にバンプ２２０を形成する。薄化処理の方法とバンプ２２０の形成方法は、図４および図５を参照して説明した通りである。 Next, as shown in FIG. 15, thesupport substrate 210 of oneprocessing substrate 202 in themultilayer substrate 301 is thinned, and bumps 220 are formed on the end surfaces of the throughelectrodes 256 exposed on the surface of thesupport substrate 210. The thinning method and thebump 220 forming method are as described with reference to FIGS.

次に、図１６に示すように、図１５に示した状態の積層基板３０１と、図５に示した状態の積層基板３００とを接合して、積層基板３０２を形成する。積層基板３０１のバンプ２２０と積層基板３０２のバンプ２２０とは、銅バンプの相互拡散、はんだバンプの溶融等により接合できる。 Next, as illustrated in FIG. 16, themultilayer substrate 301 in the state illustrated in FIG. 15 and themultilayer substrate 300 in the state illustrated in FIG. 5 are bonded to form themultilayer substrate 302. Thebumps 220 of themultilayer substrate 301 and thebumps 220 of themultilayer substrate 302 can be joined by mutual diffusion of copper bumps, melting of solder bumps, or the like.

こうして、積層基板３００に含まれる受光回路１１１および処理回路２１１と、積層基板３０１における処理回路２１２、２１３とが、バンプ２２０および貫通電極２５６を通じて相互に結合される。これにより、積層基板３０２全体では、積層基板３００の３倍に及ぶ大規模処理回路が形成される。 Thus, thelight receiving circuit 111 and theprocessing circuit 211 included in themultilayer substrate 300 and theprocessing circuits 212 and 213 in themultilayer substrate 301 are coupled to each other through thebump 220 and the throughelectrode 256. As a result, a large scale processing circuit that is three times as large as themultilayer substrate 300 is formed on theentire multilayer substrate 302.

次に、図１７に示すように、積層基板３０２の図中下端に位置する処理基板２０１の支持基板２１０を薄化処理し、支持基板２１０の表面に露出した貫通電極２５６の端面にバンプ２２０を形成する。薄化処理の方法とバンプ２２０の形成方法は、図４および図５を参照して説明した場合と同様である。こうして、積層基板３０２に形成された大規模処理回路は、図中最下段の処理基板２０１のバンプ２２０を通じて外部に出力できる状態になる。 Next, as shown in FIG. 17, thesupport substrate 210 of theprocessing substrate 201 positioned at the lower end of themultilayer substrate 302 is thinned, and bumps 220 are formed on the end surfaces of the throughelectrodes 256 exposed on the surface of thesupport substrate 210. Form. The thinning process and thebump 220 are formed in the same manner as described with reference to FIGS. Thus, the large-scale processing circuit formed on themultilayer substrate 302 can be output to the outside through thebumps 220 of thelowermost processing substrate 201 in the drawing.

次に、図１８に示すように、薄化およびエッチングにより、積層基板３０２における受光基板１００の支持基板１１０を除去する。支持基板１１０の薄化および除去は、図６および図７を参照して説明した通りである。 Next, as shown in FIG. 18, thesupport substrate 110 of thelight receiving substrate 100 in thelaminated substrate 302 is removed by thinning and etching. The thinning and removal of thesupport substrate 110 are as described with reference to FIGS.

続いて、図１９に示すように、受光基板１００において露出した絶縁層１２０の上に、遮光層１７０、平坦化層１７２、有機平坦化層１７４、１８２、オンチップカラーフィルタ１８０およびオンチップレンズ１９０を順次形成して、積層半導体装置４０１を完成する。これら光学要素の形成過程は、図８から図１３までを参照して説明した通りである。 Subsequently, as illustrated in FIG. 19, thelight shielding layer 170, theplanarization layer 172, the organic planarization layers 174 and 182, the on-chip color filter 180 and the on-chip lens 190 are formed on the insulatinglayer 120 exposed in thelight receiving substrate 100. Are sequentially formed to complete the stackedsemiconductor device 401. The formation process of these optical elements is as described with reference to FIGS.

こうして製造された積層半導体装置４０１は、処理回路２１１、２１２、２１３を含む大規模処理回路を備えるので、アナログ／デジタル変換器に加えて、バッファ回路、記憶回路、プロセッサ等を一体的に備えたイメージセンサとすることができる。また、処理基板２００、２０１、２０２を積層する過程では、受光基板１００の受光面が支持基板１１０に覆われた状態なので、処理基板２００、２０１、２０２の支持基板２１０の薄化処理等により生じた塵芥が受光基板１００の表面に残留してイメージセンサとしての性能に影響を与えることが防止される。 Since thestacked semiconductor device 401 manufactured in this way includes a large-scale processing circuit includingprocessing circuits 211, 212, and 213, in addition to an analog / digital converter, a buffer circuit, a storage circuit, a processor, and the like are integrated. It can be an image sensor. Further, in the process of laminating theprocessing substrates 200, 201, and 202, the light receiving surface of thelight receiving substrate 100 is covered with thesupport substrate 110, and thus occurs due to a thinning process of thesupport substrate 210 of theprocessing substrates 200, 201, and 202. This prevents dust from remaining on the surface of thelight receiving substrate 100 from affecting the performance of the image sensor.

なお、積層半導体装置４０１の製造過程においても、処理基板２０１、２０２の積層段階、積層基板３００，３０１の積層段階のそれぞれの前後にアニール処理をしてもよい。しかしながら、個々の積層基板３００、３０１を積層する段階ではアニール処理なしに低温で接合し、全ての基板が積層された後に一括してアニール処理してもよい。これにより、初期に積層された基板が繰り返しアニール処理の熱にさらされることが防止される。 Also in the manufacturing process of thelaminated semiconductor device 401, annealing may be performed before and after each of the lamination stage of theprocessing substrates 201 and 202 and the lamination stage of thelamination substrates 300 and 301. However, at the stage of laminating the individuallaminated substrates 300 and 301, bonding may be performed at a low temperature without annealing, and annealing may be performed collectively after all the substrates have been laminated. This prevents the substrate laminated in the initial stage from being exposed to the heat of the annealing process repeatedly.

図２０は、更に他の積層基板３０３の断面図である。積層基板３０３は、図５に示した状態の積層基板３００に、複数の処理基板２０１を１枚ずつ順次積層して形成される。即ち、支持基板１１０を残した状態の積層基板３００に対して、支持基板２１０を薄化する前の処理基板２０１を接合し、支持基板２１０を薄化し、バンプ２２０を形成する段階を繰り返すことにより、多層の積層基板３０３を形成できる。 FIG. 20 is a cross-sectional view of still anotherlaminated substrate 303. Themultilayer substrate 303 is formed by sequentially laminating a plurality ofprocessing substrates 201 one by one on themultilayer substrate 300 in the state shown in FIG. That is, by repeating the steps of bonding theprocessing substrate 201 before thinning thesupport substrate 210 to thelaminated substrate 300 with thesupport substrate 110 left, thinning thesupport substrate 210, and forming thebumps 220. A multilayerlaminated substrate 303 can be formed.

上記のように、積層基板３０３の製造過程においては、処理基板２０１を１枚ずつ順次積層していくので、要求仕様に応じて任意の数の処理基板２０１を積層することができる。なお、図１４から図１６までに示したように予め作製した積層基板３０１を更に他の基板に積層する手順と、図２０に示すように、処理基板２０１を一枚ずつ積層する手順とを混在させて、更に大規模な積層半導体装置を製造してもよい。 As described above, since theprocessing substrates 201 are sequentially stacked one by one in the manufacturing process of themultilayer substrate 303, any number ofprocessing substrates 201 can be stacked according to the required specifications. 14 to 16, a procedure for stacking aprefabricated multilayer substrate 301 on another substrate and a procedure for stacking theprocessing substrates 201 one by one as shown in FIG. 20 are mixed. Thus, a larger scale semiconductor device may be manufactured.

また、この積層過程においては、受光基板１００の受光面を支持基板１１０に覆った状態のまま、処理基板２０１の積層と薄化を繰り返すことができる。よって、処理基板２０１における支持基板２１０の薄化処理等により生じた塵芥が受光基板１００の表面に残留してイメージセンサとしての性能に影響を与えることが防止される。 In this stacking process, the stacking and thinning of theprocessing substrate 201 can be repeated while the light receiving surface of thelight receiving substrate 100 is covered with thesupport substrate 110. Therefore, dust generated by the thinning process of thesupport substrate 210 in theprocessing substrate 201 is prevented from remaining on the surface of thelight receiving substrate 100 and affecting the performance as an image sensor.

これにより、研磨等の薄化処理で一時的に使用されるダミー基板を用いることなく、多層の積層半導体装置を製造できる。よって、積層半導体装置を製造する場合の工数を低減できると共に、破棄されるダミー基板の消費を抑制できる。 Thereby, a multilayer laminated semiconductor device can be manufactured without using a dummy substrate temporarily used in a thinning process such as polishing. Therefore, it is possible to reduce the man-hour when manufacturing the laminated semiconductor device and to suppress the consumption of the discarded dummy substrate.

なお、上記のような積層基板３０３を作製する場合も、個々の積層段階ではアニール処理なしに低温で接合し、全ての基板が積層された後に一括してアニール処理してもよい。これにより、初期に積層された基板が繰り返しアニール処理の熱にさらされることが防止される。 Even when thelaminated substrate 303 as described above is manufactured, the individual layers may be bonded at a low temperature without annealing, and may be annealed collectively after all the substrates are laminated. This prevents the substrate laminated in the initial stage from being exposed to the heat of the annealing process repeatedly.

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。 As mentioned above, although this invention was demonstrated using embodiment, the technical scope of this invention is not limited to the range as described in the said embodiment. It will be apparent to those skilled in the art that various modifications or improvements can be added to the above-described embodiment. It is apparent from the scope of the claims that the embodiments added with such changes or improvements can be included in the technical scope of the present invention.

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。 The order of execution of each process such as operations, procedures, steps, and stages in the apparatus, system, program, and method shown in the claims, the description, and the drawings is particularly “before” or “prior to”. It should be noted that the output can be realized in any order unless the output of the previous process is used in the subsequent process. Regarding the operation flow in the claims, the description, and the drawings, even if it is described using “first”, “next”, etc. for convenience, it means that it is essential to carry out in this order. It is not a thing.

１００受光基板、１１０支持基板、１１１受光回路、１２０絶縁層、１３０、２３０半導体ウェル、１３２フォトダイオード、１４０、２４０ゲート電極、１５０、２５０多層配線層、１５２、２５２層間絶縁材、１５４、２５４配線材、１６０、２６０接続パッド、１７０遮光層、１７２平坦化層、１７４、１８２有機平坦化層、１８０オンチップカラーフィルタ、１９０オンチップレンズ、２００、２０１、２０２処理基板、２１０支持基板、２１１、２１２、２１３処理回路、２２０バンプ、２５６貫通電極、３００、３０１、３０２、３０３積層基板、４００、４０１積層半導体装置100 light receiving substrate, 110 supporting substrate, 111 light receiving circuit, 120 insulating layer, 130, 230 semiconductor well, 132 photodiode, 140, 240 gate electrode, 150, 250 multilayer wiring layer, 152, 252 interlayer insulating material, 154, 254 wiring Material, 160, 260 connection pad, 170 light shielding layer, 172 planarization layer, 174, 182 organic planarization layer, 180 on-chip color filter, 190 on-chip lens, 200, 201, 202 processing substrate, 210 support substrate, 211, 212, 213 processing circuit, 220 bump, 256 through electrode, 300, 301, 302, 303 laminated substrate, 400, 401 laminated semiconductor device

Claims

Translated fromJapanese

受光素子を含む受光回路を有する受光基板と、前記受光回路から受けた信号を処理する処理回路を有する処理基板とを積層して積層半導体装置を製造する製造方法であって、
前記受光回路側の面と前記処理回路側の面とを向い合せて前記受光基板および前記処理基板を積層する異種基板積層段階と、
前記異種基板積層段階よりも後に前記受光基板を薄化する受光基板薄化段階と
を備える積層半導体装置製造方法。A manufacturing method for manufacturing a laminated semiconductor device by laminating a light receiving substrate having a light receiving circuit including a light receiving element and a processing substrate having a processing circuit for processing a signal received from the light receiving circuit,
A heterogeneous substrate stacking step of stacking the light receiving substrate and the processing substrate with the light receiving circuit side surface facing the processing circuit side surface;
A method for manufacturing a laminated semiconductor device, comprising: a light receiving substrate thinning step of thinning the light receiving substrate after the dissimilar substrate stacking step.

前記受光基板薄化段階よりも前に、前記処理基板を薄化する処理基板薄化段階を更に有する請求項１に記載の積層半導体装置製造方法。 The method for manufacturing a laminated semiconductor device according to claim 1, further comprising a process substrate thinning step of thinning the processing substrate before the light receiving substrate thinning step.

前記処理基板薄化段階よりも後であって、前記受光基板薄化段階よりも前に、前記積層された前記受光基板および前記処理基板を一括してアニール処理する段階を更に備える請求項２に記載の積層半導体装置製造方法。 3. The method according to claim 2, further comprising a step of collectively annealing the stacked light receiving substrate and the processing substrate after the processing substrate thinning step and before the light receiving substrate thinning step. The laminated semiconductor device manufacturing method according to claim.

前記異種基板積層段階よりも前に、前記処理回路に接続される他の処理回路を有する他の処理基板を、前記処理回路を有する前記処理基板に積層する処理基板積層段階を更に含む請求項１から請求項３までのいずれか一項に記載の積層半導体装置製造方法。 The process substrate laminating step of laminating another processing substrate having another processing circuit connected to the processing circuit on the processing substrate having the processing circuit before the heterogeneous substrate laminating step. The method for manufacturing a laminated semiconductor device according to any one of claims 1 to 3.

前記処理基板積層段階よりも後であって、前記異種基板積層段階よりも前に、積層された前記処理基板を一括してアニール処理する段階を更に備える請求項４に記載の積層半導体装置製造方法。 5. The method of manufacturing a laminated semiconductor device according to claim 4, further comprising a step of collectively annealing the processed substrates that are stacked after the processing substrate stacking step and before the dissimilar substrate stacking step. .

前記受光基板薄化段階は、前記受光回路に隣接する絶縁層を支持する支持層を化学機械研磨する研磨段階を含む請求項１から請求項５までのいずれか一項に記載の積層半導体装置製造方法。 6. The laminated semiconductor device manufacturing according to claim 1, wherein the light receiving substrate thinning step includes a polishing step of chemically mechanically polishing a support layer that supports an insulating layer adjacent to the light receiving circuit. Method.

前記受光基板薄化段階は、前記研磨段階の後に、前記絶縁層に到達するまで前記支持層を食刻する食刻段階を含む請求項６に記載の積層半導体装置製造方法。 The method of manufacturing a laminated semiconductor device according to claim 6, wherein the thinning step of the light receiving substrate includes an etching step of etching the support layer until reaching the insulating layer after the polishing step.

前記積層段階の後であって前記受光基板薄化段階の前に、積層された前記受光基板および前記処理基板を一括してアニール処理する段階を更に備える請求項１から請求項７までのいずれか一項に記載の積層半導体装置製造方法。 8. The method according to claim 1, further comprising a step of collectively annealing the stacked light receiving substrate and the processing substrate after the stacking step and before the light receiving substrate thinning step. The method for manufacturing a laminated semiconductor device according to one item.

前記受光基板薄化段階よりも後に、前記積層された前記受光基板および前記処理基板を一括してアニール処理する段階を更に備える請求項１から請求項８までのいずれか一項に記載の積層半導体装置製造方法。 9. The stacked semiconductor according to claim 1, further comprising a step of collectively annealing the stacked light receiving substrate and the processing substrate after the light receiving substrate thinning step. 10. Device manufacturing method.

前記異種基板積層段階よりも前に、他の受光回路を有する他の受光基板を、前記受光基板に積層する受光基板積層段階を更に含む請求項１から請求項９までのいずれか一項に記載の積層半導体装置製造方法。 10. The light receiving substrate stacking step of further stacking another light receiving substrate having another light receiving circuit on the light receiving substrate before the different substrate stacking step. 10. A method for manufacturing a laminated semiconductor device.

前記受光基板積層段階よりも後であって、前記異種基板積層段階よりも前に、前記他の受光基板を薄化する段階を更に含む請求項１０に記載の積層半導体装置製造方法。 The method of manufacturing a stacked semiconductor device according to claim 10, further comprising a step of thinning the other light receiving substrate after the light receiving substrate stacking step and before the heterogeneous substrate stacking step.

受光素子を含む受光回路を有する受光基板と、前記受光回路から受けた信号を処理する処理回路を有する処理基板とを積層して積層半導体装置を製造する装置であって、
受光素子を含む受光回路を有する受光基板における前記受光回路側の面と前記受光回路から受けた信号を処理する処理回路を有する処理基板における前記処理回路側の面とを向い合せて前記受光基板および前記処理基板を積層する異種基板積層部と、
異種基板積層部により前記処理基板に積層された前記受光基板において、前記受光基板を薄化する受光基板薄化部と
を備える積層半導体製造装置。A device for manufacturing a laminated semiconductor device by laminating a light receiving substrate having a light receiving circuit including a light receiving element and a processing substrate having a processing circuit for processing a signal received from the light receiving circuit,
A light receiving substrate having a light receiving circuit including a light receiving element, and a surface on the light receiving circuit side facing a surface on the processing circuit side of a processing substrate having a processing circuit for processing a signal received from the light receiving circuit; A heterogeneous substrate stacking unit for stacking the processing substrates;
A laminated semiconductor manufacturing apparatus, comprising: a light receiving substrate thinned portion for thinning the light receiving substrate in the light receiving substrate laminated on the processing substrate by a heterogeneous substrate laminated portion.