JP2011049398A - Laser irradiation device and manufacturing method of semiconductor substrate - Google Patents

Abstract

<P>PROBLEM TO BE SOLVED: To provide a laser irradiation device where crystallinity of a semiconductor film or the planarity of surface or the crystallinity and planarity of the surface can be improved. <P>SOLUTION: The laser irradiation device is provided with a laser oscillator, an optical system which linearly forms a laser beam radiated from the laser oscillator, and a stage on which an irradiated object with which the linear laser beam formed by the optical system is irradiated is placed. The stage irradiates the semiconductor film arranged on an insulating surface with the laser beam and crystallizes the semiconductor film, by using the laser irradiation device where a heater, an impurity-absorbing material, and a placement stand on which the irradiated object is placed are sequentially fixed on a support stand. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

Translated fromJapanese

本発明は、半導体基板又は半導体膜などをレーザ光を用いて結晶化するためのレーザ照射装置に関する。また、そのレーザ照射装置を用いた半導体基板の作製方法に関する。The present invention relates to a laser irradiation apparatus for crystallizing a semiconductor substrate or a semiconductor film using laser light. Further, the present invention relates to a method for manufacturing a semiconductor substrate using the laser irradiation apparatus.

半導体製造工程において、半導体基板または絶縁表面上に設けられた半導体層の、結晶化、結晶品質の改善、または平坦化のためにレーザ光（レーザビーム）の照射が行われている。In a semiconductor manufacturing process, irradiation with a laser beam (laser beam) is performed for crystallization, improvement of crystal quality, or planarization of a semiconductor layer provided on a semiconductor substrate or an insulating surface.

例えば、特許文献１では、スマートカット（登録商標）法によって製造されたＳＯＩ基板の単結晶シリコン層の結晶品質を改善するために、単結晶シリコン層にレーザ光を照射する方法が開示されている。For example, Patent Document 1 discloses a method of irradiating a single crystal silicon layer with laser light in order to improve the crystal quality of the single crystal silicon layer of an SOI substrate manufactured by a smart cut (registered trademark) method. .

なお、スマートカット法とは、ＳＯＩ基板の作製方法の一つであり、その作製方法の概要は以下の通りである。まず、シリコンウエハにイオン注入法を用いて水素イオンを注入することによって表面から所定の深さに微小気泡層を形成する。次に、酸化シリコン膜を介して、水素イオンを注入したシリコンウエハを別のシリコンウエハに接合させる。その後、熱処理を行うことにより、微小気泡層が劈開面となり、水素イオンが注入されたシリコンウエハの一部が微小気泡層を境に薄膜状に分離し、接合させた別のシリコンウエハ上に単結晶シリコン膜を形成することができる。ここで、スマートカット法は水素イオン注入剥離法と呼ぶこともある。The smart cut method is one of methods for manufacturing an SOI substrate, and an outline of the method is as follows. First, a microbubble layer is formed at a predetermined depth from the surface by implanting hydrogen ions into a silicon wafer using an ion implantation method. Next, the silicon wafer implanted with hydrogen ions is bonded to another silicon wafer through the silicon oxide film. After that, by performing heat treatment, the microbubble layer becomes a cleavage plane, and a part of the silicon wafer into which hydrogen ions are implanted is separated into a thin film with the microbubble layer as a boundary, and is simply put on another bonded silicon wafer. A crystalline silicon film can be formed. Here, the smart cut method may be referred to as a hydrogen ion implantation separation method.

また、特許文献２では、基板上のシリコン薄膜を熱処理する方法として、レーザ光とマイクロ波を組み合わせて処理するレーザアニール装置が開示されている。特許文献２では、レーザ光で溶融したシリコンにマイクロ波を照射することで、レーザ光のみで溶融した場合より冷却時間を長くし、シリコンの結晶化深度の拡大を図る方法を開示している。Patent Document 2 discloses a laser annealing apparatus that performs processing by combining laser light and microwaves as a method of heat-treating a silicon thin film on a substrate. Patent Document 2 discloses a method for extending the crystallization depth of silicon by irradiating silicon melted with laser light with a microwave so that the cooling time is longer than that when melted only with laser light.

特開２００５−２５２２４４号公報JP 2005-252244 A特開２００１−２２３１７５号公報JP 2001-223175 A

結晶性や表面の平坦性が重視される半導体試料において、レーザ処理による改質効果を十分に得るために、レーザ照射直後のシリコンの溶融時間を長くすることが望まれる。特許文献２の処理装置においては、レーザ照射領域に、マイクロ波に加え付加的な加熱手段を設けようとしても、装置構成においてマイクロ波アンテナと試料との間は２ｍｍ程度と狭く、加熱手段をこの間に設けるのは困難である。In a semiconductor sample in which crystallinity and surface flatness are important, it is desired to increase the melting time of silicon immediately after laser irradiation in order to obtain a sufficient modification effect by laser treatment. In the processing apparatus of Patent Document 2, even if an additional heating means in addition to the microwave is provided in the laser irradiation region, the distance between the microwave antenna and the sample is as narrow as about 2 mm in the apparatus configuration. It is difficult to provide in.

そこで本発明の一態様は、半導体膜の結晶性若しくは表面の平坦性、又は結晶性及び表面の平坦性を高めることのできるレーザ照射装置を提供することを目的の一とする。In view of the above, an object of one embodiment of the present invention is to provide a laser irradiation device capable of improving crystallinity or surface flatness of a semiconductor film, or crystallinity and surface flatness.

本発明の一態様は、レーザ発振器と、レーザ発振器から射出されたレーザ光を線状に成形する光学系と、光学系によって成形された線状のレーザ光が照射される被照射物を載置するステージと、を有し、ステージは、支持台上に、ヒータ、不純物吸着材及び被照射物を載置する載置台が順に固定されているレーザ照射装置である。One embodiment of the present invention includes a laser oscillator, an optical system that linearly shapes laser light emitted from the laser oscillator, and an object to be irradiated with the linear laser light formed by the optical system. The stage is a laser irradiation apparatus in which a mounting table on which a heater, an impurity adsorbent, and an irradiation object are mounted is fixed in order on a support table.

また、本発明の別の一態様は、レーザ発振器と、レーザ発振器から射出されたレーザ光を線状に成形する光学系と、上面に給気経路が、下面に排気経路がそれぞれ設けられたレーザ処理チャンバーと、レーザ処理チャンバー内に配置され、光学系によって成形された線状のレーザ光が照射される被照射物を載置するステージと、を有し、レーザ処理チャンバー内の気流は、給気経路及び排気経路によって下降流に制御され、ステージは、支持台上に、ヒータ及び被照射物を載置する載置台が順に固定されているレーザ照射装置である。Another embodiment of the present invention is a laser in which a laser oscillator, an optical system that linearly shapes laser light emitted from the laser oscillator, an air supply path on the upper surface, and an exhaust path on the lower surface are provided. A processing chamber, and a stage on which an object to be irradiated with linear laser light molded by an optical system is placed. The air flow in the laser processing chamber is The stage is a laser irradiation apparatus that is controlled to a downward flow by an air path and an exhaust path, and a stage on which a heater and a mounting table on which an object to be irradiated is mounted are fixed in order on a support table.

また、上述のレーザ照射装置において、被照射物表面と垂直な方向の層流である。In the laser irradiation apparatus described above, the laminar flow is in a direction perpendicular to the surface of the irradiated object.

また、上述のレーザ照射装置において、レーザ処理チャンバー内に配置されたステージは、ヒータと載置台の間に、不純物吸着材を有していてもよい。In the above laser irradiation apparatus, the stage disposed in the laser processing chamber may have an impurity adsorbing material between the heater and the mounting table.

また、上述のレーザ照射装置において、ヒータと不純物吸着材との距離は、１ｍｍ以上１０ｍｍ以下であることが好ましい。In the laser irradiation apparatus described above, the distance between the heater and the impurity adsorbent is preferably 1 mm or more and 10 mm or less.

また、上述のレーザ照射装置において、不純物吸着材として、シリコン純度が９８％乃至９９％の低純度シリコンからなるシリコン基板を用いることが好ましい。In the above laser irradiation apparatus, it is preferable to use a silicon substrate made of low-purity silicon having a silicon purity of 98% to 99% as the impurity adsorbing material.

また、上述のレーザ照射装置において、ヒータとして、グラファイトヒータを用いることが好ましい。In the above laser irradiation apparatus, it is preferable to use a graphite heater as the heater.

また、本発明の一態様は、絶縁表面上に設けられた半導体膜に、上述のレーザ照射装置を用いて、レーザ光を照射し、半導体膜を結晶化する半導体基板の作製方法である。Another embodiment of the present invention is a method for manufacturing a semiconductor substrate in which a semiconductor film provided over an insulating surface is irradiated with laser light using the above laser irradiation apparatus to crystallize the semiconductor film.

なお、本明細書において単結晶とは、ある結晶軸に注目した場合、その結晶軸の方向が試料のどの部分において同じ方向を向いている結晶のことをいい、かつ結晶と結晶の間に結晶粒界が存在しない結晶である。なお、本明細書では、結晶欠陥やダングリングボンドを含んでいても、上記のように結晶軸の方向が揃っており、粒界が存在していない結晶であるものは単結晶とする。In this specification, a single crystal refers to a crystal in which the direction of the crystal axis is the same in any part of the sample when attention is paid to a certain crystal axis, and a crystal between the crystals. It is a crystal with no grain boundaries. Note that in this specification, even if crystal defects and dangling bonds are included, a crystal that has a uniform crystal axis direction and no grain boundaries as described above is a single crystal.

また、本明細書において結晶化とは、基板上に形成された非晶質半導体膜を結晶化させる技術や、半導体基板または半導体膜に形成された結晶欠陥を修復して再結晶化する技術を含む。さらには、半導体基板または半導体膜の平坦化や表面改質に適用される技術も含んでいる。In this specification, crystallization means a technique for crystallizing an amorphous semiconductor film formed on a substrate, or a technique for repairing and recrystallizing a crystal defect formed on a semiconductor substrate or a semiconductor film. Including. Further, it includes a technique applied to planarization or surface modification of a semiconductor substrate or semiconductor film.

本発明の一態様のレーザ照射装置を用いることで、結晶性及び平坦性の良好な半導体膜を有する半導体基板を作製することができる。By using the laser irradiation apparatus of one embodiment of the present invention, a semiconductor substrate having a semiconductor film with favorable crystallinity and flatness can be manufactured.

本発明の一態様のレーザ照射装置の概略図。1 is a schematic diagram of a laser irradiation apparatus of one embodiment of the present invention.本発明の一態様のレーザ照射装置に設けられた光学系の一例を示す図。FIG. 6 illustrates an example of an optical system provided in a laser irradiation apparatus of one embodiment of the present invention.本発明の一態様のレーザ照射装置の概略図。1 is a schematic diagram of a laser irradiation apparatus of one embodiment of the present invention.本発明の一態様の半導体基板の作製工程を示す図。4A to 4D illustrate a manufacturing process of a semiconductor substrate of one embodiment of the present invention.本発明の一態様の半導体装置の作製工程を示す図。4A to 4D illustrate a manufacturing process of a semiconductor device of one embodiment of the present invention.本発明の一態様の半導体装置の作製工程を示す図。4A to 4D illustrate a manufacturing process of a semiconductor device of one embodiment of the present invention.本発明の一態様の半導体装置の作製工程を示す図。4A to 4D illustrate a manufacturing process of a semiconductor device of one embodiment of the present invention.電子機器を示す図。FIG. 9 illustrates an electronic device.電子機器を示す図。FIG. 9 illustrates an electronic device.

以下に本発明の実施の形態を説明する。なお、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなく、その形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は実施形態及び実施例の記載内容に限定して解釈されるものではない。また、異なる図面間で同じ参照符号が付されている要素は同じ要素を表しており、材料、形状、作製方法等について繰り返しになる説明は省略している。Embodiments of the present invention will be described below. It should be noted that the present invention can be implemented in many different modes, and it is easy for those skilled in the art to make various changes in form and details without departing from the spirit and scope of the present invention. Understood. Therefore, the present invention should not be construed as being limited to the description of the embodiments and examples. In addition, elements denoted by the same reference numerals in different drawings represent the same elements, and repeated descriptions of materials, shapes, manufacturing methods, and the like are omitted.

（実施の形態１）
本実施の形態では、本発明の一態様のレーザ照射装置の構成について図面を参照して説明する。(Embodiment 1)
In this embodiment, a structure of a laser irradiation apparatus of one embodiment of the present invention is described with reference to drawings.

図１は、本実施の形態のレーザ照射装置の構成の一例を説明する概略図である。本実施の形態のレーザ照射装置は、レーザ光を発振するレーザ発振器３０１と、被照射物である基板１００を載置するステージ３０３を有する。レーザ発振器３０１にはコントローラ３０４が接続されている。コントローラ３０４の制御により、レーザ発振器３０１から発振するレーザ光のエネルギーや、繰り返し周波数などを変化させることが可能となる。また、ステージ３０３は、基板１００を載置する載置台３０７と、基板１００を加熱することが可能なヒータ３０６と、不純物吸着材３０８と、が設けられており、これらがピン３１０によって支持台３１２に固定されている。FIG. 1 is a schematic diagram illustrating an example of the configuration of the laser irradiation apparatus according to the present embodiment. The laser irradiation apparatus of this embodiment includes alaser oscillator 301 that oscillates laser light, and astage 303 on which asubstrate 100 that is an object to be irradiated is placed. Acontroller 304 is connected to thelaser oscillator 301. Under the control of thecontroller 304, the energy of the laser light oscillated from thelaser oscillator 301, the repetition frequency, and the like can be changed. In addition, thestage 303 is provided with a mounting table 307 on which thesubstrate 100 is mounted, aheater 306 capable of heating thesubstrate 100, and animpurity adsorbing material 308, which are supported by apin 310. It is fixed to.

レーザ発振器３０１とステージ３０３の間には、レンズやミラー等を含む光学系３０５が配置されている。レーザ発振器３０１から射出されたレーザ光は、光学系３０５によりそのエネルギー分布が均一化され、且つその断面形状が線状に成形される。光学系３０５を通過したレーザ光は、ステージ上に載置された基板１００に照射される。Anoptical system 305 including a lens and a mirror is disposed between thelaser oscillator 301 and thestage 303. The energy distribution of the laser light emitted from thelaser oscillator 301 is made uniform by theoptical system 305 and the cross-sectional shape thereof is formed into a linear shape. The laser light that has passed through theoptical system 305 is irradiated onto thesubstrate 100 placed on the stage.

なお、図示していないが、基板を載置するステージ３０３をチャンバー内に配置して、レーザ光を照射する工程での圧力または照射雰囲気等を制御することも可能である。この場合、レーザ発振器３０１及び光学系３０５は、チャンバー内に配置しても良いし、チャンバー外に配置し、窓を通過させてステージ上の基板１００にレーザ光を照射しても良い。窓はレーザ光が通過できればよく、使用するレーザ光の強度に耐えうる耐熱性が高い材料、例えば石英板で形成することができる。Although not shown, it is also possible to place astage 303 on which a substrate is placed in the chamber and control the pressure or irradiation atmosphere in the step of irradiating laser light. In this case, thelaser oscillator 301 and theoptical system 305 may be disposed inside the chamber, or may be disposed outside the chamber and may be irradiated with laser light on thestage 100 through the window. The window may be formed of a material having high heat resistance that can withstand the intensity of the laser beam to be used, for example, a quartz plate.

図２に光学系３０５の構成の一例を示す。図２（Ａ）に示す光学系３０５はレーザビーム３００の断面形状を線状に加工し、かつそのエネルギー分布を均一にするための光学系である。なお、光学系３０５の構成は図２の構成に限られない。FIG. 2 shows an example of the configuration of theoptical system 305. Anoptical system 305 shown in FIG. 2A is an optical system for processing the cross-sectional shape of thelaser beam 300 into a linear shape and making the energy distribution uniform. The configuration of theoptical system 305 is not limited to the configuration of FIG.

光学系３０５には、レーザ発振器３０１側から、シリンドリカルレンズアレイ３５１、シリンドリカルレンズアレイ３５２、シリンドリカルレンズアレイ３５３、シリンドリカルレンズ３５４、シリンドリカルレンズ３５５、ミラー３５６、ダブレットシリンドリカルレンズ３５７が配置されている。なお、一点鎖線で囲った領域３５８は光学系３０５の部分的な領域である。図２（Ｂ）には、光路を中心にシリンドリカルレンズアレイ３５１からシリンドリカルレンズ３５５までの各光学素子を９０度回転した平面図を示している。In theoptical system 305, acylindrical lens array 351, acylindrical lens array 352, acylindrical lens array 353, acylindrical lens 354, acylindrical lens 355, amirror 356, and a doubletcylindrical lens 357 are arranged from thelaser oscillator 301 side. Note that aregion 358 surrounded by an alternate long and short dash line is a partial region of theoptical system 305. FIG. 2B shows a plan view in which the optical elements from thecylindrical lens array 351 to thecylindrical lens 355 are rotated by 90 degrees around the optical path.

光学系３０５に入射したレーザ光は、シリンドリカルレンズアレイ３５１、シリンドリカルレンズアレイ３５２、シリンドリカルレンズアレイ３５３を通過することで、レーザ光の幅方向のエネルギープロファイルがガウシアン分布から長方形状に変化する。線状ビームは、シリンドリカルレンズ３５４、３５５を通過することで、長さ方向のビーム長が長くされ、且つ幅方向に集光される。レーザ光はミラー３５６で反射される。ダブレットシリンドリカルレンズ３５７により、レーザ光はビームの幅方向に集光される。その結果、線状のレーザ光が基板１００へ照射される。The laser light incident on theoptical system 305 passes through thecylindrical lens array 351, thecylindrical lens array 352, and thecylindrical lens array 353, so that the energy profile in the width direction of the laser light changes from a Gaussian distribution to a rectangular shape. As the linear beam passes through thecylindrical lenses 354 and 355, the length of the beam in the length direction is increased and the beam is condensed in the width direction. The laser beam is reflected by themirror 356. Laser light is condensed in the beam width direction by the doubletcylindrical lens 357. As a result, linear laser light is irradiated onto thesubstrate 100.

レーザ発振器３０１には、連続発振レーザ、疑似連続発振レーザおよびパルス発振レーザを用いることができる。なお、基板１００上に設けられた半導体膜を部分溶融させるためパルス発振レーザが好ましい。パルス発振レーザの場合は、繰り返し周波数１ＭＨｚ以下、パルス幅１０ｎ秒以上５００ｎ秒以下とすることができる。代表的なパルス発振レーザは、４００ｎｍ以下の波長のビームを発振するエキシマレーザである。例えば、繰り返し周波数１０Ｈｚ〜３００Ｈｚ、パルス幅２５ｎ秒、波長３０８ｎｍのＸｅＣｌエキシマレーザを用いることができる。As thelaser oscillator 301, a continuous wave laser, a pseudo continuous wave laser, or a pulsed laser can be used. Note that a pulsed laser is preferable because the semiconductor film provided over thesubstrate 100 is partially melted. In the case of a pulsed laser, the repetition frequency can be 1 MHz or less and the pulse width can be 10 to 500 nsec. A typical pulsed laser is an excimer laser that oscillates a beam having a wavelength of 400 nm or less. For example, a XeCl excimer laser having a repetition frequency of 10 Hz to 300 Hz, a pulse width of 25 nsec, and a wavelength of 308 nm can be used.

レーザ光の波長は、半導体膜１０１に吸収される波長であり、レーザ光の表皮深さ（ｓｋｉｎ ｄｅｐｔｈ）等を考慮して決定することができる。例えば、波長は２５０ｎｍ以上７００ｎｍ以下の範囲とすることができる。また、レーザ光のエネルギーも、レーザ光の波長、レーザ光の表皮深さ、半導体膜１０１の膜厚等を考慮して決定することができる。レーザ光のエネルギーは、例えば、３００ｍＪ／ｃｍ^２以上８００ｍＪ／ｃｍ^２以下の範囲とすることができる。またレーザ光の照射は、大気雰囲気のような酸素を含む雰囲気、または窒素雰囲気のような不活性雰囲気で行うことができる。窒素などの不活性雰囲気のほうが、大気雰囲気よりも半導体膜１０１の平坦性を向上させる効果が高く、またクラックの発生を抑える効果が高い。The wavelength of the laser light is a wavelength absorbed by thesemiconductor film 101 and can be determined in consideration of the skin depth of the laser light and the like. For example, the wavelength can be in the range of 250 nm to 700 nm. The energy of the laser light can also be determined in consideration of the wavelength of the laser light, the skin depth of the laser light, the film thickness of thesemiconductor film 101, and the like. The energy of the laser beam can be set in the range of 300 mJ / cm² or more and 800 mJ / cm² or less, for example. The laser light irradiation can be performed in an atmosphere containing oxygen such as an air atmosphere or an inert atmosphere such as a nitrogen atmosphere. An inert atmosphere such as nitrogen has a higher effect of improving the flatness of thesemiconductor film 101 and a higher effect of suppressing the occurrence of cracks than an air atmosphere.

次に、図１のレーザ照射装置によって、基板１００に設けられた半導体膜にレーザ光を照射する方法を説明する。Next, a method of irradiating a semiconductor film provided on thesubstrate 100 with laser light using the laser irradiation apparatus of FIG. 1 will be described.

まず、半導体膜１０１を有する基板１００を載置台３０７上に配置する。載置台３０７上の基板１００は、載置台３０７下方に設けられたヒータ３０６によって加熱される。First, thesubstrate 100 having thesemiconductor film 101 is placed on the mounting table 307. Thesubstrate 100 on the mounting table 307 is heated by aheater 306 provided below the mounting table 307.

レーザ発振器３０１から射出されたレーザ光は、光学系３０５により断面が線状の線状ビームに形成される。図１では、紙面に垂直な方向が線状のレーザ光の長軸方向である。Laser light emitted from thelaser oscillator 301 is formed into a linear beam having a cross section by theoptical system 305. In FIG. 1, the direction perpendicular to the paper surface is the major axis direction of the linear laser beam.

線状に加工されたレーザ光は、基板１００に照射され、基板１００に設けられた半導体膜１０１を溶融する。そして、図１の白抜き矢印に沿って、ステージ３０３またはレーザ光を走査しながら、且つ、ヒータ３０６によって基板１００を加熱しながら、レーザ光を半導体膜１０１に照射する。図１において、白抜き矢印の方向は、線状のレーザ光の短軸方向に相当する。The laser light processed into a linear shape is applied to thesubstrate 100, and thesemiconductor film 101 provided on thesubstrate 100 is melted. Then, thesemiconductor film 101 is irradiated with the laser light while scanning thestage 303 or the laser light along the white arrow in FIG. In FIG. 1, the direction of the white arrow corresponds to the short axis direction of the linear laser beam.

半導体膜１０１にレーザ光を照射することにより、半導体膜１０１を溶融させることができる。半導体膜１０１は、レーザ光によって溶融させた部分が冷却し、固化するため、平坦性が向上される。また、レーザ光の照射により平坦性の向上と共に、半導体膜の結晶欠陥が減少し、半導体膜１０１の結晶性を向上させることができる。By irradiating thesemiconductor film 101 with laser light, thesemiconductor film 101 can be melted. Thesemiconductor film 101 is cooled and solidified by a portion melted by the laser beam, so that flatness is improved. In addition, the planarity is improved by laser light irradiation, crystal defects in the semiconductor film are reduced, and the crystallinity of thesemiconductor film 101 can be improved.

なお、レーザ光の照射による半導体膜１０１の溶融は部分溶融とすることが好ましい。完全溶融させた場合には、液相となった後の無秩序な核発生により微結晶化し、結晶性が低下する可能性が高いためである。一方で、部分溶融させることにより、溶融されていない固相部分から結晶成長が進行する。これにより、半導体膜中の結晶欠陥を減少させることができる。ここで、完全溶融とは、半導体膜１０１が下部界面付近まで溶融されて、液体状態になることをいう。他方、部分溶融とは、この場合、半導体膜１０１の上部は溶融して液相となるが、下部は溶融せずに固相のままであることをいう。Note that the melting of thesemiconductor film 101 by laser light irradiation is preferably partial melting. This is because, when completely melted, there is a high possibility that the crystallinity is lowered due to disordered nucleation after the liquid phase is formed and the crystallinity is lowered. On the other hand, by partial melting, crystal growth proceeds from a solid phase portion that is not melted. Thereby, crystal defects in the semiconductor film can be reduced. Here, complete melting means that thesemiconductor film 101 is melted to the vicinity of the lower interface to be in a liquid state. On the other hand, partial melting means that in this case, the upper part of thesemiconductor film 101 is melted to become a liquid phase, but the lower part is not melted and remains in a solid phase.

また、本実施の形態で示すレーザ照射装置は、ステージ３０３に設けられたヒータ３０６により、基板１００を加熱しながら、レーザ光を照射することが可能である。これによって、溶融した半導体膜１０１が冷却される速度を遅くする（すなわち、半導体膜１０１が溶融している時間を延長する）ことができる。半導体膜１０１の溶融時間を溶融している時間を延長することにより、シリコン原子の移動の制限が小さくなる。溶融時、表面張力が原子の移動に作用するが、溶融時間の延長により被照射面の平坦性が格段に向上する。また、半導体膜中のダングリングボンドや、半導体膜と下地膜との界面の欠陥などのミクロな欠陥を除去することができ、より高品質の半導体膜を得ることができる。なお、ヒータの加熱温度は２００℃〜１２００℃程度が好ましい。適切な温度は、下地の支持基板の耐熱性や、スループットを鑑みて決定すればよい。In addition, the laser irradiation apparatus described in this embodiment can irradiate laser light while heating thesubstrate 100 with theheater 306 provided in thestage 303. Accordingly, the speed at which themolten semiconductor film 101 is cooled can be slowed (that is, the time during which thesemiconductor film 101 is melted can be extended). By extending the melting time of thesemiconductor film 101, the restriction on the movement of silicon atoms is reduced. At the time of melting, the surface tension acts on the movement of atoms, but the flatness of the irradiated surface is remarkably improved by extending the melting time. In addition, micro defects such as dangling bonds in the semiconductor film and defects at the interface between the semiconductor film and the base film can be removed, and a higher quality semiconductor film can be obtained. The heating temperature of the heater is preferably about 200 ° C to 1200 ° C. An appropriate temperature may be determined in consideration of the heat resistance of the base support substrate and the throughput.

また、溶融している時間を延長することにより、半導体膜がレーザビームの照射によって溶融してから固化するまでに、次のレーザビームを照射できるため、ショット数を低減することができる。別言すると、ショット数を低減しても十分な表面の平坦性が得られる。また、ショット数を低減することは生産性の向上に寄与する。レーザビームの走査において、１回のショットと次のショットとを一部重ねてオーバーラップさせる割合をオーバーラップ率と呼ぶが、溶融している時間を延長することにより、オーバーラップ率も十分の一程度にまで低減でき、さらに０％とすることもできる。Further, by extending the melting time, the next laser beam can be irradiated from the time when the semiconductor film is melted by laser beam irradiation until it is solidified, so that the number of shots can be reduced. In other words, sufficient surface flatness can be obtained even if the number of shots is reduced. Further, reducing the number of shots contributes to improvement of productivity. In the scanning of the laser beam, the ratio of overlapping one shot and the next shot by overlapping each other is called the overlap ratio. By extending the melting time, the overlap ratio is one tenth. It can be reduced to the extent that it can be further reduced to 0%.

不純物吸着材３０８は、半導体膜１０１へ不純物が混入するのを抑制するための汚染物除去機構として設けられている。具体的には、不純物吸着材３０８として、例えば、シリコン基板を用いることができる。ヒータ３０６による加熱時に、当該ヒータから排出される炭素化合物等の不純物を不純物吸着材３０８によってゲッタリングすることで、レーザ光によって溶融した半導体膜１０１と接触しないように除去する。これによって、結晶化された半導体膜の結晶性が不純物によって低下するのを抑制することができる。Theimpurity adsorbing material 308 is provided as a contaminant removal mechanism for suppressing impurities from entering thesemiconductor film 101. Specifically, for example, a silicon substrate can be used as theimpurity adsorbing material 308. During heating by theheater 306, impurities such as a carbon compound discharged from the heater are gettered by theimpurity adsorbing material 308, so that thesemiconductor film 101 melted by the laser light is removed so as not to contact. Accordingly, it is possible to suppress the crystallinity of the crystallized semiconductor film from being deteriorated by impurities.

不純物吸着材３０８として、シリコン基板を用いる場合には、シリコン純度が９８％乃至９９％の低純度シリコン（いわゆる金属シリコン）からなる基板、またはシリコン純度が１１Ｎ（イレブンナイン）以上の半導体グレードの単結晶シリコン基板の双方を用いることができる。ただし、レーザ照射装置の作製コストを低減するために、金属シリコンからなる基板を用いるのが好ましい。または、シリコン基板に代えて、ガラス基板、セラミック基板、石英基板、サファイア基板などの絶縁体でなる基板、金属やステンレスなどの導電体でなる基板等の支持基板の表面を覆うように厚み１００〜２００００μｍ程度のシリコン層を設けた基板を用いてもよい。また、不純物吸着材３０８の形状は、板状に限られるものではなく、例えば、ヒータの周囲を囲むように加工することも可能である。When a silicon substrate is used as theimpurity adsorbing material 308, a substrate made of low-purity silicon (so-called metallic silicon) having a silicon purity of 98% to 99%, or a semiconductor grade single unit having a silicon purity of 11N (Eleven Nine) or higher. Both crystalline silicon substrates can be used. However, in order to reduce the manufacturing cost of the laser irradiation apparatus, it is preferable to use a substrate made of metal silicon. Alternatively, instead of a silicon substrate, a thickness of 100 to 100 may be used to cover the surface of a support substrate such as a glass substrate, a ceramic substrate, a quartz substrate, a substrate made of an insulator such as a sapphire substrate, or a substrate made of a conductor such as metal or stainless steel. A substrate provided with a silicon layer of about 20000 μm may be used. The shape of theimpurity adsorbing material 308 is not limited to a plate shape, and for example, it can be processed so as to surround the heater.

ヒータ３０６としては、室温から１２００℃程度まで加熱が可能なヒータを用いるのが好ましい。なお、ヒータとしてグラファイトヒータを用いると、電気抵抗が温度によって大きく変化しないため、ヒータパワーがコントロールしやすく、また、形状成形も容易であるため、ヒータプロファイルの調整も容易であるため、グラファイトヒータを用いるのが好ましい。さらに、グラファイトヒータは、Ｗ（タングステン）ヒータのように再結晶化してヒータ特性が劣化することがなく、高温において機械的にも安定している。As theheater 306, a heater capable of heating from room temperature to about 1200 ° C. is preferably used. When a graphite heater is used as the heater, the electrical resistance does not change greatly with temperature, the heater power is easy to control, and the shape is easy to shape, so the heater profile can be easily adjusted. It is preferable to use it. Further, the graphite heater is not recrystallized like the W (tungsten) heater and does not deteriorate the heater characteristics, and is mechanically stable at a high temperature.

しかしながら、ヒータとしてグラファイトヒータを用いた場合、加熱時にグラファイト材から一酸化炭素または二酸化炭素等の発生ガスが排気される。また、グラファイトヒータの表面コーティングに炭化珪素が用いられている場合、加熱時に炭化珪素から炭素化合物が排出されることがある。レーザ光照射により溶融した半導体膜にこれらの炭酸ガス、または炭素化合物等が付着すると、溶融した膜中に不純物として取り込まれ、半導体膜が炭素汚染されるため、半導体膜の結晶性が低下してしまう。However, when a graphite heater is used as the heater, generated gas such as carbon monoxide or carbon dioxide is exhausted from the graphite material during heating. Further, when silicon carbide is used for the surface coating of the graphite heater, the carbon compound may be discharged from the silicon carbide during heating. If these carbon dioxide gas or carbon compound adheres to the molten semiconductor film by laser light irradiation, it is taken in as an impurity in the molten film, and the semiconductor film is contaminated with carbon, so that the crystallinity of the semiconductor film is lowered. End up.

本実施の形態で示すレーザ照射装置は、ヒータ３０６と基板１００との間に不純物吸着材３０８としてシリコン基板を有している。このシリコン基板によって、ヒータから発生した炭素化合物等の不純物をゲッタリングすることができる。よって、レーザ光照射による半導体膜の溶融と、ヒータによる基板の加熱を同時に行った場合にも、ヒータから発生した不純物による半導体膜の汚染を防止することができる。また、ヒータ３０６としてグラファイトヒータを好適に用いることが可能である。The laser irradiation apparatus described in this embodiment includes a silicon substrate as theimpurity adsorbent 308 between theheater 306 and thesubstrate 100. With this silicon substrate, impurities such as carbon compounds generated from the heater can be gettered. Therefore, even when the melting of the semiconductor film by laser light irradiation and the heating of the substrate by the heater are performed at the same time, contamination of the semiconductor film by impurities generated from the heater can be prevented. Further, a graphite heater can be preferably used as theheater 306.

なお、ヒータから排出される不純物を効率よく除去するために、ヒータと対向する不純物吸着材の面積は、ヒータの上面積（不純物吸着材と対向する面積）よりも大きいことが好ましい。また、ヒータと不純物吸着材とは、近接させるのが好ましく、その距離を１ｍｍ以上１０ｍｍ以下程度とするのが好ましい。In order to efficiently remove impurities discharged from the heater, the area of the impurity adsorbent facing the heater is preferably larger than the upper area of the heater (area facing the impurity adsorbent). The heater and the impurity adsorbing material are preferably close to each other, and the distance is preferably about 1 mm to 10 mm.

以上示したように、本実施の形態で示すレーザ照射装置は、半導体膜へのレーザ光照射処理において、半導体膜の不純物汚染を抑制しながら、半導体膜の溶融時間を延長することが可能である。よって、本実施の形態で示すレーザ照射装置を用いることで、結晶性および平坦性の良好な半導体膜を形成することができる。As described above, the laser irradiation apparatus described in this embodiment can extend the melting time of a semiconductor film while suppressing impurity contamination of the semiconductor film in laser light irradiation processing on the semiconductor film. . Therefore, by using the laser irradiation apparatus described in this embodiment, a semiconductor film with favorable crystallinity and flatness can be formed.

（実施の形態２）
本実施の形態では、図１に示したレーザ照射装置の構成の一例とは異なる例を図３に示す。(Embodiment 2)
In this embodiment mode, an example different from the configuration example of the laser irradiation apparatus shown in FIG. 1 is shown in FIG.

図３に示す本実施の形態のレーザ照射装置は、レーザ光を発振するレーザ発振器３０１と、レーザ処理チャンバー４０１と、レーザ処理チャンバー４０１に基板を搬送するための搬送チャンバー４０３とを有している。The laser irradiation apparatus of this embodiment mode illustrated in FIG. 3 includes alaser oscillator 301 that oscillates laser light, alaser processing chamber 401, and atransfer chamber 403 for transferring a substrate to thelaser processing chamber 401. .

なお、実施の形態１と同様にレーザ発振器３０１にはコントローラ３０４が接続されている。また、レーザ発振器３０１から射出されたレーザ光は、光学系３０５によりそのエネルギー分布が均一化され、且つその断面形状が線状に成形される。As in the first embodiment, acontroller 304 is connected to thelaser oscillator 301. Further, the laser beam emitted from thelaser oscillator 301 has its energy distribution made uniform by theoptical system 305, and its cross-sectional shape is formed into a linear shape.

レーザ処理チャンバー４０１は、ステージ３０３を有する。ステージ３０３は、基板１００を載置する載置台３０７と、基板１００を加熱することが可能なヒータ３０６と、が設けられており、これらがピン３１０によって支持台３１２に固定されている。図２において、ステージ３０３は伸縮管４０９と接続され、伸縮管４０９を用いて白抜き矢印方向に走査される。また、伸縮管４０９はモータ４１１によって制御されている。Thelaser processing chamber 401 has astage 303. Thestage 303 is provided with a mounting table 307 for mounting thesubstrate 100 and aheater 306 capable of heating thesubstrate 100, and these are fixed to the support table 312 bypins 310. In FIG. 2, thestage 303 is connected to thetelescopic tube 409 and is scanned in the direction of the white arrow using thetelescopic tube 409. Thetelescopic tube 409 is controlled by amotor 411.

また、レーザ処理チャンバー４０１上面には、給気口４０５ａ及び給気ダクト４０５ｂを有する給気経路４０５が、下面には排気口４０７ａ及び排気ダクト４０７ｂを有する排気経路４０７がそれぞれ設けられている。給気口４０５ａ及び排気口４０７ａは、それぞれ複数設けられているのが好ましい。給気経路４０５を用いてレーザ処理チャンバー４０１内に気体を供給し、排気経路４０７を用いてレーザ処理チャンバー４０１から気体を排出することで、レーザ処理チャンバー内の気流を下降流（ダウンフロー）に制御することが可能である。なお、排気経路４０７は図示しない真空ポンプに接続されていることが好ましく、真空ポンプを用いることで、レーザ処理チャンバー４０１内の圧力を制御することができる。Further, anair supply path 405 having anair supply port 405a and anair supply duct 405b is provided on the upper surface of thelaser processing chamber 401, and anexhaust path 407 having anexhaust port 407a and anexhaust duct 407b is provided on the lower surface. It is preferable that a plurality ofair supply ports 405a andexhaust ports 407a are provided. A gas is supplied into thelaser processing chamber 401 using theair supply path 405, and a gas is discharged from thelaser processing chamber 401 using theexhaust path 407, whereby the airflow in the laser processing chamber is changed to a downward flow (down flow). It is possible to control. Note that theexhaust path 407 is preferably connected to a vacuum pump (not shown), and the pressure in thelaser processing chamber 401 can be controlled by using the vacuum pump.

次に、図２のレーザ照射装置によって、基板１００に設けられた半導体膜１０１にレーザ光を照射する方法を説明する。Next, a method for irradiating thesemiconductor film 101 provided on thesubstrate 100 with laser light using the laser irradiation apparatus in FIG. 2 will be described.

まず、搬送ロボット４１３を用いて半導体膜１０１を有する基板１００を搬送チャンバー４０３からレーザ処理チャンバー４０１内に搬送し、載置台３０７上に配置する。載置台３０７上の基板１００は、載置台３０７下方に設けられたヒータ３０６によって加熱される。First, thesubstrate 100 having thesemiconductor film 101 is transferred from thetransfer chamber 403 into thelaser processing chamber 401 by using thetransfer robot 413 and placed on the mounting table 307. Thesubstrate 100 on the mounting table 307 is heated by aheater 306 provided below the mounting table 307.

レーザ処理チャンバー４０１には、給気口４０５ａから窒素、アルゴン等の不活性ガス、または空気が給気ダクト４０５ｂを通して供給される。給気口４０５ａから供給された気体は、レーザ処理チャンバー４０１内を下降流で流れ、排気口４０７ａ及び排気ダクト４０７ｂを通じてレーザ処理チャンバー４０１外へと排出される。また、上面（天井）に給気口４０５ａを、下面（床面）に排気口４０７ａをそれぞれ複数設けることで、レーザ処理チャンバー４０１内の気流を、被照射物である基板１００表面と垂直または概略垂直な方向の層流である下降流に精度良く制御することができる。従って、レーザ処理チャンバー４０１内に浮遊しているパーティクル（不純物）を半導体膜１０１の表面に付着させることなく下降流に乗せてレーザ処理チャンバーの下部へ誘導することができる。An inert gas such as nitrogen or argon, or air is supplied to thelaser processing chamber 401 through anair supply duct 405b from anair supply port 405a. The gas supplied from theair supply port 405a flows down in thelaser processing chamber 401 and is discharged out of thelaser processing chamber 401 through theexhaust port 407a and theexhaust duct 407b. In addition, by providing a plurality ofair supply ports 405a on the upper surface (ceiling) and a plurality ofexhaust ports 407a on the lower surface (floor surface), the airflow in thelaser processing chamber 401 is perpendicular to or approximately the surface of thesubstrate 100 that is the irradiation object. It is possible to accurately control a downward flow that is a laminar flow in a vertical direction. Therefore, particles (impurities) floating in thelaser processing chamber 401 can be guided to the lower portion of the laser processing chamber by being put on the downflow without being attached to the surface of thesemiconductor film 101.

なお、排気経路４０７を通じて排出された気体は、給気経路４０５へと循環させることも可能である。また、レーザ処理チャンバー４０１の天井にＨＥＰＡ（Ｈｉｇｈ Ｅｆｆｉｃｉｅｎｃｙ Ｐａｒｔｉｃｕｌａｔｅ Ａｉｒ）フィルタ、ＵＬＰＡ（Ｕｌｔｒａ Ｌｏｗ Ｐｅｎｅｔｒａｔｉｏｎ Ａｉｒ）フィルタ等の高性能フィルタを配置し、給気口４０５ａから高性能フィルタを通じてレーザ処理チャンバー４０１内に清浄化された気体を供給しても良い。Note that the gas discharged through theexhaust path 407 can be circulated to thesupply path 405. Further, a high-performance filter such as a high efficiency particulate air (HEPA) filter or an ultra low penetration air (ULPA) filter is disposed on the ceiling of thelaser processing chamber 401, and the inside of thelaser processing chamber 401 passes through the high-performance filter from theair supply port 405a. A purified gas may be supplied.

なお、窒素などの不活性雰囲気でレーザ光照射処理を行うほうが、大気雰囲気よりも半導体膜の平坦性を向上させる効果は高い。また、大気雰囲気よりも不活性雰囲気のほうがクラックやリッジの発生を抑える効果が高く、レーザ光の使用可能なエネルギー密度の範囲が広くなる。なお、レーザ光の照射は、減圧雰囲気で行ってもよい。減圧雰囲気でレーザ光を照射する場合には、不活性雰囲気における照射と同等の効果を得ることができる。なお、下降流による汚染防止効果を得るために、レーザ処理チャンバー４０１内を減圧雰囲気とする場合には、分子流領域に達しない程度、つまり、約１００Ｐａ以上とすることが
とするのが好ましい。Note that the laser light irradiation treatment in an inert atmosphere such as nitrogen has a higher effect of improving the flatness of the semiconductor film than the air atmosphere. In addition, the inert atmosphere has a higher effect of suppressing the generation of cracks and ridges than the air atmosphere, and the energy density range in which laser light can be used is widened. Note that laser light irradiation may be performed in a reduced-pressure atmosphere. When laser light is irradiated in a reduced-pressure atmosphere, the same effect as irradiation in an inert atmosphere can be obtained. In order to obtain the effect of preventing contamination due to the downflow, when the inside of thelaser processing chamber 401 is in a reduced pressure atmosphere, it is preferable that the pressure does not reach the molecular flow region, that is, about 100 Pa or more.

レーザ発振器３０１から射出されたレーザ光は、光学系３０５により断面が線状の線状ビームに形成される。図１では、紙面に垂直な方向が線状のレーザ光の長軸方向である。光学系３０５を通過したレーザ光は、窓４１５を介してレーザ処理チャンバー４０１内に配置された基板１００に照射される。なお、窓４１５はレーザ光が通過できればよく、使用するレーザ光の強度に耐えうる耐熱性が高い材料、例えば石英板で形成することができる。Laser light emitted from thelaser oscillator 301 is formed into a linear beam having a cross section by theoptical system 305. In FIG. 1, the direction perpendicular to the paper surface is the major axis direction of the linear laser beam. The laser light that has passed through theoptical system 305 is irradiated to thesubstrate 100 disposed in thelaser processing chamber 401 through thewindow 415. Note that thewindow 415 may be formed of a material having high heat resistance that can withstand the intensity of the laser light to be used, such as a quartz plate, as long as the laser light can pass therethrough.

線状に加工されたレーザ光は、基板１００に照射され、基板１００に設けられた半導体膜１０１を溶融する。そして、図３の白抜き矢印に沿って、伸縮管４０９を用いてステージ３０３を走査しながら、且つ、ヒータ３０６によって基板１００を加熱しながら、レーザ光を半導体膜１０１に照射する。図３において、白抜き矢印の方向は、線状のレーザ光の短軸方向に相当する。なお、図３では、ステージ３０３を走査する方法を示しているが、本実施の形態はこれに限られず、レーザ光を走査しても良い。または、レーザ光とステージ３０３の双方を走査しても良い。The laser light processed into a linear shape is applied to thesubstrate 100, and thesemiconductor film 101 provided on thesubstrate 100 is melted. Then, thesemiconductor film 101 is irradiated with laser light while scanning thestage 303 using thetelescopic tube 409 and heating thesubstrate 100 with theheater 306 along the white arrow in FIG. In FIG. 3, the direction of the white arrow corresponds to the short axis direction of the linear laser beam. Note that although FIG. 3 shows a method of scanning thestage 303, this embodiment is not limited to this, and laser light may be scanned. Alternatively, both the laser beam and thestage 303 may be scanned.

半導体膜１０１にレーザ光を照射することにより、半導体膜１０１を溶融させることができる。半導体膜１０１は、レーザ光によって溶融させた部分が冷却し、固化するため、平坦性が向上される。また、レーザ光の照射により平坦性の向上と共に、半導体膜の結晶欠陥が減少し、半導体膜１０１の結晶性を向上させることができる。By irradiating thesemiconductor film 101 with laser light, thesemiconductor film 101 can be melted. Thesemiconductor film 101 is cooled and solidified by a portion melted by the laser beam, so that flatness is improved. In addition, the planarity is improved by laser light irradiation, crystal defects in the semiconductor film are reduced, and the crystallinity of thesemiconductor film 101 can be improved.

また、本実施の形態で示すレーザ照射装置は、ステージ３０３に設けられたヒータ３０６により、基板１００を加熱しながら、レーザ光を照射することが可能である。これによって、溶融した半導体膜１０１が冷却される速度を遅くする（すなわち、半導体膜１０１が溶融している時間を延長する）ことができる。半導体膜１０１の溶融時間を溶融している時間を延長することにより、シリコン原子の移動の制限が小さくなる。溶融時、表面張力が原子の移動に作用するが、溶融時間の延長により被照射面の平坦性が格段に向上する。また、半導体膜中のダングリングボンドや、半導体膜と下地膜との界面の欠陥などのミクロな欠陥を除去することができ、より高品質の半導体膜を得ることができる。In addition, the laser irradiation apparatus described in this embodiment can irradiate laser light while heating thesubstrate 100 with theheater 306 provided in thestage 303. Accordingly, the speed at which themolten semiconductor film 101 is cooled can be slowed (that is, the time during which thesemiconductor film 101 is melted can be extended). By extending the melting time of thesemiconductor film 101, the restriction on the movement of silicon atoms is reduced. At the time of melting, the surface tension acts on the movement of atoms, but the flatness of the irradiated surface is remarkably improved by extending the melting time. In addition, micro defects such as dangling bonds in the semiconductor film and defects at the interface between the semiconductor film and the base film can be removed, and a higher quality semiconductor film can be obtained.

さらに、本実施の形態で示すレーザ照射装置は、レーザ処理チャンバー４０１を有し、当該レーザ処理チャンバー４０１は、上面に設けられた給気経路４０５及び下面に設けられた排気経路４０７によって、気流が下降流に制御されている。従って、レーザ処理チャンバー４０１内に浮遊しているパーティクルを半導体膜の表面に付着させることなく下降流に乗せてレーザ処理チャンバーの下部へ誘導した後、排気経路４０７によってレーザ処理チャンバー４０１外へと排出することができる。これによって、レーザ光によって溶融した半導体膜中へ、例えばグラファイトヒータから排出される炭素化合物などの不純物が取り込まれ、半導体膜が不純物によって汚染されるのを防ぐことができる。Further, the laser irradiation apparatus described in this embodiment includes alaser processing chamber 401, and thelaser processing chamber 401 has an air flow generated by anair supply path 405 provided on the upper surface and anexhaust path 407 provided on the lower surface. Controlled to downflow. Accordingly, the particles floating in thelaser processing chamber 401 are guided to the lower portion of the laser processing chamber without being attached to the surface of the semiconductor film, and are then discharged out of thelaser processing chamber 401 by theexhaust path 407. can do. Thereby, impurities such as a carbon compound discharged from a graphite heater, for example, are taken into the semiconductor film melted by the laser beam, and the semiconductor film can be prevented from being contaminated by the impurities.

また、本実施の形態で示すレーザ照射装置は、レーザ処理チャンバー４０１の上面に設けられた給気経路４０５及び下面に設けられた排気経路４０７によって、気流が下降流に制御されている。そのため、基板表面に気体を吹き付けることで吹きつけ箇所のみ不純物の付着が防止される場合と比較して、半導体膜表面全面への不純物付着の防止効果が高い。よって、より結晶性の向上した半導体膜を作製することが可能である。なお、ステージ３０３に、実施の形態１で示した不純物吸着材を設けてもよい。不純物吸着材を設けることで、半導体膜中への不純物の混入をより防止することができる。In the laser irradiation apparatus described in this embodiment, the airflow is controlled to be a downward flow by anair supply path 405 provided on the upper surface of thelaser processing chamber 401 and anexhaust path 407 provided on the lower surface. Therefore, the effect of preventing the adhesion of impurities to the entire surface of the semiconductor film is high as compared with the case where the adhesion of impurities is prevented only at the sprayed portion by blowing gas onto the substrate surface. Therefore, a semiconductor film with improved crystallinity can be manufactured. Note that the impurity adsorbent described in Embodiment 1 may be provided on thestage 303. By providing the impurity adsorbing material, impurities can be further prevented from being mixed into the semiconductor film.

以上示したように、本実施の形態で示すレーザ照射装置は、半導体膜へのレーザ光照射処理において、半導体膜の炭素汚染を抑制しながら、半導体膜の溶融時間を延長することが可能である。よって、本実施の形態で示すレーザ照射装置を用いることで、結晶性および平坦性の良好な半導体膜を形成することができる。As described above, the laser irradiation apparatus described in this embodiment can extend the melting time of a semiconductor film while suppressing carbon contamination of the semiconductor film in the laser irradiation process on the semiconductor film. . Therefore, by using the laser irradiation apparatus described in this embodiment, a semiconductor film with favorable crystallinity and flatness can be formed.

なお、本実施の形態は実施の形態１と組み合わせることができる。Note that this embodiment mode can be combined with Embodiment Mode 1.

（実施の形態３）
本実施の形態では、実施の形態１または２で示したレーザ照射装置を用いた半導体基板の作製方法について、図４を参照して説明する。(Embodiment 3)
In this embodiment, a method for manufacturing a semiconductor substrate using the laser irradiation apparatus described in Embodiment 1 or 2 will be described with reference to FIGS.

はじめに、基板１００を用意する（図４（Ａ）参照）。基板１００には、透光性を有するガラス基板を好ましく用いることができる。ガラス基板としては、歪み点が５８０℃以上６８０℃以下（好ましくは、６００℃以上６８０℃以下）であるものを用いると良い。また、ガラス基板は無アルカリガラス基板であることが好ましい。無アルカリガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。First, thesubstrate 100 is prepared (see FIG. 4A). As thesubstrate 100, a light-transmitting glass substrate can be preferably used. A glass substrate having a strain point of 580 ° C. or higher and 680 ° C. or lower (preferably 600 ° C. or higher and 680 ° C. or lower) may be used. The glass substrate is preferably an alkali-free glass substrate. For the alkali-free glass substrate, glass materials such as aluminosilicate glass, aluminoborosilicate glass, and barium borosilicate glass are used, for example.

なお、基板１００としては、ガラス基板の他、セラミック基板、石英基板、サファイア基板などの絶縁体でなる基板、珪素などの半導体でなる基板、金属やステンレスなどの導電体でなる基板などを用いることもできる。As thesubstrate 100, a glass substrate, a substrate made of an insulator such as a ceramic substrate, a quartz substrate, or a sapphire substrate, a substrate made of a semiconductor such as silicon, a substrate made of a conductor such as metal or stainless steel, or the like is used. You can also.

本実施の形態においては示さないが、基板１００の表面に絶縁層を形成しても良い。該絶縁層を設けることにより、基板１００に不純物（アルカリ金属やアルカリ土類金属など）が含まれている場合には、当該不純物が半導体層へ拡散することを防止できる。絶縁層は単層構造でも良いし積層構造でも良い。絶縁層を構成する材料としては、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素などを挙げることができる。Although not shown in this embodiment mode, an insulating layer may be formed on the surface of thesubstrate 100. By providing the insulating layer, when thesubstrate 100 contains an impurity (such as an alkali metal or an alkaline earth metal), the impurity can be prevented from diffusing into the semiconductor layer. The insulating layer may have a single layer structure or a laminated structure. Examples of the material forming the insulating layer include silicon oxide, silicon nitride, silicon oxynitride, and silicon nitride oxide.

次に、単結晶半導体基板１１０を用意する。単結晶半導体基板１１０としては、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコンなどの第４属元素でなる単結晶半導体基板を用いることができる。もちろん、ガリウムヒ素、インジウムリンなどの化合物半導体でなる基板を用いてもよい。本実施の形態においては、単結晶半導体基板１１０として、単結晶シリコン基板を用いることとする。単結晶半導体基板１１０の形状やサイズに制限は無いが、例えば、８インチ（２００ｍｍ）、１２インチ（３００ｍｍ）、１８インチ（４５０ｍｍ）といった円形の半導体基板を、矩形に加工して用いることができる。Next, a singlecrystal semiconductor substrate 110 is prepared. As the singlecrystal semiconductor substrate 110, for example, a single crystal semiconductor substrate made of a Group 4 element such as silicon, germanium, silicon germanium, or silicon carbide can be used. Of course, a substrate made of a compound semiconductor such as gallium arsenide or indium phosphide may be used. In this embodiment, a single crystal silicon substrate is used as the singlecrystal semiconductor substrate 110. The shape and size of the singlecrystal semiconductor substrate 110 are not limited. For example, a circular semiconductor substrate such as 8 inches (200 mm), 12 inches (300 mm), and 18 inches (450 mm) can be processed into a rectangle and used. .

単結晶半導体基板１１０を洗浄した後、単結晶半導体基板１１０表面に絶縁層を形成する。絶縁層を設けない構成とすることもできるが、後のイオン打ち込みの際の単結晶半導体基板１１０の汚染及び表面の損傷を防ぐためには、絶縁層を設けることが好ましい。After the singlecrystal semiconductor substrate 110 is cleaned, an insulating layer is formed on the surface of the singlecrystal semiconductor substrate 110. Although an insulating layer can be omitted, it is preferable to provide an insulating layer in order to prevent contamination and surface damage of the singlecrystal semiconductor substrate 110 during subsequent ion implantation.

次に、上記絶縁層を介して、電界で加速されたイオンでなるイオンビームを単結晶半導体基板１１０に照射し、単結晶半導体基板１１０の表面から所定の深さの領域に、脆化層１０２を形成する。脆化層１０２が形成される領域の深さは、イオンビームの加速エネルギーとイオンビームの入射角によって制御することができる。ここで、脆化層１０２は、イオンの平均侵入深さと同程度の深さの領域に形成されることになる。Next, the singlecrystal semiconductor substrate 110 is irradiated with an ion beam including ions accelerated by an electric field through the insulating layer, and theembrittlement layer 102 is formed in a region at a predetermined depth from the surface of the singlecrystal semiconductor substrate 110. Form. The depth of the region where theembrittlement layer 102 is formed can be controlled by the acceleration energy of the ion beam and the incident angle of the ion beam. Here, theembrittlement layer 102 is formed in a region having a depth similar to the average penetration depth of ions.

上述の脆化層１０２が形成される深さにより、単結晶半導体基板１１０から分離される半導体層の厚さが決定される。脆化層１０２が形成される深さは、単結晶半導体基板１１０の表面から５０ｎｍ以上５００ｎｍ以下であり、好ましくは５０ｎｍ以上２００ｎｍ以下である。The thickness of the semiconductor layer separated from the singlecrystal semiconductor substrate 110 is determined by the depth at which theembrittlement layer 102 is formed. The depth at which theembrittlement layer 102 is formed is 50 nm to 500 nm, preferably 50 nm to 200 nm from the surface of the singlecrystal semiconductor substrate 110.

イオンを単結晶半導体基板１１０に打ち込む際には、イオン注入装置又はイオンドーピング装置を用いることができる。イオン注入装置では、ソースガスを励起してイオン種を生成し、生成されたイオン種を質量分離して、所定の質量を有するイオン種を被処理物に注入する。イオンドーピング装置は、プロセスガスを励起してイオン種を生成し、生成されたイオン種を質量分離せずに被処理物に打ち込む。なお、質量分離装置を備えているイオンドーピング装置では、イオン注入装置と同様に、質量分離を伴うイオンの注入を行うこともできる。本明細書において、イオン注入装置又はイオンドーピング装置のいずれか一方を特に用いる必要がある場合にのみそれを明記し、特に明記しないときは、いずれの装置を用いてイオンの打ち込みを行っても良いこととする。When ions are implanted into the singlecrystal semiconductor substrate 110, an ion implantation apparatus or an ion doping apparatus can be used. In the ion implantation apparatus, a source gas is excited to generate ion species, the generated ion species are mass-separated, and an ion species having a predetermined mass is injected into a workpiece. The ion doping apparatus excites a process gas to generate ion species, and implants the generated ion species into a workpiece without mass separation. Note that an ion doping apparatus provided with a mass separator can also perform ion implantation with mass separation, as in the case of an ion implanter. In this specification, only one of the ion implantation apparatus and the ion doping apparatus is specified particularly when it is necessary to use the ion implantation apparatus, and if not particularly specified, any apparatus may be used for ion implantation. I will do it.

イオンドーピング装置を用いる場合のイオンの打ち込み工程は、例えば、以下の条件で行うことができる。
・加速電圧 １０ｋＶ以上１００ｋＶ以下（好ましくは３０ｋＶ以上８０ｋＶ以下）
・ドーズ量 １×１０^１６ｉｏｎｓ／ｃｍ^２以上４×１０^１６ｉｏｎｓ／ｃｍ^２以下
・ビーム電流密度 ２μＡ／ｃｍ^２以上（好ましくは５μＡ／ｃｍ^２以上、より好ましくは１０μＡ／ｃｍ^２以上）The ion implantation process in the case of using an ion doping apparatus can be performed, for example, under the following conditions.
・ Acceleration voltage: 10 kV to 100 kV (preferably 30 kV to 80 kV)
・ Dose amount 1 × 10¹⁶ ions / cm² or more and 4 × 10¹⁶ ions / cm² or less ・ Beam current density² μA / cm² or more (preferably 5 μA / cm² or more, more preferably 10 μA / cm² or more)

イオンドーピング装置を用いる場合、イオンの打ち込み工程のソースガスには水素を含むガスを用いることができる。該ガスを用いることによりイオン種としてＨ^＋、Ｈ_２^＋、Ｈ_３^＋を生成することができる。該ガスをソースガスとして用いる場合には、Ｈ_３^＋を多く打ち込むことが好ましい。具体的には、イオンビームに、Ｈ^＋、Ｈ_２^＋、Ｈ_３^＋の総量に対してＨ_３^＋イオンが７０％以上含まれるようにすることが好ましい。また、Ｈ_３^＋イオンの割合を８０％以上とすることがより好ましい。このようにＨ_３^＋の割合を高めておくことで、脆化層１０２に１×１０^２０ａｔｏｍｓ／ｃｍ^３以上の濃度で水素を含ませることが可能である。これにより、脆化層１０２からの剥離が容易になる。また、Ｈ_３^＋イオンを多く打ち込むことで、Ｈ^＋、Ｈ_２^＋を打ち込むよりもイオンの打ち込み効率が向上する。つまり、打ち込みにかかる時間を短縮することができる。In the case of using an ion doping apparatus, a gas containing hydrogen can be used as a source gas in an ion implantation process. By using the gas, H⁺ , H₂⁺ , and H₃⁺ can be generated as ionic species. When the gas is used as a source gas, it is preferable to implant a large amount of H₃⁺ . Specifically, it is preferable that 70% or more of H₃⁺ ions are included in the ion beam with respect to the total amount of H⁺ , H₂⁺ , and H₃⁺ . Moreover, it is more preferable that the ratio of H₃⁺ ions is 80% or more. By increasing the ratio of H₃^{+ in} this manner, theembrittlement layer 102 can contain hydrogen at a concentration of 1 × 10²⁰ atoms / cm³ or more. Thereby, peeling from theembrittlement layer 102 becomes easy. Further, by implanting a large amount of H₃⁺ ions, the ion implantation efficiency is improved as compared with implanting H⁺ and H₂⁺ . That is, the time required for driving can be shortened.

イオン注入装置を用いる場合には、質量分離により、Ｈ_３^＋イオンが注入されるようにすることが好ましい。もちろん、Ｈ_２^＋を注入してもよい。ただし、イオン注入装置を用いる場合には、イオン種を選択して注入するため、イオンドーピング装置を用いる場合と比較して、イオン打ち込みの効率が低下する場合がある。When using an ion implantation apparatus, it is preferable to implant H₃⁺ ions by mass separation. Of course, H₂⁺ may be implanted. However, when an ion implantation apparatus is used, since ion species are selected and implanted, the efficiency of ion implantation may be reduced as compared with the case where an ion doping apparatus is used.

上記の脆化層１０２を形成した後、絶縁層を除去し、新たに絶縁層１１１を形成する（図４（Ｂ）参照）。ここで、絶縁層を除去するのは、上記のイオン打ち込みの際に、絶縁層が損傷している可能性が高いためである。なお、絶縁層の損傷が問題とならない場合には絶縁層を除去する必要はない。After theembrittlement layer 102 is formed, the insulating layer is removed and an insulatinglayer 111 is newly formed (see FIG. 4B). Here, the reason why the insulating layer is removed is that there is a high possibility that the insulating layer is damaged during the ion implantation. Note that it is not necessary to remove the insulating layer if damage to the insulating layer is not a problem.

絶縁層１１１は、貼り合わせにおけるボンディング（接合）を形成する層であるから、その表面は、高い平坦性を有していることが好ましい。このような絶縁層１１１としては、例えば、有機シランガスを用いて化学気相成長法により形成される酸化珪素膜を用いることができる。なお、本実施の形態においては絶縁層１１１を単層構造としたが、２層以上の積層構造としても良い。Since the insulatinglayer 111 is a layer for forming bonding in bonding, the surface thereof preferably has high flatness. As such aninsulating layer 111, for example, a silicon oxide film formed by a chemical vapor deposition method using an organosilane gas can be used. Note that although the insulatinglayer 111 has a single-layer structure in this embodiment, a stacked structure including two or more layers may be used.

また、絶縁層１１１は、単結晶半導体基板１１０を、酸化性雰囲気下において熱処理することにより形成してもよい。熱酸化処理は、酸化性雰囲気中にハロゲンを添加した酸化を行うことが好ましい。ハロゲンを添加して熱酸化を行うことにより形成された絶縁層中にはハロゲンが含まれており、ハロゲンは１×１０^１６ａｔｏｍｓ／ｃｍ^３以上２×１０^２１ａｔｏｍｓ／ｃｍ^３以下の濃度で含まれることにより金属等の不純物を捕獲して単結晶半導体基板１１０の汚染を防止する保護膜としての機能を発現させることができる。The insulatinglayer 111 may be formed by heat treatment of the singlecrystal semiconductor substrate 110 in an oxidizing atmosphere. The thermal oxidation treatment is preferably performed by adding halogen in an oxidizing atmosphere. The insulating layer formed by adding halogen and performing thermal oxidation contains halogen, and halogen is contained at a concentration of 1 × 10¹⁶ atoms / cm³ or more and 2 × 10²¹ atoms / cm³ or less. Accordingly, a function as a protective film for capturing impurities such as metal and preventing contamination of the singlecrystal semiconductor substrate 110 can be exhibited.

その後、上記の基板１００と単結晶半導体基板１１０とをそれぞれ貼り合わせる（図４（Ｃ）参照）。具体的には、基板１００及び絶縁層１１１の表面を超音波洗浄などの方法で洗浄した後、基板１００の表面と絶縁層１１１の表面とが接触するように配置し、基板１００の表面と絶縁層１１１の表面とでボンディング（接合）が形成されるように加圧処理を施す。ボンディングの形成には、ファン・デル・ワールス力や水素結合が関与しているものと考えられている。なお、１枚の基板上に、２枚以上の単結晶半導体基板を貼り合わせても構わない。After that, thesubstrate 100 and the singlecrystal semiconductor substrate 110 are attached to each other (see FIG. 4C). Specifically, after the surfaces of thesubstrate 100 and the insulatinglayer 111 are cleaned by a method such as ultrasonic cleaning, the surfaces of thesubstrate 100 and the surface of the insulatinglayer 111 are arranged in contact with each other to insulate the surface of thesubstrate 100. A pressure treatment is performed so that bonding (bonding) is formed with the surface of thelayer 111. The formation of bonding is thought to involve Van der Waals forces and hydrogen bonding. Note that two or more single crystal semiconductor substrates may be attached to one substrate.

ボンディングを形成する前に、基板１００又は絶縁層１１１の表面を酸素プラズマ処理又はオゾン処理して、その表面を親水性にしても良い。この処理によって、基板１００又は絶縁層１１１の表面に水酸基が付加されるため、水素結合を効率よく形成することができる。Before forming the bonding, the surface of thesubstrate 100 or the insulatinglayer 111 may be subjected to oxygen plasma treatment or ozone treatment to make the surface hydrophilic. By this treatment, a hydroxyl group is added to the surface of thesubstrate 100 or the insulatinglayer 111, so that hydrogen bonds can be efficiently formed.

次に、貼り合わせられた基板１００及び単結晶半導体基板１１０に対して加熱処理を施して、貼り合わせを強固なものとする。この際の加熱温度は、脆化層１０２における分離が進行しない温度とする必要がある。例えば、４００℃未満、好ましくは３００℃以下とすることができる。加熱処理時間については特に限定されず、処理速度と貼り合わせ強度との関係から最適な条件を適宜設定すればよい。本実施の形態においては、２００℃、２時間の加熱処理を施すこととする。ここで、貼り合わせに係る領域のみにマイクロ波を照射して、局所的に加熱することも可能である。なお、貼り合わせ強度に問題がない場合は、上記加熱処理を省略しても良い。Next, heat treatment is performed on the bondedsubstrate 100 and the singlecrystal semiconductor substrate 110 so that the bonding becomes strong. The heating temperature at this time needs to be a temperature at which separation in theembrittlement layer 102 does not proceed. For example, it can be less than 400 ° C., preferably 300 ° C. or less. The heat treatment time is not particularly limited, and optimal conditions may be set as appropriate based on the relationship between the processing speed and the bonding strength. In this embodiment mode, heat treatment is performed at 200 ° C. for 2 hours. Here, it is also possible to irradiate the microwave only to the region related to bonding and locally heat it. Note that the heat treatment may be omitted when there is no problem in the bonding strength.

次に、単結晶半導体基板１１０を、脆化層１０２にて、半導体膜１０１と単結晶半導体基板１１８とに分離する（図４（Ｄ）参照）。単結晶半導体基板１１０の分離は、加熱処理により行う。該加熱処理の温度は、基板１００の耐熱温度を目安にすることができる。例えば、基板１００としてガラス基板を用いる場合には、加熱温度は４００℃以上６５０℃以下とすることが好ましい。ただし、短時間であれば、４００℃以上７００℃以下の加熱処理を行っても良い。なお、本実施の形態においては、６００℃、２時間の加熱処理を施すこととする。Next, the singlecrystal semiconductor substrate 110 is separated into thesemiconductor film 101 and the singlecrystal semiconductor substrate 118 by the embrittlement layer 102 (see FIG. 4D). The singlecrystal semiconductor substrate 110 is separated by heat treatment. The temperature of the heat treatment can be based on the heat resistant temperature of thesubstrate 100. For example, when a glass substrate is used as thesubstrate 100, the heating temperature is preferably 400 ° C. or higher and 650 ° C. or lower. Note that heat treatment may be performed at 400 ° C to 700 ° C for a short time. Note that in this embodiment, heat treatment is performed at 600 ° C. for 2 hours.

上述のような加熱処理を行うことにより、脆化層１０２に形成された微小な空孔の体積変化が生じ、脆化層１０２に亀裂が生ずる。その結果、脆化層１０２に沿って単結晶半導体基板１１０が劈開する。絶縁層１１１は基板１００と貼り合わせられているので、基板１００上には単結晶半導体基板１１０から分離された半導体膜１０１が固定される。また、この加熱処理で、基板１００と絶縁層１１１の貼り合わせに係る界面が加熱されるため、貼り合わせに係る界面に共有結合が形成され、基板１００と絶縁層１１１の結合力が一層向上する。By performing the heat treatment as described above, a volume change of minute holes formed in theembrittlement layer 102 occurs, and theembrittlement layer 102 is cracked. As a result, the singlecrystal semiconductor substrate 110 is cleaved along theembrittlement layer 102. Since the insulatinglayer 111 is attached to thesubstrate 100, thesemiconductor film 101 separated from the singlecrystal semiconductor substrate 110 is fixed over thesubstrate 100. In addition, this heat treatment heats the interface related to the bonding between thesubstrate 100 and the insulatinglayer 111, so that a covalent bond is formed at the interface related to the bonding and the bonding force between thesubstrate 100 and the insulatinglayer 111 is further improved. .

その後、実施の形態１または２で示したレーザ照射装置を用いて、半導体膜１０１にレーザ光１１３を照射する（図４（Ｅ）参照）。実施の形態１または２のレーザ照射装置は、半導体膜へのレーザ光照射処理において、半導体膜の炭素汚染を抑制しながら、半導体膜の溶融時間を延長することが可能であり、結晶性および平坦性の良好な半導体膜を形成することができる。After that, using the laser irradiation apparatus described in Embodiment 1 or 2, thesemiconductor film 101 is irradiated with laser light 113 (see FIG. 4E). The laser irradiation apparatus of Embodiment 1 or 2 can extend the melting time of the semiconductor film while suppressing carbon contamination of the semiconductor film in the laser light irradiation treatment of the semiconductor film. A highly reliable semiconductor film can be formed.

上述のようにレーザ光１１３を照射した後には、半導体膜１０１の膜厚を小さくする薄膜化工程を行っても良い。半導体膜１０１の薄膜化には、ドライエッチングまたはウエットエッチングの一方、または双方を組み合わせたエッチング処理（エッチバック処理）を適用すればよい。例えば、半導体膜１０１がシリコン材料からなる層である場合、ＳＦ_６と０_２をプロセスガスに用いたドライエッチング処理で、半導体膜１０１を薄くすることができる。After irradiation with thelaser light 113 as described above, a thinning process for reducing the thickness of thesemiconductor film 101 may be performed. In order to reduce the thickness of thesemiconductor film 101, an etching process (etchback process) in which one of dry etching or wet etching or a combination of both is applied may be applied. For example, if thesemiconductor film 101 is a layer made of a silicon material, a dry etching process using SF₆ and 0₂ in the process gas, it is possible to reduce thesemiconductor film 101.

なお、本実施の形態においては、レーザ光の照射により平坦化等した後でエッチング処理を行う例を挙げたが、これに限定して解釈されるものではない。例えば、レーザ光の照射前にエッチング処理を行ってもよい。この場合には、エッチング処理により半導体層表面の凹凸や欠陥をある程度低減することができる。また、レーザ光の照射前及び照射後の両方に上記処理を適用しても良い。また、レーザ光の照射と上記処理を交互に繰り返しても良い。このように、レーザ光の照射とエッチング処理を組み合わせて用いることにより、半導体層表面の凹凸、欠陥等を著しく低減することができる。もちろん、上述のエッチング処理や加熱処理などを常に用いる必要はない。Note that in this embodiment mode, an example in which an etching process is performed after planarization by laser light irradiation is given, but the present invention is not construed as being limited thereto. For example, etching treatment may be performed before laser light irradiation. In this case, the unevenness and defects on the surface of the semiconductor layer can be reduced to some extent by the etching treatment. Further, the above processing may be applied both before and after laser light irradiation. Further, the laser light irradiation and the above process may be repeated alternately. As described above, by using a combination of laser light irradiation and etching treatment, unevenness, defects, and the like on the surface of the semiconductor layer can be significantly reduced. Of course, it is not always necessary to use the above-described etching treatment or heat treatment.

以上により、表面の平坦性が向上し、欠陥が低減された半導体膜１０１（本実施の形態においては、単結晶シリコン半導体層）を有する半導体基板を作製することができる（図４（Ｆ）参照）。Through the above, a semiconductor substrate having the semiconductor film 101 (in this embodiment, a single crystal silicon semiconductor layer) in which surface flatness is improved and defects are reduced can be manufactured (see FIG. 4F). ).

本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。This embodiment can be combined with any of the other embodiments as appropriate.

（実施の形態４）
本実施の形態では、図５乃至７を参照して、上述の半導体基板を用いた半導体装置の作製方法について説明する。ここでは、半導体装置の一例として複数のトランジスタからなる半導体装置の作製方法について説明することとする。なお、以下において示すトランジスタを組み合わせて用いることで、様々な半導体装置を形成することができる。(Embodiment 4)
In this embodiment mode, a method for manufacturing a semiconductor device using the above-described semiconductor substrate will be described with reference to FIGS. Here, a method for manufacturing a semiconductor device including a plurality of transistors is described as an example of the semiconductor device. Note that various semiconductor devices can be formed by using a combination of the transistors described below.

図５（Ａ）は、実施の形態３により作製した半導体基板の断面図である。ただし、本実施の形態においては、実施の形態３における絶縁層１１１を２層構造とした場合について示すこととする。FIG. 5A is a cross-sectional view of the semiconductor substrate manufactured according to Embodiment 3. Note that in this embodiment, the case where the insulatinglayer 111 in Embodiment 3 has a two-layer structure is described.

半導体膜１０１には、ＴＦＴのしきい値電圧を制御するために、硼素、アルミニウム、ガリウムなどのｐ型不純物、若しくはリン、砒素などのｎ型不純物を添加しても良い。不純物を添加する領域、および添加する不純物の種類は、適宜変更することができる。例えば、ｎチャネル型ＴＦＴの形成領域にはｐ型不純物を添加し、ｐチャネル型ＴＦＴの形成領域にｎ型不純物を添加することができる。上述の不純物を添加する際には、ドーズ量が１×１０^１５ｉｏｎｓ／ｃｍ^２以上１×１０^１７ｉｏｎｓ／ｃｍ^２以下程度となるように行えばよい。その後、半導体膜１０１を島状に分離して、半導体層７０２、及び半導体層７０４を形成する（図５（Ｂ）参照）。In order to control the threshold voltage of the TFT, a p-type impurity such as boron, aluminum, or gallium or an n-type impurity such as phosphorus or arsenic may be added to thesemiconductor film 101. The region to which the impurity is added and the kind of the impurity to be added can be changed as appropriate. For example, a p-type impurity can be added to the formation region of the n-channel TFT, and an n-type impurity can be added to the formation region of the p-channel TFT. When the above-described impurities are added, the dose may be set to about 1 × 10¹⁵ ions / cm² or more and about 1 × 10¹⁷ ions / cm² or less. After that, thesemiconductor film 101 is separated into island shapes, so that asemiconductor layer 702 and asemiconductor layer 704 are formed (see FIG. 5B).

次に、半導体層７０２と半導体層７０４を覆うように、ゲート絶縁層７０６を形成する（図５（Ｃ）参照）。ここでは、プラズマＣＶＤ法を用いて、酸化珪素膜を単層で形成することとする。その他にも、酸化窒化珪素、窒化酸化珪素、窒化珪素、酸化ハフニウム、酸化アルミニウム、酸化タンタル等を含む膜を、単層構造又は積層構造で形成することによりゲート絶縁層７０６としても良い。Next, agate insulating layer 706 is formed so as to cover the semiconductor layers 702 and 704 (see FIG. 5C). Here, a silicon oxide film is formed as a single layer by a plasma CVD method. In addition, agate insulating layer 706 may be formed by forming a film containing silicon oxynitride, silicon nitride oxide, silicon nitride, hafnium oxide, aluminum oxide, tantalum oxide, or the like with a single-layer structure or a stacked structure.

プラズマＣＶＤ法以外の作製方法としては、スパッタリング法や、高密度プラズマ処理による酸化または窒化による方法が挙げられる。高密度プラズマ処理は、例えば、ヘリウム、アルゴン、クリプトン、キセノンなどの希ガスと、酸素、酸化窒素、アンモニア、窒素、水素などガスの混合ガスを用いて行う。この場合、プラズマの励起をマイクロ波の導入により行うことで、低電子温度で高密度のプラズマを生成することができる。このような高密度のプラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体層の表面を酸化または窒化することにより、１ｎｍ以上２０ｎｍ以下、望ましくは２ｎｍ以上１０ｎｍ以下の絶縁層を半導体層に接するように形成する。As a manufacturing method other than the plasma CVD method, a sputtering method or a method using oxidation or nitridation by high-density plasma treatment can be given. The high-density plasma treatment is performed using a mixed gas of a rare gas such as helium, argon, krypton, or xenon and a gas such as oxygen, nitrogen oxide, ammonia, nitrogen, or hydrogen. In this case, high-density plasma can be generated at a low electron temperature by exciting the plasma by introducing a microwave. By oxidizing or nitriding the surface of the semiconductor layer with oxygen radicals (which may include OH radicals) or nitrogen radicals (which may include NH radicals) generated by such high-density plasma, 1 nm or more An insulating layer of 20 nm or less, preferably 2 nm or more and 10 nm or less is formed so as to be in contact with the semiconductor layer.

上述した高密度プラズマ処理による半導体層の酸化または窒化は固相反応であるため、ゲート絶縁層７０６と半導体層７０２及び半導体層７０４との界面準位密度をきわめて低くすることができる。また、高密度プラズマ処理により半導体層を直接酸化または窒化することで、形成される絶縁層の厚さのばらつきを抑えることが出来る。また、半導体層が結晶性を有するため、高密度プラズマ処理を用いて半導体層の表面を固相反応で酸化させる場合であっても、結晶粒界における不均一な酸化を抑え、均一性が良く、界面準位密度の低いゲート絶縁層を形成することができる。このように、高密度プラズマ処理により形成された絶縁層をトランジスタのゲート絶縁層の一部または全部に用いることで、特性のばらつきを抑制することができる。Since the oxidation or nitridation of the semiconductor layer by the high-density plasma treatment described above is a solid-phase reaction, the interface state density between thegate insulating layer 706, thesemiconductor layer 702, and thesemiconductor layer 704 can be extremely low. Further, by directly oxidizing or nitriding the semiconductor layer by high-density plasma treatment, variation in the thickness of the formed insulating layer can be suppressed. In addition, since the semiconductor layer has crystallinity, even when the surface of the semiconductor layer is oxidized by solid-phase reaction using high-density plasma treatment, non-uniform oxidation at the crystal grain boundary is suppressed and the uniformity is good. A gate insulating layer having a low interface state density can be formed. In this manner, by using the insulating layer formed by high-density plasma treatment for part or all of the gate insulating layer of the transistor, variation in characteristics can be suppressed.

プラズマ処理による絶縁層の作製方法のより具体的な一例について説明する。亜酸化窒素（Ｎ_２Ｏ）を、アルゴン（Ａｒ）を用いて１倍以上３倍以下（流量比）に希釈し、１０Ｐａ以上３０Ｐａ以下の圧力下で３ｋＷ以上５ｋＷ以下のマイクロ波（２．４５ＧＨｚ）電力を印加して、半導体層７０２と半導体層７０４の表面を酸化または窒化させる。この処理により１ｎｍ以上１０ｎｍ以下（好ましくは２ｎｍ以上６ｎｍ以下）のゲート絶縁層７０６の下層を形成する。さらに、亜酸化窒素（Ｎ_２Ｏ）とシラン（ＳｉＨ_４）を導入し、１０Ｐａ以上３０Ｐａ以下の圧力下で３ｋＷ以上５ｋＷ以下のマイクロ波（２．４５ＧＨｚ）電力を印加して気相成長法により酸化窒化シリコン膜を形成し、ゲート絶縁層７０６の上層とする。このように、固相反応と気相成長法を組み合わせてゲート絶縁層７０６を形成することにより界面準位密度が低く絶縁耐圧の優れたゲート絶縁層７０６を形成することができる。なお、この場合においてゲート絶縁層７０６は２層構造となる。A more specific example of a method for manufacturing an insulating layer by plasma treatment will be described. Nitrous oxide (N₂ O) is diluted 1 to 3 times (flow rate ratio) with argon (Ar), and a microwave (2.45 GHz) of 3 kW to 5 kW under a pressure of 10 Pa to 30 Pa. ) Electric power is applied to oxidize or nitride the surfaces of thesemiconductor layer 702 and thesemiconductor layer 704. By this treatment, a lower layer of thegate insulating layer 706 having a thickness of 1 nm to 10 nm (preferably 2 nm to 6 nm) is formed. Further, nitrous oxide (N₂ O) and silane (SiH₄ ) are introduced, and a microwave (2.45 GHz) power of 3 kW to 5 kW is applied under a pressure of 10 Pa to 30 Pa and vapor phase growth is performed. A silicon oxynitride film is formed as an upper layer of thegate insulating layer 706. In this manner, by forming thegate insulating layer 706 by combining the solid phase reaction and the vapor deposition method, thegate insulating layer 706 having a low interface state density and an excellent withstand voltage can be formed. Note that in this case, thegate insulating layer 706 has a two-layer structure.

或いは、半導体層７０２と半導体層７０４を熱酸化させることで、ゲート絶縁層７０６を形成するようにしても良い。このような熱酸化を用いる場合には、耐熱性の比較的高いベース基板を用いることが好ましい。Alternatively, thegate insulating layer 706 may be formed by thermally oxidizing thesemiconductor layer 702 and thesemiconductor layer 704. When such thermal oxidation is used, it is preferable to use a base substrate having relatively high heat resistance.

なお、水素を含むゲート絶縁層７０６を形成し、その後、３５０℃以上４５０℃以下の温度による加熱処理を行うことで、ゲート絶縁層７０６中に含まれる水素を半導体層７０２及び半導体層７０４中に拡散させるようにしても良い。この場合、ゲート絶縁層７０６として、プラズマＣＶＤ法を用いた窒化シリコン又は窒化酸化シリコンを用いることができる。なお、プロセス温度は３５０℃以下とすると良い。このように、半導体層７０２及び半導体層７０４に水素を供給することで、半導体層７０２中、半導体層７０４中、ゲート絶縁層７０６と半導体層７０２の界面、及びゲート絶縁層７０６と半導体層７０４の界面における欠陥を効果的に低減することができる。Note that agate insulating layer 706 containing hydrogen is formed, and then heat treatment is performed at a temperature of 350 ° C to 450 ° C, so that hydrogen contained in thegate insulating layer 706 is added into thesemiconductor layer 702 and thesemiconductor layer 704. You may make it diffuse. In this case, as thegate insulating layer 706, silicon nitride or silicon nitride oxide using a plasma CVD method can be used. The process temperature is preferably 350 ° C. or lower. In this manner, by supplying hydrogen to thesemiconductor layer 702 and thesemiconductor layer 704, the interface between thegate insulating layer 706 and thesemiconductor layer 702 in thesemiconductor layer 702, the interface between thegate insulating layer 706 and thesemiconductor layer 704, and Defects at the interface can be effectively reduced.

次に、ゲート絶縁層７０６上に導電層を形成した後、該導電層を所定の形状に加工（パターニング）することで、半導体層７０２と半導体層７０４の上方に電極７０８を形成する（図５（Ｄ）参照）。導電層の形成にはＣＶＤ法、スパッタリング法等を用いることができる。導電層は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等の材料を用いて形成することができる。また、上記金属を主成分とする合金材料を用いても良いし、上記金属を含む化合物を用いても良い。または、半導体に導電性を付与する不純物元素をドーピングした多結晶珪素など、半導体材料を用いて形成しても良い。Next, after a conductive layer is formed over thegate insulating layer 706, the conductive layer is processed (patterned) into a predetermined shape, so that anelectrode 708 is formed over thesemiconductor layer 702 and the semiconductor layer 704 (FIG. 5). (See (D)). A CVD method, a sputtering method, or the like can be used for forming the conductive layer. The conductive layer is formed using a material such as tantalum (Ta), tungsten (W), titanium (Ti), molybdenum (Mo), aluminum (Al), copper (Cu), chromium (Cr), or niobium (Nb). can do. Alternatively, an alloy material containing the above metal as a main component or a compound containing the above metal may be used. Alternatively, a semiconductor material such as polycrystalline silicon doped with an impurity element imparting conductivity to a semiconductor may be used.

本実施の形態では電極７０８を単層の導電層で形成しているが、本発明の半導体装置は該構成に限定されない。電極７０８は積層された複数の導電層で形成されていても良い。２層構造とする場合には、例えば、モリブデン膜、チタン膜、窒化チタン膜等を下層に用い、上層にはアルミニウム膜などを用いればよい。３層構造の場合には、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造や、チタン膜とアルミニウム膜とチタン膜の積層構造などを採用するとよい。In this embodiment mode, theelectrode 708 is formed using a single conductive layer; however, the semiconductor device of the present invention is not limited to this structure. Theelectrode 708 may be formed of a plurality of stacked conductive layers. In the case of a two-layer structure, for example, a molybdenum film, a titanium film, a titanium nitride film, or the like may be used as a lower layer, and an aluminum film or the like may be used as an upper layer. In the case of a three-layer structure, a stacked structure of a molybdenum film, an aluminum film, and a molybdenum film, a stacked structure of a titanium film, an aluminum film, and a titanium film, or the like may be employed.

なお、電極７０８を形成する際に用いるマスクは、酸化珪素や窒化酸化珪素等の材料を用いて形成してもよい。この場合、酸化珪素膜や窒化酸化珪素膜等をパターニングしてマスクを形成する工程が加わるが、レジスト材料と比較して、エッチング時におけるマスクの膜減りが少ないため、より正確な形状の電極７０８を形成することができる。また、マスクを用いずに、液滴吐出法を用いて選択的に電極７０８を形成しても良い。ここで、液滴吐出法とは、所定の組成物を含む液滴を吐出または噴出することで所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。Note that a mask used for forming theelectrode 708 may be formed using a material such as silicon oxide or silicon nitride oxide. In this case, a step of forming a mask by patterning a silicon oxide film, a silicon nitride oxide film, or the like is added. However, since the film thickness of the mask during etching is less than that of a resist material, a moreaccurate electrode 708 is formed. Can be formed. Alternatively, theelectrode 708 may be selectively formed by a droplet discharge method without using a mask. Here, the droplet discharge method means a method of forming a predetermined pattern by discharging or ejecting a droplet containing a predetermined composition, and includes an ink jet method or the like in its category.

また、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング条件（コイル型の電極層に印加される電力量、基板側の電極層に印加される電力量、基板側の電極温度等）を適宜調節し、所望のテーパー形状を有するように導電層をエッチングすることで、電極７０８を形成することもできる。また、テーパー形状は、マスクの形状によって制御することもできる。なお、エッチング用ガスとしては、塩素、塩化硼素、塩化珪素もしくは四塩化炭素などの塩素系ガス、四弗化炭素、弗化硫黄もしくは弗化窒素などのフッ素系ガス又は酸素などを適宜用いることができる。Further, using an ICP (Inductively Coupled Plasma) etching method, etching conditions (amount of power applied to the coil-type electrode layer, a power amount applied to the electrode layer on the substrate side, and an electrode temperature on the substrate side) Etc.) is adjusted as appropriate, and the conductive layer is etched so as to have a desired tapered shape, whereby theelectrode 708 can be formed. The taper shape can also be controlled by the shape of the mask. As an etching gas, a chlorine-based gas such as chlorine, boron chloride, silicon chloride, or carbon tetrachloride, a fluorine-based gas such as carbon tetrafluoride, sulfur fluoride, or nitrogen fluoride, or oxygen may be used as appropriate. it can.

次に、電極７０８をマスクとして、一導電型を付与する不純物元素を半導体層７０２、半導体層７０４に添加する（図６（Ａ）参照）。本実施の形態では、半導体層７０２にｎ型を付与する不純物元素（例えばリンまたはヒ素）を、半導体層７０４にｐ型を付与する不純物元素（例えばボロン）を添加する。なお、ｎ型を付与する不純物元素を半導体層７０２に添加する際には、ｐ型の不純物が添加される半導体層７０４はマスク等で覆い、ｎ型を付与する不純物元素の添加が選択的に行われるようにする。また、ｐ型を付与する不純物元素を半導体層７０４に添加する際には、ｎ型の不純物が添加される半導体層７０２はマスク等で覆い、ｐ型を付与する不純物元素の添加が選択的に行われるようにする。又は、半導体層７０２及び半導体層７０４に、ｐ型を付与する不純物元素又はｎ型を付与する不純物元素の一方を添加した後、一方の半導体層のみに、より高い濃度でｐ型を付与する不純物元素又はｎ型を付与する不純物元素の他方を添加するようにしても良い。上記不純物の添加により、半導体層７０２に不純物領域７１０、半導体層７０４に不純物領域７１２が形成される。Next, using theelectrode 708 as a mask, an impurity element imparting one conductivity type is added to the semiconductor layers 702 and 704 (see FIG. 6A). In this embodiment, an impurity element imparting n-type conductivity (eg, phosphorus or arsenic) is added to thesemiconductor layer 702, and an impurity element imparting p-type conductivity (eg, boron) is added to thesemiconductor layer 704. Note that when the impurity element imparting n-type conductivity is added to thesemiconductor layer 702, thesemiconductor layer 704 to which the p-type impurity is added is covered with a mask or the like, and the addition of the impurity element imparting n-type is selectively performed. To be done. In addition, when an impurity element imparting p-type conductivity is added to thesemiconductor layer 704, thesemiconductor layer 702 to which an n-type impurity is added is covered with a mask or the like, and the impurity element imparting p-type conductivity is selectively added. To be done. Alternatively, after adding one of an impurity element imparting p-type conductivity or an impurity element imparting n-type to thesemiconductor layer 702 and thesemiconductor layer 704, an impurity imparting p-type at a higher concentration only to one semiconductor layer The other of the element or the impurity element imparting n-type conductivity may be added. By the addition of the impurities, animpurity region 710 is formed in thesemiconductor layer 702 and animpurity region 712 is formed in thesemiconductor layer 704.

次に、電極７０８の側面にサイドウォール７１４を形成する（図６（Ｂ）参照）。サイドウォール７１４は、例えば、ゲート絶縁層７０６及び電極７０８を覆うように新たに絶縁層を形成し、垂直方向を主体とした異方性エッチングにより、該絶縁層を部分的にエッチングすることで形成することができる。なお、上記の異方性エッチングにより、ゲート絶縁層７０６を部分的にエッチングしても良い。サイドウォール７１４を形成するための絶縁層としては、プラズマＣＶＤ法やスパッタリング法等により、珪素、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、有機材料などを含む膜を、単層構造又は積層構造で形成すれば良い。本実施の形態では、膜厚１００ｎｍの酸化珪素膜をプラズマＣＶＤ法によって形成する。また、エッチングガスとしては、ＣＨＦ_３とヘリウムの混合ガスを用いることができる。なお、サイドウォール７１４を形成する工程は、これらに限定されるものではない。Next, asidewall 714 is formed on a side surface of the electrode 708 (see FIG. 6B). Thesidewall 714 is formed by, for example, forming a new insulating layer so as to cover thegate insulating layer 706 and theelectrode 708 and partially etching the insulating layer by anisotropic etching mainly in the vertical direction. can do. Note that thegate insulating layer 706 may be partially etched by the anisotropic etching described above. As the insulating layer for forming thesidewall 714, a film containing silicon, silicon oxide, silicon nitride, silicon oxynitride, silicon nitride oxide, an organic material, or the like is formed by a plasma CVD method, a sputtering method, or the like. A stacked structure may be used. In this embodiment, a silicon oxide film with a thickness of 100 nm is formed by a plasma CVD method. As the etching gas, a mixed gas of CHF₃ and helium can be used. Note that the step of forming thesidewall 714 is not limited to these steps.

次に、ゲート絶縁層７０６、電極７０８及びサイドウォール７１４をマスクとして、半導体層７０２、半導体層７０４に一導電型を付与する不純物元素を添加する（図６（Ｃ）参照）。なお、半導体層７０２、半導体層７０４には、それぞれ先の工程で添加した不純物元素と同じ導電型の不純物元素をより高い濃度で添加する。なお、ｎ型を付与する不純物元素を半導体層７０２に添加する際には、ｐ型の不純物が添加される半導体層７０４はマスク等で覆い、ｎ型を付与する不純物元素の添加が選択的に行われるようにする。また、ｐ型を付与する不純物元素を半導体層７０４に添加する際には、ｎ型の不純物が添加される半導体層７０２はマスク等で覆い、ｐ型を付与する不純物元素の添加が選択的に行われるようにする。Next, an impurity element imparting one conductivity type is added to the semiconductor layers 702 and 704 using thegate insulating layer 706, theelectrodes 708, and thesidewalls 714 as masks (see FIG. 6C). Note that an impurity element having the same conductivity type as the impurity element added in the previous step is added to thesemiconductor layer 702 and thesemiconductor layer 704 at a higher concentration. Note that when the impurity element imparting n-type conductivity is added to thesemiconductor layer 702, thesemiconductor layer 704 to which the p-type impurity is added is covered with a mask or the like, and the addition of the impurity element imparting n-type is selectively performed. To be done. In addition, when an impurity element imparting p-type conductivity is added to thesemiconductor layer 704, thesemiconductor layer 702 to which an n-type impurity is added is covered with a mask or the like, and the impurity element imparting p-type conductivity is selectively added. To be done.

上記不純物元素の添加により、半導体層７０２に、一対の高濃度不純物領域７１６と、一対の低濃度不純物領域７１８と、チャネル形成領域７２０とが形成される。また、上記不純物元素の添加により、半導体層７０４に、一対の高濃度不純物領域７２２と、一対の低濃度不純物領域７２４と、チャネル形成領域７２６とが形成される。高濃度不純物領域７１６、高濃度不純物領域７２２はソース又はドレインとして機能し、低濃度不純物領域７１８、低濃度不純物領域７２４はＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域として機能する。By the addition of the impurity element, a pair of high-concentration impurity regions 716, a pair of low-concentration impurity regions 718, and achannel formation region 720 are formed in thesemiconductor layer 702. In addition, by adding the impurity element, a pair of high-concentration impurity regions 722, a pair of low-concentration impurity regions 724, and achannel formation region 726 are formed in thesemiconductor layer 704. The highconcentration impurity region 716 and the highconcentration impurity region 722 function as a source or a drain, and the lowconcentration impurity region 718 and the lowconcentration impurity region 724 function as an LDD (Lightly Doped Drain) region.

なお、半導体層７０２上に形成されたサイドウォール７１４と、半導体層７０４上に形成されたサイドウォール７１４は、キャリアが移動する方向（いわゆるチャネル長に平行な方向）の長さが同じになるように形成しても良いが、異なるように形成しても良い。ｐチャネル型トランジスタとなる半導体層７０４上のサイドウォール７１４の長さは、ｎチャネル型トランジスタとなる半導体層７０２上のサイドウォール７１４の長さよりも大きくすると良い。なぜならば、ｐチャネル型トランジスタにおいてソース及びドレインを形成するために注入されるボロンは拡散しやすく、短チャネル効果を誘起しやすいためである。ｐチャネル型トランジスタにおいて、サイドウォール７１４の長さをより大きくすることで、ソース及びドレインに高濃度のボロンを添加することが可能となり、ソース及びドレインを低抵抗化することができる。Note that theside wall 714 formed over thesemiconductor layer 702 and theside wall 714 formed over thesemiconductor layer 704 have the same length in the direction in which carriers move (a direction parallel to a so-called channel length). However, they may be formed differently. The length of thesidewall 714 over thesemiconductor layer 704 serving as a p-channel transistor is preferably larger than the length of thesidewall 714 over thesemiconductor layer 702 serving as an n-channel transistor. This is because boron implanted to form a source and a drain in a p-channel transistor easily diffuses and easily induces a short channel effect. In the p-channel transistor, by increasing the length of thesidewall 714, high-concentration boron can be added to the source and the drain, and the resistance of the source and the drain can be reduced.

ソース及びドレインをさらに低抵抗化するために、半導体層７０２及び半導体層７０４の一部をシリサイド化したシリサイド層を形成しても良い。シリサイド化は、半導体層に金属を接触させ、加熱処理（例えば、ＧＲＴＡ法、ＬＲＴＡ法等）により、半導体層中の珪素と金属とを反応させて行う。シリサイド層としては、コバルトシリサイド又はニッケルシリサイドを用いれば良い。半導体層７０２や半導体層７０４が薄い場合には、半導体層７０２、半導体層７０４の底部までシリサイド反応を進めても良い。シリサイド化に用いることができる金属材料としては、チタン（Ｔｉ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、Ｈｆ（ハフニウム）、タンタル（Ｔａ）、バナジウム（Ｖ）、ネオジム（Ｎｂ）、クロム（Ｃｒ）、白金（Ｐｔ）、パラジウム（Ｐｄ）等が挙げられる。また、レーザ光の照射などによってもシリサイド層を形成することができる。In order to further reduce the resistance of the source and the drain, a silicide layer in which part of thesemiconductor layer 702 and thesemiconductor layer 704 is silicided may be formed. Silicidation is performed by bringing a metal into contact with the semiconductor layer and reacting silicon in the semiconductor layer with the metal by heat treatment (eg, GRTA method, LRTA method, etc.). As the silicide layer, cobalt silicide or nickel silicide may be used. When thesemiconductor layer 702 or thesemiconductor layer 704 is thin, the silicide reaction may be advanced to the bottom of thesemiconductor layer 702 or thesemiconductor layer 704. Metal materials that can be used for silicidation include titanium (Ti), nickel (Ni), tungsten (W), molybdenum (Mo), cobalt (Co), zirconium (Zr), Hf (hafnium), and tantalum (Ta). ), Vanadium (V), neodymium (Nb), chromium (Cr), platinum (Pt), palladium (Pd), and the like. The silicide layer can also be formed by laser light irradiation or the like.

上述の工程により、ｎチャネル型トランジスタ７２８及びｐチャネル型トランジスタ７３０が形成される。なお、図６（Ｃ）に示す段階では、ソース電極又はドレイン電極として機能する導電層は形成されていないが、これらのソース電極又はドレイン電極として機能する導電層を含めてトランジスタと呼ぶこともある。Through the above steps, an n-channel transistor 728 and a p-channel transistor 730 are formed. Note that although a conductive layer functioning as a source electrode or a drain electrode is not formed in the stage illustrated in FIG. 6C, the conductive layer functioning as the source electrode or the drain electrode is sometimes referred to as a transistor. .

次に、ｎチャネル型トランジスタ７２８、ｐチャネル型トランジスタ７３０を覆うように絶縁層７３２を形成する（図６（Ｄ）参照）。絶縁層７３２は必ずしも設ける必要はないが、絶縁層７３２を形成することで、アルカリ金属やアルカリ土類金属などの不純物がｎチャネル型トランジスタ７２８、ｐチャネル型トランジスタ７３０に侵入することを防止できる。具体的には、絶縁層７３２を、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、窒化アルミニウム、酸化アルミニウムなどの材料を用いて形成するのが望ましい。本実施の形態では、膜厚６００ｎｍ程度の窒化酸化珪素膜を、絶縁層７３２として用いる。この場合、上述の水素化の工程は、該窒化酸化珪素膜形成後に行っても良い。なお、本実施の形態においては、絶縁層７３２を単層構造としているが、積層構造としても良いことはいうまでもない。例えば、２層構造とする場合には、酸化窒化珪素膜と窒化酸化珪素膜との積層構造とすることができる。Next, an insulatinglayer 732 is formed so as to cover the n-channel transistor 728 and the p-channel transistor 730 (see FIG. 6D). Although the insulatinglayer 732 is not necessarily provided, the formation of the insulatinglayer 732 can prevent impurities such as an alkali metal and an alkaline earth metal from entering the n-channel transistor 728 and the p-channel transistor 730. Specifically, the insulatinglayer 732 is preferably formed using a material such as silicon oxide, silicon nitride, silicon oxynitride, silicon nitride oxide, aluminum nitride, or aluminum oxide. In this embodiment, a silicon nitride oxide film with a thickness of about 600 nm is used as the insulatinglayer 732. In this case, the above-described hydrogenation step may be performed after the silicon nitride oxide film is formed. Note that although the insulatinglayer 732 has a single-layer structure in this embodiment, it is needless to say that a stacked structure may be used. For example, in the case of a two-layer structure, a stacked structure of a silicon oxynitride film and a silicon nitride oxide film can be employed.

次に、ｎチャネル型トランジスタ７２８、ｐチャネル型トランジスタ７３０を覆うように、絶縁層７３２上に絶縁層７３４を形成する。絶縁層７３４は、ポリイミド、アクリル、ポリイミド、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いて形成するとよい。また、上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ等を用いることもできる。ここで、シロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル基、芳香族炭化水素から選ばれる一を有していても良い。なお、これらの材料で形成される絶縁層を複数積層させることで、絶縁層７３４を形成しても良い。Next, an insulatinglayer 734 is formed over the insulatinglayer 732 so as to cover the n-channel transistor 728 and the p-channel transistor 730. The insulatinglayer 734 is preferably formed using a heat-resistant organic material such as polyimide, acrylic, polyimide, benzocyclobutene, polyamide, or epoxy. In addition to the above organic materials, low dielectric constant materials (low-k materials), siloxane-based resins, silicon oxide, silicon nitride, silicon oxynitride, silicon nitride oxide, PSG (phosphorus glass), BPSG (phosphorus boron glass) Alumina or the like can also be used. Here, the siloxane-based resin corresponds to a resin including a Si—O—Si bond formed using a siloxane-based material as a starting material. The siloxane-based resin may have one selected from fluorine, an alkyl group, and an aromatic hydrocarbon in addition to hydrogen as a substituent. Note that the insulatinglayer 734 may be formed by stacking a plurality of insulating layers formed using these materials.

絶縁層７３４の形成には、その材料に応じて、ＣＶＤ法、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。For the formation of the insulatinglayer 734, a CVD method, a sputtering method, an SOG method, spin coating, dipping, spray coating, a droplet discharge method (ink jet method, screen printing, offset printing, etc.), a doctor knife, A roll coater, curtain coater, knife coater, or the like can be used.

次に、半導体層７０２と半導体層７０４の一部が露出するように絶縁層７３２及び絶縁層７３４にコンタクトホールを形成する。そして、該コンタクトホールを介して半導体層７０２と半導体層７０４に接する導電層７３６、導電層７３８を形成する（図７（Ａ）参照）。導電層７３６及び導電層７３８は、トランジスタのソース電極又はドレイン電極として機能する。なお、本実施の形態においては、コンタクトホール開口時のエッチングに用いるガスとしてＣＨＦ_３とＨｅの混合ガスを用いたが、これに限定されるものではない。Next, contact holes are formed in the insulatinglayer 732 and the insulatinglayer 734 so that thesemiconductor layer 702 and part of thesemiconductor layer 704 are exposed. Then, aconductive layer 736 and aconductive layer 738 which are in contact with thesemiconductor layer 702 and thesemiconductor layer 704 through the contact holes are formed (see FIG. 7A). Theconductive layer 736 and theconductive layer 738 function as a source electrode or a drain electrode of the transistor. In the present embodiment, a mixed gas of CHF₃ and He is used as a gas used for etching when the contact hole is opened. However, the present invention is not limited to this.

導電層７３６、導電層７３８は、ＣＶＤ法やスパッタリング法等により形成することができる。具体的には、導電層７３６、導電層７３８として、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、珪素（Ｓｉ）等を用いることができる。また、上記材料を主成分とする合金を用いても良いし、上記材料を含む化合物を用いても良い。また、導電層７３６、導電層７３８は、単層構造としても良いし、積層構造としても良い。Theconductive layers 736 and 738 can be formed by a CVD method, a sputtering method, or the like. Specifically, as theconductive layer 736 and theconductive layer 738, aluminum (Al), tungsten (W), titanium (Ti), tantalum (Ta), molybdenum (Mo), nickel (Ni), platinum (Pt), copper (Cu), gold (Au), silver (Ag), manganese (Mn), neodymium (Nd), carbon (C), silicon (Si), or the like can be used. Alternatively, an alloy containing the above material as its main component or a compound containing the above material may be used. Theconductive layer 736 and theconductive layer 738 may have a single-layer structure or a stacked structure.

アルミニウムを主成分とする合金の例としては、アルミニウムを主成分として、ニッケルを含むものを挙げることができる。また、アルミニウムを主成分とし、ニッケルと、炭素または珪素の一方または両方を含むものを挙げることができる。アルミニウムやアルミニウムシリコン（Ａｌ−Ｓｉ）は抵抗値が低く、安価であるため、導電層７３６、導電層７３８を形成する材料として適している。特に、アルミニウムシリコンは、パターニングの際のレジストベークによるヒロックの発生を抑制することができるため好ましい。また、珪素の代わりに、アルミニウムに０．５％程度のＣｕを混入させた材料を用いても良い。As an example of an alloy containing aluminum as a main component, an alloy containing aluminum as a main component and containing nickel can be given. Further, examples include aluminum as a main component and one or both of nickel and carbon or silicon. Aluminum and aluminum silicon (Al—Si) have low resistance and are inexpensive, and thus are suitable as materials for forming theconductive layers 736 and 738. In particular, aluminum silicon is preferable because generation of hillocks due to resist baking during patterning can be suppressed. Further, instead of silicon, a material in which about 0.5% Cu is mixed in aluminum may be used.

導電層７３６、導電層７３８を積層構造とする場合には、例えば、バリア膜とアルミニウムシリコン膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン膜と窒化チタン膜とバリア膜の積層構造などを採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデンまたはモリブデンの窒化物などを用いて形成された膜である。バリア膜の間にアルミニウムシリコン膜を挟むように導電層を形成すると、アルミニウムやアルミニウムシリコンのヒロックの発生をより一層防止することができる。また、還元性の高い元素であるチタンを用いてバリア膜を形成すると、半導体層７０２と半導体層７０４上に薄い酸化膜が形成されていたとしても、バリア膜に含まれるチタンが該酸化膜を還元し、導電層７３６と半導体層７０２、及び導電層７３８と半導体層７０４のコンタクトを良好なものとすることができる。また、バリア膜を複数積層するようにして用いても良い。その場合、例えば、導電層７３６、導電層７３８を、下層からチタン、窒化チタン、アルミニウムシリコン、チタン、窒化チタンのように、５層構造又はそれ以上の積層構造とすることもできる。When theconductive layer 736 and theconductive layer 738 have a stacked structure, for example, a stacked structure of a barrier film, an aluminum silicon film, and a barrier film, or a stacked structure of a barrier film, an aluminum silicon film, a titanium nitride film, and a barrier film is employed. Good. Note that a barrier film is a film formed using titanium, titanium nitride, molybdenum, molybdenum nitride, or the like. When the conductive layer is formed so that the aluminum silicon film is sandwiched between the barrier films, generation of hillocks of aluminum or aluminum silicon can be further prevented. In addition, when a barrier film is formed using titanium which is a highly reducing element, even if a thin oxide film is formed over thesemiconductor layer 702 and thesemiconductor layer 704, titanium contained in the barrier film forms the oxide film. By reduction, the contact between theconductive layer 736 and thesemiconductor layer 702 and between theconductive layer 738 and thesemiconductor layer 704 can be favorable. Alternatively, a plurality of barrier films may be stacked. In that case, for example, theconductive layer 736 and theconductive layer 738 can have a five-layer structure or a stacked structure of more layers such as titanium, titanium nitride, aluminum silicon, titanium, and titanium nitride from the lower layer.

また、導電層７３６、導電層７３８として、ＷＦ_６ガスとＳｉＨ_４ガスから化学気相成長法で形成したタングステンシリサイドを用いても良い。また、ＷＦ_６を水素還元して形成したタングステンを、導電層７３６、導電層７３８として用いても良い。Alternatively, tungsten silicide formed by a chemical vapor deposition method using WF₆ gas and SiH₄ gas may be used for theconductive layers 736 and 738. Alternatively, tungsten formed by hydrogen reduction of WF₆ may be used for theconductive layer 736 and theconductive layer 738.

なお、導電層７３６はｎチャネル型トランジスタ７２８の高濃度不純物領域７１６に接続されている。導電層７３８はｐチャネル型トランジスタ７３０の高濃度不純物領域７２２に接続されている。Note that theconductive layer 736 is connected to the high-concentration impurity region 716 of the n-channel transistor 728. Theconductive layer 738 is connected to the highconcentration impurity region 722 of the p-channel transistor 730.

図７（Ｂ）に、図７（Ａ）に示したｎチャネル型トランジスタ７２８及びｐチャネル型トランジスタ７３０の平面図を示す。ここで、図７（Ｂ）のＡ−Ｂにおける断面が図７（Ａ）に対応している。ただし、図７（Ｂ）においては、簡単のため、導電層７３６、導電層７３８、絶縁層７３２、絶縁層７３４等を省略している。FIG. 7B is a plan view of the n-channel transistor 728 and the p-channel transistor 730 illustrated in FIG. Here, a cross section taken along line AB in FIG. 7B corresponds to FIG. Note that in FIG. 7B, for simplicity, theconductive layer 736, theconductive layer 738, the insulatinglayer 732, the insulatinglayer 734, and the like are omitted.

なお、本実施の形態においては、ｎチャネル型トランジスタ７２８とｐチャネル型トランジスタ７３０が、それぞれゲート電極として機能する電極７０８を１つずつ有する場合を例示しているが、本実施の形態は該構成に限定されない。本実施の形態で作製されるトランジスタは、ゲート電極として機能する電極を複数有し、なおかつ該複数の電極が電気的に接続されているマルチゲート構造を有していても良い。Note that in this embodiment, the case where each of the n-channel transistor 728 and the p-channel transistor 730 includes oneelectrode 708 functioning as a gate electrode is described. It is not limited to. The transistor manufactured in this embodiment may have a multi-gate structure in which a plurality of electrodes functioning as gate electrodes are provided and the plurality of electrodes are electrically connected.

本実施の形態では、実施の形態１または２のレーザ照射装置によって作製した結晶性および平坦性の良好な半導体基板を用いることにより、高速動作が可能で、サブスレッショルド値が低く、電界効果移動度が高く、低電圧で駆動可能なトランジスタを低いコストで作製することができる。In this embodiment mode, by using the semiconductor substrate with favorable crystallinity and flatness manufactured by the laser irradiation apparatus of Embodiment Mode 1 or 2, high-speed operation is possible, the subthreshold value is low, and the field-effect mobility is high. And a transistor that can be driven at a low voltage can be manufactured at low cost.

本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。This embodiment can be combined with any of the other embodiments as appropriate.

（実施の形態５）(Embodiment 5)

上記実施の形態で示した半導体基板を用いてトランジスタ等の半導体装置を作製し、この半導体装置を用いてさまざまな電子機器を完成することができる。実施の形態３で示した半導体基板に設けられた半導体膜は結晶欠陥が低減されているため、ゲート絶縁層との界面において、局在準位密度を低減させることが可能となる。この半導体膜を活性層として用いることで、リーク電流が低減し、電気的特性が向上した半導体素子を製造することができる。すなわち、実施の形態３で示した半導体基板を用いることで、電流駆動能力が高く、かつ信頼性の高い半導体素子を作製することが可能になり、結果として、最終製品としての電子機器をスループット良く、良好な品質で作製することが可能になる。本実施の形態では、図面を用いて具体的な電子機器への適用例を説明する。A semiconductor device such as a transistor can be manufactured using the semiconductor substrate described in any of the above embodiments, and various electronic devices can be completed using the semiconductor device. Since the semiconductor film provided on the semiconductor substrate described in Embodiment 3 has reduced crystal defects, the density of localized states can be reduced at the interface with the gate insulating layer. By using this semiconductor film as an active layer, a semiconductor element with reduced leakage current and improved electrical characteristics can be manufactured. That is, by using the semiconductor substrate described in Embodiment 3, a semiconductor element with high current driving capability and high reliability can be manufactured. As a result, an electronic device as a final product can be manufactured with high throughput. It becomes possible to produce with good quality. In this embodiment, specific application examples to electronic devices are described with reference to drawings.

半導体装置（特に表示装置）を用いて作製される電子機器としては、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。Electronic devices manufactured using semiconductor devices (particularly display devices) include video cameras, digital cameras, goggle-type displays (head-mounted displays), navigation systems, sound playback devices (such as car audio components), computers, and game devices. , A portable information terminal (mobile computer, cellular phone, portable game machine, electronic book, etc.), an image reproducing device (specifically, a digital versatile disc (DVD)) provided with a recording medium, and the image And the like).

図８（Ａ）はテレビ受像器又はパーソナルコンピュータのモニタである。筺体１００１、支持台１００２、表示部１００３、スピーカー部１００４、ビデオ入力端子１００５等を含む。表示部１００３には、上記実施の形態で示した半導体装置が用いられており、信頼性が高く高性能なテレビ受像器又はパーソナルコンピュータのモニタを低価格で提供することができる。FIG. 8A illustrates a television receiver or a personal computer monitor. Ahousing 1001, asupport base 1002, adisplay portion 1003, aspeaker portion 1004, avideo input terminal 1005, and the like are included. The semiconductor device described in any of the above embodiments is used for thedisplay portion 1003, and a highly reliable and high-performance television receiver or personal computer monitor can be provided at a low price.

図８（Ｂ）はデジタルカメラである。本体１０１１の正面部分には受像部１０１３が設けられており、本体１０１１の上面部分にはシャッターボタン１０１６が設けられている。また、本体１０１１の背面部分には、表示部１０１２、操作キー１０１４、及び外部接続ポート１０１５が設けられている。表示部１０１２には、上記実施の形態で示した半導体装置が用いられており、信頼性が高く高性能なデジタルカメラを低価格で提供することができる。FIG. 8B illustrates a digital camera. Animage receiving portion 1013 is provided on the front portion of themain body 1011, and ashutter button 1016 is provided on the upper surface portion of themain body 1011. Further, adisplay portion 1012,operation keys 1014, and anexternal connection port 1015 are provided on the back surface portion of themain body 1011. Thedisplay portion 1012 uses the semiconductor device described in any of the above embodiments, so that a highly reliable digital camera with high performance can be provided at a low price.

図８（Ｃ）はノート型パーソナルコンピュータである。本体１０２１には、キーボード１０２４、外部接続ポート１０２５、ポインティングデバイス１０２６が設けられている。また、本体１０２１には、表示部１０２３を有する筐体１０２２が取り付けられている。表示部１０２３には、上記実施の形態で示した半導体装置が用いられており、信頼性が高く高性能なノート型パーソナルコンピュータを低価格で提供することができる。FIG. 8C illustrates a laptop personal computer. Amain body 1021 is provided with akeyboard 1024, anexternal connection port 1025, and apointing device 1026. Further, ahousing 1022 having adisplay portion 1023 is attached to themain body 1021. The semiconductor device described in any of the above embodiments is used for thedisplay portion 1023, so that a highly reliable and high-performance notebook personal computer can be provided at a low price.

図８（Ｄ）はモバイルコンピュータであり、本体１０３１、表示部１０３２、スイッチ１０３３、操作キー１０３４、赤外線ポート１０３５等を含む。表示部１０３２にはアクティブマトリクス表示装置が設けられている。表示部１０３２には、上記実施の形態で示した半導体装置が用いられており、信頼性が高く高性能なモバイルコンピュータを低価格で提供することができる。FIG. 8D illustrates a mobile computer, which includes amain body 1031, adisplay portion 1032, aswitch 1033,operation keys 1034, aninfrared port 1035, and the like. Thedisplay portion 1032 is provided with an active matrix display device. The semiconductor device described in any of the above embodiments is used for thedisplay portion 1032, and a highly reliable and high-performance mobile computer can be provided at a low price.

図８（Ｅ）は画像再生装置である。本体１０４１には、表示部Ｂ１０４４、記録媒体読み込み部１０４５及び操作キー１０４６が設けられている。また、本体１０４１には、スピーカー部１０４７及び表示部Ａ１０４３それぞれを有する筐体１０４２が取り付けられている。表示部Ａ１０４３及び表示部Ｂ１０４４それぞれには、上記実施の形態で示した半導体装置が用いられており、信頼性が高く高性能な画像再生装置を低価格で提供することができる。FIG. 8E shows an image reproducing device. Themain body 1041 is provided with adisplay portion B 1044, a recordingmedium reading portion 1045, andoperation keys 1046. In addition, ahousing 1042 including aspeaker portion 1047 and adisplay portion A 1043 is attached to themain body 1041. Each of thedisplay portion A 1043 and thedisplay portion B 1044 uses the semiconductor device described in any of the above embodiments, so that a highly reliable and high-performance image reproducing device can be provided at a low price.

図８（Ｆ）は電子書籍である。本体１０５１には操作キー１０５３が設けられている。また、本体１０５１には複数の表示部１０５２が取り付けられている。表示部１０５２には、上記実施の形態で示した半導体装置が用いられており、信頼性が高く高性能な電子書籍を低価格で提供することができる。FIG. 8F illustrates an electronic book. Themain body 1051 is provided withoperation keys 1053. In addition, a plurality ofdisplay portions 1052 are attached to themain body 1051. The semiconductor device described in any of the above embodiments is used for thedisplay portion 1052, so that a highly reliable electronic book with high performance can be provided at a low price.

図８（Ｇ）はビデオカメラであり、本体１０６１には外部接続ポート１０６４、リモコン受信部１０６５、受像部１０６６、バッテリー１０６７、音声入力部１０６８、操作キー１０６９が設けられている、また、本体１０６１には、表示部１０６２を有する筐体１０６３が取り付けられている。表示部１０６２には、上記実施の形態で示した半導体装置が用いられており、信頼性が高く高性能なビデオカメラを低価格で提供することができる。FIG. 8G illustrates a video camera. Amain body 1061 is provided with anexternal connection port 1064, a remotecontrol receiving portion 1065, animage receiving portion 1066, abattery 1067, avoice input portion 1068, andoperation keys 1069. Ahousing 1063 having adisplay portion 1062 is attached to the housing. The semiconductor device described in any of the above embodiments is used for thedisplay portion 1062, and a highly reliable video camera with high performance can be provided at a low price.

図８（Ｈ）は携帯電話であり、本体１０７１、筐体１０７２、表示部１０７３、音声入力部１０７４、音声出力部１０７５、操作キー１０７６、外部接続ポート１０７７、アンテナ１０７８等を含む。表示部１０７３には、上記実施の形態で示した半導体装置が用いられており、信頼性が高く高性能な携帯電話を低価格で提供することができる。FIG. 8H illustrates a mobile phone, which includes amain body 1071, a housing 1072, adisplay portion 1073, anaudio input portion 1074, an audio output portion 1075,operation keys 1076, anexternal connection port 1077, anantenna 1078, and the like. The semiconductor device described in any of the above embodiments is used for thedisplay portion 1073, so that a highly reliable mobile phone with high performance can be provided at a low price.

図９は、電話としての機能と、情報端末としての機能を併せ持った携帯電子機器１１００の構成の一例である。ここで、図９（Ａ）は正面図、図９（Ｂ）は背面図、図９（Ｃ）は展開図である。携帯電子機器１１００は、電話と情報端末の双方の機能を備えており、音声通話以外にも様々なデータ処理が可能な、いわゆるスマートフォンと呼ばれる電子機器である。FIG. 9 illustrates an example of a configuration of a portableelectronic device 1100 that has both a telephone function and an information terminal function. Here, FIG. 9A is a front view, FIG. 9B is a rear view, and FIG. 9C is a development view. The portableelectronic device 1100 has both functions of a telephone and an information terminal, and is an electronic device called a smartphone that can perform various data processing in addition to voice calls.

携帯電子機器１１００は、筐体１１０１及び筐体１１０２で構成されている。筐体１１０１は、表示部１１１１、スピーカー１１１２、マイクロフォン１１１３、操作キー１１１４、ポインティングデバイス１１１５、カメラ用レンズ１１１６、外部接続端子１１１７等を備え、筐体１１０２は、キーボード１１２１、外部メモリスロット１１２２、カメラ用レンズ１１２３、ライト１１２４、イヤフォン端子１１２５等を備えている。また、アンテナは筐体１１０１内部に内蔵されている。上記構成に加えて、非接触ＩＣチップ、小型記録装置等を内蔵していてもよい。A portableelectronic device 1100 includes ahousing 1101 and ahousing 1102. Ahousing 1101 includes adisplay portion 1111, aspeaker 1112, amicrophone 1113,operation keys 1114, apointing device 1115, acamera lens 1116, anexternal connection terminal 1117, and the like. Thehousing 1102 includes akeyboard 1121, anexternal memory slot 1122, acamera Lens 1123, light 1124,earphone terminal 1125, and the like. An antenna is incorporated in thehousing 1101. In addition to the above structure, a non-contact IC chip, a small recording device, or the like may be incorporated.

表示部１１１１には、上記実施の形態で示した半導体装置が組み込まれている。なお、表示部１１１１に表示される映像（及びその表示方向）は、携帯電子機器１１００の使用形態に応じて様々に変化する。また、表示部１１１１と同一面にカメラ用レンズ１１１６を備えているため、映像を伴う音声通話（いわゆるテレビ電話）が可能である。なお、スピーカー１１１２及びマイクロフォン１１１３は音声通話に限らず、録音、再生等に用いることが可能である。カメラ用レンズ１１２３（及び、ライト１１２４）を用いて静止画及び動画の撮影を行う場合には、表示部１１１１はファインダーとして用いられることになる。操作キー１１１４は、電話の発信・着信、電子メール等の簡単な情報入力、画面のスクロール、カーソル移動等に用いられる。In thedisplay portion 1111, the semiconductor device described in any of the above embodiments is incorporated. Note that the video (and the display direction) displayed on thedisplay unit 1111 varies depending on the usage form of the mobileelectronic device 1100. In addition, since thecamera lens 1116 is provided on the same surface as thedisplay portion 1111, a voice call with video (so-called videophone) is possible. Note that thespeaker 1112 and themicrophone 1113 can be used for recording, reproduction, and the like without being limited to voice calls. In the case of taking a still image and a moving image using the camera lens 1123 (and the light 1124), thedisplay unit 1111 is used as a viewfinder. Theoperation keys 1114 are used for making and receiving calls, inputting simple information such as e-mail, scrolling the screen, moving the cursor, and the like.

重なり合った筐体１１０１と筐体１１０２（図９（Ａ））は、スライドし、図９（Ｃ）のように展開し、情報端末として使用できる。この場合には、キーボード１１２１、ポインティングデバイス１１１５を用いた円滑な操作が可能である。外部接続端子１１１７はＡＣアダプタやＵＳＢケーブル等の各種ケーブルと接続可能であり、充電やコンピュータ等とのデータ通信を可能にしている。また、外部メモリスロット１１２２に記録媒体を挿入し、より大容量のデータの保存及び移動に対応できる。上記機能に加えて、赤外線などの電磁波を用いた無線通信機能や、テレビ受信機能等を有していても良い。上記実施の形態で示した半導体装置を搭載することで、信頼性が高く高性能な携帯電子機器を低価格で提供することができる。Thehousing 1101 and the housing 1102 (FIG. 9A) which overlap with each other slide and can be developed as illustrated in FIG. 9C, so that they can be used as information terminals. In this case, smooth operation using thekeyboard 1121 and thepointing device 1115 is possible. Theexternal connection terminal 1117 can be connected to various cables such as an AC adapter and a USB cable, and enables charging and data communication with a computer or the like. In addition, a recording medium can be inserted into theexternal memory slot 1122 to support storage and movement of a larger amount of data. In addition to the above functions, a wireless communication function using an electromagnetic wave such as infrared rays, a television reception function, or the like may be provided. By mounting the semiconductor device described in any of the above embodiments, a highly reliable portable electronic device with high performance can be provided at a low price.

以上の様に、本実施の形態の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。なお、本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。As described above, the application range of this embodiment is extremely wide and can be used for electronic devices in various fields. Note that this embodiment can be combined with any of the other embodiments as appropriate.

１００ 基板
１０１ 半導体膜
１０２ 脆化層
１１０ 単結晶半導体基板
１１１ 絶縁層
１１３ レーザ光
１１８ 単結晶半導体基板
３００ レーザビーム
３０１ レーザ発振器
３０３ ステージ
３０４ コントローラ
３０５ 光学系
３０６ ヒータ
３０７ 載置台
３０８ 不純物吸着材
３１０ ピン
３１２ 支持台
３５１ シリンドリカルレンズアレイ
３５２ シリンドリカルレンズアレイ
３５３ シリンドリカルレンズアレイ
３５４ シリンドリカルレンズ
３５５ シリンドリカルレンズ
３５６ ミラー
３５７ ダブレットシリンドリカルレンズ
３５８ 領域
４０１ レーザ処理チャンバー
４０３ 搬送チャンバー
４０５ 給気経路
４０５ａ 給気口
４０５ｂ 給気ダクト
４０７ 排気経路
４０７ａ 排気口
４０７ｂ 排気ダクト
４０９ 伸縮管
４１１ モータ
４１３ 搬送ロボット
４１５ 窓
７０２ 半導体層
７０４ 半導体層
７０６ ゲート絶縁層
７０８ 電極
７１０ 不純物領域
７１２ 不純物領域
７１４ サイドウォール
７１６ 高濃度不純物領域
７１８ 低濃度不純物領域
７２０ チャネル形成領域
７２２ 高濃度不純物領域
７２４ 低濃度不純物領域
７２６ チャネル形成領域
７２８ ｎチャネル型トランジスタ
７３０ ｐチャネル型トランジスタ
７３２ 絶縁層
７３４ 絶縁層
７３６ 導電層
７３８ 導電層
１００１ 筺体
１００２ 支持台
１００３ 表示部
１００４ スピーカー部
１００５ ビデオ入力端子
１０１１ 本体
１０１２ 表示部
１０１３ 受像部
１０１４ 操作キー
１０１５ 外部接続ポート
１０１６ シャッターボタン
１０２１ 本体
１０２２ 筐体
１０２３ 表示部
１０２４ キーボード
１０２５ 外部接続ポート
１０２６ ポインティングデバイス
１０３１ 本体
１０３２ 表示部
１０３３ スイッチ
１０３４ 操作キー
１０３５ 赤外線ポート
１０４１ 本体
１０４２ 筐体
１０４３ 表示部Ａ
１０４４ 表示部Ｂ
１０４５ 部
１０４６ 操作キー
１０４７ スピーカー部
１０５１ 本体
１０５２ 表示部
１０５３ 操作キー
１０６１ 本体
１０６２ 表示部
１０６３ 筐体
１０６４ 外部接続ポート
１０６５ リモコン受信部
１０６６ 受像部
１０６７ バッテリー
１０６８ 音声入力部
１０６９ 操作キー
１０７１ 本体
１０７２ 筐体
１０７３ 表示部
１０７４ 音声入力部
１０７５ 音声出力部
１０７６ 操作キー
１０７７ 外部接続ポート
１０７８ アンテナ
１１００ 携帯電子機器
１１０１ 筐体
１１０２ 筐体
１１１１ 表示部
１１１２ スピーカー
１１１３ マイクロフォン
１１１４ 操作キー
１１１５ ポインティングデバイス
１１１６ カメラ用レンズ
１１１７ 外部接続端子
１１２１ キーボード
１１２２ 外部メモリスロット
１１２３ カメラ用レンズ
１１２４ ライト
１１２５ イヤフォン端子100 substrate 101 semiconductor film 102 embrittlement layer 110 single crystal semiconductor substrate 111 insulating layer 113 laser beam 118 single crystal semiconductor substrate 300 laser beam 301 laser oscillator 303 stage 304 controller 305 optical system 306 heater 307 mounting base 308 impurity adsorbent 310 pin 312 Support base 351 Cylindrical lens array 352 Cylindrical lens array 353 Cylindrical lens array 354 Cylindrical lens 355 Cylindrical lens 356 Mirror 357 Doublet cylindrical lens 358 Area 401 Laser processing chamber 403 Transport chamber 405 Air supply path 405a Air supply port 405b Air supply duct 407 Exhaust path 407a Exhaust port 407b Exhaust duct 409 Telescopic tube 411 Motor 413 Transport robot 415 Window 702 Semiconductor layer 704 Semiconductor layer 706 Gate insulating layer 708 Electrode 710 Impurity region 712 Impurity region 714 Side wall 716 High concentration impurity region 718 Low concentration impurity region 720 Channel formation region 722 High concentration impurity region 724 Low concentration impurity region 726 Channel formation region 728 n-channel transistor 730 p-channel transistor 732 insulating layer 734 insulating layer 736 conductive layer 738 conductive layer 1001 housing 1002 support base 1003 display unit 1004 speaker unit 1005 video input terminal 1011 main body 1012 display unit 1013 image receiving unit 1014 operation key 1015 external Connection port 1016 Shutter button 1021 Main body 1022 Case 1023 Display unit 1024 Keyboard 1025 External connection port 1026 Pointing device 031 body 1032 display unit 1033 switches 1034 operation keys 1035 infrared port 1041 body 1042 housing 1043 display portion A
1044 Display unit B
1045section 1046 operation key 1047speaker section 1051main body 1052display section 1053 operation key 1061main body 1062display section 1063casing 1064external connection port 1065 remotecontrol receiving section 1066image receiving section 1067battery 1068voice input section 1069 operation key 1071 main body 1072 casing 1073Display unit 1074 Audio input unit 1075Audio output unit 1076Operation key 1077External connection port 1078Antenna 1100 Portableelectronic device 1101Case 1102Case 1111Display unit 1112Speaker 1113Microphone 1114Operation key 1115Pointing device 1116Camera lens 1117External connection terminal 1121Keyboard 1122External memory slot 1123Camera lens 1124 Light 1125 A Phone terminal

Claims (8)

Translated fromJapanese

レーザ発振器と、
前記レーザ発振器から射出されたレーザ光を線状に成形する光学系と、
前記光学系によって成形された線状のレーザ光が照射される被照射物を載置するステージと、を有し、
前記ステージは、支持台上に、ヒータ、不純物吸着材及び前記被照射物を載置する載置台が順に固定されていることを特徴とするレーザ照射装置。A laser oscillator;
An optical system for linearly shaping laser light emitted from the laser oscillator;
A stage on which an object to be irradiated with linear laser light molded by the optical system is placed;
The laser irradiation apparatus according to claim 1, wherein the stage has a mounting table on which a heater, an impurity adsorbent, and the irradiation object are mounted in order on a support table. レーザ発振器と、
前記レーザ発振器から射出されたレーザ光を線状に成形する光学系と、
上面に給気経路が、下面に排気経路がそれぞれ設けられたレーザ処理チャンバーと、
前記レーザ処理チャンバー内に配置され、前記光学系によって成形された線状のレーザ光が照射される被照射物を載置するステージと、を有し、
前記レーザ処理チャンバー内の気流は、前記給気経路及び前記排気経路によって下降流に制御され、
前記ステージは、支持台上に、ヒータ及び前記被照射物を載置する載置台が順に固定されていることを特徴とするレーザ照射装置。A laser oscillator;
An optical system for linearly shaping laser light emitted from the laser oscillator;
A laser processing chamber having an air supply path on the upper surface and an exhaust path on the lower surface;
A stage for placing an object to be irradiated with linear laser light that is arranged in the laser processing chamber and shaped by the optical system;
The air flow in the laser processing chamber is controlled to a downward flow by the air supply path and the exhaust path,
The laser irradiation apparatus, wherein the stage has a heater and a mounting table on which the object to be irradiated is mounted in order on a support table. 請求項２において、
前記下降流は、前記被照射物表面と垂直な方向の層流であることを特徴とするレーザ照射装置。In claim 2,
The laser irradiation apparatus according to claim 1, wherein the downward flow is a laminar flow in a direction perpendicular to the surface of the irradiation object. 請求項２または３において、
前記ステージは、前記ヒータと前記載置台の間に、不純物吸着材を有することを特徴とするレーザ照射装置。In claim 2 or 3,
The laser irradiation apparatus, wherein the stage has an impurity adsorbing material between the heater and the mounting table. 請求項１または４において、
前記ヒータと前記不純物吸着材との距離は、１ｍｍ以上１０ｍｍ以下であることを特徴とするレーザ照射装置。In claim 1 or 4,
The laser irradiation apparatus characterized in that a distance between the heater and the impurity adsorbent is 1 mm or more and 10 mm or less. 請求項１、４または５のいずれか一において、
前記不純物吸着材として、シリコン純度が９８％乃至９９％の低純度シリコンからなるシリコン基板を用いることを特徴とするレーザ照射装置。In any one of claims 1, 4 or 5,
A laser irradiation apparatus using a silicon substrate made of low-purity silicon having a silicon purity of 98% to 99% as the impurity adsorbing material. 請求項１乃至６のいずれか一において、
前記ヒータとして、グラファイトヒータを用いることを特徴とするレーザ照射装置。In any one of Claims 1 thru | or 6,
A laser irradiation apparatus using a graphite heater as the heater. 絶縁表面上に設けられた半導体膜に、請求項１乃至７のいずれか一に記載のレーザ照射装置を用いて、レーザ光を照射し、前記半導体膜を結晶化することを特徴とする半導体基板の作製方法。  A semiconductor substrate characterized in that a semiconductor film provided on an insulating surface is irradiated with laser light using the laser irradiation apparatus according to claim 1 to crystallize the semiconductor film. Manufacturing method.

Images