JP2010192928A - Semiconductor device, and method of manufacturing the same - Google Patents
Semiconductor device, and method of manufacturing the sameDownload PDFInfo
- Publication number
- JP2010192928A JP2010192928AJP2010101251AJP2010101251AJP2010192928AJP 2010192928 AJP2010192928 AJP 2010192928AJP 2010101251 AJP2010101251 AJP 2010101251AJP 2010101251 AJP2010101251 AJP 2010101251AJP 2010192928 AJP2010192928 AJP 2010192928A
- Authority
- JP
- Japan
- Prior art keywords
- wire
- electrode
- pin
- semiconductor device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
- H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
- H01L25/0652—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next and on each other, i.e. mixed assemblies
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
- H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0233—Structure of the redistribution layers
- H01L2224/02333—Structure of the redistribution layers being a bump
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/033—Manufacturing methods by local deposition of the material of the bonding area
- H01L2224/0333—Manufacturing methods by local deposition of the material of the bonding area in solid form
- H01L2224/03334—Manufacturing methods by local deposition of the material of the bonding area in solid form using a preform
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
- H01L2224/0391—Forming a passivation layer after forming the bonding area
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05005—Structure
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05005—Structure
- H01L2224/05007—Structure comprising a core and a coating
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0501—Shape
- H01L2224/05016—Shape in side view
- H01L2224/05017—Shape in side view comprising protrusions or indentations
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05144—Gold [Au] as principal constituent
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
- H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/118—Post-treatment of the bump connector
- H01L2224/1182—Applying permanent coating, e.g. in-situ coating
- H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/118—Post-treatment of the bump connector
- H01L2224/1183—Reworking, e.g. shaping
- H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
- H01L2224/13017—Shape in side view being non uniform along the bump connector
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13023—Disposition the whole bump connector protruding from the surface
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
- H01L2224/16105—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting bonding areas being not aligned with respect to each other
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L2224/742—Apparatus for manufacturing bump connectors
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/812—Applying energy for connecting
- H01L2224/81201—Compression bonding
- H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
- H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
- H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
- H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
- H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
- H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
- H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
- H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
- H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
- H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1023—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
- H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
- H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3192—Multilayer coating
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
Description
Translated fromJapanese本発明はピンワイヤを有する半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device having pin wires.
従来から半導体チップを樹脂で封止してなる半導体パッケージは知られている。半導体パッケージはますます小型化されてきており、最近では半導体チップの大きさとほぼ同じ大きさの半導体パッケージが出現している。このような半導体パッケージは例えばＣＳＰ（チップサイズパッケージ）と呼ばれている。 Conventionally, a semiconductor package in which a semiconductor chip is sealed with a resin is known. Semiconductor packages have been increasingly miniaturized, and recently, semiconductor packages having a size almost the same as the size of a semiconductor chip have appeared. Such a semiconductor package is called, for example, a CSP (chip size package).
ＣＳＰの製造方法の一つとして、ウエハに集積回路や電極パッド等を形成し、ウエハの電極パッドに接続される柱状電極をウエハに形成し、ウエハの表面及び柱状電極を樹脂で封止し、封止の後でウエハをダイシングして個々の半導体チップを含む半導体パッケージに分離する方法がある（例えば、特開平９−６４０４９号公報）。 As one of CSP manufacturing methods, an integrated circuit, electrode pads, etc. are formed on a wafer, columnar electrodes connected to the electrode pads of the wafer are formed on the wafer, the wafer surface and the columnar electrodes are sealed with resin, There is a method of dicing the wafer after sealing and separating it into semiconductor packages including individual semiconductor chips (for example, Japanese Patent Laid-Open No. 9-64049).
樹脂層は柱状電極の高さとほぼ同じ厚さになるように形成され、柱状電極の先端が樹脂層の表面に露出する。柱状電極に接続される外部端子（電極パッド）が樹脂層の表面に形成され、この外部端子にははんだバンプを取り付けることができる。また、導体パターンからなる再配線導体部分をウエハの表面に形成し、柱状電極の位置をウエハに形成された電極パッドの位置とは異なるように配置することができるようにする。 The resin layer is formed to have substantially the same thickness as the columnar electrode, and the tip of the columnar electrode is exposed on the surface of the resin layer. External terminals (electrode pads) connected to the columnar electrodes are formed on the surface of the resin layer, and solder bumps can be attached to the external terminals. Further, a redistribution conductor portion made of a conductor pattern is formed on the surface of the wafer so that the position of the columnar electrode can be arranged different from the position of the electrode pad formed on the wafer.
また、特開平９−２６０４２８号公報（特許文献１）は金属ワイヤを用いて半導体チップを実装基板に実装することを開示している。金属ワイヤの一端は半導体チップの電極パッドにボンディングされ、金属ワイヤの他端ははんだにより実装基板に固定される。この構成によれば、半導体チップと実装基板との熱膨張の差により発生した応力を金属ワイヤのしなりにより吸収することができる。 Japanese Laid-Open Patent Publication No. 9-260428 (Patent Document 1) discloses mounting a semiconductor chip on a mounting substrate using a metal wire. One end of the metal wire is bonded to the electrode pad of the semiconductor chip, and the other end of the metal wire is fixed to the mounting substrate with solder. According to this configuration, the stress generated by the difference in thermal expansion between the semiconductor chip and the mounting substrate can be absorbed by the bending of the metal wire.
半導体装置を回路基板に搭載して使用する場合、半導体装置の外部端子（又ははんだバンプ）が回路基板の電極パッドに接続され、半導体装置の半導体チップと回路基板とが半導体装置の封止樹脂を間に挟んで対向する。使用においては、半導体装置の半導体チップの熱膨張量と実装基板の熱膨張量とが異なっているので、半導体装置の外部端子や柱状電極等に熱応力が発生し、外部端子や柱状電極は繰り返しの熱応力によって疲労する。 When the semiconductor device is mounted on a circuit board and used, the external terminals (or solder bumps) of the semiconductor device are connected to the electrode pads of the circuit board, and the semiconductor chip and the circuit board of the semiconductor device use the sealing resin of the semiconductor device. Opposite it across. In use, the amount of thermal expansion of the semiconductor chip of the semiconductor device is different from the amount of thermal expansion of the mounting substrate. Therefore, thermal stress is generated in the external terminals and columnar electrodes of the semiconductor device, and the external terminals and columnar electrodes are repeated. Fatigue due to thermal stress.
この熱応力は、半導体装置の半導体チップの熱膨張量と回路基板の熱膨張量との差に比例し、封止樹脂層の厚さに反比例する。従って、応力緩和を図るためには、封止樹脂層の厚さを厚くした方がよいことが分かった。しかし、封止樹脂層の厚さを厚くするためには、柱状電極の長さを長くすることが必要である。柱状電極は通常はメッキにより形成されるが、メッキにより形成された柱状電極の長さを長くすることは限られてしまう。 This thermal stress is proportional to the difference between the thermal expansion amount of the semiconductor chip of the semiconductor device and the thermal expansion amount of the circuit board, and inversely proportional to the thickness of the sealing resin layer. Therefore, it was found that the thickness of the sealing resin layer should be increased in order to relax the stress. However, in order to increase the thickness of the sealing resin layer, it is necessary to increase the length of the columnar electrode. The columnar electrode is usually formed by plating, but the length of the columnar electrode formed by plating is limited.
そこで、柱状電極をワイヤ（ボンディングワイヤ）によって形成すると、柱状電極の長さを長くすることができ、よって封止樹脂層の厚さを厚くすることができる。しかし、ワイヤボンダーで処理されるワイヤを柱状電極として用いる場合、ワイヤは柱状電極としては細すぎ、強度が不足することがある。従って、十分な長さ及び強度をもつワイヤで形成された柱状電極を形成することが望まれている。 Therefore, when the columnar electrode is formed of a wire (bonding wire), the length of the columnar electrode can be increased, and thus the thickness of the sealing resin layer can be increased. However, when a wire processed by a wire bonder is used as a columnar electrode, the wire is too thin as a columnar electrode and the strength may be insufficient. Therefore, it is desired to form a columnar electrode formed of a wire having a sufficient length and strength.
さらに、ワイヤは十分に長い柱状電極を提供できるとともにフレキシビリティを備えており、ワイヤからなる柱状電極に熱応力がかかっても柱状電極は破壊されることはない。しかし、半導体装置の封止樹脂層が硬いと、封止樹脂で拘束されたワイヤからなる柱状電極と回路基板に固定された外部端子との間の接合部に大きな応力がかかる。従って、半導体装置の封止樹脂はできるだけ軟らかい樹脂からなるのが好ましい。 Furthermore, the wire can provide a sufficiently long columnar electrode and has flexibility, and the columnar electrode is not broken even if thermal stress is applied to the columnar electrode made of the wire. However, if the sealing resin layer of the semiconductor device is hard, a large stress is applied to the joint between the columnar electrode made of a wire restrained by the sealing resin and the external terminal fixed to the circuit board. Therefore, it is preferable that the sealing resin of the semiconductor device is made of a resin that is as soft as possible.
また、柱状電極の先端を研削したりして調整するときに、ウエハ全体に圧力がかかり、ウエハを損傷してしまうという問題があった。また、樹脂封止の際に、樹脂の流れが柱状電極に望ましくない変形を生じさせることがあった。
他方、近年、半導体装置は、軽く且つ小さいだけでなく高速で作動し、高い機能を備えることを要求されている。半導体チップをインターポーザやマザーボード等の装置に搭載する場合、上記要求を満足するものとして、はんだボールを使用したフリッチチップタイプの搭載方法がある。しかし、この方法では、半導体チップの電極パッド間が狭ピッチであるため、接続に使用されるはんだボールは、ボール径が小さく、バラツキも少ない特別の仕様となり、非常に高価となる。回路面の封止のために使用されるアンダーフィルも、半導体チップとマザーボードの間の狭い隙間を埋めるにあたってボイド等が発生しないことが特性として要求されるため、半導体チップやマザーボードの仕様毎に流れ性や密着性などを改善した特別仕様となる場合が多い。従って、フリップチップタイプの半導体装置は、コストが高くなる。Further, when the tip of the columnar electrode is adjusted by grinding or the like, there is a problem that pressure is applied to the entire wafer and the wafer is damaged. In addition, during resin sealing, the resin flow may cause undesirable deformation of the columnar electrode.
On the other hand, in recent years, semiconductor devices are required not only to be light and small but also to operate at high speed and to have high functions. When a semiconductor chip is mounted on a device such as an interposer or a mother board, there is a flitch chip type mounting method using solder balls to satisfy the above requirements. However, in this method, since the pitch between the electrode pads of the semiconductor chip is narrow, the solder balls used for connection have a special specification with a small ball diameter and little variation, and are very expensive. The underfill used to seal the circuit surface is required to fill the narrow gap between the semiconductor chip and the motherboard so that no voids are generated. It is often a special specification with improved properties and adhesion. Therefore, the cost of the flip chip type semiconductor device is high.
また、導電粒子を内在した接着剤による接合方法や、スタッドバンプを用いた接合方法などがあるが、これらの方法では、半導体チップの反り、ボイド、端子のレベリング精度などにより密着性がバラツクため、信頼性が低く、これらのバラツキ管理のためのコストがアップすることが懸念されている。
フリッチチップタイプの搭載方法においてはんだボールを使用する代わりに、金属ワイヤを使用することが考えられる。金属ワイヤの使用は、自動ワイヤボンダーを使用した従来のワイヤボンディングにおいて発展している。しかし、従来のワイヤボンディングでは、金属ワイヤの先端部を半導体チップの先端に接合し、金属ワイヤの所望の部分をマザーボードの電極に接合した後、キャピラリを動かして金属ワイヤを引っ張ることにより金属ワイヤを切断する。この場合、金属ワイヤは引きちぎられるので、金属ワイヤの切断部は一様な形状にならず、引きちぎられた金属ワイヤの長さも一様にならないという問題があった。In addition, there are a bonding method using an adhesive containing conductive particles, a bonding method using a stud bump, etc., but in these methods, the adhesion varies due to the warping of the semiconductor chip, voids, leveling accuracy of the terminals, etc. There is concern that the reliability is low and the cost for managing these variations increases.
Instead of using solder balls in the flitch chip type mounting method, it is conceivable to use metal wires. The use of metal wires has evolved in conventional wire bonding using automatic wire bonders. However, in the conventional wire bonding, the tip of the metal wire is joined to the tip of the semiconductor chip, the desired portion of the metal wire is joined to the electrode of the motherboard, and then the capillary is moved to pull the metal wire. Disconnect. In this case, since the metal wire is torn, there is a problem that the cut portion of the metal wire does not have a uniform shape, and the length of the torn metal wire does not become uniform.
本発明の目的は熱応力に対して優れた耐久性のあるピンワイヤを有する半導体装置の製造方法を提供することである。 An object of the present invention is to provide a method of manufacturing a semiconductor device having a pin wire having excellent durability against thermal stress.
本発明の特徴による半導体装置の製造方法は、第１端部を有する金属ワイヤに所望の位置でハーフカット処理を行う工程と、該金属ワイヤの第１端部を半導体素子又は半導体装置の電極部にボンディングする工程と、該金属ワイヤを該電極部に対して引っ張ることにより該金属ワイヤを該所望の位置で切断してピンワイヤを形成する工程とを備え、該ピンワイヤは切断された第２端部を有することを特徴とする。 A method of manufacturing a semiconductor device according to a feature of the present invention includes a step of performing a half-cut process on a metal wire having a first end at a desired position, and a first end of the metal wire as a semiconductor element or an electrode portion of a semiconductor device. And cutting the metal wire at the desired position to form a pin wire by pulling the metal wire with respect to the electrode portion, and the pin wire is cut at the second end portion. It is characterized by having.
この構成において、金属ワイヤに所望の位置でハーフカット処理を行い、金属ワイヤの第１端部を半導体素子の電極部にボンディングした後で、金属ワイヤを電極部に対して引っ張ると、金属ワイヤはハーフカットしておいた前記所望の位置で確実に且つきれいに切断される。金属ワイヤの切断部は一様な形状になり、金属ワイヤの長さも一様になる。従って、狭いピッチの複数のピンワイヤを有する半導体素子においては、複数のピンワイヤの高さがほぼ一定になり、半導体素子をマザーボード等の他の装置と接合するの適したものとなる。 In this configuration, when the metal wire is half-cut at a desired position, the first end of the metal wire is bonded to the electrode portion of the semiconductor element, and then the metal wire is pulled with respect to the electrode portion, the metal wire is It is surely and cleanly cut at the desired position that has been half-cut. The cut portion of the metal wire has a uniform shape, and the length of the metal wire is also uniform. Therefore, in a semiconductor element having a plurality of pin wires with a narrow pitch, the height of the plurality of pin wires is substantially constant, and it is suitable for joining the semiconductor element to another device such as a mother board.
以上説明したように、本発明によれば、金属ワイヤの切断部は一様な形状になり、金属ワイヤの長さも一様になる。従って、狭いピッチの複数のピンワイヤを有する半導体素子においては、複数のピンワイヤの高さがほぼ一定になり、半導体素子をマザーボード等の他の装置と接合するの適したものとなる。 As described above, according to the present invention, the cut portion of the metal wire has a uniform shape, and the length of the metal wire is also uniform. Therefore, in a semiconductor element having a plurality of pin wires with a narrow pitch, the height of the plurality of pin wires is substantially constant, and it is suitable for joining the semiconductor element to another device such as a mother board.
以下本発明の実施例について図面を参照して説明する。
図１は本発明の第１実施例による半導体装置１０を示す部分断面斜視図である。図２ははんだボール付着前の図１の半導体装置を示す断面図である。
図１及び図２において、半導体装置１０は、複数の電極パッド１２を有する半導体素子１４と、複数の電極パッド１２に接続され且つ半導体素子１４に対して垂直に延びる複数の柱状電極１６と、半導体素子１４及び柱状電極１６を覆う樹脂層１８と、柱状電極１６に電気的に接続されるように樹脂層１８の表面に配置された外部端子２０とを備える。Embodiments of the present invention will be described below with reference to the drawings.
FIG. 1 is a partial cross-sectional perspective view showing a
1 and 2, a
半導体素子１４はシリコンチップからなり、集積回路（図示せず）とこの集積回路に適切に接続された電極パッド１２を含む。外部端子２０は樹脂層１８の表面に配置され、柱状電極１６の先端に接続、固定されている電極パッドである。さらに、はんだボール２０ａが外部端子２０に接続、固定されている。
樹脂層１８は、半導体素子１４の表面に形成された柔軟性を有する第１の樹脂層１８ａと、第１の樹脂層１８ａよりも半導体素子１４から遠い側にあり第１の樹脂層１８ａよりも高い弾性をもつ第２の樹脂層１８ｂとからなる。第１の樹脂層１８ａはシリコン系樹脂や低弾性エポキシ系樹脂等からなるヤング率が数〜数１００ｋｇ／ｍｍ2 の低弾性樹脂であり、第２の樹脂層１８ｂは高弾性エポキシ系樹脂等からなるヤング率が１０００〜２０００ｋｇ／ｍｍ2 の高弾性樹脂である。The
The
柱状電極１６は、半導体素子１４の電極パッド１２から延び、軸線方向に沿ってほぼ一定の断面積を有するワイヤ部分１６ａと、外部端子２０ａから延び且つワイヤ部分１６ａよりも大きい断面積を有する膨大部分１６ｂとを有する。従って、柱状電極１６は、基本的にワイヤによって作られ、長さ及びフレキシビリティを備えるとともに、柱状電極１６と外部端子２０との接合領域が膨大部分１６ｂを設けることによって強化されている。例えば、柱状電極１６は金のワイヤで形成され、柱状電極１６のワイヤ部分１６ａの直径は３０〜５０μｍであり、膨大部分１６ｂの直径はワイヤ部分１６ａの直径の２〜３倍である。外部端子２０の直径は膨大部分１６ｂの直径値〜バンプピッチ×０．５であった。 The
図３は図１の半導体装置１０の変形例を示す図である。図１の例と同様に、半導体装置１０は、複数の電極パッド１２を有する半導体素子１４と、複数の電極パッド１２に接続された複数の柱状電極１６と、半導体素子１４及び柱状電極１６を覆う樹脂層１８と、柱状電極１６に電気的に接続されるように樹脂層１８の表面に配置された外部端子２０とを備える。 FIG. 3 is a view showing a modification of the
柱状電極１６は、半導体素子１４の電極パッド１２から延び、軸線方向に沿ってほぼ一定の断面積を有するワイヤ部分１６ａと、外部端子２０から延び且つワイヤ部分１６ａよりも大きい断面積を有する膨大部分１６ｂとを有する。従って、柱状電極１６は、基本的にワイヤによって作られ、長さ及びフレキシビリティを備えるとともに、柱状電極１６と外部端子２０との接合領域が膨大部分１６ｂを設けることによって強化されている。 The
この実施例においては、樹脂層１８は、半導体素子１４の表面に形成された柔軟性を有する第１の樹脂層１８ａと、第１の樹脂層１８ａよりも半導体素子１４から遠い側にあり第１の樹脂層１８ａよりも高い弾性をもつ第２の樹脂層１８ｂと、第１の樹脂層１８ａと第２の樹脂層１８ｂとの間にあってこれらの２つの樹脂層の接着を補助する第３の樹脂層１８ｃとからなる。この例の作用は基本的に図１及び図２の例の作用と同様である。 In this embodiment, the
図４は図１の半導体装置を回路基板に取り付けた例を示す図である。回路基板２２は半導体装置１０の外部端子２０及びはんだボール２０ａと同じ配列の電極パッド２４を有し、半導体装置１０は外部端子２０（はんだボール２０ａ）を電極パッド２４に接合させることにより回路基板２２に搭載される。従って、半導体素子１４と回路基板２２とは樹脂層１８を介して対向する。 FIG. 4 is a view showing an example in which the semiconductor device of FIG. 1 is attached to a circuit board. The
使用時には、半導体素子１４及び回路基板２２は発熱素子の作動によって膨張収縮する。半導体素子１４の熱膨張係数と回路基板２２の熱膨張係数との差に従って半導体素子１４の変形量と回路基板２２の変形量との間には差が生じ、柱状電極１６及び外部端子２０（及びその他の部材）に熱応力が発生する。半導体装置１０の外部端子２０や柱状電極１６は繰り返しの熱応力によって疲労する。 In use, the
しかし、本発明によれば、柱状電極１６を基本的にワイヤ部分１６ａによって構成することによって、長さやフレキシビリティを備え、同時に、膨大部分１６ｂを設けることによって少くとも外部電極２０との接合部において十分な強度がある柱状電極１６とすることができる。よって、柱状電極１６の長さを長く且つ封止樹脂層１８の厚さを厚くすることができ、熱疲労に対して優れた耐久性のある半導体装置１０を得ることができる。 However, according to the present invention, the
図５は樹脂層１８の厚さと外部端子２０における応力（バンプ応力）との関係を示す図である。樹脂層１８の厚さが厚いほど、外部端子２０における応力（バンプ応力）は小さくなる。四角マーク及び菱形マークで示される例は樹脂層１８が一層のみであり、その樹脂層の弾性率をＡとする。
四角マークで示される例では、外部端子２０が０．８ｍｍピッチで配置され、樹脂層１８の厚さが１００μｍのときにバンプ応力が４．３ｋｇ／ｍｍ2 であった。菱形マークで示される例では、外部端子２０が０．５ｍｍピッチで配置され、樹脂層１８の厚さが１５０μｍのときにバンプ応力が４．３ｋｇ／ｍｍ2 となる。FIG. 5 is a diagram showing the relationship between the thickness of the
In the example indicated by the square marks, the bump stress was 4.3 kg / mm2 when the
三角マークで示された例では、第１の樹脂層１８ａの弾性率を（１／６）Ａとし、第２の樹脂層１８ｂの弾性率をＡとした。Ｘマークで示された例では、第１の樹脂層１８ａの弾性率は（１／６）Ａとし、第２の樹脂層１８ｂの弾性率は５Ａとした。いずれの場合にも、第１の樹脂層１８ａの厚さは５０μｍ、第２の樹脂層１８ｂの厚さは１００μｍであった。今後、端子の微細化がすすんでも、バンプの接合応力は十分に信頼性のあるものを得ることができる。低弾性の第１の樹脂層１８ａはヤング率が数〜数１００kg/mm2のシリコン樹脂または低弾性のエポキシ樹脂とすることができ、高弾性の第２の樹脂層１８ｂはヤング率が１０００〜２０００kg/mm2の高弾性のエポキシ樹脂とすることができる。In the example indicated by the triangular mark, the elastic modulus of the
図６は図１から図３の半導体装置１０を製造するための方法の例を示す図である。図６（Ａ）はシリコンウエハ３０に集積回路や電極パッド１２や柱状電極１６を形成する工程を示す。図６（Ｂ）はシリコンウエハ３０に樹脂層１８やはんだボール２０ａを形成した工程を示す。図６（Ｃ）ははんだボール２０ａを形成したシリコンウエハ３０を個別の半導体装置１０にダイシングする工程を示す図である。図６（Ｄ）は分離された半導体装置１０を示す図である。図６（Ａ）〜図６（Ｄ）から分かるように、本発明による半導体装置１０は、シリコンウエハ３０の段階で封止用の樹脂層１８を形成し、その後で１つの半導体チップを含むチップサイズパッケージ（ＣＳＰ）として個別の半導体装置１０を形成されたものである。従って、封止用の樹脂層１８はスピンコートによって塗布されることができるものである。 FIG. 6 is a diagram illustrating an example of a method for manufacturing the
図７は、樹脂層を形成し、それから外部端子に膨大部を形成する工程を含む半導体装置の製造方法の例を示す図である。図７（Ａ）において、ウエハ３０に集積回路及び電極パッド１２を形成し、図７（Ｂ）において、電極パッド１２に接続された柱状電極１６を形成する。柱状電極１６は図１から図３に示されるようにワイヤ部分１６ａと膨大部分１６ｂとを含む。図７（Ｃ）において、第１の樹脂層１８ａを形成し、図７（Ｄ）において、第２の樹脂層１８ｂを形成する。図７（Ｅ）において、第２の樹脂層１８ｂを研磨加工し、第２の樹脂層１８ｂから突出する柱状電極１６の先端部分を切断する。このとき、柱状電極１６の膨大部分１６ｂの先端のみを切断する。それから、図７（Ｅ）において、柱状電極１６の膨大部分１６ｂの先端に外部端子２０を形成する。それから、図６（Ｂ）に示されるようにはんだボール２０ａを形成し、図６（Ｃ）に示されるようにしてウエハ３０を個々の半導体装置１０に切断する。 FIG. 7 is a diagram illustrating an example of a method of manufacturing a semiconductor device including a process of forming a resin layer and then forming a huge portion on an external terminal. 7A, the integrated circuit and the
図８は膨大部分を有する柱状電極の形成方法の例を示す図である。この例では、柱状電極１６をワイヤボンダーを用いてボンディングワイヤ３６によって形成する。ワイヤボンダーは市販のものを利用することができる。図８（Ａ）において、ワイヤボンダーのキャピラリ３２をウエハ３０の電極パッド１２に向かって下降させる。キャピラリ３２の先端にはワイヤ材料の小塊３４が形成されている。図８（Ｂ）において、キャピラリ３２をウエハ３０に向かってさらに下降させ、キャピラリ３２の先端のワイヤ材料の小塊３４をウエハ３０に接触させる。 FIG. 8 is a diagram showing an example of a method for forming a columnar electrode having a huge portion. In this example, the
図８（Ｃ）において、キャピラリ３２をウエハ３０から引き上げ、ボンディングワイヤ３６を形成する。通常のワイヤボンディングにおいては、キャピラリ３２がさらに別の電極パッドへ下降され、そこに接触せしめられる。本発明においては、キャピラリ３２はウエハ３０に対してほぼ垂直にほぼ一定の断面積でまっすぐ引き上げられる。例えば金のワイヤであれば、直径３０〜５０μｍで、高さ５００μｍ程度まで引き上げることができる。 In FIG. 8C, the capillary 32 is pulled up from the
それから、図８（Ｄ）において、電気スパーク発生装置３８でボンディングワイヤ３６に電気スパークを印加すると、ボンディングワイヤ３６の一部が小塊状に丸くなる。このとき、電気スパークのエネルギーは、ボンディングワイヤ３６が切断されない程度となるように設定する。それから、図８（Ｅ）において、ボンディングワイヤ３６の先端部の小塊が適当な大きさ（例えば、ボンディングワイヤ３６の直径の２〜３倍）になるまで、さらに電気スパークを続けて印加し、最後に、ボンディングワイヤ３６が切断される程度のエネルギーで電気スパークを印加する。こうして、図８（Ｆ）において、ボンディングワイヤ３６は切断され、キャピラリ３２を次のポイントへ移動させる。 Then, in FIG. 8D, when the electric spark is applied to the
図９はこうして形成された、ワイヤ部分１６ａと膨大部分１６ｂとを有する柱状部分１６を示す。なお、膨大部分１６ｂに接続される外部端子２０の大きさは膨大部分１６ｂの大きさ〜パンプピッチ×０．５程度にする。
図１０は膨大部分を有する柱状電極の形成方法の他の例を示す図である。この例でも、柱状電極１６をワイヤボンダーを用いてボンディングワイヤによって形成する。図８の例と同様に、図９において、ワイヤボンダーのキャピラリ３２をウエハ３０の電極パッド１２から上方へ持ち上げ、ボンディングワイヤ３６を形成する。それから、電気スパーク発生装置３８でボンディングワイヤ３６に電気スパークを印加する。このとき、電気スパークのエネルギーは、ボンディングワイヤ３６の一部が小塊状に丸くなり、かつ、ボンディングワイヤ３６が丸くなった小塊において切断される程度となるように設定する。こうして、ワイヤ部分１６ａと膨大部分１６ｂとを有する柱状部分１６が形成される。FIG. 9 shows the
FIG. 10 is a diagram showing another example of a method for forming a columnar electrode having a huge portion. Also in this example, the
図１１は、柱状電極１６の形成方法の他の例を示す図である。この例では、ワイヤボンダーによってボンディングワイヤ３６を形成し、ボンディングワイヤ３６の表面にメッキ層４０を形成する。例えば、ボンディングワイヤ３６は銅であり、５０〜１００μｍｍの直径を有する。メッキ層４０ははんだのメッキ層であり、その直径はボンディングワイヤ３６の直径１．５〜２倍とする。膨大部分１６ｂに接続される外部端子２０の大きさは膨大部分１６ｂの大きさ〜パンプピッチ×０．５程度にする。 FIG. 11 is a diagram showing another example of a method for forming the
この例では、ボンディングワイヤ３６は、半導体素子１４の電極パッド１２から延びるワイヤ部分１６ａとなり、メッキ層４０は、外部端子２０から延び且つワイヤ部分１６ａよりも大きい断面積を有する膨大部分１６ｂとなる。この例では、柱状電極１６の形成は樹脂層１８の形成前に実施され、その後で柱状電極１６は樹脂層１８によって覆われる。 In this example, the
図１２は、柱状電極１６の形成方法の他の例を示す図である。図１１の例と同様に、この例でも、ワイヤボンダーによってボンディングワイヤ３６を形成し、ボンディングワイヤ３６の表面にメッキ層４０を形成する。ボンディングワイヤ３６は、半導体素子１４の電極パッド１２から延びるワイヤ部分１６ａとなり、メッキ層４０は、外部端子２０から延び且つワイヤ部分１６ａよりも大きい断面積を有する膨大部分１６ｂとなる。この例では、ボンディングワイヤ３６の形成は第１の樹脂層１８ａの形成前に実施され、その後でボンディングワイヤ３６は第１の樹脂層１８ａによって覆われる。メッキ層４０は第１の樹脂層１８ａによって覆われていないボンディングワイヤ３６の部分に被覆され、その後で第２の樹脂層１８ｂによって覆われる。 FIG. 12 is a diagram showing another example of a method for forming the
図１３は、柱状電極１６の形成方法の他の例を示す図である。図１１の例と同様に、この例でも、ワイヤボンダーによってボンディングワイヤ３６を形成し、ボンディングワイヤ３６の表面にメッキ層４０を形成する。ボンディングワイヤ３６は、半導体素子１４の電極パッド１２から延びるワイヤ部分１６ａとなり、メッキ層４０は、外部端子２０から延び且つワイヤ部分１６ａよりも大きい断面積を有する膨大部分１６ｂとなる。この例では、樹脂層１８は第１〜第３の樹脂層１８ａ、１８ｂ、１８ｃを含む。ボンディングワイヤ３６の形成は第１の樹脂層１８ａの形成前に実施され、その後でボンディングワイヤ３６は第１及び第３の樹脂層１８ａ、１８ｃによって覆われる。メッキ層４０は第１及び第３の樹脂層１８ａ、１８ｃによって覆われていないボンディングワイヤ３６の部分に被覆され、その後で第２の樹脂層１８ｂによって覆われる。 FIG. 13 is a diagram showing another example of a method for forming the
図１４は、本発明の第２実施例による半導体装置を示す部分断面図である。半導体装置１０は、複数の電極パッド１２を有する半導体素子１４と、複数の電極パッド１２に接続された複数の柱状電極１６と、半導体素子１４及び柱状電極１６を覆う樹脂層１８と、柱状電極１６に電気的に接続されるように樹脂層１８の表面に配置された外部端子としてのはんだボール２０ａと、半導体素子１４の電極パッド１２と柱状電極１６との間に設けられる再配線導体部分５０とを備える。 FIG. 14 is a partial sectional view showing a semiconductor device according to a second embodiment of the present invention. The
絶縁層５２が半導体素子１４の表面に形成され、電極パッド１２は絶縁層５２の開口部から露出している。再配線導体部分５０は電極パッド１２と一対一で対応する電極パッド部分を含む。再配線導体部分５０の電極パッド部分は半導体素子１４の電極パッド１２と電気的に接続され、柱状電極１６はその電極パッド部分に固定、接続される。電極パッド１２は半導体素子１４上の制限された位置に形成されるのに対して、再配線導体部分５０の電極パッド部分は所望のパターンで形成されることができる。従って、再配線導体部分５０の電極パッド部分は比較的に一様に配置される。従って、樹脂層１８にかかる力を特定の柱状電極１６と外部端子としてのはんだボール２０ａの接合部に分散することができる。 An insulating
この実施例でははんだボール２０ａが外部端子として示されているが、前の実施例と同様に樹脂層１８の表面に電極パッドを形成し、その電極パッドを外部端子２０とすることができることは言うまでもない。
樹脂層１８はスピンコートされた比較的に軟らかい樹脂からなる。逆に言えば、樹脂層１８はスピンコートが可能なほどに軟らかいシリコン樹脂又は低弾性のエポキシ樹脂からなる。そして、柱状電極１６は主としてボンディングワイヤで形成されている。In this embodiment, the
The
従来の柱状電極はメッキの堆積層として形成されており、大きな厚さにすることが難しいばかりでなく、かなり硬いものであった。そして、従来の封止樹脂層は高弾性の硬いエポキシ樹脂で構成されていた。そのため、硬い柱状電極が硬い封止樹脂層に埋め込まれ、封止樹脂の表面に対向する回路基板が熱ストレスによって封止樹脂に対して動くとき、外部端子が力を受け、その力が柱状電極に伝達されるが、柱状電極は動きにくいために外部端子と柱状電極との接合部が損傷しやすかった。 The conventional columnar electrode is formed as a deposited layer of plating, and is not only difficult to increase in thickness but also very hard. And the conventional sealing resin layer was comprised with the highly elastic hard epoxy resin. Therefore, when the hard columnar electrode is embedded in the hard sealing resin layer and the circuit board facing the surface of the sealing resin moves against the sealing resin due to thermal stress, the external terminal receives a force, and the force is applied to the columnar electrode. However, since the columnar electrode is difficult to move, the joint between the external terminal and the columnar electrode is easily damaged.
本発明においては、ボンディングワイヤで形成されている柱状電極１６自身がフレキシビリティがあり、且つ柱状電極１６を取り囲んでいる封止樹脂層１８も軟らかくてフレキシビリティがあるので、封止樹脂層１８の表面に対向する回路基板が熱ストレスによって封止樹脂層１８に対して動くとき、はんだボール２０ａが力を受け、その力が柱状電極１６に伝達されるが、柱状電極１６ははんだボール２０ａの動きに追従して柔軟に動き、はんだボール２０ａと柱状電極１６との接合部が損傷しにくい。 In the present invention, the
図１５は図１４の半導体装置の変形例を示す図である。この例では、ボンディングワイヤで形成されている柱状電極１６が全体的に膨大化されている。この例は、ボンディングワイヤが細すぎる場合に、太い柱状電極１６を得るのに有効である。
図１６は図１４の半導体装置の変形例を示す図である。この例では、柱状電極１６を構成するボンディングワイヤの端部が、再配線導体部分５０に接合され、それから途中で曲がって再び再配線導体部分５０に接合され、それから樹脂層１８の表面に向かって延びている。この例は、よりフレキシビリティのある柱状電極１６を得るのに有効であり、また、再配線導体部分５０が断線している場合でも柱状電極１６がその断線を補償することができることがある。FIG. 15 is a view showing a modification of the semiconductor device of FIG. In this example, the
FIG. 16 is a view showing a modification of the semiconductor device of FIG. In this example, the end portion of the bonding wire constituting the
図１７（Ａ）は図１４の半導体装置の変形例を示す図である。この例では、複数のボンディングワイヤを１つの柱状電極１６の形体に接合してなる。この例は、柱状電極１６の強度を増大するとともに、フレキシビリティのある柱状電極１６を得るのに有効である。図１７（Ｂ）から図１７（Ｄ）は図１７（Ａ）の柱状電極１６の製造工程を示する。図１７（Ｂ）において、２つのボンディングワイヤ３６ａ、３６ｂが１つの柱状電極１６のために形成され、図１７（Ｃ）において、２つのボンディングワイヤ３６ａ、３６ｂの先端に電気トーチ３８ａが適用され、よって、図１７（Ｄ）において、２つのボンディングワイヤ３６ａ、３６ｂの先端が接合される。また、電気トーチ３８ａの上下動作制御により、多数の柱状電極１６の高さを平均化することもできる。 FIG. 17A illustrates a modification of the semiconductor device in FIG. In this example, a plurality of bonding wires are joined to the form of one
図１８は図１４の半導体装置の変形例を示す図である。この例では、樹脂層１８内に柱状電極１６とほぼ平行に配置されたダミー電極５４をさらに含む。柱状電極１６及びダミー電極５４は再配線導体部分５０に接合される。柱状電極１６の先端がはんだボール２０ａに接合されるのに対して、ダミー電極５４の先端ははんだボール２０ａに接合されない。従って、ダミー電極５４は電気的には働かないが、樹脂層１８を形成する際に、樹脂の流れに起因する力が柱状電極１６に集中的にかかるのを防止する。 FIG. 18 is a view showing a modification of the semiconductor device of FIG. In this example, the
図１９は図１８の半導体装置の変形例を示す図である。この例では、樹脂層１８内に柱状電極１６とほぼ平行に配置されたダミー電極５４ａをさらに含む。このダミー電極５４ａは例えばシリコン樹脂や低弾性の樹脂等の樹脂で作られている。ダミー電極５４ａは、樹脂層１８を形成する際に、樹脂の流れに起因する力が柱状電極１６に集中的にかかるのを防止し、さらに、樹脂の流れを均等化して樹脂層１８の表面が平坦になるのを助ける。 FIG. 19 is a view showing a modification of the semiconductor device of FIG. In this example, the
図２０は本発明の第３実施例による半導体装置を示す部分断面図である。半導体装置１０は、複数の電極パッド１２を有する半導体素子１４と、複数の電極パッド１２に接続された複数の柱状電極１６と、半導体素子１４及び柱状電極１６を覆う樹脂層１８と、柱状電極１６と接続して樹脂層１８の表面に設けられる再配線導体部分６０と、樹脂層１８及び再配線導体部分６０の一部を覆う絶縁層６２と、再配線導体部分６０の絶縁層６２から露出された部分に電気的に接続される外部端子としてのはんだボール２０ａとを備えている。この場合にも、はんだボール２０ａが外部端子として示されているが、前の実施例と同様に樹脂層１８の表面に形成された電極パッドを形成し、その電極パッドを外部端子２０とすることができることは言うまでもない。 FIG. 20 is a partial sectional view showing a semiconductor device according to a third embodiment of the present invention. The
つまり、この半導体装置１０では、半導体素子１４の電極パッド１２上に柱状電極１６が形成され、半導体素子１４及び柱状電極１６が樹脂層１８によって封止された後、再配線導体部分６０のパターニングを行い、その後で絶縁層６２が形成される。外部端子としてのはんだボール２０ａは再配線導体部分６０と接続されることになる。再配線導体部分６０は樹脂層１８に覆われていないのでフレキシビリティがあり、再配線導体部分６０と外部端子としてのはんだボール２０ａとの接合部にかかる応力を分散することができる。 That is, in this
図２１（Ａ）は図２０の半導体装置の変形例を示す図である。半導体装置１０は、複数の電極パッド１２を有する半導体素子１４と、半導体素子１４の一部を覆う絶縁層６４と、絶縁層６４から露出された電極パッド１２と接続して絶縁層６４の表面に設けられる再配線導体部分６０と、絶縁層６４及び再配線導体部分６０の一部を覆う絶縁層６２と、再配線導体部分６０の絶縁層６２から露出された部分に電気的に接続される外部端子としてのはんだボール２０ａとを備えている。柱状電極１６は、電極パッド１２と再配線導体部分６０との接合部材６６である。 FIG. 21A illustrates a modification of the semiconductor device in FIG. The
つまり、この半導体装置１０では、半導体素子１４上に絶縁層６４が形成され、絶縁層６４の電極パッド１２上の部分は開口される。それから、絶縁層６４の上に再配線導体部分６０のパターニングを行い、その後で絶縁層６２が形成される。外部端子としてのはんだボール２０ａは再配線導体部分６０と接続されることになる。再配線導体部分６０は樹脂層１８に覆われていないのでフレキシビリティがあり、再配線導体部分６０と外部端子としてのはんだボール２０ａとの接合部にかかる応力を分散することができる。 That is, in this
図２１（Ｂ）は電極パッド１２と再配線導体部分６０との合金層６６の形成の例を示す図である。合金層６６はアルミニウムと金の共晶合金からなる。表層がアルミニウムの電極パッド１２に銅に金メッキした再配線導体部分６０を、ボンディングツール６８で超音波熱圧着するとアルミニウムと金の共晶合金ができ、合金層６６なる。 FIG. 21B is a diagram illustrating an example of formation of the
図２１（Ｃ）、（Ｄ）は電極パッド１２と再配線導体部分６０との接合部材６６の形成の例を示す図である。図２１（Ｃ）は半導体装置１０の断面図、図２１（Ｄ）は絶縁層６４の略平面図である。絶縁層６４の電極パッド１２上の部分は開口され、その開口部には電極パッド１２上にメッキ６６ａがなされている。このメッキ６６ａが接合部材６６となる。メッキを堆積させるために、電極パッド１２上の部分がメッキ浴槽に晒されるように絶縁材をデザインしている。 FIGS. 21C and 21D are diagrams showing an example of forming the
図２２は図１４から図２０の半導体装置の柱状電極の露出方法を示す図である。複数の電極パッド１２を有する半導体素子１４と、複数の電極パッド１２に接続された複数の柱状電極１６と、半導体素子１４及び柱状電極１６を覆う樹脂層１８とを備えた半導体装置１０においては、樹脂層１８をコーティングした直後の状態において、樹脂層１８の表面と柱状電極１６の先端との関係は、次の２つがある。（ａ）柱状電極１６の先端が樹脂層１８の表面よりも突出している（図７）。（ｂ）柱状電極１６の先端が樹脂層１８の表面とほぼ同じになる。これから説明する例は（ｂ）の場合についてのものである。 FIG. 22 is a view showing a method for exposing the columnar electrodes of the semiconductor devices of FIGS. In the
図２２（Ａ）は樹脂層１８をコーティングした直後の状態を示し、柱状電極１６の先端が樹脂層１８の表面とほぼ同じになる。この場合、柱状電極１６の先端は樹脂層１８の材料の膜が付着しているので、図２２（Ｂ）に示すように、柱状電極１６の先端を外部電極２０と電気的に接続するためには、柱状電極１６の先端の樹脂層１８の材料の膜を除去しなければならない。この場合、樹脂層１８の表面全体を除去する必要はなく、樹脂層１８の表面のうちで柱状電極１６の先端が位置する部分のみを除去すればよい。 FIG. 22A shows a state immediately after coating the
図２３は図２２の柱状電極の露出方法の一例を示す図である。樹脂層１８をコーティングしたウエハ３０を持ってきて、ドリルやヤスリ等の工具７０を使用して、樹脂層１８の表面を、全ての柱状電極１６の位置を順番になぞる。すると、柱状電極１６の先端の樹脂層１８の材料の膜が露出され、柱状電極１６の先端が露出される。従って、その後で、柱状電極１６の先端に外部電極である電極パッド２０を形成したり、はんだボール２０ａを形成したりすることができる。この方法によれば、樹脂層１８の表面全体をグラインダ等で研削する場合と比べて、ウエハ３０に大きな力がかからないため、ウエハ３０が損傷しない。 FIG. 23 is a diagram showing an example of a method for exposing the columnar electrode of FIG. The
図２４は図２２の柱状電極の露出方法の一例を示す図である。図２４（Ａ）は平面図、図２４（Ｂ）は側面図である。この例では、紙ヤスリや金属等の無端状の帯部材７２が使用される。帯部材７２は図２４（Ｂ）の矢印に沿って回転する。この例では、帯部材７２は２つのローラ７３に巻きかけられている。金属の帯部材７２がリール巻き取り式またはリール一連式になっているようにすることもできる。帯部材７２の上方走行部分はウエハ３０の上面に接触するように配置され、帯部材７２の下方走行部分はウエハの下面の下方に配置される。こうすることによって、樹脂層１８の表面の柱状電極１６のある部分のみを除去し、柱状電極１６の先端が露出されるようにする。従って、この場合にも、樹脂層１８の表面全体をグラインダ等で研削する場合と比べて、ウエハ３０に大きな力がかからないため、ウエハ３０が損傷しない。 FIG. 24 is a diagram showing an example of a method for exposing the columnar electrode of FIG. 24A is a plan view, and FIG. 24B is a side view. In this example, an
図２５は図２４の柱状電極の露出方法の変形例を示す図である。この例では、帯部材７２が使用され、さらに、帯部材７２を加熱可能なヒータ７４が設けられる。帯部材７２を温めることによって、樹脂層１８の表面の除去を助ける。
図２６は図２４の柱状電極の露出方法の変形例を示す図である。この例では、金の電極パッド１２に対して、柱状電極１６は金の部分１６ｘ及びはんだの部分１６ｙを含む構成になっている。銅の帯部材７２及びヒータ７４が使用される。FIG. 25 is a view showing a modification of the column electrode exposure method of FIG. In this example, a
FIG. 26 is a view showing a modification of the columnar electrode exposure method of FIG. In this example, with respect to the
銅の帯部材７２を加熱しながら回転させると、樹脂層１８の表面が除去され、且つ銅の帯部材７２と柱状電極１６のはんだの部分１６ｙとが反応して、柱状電極１６のはんだの部分１６ｙが銅の帯部材７２に吸着され、よって柱状電極１６の先端が露出される。この場合、銅の帯部材７２を粗くしたり、フラックスを塗布しておくと、はんだの部分１６ｙをより吸着しやすくなる。また、柱状電極１６にフラックスを塗った後、柱状電極１６の先端に沿って銅の帯部材７２を回転させ、さらにその上部よりはんだ融点より高い熱を加えることにより、銅の帯部材７２に柱状電極１６のはんだの部分１６ｙを吸着させながら、電極上面を露出させることができる。また、柱状電極１６のはんだの部分１６ｙの次の部分を銅にすると、はんだの部分１６ｙには一方において銅の吸着があり且つ他方において銅の吸着があるので、吸着にかかる応力が均等化される。 When the
図２７を参照して本発明の第４実施例によるピンワイヤを有する半導体装置の製造する方法について説明する。ピンワイヤは前の実施例の柱状電極１６と同様にボンディングワイヤで作られ、柱状電極１６と同様に使用されることができる。しかし、この実施例のピンワイヤは前の実施例の柱状電極１６よりも種々の応用に使用されることができる。 A method of manufacturing a semiconductor device having pin wires according to the fourth embodiment of the present invention will be described with reference to FIG. The pin wire is made of a bonding wire in the same manner as the
図２７（Ａ）において、金属ワイヤ８０をキャピラリ８１に通す。キャピラリ８１は従来的な自動ワイヤボンダーのキャピラリである。金属ワイヤ８０はワイヤボンディングで使用される金属、例えば金のワイヤである。キャピラリ８１の下側に位置する金属ワイヤ８０の下端部分はボール形状の膨大部８０ａとなっている。膨大部８０ａは従来的なワイヤボンディングで形成されるのと同様にして例えば加熱や放電等で形成される。 In FIG. 27A, the
図２７（Ｂ）において、キャピラリ８１を矢印に示されるように金属ワイヤ８０に対して動かし、キャピラリ８１の下端部と金属ワイヤ８０の膨大部８０ａとの間に適切な間隔をあけさせ、金属ワイヤ８０の所定の長さ部分を露出させる。
図２７（Ｃ）において、ハーフカット用工具８２は金属ワイヤ８０及びキャピラリ８１と関連して作動するように配置されている。工具８２を作動させ、金属ワイヤ８０の所望の位置にハーフカット処理を行い、金属ワイヤ８０に物理的な傷をつける。実施例においては、工具８２は金属ワイヤ８０の両側に配置され、互いに近づき且つ離れるように作動される一対のブレードからなる。In FIG. 27B, the capillary 81 is moved with respect to the
In FIG. 27C, the half-cutting
図２８は、ハーフカット処理を行った金属ワイヤ８０を示す。金属ワイヤ８０にはハーフカット処理を行った位置にウエッジ状の窪み８０ｂが形成される。工具８２の位置は金属ワイヤ８０から所望の長さのピンワイヤが得られるように設定される。なお、ハーフカット処理を行う工具８２は従来的な自動ワイヤボンダーにはなく、本発明を実施するために従来的な自動ワイヤボンダーに付加されたものである。 FIG. 28 shows a
図２７（Ｄ）において、キャピラリ８１を矢印に示されるように元の位置へ動かし、キャピラリ８１の下端部を金属ワイヤ８０の膨大部８０ａへ近づける。この状態は、従来的なワイヤボンディングのスタート位置に相当する。さらに、キャピラリ８１及び金属ワイヤ８０を所望の電子装置の電極部８３へ向かって下降させ、キャピラリ８１の下端部によって金属ワイヤ８０の膨大部８０ａを電極部８３に対して圧着させ、金属ワイヤ８０の膨大部８０ａを電極部８３に接合させる。熱圧着時に、従来のワイヤボンディングのように熱又は高周波振動を与えることができる。 In FIG. 27D, the capillary 81 is moved to the original position as shown by the arrow, and the lower end portion of the capillary 81 is brought close to the
図２７（Ｅ）において、金属ワイヤ８０の膨大部８０ａが電極部８３に接合されたら、矢印で示されるようにキャピラリ８１を上昇させる。金属ワイヤ８０の膨大部８０ａは電極部８３に接合されているので、金属ワイヤ８０は動かず、キャピラリ８１のみが上昇する。
図２７（Ｆ）において、キャピラリ８１がある距離上昇したら、キャピラリ８１に設けられたクランパによってキャピラリ８１をクランプし、キャピラリ８１をさらに上昇させる。すると、金属ワイヤ８０は引っ張られ、ハーフカット処理を行った窪み８０ｂの位置で確実に切断される。こうして、切断された金属ワイヤ８０は端部８０ｃを有するピンワイヤ８４になる。In FIG. 27E, when the
In FIG. 27F, when the capillary 81 rises by a certain distance, the capillary 81 is clamped by a clamper provided in the capillary 81, and the capillary 81 is further raised. Then, the
図２９（Ａ）はこのようにして形成されたピンワイヤ８４を示している。図２９（Ｂ）はピンワイヤ８４の一部を拡大して示す。本発明では、ピンワイヤ８４は金属ワイヤ８０の窪み８０ｂの位置で確実に切断され、得られたピンワイヤ８４の長さのバラツキが少ない。また、ハーフカット処理の影響で、ピンワイヤ８４の先端がほぼ一定な、安定した突起形状となっている。 FIG. 29A shows the
金属ワイヤ８０にハーフカット処理が行われていない金属ワイヤ８０の切断の場合には、切断位置が正確に特定されず、金属ワイヤ８０の切断部分の形状が一定でなく、ピンワイヤの長さのバラツキが大きくなる。本発明では、機械的なハーフカット処理を施した後で金属ワイヤ８０を切断しているので、金属ワイヤ８０はハーフカット処理の位置で確実に切断され、長さのバラツキも低減される。また、ハーフカット処理の影響で、ピンワイヤ８４の先端がほぼ一定な、中心部が小さく突起した突起形状となっている。先端がフラットな場合と比べ、導電材料との密着面積が広くなり、信頼性の向上が見込める。 In the case of cutting the
図３０はピンワイヤ８４を有する半導体素子を示す略図である。半導体素子８５は半導体チップ又は半導体ウエハからなり、ＩＣ回路が形成されている。半導体素子８５の表面にはＩＣ回路と接続された電極パッドが形成されている。電極部８３は半導体素子８５の電極パッドである。ピンワイヤ８４は円柱状のピン部８０ｄを有し、ピン部８０ｄの先端側の直径Φａとピン部８０ｄの根元側の直径Φｂとはほぼ等しい。ピンワイヤ８４の膨大部８０ａはピン部８０ｄの直径Φａ、Φｂよりも大きく、ピン部８０ｄの長さｔはピン部８０ｄの直径Φａ、Φｂよりも大きい。 FIG. 30 is a schematic diagram showing a semiconductor device having a
図３１は種々のピンワイヤの例を示す図である。ピンワイヤ８４Ａはピン部８０ｄの直径Φａ、Φｂが３０μｍの例である。ピンワイヤ８４Ｂはピン部８０ｄの直径Φａ、Φｂが５０μｍの例である。ピンワイヤ８４Ｃはピン部８０ｄの直径Φａ、Φｂが７０μｍの例である。このように、金属ワイヤ８０を選択することによって、所望の大きさ及び長さ、及び材質のピンワイヤ８４Ｂを得ることができる。 FIG. 31 is a diagram showing examples of various pin wires. The
ピンワイヤ８４（８４Ａ、８４Ｂ、８４Ｃ）を得るための金属ワイヤ８０の材質、ワイヤ径（ピン径）、ピン長さ、膨大部８０ａのサイズには実質的に制限がなく、さらに、フリップチップ用はんだボールやスタッドバンプを使用する場合と比べ、ピンワイヤ８４（８４Ａ、８４Ｂ、８４Ｃ）を非常に低コストで形成することができる。また、ピン部８０ｄの長さを自由に変えることができることから、フィラー径との関係でフリップチップタイプでは使うことが困難とされていたトランスファーモールドによる一括封止も可能になる。 The material of the
図３２（Ａ）は図２７から図３０を参照して説明したピンワイヤ８４を有する半導体素子８５を示す図である。図３０では１つのピンワイヤ８４のみが示されているが、図３２（Ａ）に示されるように、半導体素子８５は通常多数の電極部（電極パッド）８３を有し、ピンワイヤ８４は各電極部８３に接合される。多数のピンワイヤ８４は全てほぼ一様な長さを有する。ピンワイヤ８４は半導体素子８５の表面に対して垂直に、非常に狭いピッチで配置されることができる。ピンワイヤ８４は外部端子となる。 FIG. 32A shows the
図３２（Ｂ）は図３２（Ａ）の半導体素子８５に樹脂８６で樹脂封止を行い、半導体パッケージとした例を示す。ピンワイヤ８４は樹脂８６の表面から突出して外部端子となる。
図３３（Ａ）は再配線技術により形成された再配線電極８３Ａにピンワイヤ８４を接合した半導体素子８５を示す図である。この場合にも、多数のピンワイヤ８４は全てほぼ一様な長さを有し、外部端子となる。FIG. 32B shows an example in which the
FIG. 33A is a diagram showing a
図３３（Ｂ）は図３３（Ａ）の半導体素子８５に樹脂８６で樹脂封止を行い、半導体パッケージとした例を示す。ピンワイヤ８４は樹脂８６の表面から突出して外部端子となる。
図３４（Ａ）から図３４（Ｃ）は再配線電極８３Ａにピンワイヤ８４を接合した半導体素子８５の詳細を示す図である。図３４（Ａ）において、半導体素子８５はＩＣ回路に直接に接続された電極パッド８８Ａを有し、絶縁層８７が半導体素子８５を覆って形成される。柱状電極８８Ｂ及び導電膜８８Ｃが絶縁層８７を通って電極パッド８８Ａに接続され、再配線電極８３Ａは適切な配置パターンで導電膜８８Ｃに接続される。各再配線電極８３Ａは各電極パッド８８Ａに接続されているが、再配線電極８３Ａの位置は電極パッド８８Ａの位置とは異なっている。FIG. 33B shows an example in which the
34A to 34C are diagrams showing details of the
図３４（Ｂ）において、ピンワイヤ８４が再配線電極８３Ａに接合される。図３４（Ｃ）において、半導体素子８５は樹脂８６で樹脂封止され、半導体パッケージとなる。
ワイヤボンディング技術を使用したピンワイヤ８４の形成は再配線電極（電極部）８３Ａを含む回路面に与えるダメージが少ないため、ピンワイヤ８４は、半導体素子８５の電極パッドだけでなく、再配線技術により形成された電極８３Ａに接合されるのに適している。このため、ピンワイヤ８４を有する複数の半導体素子を積み重ねた半導体装置を得ることもできる。さらに、ピン部８０ｄの長さｔがピン部８０ｄの直径Φａ及びΦｂを超えない条件において、ピン部８０ｄの長さｔとピン部８０ｄの直径ΦａやΦｂは自由に長さや大きさを選択することができる。上記の特徴から、ダメージレス接合やチップスタック化、フレキシブルボンディング、低コストであるトランスファーモールド一括封止などが可能となり、軽量、小型だけでなく高速動作可能で複数の高い機能を備えた半導体装置を低コストで得ることができる。In FIG. 34B, the
Since the formation of the
図３５（Ａ）及び図３５（Ｂ）はピンワイヤ８４の変形例を示す図である。図３５（Ａ）はピンワイヤ８４が屈曲した形状の例を示す。図３５（Ｂ）はピンワイヤ８４が斜めに接合された例を示す。このような変形ピンワイヤ８４は半導体素子８５側から荷重をかけることによって得られる。このような変形ピンワイヤ８４は応力吸収しやすくなる利点がある。 FIG. 35A and FIG. 35B are diagrams showing modifications of the
図３６はピンワイヤ８４を有する半導体装置の他の例を示す図である。この例では、図３２（Ａ）に示される半導体素子８５がそれに接合されたピンワイヤ８４によってインターポーザ８９に搭載されている。ピンワイヤ８４は垂直に曲げられ、インターポーザ８９の対応する電極（図示せず）との接触面積を増加させるようになっている。さらに、ピンワイヤ８４はインターポーザ８９の対応する電極との間に導電材料９０が配置され、電気的な接続をより確実にしている。なお、ピンワイヤ８４は垂直に曲げるのは、半導体素子８５をインターポーザ８９に対して横方向に動かすことによって達成される。 FIG. 36 is a view showing another example of a semiconductor device having a
図３７はピンワイヤ８４を有する半導体装置の他の例を示す図である。この例では、図３３（Ｂ）に示される半導体素子８５がそれに接合されたピンワイヤ８４によってマザーボード９１に搭載されている。ピンワイヤ８４は垂直に曲げられ、マザーボード９１の対応する電極（図示せず）との接触面積を増加させるようになっている。さらに、ピンワイヤ８４はマザーボード９１の対応する電極との間に導電材料９０が配置され、電気的な接続をより確実にしている。 FIG. 37 is a view showing another example of a semiconductor device having a
図３８（Ａ）及び図３８（Ｃ）はピンワイヤの先端に導電材料を付着させ、インターポーザ又はマザーボードに接着し、熱を加えることによって接合した半導体装置の例を示す図である。図３８（Ａ）においては、半導体素子８５に設けられたピンワイヤ８４を槽９０Ａの導電材料９０に漬けることによって導電材料９０を付着させる。図３８（Ｂ）においては、半導体素子８５に設けられたピンワイヤ８４を形成板９０Ｂの凹部９０Ｃの導電材料９０に漬けることによって導電材料９０を付着させる。図３８（Ｃ）は、ピンワイヤ８４及び導電材料９０を有する半導体素子８５をインターポーザ８９又はマザーボード９１に搭載するところを示す。図３８（Ｂ）の方法では導電性材料の濡れ量の管理が容易であるという利点がある。 FIGS. 38A and 38C are diagrams illustrating examples of semiconductor devices in which a conductive material is attached to the tip of a pin wire, bonded to an interposer or a mother board, and bonded by applying heat. In FIG. 38A, the
図３９は熱圧着によるピンワイヤの接合の例を示す図である。半導体素子８５に設けられたピンワイヤ８４をヒータ９２上に置かれたインターポーザ８９又はマザーボード９１に搭載する。半導体素子８５には図に矢印で示される力を付加しながら、熱をかけて、ピンワイヤ８４をインターポーザ８９又はマザーボード９１の対応する電極（図示せず）に接合させる。熱圧着による金属結合の場合には接合部の密着性は非常に高い。 FIG. 39 is a diagram showing an example of joining of pin wires by thermocompression bonding. The
図５４は印刷によるピンワイヤの接合の例を示す。図５４（Ａ）において、印刷マスク９０Ｃを用いて導電材料９０をインターポーザ８９又はマザーボード９１の対応する電極に印刷する。図５４（Ｂ）において、半導体素子８５に設けられたピンワイヤ８４を導電材料に接合する。
図４０（Ａ）及び図４０（Ｂ）はピンワイヤ８４の直径を変えることによるインピーダンスマッチングの例を示す図である。インターポーザ８９はランド８９Ａ及びランド８９Ａからピンワイヤ８４に接続される電極まで延びる配線８９Ｂを有する。インターポーザ８９側の設計により、配線８９Ｂの長さが変わることがある。図４０（Ａ）に示される配線８９Ｂの長さは、図４０（Ｂ）に示される配線８９Ｂの長さよりも長い。このような場合には、図４０（Ａ）に示されるピンワイヤ８４の直径を太くし、図４０（Ｂ）に示されるピンワイヤ８４の直径を補足することにより、インピーダンスマッチングを達成することができる。FIG. 54 shows an example of joining of pin wires by printing. In FIG. 54A, the
40A and 40B are diagrams showing an example of impedance matching by changing the diameter of the
図４１（Ａ）及び図４１（Ｂ）はピンワイヤ８４の直径を変えることによるインピーダンスマッチングの例を示す図である。この例では、図４０（Ａ）に示される長い配線８９Ｂの場合にはピンワイヤ８４の膨大部８０ａの太さを太くし、図４０（Ｂ）に示される短い配線８９Ｂの場合にはピンワイヤ８４の膨大部８０ａの太さを小さくする。 41A and 41B are diagrams showing an example of impedance matching by changing the diameter of the
このように、数ＭＨｚ帯の高速半導体デバイスにおいて問題となっている各配線間の信号遅れを低減するために、配線が長い場合には、ワイヤ径を太くしたり、膨大部を大きくしたりして相対的な抵抗値を下げ、各配線間のインピーダンスの値を調整し、信号遅れを少なくする。
図４２（Ａ）から図４２（Ｅ）はメッキ部によりピンワイヤを接合した半導体装置の例を示す図である。図４２（Ａ）において、凹部９３Ａを形成したリードフレーム９３を準備し、図４２（Ｂ）において、凹部９３Ａの表面にメッキしてメッキ部９３Ｂを形成する。図４２（Ｃ）において、半導体素子８５のピンワイヤ８４の先端をメッキ部９３Ｂに接合する。熱圧着により、ピンワイヤ８４の先端はメッキ部９３Ｂに簡単に接合する。図４２（Ｄ）において、半導体素子８５を樹脂９４により樹脂封止する。樹脂９４は半導体素子８５とリードフレーム９３との間の空間を埋める。それから、図４２（Ｅ）において、リードフレーム９３を化学的なエッチングにより溶かし、メッキ部９３Ｂを露出させる。メッキ部９３Ｂはピンワイヤ８４の先端に付着している。このようにして、メッキ部９３Ｂはピンワイヤ８４とともに外部端子となる。この技術はフェイスアップタイプのＢＣＣ（Bump Chip Carrier ）パッケージと比較して、小型化、ファインピッチ化、高速化を実現できる。In this way, in order to reduce the signal delay between each wiring, which is a problem in high-speed semiconductor devices of several MHz band, when the wiring is long, the wire diameter is increased or the enormous part is increased. Reduce the relative resistance value, adjust the impedance value between each wiring, and reduce the signal delay.
FIG. 42A to FIG. 42E are diagrams showing examples of a semiconductor device in which a pin wire is joined by a plating portion. 42A, a
図４３はピンワイヤを有する半導体装置の一例を示す図である。図４３（Ａ）は、図３８、図３９又は図５４に示されるように半導体素子８５が導電材料９０を付着させたピンワイヤ８４によりインターポーザ８９に搭載された例を示す。図４３（Ｂ）は図４３（Ａ）に示される半導体装置にトランスファーモールドする例を示す。樹脂９４を金型９５に流し込む。ピンワイヤ８４が高い密度で配置されている場合でも、トランスファーモールドを行うことができる。図４３（Ｃ）においては、金型９５を除去し、インターポーザ８９の反対面側に金属ボール９６を接合して、半導体パッケージを完成する。 FIG. 43 is a diagram illustrating an example of a semiconductor device having a pin wire. FIG. 43A shows an example in which the
図４４は樹脂封止の他の例を示す図である。図４３（Ｂ）のトランスファーモールドの代わりに、図４４に示されるようにポッティングにより樹脂封止を行うこともできる。
図４５は半導体装置の一例を示す平面図である。図４６は図４５の平面的に配置された複数の半導体素子を含む半導体装置の例を示す図である。図４５（Ａ）及び図４６（Ａ）において、それぞれにピンワイヤ８４を有する複数の半導体素子８５が金属板９７に平面的に配置される。ピンワイヤ８４には導電材料９０を付着させてある。複数の半導体素子８５は接着剤９８によって金属板９７に固定される。図４６（Ｂ）において、複数の半導体素子８５はピンワイヤ８４によりインターポーザ８９に搭載される。図４６（Ｃ）において、半導体素子８５を樹脂９４により樹脂封止し、インターポーザ８９の反対面側に金属ボール９６を接合して、半導体パッケージを完成する。図４５（Ｂ）は金属ボール９６の配置を示している。FIG. 44 is a diagram showing another example of resin sealing. Instead of the transfer mold of FIG. 43B, resin sealing can also be performed by potting as shown in FIG.
FIG. 45 is a plan view showing an example of a semiconductor device. FIG. 46 is a diagram showing an example of a semiconductor device including a plurality of semiconductor elements arranged in a plane in FIG. 45A and 46A, a plurality of
図４７は立体的に配置された複数の半導体素子８５を含む半導体装置の例を示す図である。この例では、半導体素子８５Ａの回路面側と半導体素子８５Ｂの背面側は接着材により固定、接着され、これらの半導体素子８５Ａ、８５Ｂはそれぞれにピンワイヤ８４を有する。半導体素子８５Ａ、８５Ｂはピンワイヤ８４によりインターポーザ８９に搭載される。半導体素子８５Ａ、８５Ｂを樹脂９４により樹脂封止し、インターポーザ８９の反対面側に金属ボール９６を接合して、半導体パッケージを完成する。 FIG. 47 is a diagram showing an example of a semiconductor device including a plurality of
図４８は立体的に配置された複数の半導体素子を含む半導体装置の例を示す図である。この例では、半導体素子８５Ａはピンワイヤ８４及び例えば図３４（Ｃ）に示される再配線電極８３Ａを有し、それぞれにピンワイヤ８４を有する半導体素子８５Ｂと半導体素子８５Ｃとは背中合わせで互いに固定される。半導体素子８５Ｂのピンワイヤ８４は半導体素子８５Ａの再配線電極８３Ａに接合される。一方、半導体素子８５Ａ、８５Ｂはピンワイヤ８４によりインターポーザ８９に搭載される。半導体素子８５Ａ、８５Ｂを樹脂９４により樹脂封止し、インターポーザ８９の反対面側に金属ボール９６を接合して、半導体パッケージを完成する。 FIG. 48 is a diagram illustrating an example of a semiconductor device including a plurality of semiconductor elements arranged in three dimensions. In this example, the
図４９はスタックとして立体的に配置された複数の半導体装置を含む半導体装置の例を示す図である。参照数字１００は半導体素子８５と、インターポーザ８９と、半導体素子８５とインターポーザ８９とを樹脂封止する樹脂９４とからなる半導体装置（半導体パッケージ）を示す。半導体素子８５とインターポーザ８９とは、図示しない適切な導体により接続される。 FIG. 49 is a diagram illustrating an example of a semiconductor device including a plurality of semiconductor devices arranged three-dimensionally as a stack.
図４９においては、３つの半導体装置（半導体パッケージ）１００がスタックとして立体的に配置されている。各インターポーザ８９は樹脂９４から横方向に延びだし、インターポーザ８９の延びだした部分は電極部８３Ｂを有し、その電極部８３Ｂにはピンワイヤ８４が接合されている。ピンワイヤ８４の電極部８３Ｂへの接合は上記したのと同様にして行われる。上下関係で隣接する２つの半導体装置（半導体パッケージ）１００はピンワイヤ８４によって接続されている。このように、パッケージとパッケージを積み重ねる際の接続端子としてピンワイヤを適用すると、従来技術よりも伝送経路の短縮が図れるため高速伝送に非常に有利となる。 In FIG. 49, three semiconductor devices (semiconductor packages) 100 are three-dimensionally arranged as a stack. Each
図５０はスタックとして形成された立体的に配置された複数の半導体素子を含む半導体装置の例を示す図である。図５０においては、３つの半導体装置（半導体パッケージ）１００がスタックとして立体的に配置されている。図５０では各半導体装置（半導体パッケージ）１００の半導体素子８５とインターポーザ８９とがピンワイヤ８４によって接合され、そして、インターポーザ８９の延びだした部分にもピンワイヤ８４が接合されている。このようにして、ピンワイヤ８４は各半導体装置（半導体パッケージ）１００内に配置されるばかりでなく、隣接する２つの半導体装置（半導体パッケージ）１００を接続する。 FIG. 50 is a diagram illustrating an example of a semiconductor device including a plurality of three-dimensionally arranged semiconductor elements formed as a stack. In FIG. 50, three semiconductor devices (semiconductor packages) 100 are three-dimensionally arranged as a stack. In FIG. 50, the
以上に説明した半導体素子５３及び半導体装置及び半導体パッケージにおいて、ピンワイヤ８４の長さ及び直径は所望に応じて変えることができる。また、ピンワイヤ８４のの接合は、半導体素子毎でも、ウエハレベルでも、パッケージとなった後でも作製できることは当然ながら可能である。
図５１から図５３はピンワイヤを有する半導体装置の製造方法の一例を示す図である。図５１（Ａ）においては、半導体ウエハ１０１を準備し、集積回路及び電極パッドの形成や、必要に応じて再配線電極を形成する。図５１（Ｂ）においては、ピンワイヤ８４を半導体ウエハ１０１の電極部（電極パッド又は再配線電極）８３に接合する。図５１（Ｃ）においては、半導体ウエハ１０１のピンワイヤ８４とは反対側の表面に接着性テープ１０２を貼りつける。In the
51 to 53 are diagrams showing an example of a method for manufacturing a semiconductor device having a pin wire. In FIG. 51A, a
図５２において、半導体ウエハ１０１及び接着性テープ１０２を厚さ調整用の一対のローラ１０３の間を走行させながら、半導体ウエハ１０１のピンワイヤ８４側の表面に樹脂１０４がコーティングされたＰＥＴのシート１０５を貼りつける。低弾性樹脂のワニスが槽１０６に入っている。ＰＥＴのシート１０５は槽１０６を通りながら半導体ウエハ１０１のピンワイヤ８４側の表面に沿って走行する。低弾性樹脂のワニスは半導体ウエハ１０１とＰＥＴのシート１０５との間にピンワイヤ８４の先端を突出させる程度に充填される。乾燥した低弾性樹脂のワニスはモールド樹脂１０４となる。 In FIG. 52, while the
図５３において、ＰＥＴのシート１０５を適当な時期に除去し、ダンシングして半導体ウエハ１０１を個々の半導体チップに分割する。分割された半導体チップはすでに樹脂封止された半導体パッケージとなっている。最終的に個々の半導体チップは接着性テープ１０２から除去される。この方法によれば、シートタイプの接着剤を貼り合わせる技術を応用してできるため、作業工程数の低減と、設備的にも大幅なコストダウンができる。 In FIG. 53, the
図５５は複数の半導体素子を含む半導体装置の例を示す図である。この例では、２つの半導体素子８５Ａ、８５Ｂが１つのインターポーザ８９に搭載される。インターポーザ８９は再配線電極８９Ｃを有する。再配線電極８９Ｃは半導体素子８５Ａ、８５Ｂの電極パッドに対応して形成された第１の電極部分と、第１の電極部分に接続され且つ位置を変えて配置された第２の電極部分とを有する。半導体素子８５Ａ、８５Ｂの電極パッドは再配線電極８９Ｃの第１の電極部分に接続され、ピンワイヤ８４は再配線電極８９Ｃの第２の電極部分に接合されている。こうして形成された半導体装置は樹脂９４により樹脂封止され、ピンワイヤ８４は樹脂９４から突出している。 FIG. 55 is a diagram illustrating an example of a semiconductor device including a plurality of semiconductor elements. In this example, two
図５６は複数の半導体素子を含む半導体装置の例を示す図である。この例では、２つの半導体素子８５Ａ、８５Ｂが１つのインターポーザ８９に搭載される。インターポーザ８９は再配線電極８９Ｃを有する。再配線電極８９Ｃは半導体素子８５Ａ、８５Ｂの電極パッドに対応して形成された第１の電極部分と、第１の電極部分に接続され且つ位置を変えて配置された第２の電極部分とを有する。ピンワイヤ８４は半導体素子８５Ａ、８５Ｂの電極パッドに接合され、ピンワイヤ８４の先端は再配線電極８９Ｃの第１の電極部分に接続される。金属ボール９６が再配線電極８９Ｃの第２の電極部分に接合されている。こうして形成された半導体装置は樹脂９４により樹脂封止され、金属ボール９６が外部天使となる。 FIG. 56 is a diagram illustrating an example of a semiconductor device including a plurality of semiconductor elements. In this example, two
図５７は複数の半導体素子を含む半導体装置の例を示す図である。この例では、２つの半導体素子８５Ａ、８５Ｂが１つのインターポーザ８９に搭載される。半導体素子８５Ａは再配線電極８３Ａを有する。一群のピンワイヤ８４は半導体素子８５Ｂの電極パッドに接合され、これらのピンワイヤ８４の先端が半導体素子８５Ａの一群の再配線電極８９Ｃに接続される。他の一群のピンワイヤ８４は半導体素子８５Ａの一群の再配線電極８９Ｃに接合される。こうして形成された半導体装置は樹脂９４により樹脂封止され、一群のピンワイヤ８４は樹脂９４から突出している。 FIG. 57 is a diagram illustrating an example of a semiconductor device including a plurality of semiconductor elements. In this example, two
図５８は複数の半導体素子を含む半導体装置の例を示す図である。この例では、３つの半導体素子８５Ａ、８５Ｂが１つのインターポーザ８９に搭載される。半導体素子８５Ａは再配線電極８３Ａを有し、半導体素子８５Ｃも再配線電極８３Ａを有する。一群のピンワイヤ８４は半導体素子８５Ｂの電極パッドに接合され、これらのピンワイヤ８４の先端が半導体素子８５Ｃの一群の再配線電極８３Ａに接続される。他の一群のピンワイヤ８４は半導体素子８５Ｃの一群の再配線電極８３Ａに接合され、これらのピンワイヤ８４の先端が半導体素子８５Ａの一群の再配線電極８３Ａに接続される。他の一群のピンワイヤ８４は半導体素子８５Ａの一群の再配線電極８３Ａに接合される。こうして形成された半導体装置は樹脂９４により樹脂封止され、一群のピンワイヤ８４は樹脂９４から突出している。 FIG. 58 is a diagram illustrating an example of a semiconductor device including a plurality of semiconductor elements. In this example, three
本発明によれば、金属ワイヤはハーフカットしておいた前記所望の位置で確実に且つきれいに切断され、金属ワイヤの切断部は一様な形状になり、金属ワイヤの長さも一様になる。従って、狭いピッチの複数のピンワイヤを有する半導体素子においては、複数のピンワイヤの高さがほぼ一定になり、半導体素子をマザーボード等の他の装置と接合するの適したものとなる。 According to the present invention, the metal wire is surely and cleanly cut at the desired position which has been half-cut, the cut portion of the metal wire has a uniform shape, and the length of the metal wire is also uniform. Therefore, in a semiconductor element having a plurality of pin wires with a narrow pitch, the height of the plurality of pin wires is substantially constant, and it is suitable for joining the semiconductor element to another device such as a mother board.
１０ 半導体装置
１２ 電極パッド
１４ 半導体素子
１６ 柱状電極
１６ａ ワイヤ部分
１６ｂ 膨大部分
１８ 樹脂層
２０ 外部端子
２０ａ はんだボール
２２ 回路基板
２４ 電極パッド
３０ ウエハ
３２ キャピラリ
３４ 小塊
３６ ボンディングワイヤ
５０ 再配線導体部分
８０ 金属ワイヤ
８１ キャピラリ
８２ ハーフカット用工具
８３ 電極部
８４ ピンワイヤ
８５ 半導体素子DESCRIPTION OF
Claims (5)
Translated fromJapanese該金属ワイヤの第１端部を半導体素子又は半導体装置の電極部にボンディングする工程と、
該金属ワイヤを該電極部に対して引っ張ることにより該金属ワイヤを該所望の位置で切断してピンワイヤを形成する工程とを備え、該ピンワイヤは切断された第２端部を有することを特徴とする半導体装置の製造方法。Performing a half-cut process on a metal wire having a first end at a desired position;
Bonding the first end of the metal wire to the electrode portion of the semiconductor element or semiconductor device;
Cutting the metal wire at the desired position to form a pin wire by pulling the metal wire with respect to the electrode portion, wherein the pin wire has a cut second end. A method for manufacturing a semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010101251AJP2010192928A (en) | 1999-08-12 | 2010-04-26 | Semiconductor device, and method of manufacturing the same |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22868099 | 1999-08-12 | ||
| JP2010101251AJP2010192928A (en) | 1999-08-12 | 2010-04-26 | Semiconductor device, and method of manufacturing the same |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000119616ADivisionJP4526651B2 (en) | 1999-08-12 | 2000-04-20 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010192928Atrue JP2010192928A (en) | 2010-09-02 |
Family
ID=42578299
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010101202AExpired - Fee RelatedJP5333337B2 (en) | 1999-08-12 | 2010-04-26 | Manufacturing method of semiconductor device |
| JP2010101251APendingJP2010192928A (en) | 1999-08-12 | 2010-04-26 | Semiconductor device, and method of manufacturing the same |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010101202AExpired - Fee RelatedJP5333337B2 (en) | 1999-08-12 | 2010-04-26 | Manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (2) | JP5333337B2 (en) |
Cited By (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015508240A (en)* | 2012-02-24 | 2015-03-16 | インヴェンサス・コーポレイション | Method for package-on-package assembly having wire bonds to sealing surfaces |
| WO2015125316A1 (en)* | 2014-02-20 | 2015-08-27 | 株式会社新川 | Bump forming method, bump forming apparatus, and semiconductor device manufacturing method |
| US9349706B2 (en) | 2012-02-24 | 2016-05-24 | Invensas Corporation | Method for package-on-package assembly with wire bonds to encapsulation surface |
| US9391008B2 (en) | 2012-07-31 | 2016-07-12 | Invensas Corporation | Reconstituted wafer-level package DRAM |
| US9412714B2 (en) | 2014-05-30 | 2016-08-09 | Invensas Corporation | Wire bond support structure and microelectronic package including wire bonds therefrom |
| US9502390B2 (en) | 2012-08-03 | 2016-11-22 | Invensas Corporation | BVA interposer |
| US9553076B2 (en) | 2010-07-19 | 2017-01-24 | Tessera, Inc. | Stackable molded microelectronic packages with area array unit connectors |
| US9570382B2 (en) | 2010-07-19 | 2017-02-14 | Tessera, Inc. | Stackable molded microelectronic packages |
| US9570416B2 (en) | 2004-11-03 | 2017-02-14 | Tessera, Inc. | Stacked packaging improvements |
| US9583411B2 (en) | 2014-01-17 | 2017-02-28 | Invensas Corporation | Fine pitch BVA using reconstituted wafer with area array accessible for testing |
| US9601454B2 (en) | 2013-02-01 | 2017-03-21 | Invensas Corporation | Method of forming a component having wire bonds and a stiffening layer |
| US9615456B2 (en) | 2012-12-20 | 2017-04-04 | Invensas Corporation | Microelectronic assembly for microelectronic packaging with bond elements to encapsulation surface |
| US9659848B1 (en) | 2015-11-18 | 2017-05-23 | Invensas Corporation | Stiffened wires for offset BVA |
| US9685365B2 (en) | 2013-08-08 | 2017-06-20 | Invensas Corporation | Method of forming a wire bond having a free end |
| US9691731B2 (en) | 2011-05-03 | 2017-06-27 | Tessera, Inc. | Package-on-package assembly with wire bonds to encapsulation surface |
| US9728527B2 (en) | 2013-11-22 | 2017-08-08 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
| US9735084B2 (en) | 2014-12-11 | 2017-08-15 | Invensas Corporation | Bond via array for thermal conductivity |
| US9761558B2 (en) | 2011-10-17 | 2017-09-12 | Invensas Corporation | Package-on-package assembly with wire bond vias |
| US9761554B2 (en) | 2015-05-07 | 2017-09-12 | Invensas Corporation | Ball bonding metal wire bond wires to metal pads |
| US9812402B2 (en) | 2015-10-12 | 2017-11-07 | Invensas Corporation | Wire bond wires for interference shielding |
| US9842745B2 (en) | 2012-02-17 | 2017-12-12 | Invensas Corporation | Heat spreading substrate with embedded interconnects |
| US9852969B2 (en) | 2013-11-22 | 2017-12-26 | Invensas Corporation | Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects |
| US9911718B2 (en) | 2015-11-17 | 2018-03-06 | Invensas Corporation | ‘RDL-First’ packaged microelectronic device for a package-on-package device |
| US9935075B2 (en) | 2016-07-29 | 2018-04-03 | Invensas Corporation | Wire bonding method and apparatus for electromagnetic interference shielding |
| US9953914B2 (en) | 2012-05-22 | 2018-04-24 | Invensas Corporation | Substrate-less stackable package with wire-bond interconnect |
| US9984992B2 (en) | 2015-12-30 | 2018-05-29 | Invensas Corporation | Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces |
| US9984901B2 (en) | 2005-12-23 | 2018-05-29 | Tessera, Inc. | Method for making a microelectronic assembly having conductive elements |
| US10008477B2 (en) | 2013-09-16 | 2018-06-26 | Invensas Corporation | Microelectronic element with bond elements to encapsulation surface |
| US10008469B2 (en) | 2015-04-30 | 2018-06-26 | Invensas Corporation | Wafer-level packaging using wire bond wires in place of a redistribution layer |
| US10026717B2 (en) | 2013-11-22 | 2018-07-17 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
| US10181457B2 (en) | 2015-10-26 | 2019-01-15 | Invensas Corporation | Microelectronic package for wafer-level chip scale packaging with fan-out |
| US10299368B2 (en) | 2016-12-21 | 2019-05-21 | Invensas Corporation | Surface integrated waveguides and circuit structures therefor |
| US10332854B2 (en) | 2015-10-23 | 2019-06-25 | Invensas Corporation | Anchoring structure of fine pitch bva |
| US10381326B2 (en) | 2014-05-28 | 2019-08-13 | Invensas Corporation | Structure and method for integrated circuits packaging with increased density |
| US10460958B2 (en) | 2013-08-07 | 2019-10-29 | Invensas Corporation | Method of manufacturing embedded packaging with preformed vias |
| US10490528B2 (en) | 2015-10-12 | 2019-11-26 | Invensas Corporation | Embedded wire bond wires |
| US10806036B2 (en) | 2015-03-05 | 2020-10-13 | Invensas Corporation | Pressing of wire bond wire tips to provide bent-over tips |
| WO2020235211A1 (en)* | 2019-05-20 | 2020-11-26 | 株式会社新川 | Pin-shaped wire forming method and wire bonding device |
| WO2021015286A1 (en)* | 2019-07-25 | 2021-01-28 | シンクランド株式会社 | Manufacturing method for electronic device, manufacturing method for microneedle, and microneedle |
| US12444711B2 (en) | 2022-02-15 | 2025-10-14 | Kioxia Corporation | Semiconductor device and method for manufacturing same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5908218B2 (en)* | 2011-05-10 | 2016-04-26 | エスアイアイ・セミコンダクタ株式会社 | Optical sensor and optical sensor manufacturing method |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5087278A (en)* | 1973-12-05 | 1975-07-14 | ||
| JPH02503616A (en)* | 1987-05-21 | 1990-10-25 | クレイ・リサーチ・インコーポレイテッド | gold compression bonding |
| JPH0394438A (en)* | 1989-09-06 | 1991-04-19 | Shinko Electric Ind Co Ltd | Semiconductor chip module |
| JPH09260428A (en)* | 1996-03-19 | 1997-10-03 | Toshiba Corp | Semiconductor device and mounting method thereof |
| JPH10135221A (en)* | 1996-10-29 | 1998-05-22 | Taiyo Yuden Co Ltd | Bump-forming method |
| JPH10303244A (en)* | 1997-04-25 | 1998-11-13 | Sony Corp | Bump structure and its manufacture |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5917707A (en)* | 1993-11-16 | 1999-06-29 | Formfactor, Inc. | Flexible contact structure with an electrically conductive shell |
| JPH0855856A (en)* | 1994-08-11 | 1996-02-27 | Shinko Electric Ind Co Ltd | Semiconductor device and its manufacture |
| JP3362545B2 (en)* | 1995-03-09 | 2003-01-07 | ソニー株式会社 | Method for manufacturing semiconductor device |
| JP3313547B2 (en)* | 1995-08-30 | 2002-08-12 | 沖電気工業株式会社 | Manufacturing method of chip size package |
| JPH09172036A (en)* | 1995-12-19 | 1997-06-30 | Toshiba Corp | Method for manufacturing semiconductor package device |
| JP2825083B2 (en)* | 1996-08-20 | 1998-11-18 | 日本電気株式会社 | Semiconductor element mounting structure |
| JP3152180B2 (en)* | 1997-10-03 | 2001-04-03 | 日本電気株式会社 | Semiconductor device and manufacturing method thereof |
| JP3618212B2 (en)* | 1998-01-08 | 2005-02-09 | 松下電器産業株式会社 | Semiconductor device and manufacturing method thereof |
| JPH11220069A (en)* | 1998-02-02 | 1999-08-10 | Seiko Epson Corp | Semiconductor device and its manufacturing method, circuit board, and electronic equipment |
- 2010
- 2010-04-26JPJP2010101202Apatent/JP5333337B2/ennot_activeExpired - Fee Related
- 2010-04-26JPJP2010101251Apatent/JP2010192928A/enactivePending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5087278A (en)* | 1973-12-05 | 1975-07-14 | ||
| JPH02503616A (en)* | 1987-05-21 | 1990-10-25 | クレイ・リサーチ・インコーポレイテッド | gold compression bonding |
| JPH0394438A (en)* | 1989-09-06 | 1991-04-19 | Shinko Electric Ind Co Ltd | Semiconductor chip module |
| JPH09260428A (en)* | 1996-03-19 | 1997-10-03 | Toshiba Corp | Semiconductor device and mounting method thereof |
| JPH10135221A (en)* | 1996-10-29 | 1998-05-22 | Taiyo Yuden Co Ltd | Bump-forming method |
| JPH10303244A (en)* | 1997-04-25 | 1998-11-13 | Sony Corp | Bump structure and its manufacture |
Cited By (71)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9570416B2 (en) | 2004-11-03 | 2017-02-14 | Tessera, Inc. | Stacked packaging improvements |
| US9984901B2 (en) | 2005-12-23 | 2018-05-29 | Tessera, Inc. | Method for making a microelectronic assembly having conductive elements |
| US9553076B2 (en) | 2010-07-19 | 2017-01-24 | Tessera, Inc. | Stackable molded microelectronic packages with area array unit connectors |
| US9570382B2 (en) | 2010-07-19 | 2017-02-14 | Tessera, Inc. | Stackable molded microelectronic packages |
| US10128216B2 (en) | 2010-07-19 | 2018-11-13 | Tessera, Inc. | Stackable molded microelectronic packages |
| US10062661B2 (en) | 2011-05-03 | 2018-08-28 | Tessera, Inc. | Package-on-package assembly with wire bonds to encapsulation surface |
| US11424211B2 (en) | 2011-05-03 | 2022-08-23 | Tessera Llc | Package-on-package assembly with wire bonds to encapsulation surface |
| US9691731B2 (en) | 2011-05-03 | 2017-06-27 | Tessera, Inc. | Package-on-package assembly with wire bonds to encapsulation surface |
| US10593643B2 (en) | 2011-05-03 | 2020-03-17 | Tessera, Inc. | Package-on-package assembly with wire bonds to encapsulation surface |
| US11189595B2 (en) | 2011-10-17 | 2021-11-30 | Invensas Corporation | Package-on-package assembly with wire bond vias |
| US10756049B2 (en) | 2011-10-17 | 2020-08-25 | Invensas Corporation | Package-on-package assembly with wire bond vias |
| US9761558B2 (en) | 2011-10-17 | 2017-09-12 | Invensas Corporation | Package-on-package assembly with wire bond vias |
| US11735563B2 (en) | 2011-10-17 | 2023-08-22 | Invensas Llc | Package-on-package assembly with wire bond vias |
| US9842745B2 (en) | 2012-02-17 | 2017-12-12 | Invensas Corporation | Heat spreading substrate with embedded interconnects |
| US9349706B2 (en) | 2012-02-24 | 2016-05-24 | Invensas Corporation | Method for package-on-package assembly with wire bonds to encapsulation surface |
| US9691679B2 (en) | 2012-02-24 | 2017-06-27 | Invensas Corporation | Method for package-on-package assembly with wire bonds to encapsulation surface |
| JP2015508240A (en)* | 2012-02-24 | 2015-03-16 | インヴェンサス・コーポレイション | Method for package-on-package assembly having wire bonds to sealing surfaces |
| US10510659B2 (en) | 2012-05-22 | 2019-12-17 | Invensas Corporation | Substrate-less stackable package with wire-bond interconnect |
| US10170412B2 (en) | 2012-05-22 | 2019-01-01 | Invensas Corporation | Substrate-less stackable package with wire-bond interconnect |
| US9953914B2 (en) | 2012-05-22 | 2018-04-24 | Invensas Corporation | Substrate-less stackable package with wire-bond interconnect |
| US9917073B2 (en) | 2012-07-31 | 2018-03-13 | Invensas Corporation | Reconstituted wafer-level package dram with conductive interconnects formed in encapsulant at periphery of the package |
| US9391008B2 (en) | 2012-07-31 | 2016-07-12 | Invensas Corporation | Reconstituted wafer-level package DRAM |
| US10297582B2 (en) | 2012-08-03 | 2019-05-21 | Invensas Corporation | BVA interposer |
| US9502390B2 (en) | 2012-08-03 | 2016-11-22 | Invensas Corporation | BVA interposer |
| US9615456B2 (en) | 2012-12-20 | 2017-04-04 | Invensas Corporation | Microelectronic assembly for microelectronic packaging with bond elements to encapsulation surface |
| US9601454B2 (en) | 2013-02-01 | 2017-03-21 | Invensas Corporation | Method of forming a component having wire bonds and a stiffening layer |
| US10460958B2 (en) | 2013-08-07 | 2019-10-29 | Invensas Corporation | Method of manufacturing embedded packaging with preformed vias |
| US9685365B2 (en) | 2013-08-08 | 2017-06-20 | Invensas Corporation | Method of forming a wire bond having a free end |
| US10008477B2 (en) | 2013-09-16 | 2018-06-26 | Invensas Corporation | Microelectronic element with bond elements to encapsulation surface |
| US10026717B2 (en) | 2013-11-22 | 2018-07-17 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
| USRE49987E1 (en) | 2013-11-22 | 2024-05-28 | Invensas Llc | Multiple plated via arrays of different wire heights on a same substrate |
| US9728527B2 (en) | 2013-11-22 | 2017-08-08 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
| US9852969B2 (en) | 2013-11-22 | 2017-12-26 | Invensas Corporation | Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects |
| US10629567B2 (en) | 2013-11-22 | 2020-04-21 | Invensas Corporation | Multiple plated via arrays of different wire heights on same substrate |
| US10290613B2 (en) | 2013-11-22 | 2019-05-14 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
| US10529636B2 (en) | 2014-01-17 | 2020-01-07 | Invensas Corporation | Fine pitch BVA using reconstituted wafer with area array accessible for testing |
| US11990382B2 (en) | 2014-01-17 | 2024-05-21 | Adeia Semiconductor Technologies Llc | Fine pitch BVA using reconstituted wafer with area array accessible for testing |
| US9583411B2 (en) | 2014-01-17 | 2017-02-28 | Invensas Corporation | Fine pitch BVA using reconstituted wafer with area array accessible for testing |
| US9837330B2 (en) | 2014-01-17 | 2017-12-05 | Invensas Corporation | Fine pitch BVA using reconstituted wafer with area array accessible for testing |
| US11404338B2 (en) | 2014-01-17 | 2022-08-02 | Invensas Corporation | Fine pitch bva using reconstituted wafer with area array accessible for testing |
| CN106233443B (en)* | 2014-02-20 | 2018-11-20 | 株式会社新川 | Bump forming method, convex block form the manufacturing method of device and semiconductor device |
| CN106233443A (en)* | 2014-02-20 | 2016-12-14 | 株式会社新川 | Bump forming method, projection form device and the manufacture method of semiconductor device |
| JP2016066633A (en)* | 2014-02-20 | 2016-04-28 | 株式会社新川 | Bump forming method, bump forming apparatus, and manufacturing method for semiconductor device |
| WO2015125316A1 (en)* | 2014-02-20 | 2015-08-27 | 株式会社新川 | Bump forming method, bump forming apparatus, and semiconductor device manufacturing method |
| US10381326B2 (en) | 2014-05-28 | 2019-08-13 | Invensas Corporation | Structure and method for integrated circuits packaging with increased density |
| US9412714B2 (en) | 2014-05-30 | 2016-08-09 | Invensas Corporation | Wire bond support structure and microelectronic package including wire bonds therefrom |
| US9947641B2 (en) | 2014-05-30 | 2018-04-17 | Invensas Corporation | Wire bond support structure and microelectronic package including wire bonds therefrom |
| US9735084B2 (en) | 2014-12-11 | 2017-08-15 | Invensas Corporation | Bond via array for thermal conductivity |
| US10806036B2 (en) | 2015-03-05 | 2020-10-13 | Invensas Corporation | Pressing of wire bond wire tips to provide bent-over tips |
| US10008469B2 (en) | 2015-04-30 | 2018-06-26 | Invensas Corporation | Wafer-level packaging using wire bond wires in place of a redistribution layer |
| US9761554B2 (en) | 2015-05-07 | 2017-09-12 | Invensas Corporation | Ball bonding metal wire bond wires to metal pads |
| US10490528B2 (en) | 2015-10-12 | 2019-11-26 | Invensas Corporation | Embedded wire bond wires |
| US10115678B2 (en) | 2015-10-12 | 2018-10-30 | Invensas Corporation | Wire bond wires for interference shielding |
| US10559537B2 (en) | 2015-10-12 | 2020-02-11 | Invensas Corporation | Wire bond wires for interference shielding |
| US11462483B2 (en) | 2015-10-12 | 2022-10-04 | Invensas Llc | Wire bond wires for interference shielding |
| US9812402B2 (en) | 2015-10-12 | 2017-11-07 | Invensas Corporation | Wire bond wires for interference shielding |
| US10332854B2 (en) | 2015-10-23 | 2019-06-25 | Invensas Corporation | Anchoring structure of fine pitch bva |
| US10181457B2 (en) | 2015-10-26 | 2019-01-15 | Invensas Corporation | Microelectronic package for wafer-level chip scale packaging with fan-out |
| US9911718B2 (en) | 2015-11-17 | 2018-03-06 | Invensas Corporation | ‘RDL-First’ packaged microelectronic device for a package-on-package device |
| US10043779B2 (en) | 2015-11-17 | 2018-08-07 | Invensas Corporation | Packaged microelectronic device for a package-on-package device |
| US9659848B1 (en) | 2015-11-18 | 2017-05-23 | Invensas Corporation | Stiffened wires for offset BVA |
| US10325877B2 (en) | 2015-12-30 | 2019-06-18 | Invensas Corporation | Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces |
| US9984992B2 (en) | 2015-12-30 | 2018-05-29 | Invensas Corporation | Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces |
| US10658302B2 (en) | 2016-07-29 | 2020-05-19 | Invensas Corporation | Wire bonding method and apparatus for electromagnetic interference shielding |
| US9935075B2 (en) | 2016-07-29 | 2018-04-03 | Invensas Corporation | Wire bonding method and apparatus for electromagnetic interference shielding |
| US10299368B2 (en) | 2016-12-21 | 2019-05-21 | Invensas Corporation | Surface integrated waveguides and circuit structures therefor |
| WO2020235211A1 (en)* | 2019-05-20 | 2020-11-26 | 株式会社新川 | Pin-shaped wire forming method and wire bonding device |
| JP7108345B2 (en) | 2019-07-25 | 2022-07-28 | シンクランド株式会社 | Method for manufacturing electronic device, method for manufacturing microneedle, and microneedle |
| JPWO2021015286A1 (en)* | 2019-07-25 | 2021-11-04 | シンクランド株式会社 | Electronic device manufacturing method, microneedle manufacturing method and microneedle |
| WO2021015286A1 (en)* | 2019-07-25 | 2021-01-28 | シンクランド株式会社 | Manufacturing method for electronic device, manufacturing method for microneedle, and microneedle |
| US12444711B2 (en) | 2022-02-15 | 2025-10-14 | Kioxia Corporation | Semiconductor device and method for manufacturing same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010161430A (en) | 2010-07-22 |
| JP5333337B2 (en) | 2013-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5333337B2 (en) | Manufacturing method of semiconductor device | |
| JP4526651B2 (en) | Semiconductor device | |
| US10170412B2 (en) | Substrate-less stackable package with wire-bond interconnect | |
| US7816187B2 (en) | Method for fabricating semiconductor package free of substrate | |
| CN100438001C (en) | Flip-chip type semiconductor device, process for manufacturing the same, and process for manufacturing electronic product | |
| KR20040020962A (en) | Method for manufacturing a semiconductor chip | |
| US7939383B2 (en) | Method for fabricating semiconductor package free of substrate | |
| KR20060101385A (en) | Semiconductor device and manufacturing method thereof | |
| US7298035B2 (en) | Semiconductor device and a method of assembling a semiconductor device | |
| US7923835B2 (en) | Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing | |
| TWI859224B (en) | Semiconductor device and method of manufacturing semiconductor device | |
| CN101252092B (en) | Multi-chip packaging structure and manufacturing method thereof | |
| US7423340B2 (en) | Semiconductor package free of substrate and fabrication method thereof | |
| US20080150107A1 (en) | Flip chip in package using flexible and removable leadframe | |
| US20060049519A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP4626063B2 (en) | Manufacturing method of semiconductor device | |
| KR100470144B1 (en) | Semiconductor chip package with tape circuit board and chip size using it | |
| JP4439459B2 (en) | Semiconductor device | |
| JP3964850B2 (en) | Semiconductor device | |
| KR100303363B1 (en) | wafer level package and method of fabricating the same | |
| US20050184368A1 (en) | Semiconductor package free of substrate and fabrication method thereof | |
| JP2000299399A (en) | Semiconductor device | |
| JP4698387B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2000012621A (en) | Semiconductor device and method of manufacturing the same | |
| JP2010187037A (en) | Method of manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval | Free format text:JAPANESE INTERMEDIATE CODE: A971007 Effective date:20121107 | |
| A131 | Notification of reasons for refusal | Free format text:JAPANESE INTERMEDIATE CODE: A131 Effective date:20121113 | |
| A02 | Decision of refusal | Free format text:JAPANESE INTERMEDIATE CODE: A02 Effective date:20130312 |