JP2009147512A - Pre-emphasis circuit - Google Patents
Pre-emphasis circuitDownload PDFInfo
- Publication number
- JP2009147512A JP2009147512AJP2007320771AJP2007320771AJP2009147512AJP 2009147512 AJP2009147512 AJP 2009147512AJP 2007320771 AJP2007320771 AJP 2007320771AJP 2007320771 AJP2007320771 AJP 2007320771AJP 2009147512 AJP2009147512 AJP 2009147512A
- Authority
- JP
- Japan
- Prior art keywords
- emphasis
- differential
- transconductance amplifier
- output
- pass filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Logic Circuits (AREA)
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Abstract
Translated fromJapaneseDescription
Translated fromJapanese本発明は、信号の変化点で振幅を大きくするプリエンファシス回路に関し、特に簡単な構成でプリエンファシス信号を生成することが可能なプリエンファシス回路に関する。 The present invention relates to a pre-emphasis circuit that increases the amplitude at a signal change point, and more particularly to a pre-emphasis circuit that can generate a pre-emphasis signal with a simple configuration.
従来の信号の変化点で振幅を大きくするプリエンファシス回路に関連する先行技術文献としては次のようなものがある。 Prior art documents related to a pre-emphasis circuit in which the amplitude is increased at the signal change point are as follows.
図７は損失を有する伝送線路における信号の送受信を説明する説明図であり、図７において、１は信号を送信する送信器、２は信号を受信する受信器、３は損失を有する伝送線路である。送信器１は伝送線路３の一端に接続され、受信器２は伝送線路３の他端に接続される。 FIG. 7 is an explanatory diagram for explaining transmission / reception of a signal in a transmission line having a loss. In FIG. 7, 1 is a transmitter for transmitting a signal, 2 is a receiver for receiving a signal, and 3 is a transmission line having a loss. is there. The transmitter 1 is connected to one end of the transmission line 3, and the receiver 2 is connected to the other end of the transmission line 3.
ここで、図７に示す伝送線路における信号の送受信を説明する。送信器１が、図７（ａ）に示すような矩形波信号を送信信号として伝送線路３に送信した場合、伝送線路３の損失によって信号の変化点が丸められて、受信器２では、図７（ｂ）に示すような受信信号が受信される。 Here, transmission and reception of signals in the transmission line shown in FIG. 7 will be described. When the transmitter 1 transmits a rectangular wave signal as shown in FIG. 7A as a transmission signal to the transmission line 3, the signal change point is rounded due to the loss of the transmission line 3. A received signal as shown in 7 (b) is received.
一方、送信器１が、図７（ｃ）に示すような信号の変化点で振幅を大きくしたプリエンファシス信号を送信信号として伝送線路３に送信した場合、伝送線路３の損失によって信号の強調部分が丸められて、受信器２では、図７（ｄ）に示すようなきれいな矩形波信号が受信信号として受信される。 On the other hand, when the transmitter 1 transmits a pre-emphasis signal whose amplitude is increased at the signal change point as shown in FIG. 7C to the transmission line 3 as a transmission signal, the signal enhancement portion is caused by the loss of the transmission line 3. Is rounded, and the receiver 2 receives a clean rectangular wave signal as shown in FIG.
また、図８は「特許文献５」に記載された従来のプリエンファシス回路の一例を示す構成ブロック図である。図８において、４及び６は差動信号を後段に出力するドライバ回路、５は入力された差動信号を遅延させる遅延回路、７は２つの差動信号を減算して差動信号として出力する減算回路、１００及び１０１は差動入力信号、１０２及び１０３は差動出力信号である。 FIG. 8 is a block diagram showing an example of a conventional pre-emphasis circuit described in “Patent Document 5”. In FIG. 8, 4 and 6 are driver circuits that output differential signals to the subsequent stage, 5 is a delay circuit that delays the inputted differential signals, and 7 is a subtracted two differential signals and outputs them as differential signals. Subtraction circuits, 100 and 101 are differential input signals, and 102 and 103 are differential output signals.
差動入力信号１００及び１０１はドライバ回路４及び遅延回路５の差動入力端子にそれぞれ印加され、遅延回路５の差動出力はドライバ回路６の差動入力端子にそれぞれ接続される。 The
また、ドライバ回路４及びドライバ回路６の差動出力は減算回路７の２つの差動入力端子にそれぞれ接続され、減算回路７の差動出力端子からは差動出力信号１０２及び１０３がそれぞれ出力される。 The differential outputs of the driver circuit 4 and the driver circuit 6 are connected to the two differential input terminals of the subtractor circuit 7, respectively, and
ここで、図８に示す従来例の動作を図９を用いて説明する。図９は従来のプリエンファシス回路の動作を説明するタイミング図である。 Here, the operation of the conventional example shown in FIG. 8 will be described with reference to FIG. FIG. 9 is a timing chart for explaining the operation of the conventional pre-emphasis circuit.
差動入力信号１００及び１０１はドライバ回路４を介して減算回路７に印加され、一方、遅延回路５で遅延された差動入力信号１００及び１０１はドライバ回路６を介して減算回路７に印加され、その差分が差動出力信号１０２及び１０３として出力される。 The
例えば、ドライバ回路４の出力信号とドライバ回路６の出力信号が図９（ａ）及び（ｂ）に示すタイミングであった場合、図９（ｃ）に示すような信号の変化点で振幅を大きくされたプリエンファシス信号が減算回路７の出力信号として出力される。 For example, when the output signal of the driver circuit 4 and the output signal of the driver circuit 6 have the timing shown in FIGS. 9A and 9B, the amplitude is increased at the signal change point as shown in FIG. 9C. The pre-emphasis signal thus output is output as an output signal of the subtraction circuit 7.
この結果、差動入力信号を２分割すると共に一方の差動入力信号を遅延させ両者の差分を求めることにより、プリエンファシス信号を生成することができる。 As a result, the pre-emphasis signal can be generated by dividing the differential input signal into two and delaying one differential input signal to obtain the difference between the two.
しかし、図８に示す従来例では、構成要素として素子数が多く構成が複雑である遅延回路を用いているため、チップ面積が大きくなってしまうと言った問題点があった。 However, the conventional example shown in FIG. 8 has a problem that the chip area increases because a delay circuit having a large number of elements and a complicated configuration is used as a component.
また、プリエンファシス強度を変化させる場合、差動入力信号と遅延された差動入力信号を混合（減算）する割合を調整することによって対応可能であるものの、直流レベルが混合の割合に起因して変化してしまうと言った問題点があった。
従って本発明が解決しようとする課題は、簡単な構成でプリエンファシス信号を生成することが可能なプリエンファシス回路を実現することにある。Also, when changing the pre-emphasis intensity, it can be handled by adjusting the ratio of mixing (subtracting) the differential input signal and the delayed differential input signal, but the DC level is caused by the mixing ratio. There was a problem that it would change.
Therefore, the problem to be solved by the present invention is to realize a pre-emphasis circuit capable of generating a pre-emphasis signal with a simple configuration.
このような課題を達成するために、本発明のうち請求項１記載の発明は、
信号の変化点で振幅を大きくするプリエンファシス回路において、
差動入力信号を差動電流出力に変換する第１のトランスコンダクタンスアンプと、ハイパスフィルタ回路と、このハイパスフィルタ回路を介した前記差動入力信号を差動電流出力に変換する第２のトランスコンダクタンスアンプと、２つの前記差動電流出力をそれぞれ加算して電圧変換する第１及び第２の抵抗とを備えたことにより、簡単な構成でプリエンファシス信号を生成することが可能になる。In order to achieve such a problem, the invention according to claim 1 of the present invention is:
In the pre-emphasis circuit that increases the amplitude at the signal change point,
A first transconductance amplifier that converts a differential input signal into a differential current output, a high-pass filter circuit, and a second transconductance that converts the differential input signal through the high-pass filter circuit into a differential current output By providing the amplifier and the first and second resistors for adding and converting the two differential current outputs, respectively, it is possible to generate a pre-emphasis signal with a simple configuration.
請求項２記載の発明は、
請求項１記載の発明であるプリエンファシス回路において、
前記トランスコンダクタンスアンプが、
エミッタが相互に接続されそれぞれのコレクタから前記差動電流出力を出力する２つのトランジスタと、これらトランジスタのエミッタに接続された定電流源から構成されたことにより、簡単な構成でプリエンファシス信号を生成することが可能になる。The invention according to claim 2
In the pre-emphasis circuit according to the invention of claim 1,
The transconductance amplifier is
Pre-emphasis signals can be generated with a simple configuration by comprising two transistors whose emitters are connected to each other and outputting the differential current output from each collector, and a constant current source connected to the emitters of these transistors. It becomes possible to do.
請求項３記載の発明は、
信号の変化点で振幅を大きくするプリエンファシス回路において、
差動入力信号を差動電流出力に変換する第１のトランスコンダクタンスアンプと、ハイパスフィルタ回路と、このハイパスフィルタ回路を介した前記差動入力信号を差動電流出力に変換する第２のトランスコンダクタンスアンプと、２つの前記差動電流出力をそれぞれ加算して電圧変換する第１及び第２の抵抗と、前記第１及び第２の抵抗に出力電流を出力する直流レベル調整手段と、前記第２のトランスコンダクタンスアンプと前記直流レベル調整手段とに定電流を分配して供給するプリエンファシス強度調整手段とを備えたことにより、簡単な構成で直流レベルを変化させることなくプリエンファシス強度が可変であるプリエンファシス信号を生成することが可能になる。The invention described in claim 3
In the pre-emphasis circuit that increases the amplitude at the signal change point,
A first transconductance amplifier that converts a differential input signal into a differential current output, a high-pass filter circuit, and a second transconductance that converts the differential input signal through the high-pass filter circuit into a differential current output An amplifier, first and second resistors for voltage conversion by adding the two differential current outputs, DC level adjusting means for outputting an output current to the first and second resistors, and the second Pre-emphasis intensity adjusting means for distributing and supplying a constant current to the transconductance amplifier and the DC level adjusting means is provided, so that the pre-emphasis intensity is variable without changing the DC level with a simple configuration. A pre-emphasis signal can be generated.
請求項４記載の発明は、
請求項３記載の発明であるプリエンファシス回路において、
前記第１のトランスコンダクタンスアンプが、
エミッタが相互に接続されそれぞれのコレクタから前記差動電流出力を出力する２つのトランジスタと、これらトランジスタのエミッタに接続された定電流源から構成されたことにより、簡単な構成で直流レベルを変化させることなくプリエンファシス強度が可変であるプリエンファシス信号を生成することが可能になる。The invention according to claim 4
In the pre-emphasis circuit as claimed in claim 3,
The first transconductance amplifier is
The DC level is changed with a simple configuration by comprising two transistors whose emitters are connected to each other and outputting the differential current output from the respective collectors, and a constant current source connected to the emitters of these transistors. Without this, it is possible to generate a pre-emphasis signal having a variable pre-emphasis intensity.
請求項５記載の発明は、
請求項３記載の発明であるプリエンファシス回路において、
前記第２のトランスコンダクタンスアンプが、
エミッタが相互に接続されそれぞれのコレクタから前記差動電流出力を出力する２つのトランジスタとから構成されたことにより、簡単な構成で直流レベルを変化させることなくプリエンファシス強度が可変であるプリエンファシス信号を生成することが可能になる。The invention according to claim 5
In the pre-emphasis circuit as claimed in claim 3,
The second transconductance amplifier is
Pre-emphasis signal whose emitter emphasis is variable and the pre-emphasis intensity is variable without changing the DC level with a simple configuration by being composed of two transistors connected to each other and outputting the differential current output from each collector Can be generated.
請求項６記載の発明は、
請求項３記載の発明であるプリエンファシス回路において、
前記直流レベル調整手段が、
ベースにバイアス電圧が印加されエミッタが相互に接続されそれぞれのコレクタから前記第１及び第２の抵抗に出力電流を出力する２つのトランジスタとから構成されたことにより、簡単な構成で直流レベルを変化させることなくプリエンファシス強度が可変であるプリエンファシス信号を生成することが可能になる。The invention described in claim 6
In the pre-emphasis circuit as claimed in claim 3,
The DC level adjusting means is
The bias voltage is applied to the base, the emitters are connected to each other, and the two transistors that output the output current from the respective collectors to the first and second resistors are used to change the DC level with a simple configuration. Thus, it is possible to generate a pre-emphasis signal having a variable pre-emphasis intensity.
請求項７記載の発明は、
請求項３記載の発明であるプリエンファシス回路において、
前記プリエンファシス強度調整手段が、
ベースにそれぞれ制御信号が印加されエミッタが相互に接続されそれぞれのコレクタから前記第２のトランスコンダクタンスアンプと前記直流レベル調整手段とに電流を出力する２つのトランジスタと、これらトランジスタのエミッタに接続された定電流源から構成されたことにより、簡単な構成で直流レベルを変化させることなくプリエンファシス強度が可変であるプリエンファシス信号を生成することが可能になる。The invention described in claim 7
In the pre-emphasis circuit as claimed in claim 3,
The pre-emphasis intensity adjusting means is
Control transistors are applied to the bases, emitters are connected to each other, two transistors for outputting current from the respective collectors to the second transconductance amplifier and the DC level adjusting means, and connected to the emitters of these transistors With the configuration of the constant current source, it is possible to generate a pre-emphasis signal having a variable pre-emphasis intensity without changing the DC level with a simple configuration.
請求項８記載の発明は、
請求項１若しくは請求項３記載の発明であるプリエンファシス回路において、
前記ハイパスフィルタ回路が、
前記差動入力信号がそれぞれ一端に接続される２つの容量と、これら容量の他端がそれぞれ一端に接続される２つの抵抗と、これら抵抗の他端の両方が一端に接続される定電圧源とから構成されたことにより、簡単な構成で直流レベルを変化させることなくプリエンファシス強度が可変であるプリエンファシス信号を生成することが可能になる。The invention described in claim 8
In the pre-emphasis circuit according to the invention of claim 1 or claim 3,
The high-pass filter circuit is
Two capacitors each connected to one end of the differential input signal, two resistors each having the other end connected to one end, and a constant voltage source having both ends connected to the other end Thus, it is possible to generate a pre-emphasis signal with a variable pre-emphasis intensity without changing the DC level with a simple configuration.
請求項９記載の発明は、
請求項１若しくは請求項３記載の発明であるプリエンファシス回路において、
前記ハイパスフィルタ回路が、
周波数特性が可変なハイパスフィルタ回路であることにより、プリエンファシス時間が可変であるプリエンファシス信号を生成することが可能になる。The invention according to claim 9
In the pre-emphasis circuit according to the invention of claim 1 or claim 3,
The high-pass filter circuit is
By using a high-pass filter circuit with variable frequency characteristics, it is possible to generate a pre-emphasis signal with a variable pre-emphasis time.
請求項１０記載の発明は、
請求項９記載の発明であるプリエンファシス回路において、
前記ハイパスフィルタ回路が、
前記差動入力信号がそれぞれ一端に接続される２つの容量と、これら容量の他端がそれぞれ一端に接続される２つの抵抗と、これら抵抗の他端の両方が一端に接続される定電圧源と、前記２つの容量のそれぞれに設けられスイッチ回路によって並列に接続／非接続される１つ以上の容量とから構成されたことにより、プリエンファシス時間が可変であるプリエンファシス信号を生成することが可能になる。The invention according to claim 10 is:
In the pre-emphasis circuit according to the invention of claim 9,
The high-pass filter circuit is
Two capacitors each connected to one end of the differential input signal, two resistors each having the other end connected to one end, and a constant voltage source having both ends connected to the other end And one or more capacitors provided in each of the two capacitors and connected / disconnected in parallel by a switch circuit, thereby generating a pre-emphasis signal having a variable pre-emphasis time. It becomes possible.
本発明によれば次のような効果がある。
請求項１，２及び請求項８の発明によれば、差動入力信号を２分割すると共に一方の差動入力信号を第１のトランスコンダクタンスアンプで差動電流出力に変換し、他方の差動入力信号をハイパスフィルタ回路を介して第２のトランスコンダクタンスアンプで差動電流出力に変換し、２つの差動電流出力を加算して電圧変換することにより、簡単な構成でプリエンファシス信号を生成することが可能になる。The present invention has the following effects.
According to the first, second, and eighth aspects of the present invention, the differential input signal is divided into two, one differential input signal is converted into a differential current output by the first transconductance amplifier, and the other differential A pre-emphasis signal is generated with a simple configuration by converting the input signal to a differential current output by a second transconductance amplifier via a high-pass filter circuit and adding the two differential current outputs for voltage conversion. It becomes possible.
また、請求項３，４，５，６，７及び請求項８の発明によれば、差動入力信号を２分割して、一方の差動入力信号を第１のトランスコンダクタンスアンプで差動電流出力に変換し、他方の差動入力信号をハイパスフィルタ回路を介して第２のトランスコンダクタンスアンプで差動電流出力に変換し、２つの差動電流出力を加算して電圧変換すると共にプリエンファシス強度調整手段が定電流を第２のトランスコンダクタンスアンプと直流レベル調整手段とに分配することにより、簡単な構成で直流レベルを変化させることなくプリエンファシス強度が可変であるプリエンファシス信号を生成することが可能になる。 According to the third, fourth, fifth, sixth, seventh, and eighth aspects of the present invention, the differential input signal is divided into two, and one differential input signal is converted into a differential current by the first transconductance amplifier. The other differential input signal is converted to a differential current output by a second transconductance amplifier via a high-pass filter circuit, and the two differential current outputs are summed and converted to voltage, and the pre-emphasis intensity The adjustment unit distributes the constant current to the second transconductance amplifier and the DC level adjustment unit, thereby generating a pre-emphasis signal having a variable pre-emphasis intensity without changing the DC level with a simple configuration. It becomes possible.
また、請求項９及び請求項１０の発明によれば、差動入力信号を２分割して、一方の差動入力信号を第１のトランスコンダクタンスアンプで差動電流出力に変換し、他方の差動入力信号をハイパスフィルタ回路を介して第２のトランスコンダクタンスアンプで差動電流出力に変換し、２つの差動電流出力を加算して電圧変換すると共に周波数特性（カットオフ周波数）が可変なハイパスフィルタ回路を用いることにより、プリエンファシス時間が可変であるプリエンファシス信号を生成することが可能になる。 According to the ninth and tenth aspects of the present invention, the differential input signal is divided into two parts, one differential input signal is converted into a differential current output by the first transconductance amplifier, and the other difference A high-pass that converts a dynamic input signal into a differential current output through a high-pass filter circuit by a second transconductance amplifier, adds two differential current outputs, converts the voltage, and has variable frequency characteristics (cut-off frequency) By using the filter circuit, a pre-emphasis signal having a variable pre-emphasis time can be generated.
以下本発明を図面を用いて詳細に説明する。図１は本発明に係るプリエンファシス回路の一実施例を示す構成ブロック図である。 Hereinafter, the present invention will be described in detail with reference to the drawings. FIG. 1 is a block diagram showing a pre-emphasis circuit according to an embodiment of the present invention.
図１において、８及び１０は差動入出力のトランスコンダクタンスアンプ、９は差動入出力のハイパスフィルタ回路、１１及び１２は２つのトランスコンダクタンスアンプからの差動電流出力をそれぞれ加算して電圧変換する抵抗、１０４及び１０５は差動入力信号、１０６及び１０７は差動出力信号である。 In FIG. 1, 8 and 10 are differential input / output transconductance amplifiers, 9 is a differential input / output high-pass filter circuit, and 11 and 12 are voltage conversions by adding differential current outputs from two transconductance amplifiers, respectively.
差動入力信号１００及び１０１はトランスコンダクタンスアンプ８及びハイパスフィルタ回路９の差動入力端子にそれぞれ印加され、ハイパスフィルタ回路９の差動出力はトランスコンダクタンスアンプ１０の差動入力端子にそれぞれ接続される。 The differential input signals 100 and 101 are applied to the differential input terminals of the transconductance amplifier 8 and the high-pass filter circuit 9, respectively, and the differential outputs of the high-pass filter circuit 9 are connected to the differential input terminals of the transconductance amplifier 10, respectively. .
また、トランスコンダクタンスアンプ８及びトランスコンダクタンスアンプ１０の差動電流出力は抵抗１１及び１２の一端にそれぞれ接続されると共に差動出力信号１０６及び１０７として出力される。最後に、抵抗１１及び１２の他端は正電圧源に接続される。 The differential current outputs of the transconductance amplifier 8 and the transconductance amplifier 10 are connected to one ends of the
また、図２は図１に示す実施例の具体例を説明する回路である。図２において、１１，１２，１０４，１０５，１０６及び１０７は図１と同一符号を付してあり、１３，１４，２１及び２２はトランジスタ、１５及び２３は定電流源、１６及び１７は容量、１８及び１９は抵抗、２０は定電圧源である。 FIG. 2 is a circuit for explaining a specific example of the embodiment shown in FIG. In FIG. 2, 11, 12, 104, 105, 106 and 107 are assigned the same reference numerals as in FIG. 1, 13, 14, 21 and 22 are transistors, 15 and 23 are constant current sources, and 16 and 17 are capacitors. , 18 and 19 are resistors, and 20 is a constant voltage source.
また、トランジスタ１３及び１４、定電流源１５はトランスコンダクタンスアンプ５０を、容量１６及び１７、抵抗１８及び１９、定電圧源２０はハイパスフィルタ回路５１を、トランジスタ２１及び２２、定電流源２３はトランスコンダクタンスアンプ５２をそれぞれ構成している。 The
差動入力信号１０４はトランジスタ１３のベース及び容量１６の一端にそれぞれ印加され、差動入力信号１０５はトランジスタ１４のベース及び容量１７の一端にそれぞれ印加される。また、トランジスタ１３のエミッタはトランジスタ１４のエミッタ及び定電流源１５の一端にそれぞれ接続される。 The
容量１６の他端はトランジスタ２１のベース及び抵抗１８の一端にそれぞれ接続され、容量１７の他端はトランジスタ２２のベース及び抵抗１９の一端にそれぞれ接続される。また、抵抗１８の他端は抵抗１９の他端及び定電圧源２０の一端にそれぞれ接続される。 The other end of the
トランジスタ２１のエミッタはトランジスタ２２のエミッタ及び定電流源２３の一端にそれぞれ接続される。 The emitter of the
さらに、トランジスタ１３のコレクタはトランジスタ２１のコレクタ及び抵抗１１の一端にそれぞれ接続されると共に差動出力信号１０６として出力され、トランジスタ１４のコレクタはトランジスタ２２のコレクタ及び抵抗１２の一端にそれぞれ接続されると共に差動出力信号１０７として出力される。 Further, the collector of the
最後に、抵抗１１及び１２の他端は正電圧源にそれぞれ接続され、定電流源１５及び２３の他端と、定電圧源２０の他端はそれぞれ接地される。 Finally, the other ends of the
ここで、図１に示す実施例の動作を図２及び図３を用いて説明する。図３は図１に示す実施例の動作を説明するタイミング図である。 The operation of the embodiment shown in FIG. 1 will be described with reference to FIGS. FIG. 3 is a timing chart for explaining the operation of the embodiment shown in FIG.
差動入力信号１０４及び１０５は、トランスコンダクタンスアンプ８に入力され差動電流出力として出力され、一方、ハイパスフィルタ回路９に入力された差動入力信号１０４及び１０５は、低周波成分が除去された後、トランスコンダクタンスアンプ１０に入力され差動電流出力として出力される。 The differential input signals 104 and 105 are input to the transconductance amplifier 8 and output as a differential current output, while the differential input signals 104 and 105 input to the high-pass filter circuit 9 have low frequency components removed. Thereafter, it is input to the transconductance amplifier 10 and output as a differential current output.
すなわち、図２において、差動入力信号１０４及び１０５は、トランジスタ１３及び１４、定電流源１５で構成されるトランスコンダクタンスアンプ５０に入力され差動電流出力として出力される。 That is, in FIG. 2, differential input signals 104 and 105 are input to a
同様に、図２において、差動入力信号１０４及び１０５は、容量１６及び１７、抵抗１８及び１９、定電圧源２０で構成されるハイパスフィルタ回路５１を介してトランジスタ２１及び２２、定電流源２３で構成されるトランスコンダクタンスアンプ５２に入力され差動電流出力として出力される。 Similarly, in FIG. 2, differential input signals 104 and 105 are converted into
例えば、図３（ａ）に示すような差動入力信号がトランスコンダクタンスアンプ８に入力された場合、トランスコンダクタンスアンプ８の差動電流出力は図３（ｂ）に示すようになる。 For example, when a differential input signal as shown in FIG. 3A is input to the transconductance amplifier 8, the differential current output of the transconductance amplifier 8 is as shown in FIG.
一方、例えば、図３（ａ）に示すような差動入力信号がハイパスフィルタ回路９を介してトランスコンダクタンスアンプ１０に入力された場合、トランスコンダクタンスアンプ１０の差動電流出力は図３（ｃ）に示すように差動入力信号の立ち上がり、若しくは、立下りの時点でパルス状の出力となる。 On the other hand, for example, when a differential input signal as shown in FIG. 3A is input to the transconductance amplifier 10 via the high-pass filter circuit 9, the differential current output of the transconductance amplifier 10 is as shown in FIG. As shown in FIG. 4, a pulse-like output is obtained when the differential input signal rises or falls.
２つのトランスコンダクタンスアンプ８及び１０の差動電流出力は、抵抗１１及び１２よってそれぞれ加算され電圧変換されて、差動出力信号１０６及び１０７として出力される。 The differential current outputs of the two transconductance amplifiers 8 and 10 are added and voltage-converted by the
すなわち、図２において、２つのトランスコンダクタンスアンプ５０及び５２の差動電流出力は、抵抗１１及び１２よってそれぞれ加算され電圧変換されて、差動出力信号１０６及び１０７として出力される。 That is, in FIG. 2, the differential current outputs of the two
例えば、抵抗１１及び１２では、図３（ｂ）及び図３（ｃ）に示す差動電流出力がそれぞれ加算されて電圧変換されて出力されるので、差動出力信号は図３（ｄ）に示すようになる。すなわち、差動入力信号の変化点での振幅を大きくしたプリエンファシス信号を得ることができる。 For example, in the
ちなみに、ハイパスフィルタ回路は、従来例で用いられている遅延回路と比較して構成が簡単であるので、チップ面積が大きくなってしまうと言った問題を改善することができる。 Incidentally, the high-pass filter circuit has a simpler configuration than the delay circuit used in the conventional example, so that the problem that the chip area becomes large can be improved.
この結果、差動入力信号を２分割すると共に一方の差動入力信号を第１のトランスコンダクタンスアンプで差動電流出力に変換し、他方の差動入力信号をハイパスフィルタ回路を介して第２のトランスコンダクタンスアンプで差動電流出力に変換し、２つの差動電流出力をそれぞれ加算して電圧変換することにより、簡単な構成でプリエンファシス信号を生成することが可能になる。 As a result, the differential input signal is divided into two, one differential input signal is converted into a differential current output by the first transconductance amplifier, and the other differential input signal is converted to the second through the high-pass filter circuit. It is possible to generate a pre-emphasis signal with a simple configuration by converting to a differential current output by a transconductance amplifier and adding two differential current outputs to perform voltage conversion.
また、図１及び図２に示す実施例では図３中”ＰＥ０１”に示すようなプリエンファシス強度を変化させることはできない。図４は本発明に係る他の実施例を示す構成ブロック図であり、プリエンファシス強度を変化させることが可能なプリエンファシス回路である。 In the embodiment shown in FIGS. 1 and 2, the pre-emphasis intensity as shown by “PE01” in FIG. 3 cannot be changed. FIG. 4 is a block diagram showing another embodiment of the present invention, which is a pre-emphasis circuit capable of changing the pre-emphasis intensity.
図４において、１３，１４，１５，１６，１７，１８，１９，２０，２１，２２，５０，５１，１０４及び１０５は図２と同一符号を付してあり、２４及び２５は２つのトランスコンダクタンスアンプからの差動電流出力をそれぞれ加算して電圧変換する抵抗、２６，２７，２８及び２９はトランジスタ、３０は定電流源、１０６ａ及び１０７ａは差動出力信号、１０８及び１０９はプリエンファシス強度の制御信号である。 4, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 50, 51, 104, and 105 are assigned the same reference numerals as in FIG. 2, and 24 and 25 are two transformers. Resistors for adding and converting differential current outputs from conductance amplifiers,
また、トランジスタ２１及び２２はトランスコンダクタンスアンプ５２ａを、トランジスタ２６及び２７は直流レベル調整手段５３を、トランジスタ２８及び２９、定電流源３０はプリエンファシス強度調整手段５４をそれぞれ構成している。 The
差動入力信号１０４はトランジスタ１３のベース及び容量１６の一端にそれぞれ印加され、差動入力信号１０５はトランジスタ１４のベース及び容量１７の一端にそれぞれ印加される。また、トランジスタ１３のエミッタはトランジスタ１４のエミッタ及び定電流源１５の一端にそれぞれ接続される。 The
容量１６の他端はトランジスタ２１のベース及び抵抗１８の一端にそれぞれ接続され、容量１７の他端はトランジスタ２２のベース及び抵抗１９の一端にそれぞれ接続される。また、抵抗１８の他端は抵抗１９の他端、定電圧源２０の一端、トランジスタ２６及び２７のベースにそれぞれ接続される。 The other end of the
トランジスタ２１のエミッタはトランジスタ２２のエミッタ及びトランジスタ２８のコレクタにそれぞれ接続され、トランジスタ２６のエミッタはトランジスタ２７のエミッタ及びトランジスタ２９のコレクタにそれぞれ接続される。また、トランジスタ２８のエミッタはトランジスタ２９のエミッタ及び定電流源３０の一端にそれぞれ接続される。 The emitter of
さらに、トランジスタ１３のコレクタはトランジスタ２１及び２６のコレクタ、抵抗２４の一端にそれぞれ接続されると共に差動出力信号１０６ａとして出力され、トランジスタ１４のコレクタはトランジスタ２２及び２７のコレクタ、抵抗２５の一端にそれぞれ接続されると共に差動出力信号１０７ａとして出力される。 Further, the collector of the
最後に、抵抗２４及び２５の他端は正電圧源にそれぞれ接続され、定電流源１５及び３０の他端と、定電圧源２０の他端はそれぞれ接地される。また、トランジスタ２８及び２９のベースにはプリエンファシス強度の制御信号１０８及び１０９がそれぞれ印加される。 Finally, the other ends of the
ここで、図４に示す実施例の動作を説明する。但し、図２に示す実施例と同様の動作に関しては説明を省略する。 Here, the operation of the embodiment shown in FIG. 4 will be described. However, description of operations similar to those in the embodiment shown in FIG. 2 is omitted.
プリエンファシス強度調整手段５４において、定電流源３０に流れる定電流は、トランジスタ２８及び２９によってトランスコンダクタンスアンプ５２ａと直流レベル調整手段５３とに分配される。また、直流レベル調整手段５３の差動入力端子には定電圧源２０の出力電圧がバイアス電圧として印加されている。 In the pre-emphasis intensity adjusting means 54, the constant current flowing through the constant
このため、制御信号１０８及び１０９を調整して、トランスコンダクタンスアンプ５２ａに流れる電流を増加させ、直流レベル調整手段５３に流れる電流を減少させることにより、図３中”ＰＥ０１”に示すプリエンファシス強度を大きくすることができる。 Therefore, by adjusting the control signals 108 and 109, the current flowing through the
一方、制御信号１０８及び１０９を調整して、トランスコンダクタンスアンプ５２ａに流れる電流を減少させ、直流レベル調整手段５３に流れる電流を増加させることにより、図３中”ＰＥ０１”に示すプリエンファシス強度を小さくすることができる。 On the other hand, the control signals 108 and 109 are adjusted to decrease the current flowing through the
プリエンファシス強度を大きくする場合、プリエンファシス強度を小さくする場合、何れの場合であっても、抵抗２４および２５に供給される電流の和は、トランスコンダクタンスアンプ５２ａと直流レベル調整手段５３とに流れる電流の和、言い換えれば、定電流源３０の出力電流となり、直流レベルは変化することはない。 In either case of increasing the pre-emphasis intensity or decreasing the pre-emphasis intensity, the sum of the currents supplied to the
この結果、差動入力信号を２分割して、一方の差動入力信号を第１のトランスコンダクタンスアンプで差動電流出力に変換し、他方の差動入力信号をハイパスフィルタ回路を介して第２のトランスコンダクタンスアンプで差動電流出力に変換し、２つの差動電流出力をそれぞれ加算して電圧変換すると共にプリエンファシス強度調整手段が定電流を第２のトランスコンダクタンスアンプと直流レベル調整手段とに分配することにより、簡単な構成で直流レベルを変化させることなくプリエンファシス強度が可変であるプリエンファシス信号を生成することが可能になる。 As a result, the differential input signal is divided into two, one differential input signal is converted into a differential current output by the first transconductance amplifier, and the other differential input signal is converted to the second through the high-pass filter circuit. Is converted into a differential current output by the transconductance amplifier, and the two differential current outputs are added to each other for voltage conversion, and the pre-emphasis intensity adjusting means converts the constant current to the second transconductance amplifier and the DC level adjusting means. By distributing, it is possible to generate a pre-emphasis signal with a variable pre-emphasis intensity without changing the DC level with a simple configuration.
また、図５は本発明に係る他の実施例を示す構成ブロック図であり、プリエンファシス時間（プリエンファシスされている時間）を変化させることが可能なプリエンファシス回路である。 FIG. 5 is a block diagram showing the configuration of another embodiment according to the present invention, which is a pre-emphasis circuit capable of changing the pre-emphasis time (pre-emphasis time).
図５において、１３，１４，１５，１６，１７，１８，１９，２０，２１，２２，２４，２５，２６，２７，２８，２９，３０，５０，５２ａ，５３，５４，１０４，１０５，１０８及び１０９は図４と同一符号を付してあり、３１及び３２はスイッチ回路、３３及び３４は容量、１０６ｂ及び１０７ｂは差動出力信号である。 In FIG. 5, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 24, 25, 26, 27, 28, 29, 30, 50, 52a, 53, 54, 104, 105,
また、容量１６，１７，３３及び３４、抵抗１８及び１９、定電圧源２０、並びに、スイッチ回路３１及び３２は周波数特性（カットオフ周波数）が可変なハイパスフィルタ回路５５を構成している。 The
ここで、図５に示す実施例の動作を図６を用いて説明する。図６は図５に示す実施例の動作を説明するタイミング図である。但し、図２、或いは、図４に示す実施例と同様の動作に関しては説明を省略する。 Here, the operation of the embodiment shown in FIG. 5 will be described with reference to FIG. FIG. 6 is a timing chart for explaining the operation of the embodiment shown in FIG. However, the description of the same operation as that of the embodiment shown in FIG. 2 or FIG. 4 is omitted.
スイッチ回路３１及び３２は図示しない制御信号によって”ＯＮ／ＯＦＦ”を制御され、スイッチ回路３１及び３２が”ＯＦＦ”の場合、ハイパスフィルタ回路５５は、容量１６と抵抗１８、並びに、容量１７と抵抗１９によって個々のハイパスフィルタが構成される。 The
一方、スイッチ回路３１及び３２が”ＯＮ”の場合、ハイパスフィルタ回路５５は、容量１６及び容量３３の並列回路と抵抗１８、並びに、容量１７及び容量３４の並列回路と抵抗１９によって個々のハイパスフィルタが構成されることになる。 On the other hand, when the
スイッチ回路３１及び３２が”ＯＮ”の場合は、スイッチ回路３１及び３２が”ＯＦＦ”の場合と比較して容量が大きくなり、周波数特性（カットオフ周波数）が変化してプリエンファシス時間を長くすることができる。 When the
例えば、図６（ａ）はスイッチ回路３１及び３２が”ＯＦＦ”の場合（容量小）の差動出力信号を示し、また、図６（ｂ）はスイッチ回路３１及び３２が”ＯＮ”の場合（容量大）の差動出力信号を示している。 For example, FIG. 6A shows the differential output signal when the
図６中”ＰＥ１２”に示すプリエンファシス時間は、図６中”ＰＥ１１”に示すプリエンファシス時間と比較して長くなり、言い換えれば、周波数特性（カットオフ周波数）が可変なハイパスフィルタ回路５５を用いることにより。プリエンファシス時間が可変になる。 The pre-emphasis time indicated by “PE12” in FIG. 6 is longer than the pre-emphasis time indicated by “PE11” in FIG. 6, in other words, the high-pass filter circuit 55 having a variable frequency characteristic (cutoff frequency) is used. By Pre-emphasis time is variable.
この結果、差動入力信号を２分割して、一方の差動入力信号を第１のトランスコンダクタンスアンプで差動電流出力に変換し、他方の差動入力信号をハイパスフィルタ回路を介して第２のトランスコンダクタンスアンプで差動電流出力に変換し、２つの差動電流出力をそれぞれ加算して電圧変換すると共に周波数特性（カットオフ周波数）が可変なハイパスフィルタ回路を用いることにより、プリエンファシス時間が可変であるプリエンファシス信号を生成することが可能になる。 As a result, the differential input signal is divided into two, one differential input signal is converted into a differential current output by the first transconductance amplifier, and the other differential input signal is converted to the second through the high-pass filter circuit. The pre-emphasis time is converted into a differential current output by a transconductance amplifier, and the two differential current outputs are summed and converted into a voltage, and a high-pass filter circuit having a variable frequency characteristic (cut-off frequency) is used. It is possible to generate a pre-emphasis signal that is variable.
なお、図１等に示す実施例の説明に際しては、具体例としてトランジスタ（正確には、バイポーラトランジスタ）を用いているが、勿論、ＭＯＳ（Metal Oxide Semiconductor）トランジスタを用いて構成しても構わない。 In the description of the embodiment shown in FIG. 1 and the like, a transistor (precisely, a bipolar transistor) is used as a specific example, but of course, a MOS (Metal Oxide Semiconductor) transistor may be used. .
また、図４及び図５に示す実施例のプリエンファシス強度調整手段５４では、ベースにそれぞれ制御信号が印加されエミッタが相互に接続されそれぞれのコレクタから第２のトランスコンダクタンスアンプと直流レベル調整手段とに電流を出力する２つのトランジスタと、これらトランジスタのエミッタに接続された定電流源から構成されているが、リニアリティ向上のために、２つのトランジスタのエミッタと定電流源の一端の間に抵抗をそれぞれ設けても構わない。 In the pre-emphasis intensity adjusting means 54 of the embodiment shown in FIGS. 4 and 5, the control signal is applied to the bases, the emitters are connected to each other, and the second transconductance amplifier and the DC level adjusting means are connected to each collector. In order to improve linearity, a resistor is connected between the emitter of the two transistors and one end of the constant current source. Each may be provided.
また、同様に、２つのトランジスタのエミッタ間に抵抗を設けると共に、２つのトランジスタのエミッタに一端がそれぞれ接続される２つの定電流源を設ける構成であっても構わない。 Similarly, a configuration in which a resistor is provided between the emitters of the two transistors and two constant current sources each having one end connected to the emitters of the two transistors may be provided.
また、図５に示す実施例では、図４の実施例に周波数特性（カットオフ周波数）が可変なハイパスフィルタ回路を適用しているが、図２に示す実施例（プリエンファシス強度が固定のプリエンファシス回路）に周波数特性（カットオフ周波数）が可変なハイパスフィルタ回路を適用しても勿論構わない。 In the embodiment shown in FIG. 5, the high-pass filter circuit having a variable frequency characteristic (cut-off frequency) is applied to the embodiment shown in FIG. 4, but the embodiment shown in FIG. 2 (the pre-emphasis intensity is fixed). Of course, a high-pass filter circuit having a variable frequency characteristic (cut-off frequency) may be applied to the emphasis circuit.
また、図５に示す実施例では、ハイパスフィルタ回路を構成する２つの容量１６及び１７のそれぞれに対してスイッチ回路によって１つの容量を並列に接続／非接続する構成となっているが、スイッチ回路によって並列に接続／非接続される容量の数は、勿論、２以上であっても構わない。 In the embodiment shown in FIG. 5, one capacitor is connected / disconnected in parallel by the switch circuit to each of the two
１ 送信器
２ 受信器
３ 伝送線路
４，６ ドライバ回路
５ 遅延回路
７ 減算回路
８，１０，５０，５２，５２ａ トランスコンダクタンスアンプ
９，５１，５５ ハイパスフィルタ回路
１１，１２，１８，１９，２４，２５ 抵抗
１３，１４，２１，２２，２６，２７，２８，２９ トランジスタ
１５，２３，３０ 定電流源
１６，１７，３３，３４ 容量
２０ 定電圧源
３１，３２ スイッチ回路
５３ 直流レベル調整手段
５４ プリエンファシス強度調整手段
１００，１０１，１０４，１０５ 差動入力信号
１０２，１０３，１０６，１０６ａ，１０６ｂ，１０７，１０７ａ，１０７ｂ 差動出力信号
１０８，１０９ 制御信号DESCRIPTION OF SYMBOLS 1 Transmitter 2 Receiver 3 Transmission line 4,6 Driver circuit 5 Delay circuit 7
Claims (10)
Translated fromJapanese差動入力信号を差動電流出力に変換する第１のトランスコンダクタンスアンプと、
ハイパスフィルタ回路と、
このハイパスフィルタ回路を介した前記差動入力信号を差動電流出力に変換する第２のトランスコンダクタンスアンプと、
２つの前記差動電流出力をそれぞれ加算して電圧変換する第１及び第２の抵抗と
を備えたことを特徴とするプリエンファシス回路。In the pre-emphasis circuit that increases the amplitude at the signal change point,
A first transconductance amplifier that converts a differential input signal to a differential current output;
A high-pass filter circuit;
A second transconductance amplifier that converts the differential input signal through the high-pass filter circuit into a differential current output;
A pre-emphasis circuit comprising a first resistor and a second resistor for adding two differential current outputs to perform voltage conversion.
エミッタが相互に接続されそれぞれのコレクタから前記差動電流出力を出力する２つのトランジスタと、
これらトランジスタのエミッタに接続された定電流源から構成されたことを特徴とする
請求項１記載のプリエンファシス回路。The transconductance amplifier is
Two transistors having emitters connected to each other and outputting the differential current output from respective collectors;
2. A pre-emphasis circuit according to claim 1, comprising a constant current source connected to the emitters of these transistors.
差動入力信号を差動電流出力に変換する第１のトランスコンダクタンスアンプと、
ハイパスフィルタ回路と、
このハイパスフィルタ回路を介した前記差動入力信号を差動電流出力に変換する第２のトランスコンダクタンスアンプと、
２つの前記差動電流出力をそれぞれ加算して電圧変換する第１及び第２の抵抗と、
前記第１及び第２の抵抗に出力電流を出力する直流レベル調整手段と、
前記第２のトランスコンダクタンスアンプと前記直流レベル調整手段とに定電流を分配して供給するプリエンファシス強度調整手段と
を備えたことを特徴とするプリエンファシス回路。In the pre-emphasis circuit that increases the amplitude at the signal change point,
A first transconductance amplifier that converts a differential input signal to a differential current output;
A high-pass filter circuit;
A second transconductance amplifier that converts the differential input signal through the high-pass filter circuit into a differential current output;
First and second resistors for adding and converting the two differential current outputs, respectively,
DC level adjusting means for outputting an output current to the first and second resistors;
A pre-emphasis circuit comprising pre-emphasis intensity adjusting means for distributing and supplying a constant current to the second transconductance amplifier and the DC level adjusting means.
エミッタが相互に接続されそれぞれのコレクタから前記差動電流出力を出力する２つのトランジスタと、
これらトランジスタのエミッタに接続された定電流源から構成されたことを特徴とする
請求項３記載のプリエンファシス回路。The first transconductance amplifier is
Two transistors having emitters connected to each other and outputting the differential current output from respective collectors;
4. The pre-emphasis circuit according to claim 3, comprising a constant current source connected to the emitters of these transistors.
エミッタが相互に接続されそれぞれのコレクタから前記差動電流出力を出力する２つのトランジスタとから構成されたことを特徴とする
請求項３記載のプリエンファシス回路。The second transconductance amplifier is
4. The pre-emphasis circuit according to claim 3, wherein the pre-emphasis circuit is composed of two transistors that are connected to each other and that output the differential current output from each collector.
ベースにバイアス電圧が印加されエミッタが相互に接続されそれぞれのコレクタから前記第１及び第２の抵抗に出力電流を出力する２つのトランジスタとから構成されたことを特徴とする
請求項３記載のプリエンファシス回路。The DC level adjusting means is
4. A pre-transistor according to claim 3, wherein a bias voltage is applied to the base, emitters are connected to each other, and two transistors output output currents from the respective collectors to the first and second resistors. Emphasis circuit.
ベースにそれぞれ制御信号が印加されエミッタが相互に接続されそれぞれのコレクタから前記第２のトランスコンダクタンスアンプと前記直流レベル調整手段とに電流を出力する２つのトランジスタと、
これらトランジスタのエミッタに接続された定電流源から構成されたことを特徴とする
請求項３記載のプリエンファシス回路。The pre-emphasis intensity adjusting means is
Two transistors each having a control signal applied to a base and emitters connected to each other and outputting current from the respective collectors to the second transconductance amplifier and the DC level adjusting means;
4. The pre-emphasis circuit according to claim 3, comprising a constant current source connected to the emitters of these transistors.
前記差動入力信号がそれぞれ一端に接続される２つの容量と、
これら容量の他端がそれぞれ一端に接続される２つの抵抗と、
これら抵抗の他端の両方が一端に接続される定電圧源とから構成されたことを特徴とする
請求項１若しくは請求項３記載のプリエンファシス回路。The high-pass filter circuit is
Two capacitors each connected to one end of the differential input signal;
Two resistors each having the other end of the capacitor connected to one end;
4. The pre-emphasis circuit according to claim 1, wherein both of the other ends of the resistors are constituted by a constant voltage source connected to one end.
周波数特性が可変なハイパスフィルタ回路であることを特徴とする
請求項１若しくは請求項３記載のプリエンファシス回路。The high-pass filter circuit is
4. The pre-emphasis circuit according to claim 1, wherein the pre-emphasis circuit is a high-pass filter circuit having variable frequency characteristics.
前記差動入力信号がそれぞれ一端に接続される２つの容量と、
これら容量の他端がそれぞれ一端に接続される２つの抵抗と、
これら抵抗の他端の両方が一端に接続される定電圧源と、
前記２つの容量のそれぞれに設けられスイッチ回路によって並列に接続／非接続される１つ以上の容量とから構成されたことを特徴とする
請求項９記載のプリエンファシス回路。The high-pass filter circuit is
Two capacitors each connected to one end of the differential input signal;
Two resistors each having the other end of the capacitor connected to one end;
A constant voltage source in which both ends of these resistors are connected to one end;
The pre-emphasis circuit according to claim 9, wherein the pre-emphasis circuit includes one or more capacitors provided in each of the two capacitors and connected / disconnected in parallel by a switch circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007320771AJP5098617B2 (en) | 2007-12-12 | 2007-12-12 | Pre-emphasis circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007320771AJP5098617B2 (en) | 2007-12-12 | 2007-12-12 | Pre-emphasis circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009147512Atrue JP2009147512A (en) | 2009-07-02 |
| JP5098617B2 JP5098617B2 (en) | 2012-12-12 |
Family
ID=40917650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007320771AExpired - Fee RelatedJP5098617B2 (en) | 2007-12-12 | 2007-12-12 | Pre-emphasis circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5098617B2 (en) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010056620A (en)* | 2008-08-26 | 2010-03-11 | Ricoh Co Ltd | Driver circuit |
| JP2012104953A (en)* | 2010-11-08 | 2012-05-31 | Fujitsu Ltd | Emphasis signal generation circuit and signal synthesis circuit |
| JP2012161077A (en)* | 2011-01-28 | 2012-08-23 | Silicon Works Co Ltd | Pre-emphasis circuit and differential current signal transmission system |
| JP2012204948A (en)* | 2011-03-24 | 2012-10-22 | Kawasaki Microelectronics Inc | Differential output buffer |
| US8710918B2 (en) | 2011-08-30 | 2014-04-29 | Fujitsu Limited | Electronic component and reflected-wave cancelling method |
| JP2014090317A (en)* | 2012-10-30 | 2014-05-15 | Fujitsu Ltd | Light-emitting element driving circuit and light-emitting device |
| JP2015019352A (en)* | 2013-07-12 | 2015-01-29 | 富士通株式会社 | Transmitter, circuit and method having high frequency amplification |
| JP2015065687A (en)* | 2014-11-26 | 2015-04-09 | 富士通株式会社 | Signal shaping circuit |
| JP2015139039A (en)* | 2014-01-21 | 2015-07-30 | 富士通株式会社 | Emphasis signal generation circuit |
| JP2016040896A (en)* | 2014-08-13 | 2016-03-24 | 日本電信電話株式会社 | Pre-emphasis circuit and output buffer circuit |
| JP5971366B1 (en)* | 2015-02-27 | 2016-08-17 | 沖電気工業株式会社 | driver |
| JP2016534599A (en)* | 2013-10-25 | 2016-11-04 | 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． | Copper wire interface circuit |
| US9722545B2 (en) | 2013-03-04 | 2017-08-01 | Mitsubishi Electric Corporation | Emphasis circuit |
| JP2018532295A (en)* | 2015-08-25 | 2018-11-01 | クアルコム，インコーポレイテッド | Low noise amplifier and notch filter |
| JP2018198261A (en)* | 2017-05-24 | 2018-12-13 | 富士通株式会社 | Light-emitting element drive circuit, optical module, and active optical cable |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0630378A (en)* | 1992-07-08 | 1994-02-04 | Toshiba Corp | White clip / dark clip circuit |
| JPH06152340A (en)* | 1992-10-29 | 1994-05-31 | Fujitsu Ltd | Line equalizing circuit |
| JPH0766708A (en)* | 1993-08-30 | 1995-03-10 | Fujitsu Ltd | Input buffer gate |
| JP2004088693A (en)* | 2002-08-29 | 2004-03-18 | Toshiba Corp | Differential data driver circuit |
| JP2004357004A (en)* | 2003-05-29 | 2004-12-16 | Nec Electronics Corp | Transmitter circuit, transmission circuit and driving device |
| JP2005217999A (en)* | 2004-02-02 | 2005-08-11 | Hitachi Ltd | Digital data transmission circuit |
| JP2005229595A (en)* | 2004-01-26 | 2005-08-25 | Lg Electronics Inc | Emphasis circuit |
| JP2007505575A (en)* | 2003-09-11 | 2007-03-08 | ザイリンクス インコーポレイテッド | DAC-based line driver with selectable pre-emphasis signal level |
| JP2007060073A (en)* | 2005-08-23 | 2007-03-08 | Nec Electronics Corp | Output buffer circuit having de-emphasis function |
| JP2007081608A (en)* | 2005-09-13 | 2007-03-29 | Nec Electronics Corp | Output buffer circuit |
| JP2007129619A (en)* | 2005-11-07 | 2007-05-24 | National Institute Of Advanced Industrial & Technology | Equalizer circuit |
| JP2007158557A (en)* | 2005-12-02 | 2007-06-21 | Yokogawa Electric Corp | Self-excited oscillation circuit |
- 2007
- 2007-12-12JPJP2007320771Apatent/JP5098617B2/ennot_activeExpired - Fee Related
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0630378A (en)* | 1992-07-08 | 1994-02-04 | Toshiba Corp | White clip / dark clip circuit |
| JPH06152340A (en)* | 1992-10-29 | 1994-05-31 | Fujitsu Ltd | Line equalizing circuit |
| JPH0766708A (en)* | 1993-08-30 | 1995-03-10 | Fujitsu Ltd | Input buffer gate |
| JP2004088693A (en)* | 2002-08-29 | 2004-03-18 | Toshiba Corp | Differential data driver circuit |
| JP2004357004A (en)* | 2003-05-29 | 2004-12-16 | Nec Electronics Corp | Transmitter circuit, transmission circuit and driving device |
| JP2007505575A (en)* | 2003-09-11 | 2007-03-08 | ザイリンクス インコーポレイテッド | DAC-based line driver with selectable pre-emphasis signal level |
| JP2005229595A (en)* | 2004-01-26 | 2005-08-25 | Lg Electronics Inc | Emphasis circuit |
| JP2005217999A (en)* | 2004-02-02 | 2005-08-11 | Hitachi Ltd | Digital data transmission circuit |
| JP2007060073A (en)* | 2005-08-23 | 2007-03-08 | Nec Electronics Corp | Output buffer circuit having de-emphasis function |
| JP2007081608A (en)* | 2005-09-13 | 2007-03-29 | Nec Electronics Corp | Output buffer circuit |
| JP2007129619A (en)* | 2005-11-07 | 2007-05-24 | National Institute Of Advanced Industrial & Technology | Equalizer circuit |
| JP2007158557A (en)* | 2005-12-02 | 2007-06-21 | Yokogawa Electric Corp | Self-excited oscillation circuit |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010056620A (en)* | 2008-08-26 | 2010-03-11 | Ricoh Co Ltd | Driver circuit |
| JP2012104953A (en)* | 2010-11-08 | 2012-05-31 | Fujitsu Ltd | Emphasis signal generation circuit and signal synthesis circuit |
| JP2012161077A (en)* | 2011-01-28 | 2012-08-23 | Silicon Works Co Ltd | Pre-emphasis circuit and differential current signal transmission system |
| JP2012204948A (en)* | 2011-03-24 | 2012-10-22 | Kawasaki Microelectronics Inc | Differential output buffer |
| US8710918B2 (en) | 2011-08-30 | 2014-04-29 | Fujitsu Limited | Electronic component and reflected-wave cancelling method |
| JP2014090317A (en)* | 2012-10-30 | 2014-05-15 | Fujitsu Ltd | Light-emitting element driving circuit and light-emitting device |
| US9722545B2 (en) | 2013-03-04 | 2017-08-01 | Mitsubishi Electric Corporation | Emphasis circuit |
| JP2015019352A (en)* | 2013-07-12 | 2015-01-29 | 富士通株式会社 | Transmitter, circuit and method having high frequency amplification |
| JP2016534599A (en)* | 2013-10-25 | 2016-11-04 | 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． | Copper wire interface circuit |
| US9742463B2 (en) | 2013-10-25 | 2017-08-22 | Huawei Technologies Co., Ltd. | Copper wire interface circuit |
| KR101897526B1 (en)* | 2013-10-25 | 2018-10-31 | 후아웨이 테크놀러지 컴퍼니 리미티드 | Copper wire interface circuit |
| JP2015139039A (en)* | 2014-01-21 | 2015-07-30 | 富士通株式会社 | Emphasis signal generation circuit |
| JP2016040896A (en)* | 2014-08-13 | 2016-03-24 | 日本電信電話株式会社 | Pre-emphasis circuit and output buffer circuit |
| JP2015065687A (en)* | 2014-11-26 | 2015-04-09 | 富士通株式会社 | Signal shaping circuit |
| JP5971366B1 (en)* | 2015-02-27 | 2016-08-17 | 沖電気工業株式会社 | driver |
| JP2018532295A (en)* | 2015-08-25 | 2018-11-01 | クアルコム，インコーポレイテッド | Low noise amplifier and notch filter |
| JP2018198261A (en)* | 2017-05-24 | 2018-12-13 | 富士通株式会社 | Light-emitting element drive circuit, optical module, and active optical cable |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5098617B2 (en) | 2012-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5098617B2 (en) | Pre-emphasis circuit | |
| EP0766381B1 (en) | Improved single-ended to differential converter with relaxed common-mode input requirements | |
| JP4664835B2 (en) | Regulator structure with variable amplifier | |
| WO2017014262A1 (en) | Analog multiplexer core circuit and analog multiplexer circuit | |
| US12149219B2 (en) | Transconductor circuitry with adaptive biasing | |
| US7696822B2 (en) | Amplifying circuit and associated linearity improving method | |
| JP2019041155A (en) | OTA circuit and filter | |
| JP4763662B2 (en) | Transimpedance amplifier | |
| US6972624B1 (en) | Low-voltage high dynamic range variable-gain amplifier | |
| US7477103B2 (en) | Amplifier circuit | |
| JP2010220195A (en) | Current conveyor based instrumentation amplifier | |
| US8680919B2 (en) | Impedance adjustments in amplifiers | |
| JP5238604B2 (en) | Voltage conversion circuit and wireless communication device | |
| CN101171745B (en) | Receiver having a gain-controllable input amplifier | |
| US20160181997A1 (en) | Signal amplifying circuit | |
| US10003304B2 (en) | Operational amplifier and method for reducing offset voltage of operational amplifier | |
| CN101453195A (en) | Method for improving common mode feedback stability by using grounding capacitor | |
| JP4613495B2 (en) | Preamplifier | |
| JP4571145B2 (en) | Transconductance circuit | |
| JP5007937B2 (en) | Attenuator | |
| CN112865730B (en) | Class-D amplifier circuit and audio amplification method | |
| JP4721928B2 (en) | Variable transconductor | |
| CN218499143U (en) | Inverting circuit, modulation circuit, modulator, transmitting device and communication system | |
| US20050063477A1 (en) | Transmitter/receiver for bidirectional communications | |
| WO2011027387A1 (en) | Amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination | Free format text:JAPANESE INTERMEDIATE CODE: A621 Effective date:20100924 | |
| A977 | Report on retrieval | Free format text:JAPANESE INTERMEDIATE CODE: A971007 Effective date:20120622 | |
| A131 | Notification of reasons for refusal | Free format text:JAPANESE INTERMEDIATE CODE: A131 Effective date:20120628 | |
| A521 | Written amendment | Free format text:JAPANESE INTERMEDIATE CODE: A523 Effective date:20120808 | |
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) | Free format text:JAPANESE INTERMEDIATE CODE: A01 Effective date:20120828 | |
| A01 | Written decision to grant a patent or to grant a registration (utility model) | Free format text:JAPANESE INTERMEDIATE CODE: A01 | |
| A61 | First payment of annual fees (during grant procedure) | Free format text:JAPANESE INTERMEDIATE CODE: A61 Effective date:20120910 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20151005 Year of fee payment:3 | |
| R150 | Certificate of patent or registration of utility model | Free format text:JAPANESE INTERMEDIATE CODE: R150 | |
| LAPS | Cancellation because of no payment of annual fees |