JP2009104455A - Clamp circuit, overvoltage protection circuit using the same, and electronic equipment using the same - Google Patents

Abstract

<P>PROBLEM TO BE SOLVED: To reduce a circuit area of a clamp circuit. <P>SOLUTION: An output transistor 46 is an NPN type bipolar transistor and voltage Vdc to be clamped is applied to a collector. A first resistor R1 is provided between a base and a collector of the output transistor 46. A plurality of diodes D1 to D5 are provided between the base and a ground terminal of the output transistor 46, and are connected in the direction in which a cathode is used as a ground terminal. A current source 48 supplies current to the base of the output transistor 46. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

Translated fromJapanese

本発明は、クランプ回路に関する。  The present invention relates to a clamp circuit.

半導体集積回路に利用される回路素子は、耐圧を超える電圧が印加されると、正常な機能が実行できなくなる。外部電源を利用して動作する電子機器、特に乾電池を利用した緊急用の電源や、品質の悪いＵＳＢ（Universal Serial Bus）電源の利用が想定される機器においては、定格外の高電圧が印加される可能性があるため、過電圧から回路素子を保護するため回路が必要となる。過電圧から回路素子を保護する目的で、クランプ回路が利用される。
特開平７−２８８４５６号公報特開平７−２９７３５８号公報特開２００６−３２０１９４号公報特開２００７−９７２５１号公報特開２００７−７４７９７号公報A circuit element used for a semiconductor integrated circuit cannot execute a normal function when a voltage exceeding a withstand voltage is applied. Electronic devices that operate using an external power source, especially emergency power sources that use dry batteries, or devices that are expected to use poor quality USB (Universal Serial Bus) power sources, are subject to high voltages that are not rated. Therefore, a circuit is required to protect circuit elements from overvoltage. A clamp circuit is used for the purpose of protecting circuit elements from overvoltage.
JP-A-7-288456 JP-A-7-297358 JP 2006-320194 A JP 2007-97251 A JP 2007-74797 A

ここで、ツェナーダイオードのツェナー電圧、あるいは多段接続された複数のダイオードの順方向電圧Ｖｆを利用してクランプ対象の電圧をクランプする回路について考察する。図１は、クランプ回路の構成を示す回路図である。図１のクランプ回路８０は、バイポーラトランジスタ８２のベースに、多段接続されたｎ個のダイオードＤ１〜Ｄｎを接続し、エミッタフォロア形式で電圧を出力する。  Here, a circuit that clamps a voltage to be clamped using a Zener voltage of a Zener diode or a forward voltage Vf of a plurality of diodes connected in multiple stages will be considered. FIG. 1 is a circuit diagram showing a configuration of a clamp circuit. Aclamp circuit 80 in FIG. 1 connects n diodes D1 to Dn connected in multiple stages to the base of abipolar transistor 82, and outputs a voltage in the form of an emitter follower.

バイポーラトランジスタ８２のベース電流を供給するために、ベースコレクタ間には抵抗Ｒ１が設けられる。クランプ回路に重い負荷が接続される場合、バイポーラトランジスタのベース電流が大きくなる。このベース電流は抵抗Ｒ１を介して供給されるため、その抵抗値を小さく設計する必要がある。クランプ対象の入力電圧Ｖｄｃが過電圧となると、トランジスタ８２のベース電圧は、ｎ×Ｖｆにクランプされる。Ｖｆはダイオードの順方向電圧である。この状態で抵抗Ｒ１の両端には、Ｖｄｃ−ｎ×Ｖｆの電圧が印加されるから、抵抗Ｒ１には、（Ｖｄｃ−ｎ×Ｖｆ）／Ｒ１の電流が流れる。  In order to supply the base current of thebipolar transistor 82, a resistor R1 is provided between the base collector. When a heavy load is connected to the clamp circuit, the base current of the bipolar transistor increases. Since this base current is supplied via the resistor R1, it is necessary to design the resistance value to be small. When the input voltage Vdc to be clamped becomes an overvoltage, the base voltage of thetransistor 82 is clamped to n × Vf. Vf is the forward voltage of the diode. In this state, since a voltage of Vdc−n × Vf is applied to both ends of the resistor R1, a current of (Vdc−n × Vf) / R1 flows through the resistor R1.

したがって、抵抗Ｒ１の抵抗値を小さく設計すると、クランプ対象の入力電圧Ｖｄｃが上昇したときに、抵抗Ｒ１およびダイオードＤ１〜Ｄｎに大電流が流れることになる。つまり、抵抗Ｒ１は大電流に耐えうるように、抵抗の幅を広く設計する必要があり、回路面積が増大するという問題がある。ダイオードＤ１〜Ｄｎについても大電流に耐えうるように、大面積の素子を用いる必要があった。  Therefore, if the resistance value of the resistor R1 is designed to be small, a large current flows through the resistor R1 and the diodes D1 to Dn when the input voltage Vdc to be clamped rises. In other words, the resistor R1 needs to be designed to have a wide width so that it can withstand a large current, which increases the circuit area. For the diodes D1 to Dn, it is necessary to use elements having a large area so as to withstand a large current.

本発明はかかる課題に鑑みてなされたものであり、その目的は、クランプ回路の回路面積の削減にある。  The present invention has been made in view of such problems, and an object thereof is to reduce the circuit area of the clamp circuit.

本発明のある態様のクランプ回路は、コレクタにクランプ対象の電圧が印加されたＮＰＮ型バイポーラトランジスタの出力トランジスタと、出力トランジスタのベースコレクタ間に設けられた第１抵抗と、出力トランジスタのベースと固定電圧端子の間に設けられ、カソードが固定電圧端子となる向きで接続された複数のダイオードと、出力トランジスタのベースに電流を供給する電流源と、を備える。  A clamp circuit according to an aspect of the present invention includes an output transistor of an NPN bipolar transistor in which a voltage to be clamped is applied to a collector, a first resistor provided between a base collector of the output transistor, and a base of the output transistor. A plurality of diodes provided between the voltage terminals and connected in a direction in which the cathode becomes the fixed voltage terminal, and a current source that supplies current to the base of the output transistor.

この態様によると、第１抵抗とは別に電流源を設けることにより、第１抵抗による電流供給能力を下げることができる。その結果第１抵抗の抵抗値を高くすることができ、回路面積を低減できる。  According to this aspect, by providing the current source separately from the first resistor, the current supply capability by the first resistor can be lowered. As a result, the resistance value of the first resistor can be increased, and the circuit area can be reduced.

電流源は、複数のダイオードに生ずる電圧降下に応じた電流を出力トランジスタのベースに供給してもよい。この場合、クランプ対象の電圧が印加されてダイオードに電圧降下が発生すると、電流源を起動させることができる。  The current source may supply a current corresponding to a voltage drop generated in the plurality of diodes to the base of the output transistor. In this case, when a voltage to be clamped is applied and a voltage drop occurs in the diode, the current source can be activated.

複数のダイオードのひとつは、ベースコレクタ間が接続された第１バイポーラトランジスタであってもよい。電流源は、第１バイポーラトランジスタとベースが共通に接続される第２バイポーラトランジスタを含み、当該第２バイポーラトランジスタに流れる電流に応じた電流を、出力トランジスタのベースに供給してもよい。  One of the plurality of diodes may be a first bipolar transistor in which a base collector is connected. The current source may include a second bipolar transistor whose base is commonly connected to the first bipolar transistor, and may supply a current corresponding to the current flowing through the second bipolar transistor to the base of the output transistor.

第１バイポーラトランジスタは、固定電圧端子から２つめのダイオードであってもよい。電流源は、第２バイポーラトランジスタのエミッタと固定電圧端子の間に設けられた第２抵抗と、第２バイポーラトランジスタに流れる電流をコピーするカレントミラー回路と、をさらに含み、カレントミラー回路の出力電流を、出力トランジスタのベースに供給してもよい。  The first bipolar transistor may be a second diode from the fixed voltage terminal. The current source further includes a second resistor provided between the emitter of the second bipolar transistor and the fixed voltage terminal, and a current mirror circuit that copies a current flowing through the second bipolar transistor, and an output current of the current mirror circuit May be supplied to the base of the output transistor.

クランプ回路は、第１バイポーラトランジスタのベースと出力トランジスタのベースの間に設けられた第３抵抗をさらに備えてもよい。  The clamp circuit may further include a third resistor provided between the base of the first bipolar transistor and the base of the output transistor.

本発明の別の態様は、過電圧保護回路である。この過電圧保護回路は、外部から入力電圧が入力される入力端子と、出力電圧を出力するための出力端子と、入力端子と出力端子の間に設けられたＮチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）のスイッチトランジスタと、入力電圧を所定のクランプ電圧以下にクランプする上述のいずれかのクランプ回路と、クランプ回路の出力電圧を昇圧し、スイッチトランジスタのゲートに出力するチャージポンプ回路と、入力電圧を所定の過電圧しきい値電圧と比較し、入力電圧が過電圧しきい値電圧より低いとき、チャージポンプ回路に昇圧動作を指示する過電圧監視部と、を備える。  Another aspect of the present invention is an overvoltage protection circuit. This overvoltage protection circuit includes an input terminal to which an input voltage is input from the outside, an output terminal for outputting an output voltage, and an N-channel MOSFET (Metal Oxide Semiconductor Field Effect Transistor) provided between the input terminal and the output terminal. ) Switch transistor, any of the above-described clamp circuits that clamp the input voltage below a predetermined clamp voltage, a charge pump circuit that boosts the output voltage of the clamp circuit and outputs it to the gate of the switch transistor, and the input voltage An overvoltage monitoring unit that, when compared with a predetermined overvoltage threshold voltage, instructs the charge pump circuit to perform a boost operation when the input voltage is lower than the overvoltage threshold voltage.

クランプ電圧は、スイッチトランジスタのゲートソース間耐圧をＶｇｓｔ、チャージポンプ回路の昇圧率をαとするとき、（α−１）×Ｖｇｓｔより低く設定されてもよい。  The clamp voltage may be set lower than (α−1) × Vgst, where Vgst is the gate-source breakdown voltage of the switch transistor and α is the step-up rate of the charge pump circuit.

ある態様の過電圧保護回路は、過電流検出回路をさらに備えてもよい。過電流検出回路は、ゲートが過電圧保護回路のスイッチトランジスタのゲートと共通に接続され、ドレインが過電圧保護回路の入力端子に接続されたＮチャンネルＭＯＳＦＥＴの検出トランジスタと、一端が過電圧保護回路のスイッチトランジスタのソースに接続された第１トランジスタと、制御端子が第１トランジスタと共通に接続され、一端が検出トランジスタのソースに接続された第２トランジスタと、第２トランジスタの他端と固定電圧端子の間に設けられた第４抵抗と、第４抵抗の電圧降下を所定のしきい値電圧と比較する電圧比較部と、第１トランジスタの他端に接続され、第１トランジスタにクランプ回路の出力電圧に応じたバイアス電流を供給するバイアス回路と、を含んでもよい。
この回路によれば、入力電圧が増加しても、第１トランジスタに流れるバイアス電流はある値でクランプされる。その結果、入力電圧の変動に対する第１トランジスタおよび第２トランジスタのバイアス状態の変動を抑制し、第４抵抗に生ずる電圧降下と検出トランジスタに流れる電流との間に良好なリニアリティを持たせることができる。The overvoltage protection circuit according to an aspect may further include an overcurrent detection circuit. The overcurrent detection circuit includes an N-channel MOSFET detection transistor whose gate is commonly connected to the gate of the switch transistor of the overvoltage protection circuit, and whose drain is connected to the input terminal of the overvoltage protection circuit, and one end of which is a switch transistor of the overvoltage protection circuit A first transistor connected to the source of the first transistor, a control terminal connected in common with the first transistor, one end connected to the source of the detection transistor, and the other end of the second transistor between the fixed voltage terminal Connected to the other end of the first transistor, and to the output voltage of the clamp circuit connected to the other end of the first transistor, the voltage comparison unit for comparing the voltage drop of the fourth resistor with a predetermined threshold voltage And a bias circuit for supplying a corresponding bias current.
According to this circuit, even if the input voltage increases, the bias current flowing through the first transistor is clamped at a certain value. As a result, fluctuations in the bias state of the first transistor and the second transistor with respect to fluctuations in the input voltage can be suppressed, and a good linearity can be provided between the voltage drop generated in the fourth resistor and the current flowing through the detection transistor. .

バイアス回路は、第１トランジスタの他端と固定電圧端子の間に設けられた第３トランジスタと、制御端子が第３トランジスタの制御端子と共通に接続され、カレントミラー回路を構成する第４トランジスタと、第４トランジスタの高電位側の端子とクランプ回路の出力端子の間に設けられた第５抵抗と、を含んでもよい。バイアス回路はさらに、第５抵抗と直列に少なくとも一つのダイオードをさらに含んでもよい。
第５抵抗にはクランプ回路の出力電圧に応じた電圧降下が発生するため、バイアス電流をクランプ回路の出力電圧に応じた電流値に設定することができる。The bias circuit includes a third transistor provided between the other end of the first transistor and the fixed voltage terminal, a fourth transistor having a control terminal commonly connected to the control terminal of the third transistor, and constituting a current mirror circuit. And a fifth resistor provided between the high potential side terminal of the fourth transistor and the output terminal of the clamp circuit. The bias circuit may further include at least one diode in series with the fifth resistor.
Since a voltage drop corresponding to the output voltage of the clamp circuit occurs in the fifth resistor, the bias current can be set to a current value corresponding to the output voltage of the clamp circuit.

本発明のさらに別の態様は、電子機器である。この電子機器は、外部電源が着脱可能なコネクタと、２次電池と、コネクタが入力端子に接続された過電圧保護回路と、過電圧保護回路の出力電圧を利用して２次電池を充電する充電回路と、を備える。  Yet another embodiment of the present invention is an electronic device. This electronic device includes a connector to which an external power source can be attached and detached, a secondary battery, an overvoltage protection circuit in which the connector is connected to an input terminal, and a charging circuit that charges the secondary battery using the output voltage of the overvoltage protection circuit. And comprising.

過電圧保護回路は、ひとつの半導体基板上に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。  The overvoltage protection circuit may be integrated on a single semiconductor substrate. “Integrated integration” includes the case where all of the circuit components are formed on a semiconductor substrate and the case where the main components of the circuit are integrated. A resistor, a capacitor, or the like may be provided outside the semiconductor substrate.

本発明の別の態様は、電子機器である。この電子機器は、外部電源が着脱可能なコネクタと、２次電池と、コネクタが入力端子に接続された上述の過電圧保護回路と、過電圧保護回路の出力電圧を利用して２次電池を充電する充電回路と、を備える。  Another embodiment of the present invention is an electronic device. This electronic device charges a secondary battery by using a connector to which an external power supply can be attached, a secondary battery, the above-described overvoltage protection circuit in which the connector is connected to an input terminal, and an output voltage of the overvoltage protection circuit. A charging circuit.

なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。  Note that any combination of the above-described constituent elements and the constituent elements and expressions of the present invention replaced with each other among methods, apparatuses, systems, etc. are also effective as an aspect of the present invention.

本発明によれば、クランプ回路の面積を低減できる。  According to the present invention, the area of the clamp circuit can be reduced.

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。  The present invention will be described below based on preferred embodiments with reference to the drawings. The same or equivalent components, members, and processes shown in the drawings are denoted by the same reference numerals, and repeated descriptions are omitted as appropriate. The embodiments do not limit the invention but are exemplifications, and all features and combinations thereof described in the embodiments are not necessarily essential to the invention.

本明細書において、「部材Ａが部材Ｂに接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。  In this specification, “the state in which the member A is connected to the member B” means that the member A and the member B are physically directly connected, or the member A and the member B are in an electrically connected state. It includes the case of being indirectly connected through another member that does not affect the above. Similarly, “the state in which the member C is provided between the member A and the member B” refers to the case where the member A and the member C or the member B and the member C are directly connected, as well as an electrical condition. It includes the case of being indirectly connected through another member that does not affect the connection state.

図２は、実施の形態に係るクランプ回路４０の構成を示す回路図である。クランプ回路４０は、入力端子４２に入力されたクランプ対象の電圧（入力電圧という）Ｖｄｃを所定のクランプ電圧Ｖｃｌ以下にクランプし、出力端子４４から出力する。
クランプ回路４０は、出力トランジスタ４６、第１抵抗Ｒ１、第３抵抗Ｒ３、ダイオードＤ１〜Ｄ５、電流源４８を備える。FIG. 2 is a circuit diagram illustrating a configuration of theclamp circuit 40 according to the embodiment. Theclamp circuit 40 clamps a voltage to be clamped (referred to as input voltage) Vdc input to theinput terminal 42 to a predetermined clamp voltage Vcl or less, and outputs the clamped voltage from theoutput terminal 44.
Theclamp circuit 40 includes anoutput transistor 46, a first resistor R1, a third resistor R3, diodes D1 to D5, and acurrent source 48.

出力トランジスタＱ１はＮＰＮ型のバイポーラトランジスタであって、コレクタが入力端子４２に接続され、クランプ対象の入力電圧Ｖｄｃが印加される。第１抵抗Ｒ１は、出力トランジスタＱ１のベースコレクタ間に設けられる。ダイオードＤ１〜Ｄ５は、出力トランジスタＱ１のベースと固定電圧端子である接地端子の間に直列に設けられ、カソードが接地端子となる向きで多段接続される。電流源４８は、出力トランジスタＱ１のベースに電流Ｉｃを供給する。  The output transistor Q1 is an NPN-type bipolar transistor, the collector is connected to theinput terminal 42, and the input voltage Vdc to be clamped is applied. The first resistor R1 is provided between the base collector of the output transistor Q1. The diodes D1 to D5 are provided in series between the base of the output transistor Q1 and a ground terminal that is a fixed voltage terminal, and are connected in multiple stages in such a direction that the cathode becomes the ground terminal. Thecurrent source 48 supplies a current Ic to the base of the output transistor Q1.

出力トランジスタ４６のベース電圧は、５つのダイオードＤ１〜Ｄ５によって、５×Ｖｆ以下にクランプされる。出力トランジスタ４６はエミッタフォロア形式であるから、出力端子４４の電圧は、５×Ｖｆ−Ｖｂｅ以下にクランプされる。Ｖｂｅ≒Ｖｆであるから、出力端子４４の電圧は、クランプ電圧Ｖｃｌ＝４×Ｖｆ以下にクランプされる。  The base voltage of theoutput transistor 46 is clamped to 5 × Vf or less by the five diodes D1 to D5. Since theoutput transistor 46 is an emitter follower type, the voltage at theoutput terminal 44 is clamped to 5 × Vf−Vbe or less. Since Vbe≈Vf, the voltage at theoutput terminal 44 is clamped to the clamp voltage Vcl = 4 × Vf or less.

電流源４８を設けることにより、第１抵抗Ｒ１を介して出力トランジスタＱ１のベースに供給すべき電流が低減されるため、第１抵抗Ｒ１の抵抗値を大きく設計することができる。つまり、抵抗の長さを短くすることができ、回路面積を低減することができる。別の観点から見れば、第１抵抗Ｒ１の電流許容量を低減できるため、抵抗の線幅を小さくでき、同一の抵抗値を得るための抵抗の長さを小さくできる。  By providing thecurrent source 48, the current to be supplied to the base of the output transistor Q1 via the first resistor R1 is reduced, so that the resistance value of the first resistor R1 can be designed large. That is, the length of the resistor can be shortened, and the circuit area can be reduced. From another point of view, since the current allowable amount of the first resistor R1 can be reduced, the line width of the resistor can be reduced, and the length of the resistor for obtaining the same resistance value can be reduced.

図１の電流源４８は、複数のダイオードＤ１〜Ｄ５に生ずる電圧降下、すなわち順方向電圧Ｖｆに比例した電流を出力トランジスタＱ１のベースに供給する。ダイオードＤ１〜Ｄ５は、ベースコレクタ間が接続されたＮＰＮ型のバイポーラトランジスタである。ダイオードＤ４を第１バイポーラトランジスタＱ１という。電流源４８は、第１バイポーラトランジスタＱ１とベースが共通に接続される第２バイポーラトランジスタＱ２を含み、第２バイポーラトランジスタＱ２に流れる電流Ｉｃ１に応じた電流Ｉｃを、出力トランジスタ４６のベースに供給する。  Thecurrent source 48 in FIG. 1 supplies a voltage drop generated in the plurality of diodes D1 to D5, that is, a current proportional to the forward voltage Vf, to the base of the output transistor Q1. The diodes D1 to D5 are NPN-type bipolar transistors in which the base collector is connected. The diode D4 is referred to as a first bipolar transistor Q1. Thecurrent source 48 includes a second bipolar transistor Q2 whose base is commonly connected to the first bipolar transistor Q1, and supplies a current Ic corresponding to the current Ic1 flowing through the second bipolar transistor Q2 to the base of theoutput transistor 46. .

第１バイポーラトランジスタＱ１は、固定電圧端子から２つめのダイオードＤ４である。電流源４８は、第２バイポーラトランジスタＱ２のエミッタと接地端子の間に設けられた第２抵抗Ｒ２と、第２バイポーラトランジスタＱ２に流れる電流をコピーするカレントミラー回路Ｑ３、Ｑ４と、を含む。電流源４８は、カレントミラー回路Ｑ３、Ｑ４の出力電流Ｉｃを、出力トランジスタ４６のベースに供給する。  The first bipolar transistor Q1 is the second diode D4 from the fixed voltage terminal. Thecurrent source 48 includes a second resistor R2 provided between the emitter of the second bipolar transistor Q2 and the ground terminal, and current mirror circuits Q3 and Q4 for copying a current flowing through the second bipolar transistor Q2. Thecurrent source 48 supplies the output current Ic of the current mirror circuits Q3 and Q4 to the base of theoutput transistor 46.

第２バイポーラトランジスタＱ２のベース電圧は、ダイオードＤ４、Ｄ５の２段分の順方向電圧２×Ｖｆとなる。したがって、第２抵抗Ｒ２には順方向電圧Ｖｆが印加される。第２抵抗Ｒ２および第２バイポーラトランジスタＱ２には、Ｖｆ／Ｒ２で与えられる電流Ｉｃ１が流れる。トランジスタＱ３、Ｑ４はＰＮＰ型バイポーラトランジスタであって、カレントミラー回路を構成し、電流Ｉｃ１を定数倍した電流Ｉｃを出力トランジスタ４６のベースへと出力する。  The base voltage of the second bipolar transistor Q2 is the forward voltage 2 × Vf for the two stages of the diodes D4 and D5. Accordingly, the forward voltage Vf is applied to the second resistor R2. A current Ic1 given by Vf / R2 flows through the second resistor R2 and the second bipolar transistor Q2. Transistors Q3 and Q4 are PNP-type bipolar transistors that constitute a current mirror circuit, and output a current Ic that is a constant multiple of the current Ic1 to the base of theoutput transistor 46.

第３抵抗Ｒ３は、第１バイポーラトランジスタＱ１のベース（ダイオードＤ４のアノード）と出力トランジスタ４６のベースの間に設けられる。  The third resistor R3 is provided between the base of the first bipolar transistor Q1 (the anode of the diode D4) and the base of theoutput transistor 46.

図２のクランプ回路４０によれば、ダイオードの順方向電圧Ｖｆに比例した電流Ｉｃを、出力トランジスタ４６のベースに供給することができる。
電流源４８をダイオードＤ１〜Ｄ５とは無関係にバンドギャップレギュレータなどを利用して構成した場合について検討する。この場合、バンドギャップレギュレータに過電圧が印加されないように、バンドギャップレギュレータを出力端子４４側に設ける必要があるが、そうすると、バンドギャップレギュレータが起動せずに、出力トランジスタ４６に電流Ｉｃを供給できないおそれがある。これに対して、図２のクランプ回路では、入力電圧Ｖｄｃをクランプするためのダイオードを利用して電流Ｉｃを生成するため、クランプ回路４０が動作するときには、安定的に電流Ｉｃを出力トランジスタ４６のベースに供給できる。According to theclamp circuit 40 of FIG. 2, the current Ic proportional to the forward voltage Vf of the diode can be supplied to the base of theoutput transistor 46.
Consider a case where thecurrent source 48 is configured using a band gap regulator or the like regardless of the diodes D1 to D5. In this case, it is necessary to provide the bandgap regulator on theoutput terminal 44 side so that an overvoltage is not applied to the bandgap regulator, but in this case, the bandgap regulator does not start and current Ic may not be supplied to theoutput transistor 46. There is. On the other hand, in the clamp circuit of FIG. 2, a current Ic is generated using a diode for clamping the input voltage Vdc. Therefore, when theclamp circuit 40 operates, the current Ic is stably supplied to theoutput transistor 46. Can be supplied to the base.

別の観点から見れば、電流源４８は、ダイオードＤ１〜Ｄ５に電圧降下が発生しているときのみ動作し、それ以外のときは動作しないため、不要な消費電力を低減できる。  From another point of view, thecurrent source 48 operates only when a voltage drop occurs in the diodes D1 to D5, and does not operate at other times, so that unnecessary power consumption can be reduced.

次に、図２のクランプ回路４０のアプリケーションの一例を説明する。図３は、図２のクランプ回路４０を利用した過電圧保護回路１００およびそれを用いた電子機器１０００の構成を示す回路図である。  Next, an example of application of theclamp circuit 40 in FIG. 2 will be described. FIG. 3 is a circuit diagram showing a configuration of anovervoltage protection circuit 100 using theclamp circuit 40 of FIG. 2 and an electronic device 1000 using the same.

電子機器１０００は、たとえば携帯電話端末や、ＰＤＡ、ノート型ＰＣなどの電池駆動型の情報端末機器である。電子機器１０００は、過電圧保護回路１００、充電回路１１２および電池１１４を備える。電子機器１０００はその他に、図示しないＣＰＵ（Central Processing Unit）、ＤＳＰ(Digital Signal Processor)、液晶パネルをはじめとするデジタル回路、アナログ回路を備える。  The electronic device 1000 is a battery-driven information terminal device such as a mobile phone terminal, PDA, or notebook PC. Electronic device 1000 includesovervoltage protection circuit 100, chargingcircuit 112, andbattery 114. In addition, the electronic device 1000 includes a CPU (Central Processing Unit), a DSP (Digital Signal Processor), a digital circuit including a liquid crystal panel, and an analog circuit (not shown).

電池１１４は、リチウムイオンやＮｉＣｄ（ニッケルカドミウム）電池などの２次電池であり、その電池電圧Ｖｂａｔが、電子機器１０００のその他の回路ブロックへと供給される。  Thebattery 114 is a secondary battery such as a lithium ion or NiCd (nickel cadmium) battery, and the battery voltage Vbat is supplied to other circuit blocks of the electronic device 1000.

電子機器１０００は、外部電源１１０が着脱可能なコネクタ２０２を備える。外部電源１１０は、たとえば商用交流電圧を直流電圧に変換するＡＣアダプタや、車載バッテリ等の電圧を降圧するＤＣ／ＤＣコンバータ、ＵＳＢ電源や乾電池を利用した緊急用電源である。外部電源１１０は電池１１４に対して直流の電源電圧Ｖｄｃを供給する。  The electronic device 1000 includes a connector 202 to which theexternal power supply 110 can be attached and detached. Theexternal power source 110 is an emergency power source using, for example, an AC adapter that converts a commercial AC voltage into a DC voltage, a DC / DC converter that steps down a voltage of an in-vehicle battery, a USB power source, or a dry battery. Theexternal power supply 110 supplies a DC power supply voltage Vdc to thebattery 114.

過電圧保護回路１００は、入力端子１０２、出力端子１０４を備え、ひとつの半導体基板上に一体集積化されている。過電圧保護回路１００は、入力電圧Ｖｄｃが所定の過電圧しきい値電圧Ｖｏｖｐより大きいとき、負荷である充電回路１１２に対する電圧供給を停止する。  Theovervoltage protection circuit 100 includes aninput terminal 102 and anoutput terminal 104, and is integrated on a single semiconductor substrate. When the input voltage Vdc is higher than a predetermined overvoltage threshold voltage Vovp, theovervoltage protection circuit 100 stops voltage supply to the chargingcircuit 112 that is a load.

過電圧保護回路１００は、スイッチトランジスタＭ１、チャージポンプ回路１０、過電圧監視部２０、クランプ回路４０を備える。  Theovervoltage protection circuit 100 includes a switch transistor M1, acharge pump circuit 10, anovervoltage monitoring unit 20, and aclamp circuit 40.

スイッチトランジスタＭ１は、ＮチャンネルＭＯＳＦＥＴであって入力端子１０２と出力端子１０４の間に設けられる。ここでは便宜的にスイッチトランジスタＭ１の出力端子１０４側の端子をソース、入力端子１０２側の端子をドレインと称する。スイッチトランジスタＭ１のバックゲートはソースに接続される。  The switch transistor M1 is an N-channel MOSFET and is provided between theinput terminal 102 and theoutput terminal 104. Here, for convenience, the terminal on theoutput terminal 104 side of the switch transistor M1 is referred to as a source, and the terminal on theinput terminal 102 side is referred to as a drain. The back gate of the switch transistor M1 is connected to the source.

クランプ回路４０は、入力電圧Ｖｄｃを所定のクランプ電圧Ｖｃｌ以下にクランプする。以下、クランプ回路４０の出力電圧をクランプ入力電圧Ｖｄｃ２と称す。  Theclamp circuit 40 clamps the input voltage Vdc below a predetermined clamp voltage Vcl. Hereinafter, the output voltage of theclamp circuit 40 is referred to as a clamp input voltage Vdc2.

クランプ電圧Ｖｃｌは、スイッチトランジスタＭ１のゲートソース間耐圧をＶｇｓｔ、チャージポンプ回路１０の昇圧率をαとするとき、（α−１）×Ｖｇｓｔより低く設定される。  The clamp voltage Vcl is set lower than (α−1) × Vgst, where Vgst is the gate-source breakdown voltage of the switch transistor M1 and α is the step-up rate of thecharge pump circuit 10.

チャージポンプ回路１０は、クランプ回路４０の出力電圧Ｖｄｃ２を昇圧し、スイッチトランジスタＭ１のゲートに出力する。チャージポンプ回路１０の昇圧率αは、スイッチトランジスタＭ１がフルオンするように設定する。スイッチトランジスタＭ１がフルオンする条件は、スイッチトランジスタＭ１のゲートソース間しきい値電圧Ｖｔを用いて、
α×Ｖｄｃ２−Ｖｄｃ≧Ｖｔ
である。Ｖｄｃ２≒Ｖｄｃと近似すれば、
α≧Ｖｔ／Ｖｄｃ＋１
を得る。たとえば、Ｖｔ＝５Ｖに対して、入力電圧Ｖｄｃが５Ｖ以上で入力される場合、昇圧率２倍のチャージポンプ回路を利用すればよい。ただしチャージポンプ回路１０の昇圧率は任意であり、昇圧率が切りかえ可能であってもよい。Thecharge pump circuit 10 boosts the output voltage Vdc2 of theclamp circuit 40 and outputs it to the gate of the switch transistor M1. The step-up rate α of thecharge pump circuit 10 is set so that the switch transistor M1 is fully turned on. The condition that the switch transistor M1 is fully turned on is that the threshold voltage Vt between the gate and source of the switch transistor M1 is used.
α × Vdc2−Vdc ≧ Vt
It is. If approximated to Vdc2≈Vdc,
α ≧ Vt /Vdc + 1
Get. For example, when the input voltage Vdc is 5 V or higher with respect to Vt = 5 V, a charge pump circuit having a double boost rate may be used. However, the boosting rate of thecharge pump circuit 10 is arbitrary, and the boosting rate may be switched.

過電圧監視部２０は、入力電圧Ｖｄｃを所定の過電圧しきい値電圧Ｖｏｖｐと比較し、比較結果に応じた制御信号Ｓ１を出力する。過電圧監視部２０は、入力電圧Ｖｄｃが過電圧しきい値電圧Ｖｏｖｐより低いとき、チャージポンプ回路１０に昇圧動作を指示する。反対に入力電圧Ｖｄｃが過電圧しきい値電圧Ｖｏｖｐより高いとき、チャージポンプ回路１０に昇圧動作の停止を指示する。  Theovervoltage monitoring unit 20 compares the input voltage Vdc with a predetermined overvoltage threshold voltage Vovp, and outputs a control signal S1 according to the comparison result. Theovervoltage monitoring unit 20 instructs thecharge pump circuit 10 to perform a boosting operation when the input voltage Vdc is lower than the overvoltage threshold voltage Vovp. Conversely, when the input voltage Vdc is higher than the overvoltage threshold voltage Vovp, thecharge pump circuit 10 is instructed to stop the boosting operation.

図３の過電圧保護回路１００によれば、入力電圧Ｖｄｃが過電圧しきい値電圧Ｖｏｖｐを超えると、スイッチトランジスタＭ１のゲート電圧Ｖｇが印加されず、入力端子１０２と出力端子１０４間がスイッチトランジスタＭ１によって遮断される。つまりスイッチ素子としてＮチャンネルＭＯＳＦＥＴを用い、ゲート電圧をチャージポンプ回路によって供給することにより、過電圧保護を実現できる。ＮチャンネルＭＯＳＦＥＴは、同等の性能を有するＰチャンネルＭＯＳＦＥＴに比べて高耐圧であり、また小面積であるため、ＰチャンネルＭＯＳＦＥＴを用いた過電圧保護回路に比べて耐圧や面積を改善できる。  According to theovervoltage protection circuit 100 of FIG. 3, when the input voltage Vdc exceeds the overvoltage threshold voltage Vovp, the gate voltage Vg of the switch transistor M1 is not applied, and theinput transistor 102 and theoutput terminal 104 are connected by the switch transistor M1. Blocked. That is, overvoltage protection can be realized by using an N-channel MOSFET as a switching element and supplying a gate voltage by a charge pump circuit. Since the N-channel MOSFET has a higher breakdown voltage and a smaller area than a P-channel MOSFET having the same performance, the breakdown voltage and area can be improved as compared to an overvoltage protection circuit using the P-channel MOSFET.

また、チャージポンプ回路１０の昇圧対象である入力電圧Ｖｄｃを、クランプ回路４０によってクランプすることにより、スイッチトランジスタＭ１のゲート電圧Ｖｇが過電圧となるのを抑制できる。半導体製造プロセスによっては、ＮチャンネルＭＯＳＦＥＴであっても、ゲートソース間耐圧が低い場合があるため、ゲート電圧Ｖｇを抑制することによって、ゲートソース間に過電圧が印加されるのを防止できる。これによってスイッチトランジスタＭ１のゲートソース間耐圧によって設計条件を拘束されなくなるため、半導体製造プロセスの選択の自由度が高まるという利点がある。  Further, by clamping the input voltage Vdc, which is the boost target of thecharge pump circuit 10, by theclamp circuit 40, it is possible to suppress the gate voltage Vg of the switch transistor M1 from becoming an overvoltage. Depending on the semiconductor manufacturing process, even with an N-channel MOSFET, the gate-source breakdown voltage may be low, so that an overvoltage can be prevented from being applied between the gate and source by suppressing the gate voltage Vg. As a result, the design condition is not constrained by the gate-source breakdown voltage of the switch transistor M1, which has the advantage of increasing the degree of freedom in selecting the semiconductor manufacturing process.

図４は、図３の過電圧保護回路１００の変形例を示す回路図である。図４の過電圧保護回路１００ａは、図３の構成に加えてさらに過電流検出回路６０を備える。図４において、図３と共通する回路ブロックは省略される。  FIG. 4 is a circuit diagram showing a modification of theovervoltage protection circuit 100 of FIG. Theovervoltage protection circuit 100a of FIG. 4 further includes anovercurrent detection circuit 60 in addition to the configuration of FIG. In FIG. 4, circuit blocks common to FIG. 3 are omitted.

過電流検出回路６０は、検出トランジスタＭ２、第１トランジスタ６２、第２トランジスタ６４、バイアス回路６６、電圧比較部７０を含む。
検出トランジスタＭ２はスイッチトランジスタＭ１と同型のトランジスタ、すなわちＮチャンネルＭＯＳＦＥＴであって、ゲートがスイッチトランジスタＭ１のゲートと共通に接続され、ドレインが過電圧保護回路１００ａの入力端子１０２に接続される。スイッチトランジスタＭ１、検出トランジスタＭ２のサイズ比を、１：αとする。たとえばα＝１／１０００程度とする。Theovercurrent detection circuit 60 includes a detection transistor M2, afirst transistor 62, asecond transistor 64, abias circuit 66, and avoltage comparison unit 70.
The detection transistor M2 is a transistor of the same type as the switch transistor M1, that is, an N-channel MOSFET, and has a gate commonly connected to the gate of the switch transistor M1 and a drain connected to theinput terminal 102 of theovervoltage protection circuit 100a. The size ratio of the switch transistor M1 and the detection transistor M2 is 1: α. For example, α is about 1/1000.

第１トランジスタ６２は、ＰチャンネルＭＯＳＦＥＴであって、一端（ソース）がスイッチトランジスタＭ１のソースに接続される。第２トランジスタ６４は第１トランジスタ６２と同型のトランジスタ、つまりＰチャンネルＭＯＳＦＥＴであって、制御端子（ゲート）が第１トランジスタ６２と共通に接続され、一端（ソース）が検出トランジスタＭ２のソースに接続される。第１トランジスタ６２のゲートは、そのドレインとも接続される。  Thefirst transistor 62 is a P-channel MOSFET, and one end (source) is connected to the source of the switch transistor M1. Thesecond transistor 64 is a transistor of the same type as thefirst transistor 62, that is, a P-channel MOSFET. The control terminal (gate) is connected in common with thefirst transistor 62, and one end (source) is connected to the source of the detection transistor M2. Is done. The gate of thefirst transistor 62 is also connected to its drain.

第４抵抗Ｒ４は、第２トランジスタ６４の他端（ドレイン）と接地端子の間に設けられる。電圧比較部７０は、第４抵抗Ｒ４の電圧降下Ｖｘを過電流しきい値に対応する所定のしきい値電圧（過電圧しきい値電圧）Ｖｏｃｐと比較する。  The fourth resistor R4 is provided between the other end (drain) of thesecond transistor 64 and the ground terminal. Thevoltage comparison unit 70 compares the voltage drop Vx of the fourth resistor R4 with a predetermined threshold voltage (overvoltage threshold voltage) Vocp corresponding to the overcurrent threshold.

たとえば電圧比較部７０は、トランジスタ７２、抵抗７４、バッファ７６を含む。第４抵抗Ｒ４の電圧降下Ｖｘが、トランジスタ７２のベースエミッタ間順方向電圧Ｖｆより小さいとき、トランジスタ７２はオフ、大きいときトランジスタ７２はオンとなる。つまり過電圧しきい値電圧Ｖｏｃｐ＝Ｖｆとなる。  For example, thevoltage comparison unit 70 includes atransistor 72, a resistor 74, and abuffer 76. When the voltage drop Vx of the fourth resistor R4 is smaller than the base-emitter forward voltage Vf of thetransistor 72, thetransistor 72 is turned off, and when it is larger, thetransistor 72 is turned on. That is, the overvoltage threshold voltage Vocp = Vf.

トランジスタ７２のコレクタ電圧は、Ｖｘ＞Ｖｆのときローレベル、Ｖｘ＜Ｖｆのときハイレベルとなる。バッファ７６は、トランジスタ７２のコレクタ電圧に応じたカレントリミット信号Ｓｃを出力する。カレントリミット信号Ｓｃは、過電流状態においてハイレベルとなる。なお電圧比較部７０は電圧降下Ｖｘを所定の基準電圧と比較するコンパレータを用いて構成してもよい。  The collector voltage of thetransistor 72 is low when Vx> Vf, and high when Vx <Vf. Thebuffer 76 outputs a current limit signal Sc corresponding to the collector voltage of thetransistor 72. The current limit signal Sc is at a high level in an overcurrent state. Thevoltage comparison unit 70 may be configured using a comparator that compares the voltage drop Vx with a predetermined reference voltage.

つまり過電流検出回路６０は、検出電流Ｉｄｅｔが、
Ｉｏｃｐ＝Ｖｏｃｐ／Ｒ４＝Ｖｆ／Ｒ４
で与えられるリミットレベルを超えると、過電流状態と判定する。That is, theovercurrent detection circuit 60 determines that the detection current Idet is
Iocp = Vocp / R4 = Vf / R4
When the limit level given in is exceeded, an overcurrent state is determined.

バイアス回路６６は、第１トランジスタ６２の他端（ドレイン）に接続され、第１トランジスタ７２にクランプ回路４０の出力電圧Ｖｄｃ２に応じたバイアス電流Ｉｂｉａｓを供給する。つまり、バイアス回路６６により生成されるバイアス電流Ｉｂｉａｓは、クランプ回路４０の出力電圧Ｖｄｃ２に応じて変化する。したがって出力電圧Ｖｄｃ２がクランプされると、バイアス電流Ｉｂｉａｓは入力電圧Ｖｄｃによらずに一定値となる。  Thebias circuit 66 is connected to the other end (drain) of thefirst transistor 62 and supplies a bias current Ibias corresponding to the output voltage Vdc2 of theclamp circuit 40 to thefirst transistor 72. That is, the bias current Ibias generated by thebias circuit 66 changes according to the output voltage Vdc2 of theclamp circuit 40. Therefore, when the output voltage Vdc2 is clamped, the bias current Ibias becomes a constant value regardless of the input voltage Vdc.

検出トランジスタＭ２とスイッチトランジスタＭ１はゲートおよびソースが互いに共通に接続されるため、検出トランジスタＭ２にはスイッチトランジスタＭ１に流れる電流、つまり過電圧保護回路１００aの出力電流Ｉｏｕｔに比例した検出電流Ｉｄｅｔが流れる。第４抵抗Ｒ４には、検出電流Ｉｄｅｔに比例した電圧降下Ｖｘ（＝Ｒ４×Ｉｄｅｔ）が発生する。  Since the gate and source of the detection transistor M2 and the switch transistor M1 are connected to each other in common, a current flowing through the switch transistor M1, that is, a detection current Idet proportional to the output current Iout of theovervoltage protection circuit 100a flows through the detection transistor M2. A voltage drop Vx (= R4 × Idet) proportional to the detected current Idet is generated in the fourth resistor R4.

スイッチトランジスタＭ１および検出トランジスタＭ２のドレイン電圧は、第１トランジスタ６２および第２トランジスタ６４によって調節される。  The drain voltages of the switch transistor M1 and the detection transistor M2 are adjusted by thefirst transistor 62 and thesecond transistor 64.

この回路によれば、入力電圧Ｖｄｃが増加しても、第１トランジスタ６２に流れるバイアス電流はある値でクランプされる。その結果、入力電圧Ｖｄｃの変動に対する第１トランジスタ６２および第２トランジスタ６４のバイアス状態の変動を抑制し、第４抵抗Ｒ４に生ずる電圧降下Ｖｘと検出トランジスタに流れる電流との間に良好なリニアリティを持たせることができる。  According to this circuit, even if the input voltage Vdc increases, the bias current flowing through thefirst transistor 62 is clamped at a certain value. As a result, fluctuations in the bias state of thefirst transistor 62 and thesecond transistor 64 with respect to fluctuations in the input voltage Vdc are suppressed, and good linearity is provided between the voltage drop Vx generated in the fourth resistor R4 and the current flowing through the detection transistor. You can have it.

バイアス回路６６は、第３トランジスタ６７、第４トランジスタ６８、第５トランジスタ６９、第５抵抗Ｒ５を含む。第３トランジスタ６７〜第５トランジスタ６９はＮＰＮ型バイポーラトランジスタである。  Thebias circuit 66 includes athird transistor 67, a fourth transistor 68, afifth transistor 69, and a fifth resistor R5. Thethird transistor 67 to thefifth transistor 69 are NPN-type bipolar transistors.

第３トランジスタ６７は、第１トランジスタ６２の他端（ドレイン）と接地端子の間に設けられる。第４トランジスタ６８は、制御端子（ベース）が第３トランジスタの制御端子と共通に接続され、カレントミラー回路を構成する。第５抵抗Ｒ５は、第４トランジスタ６８の高電位側の端子（コレクタ）とクランプ回路４０の出力端子の間に設けられる。
第４トランジスタ６８のコレクタとクランプ回路４０の間には、第５抵抗Ｒ５と直列に、第５トランジスタ６９が設けられる。第５トランジスタ６９はベースコレクタ間が接続され、ダイオードとして機能する。Thethird transistor 67 is provided between the other end (drain) of thefirst transistor 62 and the ground terminal. The fourth transistor 68 has a control terminal (base) commonly connected to the control terminal of the third transistor, and forms a current mirror circuit. The fifth resistor R <b> 5 is provided between the high potential side terminal (collector) of the fourth transistor 68 and the output terminal of theclamp circuit 40.
Between the collector of the fourth transistor 68 and theclamp circuit 40, afifth transistor 69 is provided in series with the fifth resistor R5. Thefifth transistor 69 is connected between the base collector and functions as a diode.

第５抵抗Ｒ５には、Ｖｄｃ２−２×Ｖｆの電圧が印加される。第５抵抗Ｒ５を含む経路には、電流（Ｖｄｃ２−２×Ｖｆ）／Ｒ５が流れる。この電流がカレントミラー回路（６７、６８）によってコピーされ、バイアス電流Ｉｂｉａｓとして第１トランジスタ６２に供給される。  A voltage of Vdc2-2 × Vf is applied to the fifth resistor R5. A current (Vdc2-2 × Vf) / R5 flows through the path including the fifth resistor R5. This current is copied by the current mirror circuit (67, 68) and supplied to thefirst transistor 62 as the bias current Ibias.

図４の過電圧保護回路１００ａの動作を説明する。図５は、入力電圧Ｖｄｃに対するクランプ回路４０の出力電圧Ｖｄｃ２およびバイアス電流Ｉｂｉａｓ、およびリミット電流の関係を示す図である。  The operation of theovervoltage protection circuit 100a in FIG. 4 will be described. FIG. 5 is a diagram illustrating the relationship between the output voltage Vdc2 of theclamp circuit 40, the bias current Ibias, and the limit current with respect to the input voltage Vdc.

図４の効果をより明確とするために、バイアス回路６６に対してクランプ回路４０の出力電圧Ｖｄｃ２ではなく、入力電圧Ｖｄｃを与えた場合の動作を説明する。このときのバイアス電流Ｉｂｉａｓ’は破線で示される。図示のごとく、入力電圧Ｖｄｃが大きくなると、バイアス電流Ｉｂｉａｓ’も増加していく。  In order to clarify the effect of FIG. 4, the operation when the input voltage Vdc is applied to thebias circuit 66 instead of the output voltage Vdc2 of theclamp circuit 40 will be described. The bias current Ibias' at this time is indicated by a broken line. As illustrated, when the input voltage Vdc increases, the bias current Ibias' also increases.

バイアス電流Ｉｂｉａｓ’が大きくなりすぎると（図４の領域（ＩＩ））、第１トランジスタ６２と第２トランジスタ６４のゲートソース間電圧Ｖｇｓ１、Ｖｇｓ２にアンバランスが発生し、スイッチトランジスタＭ１、検出トランジスタＭ２のソース電圧が不一致となる。その結果、同一の出力電流Ｉｏｕｔに対する検出電流Ｉｄｅｔの値が小さくなるため、見かけ上のリミットレベルＩｏｃｐ’が大きくなる。  If the bias current Ibias ′ becomes too large (region (II) in FIG. 4), the gate-source voltages Vgs1 and Vgs2 of thefirst transistor 62 and thesecond transistor 64 are unbalanced, and the switch transistor M1 and the detection transistor M2 The source voltages of the two do not match. As a result, the value of the detection current Idet with respect to the same output current Iout becomes small, so that the apparent limit level Iocp ′ becomes large.

反対に入力電圧Ｖｄｃが低い減電圧状態（図４の領域（Ｉ））では、バイアス電流Ｉｂｉａｓ’が大きいと、見かけ上のリミットレベルＩｏｃｐ’が低下してしまう。  Conversely, in a reduced voltage state where the input voltage Vdc is low (region (I) in FIG. 4), if the bias current Ibias 'is large, the apparent limit level Iocp' is lowered.

これに対して図４の過電流検出回路６０は、バイアス電流Ｉｂｉａｓをクランプすることにより、入力電圧Ｖｄｃが大きな領域でバイアス電流Ｉｂｉａｓの増加が抑制される。その結果、リミットレベルＩｏｃｐを一定に保つことができる。  On the other hand, theovercurrent detection circuit 60 in FIG. 4 clamps the bias current Ibias to suppress an increase in the bias current Ibias in a region where the input voltage Vdc is large. As a result, the limit level Iocp can be kept constant.

また、図４の過電流検出回路６０では、バイアス電流Ｉｂｉａｓが、Ｉｂｉａｓ’よりも１Ｖｆに相当する電流量だけ小さくなっている。その結果、減電圧状態でのリミットレベルＩｏｃｐの減少を抑制できる。  In theovercurrent detection circuit 60 of FIG. 4, the bias current Ibias is smaller than Ibias ′ by a current amount corresponding to 1 Vf. As a result, it is possible to suppress a decrease in the limit level Iocp in the reduced voltage state.

このように、図４の過電圧保護回路１００ａによれば、バイアス電流Ｉｂｉａｓをクランプすることにより、入力電圧Ｖｄｃが大きい過電圧状態におけるリミットレベルＩｏｃｐの変動を抑制できる。  As described above, according to theovervoltage protection circuit 100a of FIG. 4, it is possible to suppress the fluctuation of the limit level Iocp in the overvoltage state where the input voltage Vdc is large by clamping the bias current Ibias.

また、入力電圧Ｖｄｃが小さい減電圧状態において、ダイオード（第５トランジスタ６９）を利用してバイアス電流Ｉｂｉａｓを低く設定することにより、リミットレベルＩｏｃｐの変動を抑制できる。減電圧時のリミットレベルは、第５抵抗Ｒ５と直列に接続されるダイオードの段数によって調節できる。  Further, in the reduced voltage state where the input voltage Vdc is small, the fluctuation of the limit level Iocp can be suppressed by setting the bias current Ibias low by using the diode (the fifth transistor 69). The limit level at the time of reduced voltage can be adjusted by the number of diodes connected in series with the fifth resistor R5.

上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。  Those skilled in the art will understand that the above-described embodiment is an exemplification, and that various modifications can be made to combinations of the respective constituent elements and processing processes, and such modifications are also within the scope of the present invention. is there.

実施の形態では、過電圧保護回路１００と充電回路１１２を別々のＩＣとして構成する場合を説明したが、これらを一体として、電源管理ＩＣとして構成してもよい。あるいは反対に過電圧保護回路１００をディスクリート素子で構成してもよい。  In the embodiment, the case where theovervoltage protection circuit 100 and the chargingcircuit 112 are configured as separate ICs has been described. However, they may be integrated as a power management IC. Alternatively, theovervoltage protection circuit 100 may be constituted by a discrete element.

実施の形態では、クランプ回路４０を、図１の過電圧保護回路１００や図４の過電圧保護回路１００ａに利用する場合を説明したが、その用途は限定されない。  In the embodiment, the case where theclamp circuit 40 is used for theovervoltage protection circuit 100 of FIG. 1 or theovervoltage protection circuit 100a of FIG. 4 has been described, but its application is not limited.

以上、実施の形態にもとづき、本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎないことはいうまでもなく、実施の形態には、請求の範囲に規定された本発明の思想を離脱しない範囲において、多くの変形例や配置の変更が可能であることはいうまでもない。  Although the present invention has been described above based on the embodiments, it should be understood that the embodiments merely illustrate the principles and applications of the present invention, and the embodiments are within the scope of the claims. Needless to say, many modifications and arrangements can be made without departing from the concept of the present invention.

クランプ回路の構成を示す回路図である。It is a circuit diagram which shows the structure of a clamp circuit.実施の形態に係るクランプ回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the clamp circuit which concerns on embodiment.図２のクランプ回路を利用した過電圧保護回路およびそれを用いた電子機器の構成を示す回路図である。It is a circuit diagram which shows the structure of the overvoltage protection circuit using the clamp circuit of FIG. 2, and an electronic device using the same.図３の過電圧保護回路の変形例を示す回路図である。FIG. 4 is a circuit diagram showing a modification of the overvoltage protection circuit of FIG. 3.入力電圧Ｖｄｃに対するクランプ回路の出力電圧およびバイアス電流およびリミット電流の関係を示す図である。It is a figure which shows the relationship between the output voltage of a clamp circuit, bias current, and limit current with respect to input voltage Vdc.

符号の説明Explanation of symbols

１００…過電圧保護回路、１０２…入力端子、１０４…出力端子、１１０…外部電源、１１２…充電回路、１１４…電池、Ｍ１…スイッチトランジスタ、１０…チャージポンプ回路、２０…過電圧監視部、４０…クランプ回路、４２…入力端子、４４…出力端子、４６…出力トランジスタ、４８…電流源、Ｒ１…第１抵抗、Ｒ２…第２抵抗、Ｒ３…第３抵抗、Ｑ１…第１バイポーラトランジスタ、Ｑ２…第２バイポーラトランジスタ、６０…過電流検出回路、６２…第１トランジスタ、６４…第２トランジスタ、６６…バイアス回路、６７…第３トランジスタ、６８…第４トランジスタ、６９…第５トランジスタ、７０…電圧比較部、７２…トランジスタ、７４…抵抗、７６…バッファ、Ｍ２…検出トランジスタ、Ｒ４…第４抵抗、Ｒ５…第５抵抗、１０００…電子機器。DESCRIPTION OFSYMBOLS 100 ... Overvoltage protection circuit, 102 ... Input terminal, 104 ... Output terminal, 110 ... External power supply, 112 ... Charging circuit, 114 ... Battery, M1 ... Switch transistor, 10 ... Charge pump circuit, 20 ... Overvoltage monitoring part, 40 ... Clamp Circuit, 42 ... Input terminal, 44 ... Output terminal, 46 ... Output transistor, 48 ... Current source, R1 ... First resistor, R2 ... Second resistor, R3 ... Third resistor, Q1 ... First bipolar transistor, Q2 ... First 2 Bipolar transistors, 60 ... Overcurrent detection circuit, 62 ... First transistor, 64 ... Second transistor, 66 ... Bias circuit, 67 ... Third transistor, 68 ... Fourth transistor, 69 ... Fifth transistor, 70 ... Voltage comparison Part, 72 ... transistor, 74 ... resistor, 76 ... buffer, M2 ... detection transistor, R4 ... fourth resistor, R5 ... first Resistance, 1000 ... electronic devices.

Claims (10)

Translated fromJapanese

コレクタにクランプ対象の電圧が印加されたＮＰＮ型バイポーラトランジスタの出力トランジスタと、
前記出力トランジスタのベースコレクタ間に設けられた第１抵抗と、
前記出力トランジスタのベースと固定電圧端子の間に設けられ、カソードが前記固定電圧端子となる向きで接続された複数のダイオードと、
前記出力トランジスタのベースに電流を供給する電流源と、
を備えることを特徴とするクランプ回路。An output transistor of an NPN bipolar transistor in which a voltage to be clamped is applied to the collector;
A first resistor provided between a base collector of the output transistor;
A plurality of diodes provided between a base of the output transistor and a fixed voltage terminal and connected in a direction in which a cathode becomes the fixed voltage terminal;
A current source for supplying current to the base of the output transistor;
A clamp circuit comprising: 電流源は、前記複数のダイオードに生ずる電圧降下に比例した電流を前記出力トランジスタのベースに供給することを特徴とする請求項１に記載のクランプ回路。  The clamp circuit according to claim 1, wherein the current source supplies a current proportional to a voltage drop generated in the plurality of diodes to a base of the output transistor. 前記複数のダイオードのひとつは、ベースコレクタ間が接続された第１バイポーラトランジスタであり、
前記電流源は、ベースが前記第１バイポーラトランジスタと共通に接続される第２バイポーラトランジスタを含み、当該第２バイポーラトランジスタに流れる電流に応じた電流を、前記出力トランジスタのベースに供給することを特徴とする請求項１に記載のクランプ回路。One of the plurality of diodes is a first bipolar transistor in which a base collector is connected,
The current source includes a second bipolar transistor having a base commonly connected to the first bipolar transistor, and supplies a current corresponding to a current flowing through the second bipolar transistor to the base of the output transistor. The clamp circuit according to claim 1. 前記第１バイポーラトランジスタは、前記固定電圧端子から２つめのダイオードであり、
前記電流源は、
前記第２バイポーラトランジスタのエミッタと前記固定電圧端子の間に設けられた第２抵抗と、
前記第２バイポーラトランジスタに流れる電流をコピーするカレントミラー回路と、
をさらに含み、前記カレントミラー回路の出力電流を、前記出力トランジスタのベースに供給することを特徴とする請求項３に記載のクランプ回路。The first bipolar transistor is a second diode from the fixed voltage terminal;
The current source is
A second resistor provided between the emitter of the second bipolar transistor and the fixed voltage terminal;
A current mirror circuit for copying a current flowing through the second bipolar transistor;
The clamp circuit according to claim 3, further comprising: an output current of the current mirror circuit supplied to a base of the output transistor. 前記第１バイポーラトランジスタのベースと前記出力トランジスタのベースの間に設けられた第３抵抗をさらに備えることを特徴とする請求項３に記載のクランプ回路。  4. The clamp circuit according to claim 3, further comprising a third resistor provided between a base of the first bipolar transistor and a base of the output transistor. 外部から入力電圧が入力される入力端子と、
出力電圧を出力するための出力端子と、
前記入力端子と前記出力端子の間に設けられたＮチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）のスイッチトランジスタと、
前記入力電圧を所定のクランプ電圧以下にクランプする請求項１から５のいずれかに記載のクランプ回路と、
前記クランプ回路の出力電圧を昇圧し、前記スイッチトランジスタのゲートに出力するチャージポンプ回路と、
前記入力電圧を所定の過電圧しきい値電圧と比較し、前記入力電圧が前記過電圧しきい値電圧より低いとき、前記チャージポンプ回路に昇圧動作を指示する過電圧監視部と、
を備えることを特徴とする過電圧保護回路。An input terminal to which an input voltage is input from the outside;
An output terminal for outputting an output voltage;
An N-channel MOSFET (Metal Oxide Semiconductor Field Effect Transistor) switch transistor provided between the input terminal and the output terminal;
The clamp circuit according to any one of claims 1 to 5, wherein the input voltage is clamped to a predetermined clamp voltage or less.
A charge pump circuit that boosts the output voltage of the clamp circuit and outputs the boosted voltage to the gate of the switch transistor;
An overvoltage monitoring unit that compares the input voltage with a predetermined overvoltage threshold voltage and instructs the charge pump circuit to perform a boost operation when the input voltage is lower than the overvoltage threshold voltage;
An overvoltage protection circuit comprising: 前記クランプ電圧は、前記スイッチトランジスタのゲートソース間耐圧をＶｇｓｔ、前記チャージポンプ回路の昇圧率をαとするとき、（α−１）×Ｖｇｓｔより低く設定されることを特徴とする請求項６に記載の過電圧保護回路。  The clamp voltage is set to be lower than (α-1) × Vgst, where Vgst is a gate-source breakdown voltage of the switch transistor and α is a step-up rate of the charge pump circuit. The overvoltage protection circuit described. 過電流検出回路をさらに備え、前記過電流検出回路は、
ゲートが前記過電圧保護回路のスイッチトランジスタのゲートと共通に接続され、ドレインが前記過電圧保護回路の入力端子に接続されたＮチャンネルＭＯＳＦＥＴの検出トランジスタと、
一端が前記過電圧保護回路の前記スイッチトランジスタのソースに接続された第１トランジスタと、
制御端子が前記第１トランジスタと共通に接続され、一端が前記検出トランジスタのソースに接続された第２トランジスタと、
前記第２トランジスタの他端と固定電圧端子の間に設けられた第４抵抗と、
前記第４抵抗の電圧降下を所定のしきい値電圧と比較する電圧比較部と、
前記第１トランジスタの他端に接続され、前記第１トランジスタに前記クランプ回路の出力電圧に応じたバイアス電流を供給するバイアス回路と、
を含むことを特徴とする請求項６に記載の過電圧保護回路。Further comprising an overcurrent detection circuit, the overcurrent detection circuit,
A detection transistor of an N-channel MOSFET, the gate of which is connected in common with the gate of the switch transistor of the overvoltage protection circuit, and the drain of which is connected to the input terminal of the overvoltage protection circuit;
A first transistor having one end connected to a source of the switch transistor of the overvoltage protection circuit;
A second transistor having a control terminal commonly connected to the first transistor and one end connected to a source of the detection transistor;
A fourth resistor provided between the other end of the second transistor and a fixed voltage terminal;
A voltage comparator for comparing the voltage drop of the fourth resistor with a predetermined threshold voltage;
A bias circuit connected to the other end of the first transistor and supplying a bias current corresponding to an output voltage of the clamp circuit to the first transistor;
The overvoltage protection circuit according to claim 6, further comprising: 前記バイアス回路は、
前記第１トランジスタの他端と固定電圧端子の間に設けられた第３トランジスタと、
制御端子が前記第３トランジスタの制御端子と共通に接続され、カレントミラー回路を構成する第４トランジスタと、
前記第４トランジスタの高電位側の端子と前記クランプ回路の出力端子の間に設けられた第５抵抗と、
を含むことを特徴とする請求項８に記載の過電圧保護回路。The bias circuit includes:
A third transistor provided between the other end of the first transistor and a fixed voltage terminal;
A fourth transistor having a control terminal connected in common with the control terminal of the third transistor and constituting a current mirror circuit;
A fifth resistor provided between a high potential side terminal of the fourth transistor and an output terminal of the clamp circuit;
The overvoltage protection circuit according to claim 8, comprising: 外部電源が着脱可能なコネクタと、
２次電池と、
前記コネクタが前記入力端子に接続された請求項６に記載の過電圧保護回路と、
前記過電圧保護回路の出力電圧を利用して前記２次電池を充電する充電回路と、
を備えることを特徴とする電子機器。A connector to which an external power supply can be attached and detached;
A secondary battery;
The overvoltage protection circuit according to claim 6, wherein the connector is connected to the input terminal;
A charging circuit for charging the secondary battery using an output voltage of the overvoltage protection circuit;
An electronic device comprising:

Images