JP2008294403A - 半導体装置 - Google Patents

Abstract

【課題】 Ｃｕの層間絶縁膜中への拡散を防止することができるＣｕ配線を備えた半導体装置を実現する。
【解決手段】 半導体装置１は、半導体基板１０の基板面１０ａの上方に、順番に積層形成された第１配線層３３、第２配線層３４及び第３配線層３５を備えている。第１配線層３３は、ＳＯＩ基板などの半導体基板１０の基板面１０ａ上に形成されており、層間絶縁膜１２、側面バリアメタル層１５、Ｃｕ配線１８及び上面バリアメタル層１９を備えている。Ｃｕ配線１８の上面部１８ａは、側面バリアメタル層１５と同様の材料により形成された上面バリアメタル層１９により覆われている。ここで、上面バリアメタル層１９の幅は、上面部１８ａの幅よりも大きく形成されている。この上面バリアメタル層１９により、Ｃｕ配線１８から上層の層間絶縁膜１２へのＣｕの拡散を防止することができる。
【選択図】 図１

Description

この発明は、Ｃｕ多層配線を備えた半導体装置に関する。

従来、ＬＳＩの配線材料として、アルミニウム（Ａｌ）が用いられていたが、最近では、配線間容量と配線抵抗に起因する信号遅延を改善するために、Ａｌと比べて配線抵抗が低い銅（Ｃｕ）が用いられている。
Ｃｕによる配線の形成方法として、例えば、半導体基板上に形成された層間絶縁膜に、上層配線が形成される配線溝と、この上層配線を下層配線に接続するビア溝とを形成し、配線材料である銅または銅合金（以下、Ｃｕと呼ぶ）を充填することにより、ビアと上層配線とを一度に形成するＣｕデュアルダマシン法が、特許文献１に開示されている。

従来の配線形成方法を図１０に示す。まず、図１０（Ａ）に示すように、基板配線１１１が形成された半導体基板１１０上に層間絶縁膜１１２を形成した後に、フォトリソグラフ法によりビア溝１１３ａのレジストパターンを形成し、このレジストパターンをマスクとして層間絶縁膜１１２をエッチングすることにより、ビア溝１１３ａが形成される。
次に、図１０（Ｂ）に示すように、ビア溝１１３ａを覆って幅広に形成されたレジストパターンをマスクとして、層間絶縁膜１１２を基板配線１１１が露出するまでエッチングすることにより、配線溝１１３を形成し、ビア溝１１３ａと基板配線１１１とを連結させる。
そして、図１０（Ｃ）に示すように、ビア溝１１３ａ及び配線溝１１３の内部に配線材料の拡散防止のためのバリアメタル層１１５及びシード層を形成した後に、Ｃｕを充填し、化学機械研磨法（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）などにより平坦化することにより、ビアと一体形成されたＣｕ配線１１８が形成される。Ｃｕ配線１１８の上面には、Ｃｕの層間絶縁膜１１２への拡散を防止するための窒化けい素（Ｐ−ＳｉＮ）からなるパッシベーション膜１２０が形成される。
特許第３４０３０５８号公報

しかし、パッシベーション膜１２０としてＰ−ＳｉＮを用いた場合には、Ｃｕ配線１１８との密着性が悪いため、化学的研磨（ＣＭＰ）における応力負荷により剥離を生じたり、配線上に形成されるふくれであるブリスタにより剥離が生じたりする。そのため、Ｐ−ＳｉＮとＣｕ配線との密着性を向上させるために、アニール処理、プラズマ処理などによりＣｕ表面を改質する工程が必要となるという問題があった。
また、ＣｕとＰ−ＳｉＮとの界面に拡散パスが形成されることにより、Ｃｕがマイグレーションし、配線寿命が短くなるという問題もあった。

更に、図１１に示すように、上層の層間絶縁膜１１２にＣｕ配線１１８を配線するための配線溝１１３を形成するエッチング工程において、配線溝１１３が下層のＣｕ配線１１８よりはみ出して形成された場合、下層の層間絶縁膜１１２にエッチング領域１２１が形成される。エッチング領域１２１の内部では、その後のバリアメタル層１１５の形成が不完全となるおそれがある。バリアメタル層１１５の形成が不完全であると、Ｃｕと層間絶縁膜１１２が接触し、Ｃｕが層間絶縁膜１１２中に拡散してデバイス特性の変動などの不具合を生じてしまう。そのため、フォトリソグラフィ工程において、下層のＣｕ配線１１８の上面部に対して高いアライメント精度が要求されるという問題があった。

そこで、この発明は、Ｃｕの層間絶縁膜中への拡散を防止することができるＣｕ配線を備えた半導体装置を実現することを目的とする。

この発明は、上記目的を達成するため、請求項１に記載の発明では、層間絶縁膜と、前記層間絶縁膜の厚さ方向に貫通形成されたビア部を有する配線溝に、ＣｕまたはＣｕを主成分とする合金を充填することにより形成されたＣｕ配線と、前記配線溝の内側面と前記Ｃｕ配線との間に形成された、前記Ｃｕ配線から前記層間絶縁膜へのＣｕの拡散を防止する側面バリアメタル層と、を備えた配線層が、半導体基板上に複数積層されて形成されており、上層の前記配線層のＣｕ配線と下層の前記配線層のＣｕ配線とが電気的に接続されている多層配線を備えた半導体装置において、前記各Ｃｕ配線が前記層間絶縁膜から表出する上面部には、当該各Ｃｕ配線の上層の前記配線層の層間絶縁膜へのＣｕの拡散を防止する上面バリアメタル層が、前記各上面部を覆ってそれぞれ形成されている、という技術的手段を用いる。

請求項１に記載の発明によれば、層間絶縁膜と、Ｃｕ配線と、側面バリアメタル層と、を備えた複数の配線層からなる多層配線を備えた半導体装置において、各Ｃｕ配線の上面部を覆って上面バリアメタル層が各上面部を覆ってそれぞれ形成されているので、Ｃｕ配線から上層の層間絶縁膜へのＣｕの拡散を防止することができる。
また、Ｃｕ配線と層間絶縁膜との間にパッシべーション膜を形成する必要がないため、アニール処理、プラズマ処理などによりＣｕ表面を改質する工程が不要である。

請求項２に記載の発明では、請求項１に記載の半導体装置において、前記上面バリアメタル層は、前記Ｃｕ配線の上面部より広く形成されている、という技術的手段を用いる。

請求項２に記載の発明によれば、上面バリアメタル層は、Ｃｕ配線の上面部より広く形成されているので、上層の層間絶縁膜から下層の配線層のＣｕ配線に向かってエッチングにより配線溝を形成する際に、アライメントがずれてしまい、配線溝が下層の配線層のＣｕ配線の上面部よりはみ出して形成されてしまった場合でも、上面バリアメタル層がエッチングストッパ層として作用する。これにより、下層の配線層の層間絶縁膜を過剰にエッチングすることによる不良、例えば、側面バリアメタル層のカバレッジ不良による腐食やマイグレーションなどを防止することができる。

請求項３に記載の発明では、請求項１または請求項２に記載の半導体装置において、前記上層の配線層のＣｕ配線は、前記下層の配線層のＣｕ配線と電気的に接続される複数のビアを備えており、前記複数のビアは、前記下層の配線層のＣｕ配線の上面部を覆って形成されている前記上面バリアメタル層の上方に配置されている、という技術的手段を用いる。

請求項３に記載の発明によれば、上層の配線層のＣｕ配線は、下層の配線層のＣｕ配線と電気的に接続される複数のビアを備えており、当該複数のビアは上面バリアメタル層の上方に配置されているため、上面バリアメタル層を介して下層の配線層のＣｕ配線との導通を確実にとることができる。また、１つのビアがオープン不良となった場合でも、他のビアにより下層の配線層のＣｕ配線との導通をとることができ、配線機能を維持することができる。

請求項４に記載の発明では、請求項３に記載の半導体装置において、前記複数のビアのうち少なくとも１つのビアが前記下層の配線層のＣｕ配線の上面部の上方に配置されている、という技術的手段を用いる。

請求項４に記載の発明によれば、複数のビアのうち少なくとも１つのビアが下層の配線層のＣｕ配線の上面部の上方に配置されているため、上層の層間絶縁膜から下層の配線層のＣｕ配線に向かってエッチングにより配線溝を形成する際にアライメントがずれてしまった場合でも、少なくとも１つのビアにより下層の配線層のＣｕ配線との導通を確実にとることができる。

請求項５に記載の発明では、請求項１ないし請求項４のいずれか１つに記載の半導体装置において、前記上面バリアメタル層は、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、ＴｉＷ、Ｗ、Ｎｉ、Ｐｄからなる群から選択された少なくとも１つの材料により形成されている、という技術的手段を用いる。

特に、請求項５に記載の発明のように、上面バリアメタル層を、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、ＴｉＷ、Ｗ、Ｎｉ、Ｐｄからなる群から選択された少なくとも１つの材料により形成すると、Ｃｕ配線から層間絶縁膜へのＣｕの拡散を防止することができ、Ｃｕ配線及び層間絶縁膜との密着性が良好であるため剥離を生じることもなく、好適に用いることができる。また、上面バリアメタル層をこれら材料を組み合わせた多層膜として形成することもできる。

［第１実施形態］
この発明の第１実施形態に係る半導体装置について、同一半導体基板にパワー素子である横拡散型ＭＯＳ（ＬＤＭＯＳ）部と非パワー素子であるＣＭＯＳ部とが形成された車載用複合ＩＣを例に、図を参照して説明する。図１は、第１実施形態に係る半導体装置の配線構造を示す断面説明図である。図２ないし図４は、第１実施形態に係る半導体装置の配線形成方法の断面説明図である。
なお、いずれの図においても、説明のために一部を拡大して誇張して示している。また、以下の説明において、ある層が他の層の上に存在すると記述される場合には、ある層が他の層の真上に存在する場合と、ある層と他の層との間に第３の層が介在される場合とを示す。

（半導体装置の配線構造）
図１に示すように、半導体装置１は、ＣＭＯＳ部３１及びＬＤＭＯＳ部３２が形成された半導体基板１０の基板面１０ａの上方に、順番に積層形成された第１配線層３３、第２配線層３４及び第３配線層３５を備えている。第３配線層３５の表面には、Ｐ−ＳｉＮ膜やＰ−ＴＥＯＳ膜などからなるパッシベーション膜２０が形成されている。
なお、図中では、ＣＭＯＳ部３１及びＬＤＭＯＳ部３２の構造は省略する。

第１配線層３３は、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などの半導体基板１０の基板面１０ａ上に形成されており、層間絶縁膜１２、側面バリアメタル層１５、Ｃｕ配線１８及び上面バリアメタル層１９を備えている。
また、基板面１０ａ上には、ＣＭＯＳ部３１及びＬＤＭＯＳ部３２に接続されている基板配線１１が形成されている。

層間絶縁膜１２は、ＳｉＯ_２膜により形成されている。各層間絶縁膜は、クロストークを低減するために低誘電率なＬｏｗ−ｋ膜で形成することが好ましく、ＴＥＯＳ、ＳｉＯ_２膜に多量の炭素を含有させたＳｉＯＣ、フッ素ドープケイ酸塩ガラス（ＦＳＧ）、リン含有ケイ酸塩ガラス（ＰＳＧ）、ホウ素リン含有ケイ酸ガラス（ＢＰＳＧ）、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）など、低誘電率を有する材料により形成することができる。

層間絶縁膜１２には、基板配線１１とＣｕ配線１８とを接続するためのビア部１３ａ及び所定のパターンの配線が形成される配線部１３ｂからなる配線溝１３が貫通形成されている。配線部１３ｂは、ビア部１３ａの形成領域を含み、ビア部１３ａより幅が広い溝状に形成されている。

ＬＤＭＯＳ部３２では、大きな電流を流すため、ＯＮ抵抗を低減することが要求されており、Ｃｕ配線１８を厚くする形成する必要がある。そのため、Ｃｕ配線１８が形成される層間絶縁膜１２は、厚さが１．０〜２．０μｍ、例えば１．５μｍに形成されている。

Ｃｕ配線１８は、配線溝１３の内側壁に形成された側面バリアメタル層１５を介して、配線溝１３の内部にＣｕまたはＣｕを主成分とする合金が充填されて形成されている。側面バリアメタル層１５は、Ｃｕ配線１８から層間絶縁膜１２へのＣｕの拡散を防止するために、スパッタ法、ＣＶＤ法などにより形成された導電性を有する被膜であり、本実施形態ではＴａＮにより形成されている。

Ｃｕ配線１８の上面部１８ａは、側面バリアメタル層１５と同様の材料により形成された上面バリアメタル層１９により覆われている。ここで、上面バリアメタル層１９の幅は、上面部１８ａの幅よりも大きく形成されている。

パワー素子であるＬＤＭＯＳ部３２のＣｕ配線１８は、上層になる程、配線幅が広く形成されている。これに伴い、ＬＤＭＯＳ部３２の上面バリアメタル層１９は、上層になる程、配線幅が広く形成されている。

ＣＭＯＳ部３１では、半導体装置１の小型化のため、微細な配線が要求されているので、ＣＭＯＳ部３１のＣｕ配線１８は、例えば、幅０．５〜１μｍ程度に形成される。
ここで、Ｃｕ配線１８のアスペクト比（＝Ｃｕ配線１８の厚さ／Ｃｕ配線１８の幅）が２以下になるようにＣｕ配線１８を形成すると、ＣｕまたはＣｕ合金の配線溝１３への埋め込み性を向上させることができるので、好ましい。

第２配線層３４及び第３配線層３５は、層間絶縁膜１２、側面バリアメタル層１５、Ｃｕ配線１８及び上面バリアメタル層１９を備えており、第１配線層３３と同様の構造である。
第２配線層３４は、第１配線層３３の上面に形成されており、第２配線層３４から見て下層配線である第１配線層３３のＣｕ配線１８の上面部１８ａと第２配線層３４のＣｕ配線１８の下部とが、上面バリアメタル層１９及び側面バリアメタル層１５を介して電気的に接続されている。
同様に、第３配線層３５は、第２配線層３４の上面に形成されており、第３配線層３５から見て下層配線である第２配線層３４のＣｕ配線１８の上面部１８ａと第３配線層３５のＣｕ配線１８の下部とが、上面バリアメタル層１９及び側面バリアメタル層１５を介して電気的に接続されている。

上述のように、本実施形態の半導体装置１において、Ｃｕ配線１８の上面部１８ａを覆って上面バリアメタル層１９が形成されているので、Ｃｕ配線１８から層間絶縁膜１２へのＣｕの拡散を防止することができる。
また、上面バリアメタル層１９は、Ｃｕ配線１８及び層間絶縁膜１２との密着性が良好であるため、剥離するおそれがない。
更に、Ｃｕ配線１８の上面部１８ａを覆って、Ｃｕ配線１８と層間絶縁膜１２との間にパッシべーション膜を形成する必要がなく、アニール処理、プラズマ処理などによりＣｕ表面を改質する工程が不要である。

（半導体装置の配線形成方法）
次に、上述したＣｕ配線１８の形成方法について図を参照して説明する。なお、配線形成方法は、ＣＭＯＳ部３１とＬＤＭＯＳ部３２とで共通であり、各配線層においても同様であるため、図中には、ＣＭＯＳ部３１側の第１配線層３３の形成工程について示す。

まず、図２（Ａ）に示すように、半導体基板１０の基板面１０ａ上に、基板配線１１を覆って、層間絶縁膜１２を形成する。層間絶縁膜１２として、例えば厚さ１．５μｍのＳｉＯ_２膜を形成する。

続いて、図２（Ｂ）に示すように、層間絶縁膜１２の基板配線１１の上方に位置する部位に、フォトリソグラフィ法およびエッチング法により、ビア部１３ａと配線部１３ｂとからなる配線溝１３を形成する。これにより、基板配線１１が露出し、ビア部１３ａと連結される。

続いて、図２（Ｃ）に示すように、スパッタ法またはＣＶＤ法などにより、層間絶縁膜１２の表面、配線溝１３の内側面及び基板配線１１を覆うＴａＮからなる側面バリアメタル層１５を形成する。

続いて、図３（Ｄ）に示すように、スパッタ法により層間絶縁膜１２の表面、配線溝１３の内側面及び基板配線１１を覆うＣｕ膜であるシード層１６を形成する。シード層１６は、続く電解めっきの電極として作用する。

続いて、図３（Ｅ）に示すように、電解めっき法によりＣｕめっき層１７を形成し、配線材料であるＣｕを配線溝１３にＣｕを充填する。ここで、シード層１６はＣｕめっき層１７と一体化する。Ｃｕめっき層１７として、純Ｃｕ以外に、Ｃｕを主成分とする合金、例えば、Ｃｕ−Ａｌ合金などを用いることができる。

続いて、図３（Ｆ）に示すように、層間絶縁膜１２表面の残った余分なＣｕめっき層１７を化学機械的研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）などにより除去し、平坦化することにより、配線溝１３にＣｕが充填されたＣｕ配線１８を形成する。

続いて、図４（Ｇ）に示すように、層間絶縁膜１２及びＣｕ配線１８の上面部１８ａを覆って、スパッタ法またはＣＶＤ法などによりＴａＮからなる上面バリアメタル層１９を形成する。

そして、図４（Ｈ）に示すように、上面バリアメタル層１９のうち、Ｃｕ配線１８の上面部１８ａを覆い上面部１８ａよりも幅が広い領域を残し、それ以外をフォトリソグラフィ法およびエッチング法により除去する。

上述の工程を繰り返すことにより、第２配線層３４及び第３配線層３５（図１）が形成され、半導体装置１の多層配線を形成することができる。
なお、本実施形態における膜厚、配線層の数などは例示であり、各種構成の配線の形成方法として適用することができる。

本実施形態では、Ｃｕ配線１８の上面部１８ａよりも幅が広くなるように形成されているので、図５に示すように、第２配線層３４の層間絶縁膜１２に、第１配線層３３のＣｕ配線１８に向かってエッチングにより配線溝１３を形成する際に、アライメントがずれてしまい、配線溝１３が第１配線層３３のＣｕ配線１８の上面部１８ａよりはみ出して形成されてしまった場合でも、上面バリアメタル層１９がエッチングストッパ層として作用し、第１配線層３３の層間絶縁膜１２がエッチングされることがない。
これにより、第１配線層３３の層間絶縁膜１２を過剰にエッチングすることによる不良、例えば、側面バリアメタル層１５のカバレッジ不良による腐食やマイグレーションなどを防止することができる。

現状では、配線溝１３のアライメント精度は±０．０５μｍ程度であり、配線幅１μｍのＣｕ配線１８に対しては、５％程度のアライメントずれが生じる可能性がある。従って、上面バリアメタル層１９は、少なくともＣｕ配線１８の配線幅（上面部１８ａの幅）の５％程度、上面部１８ａの幅よりも広く形成することが好ましい。
Ｃｕ配線１８の配線幅が１μｍ未満の場合には、アライメントのずれが生じても上面バリアメタル層１９がエッチングストッパ層として作用することができるように、上面バリアメタル層１９を、Ｃｕ配線１８の配線幅（上面部１８ａの幅）の５％以上、上面部１８ａの幅よりも広く形成することが好ましい。

（変更例）
本実施形態では、上面バリアメタル層１９としてＴａＮを用いたが、Ｃｕ配線１８から層間絶縁膜１２へのＣｕの拡散を防止することができ、Ｃｕ配線１８及び層間絶縁膜１２との密着性が良好であれば、これに限定されるものではない。例えば、上面バリアメタル層１９は、Ｔｉ、ＴｉＮ、Ｔａ、ＴｉＷ、Ｗ、Ｎｉ、Ｐｄなどにより形成することができる。また、上面バリアメタル層１９は、単層膜ではなく、多層膜として形成してもよい。更に、側面バリアメタル層１５と上面バリアメタル層１９とは異なる材料により形成することができる。

Ｎｉ、Ｐｄからなる上面バリアメタル層１９は、めっき法により形成することもできる。上面バリアメタル層１９をめっき法により形成する場合には、図４（Ｇ）、（Ｈ）に示す工程に代えて、レジストを形成した後にめっきを行う選択めっきにより形成することもできる。これによれば、めっきを施した後に、フォトリソグラフィ法およびエッチング法により除去する工程を省略することができる。

本実施形態では、デュアルダマシン法によるＣｕ配線１８について例示したが、本発明は、シングルダマシン法によるＣｕ配線にも適用することができる。

［第１実施形態の効果］
（１）第１実施形態の半導体装置１では、Ｃｕ配線１８の上面部１８ａを覆って上面バリアメタル層１９が形成されているので、Ｃｕ配線１８から層間絶縁膜１２へのＣｕの拡散を防止することができる。
また、上面バリアメタル層１９は、Ｃｕ配線１８及び層間絶縁膜１２との密着性が良好であるため、剥離するおそれがない。
更に、Ｃｕ配線１８の上面部１８ａを覆って、Ｃｕ配線１８と層間絶縁膜１２との間にパッシべーション膜を形成する必要がなく、アニール処理、プラズマ処理などによりＣｕ表面を改質する工程が不要である。

（２）Ｃｕ配線１８の上面部１８ａよりも幅が広くなるように形成されているので、第２配線層３４の層間絶縁膜１２に、第１配線層３３のＣｕ配線１８に向かってエッチングにより配線溝１３を形成する際に、アライメントがずれてしまい、配線溝１３が第１配線層３３のＣｕ配線１８の上面部１８ａよりはみ出して形成されてしまった場合でも、上面バリアメタル層１９がエッチングストッパ層として作用する。これにより、第１配線層３３の層間絶縁膜１２を過剰にエッチングすることによる不良、例えば、側面バリアメタル層１５のカバレッジ不良による腐食やマイグレーションなどを防止することができる。

［第２実施形態］
この発明の第２実施形態に係る半導体装置について、図を参照して説明する。図６は、第２実施形態に係る半導体装置の配線構造を示す断面説明図である。図７は、配線溝のＣｕ配線に対するアライメントがずれた場合の配線構造を示す断面説明図である。図８及び図９は、第２実施形態に係る半導体装置の配線構造の変更例を示す断面説明図である。
なお、第１実施形態と同様の構成については、同じ記号を用いるとともに、説明を省略する。

図６に示すように、第２実施形態の半導体装置では、Ｃｕ配線１８に、下層のＣｕ配線１８と電気的に接続される複数のビアが形成されている。本実施形態では、２箇所にビア１８ｂ、１８ｃが形成されている場合を例示する。

ビア１８ｂ、１８ｃは、第１配線層３３のＣｕ配線１８の上面部１８ａの上方に配置されており、それぞれが第１配線層３３のＣｕ配線１８と電気的に接続されている。これにより、１つのビア、例えば、ビア１８ｂがオープン不良となった場合でも、ビア１８ｃにより第１配線層３３のＣｕ配線１８との導通をとることができ、配線機能を維持することができる。
また、ビア１８ｂ、１８ｃによる接続は並列抵抗となるため、接続部の抵抗を下げることもできる。

第２配線層３４の層間絶縁膜１２に、第１配線層３３のＣｕ配線１８に向かってエッチングにより配線溝１３を形成する際に、アライメントがずれてしまった場合でも、例えば、図７に示すように、ビア１８ｃが第１配線層３３のＣｕ配線１８の上面部１８ａの上方に位置するため、第１配線層３３のＣｕ配線１８との導通を確実にとることができる。

（変更例）
本実施形態では、２箇所にビア１８ｂ、１８ｃが形成されている場合を例示したが、これに限定されるものではない。例えば、図８に示すように、ビア１８ｄを追加して、３箇所に並んでビアを形成することもできる。この構成によれば、ビア１８ｂ、１８ｃ、１８ｄのいずれかが第１配線層３３のＣｕ配線１８の上面部１８ａの上方に位置するため、より確実に第１配線層３３のＣｕ配線１８との導通をとることができる。

ビア１８ｂ、１８ｃが、上面部１８ａの上方に位置しない場合でも、図９に示すように上面バリアメタル層１９の上方に位置していれば、上面バリアメタル層１９を介して下層のＣｕ配線１８との導通を確実にとることができる。

なお、第２実施形態においても、配線層の数などは例示であり、各種構成の配線の形成方法として適用することができる。

［第２実施形態の効果］
（１）第２実施形態の半導体装置では、第１実施形態の半導体装置と同様の効果を奏することができるとともに、上層の層間絶縁膜１２に、下層のＣｕ配線１８に向かってエッチングにより配線溝１３を形成する際に、アライメントがずれてしまった場合でも、少なくとも１つのビア１８ｃがＣｕ配線１８の上面部１８ａの上方に位置するため、下層のＣｕ配線１８との導通を確実にとることができる。
また、１つのビアがオープン不良となった場合でも、他のビアにより下層のＣｕ配線１８との導通をとることができ、配線機能を維持することができる。

（２）ビア１８ｂ、１８ｃが、上面部１８ａの上方に位置しない場合でも、上面バリアメタル層１９の上方に位置していれば、上面バリアメタル層１９を介して下層のＣｕ配線１８との導通を確実にとることができる。

［その他の実施形態］
（１）上面バリアメタル層１９は、スパッタ法、ＣＶＤ法などにより、Ａｌ_２Ｏ_３、ＡｌＮなどの絶縁性の材料を用いて形成することもできる。
この構成を用いる場合には、フォトリソグラフィ法およびエッチング法により上方の配線層の配線溝１３を形成する際に、上面バリアメタル層１９のうち、Ｃｕ配線１８の上面部１８ａを覆って形成された領域の一部を除去して、Ｃｕ配線１８の上面部１８ａを露出させることにより、上方の配線層のＣｕ配線１８の下部と下方の配線層のＣｕ配線１８の上面部１８ａとを電気的に接続することができる。

（２）Ｃｕ配線１８の上面部１８ａにプラズマ処理等を行うことにより、Ｃｕ表面の改質処理を行ってもよい。例えば、窒素プラズマ処理でＣｕ表面を窒化させることにより安定化させることができる。また、イオン注入でＮ、Ｂなどを打ち込み、熱処理を行うことにより表面改質を行うこともできる。
この構成を用いると、Ｃｕ配線１８の上面部１８ａと上面バリアメタル層１９との密着力を更に高めることができる。

半導体装置の配線構造を示す断面説明図である。半導体装置の配線形成方法の断面説明図である。半導体装置の配線形成方法の断面説明図である。半導体装置の配線形成方法の断面説明図である。上面バリアメタル層のエッチングストッパ層としての作用を説明する断面説明図である。第２実施形態に係る半導体装置の配線構造を示す断面説明図である。配線溝のＣｕ配線に対するアライメントがずれた場合の配線構造を示す断面説明図である。第２実施形態に係る半導体装置の配線構造の変更例を示す断面説明図である。第２実施形態に係る半導体装置の配線構造の変更例を示す断面説明図である。従来の配線形成方法を示す断面説明図である。従来の配線形成方法による半導体装置において、配線溝のＣｕ配線に対するアライメントがずれた場合の不具合を説明する断面説明図である。

符号の説明

１ 半導体装置
１０ 半導体基板
１１ 基板配線
１２ 層間絶縁膜
１３ 配線溝
１５ 側面バリアメタル層
１８ Ｃｕ配線
１８ａ 上面部
１８ｂ、１８ｃ、１８ｄ ビア
１９ 上面バリアメタル層
３３ 第１配線層
３４ 第２配線層
３５ 第３配線層

Claims (5)

1. 層間絶縁膜と、
   前記層間絶縁膜の厚さ方向に貫通形成されたビア部を有する配線溝に、ＣｕまたはＣｕを主成分とする合金を充填することにより形成されたＣｕ配線と、
   前記配線溝の内側面と前記Ｃｕ配線との間に形成された、前記Ｃｕ配線から前記層間絶縁膜へのＣｕの拡散を防止する側面バリアメタル層と、
   を備えた配線層が、半導体基板上に複数積層されて形成されており、上層の前記配線層のＣｕ配線と下層の前記配線層のＣｕ配線とが電気的に接続されている多層配線を備えた半導体装置において、
   前記各Ｃｕ配線が前記層間絶縁膜から表出する上面部には、当該各Ｃｕ配線の上層の前記配線層の層間絶縁膜へのＣｕの拡散を防止する上面バリアメタル層が、前記各上面部を覆ってそれぞれ形成されていることを特徴とする半導体装置。
2. 前記上面バリアメタル層は、前記Ｃｕ配線の上面部より広く形成されていることを特徴とする請求項１に記載の半導体装置。
3. 前記上層の配線層のＣｕ配線は、前記下層の配線層のＣｕ配線と電気的に接続される複数のビアを備えており、前記複数のビアは、前記下層の配線層のＣｕ配線の上面部を覆って形成されている前記上面バリアメタル層の上方に配置されていることを特徴とする請求項１または請求項２に記載の半導体装置。
4. 前記複数のビアのうち少なくとも１つのビアが前記下層の配線層のＣｕ配線の上面部の上方に配置されていることを特徴とする請求項３に記載の半導体装置。
5. 前記上面バリアメタル層は、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、ＴｉＷ、Ｗ、Ｎｉ、Ｐｄからなる群から選択された少なくとも１つの材料により形成されていることを特徴とする請求項１ないし請求項４のいずれか１つに記載の半導体装置。

Images