JP2007266575A - 半導体レーザ素子及び半導体レーザ装置 - Google Patents

Abstract

【課題】高速動作を可能とするとともに、給電のためのワイヤをボンディングする時に生じる不具合を大幅に軽減しうる、半導体レーザ素子及び半導体レーザ装置を提供する。
【解決手段】半導体レーザ素子は、凸部４ａ及び平坦部４ｂを有しており、基板１上に形成される半導体層と、平坦部４ｂの上面及び凸部４ａの側面に形成された電流ブロック層６と、凸部４ａ上に設けられた直線部７ａ及び直線部７ａから凸部４ａの幅方向外側に突出する複数の突出部７ｂによって構成される電極７とを備える。複数の突出部７ｂは、電流ブロック層６上に設けられており、複数の突出部７ｂの間には、電流ブロック層６が露出する間隙が設けられている。
【選択図】図１

Description

本発明は、半導体レーザ素子及び半導体レーザ装置に関する。特に、本発明は、絶縁性の材料からなる電流ブロック層を有する半導体レーザ素子及び半導体レーザ装置に関する。

近年、光ディスクシステムにおける高密度記録用光源として用いられる窒化物半導体を用いたレーザ素子が商品化され、その記録速度の向上や多層記録媒体への対応のために、レーザ出力の高出力化が目覚ましい進展を見せている。このような光ディスクシステム用窒化物半導体レーザ素子としては、レーザ光に対して透明な絶縁性の材料からなる電流ブロック層により光閉じ込めを行うリッジ導波構造の素子が一般的に用いられている。このような半導体レーザ素子を用いた光記録システムの記録速度の向上を実現させるためには、レーザ出力の向上に加えて、半導体レーザ素子の動作速度を向上させることが不可欠である。

このリッジ導波構造素子の基本的な構造は、図２６に示すように、第１導電型の基板１０１上に形成された第１導電型の第１クラッド層１０２と、第１クラッド層１０２上に形成された活性層１０３と、活性層１０３上に形成されるとともに、中央部に凸部（リッジ部）を有する第２導電型の第２クラッド層１０４と、第２クラッド層１０４の凸部上に形成されたコンタクト層１０５と、第２クラッド層１０４の凸部とコンタクト層１０５の側面、及び、第２クラッド層１０４の平坦部上に形成された電流ブロック層１０６とを有し、この表面側及び裏面側には、それぞれ、第２導電型半導体及び第１導電型基板とオーミック接触する電極１０７及び電極１０８が設けられている。

この電流ブロック層１０６は、リッジ部のみに電流を供給するための電流阻止層としての役割と、リッジ部に対して屈折率差を設けて光の閉じ込めを行う役割とを併せ持っている。又、電流ブロック層１０６には、半導体レーザ素子の高速動作のために、この部分に発生する寄生容量値が低減しやすい、誘電率が小さい絶縁性の材料が用いられる。

半導体レーザ素子の高周波動作特性は、通常、等価回路によって議論されるが、本素子の場合、簡易的に図２７のような等価回路によって表すことができる。即ち、リッジ部の抵抗に相当するＲ１に対して、両側の電流ブロック層による容量Ｃ１とＣ２が並列に発生し、これらに対して直列に、第２クラッド層の平坦部以下の抵抗に相当するＲ２が接続されている。

動作速度を向上させるためには、これらの抵抗値及び容量値を低減する必要があるが、このうち抵抗値に関しては、材料特性上の制約から大幅に低減することが不可能な場合が多い。一方、容量値に関しては、以下の式に示すように、電流ブロック層構成材料の誘電率と電流ブロック層上の電極形成面積に比例し、空乏化した部分の膜厚、即ち絶縁性の材料からなる電流ブロック層の膜厚に反比例することから、誘電率の小さい材料を用いたり、電極形成面積を小さくしたり、膜厚を厚くすることによって低減することが可能である。

容量値：Ｃ＝εＳ／ｄ
ε：電流ブロック層の誘電率
Ｓ：電流ブロック層上の電極形成領域の面積
ｄ：電流ブロック層の膜厚
これらの項目のうち、電流ブロック層の誘電率を小さくする方法については、電流ブロック層が光閉じ込めの機能を兼ね備えているため、誘電率を小さくし過ぎると、屈折率差が大きくなって光閉じ込めが強くなり過ぎ、半導体レーザ素子の発振特性を劣化させてしまう問題がある。又、電流ブロック層の膜厚を厚くする方法は、誘電率の小さな絶縁物は、一般的に熱伝導率が小さいため、膜厚が厚いとレーザ素子動作中に最も発熱が大きいリッジ部近傍からの放熱が十分に行えず、半導体レーザ素子の発光部となるｐｎ接合部の温度が上昇し、素子特性の劣化を招いてしまう。

そこで、電流ブロック層上の電極形成領域の面積を小さくする方法が検討されている（例えば、特許文献１参照。）。この場合、図２８に示したように、電極形成領域を縮小するために、導電層パターンを、電流注入領域を含む細長い領域と、給電するためのワイヤをボンディングする部分のみに制限し、導電層直下に発生する寄生容量成分を低減して、半導体レーザ素子の動作速度向上を図っている。
特開２００２−１６４６２２号公報

しかしながら、この構成においては、ワイヤボンディング可能な領域が狭くなるため、その位置精度が要求される。位置ずれが生じた場合は、ボンディング強度の低下や剥離を招き、正常に給電できなくなるため、半導体レーザ素子として機能しなくなる恐れがあり、組立歩留まりを低下させてしまう。特に、六方晶の結晶構造を持つ窒化物系半導体レーザの場合は、通常、へき開法によって平坦な面が得やすい面（例えば、Ｍ面＝｛１，−１，０，０｝面）を出射面とするが、これと直交する半導体レーザ素子側面は平坦な面が得られにくくなり、素子側面は凹凸が激しくなったり、欠けが生じたりする。このため、外形形状の画像認識によりワイヤボンディング位置を決定する方法では、位置ずれが生じやすくなり、更に、組立歩留まりを低下させてしまう。

そこで、本発明は、上記の課題に鑑み、高速動作を可能とするとともに、給電のためのワイヤをボンディングする時に生じる不具合を大幅に軽減しうる、半導体レーザ素子及び半導体レーザ装置を提供することを目的とする。

本発明の第１の特徴は、所定方向に沿って延びる凸部と、前記凸部の幅方向外側に設けられた平坦部とによって構成されており、基板上に形成される半導体層と、前記平坦部の上面及び前記凸部の側面に形成された絶縁層と、前記所定方向に沿って前記凸部上に設けられた第１の部分と、前記第１の部分から前記凸部の幅方向外側に突出する複数の突出部を含む第２の部分とによって構成される電極とを半導体レーザ素子が備え、前記凸部が、前記電極から電流が注入される電流注入領域であり、前記複数の突出部が、前記絶縁層上に設けられており、前記複数の突出部の間には、前記絶縁層が露出する間隙が設けられていることを要旨とする。

第１の特徴に係る半導体レーザ素子によると、絶縁層上に設けられた複数の突出部の間に、絶縁層が露出する間隙が設けられている。従って、電極が形成されている合計面積が同等であるとした場合において、複数の突出部の間に間隙が設けられていない場合、すなわち、突出部が一つにまとまっている場合に比べて、ワイヤをボンディング可能な領域が拡がる。また、半導体レーザ素子の表面全域に電極が形成されている場合に比べて、電極が形成されている面積、すなわち、容量が発生する面積を小さくすることができ、寄生容量が低減し、半導体レーザ素子の高速動作が可能となる。

このように、ワイヤをボンディング可能な領域の拡大及び容量が発生する面積の縮小によって、半導体レーザ素子の高速動作を可能とするとともに、給電のためのワイヤをボンディングする時に生じる不具合を軽減することができる。

本発明の第１の特徴において、前記電極が、前記凸部の幅方向外側における前記複数の突出部の端部が繋がっていないくし型形状を有していることが好ましい。

この半導体レーザ素子によると、容易に間隙を設けることができ、寄生容量を小さくすることができる。更に、電極の突出部を放熱フィンとして作用させることができ、放熱をよくして素子特性の劣化を抑制することができる。

本発明の第１の特徴において、前記複数の突出部のいずれか一つは、前記所定方向における幅が１０μｍよりも大きい形状を有することが好ましい。

本発明の第１の特徴において、前記所定方向における前記突出部の幅は、前記所定方向における前記間隙の幅以下であることが好ましい。

本発明の第２の特徴は、所定方向に沿って延びる凸部と、前記凸部の幅方向外側に設けられた平坦部とによって構成されており、基板上に形成される半導体層と、前記平坦部の上面及び前記凸部の側面に形成された絶縁層と、前記所定方向に沿って前記凸部上に設けられた第１の部分と、前記第１の部分から前記凸部の幅方向外側に突出する突出部を含む第２の部分とによって構成される電極とを半導体レーザ素子が備え、前記凸部が、前記電極から電流が注入される電流注入領域であり、前記突出部が、前記絶縁層上に設けられており、前記絶縁層には、前記電極に接していない島状の接着部が設けられており、前記接着部が、前記突出部に隣接していることを要旨とする。

第２の特徴に係る半導体レーザ素子によると、第１の部分から凸部の幅方向外側に突出しており、絶縁層上に設けられた突出部を電極が有している。また、絶縁層上には、突出部に隣接する島状の接着部が設けられている。従って、突出部が一つしか設けられていない場合に比べて、ワイヤをボンディング可能な領域が拡がる。また、半導体レーザ素子の表面全域に電極が形成されている場合に比べて、電極が形成されている面積、すなわち、容量が発生する面積を小さくすることができ、寄生容量が低減し、半導体レーザ素子の高速動作が可能となる。

このように、ワイヤをボンディング可能な領域の拡大及び容量が発生する面積の縮小によって、半導体レーザ素子の高速動作を可能とするとともに、給電のためのワイヤをボンディングする時に生じる不具合を軽減することができる。

本発明の第１の特徴及び第２の特徴において、前記突出部は、前記半導体層が発するレーザ光の出射面側に設けられていることが好ましい。

この半導体レーザ素子によると、光吸収に伴う熱的要因によって壊れやすい光出射面側に電極を設けることによって、熱放散の効率をあまり低下させることなく、寄生容量を低減することができる。

本発明の第１の特徴及び第２の特徴において、前記基板は、ＧａＮ基板又はサファイア基板であり、前記半導体層は、六方晶構造を有する窒化物半導体層であることが好ましい。

このような半導体レーザ素子の側面は、凹凸が激しくなったり、欠けが生じたりするため、外形形状の画像認識によりワイヤボンディング位置を決定する場合に、パターン認識が正常に行えないことがある。このように、ワイヤボンディング位置がずれやすいような場合であっても、第１の特徴及び第２の特徴に係る半導体レーザ素子では、ワイヤをボンディング可能な領域の拡大が図られているため、給電のためのワイヤをボンディングする時に生じる不具合を効果的に軽減することができる。

本発明の第３の特徴は、本発明の第１の特徴又は第２の特徴に係る半導体レーザ素子と、少なくとも１本の導電性ワイヤとを備えた半導体レーザ装置において、前記導電性ワイヤが、前記複数の突出部に接続されていることを要旨とする。

本発明の第４の特徴は、本発明の第１の特徴又は第２の特徴に係る半導体レーザ素子と、少なくとも１本の導電性ワイヤとを備えた半導体レーザ装置において、前記導電性ワイヤが、前記突出部及び前記接着部の両方に接続されていることを要旨とする。

本発明によると、高速動作を可能とするとともに、給電のためのワイヤをボンディングする時に生じる不具合を大幅に軽減しうる、半導体レーザ素子及び半導体レーザ装置を提供することができる。

次に、図面を用いて、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には、同一又は類似の符号を付している。ただし、図面は模式的なものであり、各寸法の比率等は現実のものとは異なることに留意すべきである。従って、具体的な寸法等は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。

＜第１実施形態＞
第１実施形態に係る半導体レーザ素子の概略構造について、図１を用いて説明する。半導体レーザ素子は、基板１上に形成された第１導電型の第１クラッド層２と、第１クラッド層２上に形成された活性層３と、活性層３上に設けられた第２導電型の第２クラッド層４と、第２クラッド層４の凸部４ａ上に設けられたコンタクト層５とによって構成される半導体層を有する。第２クラッド層４は、Ａ方向に沿って延びる凸部４ａと、凸部４ａの幅方向（Ｂ方向）外側に設けられた平坦部４ｂとによって構成される。

半導体レーザ素子は、平坦部４ｂの上面及び凸部４ａの側面に形成されており、絶縁性の材料によって構成された電流ブロック層６を有する。半導体レーザ素子は、コンタクト層５と電流ブロック層６上に形成された電極７を有する。

電極７は、Ａ方向に沿ってコンタクト層５（凸部４ａ）上に設けられた直線部７ａと、直線部７ａから凸部４ａの幅方向（Ｂ方向）外側に突出する複数の突出部７ｂとを有する。なお、直線部７ａ及び複数の突出部７ｂは、それぞれ、本発明の「第１の部分」及び「第２の部分」の一例である。複数の突出部７ｂの間には、電流ブロック層６が露出する間隙が設けられている。ここで、「間隙」の形状は、凸部４ａの幅方向（Ｂ方向）外側における複数の突出部７ｂの端部が繋がっていない形状（図１）だけではなく、凸部４ａの幅方向（Ｂ方向）外側における複数の突出部７ｂの端部が繋がっている形状を含む。後者の形状としては、例えば、後述する図１３に示す形状が挙げられる。

図１では、突出部７ｂは、凸部４ａが延びる方向（Ａ方向）に沿って一定間隔で設けられている。すなわち、電極７は、凸部４ａの幅方向（Ｂ方向）外側における複数の突出部７ｂの端部が繋がっていないくし型形状を有する。

（半導体レーザ素子の構造）
次に、第１実施形態に係る半導体レーザ素子の構造について、詳細に説明する。図２及び図３は、ＧａＮ基板を用いた窒化物系半導体からなる４００ｎｍ帯半導体レーザ素子（青紫色ＬＤ）の構造を示す上面図及び断面図である。

図３（ａ）に示すように、Ｇａ面のＣ面（面方位（０，０，０，１））を表面とし、酸素がドーピングされた六方晶ｎ型ＧａＮ基板１１上に、約１μｍの膜厚を有し、Ｓｉドープｎ型ＧａＮ層からなるバッファ層１２が形成されている。このバッファ層１２上には、約１．５μｍの膜厚を有し、ｎ型Ａｌ_0.05Ｇａ_0.95Ｎからなるｎ側クラッド層１３が形成されている。

ｎ側クラッド層１３上には、約５０ｎｍの膜厚を有し、アンドープＧａＮからなるｎ側光ガイド層１４が形成され、更に、ｎ側光ガイド層１４上には、多重量子井戸（ＭＱＷ）構造を有する活性層１５が形成されている。この活性層１５は、図３（ｂ）に示すように、約１５ｎｍの膜厚を有する２つのアンドープＧａＮからなる障壁層１５ａと、約４ｎｍの膜厚を有する３つのアンドープＩｎ_0.10Ｇａ_0.90Ｎからなる井戸層１５ｂとが交互に積層された構造を有する。

活性層１５上には、約１００ｎｍの膜厚を有し、アンドープＧａＮからなるｐ側光ガイド層１６が形成され、ｐ側光ガイド層１６上には、約２０ｎｍの膜厚を有し、アンドープＡｌ_0.30Ｇａ_0.70Ｎからなるキャップ層１７が形成されている。

アンドープＡｌ_0.30Ｇａ_0.70Ｎからなるキャップ層１７上には、Ｍｇがドーピングされ、最大で約５００ｎｍの膜厚を有するとともに、中央付近に、約１．５μｍの幅を有するストライプ状の凸部を有するｐ型Ａｌ_0.05Ｇａ_0.95Ｎからなるｐ側クラッド層１８が形成され、その凸部上には、約１０ｎｍの膜厚を有し、アンドープＩｎ_0.05Ｇａ_0.95Ｎからなるｐ側コンタクト層１９が形成される。このｐ側クラッド層１８の凸部と、ｐ側コンタクト層１９により、電流注入領域となるリッジ部が形成されている。

ｐ側クラッド層１８の平坦部上、及び、ｐ側クラッド層１８の凸部側面と、ｐ側コンタクト層１９側面を覆う形で、約３００ｎｍの膜厚を有し、ＳｉＯ₂からなる電流ブロック層２０が形成されている。更に、ｐ側コンタクト層１９表面上には、Ｐｔ／Ｐｄ（２／１０ｎｍ）からなるｐ側電極２１が形成され、ｐ側電極２１及び電流ブロック層２０上には、くし型形状を有するＴｉ／Ａｕ（１０／５００ｎｍ）からなるｐ側パッド電極２２が形成されている。

図２に示すように、ｐ側パッド電極２２は、Ａ方向に沿ってｐ側電極２１（ｐ側クラッド層１８の凸部）上に設けられた直線部２２ａと、直線部２２ａからＢ方向外側に突出する複数の突出部２２ｂとを有する。なお、直線部２２ａ及び複数の突出部２２ｂは、それぞれ、本発明の「第１の部分」及び「第２の部分」の一例である。複数の突出部２２ｂの間には間隙が設けられている。ｐ側パッド電極２２上の一部の領域には、Ａｕからなるボンディングワイヤ２３が接続され、外部電源からｐ側パッド電極２２に給電することができる。

第１実施形態では、突出部２２ｂの幅ａ及び間隙の幅ｂは、例えば、約１５μｍと同等にされている。電流注入領域（ｐ側電極２１）の幅ｃは、約１５μｍである。ｐ側パッド電極パターンの外周寸法は、２００μｍ×４００μｍである。電流ブロック層２０及びｐ側パッド電極２２にボンディングワイヤ２３が接する領域は、直径約７０μｍの略円形の領域である。突出部２２ｂの幅ａ及び間隙の幅ｂを周期ｄとした場合に、周期ｄは、ボンディングワイヤ２３の接着径（７０μｍ）の１／２以下であることが好ましい（例えば、３０μｍ）。

又、図３（ａ）に示すように、ｎ型ＧａＮ基板１１の反対側には、Ｔｉ／Ｐｔ／Ａｕ（１０／２／５００ｎｍ）からなるｎ側電極２４が形成されており、ＡｕＳｎからなる融着層２５によって、ｎ側電極２４に給電するための導電層２６に接続されている。尚、半導体レーザ素子の幅は、約３００μｍで、奥行きは、約４００μｍで、レーザ光が出射される面はＭ面（面方位｛１，−１，０，０｝）である。

次に、図４に、ｐ側パッド電極２２のくし型形状の導電層幅（上述した突出部２２ｂの幅ａ）に対する、ワイヤボンド工程における導電層剥離発生率を示す。図４によると、導電層幅を小さくすると、剥離発生率が高くなる。導電層幅に対する間隙幅の割合（上述した間隙の幅ｂ／上述した突出部２２ｂの幅ａ）は、大きいほど剥離が発生しやすくなる。このため、導電層幅（突出部２２ｂの幅ａ）は１０μｍ以上であることが望ましい。

（半導体レーザ素子の製造方法）
次に、第１実施形態による半導体レーザ素子の製造方法について、図５及び図６を用いて説明する。

まず、図５（ａ）に示すように、ＭＯＶＰＥ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ：有機金属化学的気相成長）法を用いて、ｎ型ＧａＮ基板１１上に、約１μｍの膜厚を有し、ｎ型ＧａＮからなるバッファ層１２と、約１．５μｍの膜厚を有し、ｎ型Ａｌ_0.05Ｇａ_0.95Ｎからなるｎ側クラッド層１３と、約５０ｎｍの膜厚を有し、アンドープＧａＮからなるｎ側光ガイド層１４を、基板温度約１１５０℃で順次成長させる。

次に、基板温度を約８５０℃に保持した状態で、ｎ側光ガイド層１４上に、約４ｎｍの膜厚を有し、アンドープＩｎ_0.10Ｇａ_0.90Ｎからなる３層の井戸層１５ｂと、約１５ｎｍの膜厚を有し、アンドープＧａＮからなる２層の障壁層１５ａとを交互に成長させることにより、活性層１５を形成する。続いて、活性層１５上に、約１００ｎｍの膜厚を有し、アンドープＧａＮからなるｐ側光ガイド層１６と、約２０ｎｍの膜厚を有し、アンドープＡｌ_0.30Ｇａ_0.70Ｎからなるキャップ層１７を、順次成長させる。このキャップ層１７は、活性層１５のＩｎ原子が脱離するのを防止することにより、活性層１５の結晶品質が劣化するのを防止する機能を有する。

この後、基板温度を約１１５０℃に設定した状態で、キャップ層１７上に、約５００ｎｍの膜厚を有し、ｐ型Ａｌ_0.05Ｇａ_0.95Ｎからなるｐ側クラッド層１８を成長させる。

次に、基板温度を約８５０℃保持した状態で、ｐ側クラッド層１８上に、約１０ｎｍの膜厚を有するアンドープＩｎ_0.05Ｇａ_0.95Ｎからなるｐ側コンタクト層１９を成長させる。

次に、図５（ｂ）に示すように、真空蒸着法によりｐ側コンタクト層１９上に、Ｐｔ／Ｐｄ膜を形成し、フォトレジストを用いてエッチングすることにより、約１．５μｍの幅を有するストライプ形状のｐ側電極２１を形成し、更に、ｐ側コンタクト層１９と、ｐ側クラッド層１８の一部をエッチングにより除去し、電流注入領域となるリッジ部を形成する。

そして、図６（ａ）に示すように、ｐ側電極２１上と、ｐ側コンタクト層１９及びｐ側クラッド層１８の側面と、ｐ側クラッド層１８の平坦部上を覆うように、プラズマＣＶＤ法を用いて、約３００ｎｍの膜厚を有するＳｉＯ₂膜からなる電流ブロック層２０を形成する。

この後、リッジ部に開口部を有するフォトレジストを用いて、ｐ側電極２１直上の電流ブロック層２０をエッチングしてｐ側電極２１を露出させる。次に、ｐ側電極２１及び電流ブロック層２０上に、フォトレジストを用いて、Ｔｉ／Ａｕからなるくし型形状を有するｐ側パッド電極２２を真空蒸着法によりリフトオフ形成する。この場合、ｐ側パッド電極２２の最下層にＴｉを用いているため、ＳｉＯ2からなる電流ブロック層２０との接着性をよくすることができる。

次に、図６（ｂ）に示すように、ｎ型ＧａＮ基板１１の裏面を研磨により、例えば、１００μｍ程度の厚みまでうすくした後、その裏面上に、Ｔｉ／Ｐｔ／Ａｕからなるｎ側電極２４を真空蒸着法により形成する。

その後、出射面が平坦な面が得やすいＭ面になるような方位でへき開し、これと直交する方位でブレーキングを行う。更に、ｎ側電極をＡｕＳｎからなる融着層２５を用いて約３００℃の熱処理により導電層２６に接続し、ワイヤ２３をボンディングすることにより、図２及び図３に示す半導体レーザ素子が製造される。

（作用及び効果）
第１実施形態に係る半導体レーザ素子及び半導体レーザ素子の製造方法によると、ｐ側パッド電極２２に設けられた複数の突出部２２ｂの間に、電流ブロック層２０が露出する間隙が設けられている。従って、電極が形成されている合計面積が同等であるとした場合において、複数の突出部２２ｂの間に間隙が設けられていない場合、すなわち、突出部が一つにまとまっている場合に比べて、ワイヤボンディング可能な領域が拡がる。また、半導体レーザ素子の表面全域にｐ側パッド電極が形成されている場合に比べて、ｐ側パッド電極２２が形成されている面積、すなわち、容量が発生する面積を小さくすることができ、寄生容量が低減し、半導体レーザ素子の高速動作が可能となる。

このように、ワイヤボンディング可能な領域の拡大及び容量が発生する面積の縮小によって、半導体レーザ素子の高速動作を可能とするとともに、ワイヤボンディング時に生じる不具合を軽減することができ、組立歩留まりの低下が抑制できる。

ｐ側パッド電極２２の突出部２２ｂは、リッジ部が延びる方向（図２に示したＡ方向）に一定間隔で配置されており、ｐ側パッド電極２２は、リッジ部の幅方向（図２に示したＢ方向）における突出部２２ｂの端部が繋がっていないくし型形状を有する。従って、容易に間隙を設けることができ、寄生容量を小さくすることができる。更に、熱導伝のよい材料からなる、くし型形状のｐ側パッド電極２２の突出部２２ｂを、放熱フィンとして作用させることができ、半導体レーザ動作時の光吸収による発熱や電気抵抗によるジュール熱を、効率よく外部に放散させることができる。このため、素子特性の劣化を抑制することができる。

又、くし型ｐ側パッド電極２２の導電層幅が小さいと、電流ブロック層２０とｐ側パッド電極２２の間の接着強度が弱くなり、図４に示すようにワイヤボンディング工程で剥離が生じやすくなるが、ｐ側パッド電極２２の突出部２２ｂの幅を１０μｍ以上とすることで、電流ブロック層２０とｐ側パッド電極２２の付着強度を十分に確保することができ、組立歩留まりの低下を抑制することができる。

更に、第１実施形態に係る半導体レーザ素子においては、くし型ｐ側パッド電極２２の導電層幅（図２に示した幅ａ）と、その間隙幅（図２に示した幅ｂ）とをともに１５μｍとしているため、寄生容量は、ボンディングワイヤ２３直下に発生する分を考慮に入れて、チップ全域（約３００μｍ×４００μｍ）にｐ側パッド電極を形成した場合の約３７％、ワイヤボンディング有効領域全域（２００μｍ×４００μｍ）にｐ側パッド電極を形成した場合の約５５％程度に低減することができ、半導体レーザ素子の動作速度を向上させることができる。

又、ｐ側パッド電極２２の突出部２２ｂの幅ａは間隙の幅ｂ以下である。このように構成すれば、寄生容量値は、導電層を全面に形成した場合の半分程度以下になり、高速で動作させることができる。

又、くし型ｐ側パッド電極２２の周期ｄを、ボンディングワイヤ２３の接着径である７０μｍの１／２以下に相当する３０μｍにしているため、ボンディングワイヤ２３を、３本以上のくし型ｐ側パッド電極２２と接着させることができ、ボンディングワイヤ２３の剥離を防止することができる。このように、ｐ側パッド電極２２とボンディングワイヤ２３との間の付着強度を十分に確保することができるため、組立歩留まりの低下を抑制することができる。

又、第１実施形態に係る半導体レーザ素子において、ｐ側パッド電極２２はチタンを含む。チタンは接着性が強いので、電流ブロック層２０との接着性が向上し、くし型形状でも剥離しにくくすることができ、組立歩留まりの低下を抑制することができる。

又、第１実施形態に係る半導体レーザ素子は、ＧａＮ基板を備え、六方晶構造を有する窒化物系半導体層を備える。又、レーザ光の出射面はＭ面である。ＧａＮを含む窒化物半導体層は、Ｍ面と直交する方位では平坦な面が得られにくいため、例えば、図７に示したようにチップ側面の凹凸が激しくなったり、角の欠けが生じたりする等の不具合が発生しやすい。このため、外形形状の画像認識によりワイヤボンディング位置を決定する場合に、パターン認識が正常に行えず、正確な位置合わせが困難になる。しかしながら、ｐ側パッド電極２２を広い領域に形成しているため、ワイヤボンディング位置がずれたとしても、正常な給電が行えるようになり、組立歩留まりの低下が抑制できる。

（変形例）
上述した第１実施形態に係るｐ側パッド電極２２では、突出部２２ｂは、直線部２２ａの両側に設けられており、半導体レーザ素子の表面の略全域に設けられているが、これに限定されるものではない。具体的には、突出部２２ｂが形成される領域は、ワイヤボンディング装置に固有の特性（位置合せ精度や“ずれ”が予測される方向）に応じて、ワイヤボンディングに不具合が生じない範囲内で小さくすることも可能である。

例えば、共振器（リッジ部や直線部２２ａ）が延びる方向（図２に示したＡ方向）にのみ、位置合せのずれが生じると想定される場合について考える。このような場合には、共振器（リッジ部や直線部２２ａ）の幅方向（図２に示したＢ方向）において、突出部２２ｂの長さを短くすることが可能である。また、図８に示すように、直線部２２ａ（リッジ部）の片側にのみ、突出部２２ｂを設けることも可能である。

次に、共振器（リッジ部や直線部２２ａ）の幅方向（図２に示したＢ方向）にのみ、位置合せのずれが生じると想定される場合について考える。このような場合には、図９及び図１０に示すように、共振器（リッジ部や直線部２２ａ）が延びる方向（図２に示したＡ方向）において、突出部２２ｂが設けられる領域を狭めることも可能である。

最後に、共振器（リッジ部や直線部２２ａ）が延びる方向（図２に示したＡ方向）及び共振器（リッジ部や直線部２２ａ）の幅方向（図２に示したＢ方向）において、位置合せのずれがそれほど生じないと想定される場合について考える。このような場合には、図１１及び図１２に示すように、直線部２２ａ（リッジ部）の片側にのみ、突出部２２ｂを設けるとともに、Ａ方向において突出部２２ｂが設けられる領域を狭めることも可能である。

図８〜図１２に示したように、半導体レーザ素子の表面において、突出部２２ｂが設けられる領域を小さくすることによって、寄生容量をさらに低減することができる。

図１０及び図１２に示したように、光吸収に伴う熱的要因によって壊れやすい光出射端面の近傍に突出部２２ｂを設けることによって、熱放散の効率をあまり低下させることなく、寄生容量を低減することができる。

さらに、図１３に示すように、チップ端にワイヤがボンディングされた場合に、ワイヤの接触面積を確保するために、ｐ側パッド電極２２は、直線部２２ａ（リッジ部）の幅方向ｂの外側における突出部２２ｂの端部が部分２２ｃで繋がった形状を有していてもよい。図１０のパターンでは、ｐ側パッド電極２２は、突出部２２ｂの端部が繋がった形状を有するため、図２に示したくし型形状のｐ側パッド電極に比べて、ワイヤの接着性が向上する。

上述した第１実施形態では、ｐ側パッド電極２２にボンディングされるワイヤは一本であったが、これに限定されるものではない。具体的には、図１４及び図１５に示すように、ｐ側パッド電極２２には、複数本のワイヤがボンディングされていてもよい。これによって、寄生容量の低減を図りながら、大電流の供給が可能になり、半導体レーザ素子の動作速度を向上させることができる。

＜第２実施形態＞
（半導体レーザ素子の構造）
第２実施形態に係る半導体レーザ素子の概略構造について、図１６を用いて説明する。半導体レーザ素子は、基板上１に形成された第１導電型の第１クラッド層２と、第１クラッド層２上に形成された活性層３と、活性層３上に設けられた第２導電型の第２クラッド層４と、第２クラッド層４の凸部４ａ上に設けられたコンタクト層５とによって構成される半導体層を有する。第２クラッド層４は、Ａ方向に沿って延びる凸部４ａと、凸部４ａの幅方向（Ｂ方向）外側に設けられた平坦部４ｂとによって構成される。

半導体レーザ素子は、平坦部４ｂの上面及び凸部４ａの側面に形成されており、絶縁性の材料によって構成された電流ブロック層６を有する。半導体レーザ素子は、コンタクト層５と電流ブロック層６上に形成された電極７を有する。

電極７は、Ａ方向に沿ってコンタクト層５（凸部４ａ）上に設けられた直線部７ａと、直線部７ａから凸部４ａの幅方向（Ｂ方向）外側に突出する突出部７ｂとを有する。電流ブロック層６上には、電極７と接していない島状の接着部２７が設けられている。接着部２７は、突出部７ｂに隣接している。なお、突出部７ｂと接着部２７と間には、電流ブロック層６が露出する間隙が設けられている。

（半導体レーザ素子の構造）
次に、第２実施形態に係る半導体レーザ素子の構造について、詳細に説明する。図１７は、ＧａＮ基板を用いた窒化物系半導体からなる４００ｎｍ帯半導体レーザ素子（青紫色ＬＤ）の構造を示す上面図である。第２実施形態に係る半導体レーザ素子の詳細構造は、島状の接着部２７を備えた以外は、第１実施形態と同様であるので、接着部２７以外の説明は省略する。

ｐ側パッド電極２２上の一部の領域には、Ａｕからなるボンディングワイヤ２３が接続され、外部電源からｐ側パッド電極２２に給電することができる。このとき、接着部２７にもボンディングワイヤ２３が接続され、ｐ側パッド電極２２とボンディングワイヤ２３との間の付着強度を十分に確保する。

接着部２７は、接着性が強い材質であればよく、例えば、チタン、クロム、アルミニウム等が用いられる。

（作用及び効果）
第２実施形態に係る半導体レーザ素子によると、電流ブロック層２０上には、ｐ側パッド電極２２に接していない島状の接着部２７が設けられており、接着部２７は、突出部２２ｂに近接している。また、突出部２２ｂと接着部２７との間には、電流ブロック層２０が露出する間隙が設けられている。従って、突出部が一つしか設けられていない場合に比べて、ワイヤをボンディング可能な領域が拡がる。また、半導体レーザ素子の表面全域に電極が形成されている場合に比べて、電極が形成されている面積、すなわち、容量が発生する面積を小さくすることができ、寄生容量が低減し、半導体レーザ素子の高速動作が可能となる。

このように、ワイヤをボンディング可能な領域の拡大及び容量が発生する面積の縮小によって、半導体レーザ素子の高速動作を可能とするとともに、給電のためのワイヤをボンディングする時に生じる不具合を軽減することができる。

（変形例）
第２実施形態では、島状の接着部２７を有する半導体レーザ素子について説明したが、第１実施形態において説明したくし型形状のｐ側パッド電極２２と組み合わせてもよい。例えば、図１８に示すように、くし型形状のｐ側パッド電極２２の間隙に、島状の接着部２７を配置してもよい。このような構成によると、更に接着性を向上させることができる。

＜第３実施形態＞
（半導体レーザ素子の構造）
第３実施形態に係る半導体レーザ素子の構造について、図１９及び図２０を用いて説明する。図１９及び図２０は、絶縁性のサファイア基板を用いた窒化物系半導体からなる４００ｎｍ帯半導体レーザ素子（青紫色ＬＤ）の構造を示した上面図及び断面図である。

図１５（ａ）に示すように、Ｃ面（面方位（０，０，０，１））を表面としたサファイア基板５１上に、約１０μｍの膜厚を有し、アンドープＧａＮ層からなるバッファ層５２が形成されている。このバッファ層５２上には、膜厚約１００ｎｍを有するとともに、紙面と垂直方向に伸びる、幅約６μｍ、間隔約４μｍのストライプ形状を有するＳｉＯ₂層５３が形成されており、これを囲むように、約１２μｍの膜厚を有するアンドープＧａＮ層からなる横方向成長層５４が形成されている。更に、横方向成長層５４上には、約１μｍの膜厚を有するとともに、凸部を有し、Ｓｉドープｎ型ＧａＮからなるｎ側コンタクト層５５が形成されている。このｎ側コンタクト層５５の平坦部上には、Ｔｉ／Ｐｔ／Ａｕ（１０／２／５００ｎｍ）からなるｎ側電極６７が形成されている。

一方、ｎ側コンタクト層５５の凸部上には、約１．５μｍの膜厚を有し、Ｓｉドープｎ型Ａｌ_0.05Ｇａ_0.95Ｎからなるｎ側クラッド層５６が形成され、ｎ側クラッド層５６上には、約５０ｎｍの膜厚を有し、アンドープＧａＮからなるｎ側光ガイド層５７が形成され、更に、ｎ側光ガイド層５７上には、多重量子井戸（ＭＱＷ）構造を有する活性層５８が形成されている。この活性層５８は、図１５（ｂ）に示すように、約１５ｎｍの膜厚を有し、２つのアンドープＧａＮからなる障壁層５８ａと、約４ｎｍの膜厚を有し、３つのアンドープＩｎ_0.10Ｇａ_0.90Ｎからなる井戸層５８ｂとが交互に積層された構造を有する。

活性層５８上には、約１００ｎｍの膜厚を有し、アンドープＧａＮからなるｐ側光ガイド層５９が形成され、ｐ側光ガイド層５９上には、約２０ｎｍの膜厚を有し、アンドープＡｌ_0.30Ｇａ_0.70Ｎからなるキャップ層６０が形成されている。

アンドープＡｌ_0.30Ｇａ_0.70Ｎからなるキャップ層６０上には、Ｍｇがドーピングされ、最大で約５００ｎｍの膜厚を有するとともに、中央部付近に、約１．５μｍの幅を有するストライブ状の凸部を有するｐ型Ａｌ_0.05Ｇａ_0.95Ｎからなるｐ側クラッド層６１が形成され、その凸部上には、約１０ｎｍの膜厚を有し、アンドープＩｎ_0.05Ｇａ_0.95Ｎからなるｐ側コンタクト層６２が形成される。このｐ側クラッド層６１の凸部と、ｐ側コンタクト層６２により、電流注入領域となるリッジ部が形成されている。

ｐ側コンタクト層６２直上とｎ側電極６７形成部を除く領域を覆う形で、約３００ｎｍの膜厚を有し、電流ブロック層として機能するＳｉＯ₂からなる絶縁層６４が形成されている。更に、ｐ側コンタクト層６２表面上には、Ｐｔ／Ｐｄ（２／１０ｎｍ）からなるｐ側電極６３が形成され、ｐ側電極６３及び絶縁層６４の一部領域上には、くし型形状を有し、Ｔｉ／Ａｕ（１０／５００ｎｍ）からなるｐ側パッド電極６５が形成されている。

図１９に示すように、ｐ側パッド電極６５は、Ａ方向に沿ってｐ側電極６３（ｐ側クラッド層６１の凸部）上に設けられた直線部６５ａと、直線部６５ａからＢ方向外側に突出する複数の突出部６５ｂとを有する。なお、直線部６５ａ及び複数の突出部６５ｂは、それぞれ、本発明の「第１の部分」及び「第２の部分」の一例である。複数の突出部６５ｂの間には間隙が設けられている。ｐ側パッド電極６５上の一部の領域には、Ａｕからなるボンディングワイヤ６６が接続され、ｎ側電極６７の一部の領域には、Ａｕからなるボンディングワイヤ６８が接続され、外部電源からｐ側パッド電極６５及びｎ側電極６７に給電することができる。

第３実施形態では、突出部６５ｂの幅ａ及び間隙の幅ｂは、例えば、約１５μｍと同等にされている。電流注入領域（ｐ側電極６３）の幅ｃは、約１５μｍである。電流ブロック層６４及びｐ側パッド電極６５にボンディングワイヤ６６が接する領域は、直径約７０μｍの略円形の領域である。同様に、ｎ側電極６７にボンディングワイヤ６８が接する領域は、直径約７０μｍの略円形の領域である。

又、半導体レーザ素子の幅は、約４００μｍ、奥行きは、約４００μｍで、ｎ側クラッド層５６からｐ側クラッド層６１までが形成されている領域は、幅が約２５０μｍで、奥行きは約４００μｍである。又、レーザ光が出射される面はＭ面（面方位｛１，−１，０，０｝）である。

（半導体レーザ素子の製造方法）
次に、第３実施形態に係る半導体レーザ素子の製造方法について、図２１〜図２３を用いて説明する。

まず、図２１（ａ）に示すように、Ｃ面を表面とするサファイア基板５１上に、ＭＯＶＰＥ法による２段階成長法（６００℃成長低温バッファ層及び１０００℃成長層）により、約１μｍの膜厚を有し、アンドープＧａＮからなるバッファ層５２を成長させる。バッファ層５２上に、プラズマＣＶＤ法を用いて、約１００ｎｍの膜厚を有するＳｉＯ₂膜を全面に形成した後、レジストパターンを形成して一部領域をエッチング除去し、ストライプ形状を有する選択成長用マスクとなるＳｉＯ₂膜５３を形成する。この時、ストライプの幅が約６μｍで、間隔が約４μｍである。

次に、バッファ層５２及びＳｉＯ₂膜５３上に、１１００℃でＭＯＶＰＥ法によりアンドープＧａＮ層を成長させると、図２１（ｂ）に示すように、ＳｉＯ₂膜５３上には成長しにくく、アンドープＧａＮからなるバッファ層５２が露出した部分にのみ（１，２，−２，２）面の傾斜を持つ、断面形状が三角形のファセット構造を有するＧａＮ層５４ａが形成される。

更に、ＧａＮ層の成長を進めると、図２１（ｃ）に示すように、横方向への成長によりＳｉＯ₂膜５３上にも形成されるようになり、膜厚約１２μｍまで成長させると、ファセット構造のＧａＮ層が合体して、上面が平坦な連続した横方向成長層５４が得られる。この場合、ＳｉＯ₂膜５３上に横方向成長層５４には、基板の材料であるサファイアとＧａＮ層の物性的違いに基づく欠陥が伝搬しにくく、ＧａＮ層が合体する部分を除いて、欠陥の少ない良質なＧａＮ層が得られる。

この横方向成長層５４上に、図２２（ａ）に示すように、ＭＯＶＰＥ法により半導体レーザの動作層となる半導体層を成長する。まず、約１μｍの膜厚を有し、ｎ型ＧａＮからなるｎ側コンタクト層５５と、約１．５μｍの膜厚を有し、ｎ型Ａｌ_0.05Ｇａ_0.95Ｎからなるｎ側クラッド層５６と、約５０ｎｍの膜厚を有し、アンドープＧａＮからなるｎ側光ガイド層５７を、基板温度約１１５０℃で順次成長させる。

次に、基板温度を約８５０℃に保持した状態で、ｎ側光ガイド層５７上に、約４ｎｍの膜厚を有するアンドープＩｎ_0.10Ｇａ_0.90Ｎからなる３層の井戸層５８ｂと、約１５ｎｍの膜厚を有するアンドープＧａＮからなる２層の障壁層５８ａとを交互に成長させることにより、ＭＱＷ構造を有する活性層５８を形成する。続いて、活性層５８上に、約１００ｎｍの膜厚を有し、アンドープＧａＮからなるｐ側光ガイド層５９と、約２０ｎｍの膜厚を有し、アンドープＡｌ_0.30Ｇａ_0.70Ｎからなるキャップ層６０を、順次成長させる。このキャップ層６０は、ＭＱＷ活性層１５のＩｎ原子が離脱するのを防止することにより、活性層５８の結晶品質が劣化するのを防止する機能を有する。

この後、基板温度を約１１５０℃に設定した状態で、キャップ層６０上に、約５００ｎｍの膜厚を有し、ｐ型Ａｌ_0.05Ｇａ_0.95Ｎからなるｐ側クラッド層６１を成長させる。

次に、基板温度を約８５０℃保持した状態で、ｐ側クラッド層６１上に、約１０ｎｍの膜厚を有し、アンドープＩｎ_0.05Ｇａ_0.95Ｎからなるｐ側コンタクト層６２を形成する。

その後、図２２（ｂ）に示すように、フォトレジストを用いて、一部の領域をエッチング除去し、ｎ側コンタクト層５５を露出させる。

この後、図２３（ａ）に示すように、真空蒸着法によりｐ側コンタクト層６２上に、Ｐｔ／Ｐｄ膜を形成し、フォトレジストを用いてエッチングすることにより、約１．５μｍの幅を有するストライプ形状のｐ側電極６３を形成し、更に、ｐ側コンタクト層６２と、ｐ側クラッド層６１の一部をエッチングにより除去し、電流注入領域となるリッジ部を形成する。

そして、図２３（ｂ）に示すように、露出している半導体層すべてを覆うように、プラズマＣＶＤ法を用いて、約３００ｎｍの膜厚を有する、ＳｉＯ₂膜からなる絶縁層６４を形成する。

この後、リッジ部に開口部を有するフォトレジストを用いて、ｐ側電極６３上の絶縁層６４をエッチングし、ｐ側電極６３を露出させる。次に、ｐ側電極６３上、絶縁層６４上に、Ｔｉ／Ａｕからなるくし型形状のｐ側パッド電極６５を真空蒸着法により形成する。この場合、ｐ側パッド電極６５の最下層にＴｉを用いているため、ＳｉＯ₂からなる絶縁層６４との接着性をよくすることができる。

次に、フォトレジストを用いて、ｎ側コンタクト層５５上の、一部領域の絶縁層６４をエッチング除去し、ｎ側コンタクト層５５を露出させた後、Ｔｉ／Ｐｔ／Ａｕからなるｎ側電極６７を真空蒸着法によりリフトオフ形成する。

次に、サファイア基板５１の裏面を研磨により、へき開しやすいように、例えば、１５０μｍ程度の厚みまでうすくした後、その後、出射面が平坦な面が得やすい、Ｍ面になるような方位でへき開し、これと直交する方位でブレーキングを行う。所定のパッケージに組み込んだ後、ワイヤ６６、６８を、それぞれ、ｐ側パッド電極６５、ｎ側電極６７にボンディングすることにより、図１９及び図２０に示す半導体レーザ素子が製造される。

（作用及び効果）
第３実施形態に係る半導体レーザ素子の場合、電流ブロック層として機能する絶縁層６４に発生する寄生容量は、ボンディングワイヤ６６直下に発生する分を考慮に入れると、ｐ側クラッド層６１が形成されている領域（約２５０μｍ×４００μｍ）すべてにｐ側パッド電極を形成した場合の約４４％、ワイヤボンディング有効領域全域（約２００μｍ×４００μｍ）にｐ側パッド電極を形成した場合の約５５％程度に低減することができ、半導体レーザ素子の動作速度を向上させることができる。

又、第３実施形態に係る半導体レーザ素子は、サファイア基板を備え、六方晶構造を有する窒化物系半導体層を備える。又、レーザ光の出射面はＭ面である。ＧａＮを含む窒化物半導体層は、Ｍ面と直交する方位では平坦な面が得られにくいため、例えば、図７に示したようにチップ側面の凹凸が激しくなったり、角の欠けが生じたりする等の不具合が発生しやすい。このため、外形形状の画像認識によりワイヤボンディング位置を決定する場合に、パターン認識が正常に行えず、正確な位置合わせが困難になる。しかしながら、ｐ側パッド電極６５を広い領域に形成しているため、ワイヤボンディング位置がずれたとしても、正常な給電が行えるようになり、組立歩留まりの低下が抑制できる。

＜第４実施形態＞
以下において、第４実施形態について図面を参照しながら説明する。第４実施形態では、第１実施形態に示した半導体レーザ素子を用いた半導体レーザ装置について説明する。

（半導体レーザ装置の構成）
以下において、第４実施形態に係る半導体レーザ装置の構成について、図面を参照しながら説明する。図２４及び図２５は、第４実施形態に係る半導体レーザ装置２００の構成を示す図である。具体的には、図２４は、半導体レーザ装置２００を光出射面側から見た図であり、図２５は、半導体レーザ装置２００を図２４に示すＣ方向から見た図である。

図２４に示すように、半導体レーザ装置２００は、支持基体２１０と、支持基体２１０上に融着層２２０を介して形成された副基板２３０と、副基板２３０上に融着層２３３を介して形成された半導体レーザ素子２４０とを有している。副基板２３０は、一対の導電層（導電層２３１及び導電層２３２）を有する。なお、導電層２３２は、上述した導電層２６に相当し、融着層２３３は、上述した融着層２５に相当する。

半導体レーザ装置２００は、外部電源に接続するための給電ピン（給電ピン２６１、給電ピン２７１及び給電ピン２８１）を有する。給電ピン２６１は、パッケージ本体２０１に設けられた絶縁リング２６２内に挿通されている。同様に、給電ピン２７１は、パッケージ本体２０１に設けられた絶縁リング２７２内に挿通されている。

半導体レーザ素子２４０は、ｎ側電極２４１と、基板２４２と、半導体層２４３と、電流ブロック層２４４と、ｐ側パッド電極２４５とを有する。

ｎ側電極２４１は、上述したｎ側電極２４に相当しており、基板２４２は、上述した基板１１に相当する。

半導体層２４３は、上述したバッファ層１２と、ｎ側クラッド層１３と、ｎ側光ガイド層１４と、活性層１５と、ｐ側光ガイド層１６と、キャップ層１７と、ｐ側クラッド層１８と、ｐ側コンタクト層１９とによって構成される。なお、ｐ側コンタクト層１９上には、上述したｐ側電極２１に相当する電極が設けられている（不図示）。

半導体層２４３は、上述した実施形態と同様に、電流注入領域である凸部２４７ａと、凸部２４７ａの幅方向外側に設けられた平坦部２４７ｂとを有する。

電流ブロック層２４４は、上述した電流ブロック層２０に相当しており、凸部２４７ａの側面と平坦部２４７ｂの上面とに形成される。

図２５に示すように、ｐ側パッド電極２４５は、上述したｐ側パッド電極２２に相当しており、凸部２４７ａ上に設けられた直線部２４５ａと、直線部２４５ａから凸部２４７ａの幅方向外側に突出する複数の突出部２４５ｂとを有する。なお、直線部２４５ａ及び複数の突出部２４５ｂは、それぞれ、本発明の「第１の部分」及び「第２の部分」の一例である。

上述した給電ピン２５１は、ボンディングワイヤ２７１を介してｐ側パッド電極２２の突出部２２ｂに接続されている。一方で、上述した給電ピン２６１は、ボンディングワイヤ２７２を介して導電層２３２に接続されている。

（作用及び効果）
第４実施形態に係る半導体レーザ装置によれば、第１実施形態と同様に、ボンディングワイヤ２７１をボンディング可能な領域の拡大及び寄生容量が発生する面積の縮小を図ることができる。これによって、半導体レーザ装置の高速動作が可能となり、ワイヤボンディング時に生じる不具合を低減することができる。

＜その他の実施形態＞
本発明は上記の実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。

例えば、上記の実施の形態では、ＭＯＶＰＥ法を用いて、半導体各層を結晶成長させる説明したが、本発明はこれに限らず、ＭＢＥ法、ＨＶＰＥ法やガスソースＭＢＥ法などを用いて、半導体各層を結晶成長させてもよい。又、半導体の結晶構造として、ウルツ鉱型であっても閃亜鉛鉱型構造であってもよい。

又、上記の実施の形態では、ＧａＮ、ＡｌＧａＮ及びＩｎＧａＮからなる層を含む窒化物系半導体素子層を用いたが、本発明はこれに限らず、ＡｌＮ、ＩｎＮ及びＡｌＩｎＧａＮからなる層を含む窒化物系半導体素子層を用いてもよく、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＰ、ＡｌＩｎＧａＰなどからなる層を含む窒化物系半導体以外の半導体素子層を用いてもよい。

このように、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。従って、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。

第１実施形態に係る半導体レーザ素子の斜視図である。第１実施形態に係る半導体レーザ素子の上面図である。第１実施形態に係る半導体レーザ素子の断面図である。第１実施形態に係る半導体レーザ素子の剥離発生率を示すグラフである。第１実施形態に係る半導体レーザ素子の製造方法を説明する断面図である（その１）。第１実施形態に係る半導体レーザ素子の製造方法を説明する断面図である（その２）。第１実施形態に係る半導体レーザ素子のチップ側面の模式図である。第１実施形態に係る半導体レーザ素子の変形例を示す上面図である（その１）。第１実施形態に係る半導体レーザ素子の変形例を示す上面図である（その２）。第１実施形態に係る半導体レーザ素子の変形例を示す上面図である（その３）。第１実施形態に係る半導体レーザ素子の変形例を示す上面図である（その４）。第１実施形態に係る半導体レーザ素子の変形例を示す上面図である（その５）。第１実施形態に係る半導体レーザ素子の変形例を示す上面図である（その６）。第１実施形態に係る半導体レーザ素子の変形例を示す上面図である（その７）。第１実施形態に係る半導体レーザ素子の変形例を示す上面図である（その８）。第２実施形態に係る半導体レーザ素子の斜視図である。第２実施形態に係る半導体レーザ素子の上面図である。第２実施形態に係る半導体レーザ素子の変形例を示す上面図である。第３実施形態に係る半導体レーザ素子の上面図である。第３実施形態に係る半導体レーザ素子の断面図である。第３実施形態に係る半導体レーザ素子の製造方法を説明する断面図である（その１）。第３実施形態に係る半導体レーザ素子の製造方法を説明する断面図である（その２）。第３実施形態に係る半導体レーザ素子の製造方法を説明する断面図である（その３）。第４実施形態に係る半導体レーザ装置の構成を示す図である。第４実施形態に係る半導体レーザ装置の構成を示す図である。従来の半導体レーザ素子の斜視図である（その１）。従来の半導体レーザ素子における、簡易的な等価回路を示す図である。従来の半導体レーザ素子の斜視図である（その２）。

符号の説明

１…基板、２…第１クラッド層、３…活性層、４…第２クラッド層、４ａ…凸部、４ｂ…平坦部、５…コンタクト層、６…電流ブロック層、７…電極、７ａ…直線部、７ｂ…突出部、１１…基板、１２…バッファ層、１３…ｎ側クラッド層、１４…ｎ側光ガイド層、１５…活性層、１５ａ…障壁層、１５ｂ…井戸層、１６…ｐ側光ガイド層、１７…キャップ層、１８…ｐ側クラッド層、１９…ｐ側コンタクト層、２０…電流ブロック層、２１…ｐ側電極、２２…ｐ側パッド電極、２２ａ…直線部、２２ｂ…突出部、２３…ボンディングワイヤ、２４…ｎ側電極、２５…融着層、２６…導電層、２７…接着部、５１…サファイア基板、５２…バッファ層、５３…ＳｉＯ₂層、５４…横方向成長層、５４ａ…ＧａＮ層、５５…ｎ側コンタクト層、５６…ｎ側クラッド層、５７…ｎ側光ガイド層、５８…活性層、５８ａ…障壁層、５８ｂ…井戸層、５９…ｐ側光ガイド層、６０…キャップ層、６１…ｐ側クラッド層、６２…ｐ側コンタクト層、６３…ｐ側電極、６４…絶縁層、６５…ボンディングワイヤ、６５…ｐ側パッド電極、６５ａ…直線部、６５ｂ…突出部、６６…ボンディングワイヤ、６７…ｎ側電極、１０１…基板、１０２…第１クラッド層、１０３…活性層、１０４…第２クラッド層、１０５…コンタクト層、１０６…電流ブロック層、１０７、１０８…電極、２００…半導体レーザ装置、２０１…支持基体、２２０…融着層、２３０…副基板、２３１、２３２…導電層、２３３…融着層、２４０…半導体レーザ素子、２４１…ｎ側電極、２４２…基板、２４３…半導体層、２４４…電流ブロック層、２４５…ｐ側パッド電極、２４５ａ…直線部、２４５ｂ…突出部、２４７ａ…凸部、２４７ｂ…平坦部、２５１、２６１、２７１…給電ピン、２５２、２６２…絶縁リング、２７１、２７２…ボンディングワイヤ

Claims (10)

1. 所定方向に沿って延びる凸部と、前記凸部の幅方向外側に設けられた平坦部とによって構成されており、基板上に形成される半導体層と、
   前記平坦部の上面及び前記凸部の側面に形成された絶縁層と、
   前記所定方向に沿って前記凸部上に設けられた第１の部分と、前記第１の部分から前記凸部の幅方向外側に突出する複数の突出部を含む第２の部分とによって構成される電極とを備え、
   前記凸部は、前記電極から電流が注入される電流注入領域であり、
   前記複数の突出部は、前記絶縁層上に設けられており、
   前記複数の突出部の間には、前記絶縁層が露出する間隙が設けられていることを特徴とする半導体レーザ素子。
2. 前記電極は、前記凸部の幅方向外側における前記複数の突出部の端部が繋がっていないくし型形状を有していることを特徴とする請求項１に記載の半導体レーザ素子。
3. 前記複数の突出部のいずれか一つは、前記所定方向における幅が１０μｍよりも大きい形状を有することを特徴とする請求項２に記載の半導体レーザ素子。
4. 前記所定方向における前記突出部の幅は、前記所定方向における前記間隙の幅以下であることを特徴とする請求項２又は請求項３に記載の半導体レーザ素子。
5. 所定方向に沿って延びる凸部と、前記凸部の幅方向外側に設けられた平坦部とによって構成されており、基板上に形成される半導体層と、
   前記平坦部の上面及び前記凸部の側面に形成された絶縁層と、
   前記所定方向に沿って前記凸部上に設けられた第１の部分と、前記第１の部分から前記凸部の幅方向外側に突出する突出部を含む第２の部分とによって構成される電極とを備え、
   前記凸部は、前記電極から電流が注入される電流注入領域であり、
   前記突出部は、前記絶縁層上に設けられており、
   前記絶縁層には、前記電極に接していない島状の接着部が設けられており、
   前記接着部は、前記突出部に隣接していることを特徴とする半導体レーザ素子。
6. 前記突出部は、前記半導体層が発するレーザ光の出射面側に設けられていることを特徴とする請求項１乃至請求項５のいずれかに記載の半導体レーザ素子。
7. 前記レーザ光の出射面は、Ｍ面であることを特徴とする請求項６に記載の半導体レーザ素子。
8. 前記基板は、ＧａＮ基板又はサファイア基板であり、
   前記半導体層は、六方晶構造を有する窒化物半導体層であることを特徴とする請求項１乃至請求項７のいずれかに記載の半導体レーザ素子。
9. 請求項１乃至請求項４のいずれかに記載の半導体レーザ素子と、少なくとも１本の導電性ワイヤとを備えた半導体レーザ装置であって、
   前記導電性ワイヤは、前記複数の突出部に接続されていることを特徴とする半導体レーザ装置。
10. 請求項５又は請求項６に記載の半導体レーザ素子と、少なくとも１本の導電性ワイヤとを備えた半導体レーザ装置であって、
    前記導電性ワイヤは、前記突出部及び前記接着部の両方に接続されていることを特徴とする半導体レーザ装置。

Images