JP2006350885A - Semiconductor device - Google Patents
Semiconductor deviceDownload PDFInfo
- Publication number
- JP2006350885A JP2006350885AJP2005178829AJP2005178829AJP2006350885AJP 2006350885 AJP2006350885 AJP 2006350885AJP 2005178829 AJP2005178829 AJP 2005178829AJP 2005178829 AJP2005178829 AJP 2005178829AJP 2006350885 AJP2006350885 AJP 2006350885A
- Authority
- JP
- Japan
- Prior art keywords
- access
- protection information
- block
- protection
- blocks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
- G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/2143—Clearing memory, e.g. to prevent the data from being stolen
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
Abstract
Translated fromJapaneseDescription
Translated fromJapaneseこの発明は、不揮発性記憶部を備える半導体装置に関し、特にデータ機密保護機能を有する半導体装置に関するものである。 The present invention relates to a semiconductor device having a nonvolatile memory portion, and more particularly to a semiconductor device having a data security protection function.
従来から、さまざまな用途に用いられるマイクロコンピュータ（以下、マイコンと称す）では、フラッシュメモリやＥＥＰＲＯＭ（Electrical Erasable and Programmable Read Only Memory）などの不揮発性記憶部（以下、不揮発性メモリと称す）を備えたものが一般的となっている。不揮発性メモリは、一旦データが書込まれると電源が遮断されてもそのデータを保持し、かつ、データの書換えも自由に行なうことができる。そのため、プログラムを不揮発性メモリに格納して製品に組込んだマイコンに対して、プログラムの修正や新たな機能の追加といったいわゆるアップデートを容易に行なうことができるという利点がある。 2. Description of the Related Art Conventionally, microcomputers (hereinafter referred to as microcomputers) used for various purposes have a nonvolatile memory unit (hereinafter referred to as nonvolatile memory) such as flash memory or EEPROM (Electrical Erasable and Programmable Read Only Memory). Is becoming common. Once data is written, the nonvolatile memory retains the data even when the power is turned off, and data can be rewritten freely. Therefore, there is an advantage that so-called updating such as program correction and addition of a new function can be easily performed on a microcomputer in which a program is stored in a nonvolatile memory and incorporated in a product.
一方、上述のような不揮発性メモリを備えたマイコンでは、当該マイコンが組込まれた製品の使用者（以下、エンドユーザと称す）などにより、その格納しているプログラムが書換えられると、動作不具合や人的被害などの発生が懸念される。また、競業者などにより、プログラムの内容を不正に読出されることも懸念される。そこで、エンドユーザによるデータの読出しや書換え（以下、アクセスと称す）を防止するため、マイコンには、機密保護（以下、プロテクトと称す）機能を付加することが一般的となっている。 On the other hand, in a microcomputer equipped with a non-volatile memory as described above, if the stored program is rewritten by a user (hereinafter referred to as an end user) of a product in which the microcomputer is incorporated, There are concerns about the occurrence of human damage. There is also a concern that the contents of the program may be read illegally by a competitor or the like. Therefore, in order to prevent data reading and rewriting (hereinafter referred to as access) by the end user, it is common to add a security protection (hereinafter referred to as protection) function to the microcomputer.
このようなプロテクト機能は、たとえば、不揮発性メモリ内において、データが格納されるデータ領域に加え、そのデータ領域に対するプロテクトを設定するためのプロテクト情報領域を配置し、そのプロテクト情報領域に格納されるプロテクト設定に応じて、ハードウェア回路によりアクセスを禁止する構成で実現される。 Such a protection function is, for example, arranged in a non-volatile memory, in addition to a data area in which data is stored, a protection information area for setting protection for the data area, and is stored in the protection information area. This is realized by a configuration in which access is prohibited by a hardware circuit in accordance with the protection setting.
特許文献１には、メモリアレイのブロックグループ単位で、ライトプロテクトの状態を柔軟に設定できる半導体記憶装置が開示されている。
一方、プロテクトが設定されたプログラムのアップデートを行なうためには、プロテクト設定を解除した上で、プログラムの書換えを行なう必要がある。したがって、プロテクト機能を付加する場合には、付随的にプロテクトの解除機能を備えておく必要がある。 On the other hand, in order to update a program with protection set, it is necessary to rewrite the program after releasing the protection setting. Therefore, when a protection function is added, it is necessary to provide a protection release function incidentally.
プロテクトの解除機能は、たとえば、マイコンと接続される外部装置から特定の信号を与えてプロテクトを解除する構成や、入力されたＩＤ（パスワード）が特定のＩＤと一致した場合にのみプロテクトが解除される構成で実現される場合もある。しかしながら、このような構成においては、構成の存在自体がセキュリティーホールとなる。すなわち、悪意の第三者が当該マイコンを詳細に調査するなどして、特定の信号や特定のＩＤを知ると、プロテクト機能は無効化されてしまう。 For example, the protection release function releases the protection only when a specific signal is given from an external device connected to the microcomputer to release the protection, or when the input ID (password) matches the specific ID. In some cases, the configuration is realized. However, in such a configuration, the existence of the configuration itself becomes a security hole. That is, when a malicious third party investigates the microcomputer in detail and learns a specific signal or a specific ID, the protection function is invalidated.
そこで、プロテクトが解除される前に、そのプロテクトされているデータを消去する構成が提案されている。 Therefore, a configuration has been proposed in which the protected data is erased before the protection is released.
特許文献２には、プロテクト設定の解除が指示されると、プロテクトの設定を無視して、格納されているすべてのデータを消去する不揮発性半導体記憶装置が開示されている。また、特許文献３には、不揮発性メモリのデータを消去した後にのみ、不揮発性メモリに対するアクセスを許可するマイクロコンピュータ装置が開示されている。
さらに、一般的に不揮発性メモリは、複数のブロックに分割されており、データの読出しおよび書込みはブロック単位で行なわれる。そのため、特許文献３には、ブロック単位でプロテクトの設定を行なう構成が開示されている。 Further, generally, a nonvolatile memory is divided into a plurality of blocks, and reading and writing of data are performed in units of blocks. For this reason,
ところで、近年のマイコンの高性能化に伴い、マイコンを動作させるためのプログラムも複雑化・大規模化している。そのため、プログラム製作者は、一からプログラムを製作するより、予め機能別に用意されたライブラリソフトウェアをプログラム中で読出す（サブルーチンコールする）ことでプログラム製作の効率化を図っている。このようなライブラリソフトウェアの提供者は、マイコンの製造者以外であることも多く、ＩＰ（Intellectual Property）ベンダと呼ばれる。
しかしながら、特許文献２に開示される構成では、プロテクトを解除しようとすると、その都度すべてのメモリが消去されるので、データ領域の容量に比較して格納されているプログラムの容量が小さい場合などには、その消去に要する時間が相対的に大きくなり、マイコンの処理速度の低下をもたらすという問題点があった。一方、特許文献３に開示されている構成では、ブロック単位でプロテクト設定が行なわれるので、プロテクト対象となるプログラムなどが複数のブロックに格納される場合などには、その格納される複数のブロックのすべてに対してプロテクト設定を行なう必要があるが、その処理は複雑となるため、プロテクト設定のミスによりデータの漏洩が生じるという問題点があった。 However, in the configuration disclosed in
また、ＩＰベンダにとって、ライブラリソフトウェアをプログラム中で読出して実行されることは通常の使用であり問題はないが、ライブラリソフトウェア自体（命令コード）の内容が読出されてしまうと、第三者に不当にコピーされ、開発費が回収できない事態やノウハウの流出が生じるという問題があった。そのため、プログラム製作者およびエンドユーザに対して、ライブラリソフトウェア自体の内容が読出されないように、プロテクトを設定する必要が生じている。 For IP vendors, reading and executing library software in a program is normal use and there is no problem, but if the contents of the library software itself (instruction code) are read, it is illegal for a third party. The development costs were not collected and the know-how leaked. Therefore, it is necessary to set protection for the program producer and the end user so that the contents of the library software itself are not read out.
しかしながら、従来のプロテクト機能においては、プログラム中の読出し（サブルーチンコール）であるか否かにかかわらず、プロテクトされているデータは、一律にアクセスが禁止されるため、プロテクトを設定してしまうと、ライブラリソフトウェアを利用することができずジレンマに陥るという問題点があった。 However, in the conventional protection function, access to the protected data is uniformly prohibited regardless of whether it is a read (subroutine call) in the program. There was a problem that the library software could not be used and fell into a dilemma.
そこで、この発明は、かかる問題を解決するためになされたものであり、その第１の目的は、処理速度を低下させることなく、かつ、容易な処理により高いデータ機密保護機能を実現する半導体装置を提供することである。 Accordingly, the present invention has been made to solve such a problem, and a first object of the present invention is to provide a semiconductor device that realizes a high data security function by a simple process without reducing the processing speed. Is to provide.
また、この発明の第２の目的は、格納される命令コード自体の機密保護を実現すると同時に、命令コードに基づく処理を実行できる半導体装置を提供することである。 A second object of the present invention is to provide a semiconductor device capable of executing processing based on an instruction code while realizing the security of the stored instruction code itself.
また、この発明の第３の目的は、上記の第１および第２の目的を同時に実現する半導体装置を提供することである。 A third object of the present invention is to provide a semiconductor device that simultaneously realizes the first and second objects.
第１の発明によれば、複数のブロックに分割されたデータ領域と、ブロック毎にアクセスを禁止するための保護情報が格納される保護情報領域とを含む不揮発性記憶部と、保護情報領域に格納された保護情報を読出す読出部と、いずれかのブロックに対するアクセスの禁止を解除する前に、当該ブロックに格納されているデータを消去する制御部とを備える半導体装置である。そして、制御部は、読出部から保護情報を受け、保護情報によりアクセスを禁止され得るいずれかのブロックにおいてアクセスが禁止されていれば、保護情報によりアクセスを禁止され得るすべてのブロックへのアクセスを禁止する。 According to the first invention, a nonvolatile storage unit including a data area divided into a plurality of blocks, and a protection information area in which protection information for prohibiting access is stored for each block, and the protection information area A semiconductor device includes a reading unit that reads stored protection information and a control unit that erases data stored in the block before canceling the prohibition of access to any block. Then, the control unit receives the protection information from the reading unit, and if access is prohibited in any of the blocks that can be prohibited by the protection information, the control unit accesses all the blocks that can be prohibited from access by the protection information. Ban.
また、第２の発明によれば、複数のブロックに分割されたデータ領域と、ブロック毎にアクセスを禁止するための保護情報が格納される保護情報領域とを含む不揮発性記憶部と、保護情報領域に格納された保護情報を読出す読出部と、いずれかのブロックに対するアクセスの禁止を解除する前に、当該ブロックに格納されているデータを消去する制御部と、データ領域に格納された命令コードを読出して処理を実行する演算部とを備える半導体装置である。そして、制御部は、読出部から受けた保護情報に基づいて、保護情報によりアクセスを禁止され得るブロックへのアクセスを許可するか否かを決定し、かつ、演算部から命令コードの読出しを行なうためのアクセス要求を受けると、保護情報にかかわらず当該アクセスを許可する。 According to the second invention, the non-volatile storage unit including a data area divided into a plurality of blocks, and a protection information area for storing protection information for prohibiting access for each block, and the protection information A read unit for reading the protection information stored in the area, a control unit for erasing the data stored in the block before canceling the prohibition of access to any block, and an instruction stored in the data area A semiconductor device including an arithmetic unit that reads a code and executes processing. Then, based on the protection information received from the reading unit, the control unit determines whether to permit access to a block whose access can be prohibited by the protection information, and reads the instruction code from the arithmetic unit. When the access request is received, the access is permitted regardless of the protection information.
また、第３の発明によれば、複数のブロックに分割されたデータ領域と、ブロック毎にそれぞれアクセスを禁止するための第１および第２の保護情報が格納される保護情報領域とを含む不揮発性記憶部と、保護情報領域に格納された第１および第２の保護情報を読出す読出部と、いずれかのブロックに対するアクセスの禁止を解除する前に、当該ブロックに格納されているデータを消去する制御部と、データ領域に格納された命令コードを読出して処理を実行する演算部とを備える半導体装置である。そして、制御部は、読出部から第１の保護情報を受け、第１の保護情報によりアクセスを禁止され得るいずれかのブロックにおいてアクセスが禁止されていれば、第１の保護情報によりアクセスを禁止され得るすべてのブロックへのアクセスを禁止し、かつ、読出部から受けた第２の保護情報に基づいて、第２の保護情報によりアクセスを禁止され得るブロックへのアクセスを許可するか否かを決定し、かつ、演算部から命令コードの読出しを行なうためのアクセス要求を受けると、第２の保護情報にかかわらず当該アクセスを許可する。 According to the third aspect of the present invention, the nonvolatile memory includes a data area divided into a plurality of blocks and a protection information area in which first and second protection information for prohibiting access is stored for each block. Data storage unit, a reading unit for reading the first and second protection information stored in the protection information area, and the data stored in the block before canceling the prohibition of access to any block The semiconductor device includes a control unit for erasing and an arithmetic unit for reading an instruction code stored in a data area and executing processing. The control unit receives the first protection information from the reading unit, and if the access is prohibited in any of the blocks that can be prohibited by the first protection information, the control unit prohibits the access by the first protection information. Whether to allow access to all blocks that can be accessed and whether to permit access to blocks that can be prohibited to access by the second protection information based on the second protection information received from the reading unit When the access request for determining and reading the instruction code is received from the arithmetic unit, the access is permitted regardless of the second protection information.
第１の発明によれば、アクセスの禁止が解除される場合において、ブロック単位でデータが消去される一方、アクセスを禁止され得るすべてのブロックに対するアクセスの禁止が解除されない限り、いずれのブロックに対するアクセスも許可されない。よって、すべてのブロックに格納されているデータを一括で消去する場合に比較して、効率的にデータ消去ができるので、処理速度の低下を抑制でき、かつ、すべてのブロックに対するアクセスの禁止を一体的に行なうことができるので、高いデータ機密保護機能を実現できる。 According to the first invention, when access prohibition is released, data is erased in units of blocks, while any block access is prohibited unless access prohibition for all blocks that can be prohibited from access is released. Is also not allowed. Therefore, data can be erased more efficiently than when erasing data stored in all blocks at once, so that the reduction in processing speed can be suppressed and access to all blocks can be prohibited. Therefore, a high data security function can be realized.
また、第２の発明によれば、アクセスの禁止が設定されているブロックに対しては、アクセスが許可されず、かつ、アクセスの禁止を解除する場合には、必ず当該ブロックに格納されているデータは消去される。例外的に、演算部がデータ領域に格納されている処理コードを読出して処理を実行する場合に限り、アクセス先のブロックにおける保護情報にかかわらずアクセスが許可される。よって、命令コード自体の機密保護が確保されると同時に、演算部は命令コードに基づく処理の実行を実現できる。 According to the second invention, access is not permitted to a block for which access prohibition is set, and the block is always stored in the block when access prohibition is released. Data is erased. Exceptionally, access is permitted regardless of the protection information in the access destination block only when the arithmetic unit reads the processing code stored in the data area and executes the processing. Therefore, the confidentiality protection of the instruction code itself is ensured, and at the same time, the arithmetic unit can implement processing based on the instruction code.
また、第３の発明によれば、第１の保護情報によるアクセスの禁止が解除される場合において、ブロック単位でデータが消去される一方、アクセスを禁止され得るすべてのブロックに対するアクセスの禁止が解除されない限り、いずれのブロックに対するアクセスも許可されない。よって、すべてのブロックに格納されているデータを一括で消去する場合に比較して、効率的にデータ消去ができるので、処理速度の低下を抑制でき、かつ、すべてのブロックに対するアクセスの禁止を一体的に行なうことができるので、高いデータ機密保護機能を実現できる。また、第２の保護情報によりアクセスの禁止が設定されているブロックに対しては、アクセスが許可されず、かつ、アクセスの禁止を解除する場合には、必ず当該ブロックに格納されているデータは消去される。例外的に、演算部がデータ領域に格納されている処理コードを読出して処理を実行する場合に限り、アクセス先のブロックにおける保護情報にかかわらずアクセスが許可される。よって、命令コード自体の機密保護が確保されると同時に、演算部は命令コードに基づく処理の実行を実現できる。 According to the third invention, when the prohibition of access by the first protection information is canceled, the data is erased in units of blocks, while the prohibition of access to all the blocks that can be prohibited from access is canceled. Unless it is, access to any block is not allowed. Therefore, data can be erased more efficiently than when erasing data stored in all blocks at once, so that the reduction in processing speed can be suppressed and access to all blocks can be prohibited. Therefore, a high data security function can be realized. In addition, for a block for which access prohibition is set by the second protection information, access is not permitted, and when the access prohibition is canceled, the data stored in the block is always Erased. Exceptionally, access is permitted regardless of the protection information in the access destination block only when the arithmetic unit reads the processing code stored in the data area and executes the processing. Therefore, the confidentiality protection of the instruction code itself is ensured, and at the same time, the arithmetic unit can implement processing based on the instruction code.
この発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中の同一または相当部分については、同一符号を付してその説明は繰返さない。 Embodiments of the present invention will be described in detail with reference to the drawings. Note that the same or corresponding parts in the drawings are denoted by the same reference numerals and description thereof will not be repeated.
［実施の形態１］
実施の形態１では、ＩＰベンダまたはプログラム製作者がエンドユーザに対するプロテクトを目的とするプロテクト機能について説明する。[Embodiment 1]
In the first embodiment, a protection function for protecting an end user by an IP vendor or a program producer will be described.
図１は、実施の形態１に従う半導体装置１０１の概略構成図である。
図１を参照して、半導体装置１０１は、データバス９８と、演算部（ＣＰＵ：Central Processing Unit；以下、ＣＰＵと称す）９０と、不揮発性メモリ１と、読出部１２と、制御部１０と、電源部９７とからなる。FIG. 1 is a schematic configuration diagram of a
Referring to FIG. 1, a
データバス９８は、ＣＰＵ９０、制御部１０、外部メモリ（図示しない）および外部装置（図示しない）などを互いに接続し、データの授受を仲介する。 The
ＣＰＵ９０は、データバス９８を介して不揮発性メモリ１との間でデータの授受を行なう。そして、ＣＰＵ９０は、外部からリセット信号を受けると、後述する動作モードに応じて、不揮発性メモリ１または外部メモリ（図示しない）に格納されているプログラムを読出して起動する。さらに、ＣＰＵ９０は、不揮発性メモリ１からプログラムを読出して起動する場合には、そのモード信号を制御部１０へ出力する。 The
不揮発性メモリ１は、フラッシュメモリやＥＥＰＲＯＭなどの半導体からなり、複数のブロックに分割されたデータ領域１．１とプロテクト情報領域１．２とを含む。 The
データ領域１．１は、ブロック１，２，・・・，Ｎに分割されており、それぞれデータ１，２，・・・，Ｎが格納される。 The data area 1.1 is divided into
プロテクト情報領域１．２は、データ領域１．１におけるブロックに対応するように分割されており、データ領域のそれぞれのブロックに対するプロテクト設定が格納される。実施の形態１におけるプロテクト情報領域１．２には、それぞれ１ビットからなる全体保護フラグ１ａ，２ａ，・・・，Ｎａが格納され、このフラグ値（「０」または「１」）に応じて、データ領域１．１のそれぞれのブロックに対するプロテクト設定の有無が判断される。 The protect information area 1.2 is divided so as to correspond to the blocks in the data area 1.1, and protect settings for the respective blocks in the data area are stored. The protection information area 1.2 according to the first embodiment stores 1-bit total protection flags 1a, 2a,..., Na, and according to the flag value (“0” or “1”). The presence / absence of protection setting for each block in the data area 1.1 is determined.
読出部１２は、不揮発性メモリ１のプロテクト情報領域１．２に格納されている全体保護フラグ１ａ，２ａ，・・・，Ｎａを読出し、制御部１０へ出力する。そして、読出部１２は、読出回路１６と、読出レジスタ１８とからなる。 The
読出回路１６は、外部からのリセット信号や電源部９７からの投入信号を受けて、プロテクト情報領域１．２に格納されている全体保護フラグ１ａ，２ａ，・・・，Ｎａを読出し、読出レジスタ１８へ出力する。 The
読出レジスタ１８は、全体保護フラグ１ａ，２ａ，・・・，Ｎａのそれぞれを一旦格納し、その値を制御部１０へ出力する。読出レジスタ１８は、読出回路１６から新たに全体保護フラグを受けるまで、その値を保持する。そのため、読出レジスタ１８から出力される値は、外部からのリセット信号や電源部９７からの投入信号を受けるタイミングでのみ更新される。 The read register 18 temporarily stores each of the overall protection flags 1a, 2a,..., Na and outputs the value to the
制御部１０は、ＯＲ回路１５と、起動モード判断部（判断部ａ）１４と、制御回路１１とからなる。 The
ＯＲ回路１５は、読出レジスタ１８から全体保護フラグ１ａ，２ａ，・・・，Ｎａを受けて論理和（ＯＲ）演算を行ない、全体保護フラグ１ａ，２ａ，・・・，Ｎａのうちいずれか１つでもプロテクト設定がなされていれば、起動モード判断部１４へ「ＯＮ」を出力する。 The OR
起動モード判断部１４は、ＯＲ回路１５から「ＯＮ」を受けている場合には、データ領域１．１のすべてのブロックに対する読出しおよび書込み（以下、アクセスとも称す）を禁止させるプロテクト制御信号を制御回路１１へ出力する。そして、起動モード判断部１４は、例外的にＣＰＵ９０からモード信号を受けている場合においては、そのアクセスを禁止させるプロテクト制御信号をマスクする。これは、ＣＰＵ９０は、不揮発性メモリ１に格納されているプログラムを読出して起動するため、アクセスの禁止が解除されていないと、ＣＰＵ９０が起動できないという問題が生じるからである。 The activation
制御回路１１は、データバスを介して、データ領域１．１のいずれかのブロックに対するプロテクトの設定解除の要求を受けると、当該ブロックに格納されているデータを消去し、そのデータが消去されたことを確認した後に、プロテクト情報領域１．２に格納されている当該ブロックに対応する保護フラグの値を変更し、プロテクトの設定を解除する。また、制御回路１１は、データバスを介して、データ領域１．１のいずれかのブロックに対するアクセスの要求を受けると、起動モード判断部１４からアクセスを禁止するプロテクト制御信号を受けているか否かを判断する。そして、制御回路１１は、アクセスを禁止するプロテクト制御信号を受けていなければ、そのアクセスを許可し、その要求先のブロックに格納されているデータを読出し、またはその要求先のブロックへデータを書込む。さらに、制御回路１１は、データバスを介して、データ領域１．１のいずれかのブロックに対するプロテクトの設定要求を受けると、プロテクト情報領域１．２に格納されている当該ブロックに対応する全体保護フラグの値を変更し、プロテクトを設定する。 When the
電源部９７は、外部からの指令を受けて、半導体装置１０１の各部への電源供給を開始し、かつ、その電源供給の開始と同時に投入信号を読出回路１６へ出力する。 In response to an external command, the
上述したように、半導体装置１０１は、複数の動作モードを有し、その動作モードに応じて、プロテクト設定の有効および無効を判断する必要がある。 As described above, the
図２は、半導体装置１０１の動作モードを説明するための図である。
図２（ａ）は、マイコン内蔵メモリプログラム起動モードである。FIG. 2 is a diagram for explaining an operation mode of the
FIG. 2A shows the microcomputer built-in memory program start mode.
図２（ｂ）は、マイコン外部メモリプログラム起動モードである。
図２（ｃ）は、ＣＰＵ非動作起動モードである。FIG. 2B shows a microcomputer external memory program start mode.
FIG. 2C shows a CPU non-operation start mode.
図２（ａ）を参照して、「マイコン内蔵メモリプログラム起動モード」では、ＣＰＵ９０は、不揮発性メモリ１からデータバス９８を介してプログラムを読出し、起動する。そのため、ＣＰＵ９０が起動できるように、不揮発性メモリ１のプロテクト設定を一時的に無効にする必要がある。 Referring to FIG. 2A, in the “microcomputer built-in memory program start mode”, the
図２（ｂ）を参照して、「マイコン外部メモリプログラム起動モード」では、半導体装置１０１にデータバス９８を介して、外部メモリ２００が接続される。そして、ＣＰＵ９０は、外部メモリ２００からデータバス９８を介してプログラムを読出し、起動する。ここで、ＩＰベンダおよびプログラム製作者以外の何人でも外部メモリ２００にプログラムを書込むことが可能であるので、プロテクト設定されたブロックに格納されているデータを読出すような悪意のあるプログラムが実行されるおそれがある。そのため、「マイコン外部メモリプログラム起動モード」では、ＣＰＵ９０の処理状態にかかわらず不揮発性メモリ１のプロテクト設定を常時有効とする。 Referring to FIG. 2B, in the “microcomputer external memory program start mode”, the
図２（ｃ）を参照して、「ＣＰＵ非動作起動モード」では、半導体装置１０１のデータバス９８に外部装置２０２が接続される。そして、外部装置２０２は、ＣＰＵ９０の処理にかかわらず、不揮発性メモリ１に対して直接アクセスを行なう。ここで、ＩＰベンダおよびプログラム製作者以外の何人でも半導体装置１０１に外部装置２０２を接続できるので、悪意のある第三者が不揮発性メモリ１に格納されているデータを直接読出すおそれがある。そのため、「ＣＰＵ非動作起動モード」では、ＣＰＵ９０の処理状態にかかわらず不揮発性メモリ１のプロテクト設定を常時有効とする。 With reference to FIG. 2C, in the “CPU non-operation start mode”, the
（プロテクト設定）
データ領域１．１のいずれのブロックに対してもプロテクトが設定されていない状態において、ＣＰＵ９０または外部からプロテクト対象のデータが転送されると、制御回路１１は、転送されたデータを所定のブロックに書込む。さらに、ＣＰＵ９０または外部から当該データに対するプロテクトの設定が要求されると、制御回路１１は、データを格納したブロックに対応するプロテクト情報領域１．２の全体保護フラグの値を変更し、プロテクト設定を行なう。以下、同様の処理により、不揮発性メモリ１に格納されるすべてのデータをプロテクトすることができる。(Protect setting)
When the protection target data is transferred from the
なお、制御回路１１は、プロテクトされているブロックに対するデータの読出し要求を受けると、格納されているデータと異なるデータを応答する。また、制御回路１１は、プロテクトされているブロックに対するデータの書込み要求を受けると、何らの動作も行なわない（無視）、または、その要求を違反動作として扱う。 When the
（プロテクト解除）
ＣＰＵ９０または外部からデータ領域１．１のいずれかのブロックに対するプロテクトの設定解除が要求されると、制御回路１１は、指定されたブロックに格納されているデータを消去する。そして、制御回路１１は、消去ベリファイ動作などにより、格納されているデータの消去が完了したことを確認した後、そのブロックに対応するプロテクト情報領域１．２の全体保護フラグの値を変更し、当該ブロックのプロテクト設定を解除する。(Unprotect)
When it is requested from the
一方、制御回路１１は、データ領域１．１のいずれかのブロックに対するプロテクト設定がされていれば、起動モード判断部１４からアクセスを禁止するプロテクト制御信号を受けるため、すべてのブロックに対するアクセスを禁止する。そのため、１つのブロックに対するプロテクト設定が解除されたとしても、プロテクト設定がされている他のブロックが存在すれば、データ領域１．１のすべてのブロックに対してプロテクトが設定されていることになる。すなわち、制御回路１１は、データ領域１．１のすべてのブロックに対してプロテクトの設定を解除しなければ、データ領域１．１のいずれのブロックに対してもアクセスを許可しない。 On the other hand, if the protection setting is set for any block in the data area 1.1, the
そこで、ＣＰＵ９０または外部から、データ領域１．１のすべてのブロックに対して、プロテクトの設定解除が要求され、すべてのブロックに格納されているデータが消去されて、初めてデータ領域１．１へのアクセスが可能となる。 Therefore, the
なお、読出部１２は、外部からのリセット信号や電源部９７からの投入信号を受けるまで、保護フラグの値を更新しないので、プロテクト設定または設定解除は、半導体装置１０１がリセットされた場合または、電源が再投入された場合に有効となる。 Note that the
以上のように、少なくともデータ領域１．１のいずれか１つのブロックに対してプロテクト設定が行なわれれば、すべてのブロックに対してプロテクトが有効となる。一方、データ領域１．１のすべてのブロックに対してプロテクト設定が解除されなければ、すべてのブロックに対してプロテクト設定が解除されない。 As described above, when protection is set for at least one block in the data area 1.1, protection is effective for all blocks. On the other hand, unless the protection setting is released for all the blocks in the data area 1.1, the protection setting is not released for all the blocks.
すなわち、データ領域１．１のプロテクトを設定する場合には、ブロック単位で容易に行なうことができるが、データ領域１．１のプロテクト設定を解除する場合には、すべてのブロックのそれぞれに対して複雑な処理が必要となる。 That is, when the protection of the data area 1.1 is set, it can be easily performed in units of blocks. However, when the protection setting of the data area 1.1 is cancelled, for each of all the blocks. Complex processing is required.
この発明の実施の形態１によれば、データ領域のプロテクト設定を解除する場合には、ブロック単位でデータ消去および保護フラグ値の変更が行なわれる。そのため、すべてのブロックを一括で消去する場合に比較して、効率的にデータ消去が行なえるので、処理速度の低下を抑制できる。一方、データ領域のプロテクト設定を解除するためには、すべてのブロックに対するプロテクト設定を解除しなければならない。よって、プロテクト設定を解除するためには、すべてのブロックに格納されているデータを消去する必要があり、高いデータ機密保護機能を実現できる。 According to the first embodiment of the present invention, when the protection setting of the data area is canceled, the data erasure and the protection flag value are changed in units of blocks. Therefore, data can be erased more efficiently than when all the blocks are erased at once, so that a reduction in processing speed can be suppressed. On the other hand, in order to cancel the protection setting for the data area, the protection setting for all blocks must be canceled. Therefore, in order to cancel the protection setting, it is necessary to erase the data stored in all the blocks, and a high data security protection function can be realized.
また、この発明の実施の形態１によれば、制御部は、ＣＰＵが「マイコン内蔵メモリプログラム起動モード」であれば、ＣＰＵからのアクセスを許可する一方、他のモードであればアクセスを許可しない。よって、半導体装置と接続された外部装置からの要求によるデータ漏洩を防止できる。 Further, according to the first embodiment of the present invention, the control unit permits access from the CPU when the CPU is in the “microcomputer built-in memory program start mode”, but does not permit access when the CPU is in another mode. . Therefore, data leakage due to a request from an external device connected to the semiconductor device can be prevented.
［実施の形態２］
実施の形態１においては、ＩＰベンダまたはプログラム製作者がエンドユーザに対するプロテクトを目的としたプロテクト機能を備える半導体装置について説明した。[Embodiment 2]
In the first embodiment, the semiconductor device provided with the protection function for the purpose of protecting the end user by the IP vendor or the program producer has been described.
一方、実施の形態２では、ＩＰベンダがプログラム製作者およびエンドユーザに対するプロテクトを目的としたプロテクト機能を備える半導体装置について説明する。 On the other hand, in the second embodiment, a description will be given of a semiconductor device provided with a protection function for the purpose of protecting IP program vendors and end users from IP vendors.
図３は、実施の形態２に従う半導体装置１０２の概略構成図である。
図３を参照して、半導体装置１０２は、データバス９８と、ＣＰＵ９２と、不揮発性メモリ２と、読出部２２と、制御部２０と、電源部９７とからなる。FIG. 3 is a schematic configuration diagram of the
Referring to FIG. 3,
データバス９８は、ＣＰＵ９２、制御部２０、外部メモリ（図示しない）および外部装置（図示しない）などを互いに接続し、データの授受を仲介する。 The
ＣＰＵ９２は、データバス９８を介して不揮発性メモリ２との間でデータの授受を行なう。そして、ＣＰＵ９２は、実施の形態１におけるＣＰＵ９０と同様に、不揮発性メモリ２からプログラムを読出して起動する（「マイコン内蔵メモリプログラム起動モード」の）場合には、そのモード信号を制御部２０へ出力する。 The
また、ＣＰＵ９２は、プログラムカウンタ（ＰＣ）９５を含み、プログラムカウンタ９５に格納されるプログラムカウンタ値に従い、不揮発性メモリ２から命令コードを読出して処理を実行する。このようなＣＰＵ９２による命令コードの読出しは、命令フェッチと称される。なお、プログラムカウンタ値は、ＣＰＵ９２の処理実行に伴い、順次カウントアップされる。 Further, the
さらに、ＣＰＵ９２は、不揮発性メモリ２に対するアクセスを実行する際に、その不揮発性メモリ２のアクセス先のアドレス（以下、アクセスアドレスと称す）を制御部２０へ出力する。同時に、ＣＰＵ９２は、そのアクセスが命令フェッチによるものであるか、命令フェッチ以外のデータへのアクセス（以下、データアクセスと称す）によるものであるかを示すステータス信号（以下、アクセスステータスと称す）を制御部２０へ出力する。 Further, when executing access to the
不揮発性メモリ２は、フラッシュメモリやＥＥＰＲＯＭなどの半導体からなり、複数のブロックに分割されたデータ領域２．１とプロテクト情報領域２．２とを含む。 The
データ領域２．１は、ブロック１，２，・・・，Ｍ，・・・，Ｎに分割されており、それぞれデータ１，２，・・・，Ｍ，・・・，Ｎが格納される。 The data area 2.1 is divided into
プロテクト情報領域２．２は、データ領域２．１に含まれるブロックのうち所定のブロックに対応するように配置されており、その所定のブロックに対するプロテクト設定が格納される。実施の形態２におけるプロテクト情報領域２．２には、データ領域２．１に含まれるブロック１，２，・・・，Ｍ，・・・，Ｎのうち、ブロックＭに対する１ビットの部分保護フラグＭｂが格納され、このフラグ値（「０」または「１」）に応じて、ブロックＭに対するプロテクト設定の有無が判断される。 The protect information area 2.2 is arranged so as to correspond to a predetermined block among the blocks included in the data area 2.1, and stores protection settings for the predetermined block. In the protect information area 2.2 in the second embodiment, a 1-bit partial protection flag for the block M among the
読出部２２は、不揮発性メモリ２のプロテクト情報領域２．２に格納されている部分保護フラグＭｂを読出し、制御部２０へ出力する。そして、読出部２２は、読出回路２６と、読出レジスタ２８とからなる。 The
読出回路２６は、外部からのリセット信号や電源部９７からの投入信号を受けて、プロテクト情報領域２．２に格納されている部分保護フラグＭｂを読出し、読出レジスタ２８へ出力する。 The
読出レジスタ２８は、部分保護フラグＭｂを一旦格納し、その値を制御部２０へ出力する。読出レジスタ２８は、読出回路２６から新たに部分保護フラグＭｂを受けるまで、その値を保持する。そのため、読出レジスタ２８から出力される値は、外部からのリセット信号や電源部９７からの投入信号を受けるタイミングでのみ更新される。 Read
制御部２０は、アクセスモード判断部（判断部ｂ）２４と、制御回路２１とからなる。
アクセスモード判断部２４は、読出レジスタ２８に格納される部分保護フラグＭｂに基づいて、ブロックＭに対するプロテクトの設定がされている場合には、データ領域２．１のブロックＭに対するアクセスを禁止させるプロテクト制御信号を制御回路２１へ出力する。そして、アクセスモード判断部２４は、例外的に、ＣＰＵ９２からモード信号を受けている場合で、かつ、ＣＰＵ９２からブロックＭに対する命令フェッチによる命令コードの読出しである場合に限り、そのアクセスを禁止させるプロテクト制御信号をマスクする。これは、ＣＰＵ９２においてプログラム製作者により製作されたプログラムが実行される際に、サブルーチンコールだけを許可するためである。The
The access
制御回路２１は、データバスを介して、データ領域２．１のブロックＭに対するプロテクトの設定解除の要求を受けると、ブロックＭに格納されているデータを消去し、そのデータが消去されたことを確認した後に、プロテクト情報領域２．２に格納されているブロックＭに対応する部分保護フラグＭｂの値を変更し、プロテクトの設定を解除する。また、制御回路２１は、データバスを介して、データ領域２．１のブロックＭに対するアクセスの要求を受けると、起動モード判断部１４からアクセスを禁止するプロテクト制御信号を受けているか否かを判断する。そして、制御回路２１は、アクセスを禁止するプロテクト制御信号を受けていなければ、そのアクセスを許可し、その要求先のブロックＭに格納されているデータを読出し、またはその要求先のブロックＭへデータを書込む。さらに、制御回路２１は、データバスを介して、データ領域２．１のブロックＭに対するプロテクトの設定要求を受けると、プロテクト情報領域２．１に格納されている部分保護フラグＭｂの値を変更し、プロテクトを設定する。 When the control circuit 21 receives a request to cancel the protection setting for the block M in the data area 2.1 via the data bus, the control circuit 21 erases the data stored in the block M and confirms that the data has been erased. After confirmation, the value of the partial protection flag Mb corresponding to the block M stored in the protection information area 2.2 is changed, and the protection setting is canceled. When the control circuit 21 receives a request for access to the block M in the data area 2.1 via the data bus, the control circuit 21 determines whether a protection control signal for prohibiting access is received from the activation
電源部９７については、実施の形態１と同様であるので、詳細な説明は繰返さない。
（プロテクト設定）
データ領域２．１のブロックＭに対してプロテクト設定がなされていない状態において、ＣＰＵ９２または外部からプロテクト対象のデータが転送されると、制御回路２１は、転送されたデータをブロックＭに書込む。さらに、ＣＰＵ９２または外部から当該データに対するプロテクトの設定が要求されると、制御回路２１は、データを格納したブロックＭに対応する部分保護フラグＭｂの値を変更し、プロテクトを設定する。Since
(Protect setting)
In the state where the protection setting is not made for the block M in the data area 2.1, when the data to be protected is transferred from the
上述のように、ブロックＭに対してプロテクトが設定された場合には、制御回路２１は、ＣＰＵ９２がマイコン内蔵メモリプログラム起動モードであり、かつ、命令フェッチにより命令コードを読出すためのアクセスであれば、ブロックＭに対するアクセスを許可する。そのため、ＣＰＵ９２がブロックＭ以外のブロックに格納されている命令コードを命令フェッチして実行し、その実行処理中においてブロックＭに対してデータアクセスがなされたとしても、制御回路２１はそのアクセスを禁止する。 As described above, when the protection is set for the block M, the control circuit 21 can access the
なお、制御回路２１は、プロテクトされているブロックに対するデータの読出し要求を受けると、格納されているデータと異なるデータを応答する。また、制御回路２１は、プロテクトされているブロックに対するデータの書込み要求を受けると、何らの動作も行なわない（無視）、または、その要求を違反動作として扱う。 When the control circuit 21 receives a data read request for the protected block, the control circuit 21 responds with data different from the stored data. When receiving a data write request for the protected block, the control circuit 21 does not perform any operation (ignore) or treats the request as a violation operation.
（プロテクト解除）
ＣＰＵ９２または外部からデータ領域２．１のブロックＭに対するプロテクトの設定解除が要求されると、制御回路２１は、ブロックＭに格納されているデータを消去する。そして、制御回路２１は、消去ベリファイ動作などにより、格納されているデータの消去が完了したことを確認した後、プロテクト情報領域２．２の部分保護フラグＭｂの値を変更し、ブロックＭのプロテクト設定を解除する。(Unprotect)
When the
以上のように、制御回路２１は、データ領域２．１に格納されるライブラリソフトウェアに対して、命令フェッチによる命令コードの読出しに限定して、プロテクトを無効にするので、ＣＰＵ９２で実行されるプログラム中のサブルーチンコールを実現しながら、命令コード自体の漏洩を防止することができる。 As described above, since the control circuit 21 invalidates the protection for the library software stored in the data area 2.1 only by reading the instruction code by the instruction fetch, the program executed by the
この発明の実施の形態２によれば、プロテクトが設定されているブロックに対してのアクセスは許可されず、かつ、プロテクト設定を解除する場合には、当該ブロックに格納されているデータは必ず消去される。例外的に、ＣＰＵがデータ領域に格納されているライブラリソフトウェアなどの処理コードを読出して処理する場合に限り、保護情報にかかわらずアクセスが許可される。よって、命令コード自体の漏洩を防止し、かつ、ＣＰＵによるサブルーチンコールを制限なく実行させることができる。 According to the second embodiment of the present invention, access to a block for which protection is set is not permitted, and when the protection setting is canceled, the data stored in the block is always erased. Is done. Exceptionally, access is permitted regardless of the protection information only when the CPU reads and processes a processing code such as library software stored in the data area. Therefore, leakage of the instruction code itself can be prevented, and subroutine calls by the CPU can be executed without restriction.
［実施の形態３］
実施の形態１および２においては、それぞれ目的とする対象が異なるプロテクト機能について説明した。[Embodiment 3]
In the first and second embodiments, the protect functions having different target objects have been described.
一方、実施の形態３では、実施の形態１および２の機能を同時に実現する半導体装置について説明する。なお、以下の説明では、明確化のため、実施の形態１におけるプロテクトを「全体プロテクト」とも称し、実施の形態２におけるプロテクトを「部分プロテクト」とも称す。 On the other hand, in the third embodiment, a semiconductor device that simultaneously realizes the functions of the first and second embodiments will be described. In the following description, for the sake of clarity, protection in the first embodiment is also referred to as “overall protection”, and protection in the second embodiment is also referred to as “partial protection”.
図４は、実施の形態３に従う半導体装置１０３の概略構成図である。
図４を参照して、半導体装置１０３は、データバス９８と、ＣＰＵ９２と、不揮発性メモリ３と、読出部３２と、制御部３０と、電源部９７とからなる。FIG. 4 is a schematic configuration diagram of
Referring to FIG. 4,
データバス９８は、ＣＰＵ９２、制御部３０、外部メモリ（図示しない）および外部装置（図示しない）などを互いに接続し、データの授受を仲介する。 The
ＣＰＵ９２は、データバス９８を介して不揮発性メモリ３との間でデータの授受を行なう。そして、ＣＰＵ９２は、実施の形態１におけるＣＰＵ９０と同様に、不揮発性メモリ２からプログラムを読出して起動する（「マイコン内蔵メモリプログラム起動モード」の）場合には、そのモード信号を制御部１０へ出力する。 The
また、ＣＰＵ９２は、実施の形態２におけるＣＰＵ９２と同様に、プログラムカウンタ（ＰＣ）９５を含み、プログラムカウンタ９５に格納されるプログラムカウンタ値に従い、不揮発性メモリ３から命令コードを読出して処理を実行する。そして、ＣＰＵ９２は、不揮発性メモリ３に対するアクセスを実行する際に、アクセスアドレスおよびアクセスステータスを制御部３０へ出力する。 Similarly to
不揮発性メモリ３は、フラッシュメモリやＥＥＰＲＯＭなどの半導体からなり、複数のブロックに分割されたデータ領域３．１とプロテクト情報領域３．２および３．３とを含む。 The
データ領域３．１は、ブロック１，２，・・・，Ｍ，・・・，Ｎに分割されており、それぞれデータ１，２，・・・，Ｍ，・・・，Ｎが格納される。 The data area 3.1 is divided into
プロテクト情報領域３．２は、データ領域３．１におけるブロックに対応するように分割されており、データ領域のそれぞれのブロックに対する全体プロテクト設定が格納される。実施の形態３におけるプロテクト情報領域３．２には、それぞれ１ビットからなる全体保護フラグ１ａ，２ａ，・・・，Ｍａ，・・・，Ｎａが格納され、このフラグ値（「０」または「１」）に応じて、データ領域３．１のそれぞれのブロックに対する全体プロテクト設定の有無が判断される。 The protect information area 3.2 is divided so as to correspond to the blocks in the data area 3.1, and the entire protect setting for each block in the data area is stored. In the protect information area 3.2 in the third embodiment, overall protection flags 1a, 2a,..., Ma,..., Na each consisting of 1 bit are stored, and this flag value (“0” or “ 1 "), it is determined whether or not there is an overall protection setting for each block in the data area 3.1.
プロテクト情報領域３．３は、データ領域３．１に含まれるブロックのうち所定のブロックに対応するように配置されており、その所定のブロックに対する部分プロテクト設定が格納される。実施の形態３におけるプロテクト情報領域３．３には、データ領域３．１に含まれるブロック１，２，・・・，Ｍ，・・・，Ｎのうち、ブロックＭに対する部分保護フラグＭｂが格納され、このフラグ値（「０」または「１」）に応じて、ブロックＭに対する部分プロテクト設定の有無が判断される。 The protect information area 3.3 is arranged so as to correspond to a predetermined block among the blocks included in the data area 3.1, and stores a partial protect setting for the predetermined block. In the protect information area 3.3 in the third embodiment, the partial protection flag Mb for the block M among the
読出部３２は、不揮発性メモリ３のプロテクト情報領域３．２および３．３に格納されている全体保護フラグ１ａ，２ａ，・・・，Ｍａ，・・・，Ｎａおよび部分保護フラグＭｂを読出し、制御部３０へ出力する。そして、読出部３２は、読出回路３６と、読出レジスタ１８および２８とからなる。 The
読出回路３６は、外部からのリセット信号や電源部９７からの投入信号を受けて、プロテクト情報領域３．２に格納されている全体保護フラグ１ａ，２ａ，・・・，Ｎａを読出して読出レジスタ１８へ出力し、プロテクト情報領域３．３に格納されている部分保護フラグＭｂを読出して読出レジスタ２８へ出力する。 The
読出レジスタ１８は、実施の形態１と同様であるので詳細な説明は省略する。また、読出レジスタ２８は、実施の形態２と同様であるので詳細な説明は省略する。 Since the
制御部３０は、優先回路（優先回路Ｍ）３４と、ＯＲ回路３５および３８と、起動モード判断部（判断部ａ）１４と、アクセスモード判断部（判断部ｂ）２４と、制御回路３１とからなる。 The
優先回路３４は、後述するように、ブロックＭに対して全体プロテクトおよび部分プロテクトが同時に設定された場合に生じる問題を回避するため、部分プロテクトを全体プロテクトに優先させるための回路である。そして、優先回路３４は、データ領域３．１のブロックＭに対して設定される全体保護フラグＭａおよび部分保護フラグＭｂを受けて、部分保護フラグＭｂによる設定を優先する。すなわち、優先回路３４は、読出レジスタ１８から受けた全体保護フラグＭａと読出レジスタ２８から受けた部分保護フラグＭｂとの論理演算を行ない、部分保護フラグＭｂにより部分プロテクトが設定されていれば、全体保護フラグＭａのプロテクト設定を無視して、全体プロテクト設定の解除を示す値をＯＲ回路３５へ出力する。 As will be described later, the
ＯＲ回路３５は、読出レジスタ１８から受けた全体保護フラグ１ａ，２ａ，・・・，Ｎａ（Ｍａを除く）および優先回路３４から受けた値で論理和（ＯＲ）演算を行ない、全体保護フラグ１ａ，２ａ，・・・，Ｎａ（Ｍａを除く）および優先回路３４から受けた値のうちいずれか１つでも全体プロテクトの設定を示す値であれば、起動モード判断部１４へ「ＯＮ」を出力する。 The OR
起動モード判断部１４は、実施の形態１と同様であるので、詳細な説明は繰返さない。また、アクセスモード判断部２４は、実施の形態２と同様であるので、詳細な説明は繰返さない。 Since startup
ＯＲ回路３８は、起動モード判断部１４およびアクセスモード判断部２４から出力されるプロテクト制御信号を結合し、制御回路３１へ出力する。 The OR
制御回路３１は、データバスを介して、データ領域３．１のいずれかのブロックに対する全体プロテクトの設定解除の要求を受けると、当該ブロックに格納されているデータを消去し、そのデータが消去されたことを確認した後に、プロテクト情報領域３．２に格納されている当該ブロックに対応する全体保護フラグの値を変更し、全体プロテクトの設定を解除する。また、制御回路３１は、データバスを介して、データ領域３．１のブロックＭに対する部分プロテクトの設定解除の要求を受けると、ブロックＭに格納されているデータを消去し、そのデータが消去されたことを確認した後に、プロテクト情報領域３．３に格納されている部分保護フラグＭｂの値を変更し、部分プロテクトの設定を解除する。なお、制御回路３１は、全体プロテクトおよび部分プロテクトを互いに独立に扱うので、たとえば、ブロックＭに対する全体プロテクトの設定解除の要求を受けると、格納されているデータを消去した後にブロックＭに対する全体保護フラグＭａの値を変更するが、部分保護フラグＭｂの値を変更することはない。そのため、全体プロテクトおよび部分プロテクトのいずれもが設定されている場合には、それぞれに対してプロテクト設定を解除する必要がある。 When the
また、制御回路３１は、データバスを介して、データ領域３．１のいずれかのブロックに対するアクセスの要求を受けると、ＯＲ回路３８からアクセスを禁止するプロテクト制御信号を受けているか否かを判断する。そして、制御回路３１は、アクセスを禁止するプロテクト制御信号を受けていなければ、そのアクセスを許可し、その要求先のブロックに格納されているデータを読出し、またはその要求先のブロックへデータを書込む。 When the
さらに、制御回路３１は、データバスを介して、データ領域３．１のいずれかのブロックに対する全体プロテクトの設定要求を受けると、プロテクト情報領域３．２に格納されている当該ブロックに対応する全体保護フラグの値を変更し、全体プロテクトを設定する。また、制御回路３１は、データバスを介して、データ領域３．１のブロックＭに対する部分プロテクトの設定要求を受けると、プロテクト情報領域３．３に格納されている部分保護フラグＭｂの値を変更し、部分プロテクトを設定する。 Further, when the
電源部９７については、実施の形態１と同様であるので、詳細な説明は繰返さない。
（プロテクト設定）
データ領域３．１に対して全体プロテクトおよび部分プロテクトのいずれも設定されていない状態において、ＣＰＵ９２または外部からプロテクト対象のデータが転送されると、制御回路３１は、転送されたデータを所定のブロックに書込む。さらに、ＣＰＵ９２または外部から当該データに対する全体プロテクトまたは部分プロテクトの設定が要求されると、制御回路３１は、データを格納したブロックに対応する全体保護フラグ１ａ，２ａ，・・・，Ｍａ，・・・，Ｎａまたは部分保護フラグＭｂの値を変更し、プロテクト設定を行なう。なお、制御回路３１は、全体プロテクト要求または部分プロテクト要求を受けて、互いに独立にプロテクトを設定する。Since
(Protect setting)
When the data to be protected is transferred from the
したがって、制御回路３１は、全体保護フラグ１ａ，２ａ，・・・，Ｍａ，・・・，Ｎａのうちいずれかのフラグにおいて全体プロテクトが設定されていれば、ＣＰＵ９２がマイコン内蔵メモリプログラム起動モードである場合を除いて、すべてのブロックへのアクセスを禁止する。 Therefore, if the overall protection is set in any of the overall protection flags 1a, 2a,..., Ma,. Access to all blocks is prohibited except in certain cases.
さらに、制御回路３１は、部分保護フラグＭｂにおいて部分プロテクトが設定されていれば、ＣＰＵ９２がマイコン内蔵メモリプログラム起動モードであっても、ブロックＭへのアクセスを禁止する。そして、制御回路３１は、ＣＰＵ９２がマイコン内蔵メモリプログラム起動モードであり、かつ、命令フェッチにより命令コードを読出すためのアクセスである場合に限りブロックＭへのアクセスを許可する。 Furthermore, if partial protection is set in the partial protection flag Mb, the
（プロテクト解除）
ＣＰＵ９２または外部からデータ領域３．１のいずれかのブロックに対する全体プロテクトまたは部分プロテクトの設定解除が要求されると、制御回路３１は、指定されたブロックに格納されているデータを消去する。そして、制御回路３１は、消去ベリファイ動作などにより、格納されているデータの消去が完了したことを確認した後、そのブロックに対応する全体保護フラグまたは部分保護フラグの値を変更し、当該ブロックのプロテクト設定を解除する。なお、制御回路３１は、全体プロテクトの解除要求または部分プロテクトの解除要求を受けて、互いに独立にプロテクト設定を解除する。(Unprotect)
When the
したがって、ブロックＭに対して全体プロテクトおよび部分プロテクトが設定されていれば、これらのプロテクトを解除するためには、それぞれのプロテクトに対する解除要求を制御回路３１へ与える必要がある。 Therefore, if full protection and partial protection are set for the block M, a release request for each protection must be given to the
（優先回路）
上述したように、全体プロテクトは、ＩＰベンダまたはプログラム製作者がエンドユーザに対するプロテクトを設定するための機能である。一方、部分プロテクトは、ＩＰベンダがプログラム製作者およびエンドユーザに対するプロテクトを設定するための機能である。すなわち、通常の流通過程においては、ＩＰベンダが、自身のライブラリソフトウェアに対して部分プロテクトを設定し、その後、プログラム製作者が、自身の製作したプログラムに対して全体プロテクトを設定する。そして、エンドユーザへ提供されることになる。(Priority circuit)
As described above, the overall protection is a function for setting protection for an end user by an IP vendor or a program producer. On the other hand, the partial protection is a function for the IP vendor to set protection for the program producer and the end user. That is, in the normal distribution process, the IP vendor sets partial protection for its own library software, and then the program producer sets overall protection for the program that it produces. And it will be provided to the end user.
ところで、プログラム製作者が、自己の製作したプログラムをブロックＭ以外のブロックに格納した後、ブロックＭに対して全体プロテクトを設定してしまった場合を考えると、不揮発性メモリ３のデータ領域３．１に格納されているプログラムを更新するためには、ブロックＭに対する全体プロテクト設定を解除する必要がある。上述したように、プロテクト設定を解除するためには、そのブロックに格納されているデータを消去する必要があるため、ブロックＭに対する全体プロテクト設定の解除は、ブロックＭに格納されているソフトウェアライブラリの消去を意味する。すなわち、プログラム製作者は、自己の製作したプログラムを更新するために、ＩＰベンダに対してライブラリソフトウェアの再提供を求めるという不合理な状況が生じる。 By the way, when the program producer stores the program he / she has created in a block other than the block M and then sets the overall protection for the block M, the
そこで、優先回路３４は、ライブラリソフトウェアが格納されるブロックＭに対して、全体プロテクト設定を無効にする。すなわち、優先回路３４は、ブロックＭに対して部分プロテクトが設定されていれば、同時に全体プロテクトが設定されていても、全体プロテクトが設定されていないとみなす。 Therefore, the
よって、プログラム製作者が、誤って、ライブラリソフトウェアが格納されているブロックに対して全体プロテクトを設定したとしても、ライブラリソフトウェアを消去することなく、プログラムの更新が可能となる。 Therefore, even if the program producer mistakenly sets the overall protection for the block in which the library software is stored, the program can be updated without deleting the library software.
なお、優先回路３４は、あくまでも、プログラム製作者などのミスを補うものであり、必須の構成要件ではないが、どのような状況においても不合理な状況を生じさせないために、配置することが望ましい。 It should be noted that the
この発明の実施の形態３によれば、データ領域の全体プロテクト設定を解除する場合には、ブロック単位でデータ消去および全体保護フラグ値の変更が行なわれる。そのため、すべてのブロックを一括で消去する場合に比較して、効率的にデータ消去が行なえるので、処理速度の低下を抑制できる。一方、データ領域の全体プロテクト設定を解除するためには、すべてのブロックに対する全体プロテクト設定を解除しなければならない。よって、全体プロテクト設定を解除するためには、すべてのブロックに格納されているデータを消去する必要があり、高いデータ機密保護機能を実現できる。また、部分プロテクトが設定されているブロックに対してのアクセスは許可されず、かつ、部分プロテクト設定を解除する場合には、当該ブロックに格納されているデータは必ず消去される。例外的に、ＣＰＵがデータ領域に格納されているライブラリソフトウェアなどの処理コードを読出して処理する場合に限り、部分保護フラグにかかわらずアクセスが許可される。よって、命令コード自体の漏洩を防止し、かつ、ＣＰＵによるサブルーチンコールを制限なく実行させることができる。 According to the third embodiment of the present invention, when the entire protection setting of the data area is canceled, the data erasure and the entire protection flag value are changed in units of blocks. Therefore, data can be erased more efficiently than when all the blocks are erased at once, so that a reduction in processing speed can be suppressed. On the other hand, in order to cancel the overall protection setting of the data area, it is necessary to cancel the overall protection setting for all blocks. Therefore, in order to cancel the overall protection setting, it is necessary to erase data stored in all blocks, and a high data security protection function can be realized. Also, access to a block for which partial protection is set is not permitted, and when the partial protection setting is canceled, the data stored in the block is always erased. Exceptionally, access is permitted regardless of the partial protection flag only when the CPU reads and processes a processing code such as library software stored in the data area. Therefore, leakage of the instruction code itself can be prevented, and subroutine calls by the CPU can be executed without restriction.
また、この発明の実施の形態３によれば、同一のブロックに対して、全体プロテクトおよび部分プロテクトが設定されている場合には、部分プロテクトが優先し、全体プロテクトは無視される。そのため、既に、部分プロテクトが設定されているブロックに対して、誤って全体プロテクトを設定してしまった場合においても、当該ブロックに格納されているデータを消去することなく、全体プロテクトの設定を解除してデータの更新を行なうことができる。 Further, according to the third embodiment of the present invention, when the whole protection and the partial protection are set for the same block, the partial protection has priority and the whole protection is ignored. For this reason, even if the entire protection is set accidentally for a block that has already been partially protected, the entire protection setting is canceled without erasing the data stored in the block. The data can be updated.
［実施の形態４］
実施の形態１〜３においては、それぞれ１ビットからなる全体保護フラグまたは部分保護フラグによりプロテクトを設定する場合について説明した。[Embodiment 4]
In the first to third embodiments, the case where the protection is set by the whole protection flag or the partial protection flag each consisting of 1 bit has been described.
一方、実施の形態４では、複数のビットからなる全体保護フラグまたは部分保護フラグを用いる場合について説明する。なお、実施の形態４においては、実施の形態３に示す半導体装置１０３に適用した例について説明する。 On the other hand, in the fourth embodiment, a case where an entire protection flag or a partial protection flag composed of a plurality of bits is used will be described. Note that in
図５は、実施の形態４に従う半導体装置１０４の概略構成図である。
図５を参照して、半導体装置１０４は、データバス９８と、ＣＰＵ９２と、不揮発性メモリ４と、読出部４２と、制御部４０と、電源部９７とからなる。FIG. 5 is a schematic configuration diagram of
Referring to FIG. 5, the
データバス９８は、ＣＰＵ９２、制御部４０、外部メモリ（図示しない）および外部装置（図示しない）などを互いに接続し、データの授受を仲介する。 The
ＣＰＵ９２については、実施の形態３と同様であるので、詳細な説明は繰返さない。
不揮発性メモリ４は、複数のブロックに分割されたデータ領域４．１とプロテクト情報領域４．２および４．３とを含む。Since
The
データ領域４．１は、ブロック１，２，・・・，Ｍ，・・・，Ｎに分割されており、それぞれデータ１，２，・・・，Ｍ，・・・，Ｎが格納される。 The data area 4.1 is divided into
プロテクト情報領域４．２は、データ領域４．１におけるブロックに対応するように分割されており、データ領域のそれぞれのブロックに対する全体プロテクト設定が格納される。実施の形態４におけるプロテクト情報領域４．２には、たとえば、それぞれ２ビットからなる全体保護フラグ１ａ’，２ａ’，・・・，Ｍａ’，・・・，Ｎａ’が格納され、このフラグ値（「００」または「１１」）に応じて、データ領域４．１のそれぞれのブロックに対する全体プロテクト設定の有無が判断される。 The protect information area 4.2 is divided so as to correspond to the blocks in the data area 4.1, and the entire protect setting for each block in the data area is stored. In the protection information area 4.2 in the fourth embodiment, for example, overall protection flags 1a ′, 2a ′,..., Ma ′,. In accordance with (“00” or “11”), it is determined whether or not the overall protection is set for each block in the data area 4.1.
プロテクト情報領域４．３は、データ領域４．１に含まれるブロックのうちブロックＭに対する部分プロテクト設定が格納される。実施の形態４におけるプロテクト情報領域４．３には、２ビットからなる部分保護フラグＭｂ’が格納され、このフラグ値（「００」または「１１」）に応じて、ブロックＭに対する部分プロテクト設定の有無が判断される。 The protect information area 4.3 stores partial protection settings for the block M among the blocks included in the data area 4.1. In the protect information area 4.3 in the fourth embodiment, a 2-bit partial protection flag Mb ′ is stored, and the partial protection setting for the block M is set according to this flag value (“00” or “11”). Presence or absence is determined.
読出部４２は、不揮発性メモリ４のプロテクト情報領域４．２および４．３に格納されている全体保護フラグ１ａ’，２ａ’，・・・，Ｎａ’および部分保護フラグＭｂ’を読出し、制御部４０へ出力する。そして、読出部４２は、読出回路４６と、読出レジスタ４８および４７とからなる。 The
読出回路４６は、外部からのリセット信号や電源部９７からの投入信号を受けて、プロテクト情報領域４．２に格納されている全体保護フラグ１ａ’，２ａ’，・・・，Ｍａ’，・・・，Ｎａ’を読出し、ビット単位で読出レジスタ４８へ出力する。同時に、読出回路４６は、プロテクト情報領域４．３に格納されている部分保護フラグＭｂ’を読出し、ビット単位で読出レジスタ４７へ出力する。 The read circuit 46 receives the reset signal from the outside and the input signal from the
読出レジスタ４８は、全体保護フラグ１ａ’，２ａ’，・・・，Ｍａ’，・・・，Ｎａ’のそれぞれをビット単位で一旦格納し、それぞれのビットの値を制御部４０へ出力する。 The read register 48 temporarily stores each of the overall protection flags 1a ', 2a', ..., Ma ', ..., Na' in bit units, and outputs the value of each bit to the
読出レジスタ４７は、部分保護フラグＭｂ’をビット単位で一旦格納し、各ビットの値を制御部４０へ出力する。 The read register 47 temporarily stores the partial protection flag Mb ′ in units of bits and outputs the value of each bit to the
制御部４０は、実施の形態３における制御部３０にＯＲ回路４３．１，４３．２，・・・，４３．Ｍ，・・・，４３．Ｎおよび４４を追加したものと同様である。 The
ＯＲ回路４３．１は、読出レジスタ４８に格納されている全体保護フラグ１ａ’の０ビット目の値１ａ’（０）および１ビット目の値１ａ’（１）を読出し、論理和（ＯＲ）演算を行なう。そして、ＯＲ回路４３．１は、その論理和演算の結果をＯＲ回路３５へ出力する。すなわち、ＯＲ回路４３．１は、全体保護フラグ１ａ’の０ビット目の値１ａ’（０）または１ビット目の値１ａ’（１）のうち、どちらかのビットがプロテクトを設定する値となっていれば、プロテクトが設定されていると判断する。 The OR circuit 43.1 reads the value 1a '(0) of the 0th bit and the value 1a' (1) of the 1st bit of the overall protection flag 1a 'stored in the
以下同様に、ＯＲ回路４３．２，・・・，４３．Ｍ，・・・，４３．Ｎは、それぞれ全体保護フラグ２ａ’，・・・，Ｍａ’，・・・，Ｎａ’の０ビット目の値２ａ’（０），・・・，Ｍａ’（０），・・・，Ｎａ’（０）および１ビット目の値２ａ’（１），・・・，Ｍａ’（１），・・・，Ｎａ’（１）を読出し、論理和（ＯＲ）演算を行なう。そして、ＯＲ回路４３．２，・・・，４３．Ｍ，・・・，４３．Ｎは、それぞれ論理和演算の結果をＯＲ回路３５へ出力する。 Similarly, the OR circuits 43.2,. M, ..., 43. N is the value 2a ′ (0),..., Ma ′ (0),..., Na of the 0th bit of the overall protection flags 2a ′,. '(0) and 1st bit values 2a' (1), ..., Ma '(1), ..., Na' (1) are read out, and a logical sum (OR) operation is performed. Then, OR circuits 43.2,. M, ..., 43. N outputs the result of the OR operation to the
制御回路４１は、データバスを介して、データ領域４．１のいずれかのブロックに対する全体プロテクトの設定要求を受けると、プロテクト情報領域４．２に格納されている当該ブロックに対応する全体保護フラグを構成するすべてのビットを同値に変更し、プロテクトを設定する。また、制御回路４１は、データバスを介して、データ領域４．１のブロックＭに対するプロテクトの設定要求を受けると、プロテクト情報領域４．３に格納されている部分保護フラグＭｂを構成するすべてのビットを同値に変更し、プロテクトを設定する。また、制御回路４１は、プロテクトの設定解除の要求を受けると、プロテクトを設定する場合と同様に、プロテクト情報領域４．２に格納されている全体保護フラグまたはプロテクト情報領域４．３に格納されている部分保護フラグＭｂを構成するすべてのビットを同値に変更し、プロテクトを解除する。すなわち、制御回路４１は、プロテクトの設定または解除に応じて、「００」または「１１」を書込む。 When the
なお、制御回路４１の他の処理については、実施の形態３における制御回路３１と同様であるので、詳細な説明は繰返さない。 Since other processes of
以下、優先回路３４、ＯＲ回路３５および３８、起動モード判断部（判断部ａ）１４ならびにアクセスモード判断部（判断部ｂ）２４については、実施の形態３と同様であるので、詳細な説明は繰返さない。 Hereinafter, the
電源部９７については、実施の形態３と同様であるので、詳細な説明は繰返さない。
上述のように、制御回路４１は、フラグを構成する複数のビットを同値に変更して、プロテクトを設定する。そのため、フラグを構成するビットが何らかの原因で揮発した場合にも、プロテクト設定を維持できる。Since
As described above, the
たとえば、プロテクトの設定を示すフラグ値を「１」とした場合において、制御回路４１は、ブロック１に対する全体プロテクトの設定要求を受けると、全体保護フラグ１ａ’の０ビット目の値１ａ’（０）および１ビット目の値１ａ’（１）をいずれも「１」に変更する。同様に、制御回路４１は、ブロック１に対する全体プロテクトの設定解除の要求を受けると、ブロック１に格納されているデータを消去した後、全体保護フラグ１ａ’の０ビット目の値１ａ’（０）および１ビット目の値１ａ’（１）をいずれも「０」に変更する。すなわち、制御回路４１は、プロテクトの設定要求を受けると、保護フラグの値を「１１」に変更し、プロテクトの設定解除の要求を受けると、保護フラグの値を「００」に変更する。 For example, when the flag value indicating the protection setting is “1”, the
さらに、ブロック１に対する全体プロテクトが設定された状態、すなわち全体保護フラグ１ａ’の値が「１１」に変更された場合において、何らかの原因により１ビット分のデータが揮発して「１０」に変化したとすると、ＯＲ回路４３．１に与えられる値は、「１」，「１」から「１」，「０」に変化する。しかしながら、ＯＲ回路４３．１から出力される値は「１」のまま維持されるので、全体プロテクト設定が解除されることはない。 Further, when the overall protection for the
よって、保護フラグを構成するビットが何らかの原因で揮発したとしても、誤ってプロテクトの設定が解除されることを回避できる。なお、上述の説明から明らかなように、保護フラグをより多くのビットで構成することで、プロテクト機能をより強化することができる。 Therefore, even if the bits constituting the protection flag are volatilized for some reason, it is possible to prevent the protection setting from being canceled by mistake. As apparent from the above description, the protection function can be further strengthened by configuring the protection flag with more bits.
なお、実施の形態４においては、実施の形態１における全体プロテクト機能および実施の形態２における部分プロテクト機能を同時に実現する実施の形態３に従う半導体装置に適応した場合について説明したが、実施の形態１に従う半導体装置および実施の形態２に従う半導体装置のいずれに対しても同様に適応できることは言うまでもない。 In the fourth embodiment, the case where the present invention is applied to the semiconductor device according to the third embodiment that simultaneously realizes the overall protection function in the first embodiment and the partial protection function in the second embodiment has been described. Needless to say, the present invention can be similarly applied to both the semiconductor device according to the first embodiment and the semiconductor device according to the second embodiment.
実施の形態４によれば、実施の形態３における効果に加えて、全体プロテクト設定または部分プロテクト設定を行なうための全体保護フラグまたは部分フラグが何らかの原因で揮発したとしても、それらを構成するすべてのビットの値が変化しなければ、その保護フラグにより設定されるプロテクトが解除されることはない。よって、１つのビットからなる保護フラグを用いる場合に比較して、プロテクト機能をより強化した半導体装置を実現できる。 According to the fourth embodiment, in addition to the effects of the third embodiment, even if the whole protection flag or the partial flag for performing the whole protection setting or the partial protection setting is volatilized for some reason, all of the components constituting them are configured. If the value of the bit does not change, the protection set by the protection flag is not released. Therefore, a semiconductor device with a further enhanced protection function can be realized as compared with the case where a protection flag composed of one bit is used.
［実施の形態５］
実施の形態２〜４においては、データ領域を構成する複数ブロックのうち１つのブロックに対して部分プロテクトを設定する場合について説明した。[Embodiment 5]
In the second to fourth embodiments, the case where partial protection is set for one block among a plurality of blocks constituting the data area has been described.
一方、実施の形態５では、複数のブロックに対して一体的に部分プロテクトを設定する場合について説明する。なお、実施の形態５においては、実施の形態４に示す半導体装置１０４に適用した例について説明する。 On the other hand, in the fifth embodiment, a case where partial protection is integrally set for a plurality of blocks will be described. Note that in
不揮発性メモリに格納されるライブラリソフトウェアの容量が大きく、１つのブロックに収まらない場合には、複数のブロックにまたがって格納される。このような場合において、ライブラリソフトウェアは、単一的に取り扱われることが望ましい。そこで、複数のブロックを１つのブロックとみなして一体的に部分プロテクトを設定できる機能が必要となる。 When the capacity of the library software stored in the nonvolatile memory is large and does not fit in one block, it is stored across a plurality of blocks. In such a case, it is desirable that the library software is handled as a single unit. Therefore, it is necessary to have a function capable of setting partial protection integrally by regarding a plurality of blocks as one block.
図６は、実施の形態５に従う半導体装置１０５の概略構成図である。
図６を参照して、半導体装置１０５は、データバス９８と、ＣＰＵ９２と、不揮発性メモリ５と、読出部５２と、制御部５０と、電源部９７とからなる。FIG. 6 is a schematic configuration diagram of
Referring to FIG. 6, the
データバス９８は、ＣＰＵ９２、制御部５０、外部メモリ（図示しない）および外部装置（図示しない）などを互いに接続し、データの授受を仲介する。 The
ＣＰＵ９２については、実施の形態４と同様であるので、詳細な説明は繰返さない。
不揮発性メモリ５は、複数のブロックに分割されたデータ領域５．１とプロテクト情報領域５．２および５．３とを含む。Since
データ領域５．１は、ブロック１，２，・・・，Ｌ，Ｍ，・・・，Ｎに分割されており、それぞれデータ１，２，・・・，Ｌ，Ｍ，・・・，Ｎが格納される。 The data area 5.1 is divided into
プロテクト情報領域５．２は、データ領域５．１におけるブロックに対応するように分割されており、それぞれ全体保護フラグ１ａ’，２ａ’，・・・，Ｌａ’，Ｍａ’，・・・，Ｎａ’が格納される。 The protect information area 5.2 is divided so as to correspond to the blocks in the data area 5.1, and the overall protection flags 1a ′, 2a ′,..., La ′, Ma ′,. 'Is stored.
プロテクト情報領域５．３は、データ領域５．１を構成するブロックのうち複数のブロックに対する部分プロテクトを設定するための部分保護フラグを格納する。実施の形態５においては、たとえば、ブロックＬおよびＭに対して部分プロテクトを設定するための部分保護フラグＬｂ’およびＭｂ’が格納される。 The protect information area 5.3 stores a partial protection flag for setting partial protection for a plurality of blocks among the blocks constituting the data area 5.1. In the fifth embodiment, for example, partial protection flags Lb 'and Mb' for setting partial protection for blocks L and M are stored.
なお、実施の形態４と同様に、全体保護フラグ１ａ’，２ａ’，・・・，Ｌａ’，Ｍａ’，・・・，Ｎａ’および部分保護フラグＬｂ’，Ｍｂ’は、それぞれ２ビットで構成される。 As in the fourth embodiment, the overall protection flags 1a ', 2a', ..., La ', Ma', ..., Na 'and the partial protection flags Lb', Mb 'are each 2 bits. Composed.
読出部５２は、不揮発性メモリ５のプロテクト情報領域５．２および５．３に格納されている全体保護フラグ１ａ’，２ａ’，・・・，Ｌａ’，Ｍａ’，・・・，Ｎａ’およびに部分保護フラグＬｂ’，Ｍｂ’を読出し、制御部５０へ出力する。そして、読出部５２は、読出回路５６と、読出レジスタ５８および５７とからなる。 The
読出回路５６は、外部からのリセット信号や電源部９７からの投入信号を受けて、全体保護フラグ１ａ’，２ａ’，・・・，Ｌａ’，Ｍａ’，・・・，Ｎａ’を読出し、読出レジスタ５８へ出力する。同時に、読出回路５６は、部分保護フラグＬｂ’，Ｍｂ’を読出し、読出レジスタ５７へ出力する。 The
読出レジスタ５８は、全体保護フラグ１ａ’，２ａ’，・・・，Ｌａ’，Ｍａ’，・・・，Ｎａ’のそれぞれをビット単位で一旦格納し、各ビットの値を制御部５０へ出力する。 The read register 58 temporarily stores each of the overall protection flags 1a ′, 2a ′,..., La ′, Ma ′,..., Na ′ in units of bits, and outputs the value of each bit to the
読出レジスタ５７は、部分保護フラグＬｂ’，Ｍｂ’をビット単位で一旦格納し、各ビットの値を制御部５０へ出力する。 The read register 57 temporarily stores the partial protection flags Lb ′ and Mb ′ in units of bits, and outputs the value of each bit to the
制御部５０は、実施の形態４における制御部４０において、ＯＲ回路４３．Ｌおよび４３．ＭをＯＲ回路５３．ＬＭに代え、かつ、ＯＲ回路４４をＯＲ回路５４に代えたものである。 The
ＯＲ回路５３．ＬＭは、読出レジスタ５８に格納されている全体保護フラグＬａ’の０ビット目の値Ｌａ’（０）および１ビット目の値Ｌａ’（１）ならびに、全体保護フラグＭａ’の０ビット目の値Ｍａ’（０）および１ビット目の値Ｍａ’（１）を読出し、論理和（ＯＲ）演算を行なう。そして、ＯＲ回路５３．ＬＭは、その論理和演算の結果を優先回路３４へ出力する。 OR circuit 53. The LM includes the 0th bit value La ′ (0) and 1st bit value La ′ (1) of the overall protection flag La ′ and the 0th bit of the overall protection flag Ma ′ stored in the
同様に、ＯＲ回路５４は、読出レジスタ５７に格納されている部分保護フラグＬｂ’の０ビット目の値Ｌｂ’（０）および１ビット目の値Ｌｂ’（１）ならびに、部分保護フラグＭｂ’の０ビット目の値Ｍｂ’（０）および１ビット目の値Ｍｂ’（１）を読出し、論理和（ＯＲ）演算を行なう。そして、ＯＲ回路５４は、その論理和演算の結果を優先回路３４へ出力する。 Similarly, the
すなわち、ＯＲ回路５３．ＬＭおよび５４は、ブロックＬまたはブロックＭのいずれかに全体プロテクトまたは部分プロテクトが設定されていれば、ブロックＬおよびＭに対して全体プロテクトまたは部分プロテクトが設定されていると判断する。 That is, the OR circuit 53. If the entire protection or partial protection is set for either the block L or the block M, the LM and 54 determine that the entire protection or partial protection is set for the blocks L and M.
以下、優先回路３４、ＯＲ回路３５および３８、起動モード判断部（判断部ａ）１４ならびにアクセスモード判断部（判断部ｂ）２４については、実施の形態４と同様であるので、詳細な説明は繰返さない。 Hereinafter, the
電源部９７については、実施の形態４と同様であるので、詳細な説明は繰返さない。
上述のように、ＯＲ回路５４は、部分保護フラグＬｂ’またはＭｂ’のいずれかが設定されていれば、ブロックＬおよびＭに対する部分プロテクトが設定されていると出力する。そのため、制御回路４１は、ブロックＬまたはＭに対して部分プロテクトが設定されている場合には、ＣＰＵ９２からの命令フェッチによるアクセスを除き、ブロックＬおよびブロックＭに対するアクセスを禁止する。さらに、ブロックＬまたはＭに対する部分プロテクトを解除するためには、ブロックＬおよびＭに格納されているデータをすべて消去する必要がある。Since
As described above, if either of the partial protection flags Lb ′ or Mb ′ is set, the
よって、ブロックＬおよびＭに格納されるデータに対して一体的なプロテクトを行なうことができる。 Therefore, integral protection can be performed on the data stored in the blocks L and M.
なお、実施の形態５においては、データ領域に含まれる複数ブロックのうち２ブロックに対して部分プロテクトを設定する構成について説明したが、２ブロックに限定されることはなく、ブロックの数は、格納されるライブラリソフトウェアの容量などに応じて適宜設計すればよい。 In the fifth embodiment, the configuration in which partial protection is set for two blocks among a plurality of blocks included in the data area has been described. However, the configuration is not limited to two blocks, and the number of blocks is stored. What is necessary is just to design suitably according to the capacity | capacitance etc. of library software to be performed.
また、実施の形態５においては、実施の形態４に従う半導体装置に適応した場合について説明したが、部分プロテクト機能を備える実施の形態２に従う半導体装置および実施の形態３に従う半導体装置のいずれに対しても同様に適応できることは言うまでもない。 In the fifth embodiment, the case where the semiconductor device according to the fourth embodiment is applied has been described. However, for any of the semiconductor device according to the second embodiment and the semiconductor device according to the third embodiment having a partial protect function. It goes without saying that can be adapted as well.
実施の形態５によれば、実施の形態４における効果に加えて、複数のブロックに対して部分プロテクトを設定でき、かつ、それらのブロックに対する部分プロテクトの設定および解除は、一体的に行なわれる。よって、ライブラリソフトウェアの容量が増加し、複数のブロックにわたって格納される場合であっても、１つのブロックに格納される場合と同様に、処理コードの漏洩を防止することができる。 According to the fifth embodiment, in addition to the effects of the fourth embodiment, partial protection can be set for a plurality of blocks, and the setting and release of partial protection for these blocks are performed integrally. Therefore, even if the capacity of the library software is increased and stored over a plurality of blocks, leakage of the processing code can be prevented as in the case of being stored in one block.
［実施の形態６］
実施の形態５においては、複数のブロックに対して、一体的に部分プロテクトを設定する場合について説明した。[Embodiment 6]
In the fifth embodiment, the case where partial protection is integrally set for a plurality of blocks has been described.
一方、実施の形態６では、複数の部分プロテクトを互いに独立に設定できる場合について説明する。なお、実施の形態６においては、実施の形態４に示す半導体装置１０４に適用した例について説明する。 On the other hand, in the sixth embodiment, a case where a plurality of partial protects can be set independently of each other will be described. Note that in Embodiment 6, an example applied to the
複数のＩＰベンダによりライブラリソフトウェアが供給される場合などにおいては、複数のブロックに対して、互いに独立に部分プロテクトを設定できる機能が必要となる。 In the case where library software is supplied by a plurality of IP vendors, a function capable of setting partial protection for a plurality of blocks independently of each other is required.
図７は、実施の形態６に従う半導体装置１０６の概略構成図である。
図７を参照して、半導体装置１０６は、データバス９８と、ＣＰＵ９２と、不揮発性メモリ５と、読出部５２と、制御部６０と、電源部９７とからなる。FIG. 7 is a schematic configuration diagram of
Referring to FIG. 7,
データバス９８は、ＣＰＵ９２、制御部５０、外部メモリ（図示しない）および外部装置（図示しない）などを互いに接続し、データの授受を仲介する。 The
ＣＰＵ９２については、実施の形態４と同様であるので、詳細な説明は繰返さない。
不揮発性メモリ５および読出部５２は、実施の形態５と同様であるので、詳細な説明は繰返さない。Since
Since
制御部６０は、実施の形態４における制御部４０において、ＯＲ回路６４、優先回路（優先回路Ｌ）６２およびアクセスモード判断部（判断部ｂ）６５を付加し、ＯＲ回路３８をＯＲ回路６８に代えたものである。 The
ＯＲ回路６４は、読出レジスタ５７に格納されている部分保護フラグＬｂ’の０ビット目の値Ｌｂ’（０）および１ビット目の値Ｌｂ’（１）を読出し、論理和（ＯＲ）演算を行なう。そして、ＯＲ回路６４は、その論理和演算の結果を優先回路６２へ出力する。 The OR
優先回路６２は、ＯＲ回路４３．Ｌから受けた全体保護フラグＬａ’の値とＯＲ回路６４から受けた部分保護フラグＬｂ’の値との論理演算を行ない、部分保護フラグＬｂ’により部分プロテクトが設定されていれば、全体保護フラグＬａ’による全体プロテクト設定を無視して、全体プロテクトの設定解除を示す値をＯＲ回路３５へ出力する。 The
アクセスモード判断部６５は、実施の形態４におけるアクセスモード判断部２４と同様に、ＯＲ回路６４から出力される部分保護フラグＬｂ’の値に基づいて、ブロックＬに対する部分プロテクトの設定がされている場合には、データ領域５．１のブロックＬに対するアクセスを禁止させるプロテクト制御信号をＯＲ回路６８へ出力する。そして、アクセスモード判断部６５は、例外的に、ＣＰＵ９２からモード信号を受けている場合で、かつ、ＣＰＵ９２からブロックＬに対する命令フェッチによる命令コードの読出しである場合に限り、そのアクセスを禁止させるプロテクト制御信号をマスクする。 Similar to the access
ＯＲ回路６８は、起動モード判断部１４、アクセスモード判断部６５および２４から出力されるプロテクト制御信号を結合し、制御回路４１へ出力する。 The OR
以下、優先回路３４、ＯＲ回路３５、起動モード判断部１４ならびにアクセスモード判断部２４については、実施の形態４と同様であるので、詳細な説明は繰返さない。 Since
電源部９７については、実施の形態４と同様であるので、詳細な説明は繰返さない。
上述のように、アクセスモード判断部６５および２４は、それぞれ部分保護フラグＬｂ’およびＭｂ’の値に応じて、ブロックＬおよびＭに対する部分プロテクトが設定されているか否かを判断する。また、優先回路６２および３４は、それぞれ部分保護フラグＬｂ’およびＭｂ’の値に応じて、全体保護フラグＬａ’およびＭａ’の設定が有効であるか否かを判断する。Since
As described above, the access
よって、ブロックＬおよびＭに格納されているデータに対して、互いに独立に全体プロテクトまたは部分プロテクトが設定される。 Therefore, overall protection or partial protection is set independently of each other for the data stored in the blocks L and M.
なお、実施の形態６においては、データ領域に含まれる複数ブロックのうち２ブロックに対して互いに独立に部分プロテクトを設定する構成について説明したが、２ブロックに限定されることはなく、ブロックの数は、ＩＰベンダの数などに応じて適宜設計すればよい。 In the sixth embodiment, the configuration in which partial protection is set independently for two blocks among a plurality of blocks included in the data area has been described. However, the number of blocks is not limited to two blocks. May be appropriately designed according to the number of IP vendors.
また、実施の形態６においては、実施の形態４に従う半導体装置に適応した場合について説明したが、部分プロテクト機能を備える実施の形態２に従う半導体装置および実施の形態３に従う半導体装置のいずれに対しても同様に適応できることは言うまでもない。 In the sixth embodiment, the case where the semiconductor device according to the fourth embodiment is applied has been described. However, for any of the semiconductor device according to the second embodiment and the semiconductor device according to the third embodiment having a partial protect function. It goes without saying that can be adapted as well.
実施の形態６によれば、実施の形態４における効果に加えて、複数のブロックに対してそれぞれ独立に部分プロテクトを設定できる。そのため、複数のＩＰベンダなどがライブラリソフトウェアを提供する場合などには、それぞれ独立して部分プロテクトを設定でき、かつ、その部分プロテクトを設定したデータは、他のＩＰベンダを含めたいずれの者に対しても有効である。よって、同一の半導体装置に対して、複数のＩＰベンダがライブラリソフトウェアを提供する場合においても、その処理コードの漏洩を防止することができる。 According to the sixth embodiment, in addition to the effects in the fourth embodiment, partial protection can be set independently for a plurality of blocks. Therefore, when multiple IP vendors etc. provide library software, partial protection can be set independently, and the data for which partial protection has been set can be sent to any person including other IP vendors. Also effective. Therefore, even when a plurality of IP vendors provide library software for the same semiconductor device, leakage of the processing code can be prevented.
［実施の形態７］
実施の形態１においては、不揮発性メモリを構成するすべてのブロックに対して、全体プロテクトを設定する場合について説明した。[Embodiment 7]
In the first embodiment, the case where the entire protection is set for all the blocks constituting the nonvolatile memory has been described.
一方、実施の形態７では、不揮発性メモリを構成するブロックのうち限られたブロックに対してのみ全体プロテクトを設定できる場合について説明する。なお、実施の形態７においては、実施の形態１に示す半導体装置１０１に適用した例について説明する。 On the other hand, in the seventh embodiment, a case will be described in which the entire protection can be set only for a limited block among the blocks constituting the nonvolatile memory. Note that in
不揮発性メモリのデータ領域に対して、格納されるプログラムが小さい場合などには、プログラムに加えてユーザデータなどを格納することも考えられる。その際、不揮発性メモリを構成するすべてのブロックを全体プロテクトの対象とすると、エンドユーザは、ユーザデータに対してアクセスできない。そこで、不揮発性メモリを構成するブロックのうち、プログラムが格納されるブロックに対してのみ、全体プロテクトを設定できる構成とする。 When the stored program is small relative to the data area of the non-volatile memory, it may be possible to store user data in addition to the program. At this time, if all blocks constituting the nonvolatile memory are subject to overall protection, the end user cannot access the user data. Therefore, the entire protection can be set only for the block in which the program is stored among the blocks constituting the nonvolatile memory.
図８は、実施の形態７に従う半導体装置１０７の概略構成図である。
図８を参照して、半導体装置１０７は、データバス９８と、ＣＰＵ９０と、不揮発性メモリ７と、読出部７２と、制御部１０と、電源部９７とからなる。FIG. 8 is a schematic configuration diagram of
Referring to FIG. 8,
データバス９８は、ＣＰＵ９０、制御部１０、外部メモリ（図示しない）および外部装置（図示しない）などを互いに接続し、データの授受を仲介する。 The
ＣＰＵ９０については、実施の形態１と同様であるので、詳細な説明は繰返さない。
不揮発性メモリ７は、複数のブロックに分割されたデータ領域７．１とプロテクト情報領域７．２とを含む。Since
The
データ領域７．１は、ブロック１，２，・・・，Ｌ，Ｍ，・・・，Ｎに分割されており、それぞれデータ１，２，・・・，Ｌ，Ｍ，・・・，Ｎが格納される。 The data area 7.1 is divided into
プロテクト情報領域７．２は、データ領域７．１に含まれるブロックのうち所定のブロックに対応するように配置されており、その所定のブロックに対する全体プロテクト設定が格納される。実施の形態７におけるプロテクト情報領域７．２には、データ領域７．１に含まれるブロックＬおよびＭに対する全体保護フラグＬａおよびＭａが格納される。 The protect information area 7.2 is arranged so as to correspond to a predetermined block among the blocks included in the data area 7.1, and stores the entire protection setting for the predetermined block. In the protect information area 7.2 in the seventh embodiment, the overall protection flags La and Ma for the blocks L and M included in the data area 7.1 are stored.
読出部７２は、不揮発性メモリ７のプロテクト情報領域７．２に格納されている全体保護フラグＬａおよびＭａを読出し、制御部１０へ出力する。そして、読出部７２は、読出回路７６と、読出レジスタ７８とからなる。 The
読出回路７６は、外部からのリセット信号や電源部９７からの投入信号を受けて、プロテクト情報領域７．２に格納されている全体保護フラグＬａおよびＭａを読出し、読出レジスタ７８へ出力する。 The
読出レジスタ７８は、全体保護フラグＬａおよびＭａを一旦格納し、その値を制御部１０へ出力する。 Read
制御部１０および電源部９７については、実施の形態１と同様であるので、詳細な説明は繰返さない。 Since
上述のように、制御部１０は、全体プロテクトフラグＬａおよびＭａの値に応じて、ブロックＬおよびＭに対して全体プロテクトが設定されているか否かを判断する。また、制御部１０は、ブロックＬおよびＭのいずれに対しても全体プロテクトが設定されていなければ、ブロックＬおよびＭに対するアクセスを許可する。 As described above, the
すなわち、不揮発性メモリ７に含まれるブロックＬおよびＭ以外のブロックに対しては、全体プロテクトの設定を行なうことができない。そのため、ブロックＬおよびＭにプロテクト対象のプログラムなどを格納し、その他のブロックに対しては、エンドユーザへ開放するような使用形態が可能となる。 That is, it is not possible to set the overall protection for blocks other than the blocks L and M included in the
なお、実施の形態７においては、データ領域に含まれる複数ブロックのうち２ブロックに対して全体プロテクトを設定する構成について説明したが、２ブロックに限定されることはなく、全体プロテクトを設定可能なブロックの数は、プログラムの容量などに応じて適宜設計すればよい。 In the seventh embodiment, the configuration in which the overall protection is set for two blocks among the plurality of blocks included in the data area has been described. However, the configuration is not limited to two blocks, and the overall protection can be set. The number of blocks may be appropriately designed according to the capacity of the program.
また、実施の形態７においては、実施の形態１に従う半導体装置に適応した場合について説明したが、全体プロテクト機能を備える実施の形態３〜６に従う半導体装置のいずれに対しても同様に適応できることは言うまでもない。 In the seventh embodiment, the case where the present invention is applied to the semiconductor device according to the first embodiment has been described. However, the present invention can be similarly applied to any of the semiconductor devices according to the third to sixth embodiments having the overall protection function. Needless to say.
実施の形態７によれば、実施の形態１における効果に加えて、不揮発性メモリを構成するブロックのうち、一部のブロックに対してのみ全体プロテクトの対象とする。そのため、全体プロテクトの対象となるプログラムの容量が、不揮発性メモリの容量より十分小さい場合などにおいて、プログラムが格納されるブロック以外のブロックをエンドユーザに開放し、不揮発性メモリをより有効に使用することができる。よって、不揮発性メモリを複数の用途に用いることができるので、半導体装置に内蔵される不揮発性メモリの容量などを合理的に決定できる。 According to the seventh embodiment, in addition to the effects of the first embodiment, only a part of the blocks constituting the nonvolatile memory is subject to overall protection. Therefore, when the capacity of the program that is subject to overall protection is sufficiently smaller than the capacity of the nonvolatile memory, the blocks other than the block storing the program are opened to the end user, and the nonvolatile memory is used more effectively. be able to. Therefore, since the nonvolatile memory can be used for a plurality of purposes, the capacity of the nonvolatile memory incorporated in the semiconductor device can be rationally determined.
［実施の形態８］
実施の形態１〜７においては、不揮発性メモリ内にデータ領域とプロテクト情報領域とを配置する場合について説明した。[Embodiment 8]
In the first to seventh embodiments, the case where the data area and the protect information area are arranged in the nonvolatile memory has been described.
一方、実施の形態８では、不揮発性メモリ内にデータ領域のみを配置し、そのデータ領域にデータとプロテクト情報フラグとを格納する構成について説明する。なお、実施の形態８においては、実施の形態３に示す半導体装置１０３に適用した例について説明する。 On the other hand, in the eighth embodiment, a configuration will be described in which only a data area is arranged in a nonvolatile memory and data and a protection information flag are stored in the data area. Note that in Embodiment 8, an example applied to the
図９は、実施の形態８に従う半導体装置１０８の概略構成図である。
図９を参照して、半導体装置１０８は、データバス９８と、ＣＰＵ９２と、不揮発性メモリ８と、読出部８２と、制御部８０と、電源部９７とからなる。FIG. 9 is a schematic configuration diagram of
Referring to FIG. 9,
データバス９８は、ＣＰＵ９２、制御部８０、外部メモリ（図示しない）および外部装置（図示しない）などを互いに接続し、データの授受を仲介する。 The
ＣＰＵ９２については、実施の形態３と同様であるので、詳細な説明は繰返さない。
不揮発性メモリ８は、複数のブロックに分割されたデータ領域からなる。そして、不揮発性メモリ８は、ブロック１，２，・・・，Ｍ，・・・，Ｎに分割されており、それぞれデータ１，２，・・・，Ｍ，・・・，Ｎおよび各ブロックに対する全体保護フラグ１ａ，２ａ，・・・，Ｍａ，・・・，Ｎａが格納される。さらに、ブロックＭには、ブロックＭに対する部分保護フラグＭｂが格納される。Since
The nonvolatile memory 8 is composed of a data area divided into a plurality of blocks. The non-volatile memory 8 is divided into
読出部８２は、不揮発性メモリ８に格納されているデータの中から、全体保護フラグ１ａ，２ａ，・・・，Ｍａ，・・・，Ｎａおよび部分保護フラグＭｂを抽出し、制御部８０へ出力する。そして、読出部８２は、読出回路８６と、読出レジスタ１８および３７とからなる。 The
読出回路８６は、外部からのリセット信号や電源部９７からの投入信号を受けて、不揮発性メモリ８のそれぞれのブロックに格納されているデータを読出し、その読出したデータに含まれる全体保護フラグ１ａ，２ａ，・・・，Ｍａ，・・・，Ｎａおよび部分保護フラグＭｂを抽出し、読出レジスタ１８および３７へ出力する。 In response to an external reset signal or a power-on signal from the
読出レジスタ１８および３７は、実施の形態３と同様であるので、詳細な説明は繰返さない。 Since read registers 18 and 37 are the same as in the third embodiment, detailed description will not be repeated.
制御部８０は、実施の形態３における制御部３０において、制御回路３１を制御回路８１に代えたものである。 The
制御回路８１は、データバスを介して、いずれかのブロックに対するプロテクトの設定解除の要求を受けると、当該ブロックに格納されているデータを消去するとともに、全体保護フラグまたは部分保護フラグの値を変更し、プロテクトの設定を解除する。また、制御回路８１は、データバスを介して、いずれかのブロックに対するプロテクトの設定要求を受けると、当該ブロックに格納されている全体保護フラグまたは部分保護フラグの値を変更し、プロテクトを設定する。制御回路８１の他の処理については、実施の形態３における制御回路３１と同様であるので、詳細な説明は繰返さない。 When the
以下、優先回路３４、ＯＲ回路３５および３８、起動モード判断部１４ならびにアクセスモード判断部２４については、実施の形態３と同様であるので、詳細な説明は繰返さない。 Since
電源部９７については、実施の形態３と同様であるので、詳細な説明は繰返さない。
上述のように、不揮発性メモリ８のそれぞれのブロックには、通常のデータに加えて、各ブロックのプロテクトを設定するための全体保護フラグおよび部分保護フラグが格納される。そのため、全体プロテクトおよび部分プロテクトを設定する対象のブロックを比較的自由に設定することができる。Since
As described above, each block of the nonvolatile memory 8 stores a general protection flag and a partial protection flag for setting protection for each block in addition to normal data. For this reason, it is possible to relatively freely set a target block for which the overall protection and the partial protection are set.
なお、実施の形態８においては、全体保護フラグおよび部分保護フラグの両方をデータと共に格納する場合について説明したが、全体保護フラグまたは部分保護フラグのいずれか一方をデータと共に格納し、他方のフラグは、実施の形態１〜７と同様にプロテクト情報領域に格納する構成としてもよい。 In the eighth embodiment, the case where both the entire protection flag and the partial protection flag are stored together with the data has been described. However, either the entire protection flag or the partial protection flag is stored together with the data, and the other flag is As in the first to seventh embodiments, the protection information area may be stored.
また、実施の形態８においては、実施の形態３に従う半導体装置に適応した場合について説明したが、実施の形態１、２および４〜７に従う半導体装置のいずれに対しても同様に適応できることは言うまでもない。 In the eighth embodiment, the case where the semiconductor device according to the third embodiment is applied has been described. Needless to say, the present invention can be similarly applied to any of the semiconductor devices according to the first, second, and fourth to seventh embodiments. Yes.
実施の形態８によれば、実施の形態３における効果に加えて、全体プロテクトおよび部分プロテクトを格納するためのプロテクト情報領域を必要としないので、プロテクトの対象となるブロックに応じて、プロテクト情報領域を配置する必要がない。そのため、全体プロテクトおよび部分プロテクトの対象となるブロックを自由に選択することができ、かつ、変更も容易である。よって、不揮発性メモリに格納されるプログラムやサブルーチンプログラムに応じて、プロテクトの対象となるブロック数を自由に変更できる半導体装置を実現できる。 According to the eighth embodiment, in addition to the effects in the third embodiment, the protection information area for storing the whole protection and the partial protection is not required. Therefore, the protection information area is selected according to the block to be protected. There is no need to place. For this reason, it is possible to freely select blocks that are subject to overall protection and partial protection, and it is easy to change them. Therefore, it is possible to realize a semiconductor device that can freely change the number of blocks to be protected in accordance with a program or subroutine program stored in the nonvolatile memory.
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
１，２，３，４，５，７，８ 不揮発性メモリ、１．１，２．１，３．１，４．１，５．１，７．１ データ領域、１．２，２．２，３．２，３．３，４．２，４．３，５．２，５．３，７．２ プロテクト情報領域、１ａ，２ａ，・・・，Ｌａ，Ｍａ，・・・，Ｎａ，１ａ’，２ａ’，・・・，Ｌａ’，Ｍａ’，・・・，Ｎａ’ 全体保護フラグ、Ｍｂ，Ｌｂ’，Ｍｂ’ 部分保護フラグ、１０，２０，３０，４０，５０，６０，８０ 制御部、１１，２１，３１，４１，８１ 制御回路、１２，２２，３２，４２，５２，７２，８２ 読出部、１４ 起動モード判断部（判断部ａ）、１５，３５，３８，４３．１，４３．２，・・・，４３．Ｍ，・・・，４３．Ｎ，４６，５３．ＬＭ，４４，５３．ＬＭ，５４，６４，６８ ＯＲ回路、１６，２６，３６，５４，５６，７６，８６ 読出回路、１８，２８，４７，４８，５７，５８，７８ 読出レジスタ、２４，６５ アクセスモード判断部（判断部ｂ）、３４ 優先回路（優先回路Ｍ）、６２ 優先回路（優先回路Ｌ）、９０，９２ 演算部（ＣＰＵ）、９５ プログラムカウンタ（ＰＣ）、９７ 電源部、９８ データバス、１０１，１０２，１０３，１０４，１０５，１０６，１０７，１０８ 半導体装置、２００ 外部メモリ、２０２ 外部装置。 1, 2, 3, 4, 5, 7, 8 Non-volatile memory, 1.1, 2.1, 3.1, 4.1, 5.1, 7.1 Data area, 1.2, 2.2 , 3.2, 3.3, 4.2, 4.3, 5.2, 5.3, 7.2 Protection information area, 1a, 2a,..., La, Ma,. 1a ′, 2a ′,..., La ′, Ma ′,..., Na ′ total protection flag, Mb, Lb ′, Mb ′ partial protection flag, 10, 20, 30, 40, 50, 60, 80
Claims (19)
Translated fromJapanese前記保護情報領域に格納された前記保護情報を読出す読出部と、
いずれかのブロックに対するアクセスの禁止を解除する前に、当該ブロックに格納されているデータを消去する制御部とを備え、
前記制御部は、前記読出部から前記保護情報を受け、前記保護情報によりアクセスを禁止され得るいずれかのブロックにおいてアクセスが禁止されていれば、前記保護情報によりアクセスを禁止され得るすべてのブロックへのアクセスを禁止する、半導体装置。A nonvolatile storage unit including a data area divided into a plurality of blocks, and a protection information area for storing protection information for prohibiting access for each block;
A reading unit for reading the protection information stored in the protection information area;
A controller that erases data stored in the block before canceling the prohibition of access to any of the blocks;
The control unit receives the protection information from the reading unit, and if access is prohibited in any block that can be prohibited by the protection information, all the blocks that can be prohibited from access by the protection information A semiconductor device that prohibits access.
前記制御部は、起動時における前記演算部からのアクセスであれば、前記保護情報にかかわらず、アクセスを許可する、請求項１に記載の半導体装置。It further includes an arithmetic unit,
The semiconductor device according to claim 1, wherein the control unit permits access regardless of the protection information if the access is from the arithmetic unit at the time of startup.
前記複数のフラグに含まれる各々のフラグは、ブロックに対するアクセスを禁止するため互いに同値に設定され、
前記制御部は、いずれかのブロックに対する前記保護情報を前記読出部から受け、前記保護情報に含まれる前記複数のフラグのうちいずれか１つでもアクセスを禁止する値に設定されていれば、前記保護情報により当該ブロックに対するアクセスが禁止されていると判断する、請求項１または２に記載の半導体装置。The protection information includes a plurality of flags for each block,
Each flag included in the plurality of flags is set to the same value to prohibit access to the block,
The control unit receives the protection information for any block from the reading unit, and if any one of the plurality of flags included in the protection information is set to a value that prohibits access, The semiconductor device according to claim 1, wherein access to the block is determined to be prohibited by the protection information.
前記保護情報領域に格納された前記保護情報を読出す読出部と、
いずれかのブロックに対するアクセスの禁止を解除する前に、当該ブロックに格納されているデータを消去する制御部と、
前記データ領域に格納された命令コードを読出して処理を実行する演算部とを備え、
前記制御部は、
前記読出部から受けた前記保護情報に基づいて、前記保護情報によりアクセスを禁止され得るブロックへのアクセスを許可するか否かを決定し、かつ、
前記演算部から前記命令コードの読出しを行なうためのアクセス要求を受けると、前記保護情報にかかわらず当該アクセスを許可する、半導体装置。A nonvolatile storage unit including a data area divided into a plurality of blocks, and a protection information area for storing protection information for prohibiting access for each block;
A reading unit for reading the protection information stored in the protection information area;
Before canceling the prohibition of access to any block, a control unit for erasing data stored in the block;
An operation unit that reads the instruction code stored in the data area and executes processing;
The controller is
Based on the protection information received from the reading unit, determine whether to permit access to a block that can be prohibited access by the protection information, and
A semiconductor device that, when receiving an access request for reading the instruction code from the arithmetic unit, permits the access regardless of the protection information.
前記複数のフラグに含まれる各々のフラグは、ブロックに対するアクセスを禁止するため互いに同値に設定され、
前記制御部は、いずれかのブロックに対する前記保護情報を前記読出部から受け、前記保護情報に含まれる前記複数のフラグのうちいずれか１つでもアクセスを禁止する値に設定されていれば、前記保護情報により当該ブロックに対するアクセスが禁止されていると判断する、請求項６に記載の半導体装置。The protection information includes a plurality of flags for each block,
Each flag included in the plurality of flags is set to the same value to prohibit access to the block,
The control unit receives the protection information for any block from the reading unit, and if any one of the plurality of flags included in the protection information is set to a value that prohibits access, The semiconductor device according to claim 6, wherein it is determined that access to the block is prohibited by the protection information.
前記制御部は、前記保護情報がアクセスを禁止し得るブロックのそれぞれに対して、互いに独立にアクセスを許可するか否かを決定する、請求項６または７に記載の半導体装置。The protection information prohibits access to at least two or more blocks,
The semiconductor device according to claim 6, wherein the control unit determines whether to permit access to each of the blocks for which the protection information may prohibit access, independently of each other.
前記保護情報領域に格納された前記第１および第２の保護情報を読出す読出部と、
いずれかのブロックに対するアクセスの禁止を解除する前に、当該ブロックに格納されているデータを消去する制御部と、
前記データ領域に格納された命令コードを読出して処理を実行する演算部とを備え、
前記制御部は、
前記読出部から前記第１の保護情報を受け、前記第１の保護情報によりアクセスを禁止され得るいずれかのブロックにおいてアクセスが禁止されていれば、前記第１の保護情報によりアクセスを禁止され得るすべてのブロックへのアクセスを禁止し、かつ、
前記読出部から受けた前記第２の保護情報に基づいて、前記第２の保護情報によりアクセスを禁止され得るブロックへのアクセスを許可するか否かを決定し、かつ、
前記演算部から前記命令コードの読出しを行なうためのアクセス要求を受けると、前記第２の保護情報にかかわらず当該アクセスを許可する、半導体装置。A non-volatile storage unit including a data area divided into a plurality of blocks, and a protection information area in which first and second protection information for prohibiting access for each block is stored;
A reading unit for reading the first and second protection information stored in the protection information area;
Before canceling the prohibition of access to any block, a control unit for erasing data stored in the block;
An operation unit that reads the instruction code stored in the data area and executes processing;
The controller is
If the first protection information is received from the reading unit and access is prohibited in any block where access can be prohibited by the first protection information, access can be prohibited by the first protection information Prohibit access to all blocks, and
Based on the second protection information received from the reading unit, determining whether to permit access to a block whose access may be prohibited by the second protection information; and
When receiving an access request for reading the instruction code from the arithmetic unit, the semiconductor device permits the access regardless of the second protection information.
前記複数のフラグに含まれる各々のフラグは、ブロックに対するアクセスを禁止するため互いに同値に設定され、
前記制御部は、いずれかのブロックに対する前記第１の保護情報を前記読出部から受け、前記第１の保護情報に含まれる前記複数のフラグのうちいずれか１つでもアクセスを禁止する値に設定されていれば、前記第１の保護情報により当該ブロックに対するアクセスが禁止されていると判断する、請求項１１または１２に記載の半導体装置。The first protection information includes a plurality of flags for each block,
Each flag included in the plurality of flags is set to the same value to prohibit access to the block,
The control unit receives the first protection information for any block from the reading unit, and sets the value to prohibit any one of the plurality of flags included in the first protection information The semiconductor device according to claim 11, wherein if it is determined, access to the block is prohibited by the first protection information.
前記複数のフラグに含まれる各々のフラグは、ブロックに対するアクセスを禁止するため互いに同値に設定され、
前記制御部は、いずれかのブロックに対する前記第２の保護情報を前記読出部から受け、前記第２の保護情報に含まれる前記複数のフラグのうちいずれか１つでもアクセスを禁止する値に設定されていれば、前記第２の保護情報により当該ブロックに対するアクセスが禁止されていると判断する、請求項１１〜１３のいずれか１項に記載の半導体装置。The second protection information includes a plurality of flags for each block,
Each flag included in the plurality of flags is set to the same value to prohibit access to the block,
The control unit receives the second protection information for any block from the reading unit, and sets the value to prohibit any one of the plurality of flags included in the second protection information The semiconductor device according to claim 11, wherein if it is determined, access to the block is prohibited by the second protection information.
前記制御部は、前記第２の保護情報がアクセスを禁止し得るブロックのそれぞれに対して、互いに独立にアクセスを許可するか否かを決定する、請求項１１〜１５のいずれか１項に記載の半導体装置。The second protection information prohibits access to at least two or more blocks,
The control unit according to any one of claims 11 to 15, wherein the control unit determines whether to permit access to each of the blocks that can be prohibited from access by the second protection information, independently of each other. Semiconductor device.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005178829AJP4584044B2 (en) | 2005-06-20 | 2005-06-20 | Semiconductor device |
| US11/454,797US7421534B2 (en) | 2005-06-20 | 2006-06-19 | Data protection for non-volatile semiconductor memory using block protection flags |
| US12/180,666US7822914B2 (en) | 2005-06-20 | 2008-07-28 | Data protection for non-volatile semiconductor memory using block protection flags |
| US12/884,862US7979630B2 (en) | 2005-06-20 | 2010-09-17 | Data protection for non-volatile semiconductor memory block using block protection flags |
| US13/116,433US8156280B2 (en) | 2005-06-20 | 2011-05-26 | Data protection for non-volatile semiconductor memory using block protection |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005178829AJP4584044B2 (en) | 2005-06-20 | 2005-06-20 | Semiconductor device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010151059ADivisionJP4865064B2 (en) | 2010-07-01 | 2010-07-01 | Semiconductor device |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2006350885Atrue JP2006350885A (en) | 2006-12-28 |
| JP2006350885A5 JP2006350885A5 (en) | 2008-05-29 |
| JP4584044B2 JP4584044B2 (en) | 2010-11-17 |
Family
ID=37573204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005178829AExpired - LifetimeJP4584044B2 (en) | 2005-06-20 | 2005-06-20 | Semiconductor device |
Country Status (2)
| Country | Link |
|---|---|
| US (4) | US7421534B2 (en) |
| JP (1) | JP4584044B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007188383A (en)* | 2006-01-16 | 2007-07-26 | Oki Electric Ind Co Ltd | Microcomputer |
| JP2009294893A (en)* | 2008-06-05 | 2009-12-17 | Rohm Co Ltd | Storage device and data writing device |
| WO2012132218A1 (en)* | 2011-03-31 | 2012-10-04 | ルネサスエレクトロニクス株式会社 | Processor system and control method therefor |
| JPWO2015063845A1 (en)* | 2013-10-28 | 2017-03-09 | 富士通株式会社 | Data storage device, data storage method, and data storage program |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI343531B (en)* | 2003-12-19 | 2011-06-11 | Oce Tech Bv | Erasing a stored information pattern on a storage medium |
| KR100866951B1 (en)* | 2005-10-28 | 2008-11-05 | 삼성전자주식회사 | Programmable Processors and Methods to Protect Data Stored in Memory |
| US9627081B2 (en)* | 2007-10-05 | 2017-04-18 | Kinglite Holdings Inc. | Manufacturing mode for secure firmware using lock byte |
| US8924672B2 (en)* | 2011-02-08 | 2014-12-30 | Infineon Technologies Ag | Device with processing unit and information storage |
| JP5876364B2 (en)* | 2012-04-13 | 2016-03-02 | ラピスセミコンダクタ株式会社 | Semiconductor memory and data reading method |
| GB2513727B (en)* | 2012-06-27 | 2015-06-24 | Nordic Semiconductor Asa | Memory protection |
| CN103530242B (en)* | 2012-07-06 | 2016-02-17 | 河南思维自动化设备股份有限公司 | Nand Flash memorizer write operation process power down means of defence |
| JP6241373B2 (en)* | 2014-06-19 | 2017-12-06 | 株式会社デンソー | Storage device, flash memory control device, and program |
| CN104598402B (en)* | 2014-12-30 | 2017-11-10 | 北京兆易创新科技股份有限公司 | A kind of control method of flash controller and flash controller |
| CN111968693B (en)* | 2020-08-21 | 2022-08-05 | 广芯微电子（广州）股份有限公司 | MCU and MCU debugging interface control method |
| US12013791B2 (en) | 2021-06-01 | 2024-06-18 | International Business Machines Corporation | Reset dynamic address translation protection instruction |
| US11593275B2 (en) | 2021-06-01 | 2023-02-28 | International Business Machines Corporation | Operating system deactivation of storage block write protection absent quiescing of processors |
| US20230177173A1 (en)* | 2021-12-05 | 2023-06-08 | PUFsecurity Corporation | Electronic device and method for performing permission management of storage device |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62194565A (en)* | 1986-02-21 | 1987-08-27 | Hitachi Micro Comput Eng Ltd | Lsi incorporating non-volatile memory |
| JPH07244611A (en)* | 1994-03-04 | 1995-09-19 | Toshiba Corp | Microcomputer with built-in memory |
| JPH08292915A (en)* | 1995-04-20 | 1996-11-05 | Matsushita Electric Ind Co Ltd | Integrated circuit device with non-volatile memory |
| JPH09114743A (en)* | 1995-10-16 | 1997-05-02 | Nec Corp | Single chip microcomputer |
| JPH10301855A (en)* | 1997-02-27 | 1998-11-13 | Seiko Epson Corp | Semiconductor devices and electronic equipment |
| JPH11120781A (en)* | 1997-10-17 | 1999-04-30 | Mitsubishi Electric Corp | Semiconductor storage device |
| JP2001014871A (en)* | 1999-06-29 | 2001-01-19 | Toshiba Corp | Nonvolatile semiconductor memory device |
| JP2003203012A (en)* | 2001-10-30 | 2003-07-18 | Matsushita Electric Ind Co Ltd | Microcomputer device |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04205043A (en)* | 1990-11-29 | 1992-07-27 | Mitsubishi Electric Corp | semiconductor storage device |
| US5363334A (en)* | 1993-04-10 | 1994-11-08 | Microchip Technology Incorporated | Write protection security for memory device |
| US5592641A (en)* | 1993-06-30 | 1997-01-07 | Intel Corporation | Method and device for selectively locking write access to blocks in a memory array using write protect inputs and block enabled status |
| US5353256A (en)* | 1993-06-30 | 1994-10-04 | Intel Corporation | Block specific status information in a memory device |
| US5442704A (en)* | 1994-01-14 | 1995-08-15 | Bull Nh Information Systems Inc. | Secure memory card with programmed controlled security access control |
| US5890191A (en)* | 1996-05-10 | 1999-03-30 | Motorola, Inc. | Method and apparatus for providing erasing and programming protection for electrically erasable programmable read only memory |
| US6154819A (en)* | 1998-05-11 | 2000-11-28 | Intel Corporation | Apparatus and method using volatile lock and lock-down registers and for protecting memory blocks |
| US6615329B2 (en)* | 2001-07-11 | 2003-09-02 | Intel Corporation | Memory access control system, apparatus, and method |
| KR100543442B1 (en)* | 2002-09-06 | 2006-01-23 | 삼성전자주식회사 | A device for setting the write protection area of the memory blocks of the nonvolatile semiconductor memory device |
- 2005
- 2005-06-20JPJP2005178829Apatent/JP4584044B2/ennot_activeExpired - Lifetime
- 2006
- 2006-06-19USUS11/454,797patent/US7421534B2/enactiveActive
- 2008
- 2008-07-28USUS12/180,666patent/US7822914B2/enactiveActive
- 2010
- 2010-09-17USUS12/884,862patent/US7979630B2/enactiveActive
- 2011
- 2011-05-26USUS13/116,433patent/US8156280B2/enactiveActive
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62194565A (en)* | 1986-02-21 | 1987-08-27 | Hitachi Micro Comput Eng Ltd | Lsi incorporating non-volatile memory |
| JPH07244611A (en)* | 1994-03-04 | 1995-09-19 | Toshiba Corp | Microcomputer with built-in memory |
| JPH08292915A (en)* | 1995-04-20 | 1996-11-05 | Matsushita Electric Ind Co Ltd | Integrated circuit device with non-volatile memory |
| JPH09114743A (en)* | 1995-10-16 | 1997-05-02 | Nec Corp | Single chip microcomputer |
| JPH10301855A (en)* | 1997-02-27 | 1998-11-13 | Seiko Epson Corp | Semiconductor devices and electronic equipment |
| JPH11120781A (en)* | 1997-10-17 | 1999-04-30 | Mitsubishi Electric Corp | Semiconductor storage device |
| JP2001014871A (en)* | 1999-06-29 | 2001-01-19 | Toshiba Corp | Nonvolatile semiconductor memory device |
| JP2003203012A (en)* | 2001-10-30 | 2003-07-18 | Matsushita Electric Ind Co Ltd | Microcomputer device |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007188383A (en)* | 2006-01-16 | 2007-07-26 | Oki Electric Ind Co Ltd | Microcomputer |
| JP2009294893A (en)* | 2008-06-05 | 2009-12-17 | Rohm Co Ltd | Storage device and data writing device |
| WO2012132218A1 (en)* | 2011-03-31 | 2012-10-04 | ルネサスエレクトロニクス株式会社 | Processor system and control method therefor |
| JP5576557B2 (en)* | 2011-03-31 | 2014-08-20 | ルネサスエレクトロニクス株式会社 | Processor system and control method thereof |
| US9092322B2 (en) | 2011-03-31 | 2015-07-28 | Renesas Electronics Corporation | Processor system and control method thereof |
| US9304943B2 (en) | 2011-03-31 | 2016-04-05 | Renesas Electronics Corporation | Processor system and control method thereof |
| JPWO2015063845A1 (en)* | 2013-10-28 | 2017-03-09 | 富士通株式会社 | Data storage device, data storage method, and data storage program |
Also Published As
| Publication number | Publication date |
|---|---|
| US7979630B2 (en) | 2011-07-12 |
| JP4584044B2 (en) | 2010-11-17 |
| US7421534B2 (en) | 2008-09-02 |
| US7822914B2 (en) | 2010-10-26 |
| US20080288735A1 (en) | 2008-11-20 |
| US20110010492A1 (en) | 2011-01-13 |
| US8156280B2 (en) | 2012-04-10 |
| US20060285398A1 (en) | 2006-12-21 |
| US20110231632A1 (en) | 2011-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7421534B2 (en) | Data protection for non-volatile semiconductor memory using block protection flags | |
| JP6306578B2 (en) | Memory protection device and protection method | |
| JP3710671B2 (en) | One-chip microcomputer, IC card using the same, and access control method for one-chip microcomputer | |
| US6651150B2 (en) | Data-processing apparatus and method of controlling the rewriting of a nonvolatile storage device | |
| JP4939387B2 (en) | Data processing apparatus and address space protection method | |
| TWI688861B (en) | Data processing apparatus and data protection method thereof | |
| JP2007287103A (en) | Microcomputer and memory access control method | |
| JP2017504112A (en) | Updatable IC wireless device | |
| JP4865064B2 (en) | Semiconductor device | |
| US20060112246A1 (en) | Program-controlled unit | |
| CN114817935A (en) | A chip security boot method | |
| JP2007310834A (en) | Data protection method, information processing apparatus, and operating system | |
| JP2011150457A (en) | Information processing apparatus and memory access control method | |
| JP7589584B2 (en) | Circuit device and electronic device | |
| JP3918089B2 (en) | Memory protection circuit | |
| US20060080519A1 (en) | Program-controlled unit | |
| JP2004355383A (en) | Memory control circuit | |
| JP2006040073A (en) | Integrated circuit and access control method thereof | |
| JP2001297013A (en) | Rewriting memory contents |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed | Free format text:JAPANESE INTERMEDIATE CODE: A523 Effective date:20080414 | |
| A621 | Written request for application examination | Free format text:JAPANESE INTERMEDIATE CODE: A621 Effective date:20080414 | |
| A131 | Notification of reasons for refusal | Free format text:JAPANESE INTERMEDIATE CODE: A131 Effective date:20100518 | |
| A711 | Notification of change in applicant | Free format text:JAPANESE INTERMEDIATE CODE: A712 Effective date:20100524 | |
| A521 | Request for written amendment filed | Free format text:JAPANESE INTERMEDIATE CODE: A523 Effective date:20100701 | |
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) | Free format text:JAPANESE INTERMEDIATE CODE: A01 Effective date:20100824 | |
| A01 | Written decision to grant a patent or to grant a registration (utility model) | Free format text:JAPANESE INTERMEDIATE CODE: A01 | |
| A61 | First payment of annual fees (during grant procedure) | Free format text:JAPANESE INTERMEDIATE CODE: A61 Effective date:20100901 | |
| R150 | Certificate of patent or registration of utility model | Ref document number:4584044 Country of ref document:JP Free format text:JAPANESE INTERMEDIATE CODE: R150 Free format text:JAPANESE INTERMEDIATE CODE: R150 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20130910 Year of fee payment:3 | |
| S531 | Written request for registration of change of domicile | Free format text:JAPANESE INTERMEDIATE CODE: R313531 | |
| R350 | Written notification of registration of transfer | Free format text:JAPANESE INTERMEDIATE CODE: R350 | |
| EXPY | Cancellation because of completion of term |