Movatterモバイル変換


[0]ホーム

URL:


JP2005210076A - 窒化珪素膜の成膜方法及びこの方法を使用する半導体装置の製造方法 - Google Patents

窒化珪素膜の成膜方法及びこの方法を使用する半導体装置の製造方法
Download PDF

Info

Publication number
JP2005210076A
JP2005210076AJP2004338459AJP2004338459AJP2005210076AJP 2005210076 AJP2005210076 AJP 2005210076AJP 2004338459 AJP2004338459 AJP 2004338459AJP 2004338459 AJP2004338459 AJP 2004338459AJP 2005210076 AJP2005210076 AJP 2005210076A
Authority
JP
Japan
Prior art keywords
raw material
silicon nitride
nitride film
film
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004338459A
Other languages
English (en)
Inventor
Takashi Hoshi
岳志 星
Takeshi Saito
豪 斎藤
Takako Kimura
孝子 木村
Christian Dussarat
クリスチャン・デュサラ
Kazutaka Yanagida
和孝 柳田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Air Liquide SA
LAir Liquide SA pour lEtude et lExploitation des Procedes Georges Claude
Semiconductor Leading Edge Technologies Inc
Original Assignee
Air Liquide SA
LAir Liquide SA pour lEtude et lExploitation des Procedes Georges Claude
Semiconductor Leading Edge Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Air Liquide SA, LAir Liquide SA pour lEtude et lExploitation des Procedes Georges Claude, Semiconductor Leading Edge Technologies IncfiledCriticalAir Liquide SA
Priority to JP2004338459ApriorityCriticalpatent/JP2005210076A/ja
Priority to TW093139800Aprioritypatent/TW200525642A/zh
Priority to US11/020,712prioritypatent/US7351670B2/en
Priority to EP04106979Aprioritypatent/EP1548814A3/en
Publication of JP2005210076ApublicationCriticalpatent/JP2005210076A/ja
Pendinglegal-statusCriticalCurrent

Links

Classifications

Landscapes

Abstract

【課題】 LPCVD法による低温窒化珪素膜の膜質を改善させる。
【解決手段】 LPCVD装置10において、インジェクター11からシリコン原料(SiHCl,SiCl,SiCl等)を供給するとともに、インジェクター12から窒素原料であるアンモニア(NH)とモノメチルアミン(CHNH)との混合ガスを供給し、ボート13上に設置されたシリコンウェーハ14に窒化珪素膜を形成する。成膜原料に、モノメチルアミンを添加することで、低温(600℃〜450℃)でもリーク特性を改善させ、膜質を改善することが可能になる。
【選択図】 図1

Description

本発明は、窒化珪素膜の成膜方法及びこの方法を使用する半導体装置の製造方法に関する。
一般に知られているLPCVD(Low Pressure Chemical Vapor Deposition)法(減圧CVD 法)による窒化珪素膜の成膜を、ジクロロシラン(SiHCl),テトラクロロシラン(SiCl),ヘキサクロロジシラン(SiCl)等のシリコン原料とアンモニア(NH3)で、成膜を行う場合、成膜温度を、例えば600℃以下に低下すると、リーク特性の劣化、ウェットエッチング耐性の劣化が顕著になる。この様な低温成膜では、シリコン原料と窒素原料の反応によるシリコン−窒素結合の生成が促進されず、その結果、窒化珪素膜中にシリコンの未結合手が多く存在することが、膜質劣化の要因になっていると考えられる。
窒化珪素膜の膜質改善の目的で、窒素原料として、アンモニア(NH)の代わりにモノメチルアミン(CHNH)を使用することが、例えば、下記非特許文献1に記載されている。この文献では、hot−filament CVD法及び熱CVD法により、シリコン原料としてモノシラン(SiH)、窒素原料としてモノメチルアミン(CHNH)を用いて、窒化珪素膜の600℃〜800℃での成膜評価を行っている。この文献においては、分解エネルギーが、モノメチルアミン(CHNH)は 3.4eV(CHNH)で、アンモニア(NH)の 4.48eV(NH−H)より小さいことから、窒素原料にモノメチルアミン(CHNH)を選択し、成膜温度600℃で、膜中水素濃度1E21cm−3以下に低減したという結果が得られている。
また、下記特許文献1には、LPCVD法によりシラン系ガス及び窒素原料にアミン系ガスの一つであるトリメチルアミン((CHN)を用いて、成膜温度400℃〜650℃にて窒化珪素膜を形成する方法が記載されている。しかし、この方法では、トリメチルアミン((CHN)は熱容量が大きいため、500℃〜700℃での予備加熱が必要とされる。この予備加熱をせずに、例えば、成膜温度550℃で窒化珪素膜の形成を行おうとすると、十分に窒化処理されていない窒化珪素膜(屈折率:RI=2.9)になってしまうことも記載されている。
Yasui et al., Appl. Phys. Lett. 56(10),5 March 1990,p.898-900,"
Amorphous SiN films grown by hot-filament chemical vapor deposition usingmonomethylamine"特開2002−9072号公報
LPCVD法により成膜した窒化珪素膜は、被覆率が非常に良く、トランジスタ(MOSFET等)製造工程において、広く活用されているが、半導体装置に与える熱的影響を軽減するために、成膜温度を低下させると、膜質の劣化(リーク特性の劣化、不純物の増加、等)が起こる。
例えば、ヘキサクロロジシラン(SiCl)等のシリコン原料とアンモニア(NH)とを用いてLPCVD法により低温窒化珪素膜を成膜する場合、成膜温度の低下と共にリーク特性の劣化、ウェットエッチ耐性の劣化、膜中の水素(H)および塩素(Cl)の含有量の著しく増加が起こる。これは、低温、例えば、600℃以下での成膜では、シリコン原料と窒素原料の反応によるシリコン−窒素結合の生成が促進されず、その結果、窒化珪素膜中にシリコンの未結合手が多く存在することが膜質劣化の一因として考えられる。
また、半導体装置のゲート電極の側壁に形成するサイドウォール膜や層間絶縁膜形成前に形成するライナー膜として窒化珪素膜を使用する場合、更なる低サーマルバジェットの実現のためには、成膜温度500℃以下、例えば、成膜温度450℃で、膜質が良く、かつ、被覆率の高い窒化珪素膜の成膜方法が必要である。しかし、成膜温度の低下とともにリーク特性の劣化等が起こり、半導体装置の電気的信頼性が低下する懸念がある。
なお、上記非特許文献1では、成膜温度600℃以下での窒化珪素膜形成は実現されていないし、上記特許文献1では、トリメチルアミンを使用しているため、ガスの予備加熱なしでは必要な膜質を得ることができない。
したがって、本発明では低温(600℃〜450℃)にて窒化珪素膜中に存在するシリコン未結合を炭素−水素結合を有する炭素により終端することで、リーク特性、ウェットエッチ耐性等の改善を実現することによって、LPCVD法による低温窒化珪素膜の膜質を改善させることを目的とする。
本発明は、LPCVD法による低温窒化珪素膜を成膜するための窒素原料としてアンモニア(NH)、炭素−水素結合を有する原料としてモノメチルアミン(CHNH)、シリコン原料として珪素を有するガス(モノシラン(SiH),ジシラン(Si),ジクロロシラン(SiHCl),テトラクロロシラン(SiCl),ヘキサクロロジシラン(SiCl)等)を使用することを特徴とする。また、シリコン原料として、ジシラザン((SiHNH)を用いることもできる。ジシラザンを用いた場合には、シリコンのみならず、窒素の原料の一部としても利用できる。また、窒素原料として、ヒドラジン(N)を用いることもできる。
上記窒化珪素膜を成膜するための炭素−水素結合を有する原料として、モノメチルアミン(CHNH)を使用する理由は、モノメチルアミン(CHNH)の結合エネルギーが3.4eVであり、窒素原料として使用するアンモニア(NH−H)の結合エネルギーが4.48eVと比較しても小さく、低温でもCH−NH結合の分解を十分に起こすことができ、その結果、シリコン未結合手を終端するメチル基(CH)の供給が可能になるためである。
モノメチルアミン(CHNH)の他に、ジメチルアミン((CHNH)、トリメチルアミン((CHN)等、原料中にメチル基を含むガスを使用することが可能である。また、メチル基以外に、エチル基、プロピル基、ブチル基等のアルキル基を含むガスを使用することも可能である。
本発明は、請求項1ないし請求項18に記載した以下(1)ないし(18)に示すとおりの窒化珪素膜の成膜方法及びこの方法を使用する半導体装置の製造方法に関するものである。
(1)シリコン原料として原料中に少なくとも珪素を含むガス(モノシラン、ジシラン、ジクロロシラン、テトラクロロシラン、ヘキサクロロジシラン、ジシラザン等)、窒素原料として原料中に少なくとも窒素を含むガス(アンモニア、ヒドラジン等)を使用し、さらに、原料中に少なくとも炭素−水素結合を含むガスを添加して使用することを特徴とする窒化珪素膜の成膜方法。
(2)シリコン原料として原料中に少なくとも珪素を含むガス(モノシラン、ジシラン、ジクロロシラン、テトラクロロシラン、ヘキサクロロジシラン、ジシラザン等)、窒素原料として原料中に少なくとも窒素を含むガス(アンモニア、ヒドラジン等)を使用し、さらに、原料中に少なくともメチル基を含むガスを添加して使用することを特徴とする窒化珪素膜の成膜方法。
(3)シリコン原料として原料中に少なくとも珪素を含むガス、窒素原料として原料中に少なくとも窒素を含むガスを使用し、さらに、原料中に少なくともアルキル基(メチル基、エチル基、プロピル基、ブチル基等)を含むガスを添加して使用することを特徴とする窒化珪素膜の成膜方法。
(4)上記(1)〜(3)において、窒素原料として原料中に少なくともメチル基と窒素を含むガスを使用することを特徴とする窒化珪素膜の成膜方法。
(5)上記(1)〜(3)において、窒素原料として原料中に少なくともアルキル基(メチル基、エチル基、プロピル基、ブチル基等)と窒素を含むガスを使用することを特徴とする窒化珪素膜の成膜方法。
(6)上記(1)に記載の原料中に少なくとも炭素−水素結合を含むガスとして、原料中に少なくともメチル基と窒素を含むガスを使用することを特徴とする窒化珪素膜の成膜方法。
(7)上記(1)に記載の原料中に少なくとも炭素−水素結合を含むガスとして、原料中に少なくともアルキル基と窒素を含むガスを使用することを特徴とする窒化珪素膜の成膜方法。
(8)上記(1)に記載の原料中に少なくとも炭素−水素結合を含むガスとして、原料中に少なくともメチルアミンを含むガスを使用することを特徴とする窒化珪素膜の成膜方法。
(9)上記(1)ないし(8)に記載の窒化珪素膜の成膜を減圧CVDにより行うことを特徴とする窒化珪素膜の成膜方法。
(10)上記(1)ないし(5)に記載の原料を使用し、シリコンの組成を1としたとき、窒素を0.7〜1.3として成膜した場合に、前記窒化珪素膜が炭素を0.1〜0.6含有することを特徴とする窒化珪素膜の成膜方法。
(11)上記(1)に記載のシリコン原料として、塩素と珪素を含む、ジクロロシラン、テトラクロロシラン又はヘキサクロロジシランからなるガスを使用し、窒素原料として、メチル基と窒素を含む、モノメチルアミン、ジメチルアミン又はトリメチルアミンからなるガスを使用することを特徴とする窒化珪素膜の成膜方法。
(12)半導体基板に、ソース領域及びドレイン領域が離間して形成され、前記ソース領域及びドレイン領域間の離間部分に形成されるチャネル領域上に、ゲート絶縁膜を介してゲート電極を形成し、前記ソース領域及びドレイン領域上に各々ソース電極及びドレイン電極を形成してなる半導体装置の製造方法において、前記ゲート絶縁膜及びゲート電極の側壁面に窒化珪素膜からなるサイドウォール膜を形成する際、前記窒化珪素から成なるサイドウォール膜形成のシリコン原料として原料中に少なくとも珪素を含むガス、窒素原料として原料中に少なくとも窒素を含むガスを使用し、さらに、炭素−水素結合を含むガスを添加して使用することを特徴とする半導体装置の製造方法。
(13)上記(12)に記載の前記窒化珪素膜形成に減圧CVD法を用い、前記窒化珪素膜形成温度は、600℃以下450℃以上であることを特徴とする半導体装置の製造方法。
(14)上記(12)に記載のソース電極及びドレイン電極に、金属シリサイド膜を用いることを特徴とする半導体装置の製造方法。
(15)上記(14)に記載の金属シリサイド膜を形成した後、この金属シリサイド膜、前記ゲート電極を含む表面全体に、窒化珪素膜からなるライナー膜を形成するに際し、減圧CVD法を用い、前記窒化珪素膜形成のシリコン原料として原料中に少なくとも塩素と珪素を含むガス、窒素原料として原料中に少なくともメチル基と窒素を含むガスを使用することを特徴とする半導体装置の製造方法。
(16)上記(15)に記載の窒化珪素膜形成に減圧CVD法を用い、この窒化珪素膜からなるライナー膜形成温度は、600℃以下450℃以上であることを特徴とする半導体装置の製造方法。
(17)上記(15)に記載の窒化珪素膜からなるライナー膜を形成した後に、このライナー膜上に層間絶縁膜を形成し、前記ゲート電極、ソース電極、ドレイン電極上の層間絶縁膜を選択的にエッチングし、そのエッチングした部分に金属を埋め込むことを特徴とする半導体装置の製造方法。
(18)上記(17)に記載のエッチングした部分に金属を埋め込んだ後に、前記層間絶縁膜上に金属配線を行い、この金属配線と前記埋め込み金属とを接続することを特徴とする半導体装置の製造方法。
本発明によると、窒化珪素膜を低温で成膜するから、従来のようにMOSFETなどの半導体装置の窒化珪素膜を高温で成膜する場合に比べて、サーマルバジェットの低減が出来る。また、窒化珪素膜における膜質が改善することによって、MOSFETなどの半導体装置における電気的特性の信頼性を向上する効果が得られる。
特に、MOSFETなどの半導体装置のサイドウォールに本発明を適用した場合には、このサイドウォールにおけるリーク特性が改善し、サイドウォールに囲まれるゲート絶縁膜及びゲート電極への不純物拡散量を抑制することができるため、MOSFETなどの半導体装置の電気的特性が安定化する。
以下、本発明の実施形態につき、実施例を参照して説明する。
図1は、本発明に係る窒化珪素膜の成膜方法を実施するためのLPCVD装置である。このLPCVD装置10において、インジェクター11からシリコン原料(SiHCl,SiCl,SiCl等)のガスを供給し、また、インジェクター12から窒素原料のアンモニア(NH)とモノメチルアミン(CHNH)の混合ガスを供給し、反応室15内のボート13上に設置されたシリコンウェーハ14に窒化珪素膜を形成する。なお、符号16は排気口である。
モノメチルアミンを添加することで、シリコン未結合手に対して、メチル基による終端を行うことが可能になり、低温(600℃〜450℃)でもリーク特性等、膜質を改善することが可能になる。成膜温度については、低温(600℃〜450℃)としているが、この温度に限定されない。すなわち、成膜温度が450℃以下でも、リーク特性や膜質が良好な窒化珪素膜を得ることは可能である。
具体的には、LPCVD装置10にシリコン原料(SiCl)及び窒素原料(CHNH+NH)をインジェクター11及び12から供給し、ボート13上に設置されたシリコンウェーハ14に窒化珪素膜を形成する。
上記成膜条件としては、例えば、温度:525℃(低温(600℃〜450℃)の中間温度)、圧力:1Torr、SiCl流量:2cc、CHNH流量:3cc、NH流量:17ccにて実施する。この結果、成膜温度525℃で十分に分解したSiCl及びCHNHが効率良く反応することにより、窒化珪素膜の膜質改善が可能になる。この成膜条件に限定されないが、例えば、温度:600℃〜450℃、圧力0.2Torr〜5Torr程度、ガス流量比:SiCl流量/(CHNH+NH流量)=1/10〜1/100程度が望ましい。
上記低温成膜により、半導体装置の製造工程途中において、半導体装置に余分な熱を加えることなく、窒化珪素膜の膜質を改善するから、半導体装置の信頼性が向上する。
膜質改善効果の一例を、図2〜図6に示す。成膜条件は、温度:525℃、圧力:1Torr、SiCl流量:2cc、CHNH+NHの流量:20ccである。
図2に、FT−IR(フーリエ変換赤外分光)測定により窒化珪素膜中のSiH濃度及びNH濃度を求めた結果を示す。この図において、窒素原料であるアンモニアとモノメチルアミン(CHNH)の比率(CHNH/(CHNH+NH))が5%〜20%の範囲で、SiH+NHの濃度が減少している。
図3は、TDS(昇温脱離ガス分析)分析により窒化珪素膜から脱離するHO量を、モノメチルアミン(CHNH)の比率(CHNH/(CHNH+NH))が0%、15%及び25%の場合で比較した測定強度の温度についての積分値を用いた評価図である。
この評価図において、従来のアンモニア(NH)の比率が100%(モノメチルアミン(CHNH)の比率(CHNH/(CHNH+NH))は0%)の場合と比較して、モノメチルアミン(CHNH)の比率が15%では、HOの脱離量が減少し、モノメチルアミン(CHNH)の比率が25%では、増加している。
したがって、この評価図は、窒素原料として、NHにCHNHを、図2で示す添加量5%〜20%の範囲との関連において、20%程度までの範囲で添加することにより、窒化珪素膜を成膜した後、大気からの水分吸着量が減少することを示している。
図4は、図3と同様に、TDS分析により窒化珪素膜から脱離するHCl量を、モノメチルアミン(CHNH)の比率が0%、15%及び25%の場合で比較した評価図である。この評価図において、従来のアンモニア(NH)の比率が100%(モノメチルアミン(CHNH)の比率は0%)の場合と比較して、モノメチルアミン(CHNH)の比率が15%では、HClの脱離量が減少し、モノメチルアミン(CHNH)の比率が25%では、増加している。
したがって、この評価図は、窒素原料であるNHにCHNHを、図2で示す添加量(CHNH/(CHNH+NH))5%〜20%の範囲との関連において、20%程度までの範囲で添加することにより、窒化珪素膜中に取り込まれる塩素量が減少することを示している。
図5に、図1においてSi基板上に成膜した窒化珪素膜のIV特性を取得した結果を示す。この特性において、低電界から高電界にかけて、従来のCHNH:0%,NH:100%に対して、CHNH:15%,NH:85%の方がリーク電流密度が小さく、例えば、電界が0〜1MV/cmでは同等であるが、電界が1MV/cm以上ではリーク特性が向上している。このリーク特性の向上は、窒化珪素膜における不純物量が減少し、窒化珪素膜の膜質が向上したと考えられる。なお、CHNH:25%,NH:75%は、CHNH:15%,NH:85%には、およばないものの電界が2MV/cm以上ではリーク特性が向上している。したがって、CHNHの添加量は、図2〜図4との関連で、20%程度までの範囲とすることが最適である。
図6に、HF溶液によるウェットエッチング時のエッチレートと窒素原料中のモノメチルアミン(CHNH)の比率の関係を示す。CHNH比率の上昇に伴い、エッチレートが減少するという相関がみられる。これは、CHNHから供給される炭素により窒化珪素膜の密度が上昇することにより、HF溶液に対する耐エッチング性が向上したためと考えられる。特に、比率の上昇が25%までに急激に減少し、図2〜図5との関連で20%程度までの範囲が最適である。
実施例1にて示した条件で窒化珪素膜の成膜を行った場合、窒素原料中のモノメチルアミン(CHNH)比率が5〜20%で膜質改善効果が大きい。これを窒化珪素膜中に取り込まれた炭素濃度であらわすと、図7に示すように膜組成の10〜15%に相当する。
この図7は、成膜温度525℃の場合の実験データであって、ここでの炭素濃度は、窒化珪素膜の(窒素/珪素)比を0.7〜1.3(CVDにて成膜した場合、原料比を変えて得られる組成の範囲)とした場合、珪素1に対して約0.1〜0.6になる。
図2〜図5の膜質改善の一要因として、窒化珪素膜中に存在するシリコンの未結合手がメチル基により終端されることの効果が考えられる。したがって、本実施例では、モノメチルアミンを使用することで窒化珪素膜にメチル基が導入されたが、シリコン原料、窒素原料及びメチル基を含むガス、例えば、トリメチルシラン((CHSiH)を使用して、炭素濃度が10%〜15%の窒化珪素膜を形成すれば、本実施例と同等の効果が得ることができる。
図8(a)から(d)はMOSFET(絶縁ゲートトランジスタ)に本発明の窒化珪素膜を適用した場合の実施例を示す工程断面図である。
図8(a)に示すように、Si基板71にSiOなどの絶縁体からなる素子分離領域72が形成され、素子形成領域となる部分に、MOSFET70が形成される。このMOSFET70は、ボロン(B)などがイオン注入されたソース、ドレインのエクステンション領域(以下SDエクステンションと称する)73a、73b、そのSDエクステンションに対応して各々ソース領域74a、ドレイン領域74b、及びゲート絶縁膜76を介してゲート電極77とで構成されている。
このMOSFET70において、SDエクステンション間はチャネル領域75となり、ゲート絶縁膜76及びゲート電極77の側壁面には、サイドウォール膜78が形成されている。このサイドウォール膜78は、Si膜からなり、図1に示すLPCVD装置を使用して、成膜温度500℃前後で、その形成条件は実施例1で示したようにして形成される。
なお、上述のゲート絶縁膜は、二層構造からなっている場合が多く、下層がSiO膜、上層がHfOなどの高誘電率膜で形成されている。この場合、下層に本発明の窒化珪素膜を用いても良い。さらに三層膜とし、下層をSiO膜、中間層を窒化珪素膜、上層を高誘電率膜にしても良い。
次に、図8(b)に示すように、ソース領域74a及びドレイン領域74b上にポリシリコン膜等を形成し、その表面にNi膜などを形成し、ニッケルシリサイドからなる各々の電極79a及び79bとする。なお、ゲート電極表面もシリサイド化した電極79cとすることが望ましい。
この後、図8(c)の示すように、シリサイド化されたゲート電極、ソース電極及びドレイン電極上全体に、Siなどからなる窒化珪素膜80を形成する。この窒化珪素膜80がライナー膜となり、その形成方法は、実施例1と同様な条件で形成し、50nm程度形成される。そのライナー膜80の上に比較的厚く、SiOからなる層間絶縁膜81を形成する。
この層間絶縁膜81に、図8(d)のように、選択エッチングを施し、開口を形成し、その部分に金属82を埋め込み、その後にAlなどの配線83を行って完了する。
なお、上述した窒化珪素膜は減圧CVD法で形成することが望ましいが、常圧CVDでも良く、他の手法例えばプラズマCVD法、触媒CVD法であっても良い。
上述した実施例2において、窒化珪素膜からなるサイドウォール膜形成に、成膜原料にモノメチルアミン(CHNH)を添加しているので、図9に示す従来のようなサイドウォール88での側面リークなどもなくなり、膜中の塩素86及び水素87の濃度が低くなる。また、ライナー膜としても窒化珪素膜を用いているので、表面リークもない安定なMOSFETを得ることができる。さらに、ゲート絶縁膜の下層として窒化珪素膜を用いれば、ソース/ドレイン間のリークも極めて少なくなる。
上記実施例2では、MOSFETのサイドウォール膜、ライナー膜形成に、シリコン原料、窒素原料にモノメチルアミンを添加して用いたが、他にSOI構造の絶縁膜に適用しても良く、素子表面の保護膜として用いても良い。
本発明に係る窒化珪素膜の成膜方法を実施するためのLPCVD装置を示す図本発明に係る窒化珪素膜のFT−IR(フーリエ変換赤外分光)測定による膜中SiH及びNH濃度評価図本発明に係る窒化珪素膜のTDS(昇温脱離ガス分析)による脱離HO量評価図本発明に係る窒化珪素膜のTDS(昇温脱離ガス分析)による脱離HCl量評価図本発明に係る窒化珪素膜のIV特性図本発明に係る窒化珪素膜のウェットエッチレート図本発明に係る窒化珪素膜を成膜したときのモノメチルアミン(CHNH)添加量に対する窒化珪素膜中炭素濃度(%)図本発明に係る窒化珪素膜を有する半導体装置の製造方法を示す図従来の窒化珪素膜の成膜方法を使用して製造した半導体装置を示す図
符号の説明
10…LPCVD 装置、11…シリコン原料(SiCl)インジェクター、12…窒素原料および炭素−水素結合を含む原料(NH+CHNH)インジェクター、13…ボート、14…シリコンウェーハ、15…反応室、16…排気口、70…MOSFET、71…シリコン基板、72…素子分離領域、73a…ソースエクステンション領域、73b…ドレインエクステンション領域、74a…ソース領域、74b…ドレイン領域、75…チャネル領域、81…シリコン基板、76…ゲート絶縁膜、77…ゲート電極、78…サイドウォール膜(窒化珪素膜)、79a,79b,79c…シリサイド電極、80…ライナー膜(窒化珪素膜)、81…層間絶縁膜、82…金属、83…配線、88…サイドウォール、86…塩素、87…水素。

Claims (18)

  1. 半導体基板に、ソース領域及びドレイン領域が離間して形成され、前記ソース領域及びドレイン領域間の離間部分に形成されるチャネル領域上に、ゲート絶縁膜を介してゲート電極を形成し、前記ソース領域及びドレイン領域上に各々ソース電極及びドレイン電極を形成してなる半導体装置の製造方法において、前記ゲート絶縁膜及びゲート電極の側壁面に窒化珪素膜からなるサイドウォール膜を形成する際、前記窒化珪素から成なるサイドウォール膜形成のシリコン原料として原料中に少なくとも珪素を含むガス、窒素原料として原料中に少なくとも窒素を含むガスを使用し、さらに、炭素−水素結合を含むガスを添加して使用することを特徴とする半導体装置の製造方法。
JP2004338459A2003-12-252004-11-24窒化珪素膜の成膜方法及びこの方法を使用する半導体装置の製造方法PendingJP2005210076A (ja)

Priority Applications (4)

Application NumberPriority DateFiling DateTitle
JP2004338459AJP2005210076A (ja)2003-12-252004-11-24窒化珪素膜の成膜方法及びこの方法を使用する半導体装置の製造方法
TW093139800ATW200525642A (en)2003-12-252004-12-21Method for producing silicon nitride films and process for fabricating semiconductor devices using said method
US11/020,712US7351670B2 (en)2003-12-252004-12-23Method for producing silicon nitride films and process for fabricating semiconductor devices using said method
EP04106979AEP1548814A3 (en)2003-12-252004-12-24Method for producing silicon nitride films and process for fabricating semiconductor devices using said method

Applications Claiming Priority (2)

Application NumberPriority DateFiling DateTitle
JP20034289422003-12-25
JP2004338459AJP2005210076A (ja)2003-12-252004-11-24窒化珪素膜の成膜方法及びこの方法を使用する半導体装置の製造方法

Publications (1)

Publication NumberPublication Date
JP2005210076Atrue JP2005210076A (ja)2005-08-04

Family

ID=34554863

Family Applications (1)

Application NumberTitlePriority DateFiling Date
JP2004338459APendingJP2005210076A (ja)2003-12-252004-11-24窒化珪素膜の成膜方法及びこの方法を使用する半導体装置の製造方法

Country Status (4)

CountryLink
US (1)US7351670B2 (ja)
EP (1)EP1548814A3 (ja)
JP (1)JP2005210076A (ja)
TW (1)TW200525642A (ja)

Cited By (30)

* Cited by examiner, † Cited by third party
Publication numberPriority datePublication dateAssigneeTitle
JP2008135755A (ja)*2006-11-282008-06-12Air Products & Chemicals Inc酸化ケイ素および窒化ケイ素膜の誘電的特性を変更するための有機シラン化合物
JP2012015344A (ja)*2010-07-012012-01-19Hitachi Kokusai Electric Inc半導体装置の製造方法
JP2013153164A (ja)*2012-01-202013-08-08Novellus Systems Incorporated無塩素の共形SiN膜を蒸着させるための方法
JP2015510263A (ja)*2012-01-262015-04-02ノベラス・システムズ・インコーポレーテッドNovellus Systems Incorporated紫外線を用いたコンフォーマルな膜蒸着の方法
US9673041B2 (en)2010-04-152017-06-06Lam Research CorporationPlasma assisted atomic layer deposition titanium oxide for patterning applications
US9786570B2 (en)2012-11-082017-10-10Novellus Systems, Inc.Methods for depositing films on sensitive substrates
US9793110B2 (en)2010-04-152017-10-17Lam Research CorporationGapfill of variable aspect ratio features with a composite PEALD and PECVD method
US9865815B2 (en)2015-09-242018-01-09Lam Research CoporationBromine containing silicon precursors for encapsulation layers
US9865455B1 (en)2016-09-072018-01-09Lam Research CorporationNitride film formed by plasma-enhanced and thermal atomic layer deposition process
US9875891B2 (en)2014-11-242018-01-23Lam Research CorporationSelective inhibition in atomic layer deposition of silicon-containing films
US9892917B2 (en)2010-04-152018-02-13Lam Research CorporationPlasma assisted atomic layer deposition of multi-layer films for patterning applications
US9997357B2 (en)2010-04-152018-06-12Lam Research CorporationCapped ALD films for doping fin-shaped channel regions of 3-D IC transistors
US10037884B2 (en)2016-08-312018-07-31Lam Research CorporationSelective atomic layer deposition for gapfill using sacrificial underlayer
US10043655B2 (en)2010-04-152018-08-07Novellus Systems, Inc.Plasma activated conformal dielectric film deposition
US10062563B2 (en)2016-07-012018-08-28Lam Research CorporationSelective atomic layer deposition with post-dose treatment
US10074543B2 (en)2016-08-312018-09-11Lam Research CorporationHigh dry etch rate materials for semiconductor patterning applications
US10134579B2 (en)2016-11-142018-11-20Lam Research CorporationMethod for high modulus ALD SiO2 spacer
US10269559B2 (en)2017-09-132019-04-23Lam Research CorporationDielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer
US10373806B2 (en)2016-06-302019-08-06Lam Research CorporationApparatus and method for deposition and etch in gap fill
US10454029B2 (en)2016-11-112019-10-22Lam Research CorporationMethod for reducing the wet etch rate of a sin film without damaging the underlying substrate
US10629435B2 (en)2016-07-292020-04-21Lam Research CorporationDoped ALD films for semiconductor patterning applications
US10832908B2 (en)2016-11-112020-11-10Lam Research CorporationSelf-aligned multi-patterning process flow with ALD gapfill spacer mask
US11404275B2 (en)2018-03-022022-08-02Lam Research CorporationSelective deposition using hydrolysis
KR20220136563A (ko)*2021-03-312022-10-11주식회사 에프엑스티탄화 규소 부재의 제조 장치, 탄화 규소의 부재 제조 방법, 및 포커스 링의 제조 방법
US11646198B2 (en)2015-03-202023-05-09Lam Research CorporationUltrathin atomic layer deposition film accuracy thickness control
US12040181B2 (en)2019-05-012024-07-16Lam Research CorporationModulated atomic layer deposition
US12157945B2 (en)2019-08-062024-12-03Lam Research CorporationThermal atomic layer deposition of silicon-containing films
US12237175B2 (en)2019-06-042025-02-25Lam Research CorporationPolymerization protective liner for reactive ion etch in patterning
US12412742B2 (en)2020-07-282025-09-09Lam Research CorporationImpurity reduction in silicon-containing films
US12431349B2 (en)2019-06-072025-09-30Lam Research CorporationIn-situ control of film properties during atomic layer deposition

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication numberPriority datePublication dateAssigneeTitle
JP4279176B2 (ja)*2004-03-022009-06-17株式会社アルバックシリコン窒化膜の形成方法
US7371649B2 (en)*2005-09-132008-05-13United Microelectronics Corp.Method of forming carbon-containing silicon nitride layer
US8105925B2 (en)*2008-07-302012-01-31Freescale Semiconductor, Inc.Method for forming an insulated gate field effect device
IT1397232B1 (it)*2009-12-302013-01-04St Microelectronics SrlCondensatore integrato a piatti invertiti
IT1397231B1 (it)*2009-12-302013-01-04St Microelectronics SrlCondensatore mim con piatto ad elevato punto di fusione
US8912353B2 (en)2010-06-022014-12-16Air Products And Chemicals, Inc.Organoaminosilane precursors and methods for depositing films comprising same
US9274053B2 (en)2011-05-182016-03-01Uvic Industry Partnerships Inc.Flow through metallic nanohole arrays
US8771807B2 (en)2011-05-242014-07-08Air Products And Chemicals, Inc.Organoaminosilane precursors and methods for making and using same
KR102698026B1 (ko)*2016-09-282024-08-21삼성전자주식회사유전막 형성 방법 및 반도체 장치의 제조 방법
TWI722301B (zh)*2017-07-182021-03-21美商應用材料股份有限公司在金屬材料表面上沉積阻擋層的方法
JP6789257B2 (ja)*2018-02-282020-11-25株式会社Kokusai Electric半導体装置の製造方法、基板処理装置、およびプログラム
US11211243B2 (en)*2018-11-212021-12-28Taiwan Semiconductor Manufacturing Company, Ltd.Method of filling gaps with carbon and nitrogen doped film
CN119980184A (zh)*2025-03-052025-05-13江西汉可泛半导体技术有限公司一种沉积高质量氮化硅薄膜的方法及其系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication numberPriority datePublication dateAssigneeTitle
JPH07106256A (ja)*1993-09-241995-04-21Applied Materials Inc膜形成方法
JP2002270606A (ja)*2001-03-072002-09-20Sony Corp半導体装置の製造方法および半導体装置
JP2003264285A (ja)*2002-03-112003-09-19Matsushita Electric Ind Co Ltd半導体装置およびその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication numberPriority datePublication dateAssigneeTitle
US7172792B2 (en)*2002-12-202007-02-06Applied Materials, Inc.Method for forming a high quality low temperature silicon nitride film

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication numberPriority datePublication dateAssigneeTitle
JPH07106256A (ja)*1993-09-241995-04-21Applied Materials Inc膜形成方法
JP2002270606A (ja)*2001-03-072002-09-20Sony Corp半導体装置の製造方法および半導体装置
JP2003264285A (ja)*2002-03-112003-09-19Matsushita Electric Ind Co Ltd半導体装置およびその製造方法

Cited By (45)

* Cited by examiner, † Cited by third party
Publication numberPriority datePublication dateAssigneeTitle
JP2008135755A (ja)*2006-11-282008-06-12Air Products & Chemicals Inc酸化ケイ素および窒化ケイ素膜の誘電的特性を変更するための有機シラン化合物
US11133180B2 (en)2010-04-152021-09-28Lam Research CorporationGapfill of variable aspect ratio features with a composite PEALD and PECVD method
US10043655B2 (en)2010-04-152018-08-07Novellus Systems, Inc.Plasma activated conformal dielectric film deposition
US12261038B2 (en)2010-04-152025-03-25Lam Research CorporationGapfill of variable aspect ratio features with a composite PEALD and PECVD method
US9673041B2 (en)2010-04-152017-06-06Lam Research CorporationPlasma assisted atomic layer deposition titanium oxide for patterning applications
US9793110B2 (en)2010-04-152017-10-17Lam Research CorporationGapfill of variable aspect ratio features with a composite PEALD and PECVD method
US11011379B2 (en)2010-04-152021-05-18Lam Research CorporationCapped ALD films for doping fin-shaped channel regions of 3-D IC transistors
US10559468B2 (en)2010-04-152020-02-11Lam Research CorporationCapped ALD films for doping fin-shaped channel regions of 3-D IC transistors
US10361076B2 (en)2010-04-152019-07-23Lam Research CorporationGapfill of variable aspect ratio features with a composite PEALD and PECVD method
US9892917B2 (en)2010-04-152018-02-13Lam Research CorporationPlasma assisted atomic layer deposition of multi-layer films for patterning applications
US9997357B2 (en)2010-04-152018-06-12Lam Research CorporationCapped ALD films for doping fin-shaped channel regions of 3-D IC transistors
US10043657B2 (en)2010-04-152018-08-07Lam Research CorporationPlasma assisted atomic layer deposition metal oxide for patterning applications
JP2012015344A (ja)*2010-07-012012-01-19Hitachi Kokusai Electric Inc半導体装置の製造方法
JP2013153164A (ja)*2012-01-202013-08-08Novellus Systems Incorporated無塩素の共形SiN膜を蒸着させるための方法
JP2015510263A (ja)*2012-01-262015-04-02ノベラス・システムズ・インコーポレーテッドNovellus Systems Incorporated紫外線を用いたコンフォーマルな膜蒸着の方法
US10008428B2 (en)2012-11-082018-06-26Novellus Systems, Inc.Methods for depositing films on sensitive substrates
US9786570B2 (en)2012-11-082017-10-10Novellus Systems, Inc.Methods for depositing films on sensitive substrates
US10741458B2 (en)2012-11-082020-08-11Novellus Systems, Inc.Methods for depositing films on sensitive substrates
US10804099B2 (en)2014-11-242020-10-13Lam Research CorporationSelective inhibition in atomic layer deposition of silicon-containing films
US9875891B2 (en)2014-11-242018-01-23Lam Research CorporationSelective inhibition in atomic layer deposition of silicon-containing films
US12354871B2 (en)2015-03-202025-07-08Lam Research CorporationUltrathin atomic layer deposition film accuracy thickness control
US11646198B2 (en)2015-03-202023-05-09Lam Research CorporationUltrathin atomic layer deposition film accuracy thickness control
US10141505B2 (en)2015-09-242018-11-27Lam Research CorporationBromine containing silicon precursors for encapsulation layers
US9865815B2 (en)2015-09-242018-01-09Lam Research CoporationBromine containing silicon precursors for encapsulation layers
US10373806B2 (en)2016-06-302019-08-06Lam Research CorporationApparatus and method for deposition and etch in gap fill
US10957514B2 (en)2016-06-302021-03-23Lam Research CorporationApparatus and method for deposition and etch in gap fill
US10679848B2 (en)2016-07-012020-06-09Lam Research CorporationSelective atomic layer deposition with post-dose treatment
US10062563B2 (en)2016-07-012018-08-28Lam Research CorporationSelective atomic layer deposition with post-dose treatment
US10629435B2 (en)2016-07-292020-04-21Lam Research CorporationDoped ALD films for semiconductor patterning applications
US10037884B2 (en)2016-08-312018-07-31Lam Research CorporationSelective atomic layer deposition for gapfill using sacrificial underlayer
US10074543B2 (en)2016-08-312018-09-11Lam Research CorporationHigh dry etch rate materials for semiconductor patterning applications
US9865455B1 (en)2016-09-072018-01-09Lam Research CorporationNitride film formed by plasma-enhanced and thermal atomic layer deposition process
US10454029B2 (en)2016-11-112019-10-22Lam Research CorporationMethod for reducing the wet etch rate of a sin film without damaging the underlying substrate
US10832908B2 (en)2016-11-112020-11-10Lam Research CorporationSelf-aligned multi-patterning process flow with ALD gapfill spacer mask
US10134579B2 (en)2016-11-142018-11-20Lam Research CorporationMethod for high modulus ALD SiO2 spacer
US10658172B2 (en)2017-09-132020-05-19Lam Research CorporationDielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer
US10269559B2 (en)2017-09-132019-04-23Lam Research CorporationDielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer
US11404275B2 (en)2018-03-022022-08-02Lam Research CorporationSelective deposition using hydrolysis
US12040181B2 (en)2019-05-012024-07-16Lam Research CorporationModulated atomic layer deposition
US12237175B2 (en)2019-06-042025-02-25Lam Research CorporationPolymerization protective liner for reactive ion etch in patterning
US12431349B2 (en)2019-06-072025-09-30Lam Research CorporationIn-situ control of film properties during atomic layer deposition
US12157945B2 (en)2019-08-062024-12-03Lam Research CorporationThermal atomic layer deposition of silicon-containing films
US12412742B2 (en)2020-07-282025-09-09Lam Research CorporationImpurity reduction in silicon-containing films
KR20220136563A (ko)*2021-03-312022-10-11주식회사 에프엑스티탄화 규소 부재의 제조 장치, 탄화 규소의 부재 제조 방법, 및 포커스 링의 제조 방법
KR102567296B1 (ko)2021-03-312023-08-18주식회사 에프엑스티탄화 규소 부재의 제조 장치, 탄화 규소의 부재 제조 방법, 및 포커스 링의 제조 방법

Also Published As

Publication numberPublication date
US7351670B2 (en)2008-04-01
TW200525642A (en)2005-08-01
EP1548814A2 (en)2005-06-29
EP1548814A3 (en)2009-05-27
US20050158983A1 (en)2005-07-21

Similar Documents

PublicationPublication DateTitle
JP2005210076A (ja)窒化珪素膜の成膜方法及びこの方法を使用する半導体装置の製造方法
US10468595B2 (en)Semiconductor device structures including silicon-containing dielectric materials
US7473655B2 (en)Method for silicon based dielectric chemical vapor deposition
US6962876B2 (en)Method for forming a low-k dielectric layer for a semiconductor device
US20060019032A1 (en)Low thermal budget silicon nitride formation for advance transistor fabrication
CN100403540C (zh)集成电路元件及其形成方法
KR101164688B1 (ko)게이트 스택 측벽 스페이서들을 제조하기 위한 방법
US20070251444A1 (en)PEALD Deposition of a Silicon-Based Material
JP2776726B2 (ja)半導体装置の製造方法
US20090155606A1 (en)Methods of depositing a silicon nitride film
US20030232514A1 (en)Method for forming a thin film using an atomic layer deposition (ALD) process
US20120220139A1 (en)Method of depositing dielectric film by modified peald method
US20070128806A1 (en)High performance CMOS transistors using PMD liner stress
US11011371B2 (en)SiBN film for conformal hermetic dielectric encapsulation without direct RF exposure to underlying structure material
US20060024959A1 (en)Thin tungsten silicide layer deposition and gate metal integration
US20070190768A1 (en)Manufacturing method of semiconductor device
JP2000100811A (ja)半導体装置の製造方法
EP0935284A1 (en)CVD of silicon containing film using Si2H6
CN100576496C (zh)双镶嵌结构的形成方法
US20240282822A1 (en)Semiconductor device
KR100532741B1 (ko)반도체 소자의 식각 정지막 제조 방법
JP2005302892A (ja)半導体装置及びその製造方法
JP5141321B2 (ja)半導体装置の製造方法
KR101046757B1 (ko)반도체소자의 캐패시터 및 그 제조 방법
KR100702027B1 (ko)반도체 장치와 반도체 장치의 제조 방법

Legal Events

DateCodeTitleDescription
A711Notification of change in applicant

Free format text:JAPANESE INTERMEDIATE CODE: A711

Effective date:20070629

A521Request for written amendment filed

Free format text:JAPANESE INTERMEDIATE CODE: A821

Effective date:20070629

A621Written request for application examination

Free format text:JAPANESE INTERMEDIATE CODE: A621

Effective date:20071016

A977Report on retrieval

Free format text:JAPANESE INTERMEDIATE CODE: A971007

Effective date:20100806

A131Notification of reasons for refusal

Free format text:JAPANESE INTERMEDIATE CODE: A131

Effective date:20100810

A02Decision of refusal

Free format text:JAPANESE INTERMEDIATE CODE: A02

Effective date:20110118


[8]ページ先頭

©2009-2025 Movatter.jp