JP2005032855A

Movatterモバイル変換

Info

Publication number: JP2005032855A
Application number: JP2003194216A
Authority: JP
Inventors: Yasutoshi Okuno; 泰利奥野
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2003-07-09
Filing date: 2003-07-09
Publication date: 2005-02-03
Also published as: US20050006681A1; US7196346B2; US20070158635A1

Abstract

Translated fromJapanese

【課題】相変化メモリ形成プロセスを単純化し、製造工程数の削減、ロジック標準プロセスとの親和性をより高める。
【解決手段】本発明は、基板上に形成された絶縁膜にビアホールを形成する。このビアホール内にビアプラグを形成する。そしてこのビアプラグ上に抵抗加熱素子と記憶素子とを形成する。ここで、記憶素子の底面と側壁を抵抗加熱素子で囲むことにより、プロセスを単純化し、製造工程数の削減・ロジック標準プロセスとの親和性をより高めることを可能とした。
【選択図】図１A phase change memory forming process is simplified, the number of manufacturing steps is reduced, and the compatibility with a logic standard process is further increased.
The present invention forms a via hole in an insulating film formed on a substrate. A via plug is formed in the via hole. A resistance heating element and a memory element are formed on the via plug. Here, by surrounding the bottom and side walls of the memory element with a resistance heating element, the process can be simplified, and the number of manufacturing steps can be reduced and the compatibility with the logic standard process can be further increased.
[Selection] Figure 1

Description

Translated fromJapanese

【０００１】
【発明の属する技術分野】
本発明は、相変化に伴う抵抗変化を用いた不揮発性メモリの製造方法に関するものである。
【０００２】
【従来の技術】
従来のカルコゲナイト材料を用いた半導体記憶装置としては、例えば、特許文献１に記載されているものがある。図４は、特許文献１に記載された従来のカルコゲナイト材料を用いた半導体記憶装置の断面図を示すものである。
【０００３】
図４において、シリコン基板１０２上に堆積した層間絶縁膜１０４をパターニングしコンタクトホール１０６を形成する。そして、ポリシリコンを熱ＣＶＤ法によって堆積し、ＣＭＰ法により、層間絶縁膜１０４上に堆積したポリシリコンを除去する。さらに、ポリシリコンをエッチングし、リセスを形成し、プラグ１０８を形成する。そして、その上にＴｉＮを堆積し、ＣＭＰ法により層間絶縁膜１０４上に堆積したＴｉＮを選択的に除去する。さらに、コンタクトホール１０６の上部に埋め込まれたＴｉＮの表面をエッチングし、リセスを形成することで抵抗加熱素子膜１１０を形成する。そして、ＳｉＮをＣＶＤ法により堆積した後、ＣＭＰ法により層間絶縁膜１０４上に堆積したＳｉＮを選択的にエッチングすることにより取り除き、層間絶縁膜１１２を形成する。その後、この層間絶縁膜１１２の中央に下部の抵抗加熱素子膜１１０まで達する微細な穴を形成する。そして、記憶材料として用いられるカルコゲナイト（ＧｅＳｂＴｅ）をスパッタ法により堆積する。そして、ＣＭＰ法により、層間絶縁膜１０４上に堆積したＧｅＳｂＴｅを選択的にエッチングし、取り除き、記憶素子膜１１４を形成する。その後、バリアメタル１１６、配線１１８を形成する。
【０００４】
このように特許文献１では層間絶縁膜１１２に記憶素子膜１１４を埋め込むことで、ロジックプロセスとの整合性を向上させている。
【０００５】
【特許文献１】
ＵＳＰ６２３６０５９
【０００６】
【発明が解決しようとする課題】
特許文献１では、プラグの内部のリセスに、（１）低抵抗材料のＴｉＮを埋め込み平坦化する。（２）ＴｉＮをエッチングしてリセスを形成する。（３）ＳｉＮを埋め込み平坦化を行う。（４）埋め込んだＳｉＮを微細パターニング（リソ、エッチ）して、プラグ上に開口部を形成する。そして、（５）記憶材料の堆積、埋め込み、を実施しており、非常に複雑なプロセスとなっており、記憶素子の集積化プロセスは複雑であり、かつ、素子の微細化を困難にしている。
【０００７】
【課題を解決するための手段】
本発明は、抵抗加熱素子として働くＴｉＡｌＮで記録材料を囲むことにより、プロセスを単純化し、製造工程数の削減、ロジック標準プロセスとの親和性をより高めることを可能とした。
【０００８】
即ち、ただ一つのラフレベルのパターニング工程を追加することにより、記憶素子の混載を可能とした。さらに、コンタクトホールの中に形成するメモリ素子の構造を単純化することにより素子の微細化・集積化を可能としている。
【０００９】
具体的には、本発明の半導体記憶装置は、基板上に形成された絶縁膜と、絶縁膜に形成されたビアホールと、ビアホール内に形成されたビアプラグと、ビアプラグ上に形成された抵抗加熱素子と、抵抗加熱素子上に形成された記憶素子と、記憶素子上に形成された配線とを備え、記憶素子は、底面と側壁を抵抗加熱素子で覆われているものである。
【００１０】
また、ビアプラグ、抵抗加熱素子及び記憶素子は、ビアホール内に形成されているものである。
【００１１】
また、記憶素子は、相変化材料からなるものである。
【００１２】
本発明の半導体記憶装置の製造方法は、メモリ部とロジック部からなる基板上に記憶素子を形成するもので、基板上に絶縁膜を形成する工程と、絶縁膜にビアホールを形成する工程と、ビアホール内に金属を埋め込みビアプラグを形成する工程と、メモリ部のビアプラグをエッチングしてリセスを形成する工程と、リセス内の底面及び側壁に抵抗加熱素子を形成する工程と、抵抗加熱素子上に記憶素子を形成する工程と、記憶素子上に配線を形成する工程とを有するものである。
【００１３】
また、記憶素子は、相変化材料からなるものである。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００１５】
（実施の形態）
図１（ａ）〜図１（ｆ）を参照しながら、本発明の実施の形態について説明する。
【００１６】
図１は、本発明の実施の形態における半導体記憶装置の製造工程を示す断面図である。
【００１７】
（１）ここでは、標準ロジックプロセスに基づいて、ロジック部、メモリアレイ部のＴｉ／ＴｉＮ／Ｗプラグを形成する。
【００１８】
図１（ａ）において、シリコン基板１０上にリンドープした酸化膜からなる第１絶縁膜１２を熱ＣＶＤ法により０．８μｍ形成する。その後、下地の凹凸を反映して生じる段差を平坦化するために、反転マスクを用いてエッチバックを行った後、さらに、ＣＭＰにより平坦化を行い、第１絶縁膜１２の膜厚を０．５μｍに形成する。
【００１９】
次に、リソ・ドライエッチにより第１絶縁膜１２に下地シリコン基板１０に接続するように直径０．１μｍ〜０．１３μｍのコンタクトホール１８をメモリ部１４及びロジック部１６に形成する。そして、コンタクトホール１８内にＴｉＮからなる密着層２０を形成し、その後、ＷＦ_６とＳｉＨ_４を用いた熱ＣＶＤ法でコンタクトホール１８内をタングステンで埋め込み、ＣＭＰでタングステンプラグ２２を形成する。
【００２０】
（２）ここでは、ロジック部のタングステンプラグを保護するために、保護膜としてＳｉＮ膜などを堆積し、ラフレベルのパターニングを行い、メモリアレイ部分のタングステンプラグのみ露出させる。そして、メモリアレイ部分のタングステンプラグをエッチングすることによりリセスを形成する。
【００２１】
図１（ｂ）において、ロジック部１６のタングステンプラグ２２上にＳｉＮからなる保護膜２４を形成する。このとき、このＳｉＮは、基板温度４００℃の下、プラズマＣＶＤ法により、ＳｉＨ_４とＮＨ_３を用いて２０ｎｍ形成される。ここで、成膜温度は、下層にあるタングステンプラグ２２、トランジスタ（図示無し）の特性などを劣化させないために低温であることが望ましい。そして、このＳｉＮは、レジストマスクを用いて、ＣＨＦ_３−Ａｒ−Ｏ_２系ガスを用いた反応性プラズマエッチングによりメモリ部のみ除去される。このとき、タングステンプラグの突き出しを最小限にとどめるために、プロセス圧力５０ｍＴｏｒｒ、ＲＦパワー２００Ｗとして行った。次に、メモリ部のタングステンプラグ２２にリセス２６を設けるために、平行平板反応性ドライエッチング装置を用いてタングステンプラグ２２のエッチングを行った。このときのプロセス条件は、反応ガス（ＳＦ_６）、ガス流量（１００ｓｃｃｍ）、ＲＦパワー（５００Ｗ）、基板温度（１０℃）、プロセス圧力（５０ｍＴｏｒｒ）である。この条件では、酸化膜との選択比は約１０である。ここで、リセス２６の深さは、タングステンプラグ２２のプラグ直径の１／２より浅い５００ｎｍ〜６５０ｎｍである。リセス２６がこれよりも深い場合は、記憶素子として機能するＧｅＳｂＴｅ膜部にボイドが発生し、良好な記憶素子の形成が出来なくなる。
【００２２】
（３）ここでは、抵抗加熱素子として働くＴｉＡＩＮと、記憶材料を堆積させる。
【００２３】
図１（ｃ）において、ＴｉＡｌＮからなる抵抗加熱素子膜２８を反応性スパッタリング法により形成する。プロセス条件として、堆積温度（１００℃）、圧力（０．２Ｐａ）、ガス流量（Ａｒ＝２１ｓｃｃｍ、Ｎ_２＝４２ｓｃｃｍ）である。ここで、ＴｉＡｌＮ膜厚と組成は、目的とする抵抗値を得るために調整する。ＴｉＡｌＮのＡｌ組成と抵抗値（シート抵抗）の関係は図２に示すとおりである。図２は、横軸は、Ａｌ／（Ｔｉ＋Ａｌ）の１００分率を、縦軸は抵抗値を示す。プラグの直径０．１μｍに対して適当なＴｉＡｌＮの膜厚は１０ｎｍ〜２０ｎｍである。次に、記憶素子膜３０をスパッタリング法にて形成を行う。プロセス条件として、堆積温度（１００℃）、圧力（０．１Ｐａ）、ガス流量（Ａｒ＝１０ｓｃｃｍ）である。
【００２４】
（４）ここでは、ＣＭＰにて平坦化研磨を行う。
【００２５】
図１（ｄ）において、ＣＭＰにより研磨を行いリセス２６内に抵抗加熱素子膜２８と記憶素子膜３０を形成する。まず、記憶素子材料のカルコゲナイト（ＧｅＳｂＴｅ）を、酸性シリカ系スラリにより研磨しリセス中以外のＧｅＳｂＴｅを除去する。酸性シリカを用いることにより、下層膜であるＴｉＡｌＮ酸化が生じ、生成した非常に硬いＡｌ酸化物がエッチストップ層として働く。次に、このＡｌ酸化物を薄ＨＦ溶液で取り除いたあと、中性シリカ系スラリにより抵抗素子材料であるＴｉＡｌＮとロジック部のＳｉＮからなる保護膜２４の研磨を行う。プロセス条件として、圧力（３ＰＳＩ）、ヘッド回転速度（８５ｒｐｍ）、テーブル回転速度（９０ｒｐｍ）、スラリ流量（２００ｍｌ／ｍｉｎ）で行った。ＣＭＰ工程では、一般に段差の高い部分の研磨速度が大きく、したがって、ＳｉＮからなる保護膜２４の上に一様に堆積されたＧｅＳｂＴｅとＴｉＡｌＮが先に研磨され取り除かれるため、保護膜２４の膜厚は、２０ｎｍと薄膜化することができる。
【００２６】
（５）ここでは、ＳｉＮもしくはＳｉＣのエッチストップ層、Ｌｏｗ−ｋ材料を堆積し、Ｃｕ配線を作る。
【００２７】
図１（ｅ）において、Ｃｕ配線３８の第１バリア膜３２としてＳｉＣまたはＳｉＮをプラズマＣＶＤ法により５０ｎｍ堆積する。次に、第２絶縁膜３４のＳｉＯ_２または、ＳｉＯＣ膜をプラズマＣＶＤ法により２００ｎｍ堆積する。
【００２８】
次に、図１（ｆ）において、Ｃｕ配線３８のためのトレンチを形成するために、まず、第２絶縁膜３４をエッチングし、次に第１バリア膜３２をエッチングする。ここに示したように絶縁膜のエッチングを２工程に分割することにより、ドライエッチ工程における記憶素子材料のＧｅＳｂＴｅに対するエッチングダメージを最小限にとどめることができる。トレンチ形成後、第２バリア膜３６であるＴａＮをＴａをターゲットにした反応性スパッタ法により１０ｎｍ堆積する。更にスパッタ法によりＣｕシード層を堆積したのち、電界メッキ法によりＣｕをウエハ全面に堆積する。そして、トレンチ内部のＣｕのみを残し、余分なＣｕをＣＭＰにより取り除きＣｕ配線３８を形成する。
【００２９】
なお、本発明の半導体記憶装置は、０．１３μｍ以下の世代における標準プロセスをもって形成される。
【００３０】
また、図３に示すように、図１（ｆ）の構造におけるＣｕ配線３８及び第２バリア膜３６からなる配線の幅をコンタクトホールの幅よりも小さくすることにより、抵抗加熱素子膜２８を介した電流成分を完全に遮断することができる。
【００３１】
これにより、高抵抗のＴｉＡｌＮからなる抵抗加熱素子膜２８への電流パスよりも記憶素子膜３０への電流パスが増える。
【００３２】
なお、図１では、抵抗加熱素子膜２８及び記憶素子膜３０をコンタクトホール１８内に形成したが、Ｃｕ配線３８が形成されている第２絶縁膜３４に形成することもできる。
【００３３】
なお、本実施の形態において抵抗加熱素子膜２８としてＴｉＡｌＮを用いたが、ＴｉＳｉＮ、ＴａＡｌＮ、ＴａＳｉＮのような伝導性の金属窒化物と絶縁物の窒化物からなる材料であれば抵抗加熱素子膜として用いることができる。
【００３４】
【発明の効果】
本発明により、同じシリコン基板上に、最小限のプロセスステップの追加でメモリ部と標準ＣＭＯＳのロジック部を同時に形成することが可能となる。さらに、コンタクトホール中に形成するメモリ素子の構造を単純化することにより、微細化を容易にすることができる。
【図面の簡単な説明】
【図１】本発明の実施形態における工程断面図
【図２】ＴｉＡｌＮ組成とその抵抗の関係図
【図３】本発明のメモリ素子の断面図
【図４】従来のメモリ素子の断面図
【符号の説明】
１０シリコン基板
１２第１絶縁膜
１４メモリ部
１６ロジック部
１８コンタクトホール
２０密着層
２２タングステンプラグ
２４保護膜
２６リセス
２８抵抗加熱素子膜
３０記憶素子膜
３２第１バリア膜
３４第２絶縁膜
３６第２バリア膜
３８Ｃｕ配線
１０２シリコン基板
１０４層間絶縁膜
１０６コンタクトホール
１０８プラグ
１１０抵抗加熱素子膜
１１２層間絶縁膜
１１４記憶素子膜
１１６バリアメタル
１１８配線[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a nonvolatile memory using a resistance change accompanying a phase change.
[0002]
[Prior art]
As a semiconductor memory device using a conventional chalcogenite material, for example, there is one described in Patent Document 1. FIG. 4 shows a cross-sectional view of a semiconductor memory device using a conventional chalcogenite material described in Patent Document 1. In FIG.
[0003]
In FIG. 4, the interlayerinsulating film 104 deposited on thesilicon substrate 102 is patterned to form contact holes 106. Then, polysilicon is deposited by a thermal CVD method, and the polysilicon deposited on theinterlayer insulating film 104 is removed by a CMP method. Further, the polysilicon is etched, a recess is formed, and aplug 108 is formed. Then, TiN is deposited thereon, and TiN deposited on theinterlayer insulating film 104 is selectively removed by CMP. Further, the resistanceheating element film 110 is formed by etching the surface of TiN embedded in the upper part of the contact hole 106 to form a recess. Then, after depositing SiN by the CVD method, SiN deposited on theinterlayer insulating film 104 by the CMP method is removed by selective etching to form aninterlayer insulating film 112. Thereafter, a fine hole reaching the lower resistanceheating element film 110 is formed in the center of theinterlayer insulating film 112. Then, chalcogenite (GeSbTe) used as a memory material is deposited by sputtering. Then, GeSbTe deposited on theinterlayer insulating film 104 is selectively etched and removed by CMP to form thememory element film 114. Thereafter,barrier metal 116 andwiring 118 are formed.
[0004]
As described above, in Patent Document 1, thememory element film 114 is embedded in theinterlayer insulating film 112 to improve the consistency with the logic process.
[0005]
[Patent Document 1]
USP 6236059
[0006]
[Problems to be solved by the invention]
In Patent Document 1, (1) TiN, which is a low-resistance material, is embedded and planarized in a recess inside a plug. (2) Etching TiN to form a recess. (3) SiN is buried and flattened. (4) The embedded SiN is finely patterned (litho, etched) to form an opening on the plug. (5) The storage material is deposited and embedded, which is a very complicated process. The integration process of the storage element is complicated and it is difficult to miniaturize the element. .
[0007]
[Means for Solving the Problems]
In the present invention, the recording material is surrounded by TiAlN that works as a resistance heating element, thereby simplifying the process, reducing the number of manufacturing steps, and increasing the compatibility with the logic standard process.
[0008]
That is, by adding only one rough level patterning process, it is possible to mount memory elements. Furthermore, by minimizing the structure of the memory element formed in the contact hole, the element can be miniaturized and integrated.
[0009]
Specifically, the semiconductor memory device of the present invention includes an insulating film formed on a substrate, a via hole formed in the insulating film, a via plug formed in the via hole, and a resistance heating element formed on the via plug. And a memory element formed on the resistance heating element and a wiring formed on the memory element. The memory element has a bottom surface and a side wall covered with the resistance heating element.
[0010]
Also, the via plug, the resistance heating element, and the memory element are formed in the via hole.
[0011]
The memory element is made of a phase change material.
[0012]
A method for manufacturing a semiconductor memory device according to the present invention includes forming a memory element on a substrate including a memory portion and a logic portion, a step of forming an insulating film on the substrate, a step of forming a via hole in the insulating film, A step of forming a via plug by embedding metal in the via hole, a step of forming a recess by etching the via plug of the memory portion, a step of forming a resistance heating element on the bottom and side walls in the recess, and storing on the resistance heating element The method includes a step of forming an element and a step of forming a wiring over the memory element.
[0013]
The memory element is made of a phase change material.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0015]
(Embodiment)
An embodiment of the present invention will be described with reference to FIGS. 1 (a) to 1 (f).
[0016]
FIG. 1 is a cross-sectional view showing a manufacturing process of a semiconductor memory device in an embodiment of the present invention.
[0017]
(1) Here, Ti / TiN / W plugs of the logic part and the memory array part are formed based on the standard logic process.
[0018]
In FIG. 1A, a firstinsulating film 12 made of a phosphorus-doped oxide film is formed on asilicon substrate 10 by 0.8 μm by a thermal CVD method. Thereafter, in order to flatten the level difference that reflects the unevenness of the base, etch back is performed using an inversion mask, and then flattening is performed by CMP, so that the film thickness of the firstinsulating film 12 becomes 0. Formed to 5 μm.
[0019]
Next, contact holes 18 having a diameter of 0.1 μm to 0.13 μm are formed in thememory unit 14 and the logic unit 16 so as to be connected to thebase silicon substrate 10 in the first insulatingfilm 12 by litho-dry etching. Then, anadhesion layer 20 made of TiN is formed in thecontact hole 18, and then thecontact hole 18 is filled with tungsten by a thermal CVD method using WF₆ and SiH₄ and atungsten plug 22 is formed by CMP.
[0020]
(2) Here, in order to protect the tungsten plug in the logic portion, a SiN film or the like is deposited as a protective film, and rough level patterning is performed to expose only the tungsten plug in the memory array portion. Then, the recess is formed by etching the tungsten plug in the memory array portion.
[0021]
In FIG. 1B, a protective film 24 made of SiN is formed on thetungsten plug 22 of the logic section 16. At this time, this SiN is formed to 20 nm using SiH₄ and NH₃ by a plasma CVD method at a substrate temperature of 400 ° C. Here, the film formation temperature is preferably low in order not to deteriorate the characteristics of thetungsten plug 22 and the transistor (not shown) in the lower layer. Then, this SiN is removed only by the reactive plasma etching using a CHF₃ —Ar—O₂ gas using a resist mask. At this time, in order to minimize the protrusion of the tungsten plug, the process pressure was 50 mTorr and the RF power was 200 W. Next, in order to provide the recess 26 in thetungsten plug 22 of the memory part, thetungsten plug 22 was etched using a parallel plate reactive dry etching apparatus. The process conditions at this time are a reaction gas (SF₆ ), a gas flow rate (100 sccm), an RF power (500 W), a substrate temperature (10 ° C.), and a process pressure (50 mTorr). Under this condition, the selectivity with respect to the oxide film is about 10. Here, the depth of the recess 26 is 500 nm to 650 nm which is shallower than ½ of the plug diameter of thetungsten plug 22. When the recess 26 is deeper than this, a void is generated in the GeSbTe film portion functioning as a memory element, and a favorable memory element cannot be formed.
[0022]
(3) Here, TiAIN acting as a resistance heating element and a memory material are deposited.
[0023]
In FIG. 1C, a resistanceheating element film 28 made of TiAlN is formed by a reactive sputtering method. Process conditions are deposition temperature (100 ° C.), pressure (0.2 Pa), gas flow rate (Ar = 21 sccm, N₂ = 42 sccm). Here, the TiAlN film thickness and composition are adjusted in order to obtain a target resistance value. The relationship between the Al composition of TiAlN and the resistance value (sheet resistance) is as shown in FIG. In FIG. 2, the horizontal axis represents the Al / (Ti + Al) 100-percentage, and the vertical axis represents the resistance value. A suitable film thickness of TiAlN is 10 nm to 20 nm for a plug diameter of 0.1 μm. Next, thememory element film 30 is formed by a sputtering method. Process conditions are deposition temperature (100 ° C.), pressure (0.1 Pa), and gas flow rate (Ar = 10 sccm).
[0024]
(4) Here, planarization polishing is performed by CMP.
[0025]
In FIG. 1D, polishing by CMP is performed to form a resistanceheating element film 28 and amemory element film 30 in the recess 26. First, chalcogenite (GeSbTe) as a memory element material is polished with an acidic silica-based slurry to remove GeSbTe other than that in the recess. By using acidic silica, TiAlN oxidation, which is a lower layer film, is generated, and the generated very hard Al oxide serves as an etch stop layer. Next, after removing the Al oxide with a thin HF solution, the protective film 24 made of TiAlN which is a resistance element material and SiN of the logic portion is polished with a neutral silica-based slurry. The process conditions were pressure (3PSI), head rotation speed (85 rpm), table rotation speed (90 rpm), and slurry flow rate (200 ml / min). In the CMP process, the polishing rate is generally high in a portion with a high step, and therefore GeSbTe and TiAlN uniformly deposited on the protective film 24 made of SiN are polished and removed first, so that the thickness of the protective film 24 is increased. Can be as thin as 20 nm.
[0026]
(5) Here, an SiN or SiC etch stop layer and a low-k material are deposited to form a Cu wiring.
[0027]
In FIG. 1E, SiC or SiN is deposited as afirst barrier film 32 of theCu wiring 38 by 50 nm by plasma CVD. Next, a 200 nm thick SiO₂ or SiOC film of the second insulatingfilm 34 is deposited by plasma CVD.
[0028]
Next, in FIG. 1F, in order to form a trench for theCu wiring 38, the second insulatingfilm 34 is first etched, and then thefirst barrier film 32 is etched. As shown here, by dividing the etching of the insulating film into two steps, the etching damage to the GeSbTe of the memory element material in the dry etching step can be minimized. After the trench formation, TaN as thesecond barrier film 36 is deposited by 10 nm by reactive sputtering using Ta as a target. Further, after depositing a Cu seed layer by sputtering, Cu is deposited on the entire surface of the wafer by electroplating. Then, only Cu inside the trench is left, and excess Cu is removed by CMP to form aCu wiring 38.
[0029]
The semiconductor memory device of the present invention is formed by a standard process in a generation of 0.13 μm or less.
[0030]
Further, as shown in FIG. 3, the width of the wiring composed of theCu wiring 38 and thesecond barrier film 36 in the structure of FIG. 1 (f) is made smaller than the width of the contact hole, so that the resistanceheating element film 28 is interposed. It is possible to completely block the current component.
[0031]
As a result, the current path to thememory element film 30 increases more than the current path to the resistanceheating element film 28 made of high resistance TiAlN.
[0032]
In FIG. 1, the resistanceheating element film 28 and thememory element film 30 are formed in thecontact hole 18, but may be formed in the second insulatingfilm 34 in which theCu wiring 38 is formed.
[0033]
In this embodiment, TiAlN is used as the resistanceheating element film 28. However, any material made of a conductive metal nitride and an insulating nitride such as TiSiN, TaAlN, and TaSiN can be used as the resistance heating element film. Can be used.
[0034]
【The invention's effect】
According to the present invention, a memory portion and a standard CMOS logic portion can be simultaneously formed on the same silicon substrate with a minimum number of process steps. Furthermore, miniaturization can be facilitated by simplifying the structure of the memory element formed in the contact hole.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a process according to an embodiment of the present invention. FIG. 2 is a relational diagram between a TiAlN composition and its resistance. FIG. 3 is a cross-sectional view of a memory element of the present invention. Explanation of]
DESCRIPTION OFSYMBOLS 10Silicon substrate 121st insulating film 14 Memory part 16Logic part 18Contact hole 20Adhesion layer 22 Tungsten plug 24 Protective film 26Recess 28 Resistanceheating element film 30Memory element film 321st barrier film 34 2nd insulatingfilm 362nd Barrier film 38 Cu wiring 102Silicon substrate 104 Interlayer insulating film 106Contact hole 108Plug 110 Resistanceheating element film 112Interlayer insulating film 114Memory element film 116Barrier metal 118 Wiring

Claims

Translated fromJapanese

基板上に形成された絶縁膜と、
前記絶縁膜に形成されたビアホールと、
前記ビアホール内に形成されたビアプラグと、
前記ビアプラグ上に形成された抵抗加熱素子と、
前記抵抗加熱素子上に形成された記憶素子と、
前記記憶素子上に形成された配線とを備え、
前記記憶素子は、底面と側壁を抵抗加熱素子で覆われていることを特徴とする半導体記憶装置。An insulating film formed on the substrate;
Via holes formed in the insulating film;
Via plugs formed in the via holes;
A resistance heating element formed on the via plug;
A memory element formed on the resistance heating element;
Wiring formed on the memory element,
A semiconductor memory device, wherein the memory element has a bottom surface and a side wall covered with a resistance heating element.

前記ビアプラグ、前記抵抗加熱素子及び前記記憶素子は、ビアホール内に形成されていることを特徴とする請求項１記載の半導体記憶装置。2. The semiconductor memory device according to claim 1, wherein the via plug, the resistance heating element, and the memory element are formed in a via hole.

前記記憶素子は、相変化材料からなることを特徴とする請求項１記載の半導体記憶装置。The semiconductor memory device according to claim 1, wherein the memory element is made of a phase change material.

前記抵抗加熱素子は、ＴｉＡｌＮ、ＴｉＳｉＮ、ＴａＡｌＮまたはＴａＳｉＮであることを特徴とする請求項１記載の半導体装置。2. The semiconductor device according to claim 1, wherein the resistance heating element is TiAlN, TiSiN, TaAlN, or TaSiN.

メモリ部とロジック部からなる基板上に記憶素子を形成する方法において、
基板上に絶縁膜を形成する工程と、
前記絶縁膜にビアホールを形成する工程と、
前記ビアホール内に金属を埋め込みビアプラグを形成する工程と、
前記メモリ部の前記ビアプラグをエッチングしてリセスを形成する工程と、
前記リセス内の底面及び側壁に抵抗加熱素子を形成する工程と、
前記抵抗加熱素子上に記憶素子を形成する工程と、
前記記憶素子上に配線を形成する工程とを有することを特徴とする半導体記憶装置の製造方法。In a method of forming a memory element on a substrate composed of a memory part and a logic part,
Forming an insulating film on the substrate;
Forming a via hole in the insulating film;
Filling a metal in the via hole to form a via plug;
Etching the via plug of the memory unit to form a recess;
Forming a resistance heating element on the bottom and side walls in the recess;
Forming a memory element on the resistance heating element;
Forming a wiring on the memory element. A method for manufacturing a semiconductor memory device.

前記記憶素子は、相変化材料からなることを特徴とする請求項５記載の半導体記憶装置の製造方法。6. The method of manufacturing a semiconductor memory device according to claim 5, wherein the memory element is made of a phase change material.

前記抵抗加熱素子は、ＴｉＡｌＮ、ＴｉＳｉＮ、ＴａＡｌＮまたはＴａＳｉＮであることを特徴とする請求項５記載の半導体装置の製造方法。6. The method of manufacturing a semiconductor device according to claim 5, wherein the resistance heating element is TiAlN, TiSiN, TaAlN, or TaSiN.