【０００１】
【発明の属する技術分野】
本発明は半導体装置に係り、特に耐熱温度の低い樹脂基板又は、導電性のフレキシブル基板に半導体を形成する半導体装置に関する。
【０００２】
【従来の技術】
薄膜トランジスタ（以下、ＴＦＴと記す）は液晶表示素子やＥＬ表示素子、またはエリアセンサーなどに用いられ、液晶表示素子について言えば、各画素において液晶に印加する電位を制御する素子として用いられる。
【０００３】
各画素に設けたＴＦＴに用いられる半導体膜には非晶質のシリコン薄膜（ａ−Ｓｉ：Ｈ薄膜）や多結晶のシリコン薄膜（ｐｏｌｙ−Ｓｉ薄膜）がある。
【０００４】
このうち、ｐｏｌｙ−Ｓｉ薄膜を用いたＴＦＴは基板上に形成したａ−Ｓｉ薄膜をエキシマレーザーによりアニールして用いられることが多い。
【０００５】
このエキシマレーザーによるアニールではａ−Ｓｉ薄膜を一旦溶融させるため瞬間的ではあるが、ａ−Ｓｉ薄膜を１４００℃にも加熱しなければならない。
【０００６】
この熱が基板に影響を与えないように断熱層としてＳｉＯ２を０．１〜５．０μｍ設ける提案が特許文献１に開示されている。
【０００７】
【特許文献１】
特表２００１−５０８９３７号
【０００８】
【発明が解決しようとする課題】
しかしながら、特許文献１のように基板上に別種の材料を形成すると、工程数が増えその分余計なコストが掛かってしまう。
【０００９】
また、熱遮断層の引っ張り又は圧縮応力のため基板に反りが発生し、マスクアライメントが難しくなる等の製造時の問題となる。
【００１０】
【課題を解決するための手段】
本発明の半導体装置は、フレキシブル基板上に半導体を形成してなる半導体装置において、前記フレキシブル基板上にアモルファスシリコンを配置し、その上にポリシリコンを配置したことを特徴とする。
【００１１】
本発明は、フレキシブル基板の上に半導体層のプリカーサーとなるアモルファスシリコン（ａ−Ｓｉ）を厚くつけることにより断熱絶縁層として機能させたものである。
【００１２】
又、膜の引っ張り応力、又は圧縮応力による基板の反りを防止するために、ａ−Ｓｉ層を基板の両面に設けたものである。
【００１３】
【発明の実施の形態】
以下、本発明の実施形態について説明するが、本発明はこれらの実施形態に限定されるものではない。
【００１４】
（実施形態１）
本発明の第１の実施形態について、図１を用いて説明する。図１は、本発明の第１の実施形態となるＴＦＴの構造を説明するための縦断面図である。
【００１５】
図１において、１は厚さが１ｍｍで、材質がポリイミド（ＰＩ）のフレキシブル基板、２は断熱絶縁層（材質：ａ−Ｓｉ）、３はレーザーアニールにより多結晶化したＳｉであり、４及び４′はレーザードーピングによりｎ型不純物をドーピングしたｎ＋層である。また、５はゲート絶縁層、５′，５″はゲート絶縁層５と同時に形成した絶縁層、６はゲート電極、７は画素電極、８，８′，８″は層間絶縁層である。１０はソース電極、１１はドレイン電極であり、コンタクトホール９，９′によりｎ＋層４，４′と接触している。これらを絶縁保護層１２で覆っている。
【００１６】
このＴＦＴを作る工程を図２〜図４によって順を追って説明する。
【００１７】
先ず、図２（ａ）に示されるように、その後の製造工程で掛かる温度より高い温度でアニールされたＰＩ基板１（宇部興産株式会社製ユーピレックス）上にマグネトロンスパッタ法を用いて、断熱絶縁層２及び半導体層３となるＳｉを１μｍの厚さに形成した。この時の成膜条件は、ターゲットにリンドープＳｉ単結晶を用い、Ａｒ流量を１００ｓｃｃｍ、スパッタ室の圧力を０．２Ｐａ、ＤＣパワー密度を６Ｗ／ｃｍ２、基板温度を１００℃とした。
【００１８】
ここで、形成されたＳｉ層に波長３０８ｎｍのＸｅＣｌエキシマレーザー１５を照射し多結晶Ｓｉ （ｐ−Ｓｉ）３を形成した。ここで用いたＸｅＣｌレーザーはａ−Ｓｉ層の表面から極僅かしか進入しないためｐ−Ｓｉになるのは表面層のみである。ポリ化されるのは表面からおよそ５０ｎｍ程度である。このときのレーザーアニールの条件は３５０ｍＪ／ｃｍ２、２００Ｈｚで行った。ＸｅＣｌレーザーの他にＸｅＦ、ＫｒＦ、ＡｒＦ、Ｆ２、ＹＡＧの第２、３、４高調波等を用いることができる。
【００１９】
その後、半導体層３の上に既知の方法によりフォトレジストの所望の形状のパターンを形成した（不図示）。そのフォトレジストパターンをマスクとしてＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）によりエッチングを行い、図２（ｂ）に示すように、フォトレジスト以外の部分のポリＳｉを完全に除去した。この時のエッチングの条件はエッチングガスとしてＣＦ４、Ｏ２、エッチング圧力３Ｐａの条件で行った。
【００２０】
その上に、図２（ｃ）に示すように、ゲート絶縁膜５となる窒化シリコンをマグネトロンスパッタ法にて２００ｎｍの膜厚に形成した。この時の成膜条件は、ターゲットにＳｉ３Ｎ４を用い、Ａｒ流量を８０ｓｃｃｍ、Ｎ２流量を３０ｓｃｃｍ、Ｈ２流量を２０ｓｃｃｍ、スパッタ室の圧力を０．２５Ｐａ、ＲＦパワー密度を３Ｗ／ｃｍ２、基板温度を１００℃とした。
【００２１】
その上に、ゲート電極６及び画素電極７となるＡｌＣｕをマグネトロンスパッタ法にて膜厚が７００ｎｍとなるように形成した。この時の成膜条件は、ターゲットに２ｗｔ％のＣｕを含有したＡｌを用い、Ａｒ流量を５０ｓｃｃｍ、スパッタ室の圧力を０．１Ｐａ、ＤＣパワー密度を７Ｗ／ｃｍ２、基板温度を１００℃とした。
【００２２】
その上に既知の方法にてフォトレジストを塗布した後に所定の形状にパターニングし、フォトレジストパターン１３、１３′を形成した。
【００２３】
次に、図２（ｄ）に示すように、フォトレジスト１３、１３′をマスクとしてＲＩＥ法によりゲート電極６及び画素電極７を形成した。この時、ＡｌＣｕ層のＲＩＥにおいては、エッチングガスとしてＣｌ２、ＢＣｌ３、エッチング圧力３Ｐａの条件で行った。
【００２４】
次に、図３（ａ）に示すように、既知の方法にてフォトレジスト１４を塗布した後に所定の形状にパターニング、ＲＩＥ法により窒化シリコン層をエッチングしゲート絶縁層５を形成した。このときの窒化シリコンのＲＩＥにおいては、エッチングガスとしてＳＦ６、Ｏ２、エッチング圧力３Ｐａの条件で行った。
【００２５】
また、フォトレジスト１３及びゲート電極６をマスクとしてエキシマレーザー１６を半導体層３に照射しドーピングを行いｎ＋層４、４′を形成した。この時の条件はＨｅにＰＨ３を０．５％混合した雰囲気中で波長１９３ｎｍのＡｒＦエキシマレーザーを、先ず、フルエンス（１発のパルスエネルギーを照射面積で割ったもの）１００ｍＪ／ｃｍ２で１０パルス照射し、次に、フルエンスを２８０ｍＪ／ｃｍ２に変更し１０パルス照射した。
【００２６】
そして、図３（ｂ）に示すように、フォトレジスト１３，１３′、１４，１４′を取り除いた後、層間絶縁層８として窒化シリコン層をゲート絶縁膜５と同様の条件で６００ｎｍの厚さに形成した。
【００２７】
次に、図３（ｃ）に示すように、既知の方法にてフォトレジストを塗布した後に所定の形状にパターニングし、ＲＩＥ法により層間絶縁層８をパターニングすると共にコンタクトホール９、９′を形成した。ガス種としてはＳＦ６とＯ２の混合ガスを用い、圧力３Ｐａ、ＲＦパワー１．５ｋＷでレジスト後退法により、コンタクトホール９，９′をテーパー角５０°で形成した（図３（ｃ）では簡略化のためにテーパーが描かれていない。）。
【００２８】
図４（ａ）に示すように、その上に電極となるＡｌＣｕ膜をマグネトロンスパッタ法により前述のゲート電極６と同様の成膜条件で膜厚が７００ｎｍとなるように形成した。その後、既知の方法で所望の形状にパターニングし、ソース電極１０とドレイン電極１１を形成した。
【００２９】
更に、図４（ｂ）に示すように、この上に絶縁保護層１２として窒化シリコンを先ほどの層間絶縁膜８の成膜時と同様の条件で、マグネトロンスパッタ法にて５００ｎｍの厚さに形成した。
【００３０】
このように、熱伝導率の低いａ−Ｓｉを厚く成膜することにより、断熱層として機能させることが出来る。この方法で作製したＴＦＴはＯＮ／ＯＦＦ比＝１×１０５、Ｖｔｈ＝１．２Ｖ、μ＝１００ｃｍ２／Ｖ・ｓｅｃという良好な性能であった。
【００３１】
更に、この基板を用いて液晶表示装置を作製したところ、良好な表示装置を作ることが出来た。その時の回路構成を図５に示す。図５において、１０２はゲート電極、１０２Ｂは走査ライン、１０７はソース電極、１０７Ｂはデータライン、１０８はドレイン電極、１１０は画素電極を示す。
【００３２】
又、本実施形態では断熱絶縁層として光が透過しないａ−Ｓｉを用いているため、反射式の表示素子として構成した。そのため、画素電極としてゲート電極と同じ材質を用いた。このため一般に用いられるＩＴＯを使用した場合より工程削減になり、より安価に製造可能となる。
【００３３】
（実施形態２）
本発明の第２の実施形態について、図６により説明する。図６は、本発明の実施形態２となるＴＦＴの構造を説明するための縦断面図である。尚、図中の番号は図１と同じ目的の膜は同じ番号を付してある。
【００３４】
まず、その後の加工で掛かる温度より高い温度でアニールされた材質がＰＥＴ（ポリエチレンテレフタレート）で、厚さが０．７ｍｍの基板１（東レ製ルミラー）を両面が露出するように基板の縁のみを固定するホルダーに支持し、マグネトロンスパッタ法を用いて、両面にＳｉ層を膜厚が１．５μｍとなるように形成した。この時の成膜条件は、実施形態１と同様である。
【００３５】
以下、実施形態１と同様にしてＴＦＴを作製し、ＯＮ／ＯＦＦ比＝１×１０５、Ｖｔｈ＝１．２Ｖ、μ＝１００ｃｍ２／Ｖ・ｓｅｃという良好な性能を得た。
【００３６】
このように、熱伝導率の低いａ−Ｓｉ層を断熱絶縁層に用いると、成膜工程が短縮できＴＦＴ基板を安価に製作することが可能となる。
【００３７】
更に、この基板を用いて有機ＥＬ表示装置を作製した所、良好な表示装置を作ることが出来た。その時の回路構成を図７に示す。図７において、５０１はＸ方向信号線、５０２はＹ方向信号線、５０３は電源線、５０４はスイッチ用薄膜トランジスター、５０５は電流制御用薄膜トランジスター、５０６は有機ＥＬ素子、 ５０７はコンデンサーを示す。
【００３８】
また、第２の実施形態では基板の反対面にもａ−Ｓｉ層を形成したため、ａ−Ｓｉ層の膜厚を厚くしても基板に反りが少なく、製作時の扱いが容易なだけでなく、表示装置とした時に品質の良いデバイスとなった。
【００３９】
（実施形態３）
本発明の第３の実施形態について、図８により説明する。図６は、本発明の実施形態３となるＴＦＴの構造を説明するための縦断面図である。尚、図中の番号は図１と同じ目的の膜は同じ番号を付してある。
【００４０】
まず、その後の加工で掛かる温度より高い温度でアニールされた、厚さが０．１ｍｍのＳＵＳ４３０（ＪＩＳ規格）基板１にマグネトロンスパッタ法を用いて、Ｓｉ層を膜厚が０．５μｍとなるように形成した。この時の成膜条件は実施形態１と同様である。
【００４１】
以下、実施形態１と同様にしてＴＦＴを作製し、実施形態３においても実施形態１及び２と同様に性能の良いＴＦＴを作ることが出来た。ａ−Ｓｉの断熱絶縁層を設けると、導電性の金属基板にも工程を増やすことなく安価にＴＦＴを形成することが出来る。
【００４２】
さらに、この基板を用いて液晶表示装置を作製したところ、良好な表示装置を作ることが出来た。その時の回路構成は図５と同様である。
【００４３】
又、実施形態１及び２で用いたプラスチック基板はＰＩとＰＥＴで有るが、本発明はこれに限ることなく、ＰＥＳ（ポリエーテルサルホン）、ＰＡ（ポリアミド）、等の基板にも適応可能である。
【００４４】
又、実施形態３で用いた金属基板はＳＵＳ４３０であるが、ＳＵＳ３０４等の他の金属基板にも適応可能である。
【００４５】
以上本発明の実施形態について説明したが、本発明の好適な実施の態様は以下に説明する態様である。
【００４６】
（実施態様１） フレキシブル基板上に半導体を形成してなる半導体装置において、前記フレキシブル基板上にアモルファスシリコンを配置し、その上にポリシリコンを配置したことを特徴とする半導体装置。
【００４７】
（実施態様２） フレキシブル基板上に半導体を形成してなる半導体装置において、前記フレキシブル基板の両面にアモルファスシリコンを配置し、その基板の片面上にポリシリコンを配置したことを特徴とする半導体装置。
【００４８】
（実施態様３） 前記フレキシブル基板は、金属基板又は樹脂基板である実施態様１又は２に記載の半導体装置。
【００４９】
（実施態様４） 前記ポリシリコンは島状をなしている実施態様１から３のいずれかに記載の半導体装置。
【００５０】
（実施態様５） フレキシブル基板上にアモルファスシリコンを形成し、その表面をレーザーアニールによりポリシリコン化することを特徴とする半導体装置の製造方法。
【００５１】
（実施態様６） フレキシブル基板の両面にアモルファスシリコンを形成し、その基板の片面の表面をレーザーアニールによりポリシリコン化することを特徴とする半導体装置の製造方法。
【００５２】
（実施態様７） ポリシリコン化された層をエッチングして島状のポリシリコンを形成する実施態様５又は６に記載の半導体装置の製造方法。
【００５３】
【発明の効果】
以上説明したように、本発明によれば、耐熱温度の低い樹脂基板等のフレキシブル基板に対しても、良好な性能のＴＦＴ等を安価に作成することが可能である。さらに、導電性のフレキシブル基板に対しても製造工程を増やすことなく良好な性能のＴＦＴ等を形成することが可能である。
【００５４】
又、ａ−Ｓｉ層を基板の両面に形成したものは、製造工程中に反りが出にくいだけでなく、表示装置とした場合に表示装置の外側の保護膜となる効果がある。
【図面の簡単な説明】
【図１】本発明の実施形態１に係るＴＦＴ基板の構造を示す模式図である。
【図２】本発明の実施形態１に係るＴＦＴ基板の作製方法を示す模式図である。
【図３】本発明の実施形態１に係るＴＦＴ基板の作製方法を示す模式図である。
【図４】本発明の実施形態１に係るＴＦＴ基板の作製方法を示す模式図である。
【図５】本発明の実施形態１に係る液晶表示装置の説明図である。
【図６】本発明の実施形態２に係るＴＦＴ基板の構造を示す模式図である。
【図７】本発明の実施形態２に係る有機ＥＬ表示装置の説明図である。
【図８】本発明の実施形態３に係るＴＦＴ基板の構造を示す模式図である。
【符号の説明】
１ フレキシブル基板
２ 断熱絶縁層
３ 半導体層
４、４′ ｎ＋層
５ ゲート絶縁層
５′、５″ 絶縁層
６ ゲート電極
７ 画素電極
８、８′、８″ 層間絶縁層
９、９′ コンタクトホール
１０ ソース電極
１１ ドレイン電極
１２ 絶縁保護層
１３、１３′ フォトレジスト
１４、１４′ フォトレジスト
１５、１６ エキシマレーザー
１０２ ゲート電極
１０２Ｂ 走査ライン
１０７ ソース電極
１０７Ｂ データライン
１０８ ドレイン電極
１１０ 画素電極
５０１ Ｘ方向信号線
５０２ Ｙ方向信号線
５０３ 電源線
５０４ スイッチ用薄膜トランジスター
５０５ 電流制御用薄膜トランジスター
５０６ 有機ＥＬ素子
５０７ コンデンサー[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor device, and more particularly to a semiconductor device in which a semiconductor is formed on a resin substrate having a low heat resistance temperature or a conductive flexible substrate.
[0002]
[Prior art]
A thin film transistor (hereinafter, referred to as a TFT) is used for a liquid crystal display element, an EL display element, an area sensor, or the like. For a liquid crystal display element, it is used as an element for controlling a potential applied to liquid crystal in each pixel.
[0003]
A semiconductor film used for a TFT provided in each pixel includes an amorphous silicon thin film (a-Si: H thin film) and a polycrystalline silicon thin film (poly-Si thin film).
[0004]
Among them, a TFT using a poly-Si thin film is often used by annealing an a-Si thin film formed on a substrate with an excimer laser.
[0005]
In the annealing by the excimer laser, the a-Si thin film must be heated to 1400 ° C. although momentarily because the a-Si thin film is once melted.
[0006]
Patent Document 1 discloses a proposal in which SiO2 is provided in a thickness of 0.1 to 5.0 μm as a heat insulating layer so that the heat does not affect the substrate.
[0007]
[Patent Document 1]
JP 2001-508937 A
[Problems to be solved by the invention]
However, when a different kind of material is formed on a substrate as inPatent Document 1, the number of steps increases and extra cost is required.
[0009]
In addition, the substrate may be warped due to the tensile or compressive stress of the heat-blocking layer, which may cause problems in manufacturing such that mask alignment becomes difficult.
[0010]
[Means for Solving the Problems]
A semiconductor device according to the present invention is characterized in that in a semiconductor device formed by forming a semiconductor on a flexible substrate, amorphous silicon is disposed on the flexible substrate, and polysilicon is disposed thereon.
[0011]
In the present invention, amorphous silicon (a-Si) serving as a precursor of a semiconductor layer is thickly provided on a flexible substrate to function as a heat insulating layer.
[0012]
Further, in order to prevent the substrate from warping due to the tensile stress or the compressive stress of the film, an a-Si layer is provided on both surfaces of the substrate.
[0013]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described, but the present invention is not limited to these embodiments.
[0014]
(Embodiment 1)
A first embodiment of the present invention will be described with reference to FIG. FIG. 1 is a longitudinal sectional view for explaining the structure of the TFT according to the first embodiment of the present invention.
[0015]
In FIG. 1, 1 is a flexible substrate made of polyimide (PI) having a thickness of 1 mm and made of polyimide (PI), 2 is a heat insulating layer (material: a-Si), 3 is polycrystallized Si by laser annealing, and 4 and Reference numeral 4 'denotes an n+ layer doped with an n-type impurity by laser doping. 5 is a gate insulating layer, 5 'and 5 "are insulating layers formed simultaneously with thegate insulating layer 5, 6 is a gate electrode, 7 is a pixel electrode, and 8, 8' and 8" are interlayer insulating layers.Reference numeral 10 denotes a source electrode, and 11 denotes a drain electrode, which are in contact with the n+ layers 4 and 4 ′ bycontact holes 9 and 9 ′. These are covered with an insulatingprotective layer 12.
[0016]
The steps of fabricating the TFT will be described step by step with reference to FIGS.
[0017]
First, as shown in FIG. 2A, a heat insulating insulating layer is formed on a PI substrate 1 (UPILEX manufactured by Ube Industries, Ltd.) annealed at a temperature higher than that required in a subsequent manufacturing process by using a magnetron sputtering method. 2 and Si to be thesemiconductor layer 3 were formed to a thickness of 1 μm. The film formation conditions at this time were as follows: a phosphorus-doped Si single crystal was used as a target, the Ar flow rate was 100 sccm, the pressure in the sputtering chamber was 0.2 Pa, the DC power density was 6 W / cm2 , and the substrate temperature was 100 ° C.
[0018]
Here, the formed Si layer was irradiated with a XeCl excimer laser 15 having a wavelength of 308 nm to form polycrystalline Si (p-Si) 3. The XeCl laser used here penetrates very little from the surface of the a-Si layer, so that only the surface layer becomes p-Si. It is about 50 nm from the surface to be polished. The laser annealing conditions at this time were 350 mJ / cm2 and 200 Hz. In addition to the XeCl laser, second, third, and fourth harmonics of XeF, KrF, ArF, F2, and YAG can be used.
[0019]
Thereafter, a pattern of a desired shape of a photoresist was formed on thesemiconductor layer 3 by a known method (not shown). Using the photoresist pattern as a mask, etching was performed by RIE (Reactive Ion Etching), and as shown in FIG. 2B, the poly-Si other than the photoresist was completely removed. The etching conditions at this time were CF4 , O2 as an etching gas, and an etching pressure of 3 Pa.
[0020]
On top of that, as shown in FIG. 2C, silicon nitride to be thegate insulating film 5 was formed to a thickness of 200 nm by magnetron sputtering. The film formation conditions at this time were as follows: Si3 N4 was used as a target, the Ar flow rate was 80 sccm, the N2 flow rate was 30 sccm, the H2 flow rate was 20 sccm, the pressure of the sputtering chamber was 0.25 Pa, and the RF power density was 3 W / cm.2. The substrate temperature was 100 ° C.
[0021]
On this, AlCu to be thegate electrode 6 and thepixel electrode 7 was formed to have a thickness of 700 nm by magnetron sputtering. The film formation conditions at this time were as follows: Al containing 2 wt% of Cu was used as the target, the Ar flow rate was 50 sccm, the pressure in the sputtering chamber was 0.1 Pa, the DC power density was 7 W / cm2 , and the substrate temperature was 100 ° C. did.
[0022]
A photoresist was applied thereon by a known method and then patterned into a predetermined shape to formphotoresist patterns 13 and 13 '.
[0023]
Next, as shown in FIG. 2D, agate electrode 6 and apixel electrode 7 were formed by RIE using thephotoresists 13 and 13 'as a mask. At this time, RIE of the AlCu layer was performed under the conditions of Cl2 , BCl3 as an etching gas, and an etching pressure of 3 Pa.
[0024]
Next, as shown in FIG. 3A, aphotoresist 14 was applied by a known method, then patterned into a predetermined shape, and the silicon nitride layer was etched by RIE to form agate insulating layer 5. At this time, the RIE of the silicon nitride was performed under the conditions of SF6 , O2 as an etching gas and an etching pressure of 3 Pa.
[0025]
Thesemiconductor layer 3 was irradiated with anexcimer laser 16 using thephotoresist 13 and thegate electrode 6 as a mask to perform doping, thereby forming n+ layers 4 and 4 ′. An ArF excimer laser with a wavelength 193nm conditions at this time in He in an atmosphere of a mixture of PH3 0.5%, first, the fluence (1 shot of what the pulse energy divided by the irradiation area) in 100 mJ /cm2 10 Pulse irradiation was performed, and then fluence was changed to 280 mJ / cm2 and 10 pulse irradiation was performed.
[0026]
Then, as shown in FIG. 3B, after removing thephotoresists 13, 13 ', 14, 14', a silicon nitride layer is formed as aninterlayer insulating layer 8 under the same conditions as thegate insulating film 5 to a thickness of 600 nm. Formed.
[0027]
Next, as shown in FIG. 3C, a photoresist is applied by a known method and then patterned into a predetermined shape, and the interlayer insulatinglayer 8 is patterned by RIE andcontact holes 9 and 9 'are formed. did. As a gas type, a mixed gas of SF6 and O2 was used, andcontact holes 9, 9 ′ were formed at a taper angle of 50 ° by a resist receding method at a pressure of 3 Pa and an RF power of 1.5 kW (FIG. 3C). The taper is not drawn for simplicity.)
[0028]
As shown in FIG. 4A, an AlCu film serving as an electrode was formed thereon by magnetron sputtering under the same film forming conditions as thegate electrode 6 described above so as to have a thickness of 700 nm. Then, thesource electrode 10 and thedrain electrode 11 were formed by patterning into a desired shape by a known method.
[0029]
Further, as shown in FIG. 4B, silicon nitride is formed thereon as a protective insulatinglayer 12 under the same conditions as when theinterlayer insulating film 8 was formed by a magnetron sputtering method to a thickness of 500 nm. did.
[0030]
In this manner, by forming a-Si having a low thermal conductivity to a large thickness, it can function as a heat insulating layer. The TFT manufactured by this method had good performances such as ON / OFF ratio = 1 × 105 , Vth = 1.2 V, and μ = 100 cm2 / V · sec.
[0031]
Further, when a liquid crystal display device was manufactured using this substrate, a favorable display device could be manufactured. FIG. 5 shows the circuit configuration at that time. 5,reference numeral 102 denotes a gate electrode, 102B denotes a scanning line, 107 denotes a source electrode, 107B denotes a data line, 108 denotes a drain electrode, and 110 denotes a pixel electrode.
[0032]
Further, in this embodiment, since a-Si, which does not transmit light, is used as the heat insulating layer, it is configured as a reflective display element. Therefore, the same material as the gate electrode was used as the pixel electrode. For this reason, the number of steps is reduced as compared with the case where commonly used ITO is used, and it is possible to manufacture at lower cost.
[0033]
(Embodiment 2)
A second embodiment of the present invention will be described with reference to FIG. FIG. 6 is a longitudinal sectional view for explaining the structure of the TFT according to the second embodiment of the present invention. It should be noted that the reference numerals in the figure are the same as those in FIG. 1 for the same purpose.
[0034]
First, the material annealed at a temperature higher than the temperature required for the subsequent processing is PET (polyethylene terephthalate), and only the edge of thesubstrate 1 is exposed so that both sides of the substrate 1 (Lumirror manufactured by Toray) having a thickness of 0.7 mm are exposed. It was supported by a holder to be fixed, and a Si layer was formed on both surfaces so as to have a thickness of 1.5 μm by magnetron sputtering. The film forming conditions at this time are the same as in the first embodiment.
[0035]
Hereinafter, a TFT was manufactured in the same manner as inEmbodiment 1, and favorable performances of ON / OFF ratio = 1 × 105 , Vth = 1.2 V, and μ = 100 cm2 / V · sec were obtained.
[0036]
As described above, when the a-Si layer having low thermal conductivity is used for the heat insulating layer, the film forming process can be shortened, and the TFT substrate can be manufactured at low cost.
[0037]
Furthermore, when an organic EL display device was manufactured using this substrate, a favorable display device could be manufactured. FIG. 7 shows a circuit configuration at that time. 7,reference numeral 501 denotes an X direction signal line, 502 denotes a Y direction signal line, 503 denotes a power supply line, 504 denotes a switching thin film transistor, 505 denotes a current control thin film transistor, 505 denotes an organic EL element, and 507 denotes a capacitor.
[0038]
Further, in the second embodiment, since the a-Si layer is also formed on the opposite surface of the substrate, even if the thickness of the a-Si layer is increased, the substrate is less warped, and not only is it easy to handle during manufacture, but also As a result, a high quality display device was obtained.
[0039]
(Embodiment 3)
A third embodiment of the present invention will be described with reference to FIG. FIG. 6 is a longitudinal sectional view for explaining the structure of the TFT according to the third embodiment of the present invention. It should be noted that the reference numerals in the figure are the same as those in FIG. 1 for the same purpose.
[0040]
First, a SUS430 (JIS standard)substrate 1 having a thickness of 0.1 mm, which has been annealed at a temperature higher than a temperature required for the subsequent processing, is subjected to magnetron sputtering to form a Si layer having a thickness of 0.5 μm. Formed. The film forming conditions at this time are the same as in the first embodiment.
[0041]
Hereinafter, a TFT was manufactured in the same manner as in the first embodiment. In the third embodiment, a TFT having good performance was manufactured similarly to the first and second embodiments. By providing the heat insulating layer of a-Si, a TFT can be formed on a conductive metal substrate at low cost without increasing the number of steps.
[0042]
Furthermore, when a liquid crystal display device was manufactured using this substrate, a favorable display device could be manufactured. The circuit configuration at that time is the same as in FIG.
[0043]
The plastic substrates used inEmbodiments 1 and 2 are PI and PET, but the present invention is not limited to this, and can be applied to substrates such as PES (polyether sulfone) and PA (polyamide). is there.
[0044]
Although the metal substrate used in the third embodiment is SUS430, it can be applied to other metal substrates such as SUS304.
[0045]
The embodiments of the present invention have been described above, but the preferred embodiments of the present invention are the following.
[0046]
(Embodiment 1) A semiconductor device comprising a semiconductor formed on a flexible substrate, wherein amorphous silicon is disposed on the flexible substrate, and polysilicon is disposed thereon.
[0047]
(Embodiment 2) A semiconductor device in which a semiconductor is formed on a flexible substrate, wherein amorphous silicon is disposed on both surfaces of the flexible substrate, and polysilicon is disposed on one surface of the substrate.
[0048]
(Embodiment 3) The semiconductor device according toembodiment 1 or 2, wherein the flexible substrate is a metal substrate or a resin substrate.
[0049]
(Embodiment 4) The semiconductor device according to any one ofEmbodiments 1 to 3, wherein the polysilicon has an island shape.
[0050]
(Embodiment 5) A method for manufacturing a semiconductor device, comprising forming amorphous silicon on a flexible substrate and converting the surface thereof into polysilicon by laser annealing.
[0051]
(Embodiment 6) A method of manufacturing a semiconductor device, comprising forming amorphous silicon on both surfaces of a flexible substrate and converting the surface of one surface of the substrate to polysilicon by laser annealing.
[0052]
(Embodiment 7) The method of manufacturing a semiconductor device according toEmbodiment 5 or 6, wherein an island-like polysilicon is formed by etching a polysilicon layer.
[0053]
【The invention's effect】
As described above, according to the present invention, a TFT or the like having good performance can be produced at a low cost even on a flexible substrate such as a resin substrate having a low heat resistance temperature. Further, a TFT or the like having good performance can be formed on a conductive flexible substrate without increasing the number of manufacturing steps.
[0054]
Further, the a-Si layer formed on both surfaces of the substrate is effective not only in preventing warpage during the manufacturing process but also as a protective film outside the display device when the display device is used.
[Brief description of the drawings]
FIG. 1 is a schematic diagram illustrating a structure of a TFT substrate according to a first embodiment of the present invention.
FIG. 2 is a schematic view illustrating a method for manufacturing a TFT substrate according toEmbodiment 1 of the present invention.
FIG. 3 is a schematic view illustrating a method for manufacturing a TFT substrate according toEmbodiment 1 of the present invention.
FIG. 4 is a schematic view illustrating a method for manufacturing a TFT substrate according toEmbodiment 1 of the present invention.
FIG. 5 is an explanatory diagram of the liquid crystal display device according to the first embodiment of the present invention.
FIG. 6 is a schematic diagram illustrating a structure of a TFT substrate according to a second embodiment of the present invention.
FIG. 7 is an explanatory diagram of an organic EL display device according to a second embodiment of the present invention.
FIG. 8 is a schematic diagram illustrating a structure of a TFT substrate according to a third embodiment of the present invention.
[Explanation of symbols]
DESCRIPTION OFSYMBOLS 1Flexible board 2 Heatinsulation insulating layer 3Semiconductor layer 4, 4'n+ layer 5Gate insulating layer 5 ', 5 "Insulatinglayer 6Gate electrode 7Pixel electrode 8, 8', 8"Interlayer insulating layer 9, 9 'Contact hole DESCRIPTION OFSYMBOLS 10Source electrode 11Drain electrode 12 Insulatingprotective layer 13, 13 'Photoresist 14, 14'Photoresist 15, 16Excimer laser 102Gate electrode102B Scan line 107Source electrode107B Data line 108Drain electrode 110 Pixel electrode 501 X direction signal line 502 Ydirection signal line 503Power supply line 504 Switchthin film transistor 505 Current controlthin film transistor 506Organic EL element 507 Capacitor
