JP2004281863A - Nitride semiconductor device and method of manufacturing the same - Google Patents

Abstract

Translated fromJapanese

【課題】対向電極構造を有する窒化物半導体素子及びその製造方法を提供すること。
【解決手段】窒化物半導体からなる積層体の一方の主面にｐ電極を形成する一方、他方の主面にｎ電極を形成し、両電極を対向配置してなる窒化物半導体素子である。他方の主面がｎ型窒化物半導体層の（０００−１）面であり、ｎ電極が、その（０００−１）面に接しｎ型不純物を含む合金層を有している。
【選択図】 図１An object of the present invention is to provide a nitride semiconductor device having a counter electrode structure and a method for manufacturing the same.
A nitride semiconductor device is provided in which a p-electrode is formed on one main surface of a stacked body made of a nitride semiconductor, while an n-electrode is formed on the other main surface, and both electrodes are opposed to each other. The other main surface is the (000-1) plane of the n-type nitride semiconductor layer, and the n-electrode has an alloy layer in contact with the (000-1) plane and containing an n-type impurity.
[Selection diagram] Fig. 1

Description

Translated fromJapanese

【０００１】
【発明の属する技術分野】
本発明は、発光ダイオード素子（ＬＥＤ）、レーザダイオード素子（ＬＤ）等の発光素子、太陽電池、光センサ等の受光素子、あるいはトランジスタ、パワーデバイス等の電子デバイスに用いられる窒化物半導体（Ｉｎ_ｘＡｌ_ｙＧａ_{１−ｘ−ｙ}Ｎ、０≦ｘ、０≦ｙ、ｘ＋ｙ≦１）を用いた窒化物半導体素子及びその製造方法に関する。
【０００２】
【従来の技術】
サファイアは、そのエピタキシャル成長工程の高温アンモニア雰囲気中における安定性の為、高効率の窒化物半導体の発光素子を成長させる為の基板として望ましいものであることは実証されている。具体的にはサファイア基板上に成長させた窒化物半導体素子は高輝度青色ＬＥＤ、純緑色ＬＥＤやＬＤ（レーザーダイオード）に利用されており、その用途はフルカラーディスプレイや信号表示機、イメージスキャナー、光ディスク用光源等大容量の情報を記憶するＤＶＤ等のメディアや通信用の光源、又は印刷機器等である。さらに電界効果トランジスタ（ＦＥＴ）のような電子デバイスへの応用も期待されている。
【０００３】
窒化物半導体は有望な半導体材料でありながら、バルク単結晶の製造が難しい。したがって、現状ではサファイア、ＳｉＣ等の異種基板の上に有機金属気相成長法（ＭＯＣＶＤ）を利用してＧａＮを成長させるヘテロエピタキシ技術が汎用されている。特にサファイア基板を用いる場合はサファイア基板上に６００℃程度の低温でＡｌＧａＮを緩衝層として形成後、その上に窒化物半導体層を成長させる方法が使用されている。これにより、窒化物半導体層の結晶性向上が実現された。
【０００４】
しかしながら、サファイアは熱伝導率が悪い絶縁体であり、これにより素子は限定された構造となってしまう。例えば、ＧａＡｓやＧａＰのような導電体基板であれば、電極を半導体装置の上面に１つ、また底面にはもう１つの電極を設けることができるが、サファイア上に成長させた発光素子は上面（同一面）に２つの電極を設けることになる。そのため、サファイア等の絶縁体基板を用いると、導電体基板に比べて同一基板面積における有効発光面積を狭めてしまう。さらに、絶縁体基板を用いた場合、同一φのウェハーから取れる素子（チップ）数が少ないことになる。
【０００５】
また、サファイア等の絶縁体基板を用いた窒化物半導体素子はフェイスアップ型やフェイスダウン型があるが、これらは同一面に両電極を有するため、電流密度が局部的に高くなり素子（チップ）が発熱する。また、電極に対するワイヤーボンディング工程においてｐｎ両電極にそれぞれワイヤーが必要なためチップサイズが大きくなりチップの収率が落ちる。更にサファイアは硬度が高く、六方晶の結晶構造である。そのため、サファイアを成長基板として使われた場合はサファイア基板をスクライブによりチップ分離する必要があり、他の基板に比べて製造工程を増加しなければならない。
【０００６】
これに対し、ｐ電極とｎ電極とを対向配置した構造を有する素子が提案されている。例えば、特許文献２には、ｎ型のＧａＮ基板裏面には、Ｔｉ／Ａｌからなるｎ電極を形成させ、ｐ型のＧａＮからなるｐ型コンタクト層表面には、Ｎｉ／Ａｕからなるｐ電極を形成させる窒化物半導体素子が記載されている。また、特許文献３には、サファイア基板上に窒化ガリウム層を積層した窒化物半導体結晶において、サファイア基板とＧａＮバッファー層とを研削除去し、露出したｎ型ＧａＮにｎ電極を形成し、ｐ型電極、ｎ型電極を対向した両端面に形成する半導体発光デバイスチップが記載されている。ｐ電極とｎ電極とを対向配置することにより、電流分布を均一化して素子の発熱を抑制できることが期待できる。
【０００７】
このｐ電極とｎ電極とを対向配置した素子のｎ電極には、Ｔｉ／Ａｌ電極を用いることが特許文献２に記載されている。このＴｉ／Ａｌ電極は、例えば、特許文献３に、ｎ型窒化ガリウム系化合物半導体層とオーミック接触が得られる電極として、チタンとアルミニウムとの合金よりなるか、またはチタンとアルミニウムとが積層された多層膜からなる電極と記載の通り、同一面にｐ電極とｎ電極が形成された素子におけるｎ電極としては代表的なものである。その他代表的なｎ電極としては、Ｗ／Ａｌ電極などがある。
【０００８】
【特許文献１】
特開平７−４５８６７号
【特許文献２】
特開２０００−３４０８９２号
【特許文献３】
特開平１１−２３８９１３号
【０００９】
【発明が解決しようとする課題】
しかしながら、ｐ電極とｎ電極とを対向配置した構造を有する素子のｎ電極に上記のＴｉ／Ａｌ電極を用いても、接触抵抗が大きく良好なオーミック特性が得られず、対向配置した構造を有する素子に期待される特性が十分得られないという問題があった。
【００１０】
そこで、本発明は上記問題を解決し、ｐ電極とｎ電極とが対向配置された構造を有し、良好なオーミック特性が得られるｎ電極を備えた窒化物半導体素子及びその製造方法を提供することを目的とした。
【００１１】
【課題を解決するための手段】
上記課題を解決するため、本発明の窒化物半導体素子は、窒化物半導体からなる積層体の一方の主面にｐ電極を形成する一方、他方の主面にｎ電極を形成し、両電極を対向配置してなる窒化物半導体素子であって、上記の他方の主面がｎ型窒化物半導体層の（０００−１）面であり、上記ｎ電極が、該（０００−１）面に接しｎ型不純物を含む合金層を有することを特徴とする。
【００１２】
本発明によれば、ｎ型不純物を含む合金層を有するｎ電極を、その合金層がｎ型窒化物半導体層の（０００−１）面に接するように形成することにより、従来のＴｉ／Ａｌ電極では困難であった、（０００−１）面と良好なオーミック接触を有するｎ電極を得ることができる。この理由については明らかではないが、以下の理由が考えられる。
ウルツ鉱型の結晶構造を持つＧａＮは、ｃ軸方向に非対称で、Ｇａ面（０００１）（以下、＋ｃ面と呼ぶ。）とＮ面（０００−１）（以下、−ｃ面と呼ぶ。）の二つの極性を有し、−ｃ面の表面にはＮ原子が配列している。従来のｎ電極、例えばＴｉ／Ａｌ電極は＋ｃ面上に形成されているのに対し、本発明のｎ電極は−ｃ面上に形成されている。合金層のｎ型不純物は、−ｃ面の露出したＮ原子のダングリングボンドと結合し安定な、例えば、ＳｉＮ等に変化する。ｎ型不純物は元々窒化物半導体の結晶格子内に取り込まれ易いものであり、結晶格子を壊さない程度に表面のＮ原子と反応することができる。これにより、ＧａＮ層表面近傍（数原子層）がＧａＮ層の層内より高キャリア濃度となり、接触抵抗が低減され、オーミック特性が向上すると考えられる。
本発明の素子は、両電極を対向配置した素子において、接触抵抗を小さくすることができるので、電極面積を小さくすることができ、これにより素子をより小型化することができる。また、接触抵抗が小さくなるので、電流分布が均一化され、素子の発熱を抑制することができ、また発光素子の場合、発光層全体に電流が流れるようになり、より均一かつ高強度に発光させることができる。また、電極が対向配置されているので、ｐ電極とｎ電極との短絡を防止できることは言うまでもない。
【００１３】
また、本発明の素子は、ｎ型窒化物半導体層に含まれるｎ型不純物に、上記合金層に含まれるｎ型不純物と同じものを用いることができる。これにより、良好なオーミック接触を得ることができる。
【００１４】
また、本発明の素子は、ｎ型不純物にＳｉ又はＧｅを用いることができる。さらに、合金層を構成する金属には、Ａｌ、Ａｇ、Ｔｉ、Ｍｏ、Ｎｂ、Ｔａ、Ｈｆ、Ｐｔ及びＷからなる群から選択された少なくとも１種の金属を用いることができる。
【００１５】
また、本発明の素子は、上記積層体が、ｐ電極に接して形成された接合層により接合された導電性基板を有する積層体を用いることができる。導電性基板を有しているので素子の放熱性を向上させることができる。
【００１６】
本発明の素子は、例えば、以下の製造方法により作製することができる。すなわち、対向する二つの主面を有する導電性基板の一方の主面上に、ｐ電極、複数の窒化物半導体層からなる積層体、そしてｎ電極が積層されてなる窒化物半導体素子の製造方法であって、対向する二つの主面を有する絶縁性成長用基板の一方の主面上に、少なくとも、ｎ型窒化物半導体層と、活性層と、ｐ型窒化物半導体層と、を成長させて接合用積層体を形成し、上記ｐ型窒化物半導体層の上に１層以上の金属層から成る第１の接合層を設ける一方、上記導電性基板の一方の主面上に１層以上の金属層から成る第２の接合層を設け、第１の接合層と第２の接合層とを対向させ、上記接合用積層体と上記導電性基板とを加熱圧接して接合し、上記接合用積層体の絶縁性成長用基板を除去して、ｎ型窒化物半導体層を露出せしめ、ｎ型不純物を含み上記露出させたｎ型窒化物半導体層に接する合金層を有するｎ電極を形成することを特徴とする。
【００１７】
また、本発明の製造方法では、第１の接合層と第２の接合層が、それぞれ第１の共晶形成層と第２の共晶形成層を有し、接合時には、第１及び第２の共晶形成層を構成する金属を互いに拡散させて共晶を形成することができる。
【００１８】
また、本発明の製造方法では、絶縁性成長用基板の一方の主面に接して、Ｇａ_ｅＡｌ_１−ｅＮ（０＜ｅ≦１）から成るバッファ層と、アンドープのＧａＮ及びｎ型不純物をドープしたＧａＮのいずれかから成る高温成長層と、を含む下地層を設けることができる。
【００１９】
また、特に３８０ｎｍ以下の紫外領域の窒化物半導体素子においては、上記成長用基板の一方の主面に接して、Ｇａ_ｅＡｌ_１−ｅＮ（０＜ｅ≦１）から成るバッファ層と、アンドープのＧａＮ及びｎ型不純物をドープしたＧａＮのいずれかから成る高温成長層と、を含む下地層を設けることができる。下地層はその上に成長させる窒化物半導体の結晶性を向上させる効果を有する。さらに、アンドープのＧａＮまたはｎ型不純物をドープしたＧａＮのいずれかから成る高温成長層は、この層を成長させることで、その上に成長させる窒化物半導体層の結晶性を大きく向上させることができる。結晶性の良い窒化物半導体素子を得るためには、成長用基板、さらにはバッファ層の上に高温でＧａＮ層を成長させることが必要となる。この層を成長させずに活性層等を成長させても結晶性が非常に悪く、窒化物半導体発光素子などにおいては、発光出力が非常に弱く、実用的でない。
【００２０】
このように、ＧａＮからなる高温成長層を設けることで、結晶性の良い窒化物半導体素子を得ることができるが、下地層としてＧａＮを含む場合、紫外領域ではＧａＮの自己吸収により、活性層からの光の一部がこのＧａＮ層で吸収されてしまい、発光出力が低下してしまう。本発明においては、導電性基板を接合した後、成長用基板と下地層のＧａＮとを除去するようにしたので、素子を構成する窒化物半導体の結晶性を良好に維持しながら、自己吸収を抑制することが可能となる。
【００２１】
また、本発明の製造方法では、絶縁性成長用基板を除去後、バッファ層及び高温成長層を除去することができる。
【００２２】
また、本発明の製造方法では、上記の除去する工程において、成長用基板の他方の主面の全面に電磁波を照射して成長用基板と下地層とを除去することができる。
【００２３】
また、本発明の製造方法によると、窒化物半導体素子の表面の少なくとも一部に、蛍光物質を含有するコーティング層を形成することができる。また、本発明の発光素子は、発光素子からの光を吸収し、その光と異なる波長の光を発光する蛍光物質を含有するコーティング層を発光素子の表面の少なくとも一部に形成してなることができる。
【００２４】
本発明の素子、特に発光素子において、導電性基板と接合させて形成された窒化物半導体素子に、活性層のＡｌ_ａＩｎ_ｂＧａ_{１−ａ−ｂ}Ｎ（０≦ａ≦１、０≦ｂ≦１、ａ＋ｂ≦１）からの光の一部もしくは全部を吸収して異なる波長の光を発光する蛍光物質が含有されたコーティング層を形成することで、様々な波長の光を発光することができる。特にＹＡＧを含有させることで、白色光を発光することができ、照明用光源など用途も格段に広がる。
【００２５】
また、光の一部もしくは全部を吸収して異なる波長の光を発光する蛍光物質について、可視光を吸収して異なる光を発する材料は限られており、材料の選択性に問題がある。しかしながら、紫外光を吸収して異なる光を発する材料は非常に多く、様々な用途に応じてその材料を選択することができる。材料が選択できる要因の一つとしては、紫外光で吸収する蛍光物質は光の変換効率が可視光の変換効率と比べて高いということである。特に白色光においては、演色性の高い白色光を得るなど、可能性はさらに広がる。本発明は、紫外領域で発光する窒化物半導体素子において、自己吸収の少ない窒化物半導体発光素子が得られ、さらに蛍光物質をコーティングすることで、非常に変換効率の高い白色の発光素子を得ることができる。
【００２６】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
図１は、本発明に係る窒化物半導体素子の構造の一例を示す模式断面図である。素子は、導電性基板８上に、接合層７、ｐ電極６、窒化物半導体から成る積層体２、そしてｎ電極９が順次積層され、ｐ電極６とｎ電極９とが対向するように配置され、ｐ電極６とｎ電極９の露出面以外にそれぞれｐ側保護膜２０とｎ側保護膜２１が形成された構造を有している。ここで、積層体２は、ｐ電極６側から、ｐ型窒化物半導体層５、活性層４、そして露出面にディンブル３３１を有するｎ型窒化物半導体層３が順次積層された構造を有している。なお、接合層７は、導電性基板８と積層体２とを接合する役割を果たすものであり、第１の接合層７１と第２の接合層７２とが一体化して構成されている。
【００２７】
より詳しくは、ｎ型窒化物半導体層３の表面は、露出した−ｃ面を有しており、ｎ電極９は−ｃ面に接しｎ型不純物を含む合金層（不図示）を有している。ここで、ｎ型不純物には、窒化物半導体に用いられる公知の物質を用いることができ、例えば、Ｃ、Ｓｉ、Ｇｅ、Ｓｅ、Ｓを挙げることができる。なかでもＳｉを用いることで、表面近傍に高キャリア濃度のＧａＮ層ができるので好ましい。
【００２８】
また、合金層を形成する金属は、ｎ型不純物と合金を形成する金属であって、例えば、Ａｌ、Ａｇ、Ｔｉ、Ｍｏ、Ｎｂ、Ｔａ、Ｈｆ、Ｐｔ及びＷから成る群から選択された少なくとも１種の金属を用いることができる。好ましい合金層の組成は、Ｗ−Ａｌ−Ｓｉ、Ｗ−Ｓｉ、より好ましくはＷ−Ｓｉであり、これらを用いることでＳｉを含んだ合金を形成しやすい。さらに、Ｗ_ｘＳｉ_１−ｘの場合、０．３≦ｘ＜１であることが好ましい。ｘが０．３より小さいとｎ電極が剥がれやすくなるからである。
【００２９】
なお、ｎ電極は上記合金層にさらに１以上の金属層を積層した多層膜とすることが好ましく、例えば、上記合金層にさらにＰｔ／Ａｕ、Ｗ／Ａｕ、Ｔｉ／Ａｕ、Ｎｉ／Ａｕなどの金属多層膜を形成することが好ましい。上記合金層が、Ａｌを含む場合はＡｌが拡散しやすいので、Ａｌの拡散を防止する層としてＴｉなどの拡散バリア層をこの金属多層膜層の前記合金層の最も近くに含める。最も好ましくは、合金層を含んだ構成として、Ｗ−Ｓｉ／Ｐｔ／Ａｕである。ｎ電極は、合金層あるいは合金形成層に１以上の金属層を蒸着法あるいはスパッタリング法により形成して多層膜とした後、アニールすることにより作製することができる。また、ｎ電極の厚さは、０．１〜１．５μｍが好ましい。
【００３０】
以下、本発明に係る窒化物半導体発光素子の製造方法について説明する。図２から４は、本発明に係る窒化物半導体発光素子の製造工程の一例を示す模式断面図である。成長用基板１の表面に、バッファ層３１ａと高温成長層３１ｂとから成る下地層３２を形成する（図２（ａ））。次いで、下地層３２上にｎ型クラッド層３３を積層してｎ型窒化物半導体層３を形成し、活性層４、そしてｐ型クラッド層５１とｐ型コンタクト層５２とから成るｐ型窒化物半導体層５を順次積層する（図２（ａ））。
【００３１】
次に、ｐ型コンタクト層５２の上にｐ電極６を形成する（図２（ｂ））。ここで、ｐ型コンタクト層５２の上にｐ電極６を形成した後、オーミック接触を得るためのアニール処理を行う。さらに、ｐ電極６の露出面以外を覆うように絶縁性のｐ側保護膜２０を形成する。
【００３２】
次に、ｐ電極６の上に１層以上の金属層から成る第１の接合層７１を形成する（図２（ｃ））。一方、導電性基板８の表面に１層以上の金属層から成る第２の接合層７２を形成する（図２（ｃ））。
【００３３】
次に、導電性基板８を、第１の接合層７１と第２の接合層７２とが対向するように成長用基板１の上に積層し、加熱圧接して接合する（図３（ｄ））。ここで、第１の接合層７１と第２の接合層７２とは接合時に一体化して接合層７を形成する。
【００３４】
次に、導電性基板８と接合した成長用基板１を研磨器に設置し、成長用基板１のラッピングを行い、成長用基板１と下地層３２を除去して、ｎ型クラッド層３３を露出させる（図３（ｅ））。そして、ｎ型クラッド層３３の表面を、例えば、ウエットエッチングして、−ｃ面を露出させる。
【００３５】
次に、光の取出し効率を向上させるため、ｎ型クラッド層３３の露出面を所定パターンのレジストでマスクし、ＲＩＥによりエッチングしてｎ型クラッド層３３の表面に凹凸面からなるディンブル３３１を形成する（図４（ｆ））。なお、この工程は省略することもできる。
【００３６】
次に、ｎ型クラッド層３３の露出面に所定パターンのＳｉＯ_２マスクを形成し、素子分離用の分離溝１０を形成する（図４（ｇ））。
【００３７】
次に、ｎ型クラッド層３３上に、ｎ型不純物と、そのｎ型不純物と合金を形成する金属を含む多層膜を形成し、アニールしてｎ電極９を形成し、さらにｎ電極９の露出面以外を覆うように絶縁性のｎ側保護膜２１を形成する（図４（ｈ））。そして、ダイシングにより素子をチップ状に分離する（図４（ｉ））。
【００３８】
本発明の方法において、成長用基板には、Ｃ面、Ｒ面及びＡ面のいずれかを主面とするサファイヤ、スピネル（ＭｇＡｌ_２Ｏ_４のような絶縁性基板）、そして窒化物半導体と格子整合する酸化物基板等を挙げることができるが、サファイヤやスピネルが好ましい。さらに、成長用基板は、オフアングルしたものを用いることが好ましい。この場合ステップ状にオフアングルしたものを用いることにより、窒化ガリウムから成る下地層の結晶性を向上させることができる。
【００３９】
本発明の窒化物半導体発光素子に用いる成長用基板は、凹凸形状を有するディンプルを成長表面に有することが好ましい。凹凸形状を有するディンプルの成長用基板に成長することで、結晶欠陥の少ない窒化物半導体のファセット成長によって、窒化物半導体層を成長させることができ好ましい。ディンプルは具体的には、少なくとも凹部の段差が５ｎｍ以上とし、特に凹部および凸部に平面が存在することで、活性層が平滑になり易いので好ましい。活性層が凹凸を有すると、発光特性における歩留が悪くなる。
【００４０】
また、成長用基板上に窒化物半導体層を積層する場合、下地層上にＥＬＯＧ（Ｅｐｉｔａｘｉａｌｌｙ Ｌａｔｅｒａｌ Ｏｖｅｒｇｒｏｗｔｈ）成長させることにより結晶性の向上した窒化物半導体を得ることもできる。具体的には、成長用基板上に下地層を成長させ、その下地層上にストライプ状のマスクを複数形成し、マスクの開口部から窒化物半導体を選択成長させ、横方向の成長を伴った成長により成膜された窒化物半導体層（横方向成長層）を形成する。この横方向成長層は貫通転位が低減されているので、横方向成長層の上に形成する窒化物半導体の結晶性を向上させることができる。
【００４１】
成長用基板としては、成長用基板となる材料の主面をオフアングルさせた基板、さらにステップ状にオフアングルさせた基板を用いるほうが好ましい。オフアングルさせた基板を用いると、表面の３次元成長が見られず、ステップ成長があらわれ表面が平坦になり易い。さらに、ステップ状にオフアングルされているサファイヤ基板のステップに沿う方向（段差方向）が、サファイヤのＡ面に対して垂直に形成されていると、窒化物半導体のステップ面がレーザの共振器方向と一致し、レーザ光が表面粗さにより乱反射されることが少なくなり好ましい。
【００４２】
また、導電性基板は導電性を有する基板材料であれば良く、例えば、Ｓｉ、ＳｉＣ等の半導体から成る半導体基板、又は、金属単体基板、又は相互に非固溶あるいは固溶限界の小さい２種以上の金属の複合体から成る金属基板を用いることができるが、金属基板を用いることが好ましい。金属基板は、半導体基板に比べ機械的特性が優れており、弾性変形、さらには塑性変形し易く、割れにくいからである。さらに、金属基板には、Ａｇ，Ｃｕ，Ａｕ，Ｐｔ等の高導電性金属から選択された１種以上の金属と、Ｗ，Ｍｏ，Ｃｒ，Ｎｉ等の高硬度の金属から選択された１種以上の金属と、から成るものを用いることができる。さらに、金属基板としては、Ｃｕ−ＷあるいはＣｕ−Ｍｏの複合体を用いることが好ましい。熱伝導率の高いＣｕを有し放熱性が優れているからである。さらに、Ｃｕ−Ｗの複合体の場合、Ｃｕの含有率ｘが０＜ｘ≦３０重量％、Ｃｕ−Ｍｏの複合体の場合、Ｃｕの含有率ｘが０＜ｘ≦５０重量％であることが好ましい。また、Ｃｕ−ダイヤ等の金属とセラミックスの複合体などを用いることができる。なお、導電性基板の厚さは、放熱性を高めるため５０〜５００μｍが好ましい。
【００４３】
また、第１の接合層は、少なくとも、ｐ型窒化物半導体層とオーミック接触し、高い反射率を有するｐ電極をｐ型窒化物半導体層に接して有することが好ましい。ｐ電極には、Ｒｈ、Ａｇ、Ｎｉ／Ａｕ、Ｎｉ／Ａｕ／Ｒｈ及びＲｈ／Ｉｒのいずれか、より好ましくは、Ｒｈ／Ｉｒを用いることができる。ここで、ｐ電極は、ｎ型窒化物半導体層に比べ抵抗率の高いｐ型窒化物半導体層上に形成するため、ｐ型窒化物半導体層のほぼ全面に形成することが好ましい。なお、ｐ電極の厚さは、０．０５〜０．５μｍが好ましい。
【００４４】
また、第１の接合層のｐ電極を形成したｐ型窒化物半導体層の露出面に絶縁性の保護膜を形成することが好ましい。この保護膜の材料には、ＳｉＯ_２、Ａｌ_２Ｏ_３、ＺｒＯ_２、ＴｉＯ_２、Ｔａ_２Ｏ_５、Ｎｂ_２Ｏ_５、ＭｇＦ_２、ＳｉＮ等が挙げられ、これらを単層または多層で形成する。多層で形成する場合は、屈折率が相対的に（低屈折率／高屈折率）となるように窒化物半導体層側から繰り返して形成するとよい。これら単層膜、多層膜の膜厚を調整して反射させる。活性層からの光が反射するような膜厚に調整しない場合は、その保護膜の上にＡｌ、Ａｇ、Ｒｈ等の高反射率の金属膜を形成してもよい。これらの構成とすることで、光の取り出し効率を向上させることができる。
【００４５】
また、第１の接合層のｐ電極の上に第１の共晶形成層を設けるとともに、第２の接合層に、導電性基板の主面の上に第２の共晶形成層を設けることが好ましい。第１及び第２の共晶形成層は、接合時に互いに拡散して共晶を形成する層であり、それぞれ、Ａｕ、Ｓｎ、Ｐｄ、Ｉｎ等の金属から成る。第１及び第２の共晶形成層の組合せは、Ａｕ−Ｓｎ、Ｓｎ−Ｐｄ、又はＩｎ−Ｐｄが好ましい。さらに好ましくは、第１の共晶形成層にＳｎを、そして第２の共晶形成層にＡｕを用いる組合せである。
【００４６】
また、第１の接合層の第１の共晶形成層とｐ電極との間に、ｐ電極側から密着層とバリア層を設けることが好ましい。密着層はｐ電極との間に高い密着性を確保する層であり、Ｔｉ、Ｎｉ、Ｗ及びＭｏのいずれかの金属が好ましい。また、バリア層は、第１の共晶形成層を構成する金属が密着層へ拡散するのを防止する層であり、ＰｔあるいはＷが好ましい。また、第１の共晶形成層の金属が密着層へ拡散するのをさらに防止するため、バリア層と第１の共晶形成層との間に、０．３μｍ程度の厚さのＡｕ膜を形成しても良い。なお、第２の共晶層と導電性基板との間に、上記の密着層とバリア層及びＡｕ膜を設けることが好ましい。
【００４７】
また、接合用積層体と導電性基板とを加熱圧接する際の温度は、１５０℃以上５００℃以下、好ましくは１５０℃以上３５０℃以下が好ましい。１５０℃以上とすることにより、共晶形成層の金属の拡散が促進され均一な密度分布の共晶が形成され、接合用積層体と導電性基板との密着性を向上させることができる。５００℃より大きいと、共晶形成層の金属がバリア層、さらには密着層まで拡散して、良好な密着性が得られないからである。
【００４８】
また、導電性基板を接合後に成長用基板を除去するには、研磨、エッチング、電磁波照射、あるいはこれらの方法を組合せた方法を用いることができる。電磁波照射は、電磁波に例えばレーザを用い、導電性基板を接合後、成長用基板の下地層の形成されていない面の全面にレーザを照射して、下地層を分解させることにより成長用基板と下地層とを除去することができる。さらに、成長用基板と下地層とを除去した後、露出した窒化物半導体層の表面をＣＭＰ処理して所望の膜を露出させる。これにより、ダメージ層の除去や、窒化物半導体層の厚み及び表面粗さの調整を行うことができる。
【００４９】
なお、電磁波照射には、以下の方法を用いることもできる。すなわち、成長用基板上に窒化物半導体からなる下地層を形成し、次いで、その下地層を部分的に成長用基板までエッチングして凹凸を形成した後、凹凸を有する下地層上にＥＬＯＧ成長させて横方向成長層を形成する。次いで、横方向成長層の上にｎ型窒化物半導体層、活性層、ｐ型窒化物半導体層を順次形成した後、ｐ型窒化物半導体層の上に導電性基板を接合する。次いで、成長用基板の下地層の形成されていない面の全面にレーザを照射して、下地層を分解させることにより成長用基板と下地層とを除去することができる。この方法によれば、電磁波照射時に窒化物半導体の分解により発生するＮ_２ガスが上記の凹凸と横方向成長層との間に形成された空隙に広がり、ガス圧による成長用基板の割れを防止し、さらにその割れに起因する下地層のえぐれ傷を防止して、面状態及び結晶性の良好な窒化物半導体基板を得ることができる。また、研磨による方法に比べ、作業工程を簡略化することができるので、歩留まりが向上するという効果も得られる。
【００５０】
また、成長用基板を除去した後、光の取出し効率を向上させるため、ｎ型窒化物半導体層の露出面をＲＩＥにより凹凸（ディンプル加工）を形成しても良い。その凹凸の断面形状は、メサ型あるいは逆メサ型、そして、平面形状は島状、格子状、矩形状、円状あるいは多角形状とすることができる。
【００５１】
また、ｎ電極以外の露出面を覆うように、ＳｉＯ_２、Ａｌ_２Ｏ_３、ＺｒＯ_２、ＴｉＯ_２、Ｓｉ_３Ｎ_４、ＭｇＦ_２、Ｎｂ_２Ｏ_５、Ｔａ_２Ｏ_５等の絶縁性の保護膜を形成する。この層は単層または多層で、反射しないような無反射コート（ＡＲコート）膜とする。
【００５２】
なお、ｐ電極とｎ電極は、窒化物半導体素子の一方の主面にｐ電極が、他方の主面にｎ電極が形成されている限り、大きさや形状は特に限定されない。好ましくは、両電極が窒化物半導体層の積層方向から見て、互いに重ならないように対向配置されている限り、大きさや形状は特に限定されない。これにより、フェイスダウン構造の場合、発光した光を、ｎ電極により遮られることなく効率良く取出すことができる。例えば、ｐ電極をｐ型窒化物半導体層の概ね全面に形成した場合、ｎ電極を、ｎ型窒化物半導体層の隅部の２つ又は４つに形成しても良く、格子状に全面に形成しても良く、さらには、隅部に格子状に形成することもできる。
【００５３】
以下、本実施の形態に係る窒化物半導体素子の具体的構成について、図２から４を参照して説明する。
本発明において、ｎ型窒化物半導体層、活性層、及びｐ型窒化物半導体層は、いずれも窒化物半導体からなり、好ましくはＡｌ_ｘＩｎ_ｙＧａ_{１−ｘ−ｙ}Ｎ（０≦ｘ、０≦ｙ、ｘ＋ｙ≦１）からなる。またいずれの層もＡｌ_ｘＩｎ_ｙＧａ_{１−ｘ−ｙ}Ｎ（０≦ｘ、０≦ｙ、ｘ＋ｙ＜１）、すなわちＧａを含む窒化物半導体を少なくとも１層有する。ｎ型窒化物半導体層およびｐ型窒化物半導体層は、複数の層から成り、クラッド層として機能する層を少なくとも有する。またｎ型窒化物半導体層においては、基板との接合面に、基板上に窒化物半導体層をエピタキシャル成長させるための、バッファ層を有する。また活性層は、単一量子井戸構造、多重量子井戸構造のいずれでも良く、好ましくは、井戸層と障壁層とが繰り返し積層されてなる多重量子井戸構造とする。本発明の窒化物半導体発光素子をレーザ素子として形成する場合は、さらに活性層とクラッド層との間に光ガイド層も設ける。
また３８０ｎｍ以下で発光する窒化物半導体発光素子を得る場合、次のように、下地層からｐ型コンタクト層までを形成することで、発光効率のよい発光素子を得ることができる。
【００５４】
（下地層）
下地層３２は、少なくとも１層以上の窒化物半導体で構成することができるが、成長用基板１上に低温成長させたバッファ層３１ａと、そのバッファ層３１ａ上に高温成長させた高温成長層３１ｂとで構成することが好ましい。
【００５５】
バッファ層３１ａとしては、Ｇａ_ｉＡｌ_１−ｉＮ（０＜ｉ≦１）からなる窒化物半導体であり、好ましくはＡｌの割合が小さいもの、より好ましくはＧａＮを用いることによりバッファ層上に成長させる窒化物半導体の結晶性が向上する。バッファ層の膜厚は、好ましくは０．００２〜０．５μｍ、より好ましくは０．００５〜０．２μｍ、さらに好ましくは０．０１〜０．０２μｍである。バッファ層の成長温度は、好ましくは２００〜９００℃、より好ましくは４００〜８００℃である。
【００５６】
高温成長層３１ｂとしては、好ましくはアンドープのＧａＮ又はｎ型不純物をドープしたＧａＮを用いることができる。高温成長層の膜厚は、５００Å以上、より好ましくは５μｍ以上、さらに好ましくは１０μｍ以上である。また、高温成長層の成長温度は、９００〜１１００℃、好ましくは１０５０℃以上である。
【００５７】
（ｎ型クラッド層）
ｎ型クラッド層３３としては、活性層４のバンドギャップエネルギーより大きくなる組成であり、活性層４へのキャリア閉じ込めが可能であれば特に限定されないが、Ａｌ_ｊＧａ_１−ｊＮ（０＜ｊ＜０．３）が好ましい。ここで、さらに好ましくは、０．１＜ｊ＜０．２である。ｎ型クラッド層の膜厚は特に限定されるものではないが、好ましくは０．０１〜０．１μｍ、より好ましくは０．０３〜０．０６μｍである。また、ｎ型クラッド層のｎ型不純物濃度は特に限定されるものではないが、好ましくは１×１０^１７〜１×１０^２０／ｃｍ^３、より好ましくは１×１０^１８〜１×１０^１９／ｃｍ^３である。また、本発明においては、導電性基板を接合した後、成長用基板と下地層および高温成長層のＧａＮとを除去する場合、ある程度の膜厚が必要であり、その場合は１μｍ〜１０μｍ、より好ましくは１μｍ〜５μｍとする。
【００５８】
（活性層）
本発明に用いる活性層４は、少なくとも、Ａｌ_ａＩｎ_ｂＧａ_{１−ａ−ｂ}Ｎ（０≦ａ≦１、０≦ｂ≦１、ａ＋ｂ≦１）から成る井戸層と、Ａｌ_ｃＩｎ_ｄＧａ_{１−ｃ−ｄ}Ｎ（０≦ｃ≦１、０≦ｄ≦１、ｃ＋ｄ≦１）から成る障壁層と、を含む量子井戸構造を有する。さらに好ましくは、上記井戸層及び障壁層が、それぞれ、Ａｌ_ａＩｎ_ｂＧａ_{１−ａ−ｂ}Ｎ（０＜ａ≦１、０＜ｂ≦１、ａ＋ｂ＜１）と、Ａｌ_ｃＩｎ_ｄＧａ_{１−ｃ−ｄ}Ｎ（０＜ｃ≦１、０≦ｄ≦１、ｃ＋ｄ＜１）である。また、活性層における波長は３８０ｎｍ以下であり、具体的には井戸層のバンドギャップエネルギーが波長３８０ｎｍ以下のものである。
【００５９】
活性層に用いられる窒化物半導体は、ノンドープ、ｎ型不純物ドープ、ｐ型不純物ドープのいずれでも良いが、好ましくは、ノンドープもしくはアンドープ、又はｎ型不純物ドープの窒化物半導体を用いることにより発光素子を高出力化することができる。さらに好ましくは、井戸層をアンドープとし、障壁層をｎ型不純物ドープとすることで、発光素子の出力と発光効率を高めることができる。
【００６０】
（ｐ型クラッド層）
ｐ型クラッド層５２としては、活性層４のバンドギャップエネルギーより大きくなる組成であり、活性層４へのキャリアの閉じ込めができるものであれば特に限定されないが、Ａｌ_ｋＧａ_１−ｋＮ（０≦ｋ＜１）が用いられ、特にＡｌ_ｋＧａ_１−ｋＮ（０＜ｋ＜０．４）が好ましい。ここで、より好ましくは、０．１５＜ｋ＜０．３である。ｐ型クラッド層の膜厚は特に限定されないが、好ましくは０．０１〜０．１５μｍ、より好ましくは０．０４〜０．０８μｍである。ｐ型クラッド層のｐ型不純物濃度は、１×１０^１８〜１×１０^２１／ｃｍ^３、１×１０^１９〜５×１０^２０ｃｍ^３である。ｐ型不純物濃度が上記の範囲にあると、結晶性を低下させることなくバルク抵抗を低下させることができる。
【００６１】
（ｐ型コンタクト層）
ｐ型コンタクト層５１は、Ａｌ_ｆＧａ_１−ｆＮ（０≦ｆ＜１）が用いられ、特に、Ａｌ_ｆＧａ_１−ｆＮ（０＜ｆ＜０．３）で構成することによりオーミック電極６と良好なオーミックコンタクトが可能となる。ｐ型不純物濃度は１×１０^１７／ｃｍ^３以上が好ましい。
【００６２】
また、ｐ型コンタクト層は、導電性基板側でｐ型不純物濃度が高く、かつ、Ａｌの混晶比が小さくなる組成勾配を有することが好ましい。この場合、組成勾配は、連続的に組成を変化させても、あるいは、不連続に段階的に組成を変化させても良い。例えば、ｐ型コンタクト層を、ｐ電極と接し、ｐ型不純物濃度が高くＡｌ組成比の低い第１のｐ型コンタクト層と、ｐ型不純物濃度が低くＡｌ組成比の高い第２のｐ型コンタクト層とで構成することもできる。第１のｐ型コンタクト層により良好なオーミック接触が得られ、第２のｐ型コンタクト層により自己吸収を防止することが可能となる。
【００６３】
第１のｐ型コンタクト層の組成は、Ａｌ_ｇＧａ_１−ｇＮ（０≦ｇ＜０．０５）が好ましく、より好ましくはｇが、０＜ｇ＜０．０１である。Ａｌ組成比が上記の範囲内であれば、ｐ型不純物を高濃度にドープしても不純物の不活性化を防止でき、良好なオーミック接触が得られる。また、第１のｐ型コンタクト層のｐ型不純物濃度は、好ましくは１×１０^１９〜１×１０^２２／ｃｍ^３、より好ましくは５×１０^２０〜５×１０^２１／ｃｍ^３である。また、第１のｐ型コンタクト層の膜厚は、好ましくは１００〜５００Å、より好ましくは１５０〜３００Åである。
【００６４】
また、第２のｐ型コンタクト層の組成は、Ａｌ_ｈＧａ_１−ｈＮ（０≦ｈ＜０．１）が好ましく、より好ましくはｈが、０．１＜ｈ＜０．０５である。Ａｌ組成比が上記の範囲内であれば、自己吸収を防止することが可能となる。また、第２のｐ型コンタクト層のｐ型不純物濃度は、好ましくは１×１０^２０／ｃｍ^３以下、より好ましくは５×１０^１８〜５×１０^１９／ｃｍ^３である。また、第２のｐ型コンタクト層の膜厚は、好ましくは４００〜１２００Å、より好ましくは８００〜１２００Åである。
以上のような構成とし、成長用基板と下地層、さらには高温成長層のＧａＮを除去することで、自己吸収のない窒化物半導体発光素子を得ることができる。
【００６５】
【実施例】
以下、実施例を用いて本発明をさらに詳細に説明する。
実施例１．
本実施例に用いた窒化物半導体の積層体の構造を図５に示す。ｎ型窒化物半導体層３は、成長基板１に、バッファ層３１ａと高温成長層３１ｂとから成る下地層３２、ｎ型コンタクト層３４、ｎ型第１多層膜層３５、そしてｎ型超格子多層膜層３６とを順次積層して構成されている。また、ｐ型窒化物半導体層５は、活性層４に、多層膜ｐ型クラッド層５１、ｐ型低濃度ドープ層５３、そしてｐ型コンタクト層５２とを順次積層して構成されている。以下、この積層体の作製方法及びこの積層体を用いたＬＥＤ素子の作製方法について、図２〜５を参照して説明する。
【００６６】
（成長用基板）
サファイア（Ｃ面）よりなる成長用基板１をＭＯＶＰＥの反応容器内にセットし、水素を流しながら、基板の温度を１０５０℃まで上昇させ、基板のクリーニングを行った。
【００６７】
（下地層）
バッファ層：続いて、温度を５１０℃まで下げ、キャリアガスに水素、原料ガスにアンモニアとＴＭＧ（トリメチルガリウム）とを用い、基板１上にＡｌＧａＮよりなるバッファ層３１ａを約２００Åの膜厚で成長させた。なおこの低温で成長させるバッファ層は基板の種類、成長方法等によっては省略できる。
【００６８】
高温成長層：バッファ層３１ａ成長後、ＴＭＧのみ止めて、温度を１０５０℃まで上昇させた。１０５０℃になったら、同じく原料ガスにＴＭＧ、アンモニアガスを用い、アンドープＧａＮ層３１ｂを１．５μｍの膜厚で成長させた。
【００６９】
（ｎ型コンタクト層）
続いて１０５０℃で、同じく原料ガスにＴＭＧ、アンモニアガス、不純物ガスにシランガスを用い、Ｓｉを６×１０^１８／ｃｍ^３ドープしたＧａＮよりなるｎ型コンタクト層３４を１．８５μｍの膜厚で成長させた。
【００７０】
（第１多層膜層）
次にシランガスのみを止め、１０５０℃で、ＴＭＧ、アンモニアガスを用い、アンドープＧａＮからなる下層を３０００Åの膜厚で成長させ、続いて同温度にてシランガスを追加しＳｉを６×１０^１８／ｃｍ^３ドープしたＧａＮからなる中間層を３００Åの膜厚で成長させ、更に続いてシランガスのみを止め、同温度にてアンドープＧａＮからなる上層を５０Åの膜厚で成長させ、３層からなる総膜厚３３５０Åの第１多層膜層３５を成長させた。
【００７１】
（ｎ型超格子多層膜層）
次に、同様の温度で、アンドープＧａＮよりなる第１の窒化物半導体層を４０Å成長させ、次に温度を８００℃にして、ＴＭＧ、ＴＭＩ、アンモニアを用い、アンドープＩｎ_０．０２Ｇａ_０．９８Ｎよりなる第２の窒化物半導体層を２０Å成長させた。そしてこれらの操作を繰り返し、第１＋第２の順で交互に１０層づつ積層させ、最後にＧａＮよりなる第１の窒化物半導体層を４０Å成長させた超格子構造の多層膜よりなるｎ型超格子多層膜層３６を６４０Åの膜厚で成長させた。
【００７２】
（活性層）
次に、アンドープＧａＮよりなる障壁層を２００Åの膜厚で成長させ、続いて温度を８００℃にして、ＴＭＧ、ＴＭＩ、アンモニアを用いアンドープＩｎ_０．４Ｇａ_０．６Ｎよりなる井戸層を３０Åの膜厚で成長させた。そして障壁＋井戸＋障壁＋井戸・・・・＋障壁の順で障壁層を５層、井戸層４層交互に積層して、総膜厚１１２０Åの多重量子井戸構造よりなる活性層４を成長させた。
【００７３】
（中濃度ドープの多層膜ｐ型クラッド層）
次に、温度１０５０℃でＴＭＧ、ＴＭＡ、アンモニア、Ｃｐ_２Ｍｇ（シクロペンタジエニルマグネシウム）を用い、Ｍｇを５×１０^１９／ｃｍ^３ドープしたｐ型Ａｌ_０．２Ｇａ_０．８Ｎよりなる第１の窒化物半導体層を４０Åの膜厚で成長させ、続いて温度を８００℃にして、ＴＭＧ、ＴＭＩ、アンモニア、Ｃｐ_２Ｍｇを用いＭｇを５×１０^１９／ｃｍ^３ドープしたＩｎ_０．０３Ｇａ_０．９７Ｎよりなる第２の窒化物半導体層を２５Åの膜厚で成長させた。そしてこれらの操作を繰り返し、第１＋第２の順で交互に５層ずつ積層し、最後に第１の窒化物半導体層を４０Åの膜厚で成長させた超格子構造の多層膜よりなるｐ側多層膜クラッド層５１を３６５Åの膜厚で成長させた。
【００７４】
（低濃度ドープのｐ型低濃度ドープ層）
続いて、１０５０℃で、ＴＭＧ、アンモニアを用い、アンドープのＧａＮよりなるｐ型低濃度ドープ層５３を２０００Åの膜厚で成長させた。この低濃度ドープ層は、成長時はアンドープとして成長させるが、中濃度ドープの多層膜ｐ型クラッド層５１にドープされているＭｇが、低濃度ドープ層５３を成長する間に拡散し、さらに下記の高濃度ドープのｐ型コンタクト層５２を成長させる際にＭｇが拡散し、低濃度ドープ層はｐ型を示す。
この低濃度ドープ層５３のＭｇ濃度は、最も濃度が低い部分では、２×１０^１８／ｃｍ^３となる。また低濃度ドープ層５３のＭｇ濃度の変化は、ｐ型クラッド層５１に接している部分ではｐ型クラッド層５１のＭｇ濃度とほぼ同様の値を示すが、ｐ型クラッド層５１から離れるに従い徐々に減少し、後で成長させるｐ型コンタクト層５２と接近している付近（ｐ型コンタクト層５２を成長させる直前）でのＭｇ濃度がほぼ最低値を示す。
【００７５】
（高濃度ドープのｐ型コンタクト層）
続いて、１０５０℃で、ＴＭＧ、アンモニア、Ｃｐ_２Ｍｇを用い、Ｍｇを１×１０^２０／ｃｍ^３ドープしたＧａＮよりなるｐ型コンタクト層５２を１２００Åの膜厚で成長させる。
反応終了後、温度を室温まで下げ、さらに窒素雰囲気中、ウェーハを反応容器内において、７００℃でアニーリングを行い、ｐ型層をさらに低抵抗化する。
【００７６】
（ｐ電極）
アニーリング後、ウェハを反応容器から取出し、ｐ型コンタクト層５２の上にＲｈ／Ｉｒ／Ｐｔ膜を膜厚４００Å／５００Å／１０００Åで形成してｐ電極６とした。その後、オーミックアニールを６００℃で行った後、ｐ電極６以外の露出面に絶縁性のｐ側保護膜２０としてＳｉＯ_２を膜厚０．３μｍで形成した。
【００７７】
（第１の接合層）
次に、ｐ電極の上に、第１の接合層７１として、Ｔｉ／Ｐｔ／Ａｕ／Ｓｎ／Ａｕの多層膜を、膜厚１０００Å／１０００Å／１０００Å／３００００Å／１０００Åで形成した。ここで、Ｔｉは密着層、Ｐｔはバリア層、Ｓｎは第１の共晶形成層、そしてＰｔとＳｎの間のＡｕ層は、Ｓｎがバリア層へ拡散するのを防止する役割を果たし、最外層のＡｕ層は第２の共晶形成層との密着性を向上させる役割を果たす。この第１の接合層７１は、少なくともｐ電極上に形成され、好ましくは接合用積層体のｐ電極側の全面に形成する。
【００７８】
（第２の接合層）
一方、導電性基板８として、膜厚が２００μｍで、Ｃｕ３０％とＷ７０％の複合体から成る金属基板を用い、その金属基板の表面に、第２の接合層７２として、Ｔｉから成る密着層、Ｐｔから成るバリア層、そしてＡｕから成る第２の共晶形成層を、この順で、膜厚１０００Å／１０００Å／１４０００Åで形成した。
【００７９】
次に、第１の接合層７１と第２の接合層７２とを対向させた状態で、接合用積層体２と導電性基板８とを、ヒータ温度を２５０℃でプレス加圧して加熱圧接した。これにより、第１の共晶形成層と第２の共晶形成層の金属を互いに拡散させて共晶を形成させた。
【００８０】
（成長用基板の除去）
次に、導電性基板８を接合した接合用積層体２について、サファイヤ基板の下地層側の反対面から、波長２４８ｎｍのＫｒＦエキシマレーザを用いて、出力６００Ｊ／ｃｍ^２で、レーザ光を１ｍｍ×５０ｍｍの線状にして上記の反対面全面をスキャンしてレーザを照射した。レーザ照射により下地層の窒化物半導体を分解して、サファイヤ基板を除去した。さらに、バッファ層と、アンドープＧａＮ層を、さらにはｎ型コンタクト層が露出するまで研磨し、露出したｎ型コンタクト層をＫＯＨ及びコロイダルシリカ（Ｋ_２ＳｉＯ_３）を用いてケミカルポリッシュ研磨して面荒れをなくした。ｎ型コンタクト層は、ｐ型コンタクト層までの膜厚が３μｍ程度となるまで研磨した。
【００８１】
（ディンプル形成）
次に、ｎ型窒化物半導体層の露出面をＲＩＥにより凹凸形状のディンプル３３１にする。この形状は直径４μｍ、深さ１μｍの円柱状の凹部が規則的に配列されたものとする。
【００８２】
（積層体分離）
次に、ｎ型コンタクト層側から、ｎ型コンタクト層からｐ型コンタクト層までをエッチングして、ｐ側保護膜を露出させ、所望のチップサイズになるように窒化物半導体からなる積層体を分離する。
【００８３】
（ｎ電極）
次に、露出したｎ型コンタクト層上に、Ｗ−Ｓｉ／Ｐｔ／Ａｕから成るｎ電極９を、膜厚２００Å／２０００Å／６０００Åで蒸着してｎ電極とし、ｎ電極以外のｎ型コンタクト層の露出面と積層体の側面の全てを覆うようにｎ側保護膜２１として、ＳｉＯ_２をＡＲコートした。ここで、ＷＳｉ合金の組成は、Ｗ_ｘＳｉ_１−ｘである。なお、本実施例では、ｎ電極のサイズを１００μｍ×１００μｍとした。
【００８４】
（素子分離）
その後、導電性基板を１００μｍまで研磨した後、導電性基板の裏面にｐ電極用のパッド電極として、Ｔｉ／Ｐｔ／Ａｕから成る多層膜を１０００Å／２０００Å／３０００Åで成膜した。次に、ダイシングにより素子を分離した。
【００８５】
得られたＬＥＤ素子は、サイズが２５０μｍ×２５０μｍであり、順方向電流２０ｍＡにおいて、４６０ｎｍの青色発光を示し、Ｖｆは３．５５Ｖであった。
【００８６】
比較例１．
ｎ電極に、Ｗ／Ａｌ／Ｔｉ／Ｐｔ／Ａｕからなる多層電極（膜厚１００Å／２５００Å／１０００Å／２０００Å／６０００Å）を用いた以外は、実施例１と同様の条件で素子を作製した。ここで、Ｐｔ／Ａｕはパッド電極であり、ＴｉはＡｌがＰｔ／Ａｕに拡散するのを防ぐ層として機能しており、従来オーミック電極としてＡｌを含む合金または多層膜を用いる場合は、Ａｌ拡散防止層としてＴｉなどを形成する必要がある。
【００８７】
得られたＬＥＤ素子は、順方向電流２０ｍＡにおいて、４６０ｎｍの青色発光を示し、Ｖｆは５．１９Ｖであった。
【００８８】
比較例２．
高濃度ドープのｐ型コンタクト層を形成し、７００℃でアニーリングを行うまでは実施例１と同様である。
次に高濃度ドープのｐ型コンタクト層を形成後、ｐ型コンタクト層側から、ｐ型窒化物半導体層と活性層とｎ型窒化物半導体層の一部までをエッチングし、ｎ型コンタクト層を露出させた。このｎ型コンタクト層の露出面に、Ｗ／Ａｌ／Ｔｉ／Ｐｔ／Ａｕを形成した場合と、Ｗ−Ｓｉ／Ｐｔ／Ａｕを形成した場合とを、ｎ電極のオーミック特性について調べたが、Ｗ−Ｓｉ／Ｐｔ／Ａｕを用いたことによるオーミック接触の向上は見られなかった。ｎ型窒化物半導体層の（０００１）面にｎ電極を形成する場合は、本発明の効果は見られないことがわかった。
【００８９】
実施例２．
ｎ電極９をＷ−Ａｌ−Ｓｉ／Ｔｉ／Ｐｔ／Ａｕからなる多層電極とし、膜厚を２００Å／１０００Å／２０００Å／６０００Åとした以外は、実施例１と同様にして素子を作製した。得られた素子は実施例１とほぼ同等の特性を示した。
【００９０】
実施例３．
（成長用基板）
成長用基板として、サファイヤ（Ｃ面）よりなる基板を用い、ＭＯＣＶＤ反応容器内において水素雰囲気中、１０５０℃で表面のクリーニングを行った。
【００９１】
（下地層）
バッファ層：続いて、水素雰囲気中、５１０℃でアンモニアとＴＭＧ（トリメチルガリウム）を用い、基板上にＧａＮよりなるバッファ層を約２００Åの膜厚で成長させた。
【００９２】
高温成長層：バッファ層成長後、ＴＭＧのみを止めて、温度を１０５０℃まで上昇させ、１０５０℃になったら、原料ガスにＴＭＧ、アンモニアを用い、アンドープＧａＮよりなる高温成長の窒化物半導体を５μｍの膜厚で成長させた。
【００９３】
（ｎ型クラッド層）
次に、１０５０℃でＴＭＧ、ＴＭＡ、アンモニア、シランを用い、Ｓｉを５×１０^１７／ｃｍ^３ドープしたｎ型Ａｌ_０．１８Ｇａ_０．８２Ｎよりなるｎ型クラッド層を４００Åの膜厚で形成した。
【００９４】
（活性層）
次に、温度を８００℃にして、原料ガスにＴＭＩ（トリメチルインジウム）、ＴＭＧ、ＴＭＡを用い、ＳｉドープのＡｌ_０．１Ｇａ_０．９Ｎよりなる障壁層、その上にアンドープのＩｎ_０．０３Ａｌ_０．０２Ｇａ_０．９５Ｎよりなる井戸層を、障壁層▲１▼／井戸層▲１▼／障壁層▲２▼／井戸層▲２▼／障壁層▲３▼の順に積層した。この時、障壁層▲１▼を２００Å、障壁層▲２▼と▲３▼を４０Å、井戸層▲１▼と▲２▼を７０Åの膜厚で形成した。活性層は、総膜厚約４２０Åの多重量子井戸構造（ＭＱＷ）となる。
【００９５】
（ｐ型クラッド層）
次に、水素雰囲気中、１０５０℃でＴＭＧ、ＴＭＡ、アンモニア、Ｃｐ_２Ｍｇ（シクロペンタジエニルマグネシウム）を用い、Ｍｇを１×１０^２０／ｃｍ^３ドープしたＡｌ_０．２Ｇａ_０．８Ｎよりなるｐ型クラッド層を６００Åの膜厚で成長させた。
【００９６】
（ｐ型コンタクト層）
続いて、ｐ型クラッド層上に、ＴＭＧ、ＴＭＡ、アンモニア、Ｃｐ_２Ｍｇを用いて、Ｍｇを１×１０^１９／ｃｍ^３ドープしたＡｌ_０．０４Ｇａ_０．９６Ｎよりなる第２のｐ型コンタクト層を０．１μｍの膜厚で成長させ、その後、ガスの流量を調整してＭｇを２×１０^２１／ｃｍ^３ドープしたＡｌ_０．０１Ｇａ_０．９９Ｎよりなる第２のｐ型コンタクト層を０．０２μｍの膜厚で成長させた。
【００９７】
成長終了後、窒素雰囲中、ウェハを反応容器内において、７００℃でアニーリングを行い、ｐ型層をさらに低抵抗化した。
【００９８】
（ｐ電極）
アニーリング後、ウェハを反応容器から取出し、ｐ型コンタクト層の上にＲｈ／Ｉｒ／Ｐｔ膜を膜厚４００Å／５００Å／１０００Åで形成してｐ電極とした。その後、オーミックアニールを６００℃で行った後、ｐ電極以外の露出面に絶縁性のｐ側保護膜２０としてＳｉＯ_２を膜厚０．３μｍで形成した。
【００９９】
（第１の接合層）
次に、ｐ電極の上に、第１の接合層７１として、Ｔｉ／Ｐｔ／Ａｕ／Ｓｎ／Ａｕの多層膜を、膜厚１０００Å／１０００Å／１０００Å／３００００Å／１０００Åで形成した。ここでで、Ｔｉは密着層、Ｐｔはバリア層、Ｓｎは第１の共晶形成層、そしてＰｔとＳｎの間のＡｕ層は、Ｓｎがバリア層へ拡散するのを防止する役割を果たし、最外層のＡｕ層は第２の共晶形成層との密着性を向上させる役割を果たす。この第１の接合層７１は、少なくともｐ電極上に形成され、好ましくは接合用積層体のｐ電極側の全面に形成する。
【０１００】
（第２の接合層）
一方、導電性基板８として、膜厚が２００μｍで、Ｃｕ３０％とＷ７０％の複合体から成る金属基板を用い、その金属基板の表面に、第２の接合層７２として、Ｔｉから成る密着層、Ｐｔから成るバリア層、そしてＡｕから成る第２の共晶形成層を、この順で、膜厚１０００Å／１０００Å／１４０００Åで形成した。
【０１０１】
次に、第１の接合層７１と第２の接合層７２とを対向させた状態で、接合用積層体２と導電性基板８とを、ヒータ温度を２５０℃でプレス加圧して加熱圧接した。これにより、第１の共晶形成層と第２の共晶形成層の金属を互いに拡散させて共晶を形成させた。
【０１０２】
（成長用基板の除去）
次に、導電性基板８を接合した接合用積層体２について、サファイヤ基板の下地層側の反対面から、波長２４８ｎｍのＫｒＦエキシマレーザを用いて、出力６００Ｊ／ｃｍ^２で、レーザ光を１ｍｍ×５０ｍｍの線状にして上記の反対面全面をスキャンしてレーザを照射した。レーザ照射により下地層の窒化物半導体を分解して、サファイヤ基板を除去した。さらに、バッファ層と、アンドープＧａＮ層を、さらにはｎ型コンタクト層が露出するまで研磨し、露出したｎ型コンタクト層をＫＯＨ及びコロイダルシリカ（Ｋ_２ＳｉＯ_３）を用いてケミカルポリッシュ研磨して面荒れをなくした。ｎ型コンタクト層は、ｐ型コンタクト層までの膜厚が３μｍ程度となるまで研磨した。
【０１０３】
（ディンプル形成）
次に、ｎ型窒化物半導体層の露出面をＲＩＥにより凹凸形状のディンプル３３１にする。この形状は直径４μｍ、深さ１μｍの円柱状の凹部が規則的に配列されたものとした。
【０１０４】
（積層体分離）
次に、ｎ型コンタクト層側から、ｎ型コンタクト層からｐ型コンタクト層までをエッチングして、ｐ側保護膜を露出させ、所望のチップサイズになるように窒化物半導体からなる積層体を分離した。
【０１０５】
（ｎ電極）
次に、ｎ型クラッド層上に、Ｗ−Ｓｉ／Ｐｔ／Ａｕから成るｎ電極９を、膜厚２００Å／２０００Å／６０００Åで蒸着してｎ電極とした。ｎ電極以外のｎ型コンタクト層露出面と積層体の側面の全てを覆うようにｎ側保護膜２１として、ＳｉＯ_２をＡＲコートした。ここで、ＷＳｉ合金の組成は、Ｗ_ｘＳｉ_１−ｘであった。なお、本実施例では、ｎ電極のサイズを１００μｍ×１００μｍとした。
【０１０６】
（素子分離）
その後、導電性基板を１００μｍまで研磨した後、導電性基板の裏面にｐ電極用のパッド電極として、Ｔｉ／Ｐｔ／Ａｕから成る多層膜を１０００Å／２０００Å／３０００Åで成膜した。次に、ダイシングにより素子を分離した。
【０１０７】
得られたＬＥＤ素子は、サイズが２５０μｍ×２５０μｍであり、３７３ｎｍの紫外発光を示し、ｎ電極がｎ型クラッド層と良好なオーミック接触が得られていることが確認された。
【０１０８】
以上説明したように、本発明のＬＥＤ素子は、従来のｎ電極を用いた場合に比べ、Ｖｆが低下し、発光効率を向上させることができた。また、ｎ電極とｎ型コンタクト層とが良好なオーミック接触となるので、ｎ電極のサイズを小さくすることができ、発光出力の向上も期待できる。
【０１０９】
次に実施例として窒化物半導体を用いた半導体レーザ素子について、図６を参照して説明するが、本発明の半導体素子は、これに限らず、本発明の技術的思想において、様々な半導体に実施できることは言うまでもない。
【０１１０】
実施例４．
（下地層）
バッファ層：２インチφ、Ｃ面を主面とするサファイアよりなる異種基板を成長用基板としＭＯＶＰＥ反応容器内にセットし温度を５００℃にして、トリメチルガリウム（ＴＭＧ）、アンモニア（ＮＨ_３）を用い、ＧａＮよりなるバッファ層を２００Åの膜厚で成長させた。
【０１１１】
高温成長層：バッファ層形成後、温度を１０５０℃にして、ＴＭＧ、アンモニアを用い、アンドープＧａＮよりなる窒化物半導体層を４μｍの膜厚で成長させた。この層は、素子構造を形成する各層の成長において実質的な下地層（成長用基板）として作用する。下地層としてこの他にＥＬＯＧ（Ｅｐｉｔａｘｉａｌｌｙ Ｌａｔｅｒａｌｌｙ Ｏｖｅｒｇｒｏｗｔｈ）成長させた窒化物半導体を用いると結晶性が良好な成長用基板が得られる。ＥＬＯＧ成長層の具体例としては、異種基板上に、窒化物半導体層を成長させ、その表面に窒化物半導体の成長が困難な保護膜を設ける等して形成したマスク領域と、窒化物半導体を成長させる非マスク領域とをストライプ状に設け、その非マスク領域から窒化物半導体を成長させることで、膜厚方向への成長に加えて横方向への成長が成されることにより、マスク領域にも窒化物半導体が成長して成膜させたものや、異種基板上に成長させた窒化物半導体層に開口部を設け、その開口部側面から横方向への成長が成されて成膜されたもの等が挙げられる。
次に、高温成長層の上に、積層体を構成する各層を形成する。
【０１１２】
（ｎ型コンタクト層）
続いて１０５０℃で、同じく原料ガスにＴＭＧ、アンモニアガス、不純物ガスにシランガスを用い、Ｓｉを４．５×１０^１８／ｃｍ^３ドープしたＧａＮよりなるｎ型コンタクト層を２．２５μｍの膜厚で成長させた。このｎ型コンタクト層の膜厚は２〜３０μｍであればよい。
【０１１３】
（クラック防止層）
次に、ＴＭＧ、ＴＭＩ（トリメチルインジウム）、アンモニアを用い、温度を８００℃にしてＩｎ_０．０６Ｇａ_０．９４Ｎよりなるクラック防止層を０．１５μｍの膜厚で成長させた。なお、このクラック防止層は省略可能である。
【０１１４】
（ｎ型クラッド層）
次に、温度を１０５０℃にして、原料ガスにＴＭＡ（トリメチルアルミニウム）、ＴＭＧ及びアンモニアを用い、アンドープのＡｌＧａＮよりなるＡ層を２５Åの膜厚で成長させ、続いてＴＭＡを止め、不純物ガスとしてシランガスを用い、Ｓｉを５×１０^１８／ｃｍ^３ドープしたＧａＮよりなるＢ層を２５Åの膜厚で成長させた。そしてこの操作をそれぞれ１６０回繰り返してＡ層とＢ層を交互に積層し、総膜厚８０００Åの多層膜（超格子構造）よりなるｎ型クラッド層を成長させた。この時、アンドープＡｌＧａＮのＡｌの混晶比としては、０．０５以上０．３以下の範囲であれば、十分にクラッド層として機能する屈折率差を設けることができる。
【０１１５】
（ｎ型光ガイド層）
次に、同様の温度で原料ガスにＴＭＧ及びアンモニアを用い、アンドープのＧａＮよりなるｎ型光ガイド層を０．１μｍの膜厚で成長させた。この層は、ｎ型不純物をドープさせてもよい。
【０１１６】
（活性層）
次に、温度を８００℃にして、原料にＴＭＩ（トリメチルインジウム）、ＴＭＧ及びアンモニアを用い、不純物ガスとしてシランガスを用い、Ｓｉを５×１０^１８／ｃｍ^３ドープしたＩｎ_０．０５Ｇａ_０．９５Ｎよりなる障壁層を１００Åの膜厚で成長させた。続いてシランガスを止め、アンドープのＩｎ_０．１Ｇａ_０．９Ｎよりなる井戸層を５０Åの膜厚で成長させる。この操作を３回繰り返し、最後に障壁層を積層させて総膜厚５５０Åの多重量子井戸構造（ＭＱＷ）の活性層を成長させた。
【０１１７】
（ｐ型キャップ層）
次に、同様の温度で、原料ガスにＴＭＡ、ＴＭＧ及びアンモニアを用い、不純物ガスとしてＣｐ_２Ｍｇ（シクロペンタジエニルマグネシウム）を用い、Ｍｇを１×１０^１９／ｃｍ^３ドープしたＡｌＧａＮよりなるｐ型電子閉じ込め層を１００Åの膜厚で成長させた。
【０１１８】
（ｐ型光ガイド層）
次に、温度を１０５０℃にして、原料ガスにＴＭＧ及びアンモニアを用い、アンドープのＧａＮよりなるｐ型光ガイド層を７５０Åの膜厚で成長させた。このｐ型光ガイド層はアンドープとして成長させるが、Ｍｇをドープさせてもよい。
【０１１９】
（ｐ型クラッド層）
続いて、１０５０℃でアンドープＡｌ_０．１６Ｇａ_０．８４Ｎよりなる層を２５Åの膜厚で成長させ、続いてＴＭＧを止め、Ｃｐ_２Ｍｇを用いてＭｇドープＧａＮよりなる層を２５Åの膜厚で成長させ、総膜厚０．６μｍの超格子層よりなるｐ型クラッド層を成長させた。ｐ型クラッド層は少なくとも一方がＡｌを含む窒化物半導体層を含み、互いにバンドギャップエネルギーが異なる窒化物半導体層を積層した超格子で作製した場合、不純物はいずれも一方の層に多くドープして、いわゆる変調ドープを行うと結晶性がよくなる傾向にあるが、両方に同じようにドープさせてもよい。
【０１２０】
（ｐ型コンタクト層）
最後に１０５０℃でｐ型クラッド層の上にＭｇを１×１０^２０／ｃｍ^３ドープしたｐ型ＧａＮよりなるｐ型コンタクト層を１５０Åの膜厚で成長させた。ｐ型コンタクト層はｐ型のＩｎ_ｘＡｌ_ｙＧａ_{１−ｘ−ｙ}Ｎ（ｘ≦０、ｙ≦０、ｘ＋ｙ≦１）で構成することができ、好ましくはＭｇをドープしたＧａＮとすればｐ電極と最も好ましいオーミック接触が得られる。反応終了後、反応容器内において窒素雰囲気中でウエハを７００℃でアニーリングして、ｐ型層を更に低抵抗化した。
【０１２１】
（ｎ型層露出及び共振器面形成）
以上のようにして窒化物半導体を形成した後、ウエハを反応容器から取り出し、最上層のｐ型コンタクト層の表面にＳｉＯ_２よりなる保護膜を形成してＲＩＥ（反応性イオンエッチング）を用いＳｉＣｌ_４ガスによりエッチングし、共振器面となる活性層端面を露出させてエッチング端面を共振器端面とした。
【０１２２】
（基板露出）
次に、ＳｉＯ_２をウエハ全面に形成した後、その上にｎ型コンタクト層の露出面を除いてレジスト膜を形成し、基板が露出するまでエッチングする。共振器面など側面にもレジスト膜が形成されているので、エッチング後には、先に形成させた共振器面などの側面（ｐ型層１５と、活性層１４と、ｎ型層１３の一部と、を含む）と、共振器面と基板との間のｎ型層との２段になった端面が形成されることになる。
【０１２３】
（ストライプ状凸部形成）
次に、ストライプ状の導波路領域を形成するために、最上層のｐ型コンタクト層のほぼ全面にＣＶＤ装置により、Ｓｉ酸化物（主としてＳｉＯ_２）よりなる保護膜を０．５μｍの膜厚で形成した後、保護膜の上に幅３μｍのストライプ形状のマスクをかけ、ＲＩＥ装置によりＣＦ_４ガスを用いてＳｉＯ_２をエッチングし、その後ＳｉＣｌ_４により窒化物半導体層をｐ型ガイド層が露出するまでエッチングし、活性層よりも上にストライプ状の凸部が形成される。
【０１２４】
（第１の絶縁膜）
ＳｉＯ_２マスクをつけたまま、ｐ型半導体層表面にＺｒＯ_２よりなる第１の絶縁膜２２を形成した。この第１の絶縁膜は後に分割され易いように絶縁膜を形成させない部分を設けてもよい。第１の絶縁膜形成後、バッファード液に浸漬して、ストライプ状凸部の上面に形成したＳｉＯ_２を溶解除去し、リフトオフ法によりＳｉＯ_２と共に、ｐ型コンタクト層上（更にはｎ型コンタクト層上）にあるＺｒＯ_２を除去する。これにより、ストライプ状凸部の上面は露出され、凸部の側面はＺｒＯ_２で覆われた構造となる。
【０１２５】
（ｐ電極）
次に、ｐ型コンタクト層上の凸部最表面にｐ電極１６を形成した。このｐ電極は、Ｎｉ／Ａｕからなる。電極形成後、それぞれを酸素：窒素が１：９９の割合の雰囲気中で、６００℃でアニーリングすることで、ｐ電極を合金化し、良好なオーミック特性を得る。
【０１２６】
（第２の絶縁膜）
次に、Ｓｉ酸化物（主としてＳｉＯ_２）とＴｉ酸化膜（ＴｉＯ_２）の多層膜からなる第２の絶縁膜２３をλ／４ｎの膜厚で２ペア（４層）の条件で、エッチングされた底面及び側面に形成することでミラーを形成した。このときｐパッド電極は露出するようにしておく。
【０１２７】
（ｐパッド電極）
次に、第１の絶縁膜を介してストライプ状凸部上面のｐ電極と電気的に接続する、Ｔｉ／Ｐｔ／Ａｕからなるｐパッド電極２４を形成した。
【０１２８】
（接合層）
次に、ｐパッド電極の上に第１の接合層１７１を形成した。本発明の半導体レーザ素子の第１の接合層は、第１の共晶層からなり、各層は、ｐ型半導体層側からＳｎ／Ａｕの順に膜厚３００００Å／１０００Åで形成した。
他方、導電性基板を用意する。膜厚が２００μｍでありＣｕ２０％、Ｗ８０％から成る導電性基板の表面に第２の接合層１７２をＴｉ／Ｐｔ／Ａｕの順に膜厚２０００Å／３０００Å／１２０００Åで形成した。
次に前記第１の接合層１７１と、導電性基板の第２の接合層１７２とを接合させて、両者を貼り合わせた。２４０℃でプレス圧力をかけた。ここで共晶形成層が形成される。その後、研削によってサファイア基板を除去後、露出したｎ型コンタクト層をＫＯＨ及びコロイダルシリカ（Ｋ_２ＳｉＯ_３）を用いてケミカルポリッシュ研磨して面荒れを無くした。
次に前記ｎ型コンタクト層上にｎ電極１９をＷ−Ｓｉ／Ｐｔ／Ａｕの順に膜厚２００Å／２０００Å／６０００Åで形成した。その後、導電性基板を１００μｍまで研磨した後、導電性基板の裏面にＴｉ／Ｐｔ／Ａｕを１０００Å／２０００Å／３０００Åで成膜した後、ダイシングを行って素子を分離した。
【０１２９】
図６は、得られた窒化物半導体レーザ素子の構造を示す模式断面図である。
素子は、導電性基板１８上に、接合層１７、第１の絶縁膜２２を介してｐ電極１６と電気的に接続するｐパッド電極２４、ｐ電極１６、窒化物半導体から成る積層体１２、そしてｎ電極１９が順次積層され、ｐ電極１６とｎ電極１９とが対向するように配置された構造を有している。さらに、積層体１２はそのエッチングされた側面に、ミラーを形成する第２の絶縁膜２３を有している。なお、接合層１７は、導電性基板１８と積層体１２とを接合する役割を果たすものであり、第１の接合層１７１と第２の接合層１７２とが一体化して構成されている。
【０１３０】
以上のようにして得られる窒化物半導体レーザ素子は、従来のｎ電極にＴｉ／Ａｌ／Ｔｉ／Ｐｔ／Ａｕを用いたときと比べてしきい値電圧が低下し、ｎ電極がｎ型コンタクト層と良好なオーミック接触が得られていることが確認された。
【０１３１】
【発明の効果】
以上述べたように、本発明の窒化物半導体素子は、ｐ電極とｎ電極とが対向配置された構造を有し、ｎ型不純物を含む合金層を有するｎ電極を、その合金層がｎ型窒化物半導体層の（０００−１）面に接するように形成し、ｎ電極が（０００−１）面と良好なオーミック接触を得られるようにしたので、素子の小型化が可能で、放熱性に優れ、発光出力の高い素子を提供することが可能となる。
【図面の簡単な説明】
【図１】本発明に係る窒化物半導体素子の構造の一例を示す模式断面図である。
【図２】本発明に係る窒化物半導体素子の製造方法の一例を示す模式断面図（１）である。
【図３】本発明に係る窒化物半導体素子の製造方法の一例を示す模式断面図（２）である。
【図４】本発明に係る窒化物半導体素子の製造方法の一例を示す模式断面図（３）である。
【図５】本発明に係る窒化物半導体素子の製造に用いる窒化物半導体の積層体の構造の一例を示す模式断面図である。
【図６】本発明に係る窒化物半導体レーザ素子の構造の一例を示す模式断面図である。
【符号の説明】
１ 成長用基板、２，１２ 積層体、３，１３ ｎ型窒化物半導体層、３１ａバッファ層、３１ｂ 高温成長層、３２ 下地層、３３ ｎ型クラッド層、３３１ ディンプル、３４ ｎ型コンタクト層、３５ ｎ型第１多層膜層、３６ ｎ型超格子多層膜層、４，１４ 活性層、５，１５ ｐ型窒化物半導体層、５１ｐ型クラッド層、５２ ｐ型コンタクト層、５３ ｐ型低濃度ドープ層、６，１６ ｐ電極、７，１７ 接合層、７１，１７１ 第１の接合層、７２，１７２第２の接合層、８，１８ 導電性基板、９，１９ ｎ電極、１０ 分離溝、２０ ｐ側保護膜、２１ ｎ側保護膜、２２ 第１の絶縁膜、２３ 第２の絶縁膜、２４ ｐパッド電極。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a light emitting element such as a light emitting diode element (LED) and a laser diode element (LD), a light receiving element such as a solar cell and an optical sensor, or a nitride semiconductor (In) used for an electronic device such as a transistor and a power device._x Al_y Ga_1-xy The present invention relates to a nitride semiconductor device using N, 0 ≦ x, 0 ≦ y, x + y ≦ 1) and a method of manufacturing the same.
[0002]
[Prior art]
It has been demonstrated that sapphire is desirable as a substrate for growing a highly efficient nitride semiconductor light emitting device because of its stability in a high temperature ammonia atmosphere in the epitaxial growth step. Specifically, nitride semiconductor elements grown on sapphire substrates are used for high-brightness blue LEDs, pure green LEDs, and LDs (laser diodes), and are used for full-color displays, signal displays, image scanners, optical disks, and the like. Media such as a DVD that stores a large amount of information such as a light source for communication; a light source for communication; or a printing device. Further, application to electronic devices such as a field effect transistor (FET) is also expected.
[0003]
Although a nitride semiconductor is a promising semiconductor material, it is difficult to manufacture a bulk single crystal. Therefore, at present, a heteroepitaxy technique for growing GaN on a heterogeneous substrate such as sapphire or SiC by using metal organic chemical vapor deposition (MOCVD) is widely used. In particular, when a sapphire substrate is used, a method of forming AlGaN as a buffer layer on a sapphire substrate at a low temperature of about 600 ° C. and then growing a nitride semiconductor layer thereon is used. Thereby, the crystallinity of the nitride semiconductor layer was improved.
[0004]
However, sapphire is an insulator having poor thermal conductivity, which results in the device having a limited structure. For example, in the case of a conductive substrate such as GaAs or GaP, one electrode can be provided on the top surface of the semiconductor device and another electrode can be provided on the bottom surface, but the light emitting element grown on sapphire has a top surface. Two electrodes will be provided on the same surface. Therefore, when an insulating substrate such as sapphire is used, the effective light emitting area in the same substrate area is reduced as compared with the conductive substrate. Furthermore, when an insulator substrate is used, the number of elements (chips) that can be obtained from a wafer having the same φ is small.
[0005]
In addition, there are face-up type and face-down type nitride semiconductor devices using an insulating substrate such as sapphire. Since these devices have both electrodes on the same surface, the current density locally increases and the device (chip) Generates heat. Further, in the wire bonding step for the electrodes, since wires are required for both the pn electrodes, the chip size increases and the chip yield decreases. Further, sapphire has a high hardness and a hexagonal crystal structure. Therefore, when sapphire is used as a growth substrate, the sapphire substrate must be separated into chips by scribing, and the number of manufacturing steps must be increased as compared with other substrates.
[0006]
On the other hand, an element having a structure in which a p-electrode and an n-electrode are opposed to each other has been proposed. For example, inPatent Document 2, an n-electrode made of Ti / Al is formed on the back surface of an n-type GaN substrate, and a p-electrode made of Ni / Au is formed on the surface of a p-type contact layer made of p-type GaN. A nitride semiconductor device to be formed is described. Further, inPatent Document 3, in a nitride semiconductor crystal in which a gallium nitride layer is laminated on a sapphire substrate, the sapphire substrate and the GaN buffer layer are ground and removed, an n-electrode is formed on the exposed n-type GaN, and a p-type A semiconductor light emitting device chip in which an electrode and an n-type electrode are formed on opposite end faces is described. By arranging the p-electrode and the n-electrode to face each other, it can be expected that the current distribution can be made uniform and the heat generation of the element can be suppressed.
[0007]
Patent Document 2 describes that a Ti / Al electrode is used as an n-electrode of an element in which the p-electrode and the n-electrode are arranged to face each other. This Ti / Al electrode is, for example, disclosed inPatent Document 3 as an electrode capable of obtaining ohmic contact with an n-type gallium nitride-based compound semiconductor layer, made of an alloy of titanium and aluminum, or laminated with titanium and aluminum. As described in the description of the electrode composed of the multilayer film, the n-electrode in a device in which a p-electrode and an n-electrode are formed on the same surface is typical. Other typical n-electrodes include W / Al electrodes.
[0008]
[Patent Document 1]
JP-A-7-45867
[Patent Document 2]
JP-A-2000-340892
[Patent Document 3]
JP-A-11-238913
[0009]
[Problems to be solved by the invention]
However, even when the above-mentioned Ti / Al electrode is used as the n-electrode of the element having the structure in which the p-electrode and the n-electrode are arranged to face each other, the contact resistance is large and good ohmic characteristics cannot be obtained, so that the element has a structure where the electrodes are opposed to each other. There has been a problem that the characteristics expected of the element cannot be sufficiently obtained.
[0010]
Therefore, the present invention solves the above problem, and provides a nitride semiconductor device having a structure in which a p-electrode and an n-electrode are arranged to face each other and having an n-electrode capable of obtaining good ohmic characteristics, and a method of manufacturing the same. It was aimed at.
[0011]
[Means for Solving the Problems]
In order to solve the above-mentioned problems, a nitride semiconductor device of the present invention has a structure in which a p-electrode is formed on one main surface of a stacked body made of a nitride semiconductor, and an n-electrode is formed on the other main surface. In the nitride semiconductor element arranged to face each other, the other main surface is the (000-1) plane of the n-type nitride semiconductor layer, and the n electrode is in contact with the (000-1) plane. It has an alloy layer containing an n-type impurity.
[0012]
According to the present invention, by forming an n-electrode having an alloy layer containing an n-type impurity such that the alloy layer is in contact with the (000-1) plane of the n-type nitride semiconductor layer, a conventional Ti / Al An n-electrode having good ohmic contact with the (000-1) plane, which was difficult with an electrode, can be obtained. Although the reason for this is not clear, the following may be considered.
GaN having a wurtzite crystal structure is asymmetric in the c-axis direction, and has a Ga plane (0001) (hereinafter, referred to as + c plane) and an N plane (000-1) (hereinafter, referred to as -c plane). N atoms are arranged on the surface of the −c plane. A conventional n-electrode, for example, a Ti / Al electrode is formed on a + c plane, whereas an n-electrode of the present invention is formed on a −c plane. The n-type impurity in the alloy layer is bonded to the dangling bond of the exposed N atom on the −c plane and changes to stable, for example, SiN. The n-type impurity is originally easily taken into the crystal lattice of the nitride semiconductor, and can react with N atoms on the surface to such an extent that the crystal lattice is not broken. Thereby, it is considered that the carrier concentration near the surface of the GaN layer (several atomic layers) becomes higher than that in the GaN layer, the contact resistance is reduced, and the ohmic characteristics are improved.
In the device of the present invention, the contact resistance can be reduced in the device in which both electrodes are arranged to face each other, so that the electrode area can be reduced, and thus the device can be further miniaturized. In addition, since the contact resistance is reduced, the current distribution is made uniform, and the heat generation of the element can be suppressed. In the case of a light emitting element, the current flows through the entire light emitting layer, and the light emission becomes more uniform and high intensity. Can be done. Since the electrodes are arranged to face each other, it goes without saying that a short circuit between the p-electrode and the n-electrode can be prevented.
[0013]
In the device of the present invention, the same n-type impurity contained in the alloy layer can be used as the n-type impurity contained in the n-type nitride semiconductor layer. Thereby, good ohmic contact can be obtained.
[0014]
In the device of the present invention, Si or Ge can be used as the n-type impurity. Furthermore, at least one metal selected from the group consisting of Al, Ag, Ti, Mo, Nb, Ta, Hf, Pt and W can be used as the metal constituting the alloy layer.
[0015]
Further, the element of the present invention can use a laminate in which the above laminate has a conductive substrate joined by a joining layer formed in contact with a p-electrode. Since the device has the conductive substrate, the heat dissipation of the device can be improved.
[0016]
The device of the present invention can be manufactured, for example, by the following manufacturing method. That is, a method of manufacturing a nitride semiconductor device in which a p-electrode, a laminate including a plurality of nitride semiconductor layers, and an n-electrode are laminated on one main surface of a conductive substrate having two opposing main surfaces And growing at least an n-type nitride semiconductor layer, an active layer, and a p-type nitride semiconductor layer on one main surface of an insulating growth substrate having two opposing main surfaces. To form a bonding laminate, and to provide a first bonding layer made of one or more metal layers on the p-type nitride semiconductor layer, and to form one or more layers on one main surface of the conductive substrate. A second bonding layer made of a metal layer is provided, the first bonding layer and the second bonding layer are opposed to each other, and the bonding laminate and the conductive substrate are bonded by heating and pressure bonding. The insulating growth substrate of the stack is removed to expose the n-type nitride semiconductor layer, and the n-type impurity is removed. And forming an n-electrode having an alloy layer in contact with the n-type nitride semiconductor layer formed by the exposed include.
[0017]
Further, in the manufacturing method of the present invention, the first bonding layer and the second bonding layer have a first eutectic forming layer and a second eutectic forming layer, respectively. Can be formed by diffusing the metals constituting the eutectic forming layer.
[0018]
Further, in the manufacturing method of the present invention, Ga in contact with one main surface of the insulating growth substrate is provided._e Al_1-e An underlayer including a buffer layer made of N (0 <e ≦ 1) and a high-temperature growth layer made of either undoped GaN or GaN doped with an n-type impurity can be provided.
[0019]
In particular, in a nitride semiconductor device in the ultraviolet region of 380 nm or less, Ga is in contact with one main surface of the growth substrate._e Al_1-e An underlayer including a buffer layer made of N (0 <e ≦ 1) and a high-temperature growth layer made of either undoped GaN or GaN doped with an n-type impurity can be provided. The underlayer has the effect of improving the crystallinity of the nitride semiconductor grown thereon. Furthermore, by growing this layer of a high-temperature growth layer made of either undoped GaN or GaN doped with an n-type impurity, the crystallinity of the nitride semiconductor layer grown thereon can be greatly improved. . In order to obtain a nitride semiconductor device having good crystallinity, it is necessary to grow a GaN layer at a high temperature on a growth substrate and further on a buffer layer. Even if an active layer or the like is grown without growing this layer, the crystallinity is very poor, and in a nitride semiconductor light emitting device or the like, the light emission output is very weak and not practical.
[0020]
By providing a high-temperature growth layer made of GaN in this way, a nitride semiconductor device having good crystallinity can be obtained. A part of the light is absorbed by the GaN layer, and the light output decreases. In the present invention, after bonding the conductive substrate, the growth substrate and the underlying layer, GaN, are removed, so that the self-absorption is maintained while the crystallinity of the nitride semiconductor constituting the device is maintained well. It can be suppressed.
[0021]
Further, in the manufacturing method of the present invention, after removing the insulating growth substrate, the buffer layer and the high-temperature growth layer can be removed.
[0022]
Further, in the manufacturing method of the present invention, in the removing step, the entire surface of the other main surface of the growth substrate can be irradiated with an electromagnetic wave to remove the growth substrate and the underlayer.
[0023]
According to the manufacturing method of the present invention, a coating layer containing a fluorescent substance can be formed on at least a part of the surface of the nitride semiconductor device. Further, the light-emitting element of the present invention is formed by forming a coating layer containing a fluorescent substance that absorbs light from the light-emitting element and emits light having a wavelength different from the light on at least a part of the surface of the light-emitting element. Can be.
[0024]
In the device of the present invention, in particular, in the light emitting device, the nitride semiconductor device formed by bonding to the conductive substrate has an active layer of Al._a In_b Ga_1-ab By forming a coating layer containing a fluorescent substance that emits light of a different wavelength by absorbing a part or all of the light from N (0 ≦ a ≦ 1, 0 ≦ b ≦ 1, a + b ≦ 1). And can emit light of various wavelengths. In particular, when YAG is contained, white light can be emitted, and applications such as a light source for illumination are greatly expanded.
[0025]
Further, as for a fluorescent substance which emits light of different wavelengths by absorbing part or all of light, materials which absorb visible light and emit different light are limited, and there is a problem in material selectivity. However, there are so many materials that absorb ultraviolet light and emit different light, and the material can be selected according to various uses. One of the factors that can be selected for the material is that a fluorescent substance that absorbs ultraviolet light has higher light conversion efficiency than visible light conversion efficiency. Particularly in the case of white light, the possibility is further expanded, such as obtaining white light having high color rendering properties. The present invention provides a nitride semiconductor light emitting device that emits light in an ultraviolet region, a nitride semiconductor light emitting device having little self-absorption, and a white light emitting device having extremely high conversion efficiency can be obtained by coating with a fluorescent substance. Can be.
[0026]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a schematic sectional view showing an example of the structure of the nitride semiconductor device according to the present invention. In the element, abonding layer 7, a p-electrode 6, alaminate 2 made of a nitride semiconductor, and an n-electrode 9 are sequentially laminated on aconductive substrate 8, and are arranged such that the p-electrode 6 and the n-electrode 9 face each other. The p-side protection film 20 and the n-side protection film 21 are formed on the p-electrode 6 and the n-electrode 9 except for the exposed surfaces. Here, thelaminate 2 has a structure in which a p-typenitride semiconductor layer 5, anactive layer 4, and an n-typenitride semiconductor layer 3 having adimple 331 on an exposed surface are sequentially laminated from the p-electrode 6 side. ing. Note that thebonding layer 7 has a role of bonding theconductive substrate 8 and thestacked body 2, and is configured by integrating thefirst bonding layer 71 and thesecond bonding layer 72.
[0027]
More specifically, the surface of the n-typenitride semiconductor layer 3 has an exposed −c plane, and the n-electrode 9 has an alloy layer (not shown) containing an n-type impurity in contact with the −c plane. I have. Here, as the n-type impurity, a known substance used for a nitride semiconductor can be used, and examples thereof include C, Si, Ge, Se, and S. Among them, the use of Si is preferable because a GaN layer having a high carrier concentration can be formed near the surface.
[0028]
Further, the metal forming the alloy layer is a metal forming an alloy with the n-type impurity, for example, at least one selected from the group consisting of Al, Ag, Ti, Mo, Nb, Ta, Hf, Pt and W. One type of metal can be used. A preferred composition of the alloy layer is W-Al-Si, W-Si, and more preferably W-Si, and by using these, an alloy containing Si is easily formed. Furthermore, W_x Si_1-x In this case, it is preferable that 0.3 ≦ x <1. This is because if x is smaller than 0.3, the n-electrode tends to peel off.
[0029]
The n-electrode is preferably a multilayer film in which one or more metal layers are further laminated on the above-mentioned alloy layer. For example, Pt / Au, W / Au, Ti / Au, Ni / Au, etc. It is preferable to form a metal multilayer film. When the alloy layer contains Al, Al is easily diffused. Therefore, a diffusion barrier layer of Ti or the like as a layer for preventing the diffusion of Al is included in the metal multilayer film layer closest to the alloy layer. Most preferably, the structure including the alloy layer is W-Si / Pt / Au. The n-electrode can be manufactured by forming one or more metal layers on an alloy layer or an alloy-forming layer by a vapor deposition method or a sputtering method to form a multilayer film, and then annealing. Further, the thickness of the n-electrode is preferably 0.1 to 1.5 μm.
[0030]
Hereinafter, a method for manufacturing a nitride semiconductor light emitting device according to the present invention will be described. 2 to 4 are schematic cross-sectional views illustrating an example of a manufacturing process of the nitride semiconductor light emitting device according to the present invention. Anunderlayer 32 composed of abuffer layer 31a and a high-temperature growth layer 31b is formed on the surface of the growth substrate 1 (FIG. 2A). Next, an n-typenitride semiconductor layer 3 is formed by laminating an n-type cladlayer 33 on theunderlayer 32, and anactive layer 4 and a p-type nitride comprising a p-type cladlayer 51 and a p-type contact layer 52 The semiconductor layers 5 are sequentially laminated (FIG. 2A).
[0031]
Next, a p-electrode 6 is formed on the p-type contact layer 52 (FIG. 2B). Here, after forming the p-electrode 6 on the p-type contact layer 52, an annealing process for obtaining ohmic contact is performed. Further, an insulative p-sideprotective film 20 is formed so as to cover other than the exposed surface of the p-electrode 6.
[0032]
Next, afirst bonding layer 71 made of one or more metal layers is formed on the p-electrode 6 (FIG. 2C). On the other hand, asecond bonding layer 72 made of one or more metal layers is formed on the surface of the conductive substrate 8 (FIG. 2C).
[0033]
Next, theconductive substrate 8 is stacked on thegrowth substrate 1 such that thefirst bonding layer 71 and thesecond bonding layer 72 face each other, and are bonded by heating and pressing (FIG. 3D). ). Here, thefirst bonding layer 71 and thesecond bonding layer 72 are integrated at the time of bonding to form thebonding layer 7.
[0034]
Next, thegrowth substrate 1 bonded to theconductive substrate 8 is set on a polishing machine, thegrowth substrate 1 is wrapped, thegrowth substrate 1 and theunderlayer 32 are removed, and the n-type cladding layer 33 is exposed. (FIG. 3E). Then, the surface of the n-type cladding layer 33 is, for example, wet-etched to expose the −c plane.
[0035]
Next, in order to improve the light extraction efficiency, the exposed surface of the n-type cladding layer 33 is masked with a predetermined pattern of resist, and is etched by RIE to form adimple 331 having an uneven surface on the surface of the n-type cladding layer 33. (FIG. 4F). This step can be omitted.
[0036]
Next, a predetermined pattern ofSiO 2 is formed on the exposed surface of the n-type₂ A mask is formed, and anisolation groove 10 for element isolation is formed (FIG. 4G).
[0037]
Next, on the n-type cladding layer 33, a multilayer film including an n-type impurity and a metal forming an alloy with the n-type impurity is formed, and annealed to form an n-electrode 9, and further, the n-electrode 9 is exposed. An insulating n-sideprotective film 21 is formed so as to cover other than the surface (FIG. 4H). Then, the elements are separated into chips by dicing (FIG. 4 (i)).
[0038]
In the method of the present invention, the growth substrate includes sapphire and spinel (MgAl) having any one of C-plane, R-plane and A-plane as a main surface.₂ O₄ And an oxide substrate lattice-matched with a nitride semiconductor, and sapphire and spinel are preferred. Further, it is preferable to use an off-angle growth substrate. In this case, the crystallinity of the underlying layer made of gallium nitride can be improved by using a step-off angle.
[0039]
The growth substrate used for the nitride semiconductor light emitting device of the present invention preferably has dimples having irregularities on the growth surface. It is preferable that the nitride semiconductor layer be grown on the growth substrate of the dimple having the uneven shape because the nitride semiconductor layer having small crystal defects can be grown by facet growth. More specifically, the dimples are preferably formed so that at least the steps of the concave portions are 5 nm or more, and in particular, the presence of flat surfaces in the concave portions and the convex portions facilitates smoothing of the active layer. When the active layer has irregularities, the yield in the light emission characteristics is deteriorated.
[0040]
In the case where a nitride semiconductor layer is stacked over a growth substrate, a nitride semiconductor with improved crystallinity can be obtained by growing an epitaxially overgrown (ELOG) layer over the base layer. Specifically, a base layer was grown on a growth substrate, a plurality of stripe-shaped masks were formed on the base layer, and nitride semiconductors were selectively grown from openings of the masks. A nitride semiconductor layer (lateral growth layer) formed by growth is formed. Since the threading dislocation is reduced in the lateral growth layer, the crystallinity of the nitride semiconductor formed on the lateral growth layer can be improved.
[0041]
As the growth substrate, it is preferable to use a substrate in which the main surface of the material to be the growth substrate is off-angled, and further a substrate in which the main surface is stepped off-angled. When a substrate with an off-angle is used, three-dimensional growth of the surface is not observed, and step growth appears, and the surface tends to be flat. Furthermore, if the direction (step direction) along the step of the sapphire substrate that is off-angled in a step shape is formed perpendicular to the A-plane of the sapphire, the step surface of the nitride semiconductor is oriented in the laser cavity direction. This is preferable because laser light is less likely to be irregularly reflected due to surface roughness.
[0042]
Further, the conductive substrate may be any conductive substrate material. For example, a semiconductor substrate made of a semiconductor such as Si or SiC, a single metal substrate, or two types having a non-solid solution or a small solid solution limit mutually. Although a metal substrate made of a composite of the above metals can be used, it is preferable to use a metal substrate. This is because the metal substrate has better mechanical properties than the semiconductor substrate, is easily elastically deformed, and further easily plastically deformed, and is hard to crack. Further, the metal substrate includes at least one metal selected from highly conductive metals such as Ag, Cu, Au, and Pt, and one metal selected from metals with high hardness such as W, Mo, Cr, and Ni. Any of the above metals can be used. Further, it is preferable to use a Cu-W or Cu-Mo composite as the metal substrate. This is because Cu has high thermal conductivity and has excellent heat dissipation. Furthermore, in the case of a Cu-W composite, the Cu content x is 0 <x ≦ 30% by weight, and in the case of a Cu—Mo composite, the Cu content x is 0 <x ≦ 50% by weight. Is preferred. Further, a composite of metal and ceramic such as Cu-diamond can be used. In addition, the thickness of the conductive substrate is preferably 50 to 500 μm in order to enhance heat dissipation.
[0043]
Further, it is preferable that the first bonding layer has at least an ohmic contact with the p-type nitride semiconductor layer and has a p-electrode having high reflectance in contact with the p-type nitride semiconductor layer. Any of Rh, Ag, Ni / Au, Ni / Au / Rh and Rh / Ir, more preferably Rh / Ir can be used for the p-electrode. Here, since the p-electrode is formed on the p-type nitride semiconductor layer having higher resistivity than the n-type nitride semiconductor layer, it is preferable to form the p-electrode almost on the entire surface of the p-type nitride semiconductor layer. In addition, the thickness of the p electrode is preferably 0.05 to 0.5 μm.
[0044]
Further, it is preferable to form an insulating protective film on the exposed surface of the p-type nitride semiconductor layer on which the p-electrode of the first bonding layer is formed. The material of this protective film is SiO₂ , Al₂ O₃ , ZrO₂ , TiO₂ , Ta₂ O₅ , Nb₂ O₅ , MgF₂ , SiN, etc., which are formed in a single layer or a multilayer. In the case of forming a multilayer, it is preferable to repeatedly form the nitride semiconductor layer side so that the refractive index becomes relatively (low refractive index / high refractive index). The reflection is performed by adjusting the thickness of the single-layer film and the multilayer film. If the film thickness is not adjusted to reflect the light from the active layer, a metal film having a high reflectivity such as Al, Ag, and Rh may be formed on the protective film. With these configurations, the light extraction efficiency can be improved.
[0045]
In addition, a first eutectic forming layer is provided on the p-electrode of the first bonding layer, and a second eutectic forming layer is provided on the main surface of the conductive substrate in the second bonding layer. Is preferred. The first and second eutectic forming layers are layers that diffuse with each other at the time of joining to form a eutectic, and are each made of a metal such as Au, Sn, Pd, and In. The combination of the first and second eutectic layers is preferably Au-Sn, Sn-Pd, or In-Pd. More preferably, the combination is such that Sn is used for the first eutectic layer and Au is used for the second eutectic layer.
[0046]
In addition, it is preferable to provide an adhesion layer and a barrier layer from the p-electrode side between the first eutectic forming layer of the first bonding layer and the p-electrode. The adhesion layer is a layer that ensures high adhesion between the electrode and the p-electrode, and is preferably made of any one of Ti, Ni, W, and Mo. The barrier layer is a layer that prevents the metal constituting the first eutectic forming layer from diffusing into the adhesion layer, and is preferably Pt or W. In order to further prevent the metal of the first eutectic layer from diffusing into the adhesion layer, an Au film having a thickness of about 0.3 μm is provided between the barrier layer and the first eutectic layer. It may be formed. Note that the above-described adhesion layer, barrier layer, and Au film are preferably provided between the second eutectic layer and the conductive substrate.
[0047]
The temperature at which the bonding laminate and the conductive substrate are heated and pressed is preferably from 150 ° C to 500 ° C, more preferably from 150 ° C to 350 ° C. By setting the temperature to 150 ° C. or higher, diffusion of the metal in the eutectic forming layer is promoted, a eutectic having a uniform density distribution is formed, and the adhesion between the bonding laminate and the conductive substrate can be improved. If the temperature is higher than 500 ° C., the metal of the eutectic forming layer diffuses to the barrier layer and further to the adhesion layer, and good adhesion cannot be obtained.
[0048]
In addition, in order to remove the growth substrate after bonding the conductive substrate, polishing, etching, electromagnetic wave irradiation, or a method combining these methods can be used. The electromagnetic wave irradiation uses, for example, a laser as the electromagnetic wave, and after bonding the conductive substrate, irradiates the laser to the entire surface of the growth substrate on which the underlayer is not formed, and decomposes the underlayer to form the substrate with the growth substrate. The underlying layer can be removed. Further, after removing the growth substrate and the underlying layer, the exposed surface of the nitride semiconductor layer is subjected to a CMP treatment to expose a desired film. This makes it possible to remove the damaged layer and adjust the thickness and surface roughness of the nitride semiconductor layer.
[0049]
In addition, the following method can also be used for electromagnetic wave irradiation. That is, a base layer made of a nitride semiconductor is formed on a growth substrate, and then the base layer is partially etched to the growth substrate to form irregularities. Then, ELOG growth is performed on the irregular base layer. To form a lateral growth layer. Next, an n-type nitride semiconductor layer, an active layer, and a p-type nitride semiconductor layer are sequentially formed on the lateral growth layer, and then a conductive substrate is bonded on the p-type nitride semiconductor layer. Next, the entire surface of the growth substrate on which the underlayer is not formed is irradiated with a laser to decompose the underlayer, whereby the growth substrate and the underlayer can be removed. According to this method, the N generated by the decomposition of the nitride semiconductor upon irradiation with an electromagnetic wave is used.₂ The gas spreads into the voids formed between the irregularities and the lateral growth layer, thereby preventing cracking of the growth substrate due to gas pressure, and further preventing scuffing of the underlayer caused by the cracking, A nitride semiconductor substrate having good state and crystallinity can be obtained. In addition, since the working process can be simplified as compared with the method using polishing, the effect of improving the yield can be obtained.
[0050]
Further, after removing the growth substrate, the exposed surface of the n-type nitride semiconductor layer may be formed with irregularities (dimple processing) by RIE in order to improve light extraction efficiency. The cross-sectional shape of the unevenness can be a mesa shape or an inverted mesa shape, and the planar shape can be an island shape, a lattice shape, a rectangular shape, a circular shape, or a polygonal shape.
[0051]
Also, theSiO 2 is covered so as to cover the exposed surface other than the n-electrode.₂ , Al₂ O₃ , ZrO₂ , TiO₂ , Si₃ N₄ , MgF₂ , Nb₂ O₅ , Ta₂ O₅ Is formed. This layer is a single layer or a multilayer, and is an anti-reflection coating (AR coating) film which does not reflect light.
[0052]
The size and shape of the p-electrode and the n-electrode are not particularly limited as long as the p-electrode is formed on one main surface of the nitride semiconductor element and the n-electrode is formed on the other main surface. Preferably, the size and shape are not particularly limited as long as the two electrodes are opposed to each other so as not to overlap each other when viewed from the lamination direction of the nitride semiconductor layers. Thus, in the case of the face-down structure, emitted light can be efficiently extracted without being blocked by the n-electrode. For example, when the p-electrode is formed on almost the entire surface of the p-type nitride semiconductor layer, the n-electrode may be formed at two or four corners of the n-type nitride semiconductor layer, It may be formed, or may be formed in a grid at the corner.
[0053]
Hereinafter, a specific configuration of the nitride semiconductor device according to the present embodiment will be described with reference to FIGS.
In the present invention, the n-type nitride semiconductor layer, the active layer, and the p-type nitride semiconductor layer are all made of a nitride semiconductor, and are preferably made of Al._x In_y Ga_1-xy N (0 ≦ x, 0 ≦ y, x + y ≦ 1). In addition, each layer is made of Al_x In_y Ga_1-xy N (0 ≦ x, 0 ≦ y, x + y <1), that is, at least one layer of a nitride semiconductor containing Ga. The n-type nitride semiconductor layer and the p-type nitride semiconductor layer include a plurality of layers and have at least a layer functioning as a cladding layer. Further, the n-type nitride semiconductor layer has a buffer layer for epitaxially growing the nitride semiconductor layer on the substrate, on a bonding surface with the substrate. The active layer may have either a single quantum well structure or a multiple quantum well structure, and preferably has a multiple quantum well structure in which a well layer and a barrier layer are repeatedly stacked. When the nitride semiconductor light emitting device of the present invention is formed as a laser device, a light guide layer is further provided between the active layer and the cladding layer.
In the case of obtaining a nitride semiconductor light emitting device emitting light at 380 nm or less, a light emitting device with high luminous efficiency can be obtained by forming from a base layer to a p-type contact layer as follows.
[0054]
(Underlayer)
Thebase layer 32 can be composed of at least one or more nitride semiconductors. It is preferable to configure the following.
[0055]
As thebuffer layer 31a, Ga_i Al_1-i The crystallinity of the nitride semiconductor grown on the buffer layer is improved by using a nitride semiconductor composed of N (0 <i ≦ 1), preferably having a small Al content, and more preferably using GaN. The buffer layer preferably has a thickness of 0.002 to 0.5 μm, more preferably 0.005 to 0.2 μm, and still more preferably 0.01 to 0.02 μm. The growth temperature of the buffer layer is preferably from 200 to 900C, more preferably from 400 to 800C.
[0056]
As the hightemperature growth layer 31b, undoped GaN or GaN doped with an n-type impurity can be preferably used. The thickness of the high-temperature growth layer is at least 500 °, more preferably at least 5 μm, further preferably at least 10 μm. The growth temperature of the high temperature growth layer is 900 to 1100 ° C, preferably 1050 ° C or higher.
[0057]
(N-type cladding layer)
The n-type cladding layer 33 has a composition that is larger than the band gap energy of theactive layer 4 and is not particularly limited as long as carriers can be confined in theactive layer 4._j Ga_1-j N (0 <j <0.3) is preferred. Here, more preferably, 0.1 <j <0.2. The thickness of the n-type cladding layer is not particularly limited, but is preferably 0.01 to 0.1 μm, and more preferably 0.03 to 0.06 μm. The n-type impurity concentration of the n-type cladding layer is not particularly limited, but is preferably 1 × 10¹⁷ ~ 1 × 10²⁰ / Cm³ , More preferably 1 × 10¹⁸ ~ 1 × 10¹⁹ / Cm³ It is. Further, in the present invention, when removing the GaN of the growth substrate, the underlayer, and the high-temperature growth layer after bonding the conductive substrate, a certain film thickness is required, and in that case, 1 μm to 10 μm, Preferably, it is 1 μm to 5 μm.
[0058]
(Active layer)
Theactive layer 4 used in the present invention includes at least Al_a In_b Ga_1-ab A well layer composed of N (0 ≦ a ≦ 1, 0 ≦ b ≦ 1, a + b ≦ 1);_c In_d Ga_1-cd A barrier layer made of N (0 ≦ c ≦ 1, 0 ≦ d ≦ 1, c + d ≦ 1). More preferably, the well layer and the barrier layer are each made of Al_a In_b Ga_1-ab N (0 <a ≦ 1, 0 <b ≦ 1, a + b <1) and Al_c In_d Ga_1-cd N (0 <c ≦ 1, 0 ≦ d ≦ 1, c + d <1). The wavelength in the active layer is 380 nm or less, and specifically, the band gap energy of the well layer is 380 nm or less.
[0059]
The nitride semiconductor used for the active layer may be any of non-doped, n-type impurity-doped, and p-type impurity-doped. Preferably, the light-emitting element is formed by using a non-doped or undoped or n-type impurity-doped nitride semiconductor. High output can be achieved. More preferably, the output and luminous efficiency of the light emitting element can be increased by undoping the well layer and doping the barrier layer with n-type impurities.
[0060]
(P-type cladding layer)
The p-type cladding layer 52 is not particularly limited as long as it has a composition larger than the band gap energy of theactive layer 4 and can confine carriers in theactive layer 4._k Ga_1-k N (0 ≦ k <1) is used._k Ga_1-k N (0 <k <0.4) is preferred. Here, more preferably, 0.15 <k <0.3. The thickness of the p-type cladding layer is not particularly limited, but is preferably 0.01 to 0.15 μm, more preferably 0.04 to 0.08 μm. The p-type impurity concentration of the p-type cladding layer is 1 × 10¹⁸ ~ 1 × 10²¹ / Cm³ , 1 × 10¹⁹ ~ 5 × 10²⁰ cm³ It is. When the p-type impurity concentration is in the above range, the bulk resistance can be reduced without lowering the crystallinity.
[0061]
(P-type contact layer)
The p-type contact layer 51 is made of Al_f Ga_1-f N (0 ≦ f <1) is used._f Ga_1-f By setting N (0 <f <0.3), a good ohmic contact with theohmic electrode 6 becomes possible. The p-type impurity concentration is 1 × 10¹⁷ / Cm³ The above is preferable.
[0062]
Further, it is preferable that the p-type contact layer has a composition gradient in which the p-type impurity concentration is high on the conductive substrate side and the mixed crystal ratio of Al is small. In this case, the composition gradient may change the composition continuously or may change the composition discontinuously and stepwise. For example, a p-type contact layer is in contact with a p-electrode, a first p-type contact layer having a high p-type impurity concentration and a low Al composition ratio, and a second p-type contact having a low p-type impurity concentration and a high Al composition ratio. It can also be composed of layers. Good ohmic contact can be obtained by the first p-type contact layer, and self-absorption can be prevented by the second p-type contact layer.
[0063]
The composition of the first p-type contact layer is Al_g Ga_1-g N (0 ≦ g <0.05) is preferable, and g is more preferably 0 <g <0.01. When the Al composition ratio is within the above range, even if a p-type impurity is doped at a high concentration, inactivation of the impurity can be prevented, and a good ohmic contact can be obtained. The p-type impurity concentration of the first p-type contact layer is preferably 1 × 10¹⁹ ~ 1 × 10²² / Cm³ , More preferably 5 × 10²⁰ ~ 5 × 10²¹ / Cm³ It is. Further, the thickness of the first p-type contact layer is preferably 100 to 500 °, more preferably 150 to 300 °.
[0064]
The composition of the second p-type contact layer is Al_h Ga_1-h N (0 ≦ h <0.1) is preferable, and more preferably h is 0.1 <h <0.05. If the Al composition ratio is within the above range, self-absorption can be prevented. The p-type impurity concentration of the second p-type contact layer is preferably 1 × 10²⁰ / Cm³ Below, more preferably 5 × 10¹⁸ ~ 5 × 10¹⁹ / Cm³ It is. The thickness of the second p-type contact layer is preferably 400 to 1200 °, more preferably 800 to 1200 °.
With the above configuration, a nitride semiconductor light-emitting device having no self-absorption can be obtained by removing GaN from the growth substrate, the underlayer, and the high-temperature growth layer.
[0065]
【Example】
Hereinafter, the present invention will be described in more detail with reference to Examples.
Embodiment 1 FIG.
FIG. 5 shows the structure of the nitride semiconductor laminate used in this example. The n-typenitride semiconductor layer 3 is formed on thegrowth substrate 1 by forming anunderlayer 32 composed of abuffer layer 31a and a high-temperature growth layer 31b, an n-type contact layer 34, an n-type firstmultilayer film layer 35, and an n-type superlattice multilayer. Thefilm layer 36 is sequentially laminated. The p-typenitride semiconductor layer 5 is configured by sequentially laminating a multilayer p-type cladding layer 51, a p-type lightly dopedlayer 53, and a p-type contact layer 52 on theactive layer 4. Hereinafter, a method for producing the laminate and a method for producing an LED element using the laminate will be described with reference to FIGS.
[0066]
(Growth substrate)
Thegrowth substrate 1 made of sapphire (C surface) was set in a MOVPE reaction vessel, and while flowing hydrogen, the temperature of the substrate was increased to 1050 ° C. to clean the substrate.
[0067]
(Underlayer)
Buffer layer: Subsequently, the temperature is lowered to 510 ° C., and abuffer layer 31a made of AlGaN is grown on thesubstrate 1 to a thickness of about 200 ° using hydrogen as a carrier gas, ammonia and TMG (trimethylgallium) as a source gas. I let it. The buffer layer grown at a low temperature can be omitted depending on the type of the substrate, the growth method, and the like.
[0068]
High temperature growth layer: After growing thebuffer layer 31a, only TMG was stopped and the temperature was raised to 1050 ° C. When the temperature reached 1050 ° C., anundoped GaN layer 31b was grown to a thickness of 1.5 μm using TMG and ammonia gas as the source gas.
[0069]
(N-type contact layer)
Subsequently, at 1050 ° C., TMG, ammonia gas and silane gas were used as the source gas and the¹⁸ / Cm³ An n-type contact layer made of doped GaN was grown to a thickness of 1.85 μm.
[0070]
(First multilayer film layer)
Next, only the silane gas was stopped, and a lower layer made of undoped GaN was grown at a temperature of 1050 ° C. using TMG and ammonia gas to a thickness of 3000 ° C. Then, silane gas was added at the same temperature to reduce the Si to 6 × 10 5.¹⁸ / Cm³ An intermediate layer made of doped GaN is grown to a thickness of 300 °, only the silane gas is stopped, and an upper layer made of undoped GaN is grown at the same temperature to a thickness of 50 °, and a total thickness of three layers of 3350 ° is formed. Was grown.
[0071]
(N-type superlattice multilayer film layer)
Next, at a similar temperature, a first nitride semiconductor layer made of undoped GaN is grown at 40 °, then the temperature is raised to 800 ° C., and undoped In is formed using TMG, TMI and ammonia._0.02 Ga_0.98 A second nitride semiconductor layer made of N was grown at 20 °. These operations are repeated, and ten layers are alternately stacked in a first + second order. Finally, a first nitride semiconductor layer made of GaN is grown by 40 ° and an n-type super-layer made of a multilayer film having a super lattice structure is formed. Thelattice multilayer film 36 was grown to a thickness of 640 °.
[0072]
(Active layer)
Next, a barrier layer made of undoped GaN is grown to a thickness of 200 °, then the temperature is set to 800 ° C., and undoped In is formed using TMG, TMI and ammonia._0.4 Ga_0.6 A well layer made of N was grown to a thickness of 30 °. Then, five barrier layers and four well layers are alternately laminated in the order of barrier + well + barrier + well... + Barrier to grow anactive layer 4 having a multiple quantum well structure with a total film thickness of 1120 °. Was.
[0073]
(Medium-doped multilayer p-type cladding layer)
Next, at a temperature of 1050 ° C., TMG, TMA, ammonia, Cp₂ Using Mg (cyclopentadienyl magnesium),¹⁹ / Cm³ Doped p-type Al_0.2 Ga_0.8 A first nitride semiconductor layer made of N is grown to a thickness of 40 °, and subsequently, the temperature is set to 800 ° C., and TMG, TMI, ammonia,Cp₂ 5 × 10 Mg using Mg¹⁹ / Cm³ Doped In_0.03 Ga_0.97 A second nitride semiconductor layer made of N was grown to a thickness of 25 °. These operations are repeated, and five layers are alternately stacked in the order of first + second, and finally the first nitride semiconductor layer is grown to a thickness of 40 [deg.] On the p-side made of a multilayer film having a superlattice structure. The multilayer cladlayer 51 was grown to a thickness of 365 °.
[0074]
(Lightly doped p-type lightly doped layer)
Subsequently, a p-type lightly dopedlayer 53 of undoped GaN was grown to a thickness of 2000 ° at 1050 ° C. using TMG and ammonia. This low-concentration doped layer is grown as undoped during growth, but Mg doped in the medium-concentration doped multilayer p-type cladding layer 51 diffuses during the growth of the low-concentration dopedlayer 53. When the highly doped p-type contact layer 52 is grown, Mg diffuses, and the lightly doped layer shows p-type.
The Mg concentration of the lightly dopedlayer 53 is 2 × 10¹⁸ / Cm³ It becomes. The change in the Mg concentration of the low-concentration dopedlayer 53 shows almost the same value as the Mg concentration of the p-type cladding layer 51 in a portion in contact with the p-type cladding layer 51, but gradually increases as the distance from the p-type cladding layer 51 increases. The Mg concentration in the vicinity of the p-type contact layer 52 to be grown later (immediately before the growth of the p-type contact layer 52) shows almost the lowest value.
[0075]
(Highly doped p-type contact layer)
Subsequently, at 1050 ° C., TMG, ammonia, Cp₂ Using Mg, Mg is 1 × 10²⁰ / Cm³ A p-type contact layer 52 of doped GaN is grown to a thickness of 1200 °.
After completion of the reaction, the temperature is lowered to room temperature, and the wafer is annealed in a reaction vessel at 700 ° C. in a nitrogen atmosphere to further reduce the resistance of the p-type layer.
[0076]
(P electrode)
After annealing, the wafer was taken out of the reaction vessel, and a Rh / Ir / Pt film was formed on the p-type contact layer 52 at a thickness of 400/500/1000 to form a p-electrode 6. After that, ohmic annealing is performed at 600 ° C., and the exposed surface other than the p-electrode 6 is made ofSiO 2 as an insulating p-sideprotective film 20.₂ Was formed with a film thickness of 0.3 μm.
[0077]
(First bonding layer)
Next, a multilayer film of Ti / Pt / Au / Sn / Au was formed on the p-electrode as thefirst bonding layer 71 with a film thickness of 1000/1000/1000/30000/1000. Here, Ti is an adhesion layer, Pt is a barrier layer, Sn is a first eutectic layer, and an Au layer between Pt and Sn plays a role of preventing Sn from diffusing into the barrier layer. The outer Au layer plays a role in improving the adhesion to the second eutectic forming layer. Thefirst bonding layer 71 is formed at least on the p-electrode, and is preferably formed on the entire surface of the bonding laminate on the p-electrode side.
[0078]
(Second bonding layer)
On the other hand, a metal substrate having a thickness of 200 μm and made of a composite of Cu 30% and W 70% is used as theconductive substrate 8, and an adhesion layer made of Ti is formed on the surface of the metal substrate as asecond bonding layer 72. A barrier layer made of Pt and a second eutectic layer made of Au were formed in this order with a film thickness of 1000/1000/14000.
[0079]
Next, in a state where thefirst bonding layer 71 and thesecond bonding layer 72 are opposed to each other, thebonding laminate 2 and theconductive substrate 8 were press-pressed at a heater temperature of 250 ° C. and pressed. . As a result, the metals of the first eutectic forming layer and the second eutectic forming layer were diffused with each other to form a eutectic.
[0080]
(Removal of growth substrate)
Next, with respect to thebonding laminate 2 to which theconductive substrate 8 was bonded, an output of 600 J /cm 2 was obtained from the opposite surface of the sapphire substrate on the side of the underlayer using a KrF excimer laser having a wavelength of 248 nm.² Then, the laser beam was made into a linear shape of 1 mm × 50 mm and the entire surface opposite to the above was scanned and irradiated with laser. The nitride semiconductor of the underlayer was decomposed by laser irradiation, and the sapphire substrate was removed. Further, the buffer layer and the undoped GaN layer are polished until the n-type contact layer is exposed, and the exposed n-type contact layer is polished with KOH and colloidal silica (K₂ SiO₃ ) To remove the surface roughness by chemical polishing. The n-type contact layer was polished until the film thickness up to the p-type contact layer became about 3 μm.
[0081]
(Dimple formation)
Next, the exposed surface of the n-type nitride semiconductor layer is formed into adimple 331 having an uneven shape by RIE. This shape is assumed to be a regular arrangement of cylindrical concave portions having a diameter of 4 μm and a depth of 1 μm.
[0082]
(Laminate separation)
Next, the n-type contact layer to the p-type contact layer are etched from the n-type contact layer side to expose the p-side protective film, and the nitride semiconductor laminate is separated to a desired chip size. I do.
[0083]
(N electrode)
Next, on the exposed n-type contact layer, an n-electrode 9 made of W-Si / Pt / Au is deposited at a film thickness of 200/2000/6000 to form an n-electrode. The n-side protection film 21 is formed of SiO₂ Was AR coated. Here, the composition of the WSi alloy is W_x Si_1-x It is. In this example, the size of the n-electrode was 100 μm × 100 μm.
[0084]
(Element separation)
Thereafter, the conductive substrate was polished to 100 μm, and a multilayer film made of Ti / Pt / Au was formed on the back surface of the conductive substrate at 1000/2000/3000 as a pad electrode for a p-electrode. Next, the elements were separated by dicing.
[0085]
The obtained LED element was 250 μm × 250 μm in size, emitted blue light of 460 nm at a forward current of 20 mA, and had Vf of 3.55 V.
[0086]
Comparative Example 1
An element was manufactured under the same conditions as in Example 1 except that a multi-layer electrode (film thickness: 100 / 2,500 / 1000/2000/6000) having W / Al / Ti / Pt / Au was used as the n-electrode. Here, Pt / Au is a pad electrode, Ti functions as a layer for preventing Al from diffusing into Pt / Au, and when an alloy containing Al or a multilayer film is conventionally used as the ohmic electrode, Al diffusion is performed. It is necessary to form Ti or the like as the prevention layer.
[0087]
The obtained LED element emitted blue light of 460 nm at a forward current of 20 mA, and had Vf of 5.19 V.
[0088]
Comparative Example 2.
It is the same as the first embodiment until a highly doped p-type contact layer is formed and annealing is performed at 700 ° C.
Next, after forming a heavily doped p-type contact layer, the p-type contact layer, the active layer, and a part of the n-type nitride contact layer are etched from the p-type contact layer side to form an n-type contact layer. Exposed. The ohmic characteristics of the n-electrode were examined for the case where W / Al / Ti / Pt / Au was formed and the case where W-Si / Pt / Au were formed on the exposed surface of the n-type contact layer. No improvement in ohmic contact was observed by using -Si / Pt / Au. When an n-electrode was formed on the (0001) plane of the n-type nitride semiconductor layer, the effect of the present invention was not found.
[0089]
Embodiment 2. FIG.
An element was manufactured in the same manner as in Example 1 except that the n-electrode 9 was a multilayer electrode composed of W-Al-Si / Ti / Pt / Au and the film thickness was 200/1000/2000/6000. The obtained device showed almost the same characteristics as in Example 1.
[0090]
Embodiment 3 FIG.
(Growth substrate)
Using a substrate made of sapphire (C-plane) as a growth substrate, the surface was cleaned at 1050 ° C. in a hydrogen atmosphere in a MOCVD reaction vessel.
[0091]
(Underlayer)
Buffer layer: Subsequently, a buffer layer made of GaN was grown to a thickness of about 200 ° on the substrate using ammonia and TMG (trimethylgallium) at 510 ° C. in a hydrogen atmosphere.
[0092]
High temperature growth layer: After growing the buffer layer, stop only TMG, raise the temperature to 1050 ° C., and when it reaches 1050 ° C., use TMG and ammonia as the source gas, and use a high-temperature grown nitride semiconductor of undoped GaN of 5 μm. The thickness was grown.
[0093]
(N-type cladding layer)
Next, at 1050 ° C., using TMG, TMA, ammonia and silane, Si¹⁷ / Cm³ Doped n-type Al_0.18 Ga_0.82 An n-type cladding layer made of N was formed with a thickness of 400 °.
[0094]
(Active layer)
Next, the temperature was increased to 800 ° C., and TMI (trimethylindium), TMG, and TMA were used as source gases, and Si-doped Al was used._0.1 Ga_0.9 N barrier layer on which undoped In_0.03 Al_0.02 Ga_0.95 N well layers were stacked in the order of barrier layer (1) / well layer (1) / barrier layer (2) / well layer (2) / barrier layer (3). At this time, the barrier layer (1) was formed with a thickness of 200 °, the barrier layers (2) and (3) with a thickness of 40 °, and the well layers (1) and (2) with a thickness of 70 °. The active layer has a multiple quantum well structure (MQW) with a total thickness of about 420 °.
[0095]
(P-type cladding layer)
Next, at 1050 ° C. in a hydrogen atmosphere, TMG, TMA, ammonia, Cp₂ Using Mg (cyclopentadienyl magnesium),²⁰ / Cm³ Doped Al_0.2 Ga_0.8 A N-type p-type cladding layer was grown to a thickness of 600 °.
[0096]
(P-type contact layer)
Subsequently, on the p-type cladding layer, TMG, TMA, ammonia, Cp₂ Using Mg, 1 × 10 Mg¹⁹ / Cm³ Doped Al_0.04 Ga_0.96 A second p-type contact layer made of N is grown to a thickness of 0.1 μm, and then the flow rate of the gas is adjusted so that Mg is reduced to 2 × 10 2.²¹ / Cm³ Doped Al_0.01 Ga_0.99 A second p-type contact layer made of N was grown to a thickness of 0.02 μm.
[0097]
After the growth was completed, the wafer was annealed at 700 ° C. in a reaction vessel in a nitrogen atmosphere to further reduce the resistance of the p-type layer.
[0098]
(P electrode)
After annealing, the wafer was taken out of the reaction vessel, and a Rh / Ir / Pt film was formed on the p-type contact layer at a thickness of 400/500/1000 to form a p-electrode. Thereafter, ohmic annealing is performed at 600 ° C., and the exposed surface other than the p-electrode is made ofSiO 2 as an insulating p-sideprotective film 20.₂ Was formed with a film thickness of 0.3 μm.
[0099]
(First bonding layer)
Next, a multilayer film of Ti / Pt / Au / Sn / Au was formed on the p-electrode as thefirst bonding layer 71 with a film thickness of 1000/1000/1000/30000/1000. Here, Ti is an adhesion layer, Pt is a barrier layer, Sn is a first eutectic forming layer, and an Au layer between Pt and Sn serves to prevent Sn from diffusing into the barrier layer, The outermost Au layer plays a role in improving the adhesion to the second eutectic layer. Thefirst bonding layer 71 is formed at least on the p-electrode, and is preferably formed on the entire surface of the bonding laminate on the p-electrode side.
[0100]
(Second bonding layer)
On the other hand, a metal substrate having a thickness of 200 μm and made of a composite of Cu 30% and W 70% is used as theconductive substrate 8, and an adhesion layer made of Ti is formed on the surface of the metal substrate as asecond bonding layer 72. A barrier layer made of Pt and a second eutectic layer made of Au were formed in this order with a film thickness of 1000/1000/14000.
[0101]
Next, in a state where thefirst bonding layer 71 and thesecond bonding layer 72 are opposed to each other, thebonding laminate 2 and theconductive substrate 8 were press-pressed at a heater temperature of 250 ° C. and pressed. . As a result, the metals of the first eutectic forming layer and the second eutectic forming layer were diffused with each other to form a eutectic.
[0102]
(Removal of growth substrate)
Next, with respect to thebonding laminate 2 to which theconductive substrate 8 was bonded, an output of 600 J /cm 2 was obtained from the opposite surface of the sapphire substrate on the side of the underlayer using a KrF excimer laser having a wavelength of 248 nm.² Then, the laser beam was made into a linear shape of 1 mm × 50 mm and the entire surface opposite to the above was scanned and irradiated with laser. The nitride semiconductor of the underlayer was decomposed by laser irradiation, and the sapphire substrate was removed. Further, the buffer layer and the undoped GaN layer are polished until the n-type contact layer is exposed, and the exposed n-type contact layer is polished with KOH and colloidal silica (K₂ SiO₃ ) To remove the surface roughness by chemical polishing. The n-type contact layer was polished until the film thickness up to the p-type contact layer became about 3 μm.
[0103]
(Dimple formation)
Next, the exposed surface of the n-type nitride semiconductor layer is formed into adimple 331 having an uneven shape by RIE. The shape was such that cylindrical concave portions having a diameter of 4 μm and a depth of 1 μm were regularly arranged.
[0104]
(Laminate separation)
Next, the n-type contact layer to the p-type contact layer are etched from the n-type contact layer side to expose the p-side protective film, and the nitride semiconductor laminate is separated to a desired chip size. did.
[0105]
(N electrode)
Next, on the n-type cladding layer, an n-electrode 9 made of W-Si / Pt / Au was deposited at a film thickness of 200/2000/6000 to form an n-electrode. The n-sideprotective film 21 is formed of SiO₂ Was AR coated. Here, the composition of the WSi alloy is W_x Si_1-x Met. In this example, the size of the n-electrode was 100 μm × 100 μm.
[0106]
(Element separation)
Thereafter, the conductive substrate was polished to 100 μm, and a multilayer film made of Ti / Pt / Au was formed on the back surface of the conductive substrate at 1000/2000/3000 as a pad electrode for a p-electrode. Next, the elements were separated by dicing.
[0107]
The obtained LED element was 250 μm × 250 μm in size, emitted ultraviolet light of 373 nm, and it was confirmed that the n-electrode had good ohmic contact with the n-type cladding layer.
[0108]
As described above, in the LED element of the present invention, Vf was reduced and luminous efficiency was able to be improved as compared with the case where the conventional n-electrode was used. Further, since good ohmic contact is established between the n-electrode and the n-type contact layer, the size of the n-electrode can be reduced, and improvement in light emission output can be expected.
[0109]
Next, a semiconductor laser device using a nitride semiconductor will be described as an example with reference to FIG. 6. However, the semiconductor device of the present invention is not limited to this. It goes without saying that it can be implemented.
[0110]
Embodiment 4. FIG.
(Underlayer)
Buffer layer: 2 inches φ, a heterogeneous substrate made of sapphire having a C-plane as a main surface is set in a MOVPE reaction vessel as a growth substrate, the temperature is set to 500 ° C., and trimethylgallium (TMG), ammonia (NH₃ ), A GaN buffer layer was grown to a thickness of 200 °.
[0111]
High temperature growth layer: After forming the buffer layer, the temperature was raised to 1050 ° C., and a nitride semiconductor layer made of undoped GaN was grown to a thickness of 4 μm using TMG and ammonia. This layer acts as a substantial underlayer (growth substrate) in the growth of each layer forming the element structure. If a nitride semiconductor grown by ELOG (Epitaxially Laterally Overgrowth) is used as the underlayer, a growth substrate having good crystallinity can be obtained. As a specific example of the ELOG growth layer, a mask region formed by growing a nitride semiconductor layer on a heterogeneous substrate and providing a protective film on which a nitride semiconductor is difficult to grow, and the like, A non-mask region to be grown is provided in a stripe shape, and a nitride semiconductor is grown from the non-mask region. In addition to the growth in the film thickness direction, the growth in the lateral direction is performed. Also, an opening was formed in a nitride semiconductor layer grown on a heterogeneous substrate or a nitride semiconductor layer grown on a heterogeneous substrate, and a film was formed by growing laterally from the side surface of the opening. And the like.
Next, on the high-temperature growth layer, each layer constituting the laminate is formed.
[0112]
(N-type contact layer)
Subsequently, at 1050 ° C., TMG, ammonia gas and silane gas were used as the source gas and the impurity gas, and Si was 4.5 × 10 4¹⁸ / Cm³ An n-type contact layer made of doped GaN was grown to a thickness of 2.25 μm. The thickness of the n-type contact layer may be 2 to 30 μm.
[0113]
(Crack prevention layer)
Next, using TMG, TMI (trimethylindium), and ammonia, the temperature was set to 800 ° C., and In_0.06 Ga_0.94 A crack preventing layer made of N was grown to a thickness of 0.15 μm. Note that this crack prevention layer can be omitted.
[0114]
(N-type cladding layer)
Next, the temperature was set to 1050 ° C., and an A layer made of undoped AlGaN was grown to a thickness of 25 ° using TMA (trimethylaluminum), TMG, and ammonia as source gases. 5 × 10 Si using silane gas¹⁸ / Cm³ A B layer of doped GaN was grown to a thickness of 25 °. This operation was repeated 160 times to alternately laminate the A layer and the B layer, thereby growing an n-type clad layer composed of a multilayer film (superlattice structure) having a total film thickness of 8000 °. At this time, if the mixed crystal ratio of Al in the undoped AlGaN is in a range of 0.05 or more and 0.3 or less, a difference in refractive index that sufficiently functions as a cladding layer can be provided.
[0115]
(N-type light guide layer)
Next, at the same temperature, an n-type optical guide layer made of undoped GaN was grown to a thickness of 0.1 μm using TMG and ammonia as source gases. This layer may be doped with n-type impurities.
[0116]
(Active layer)
Next, the temperature was increased to 800 ° C., and TMI (trimethyl indium), TMG and ammonia were used as raw materials, silane gas was used as impurity gas, and¹⁸ / Cm³ Doped In_0.05 Ga_0.95 A barrier layer made of N was grown to a thickness of 100 °. Subsequently, the silane gas is stopped and undoped In_0.1 Ga_0.9 A well layer made of N is grown to a thickness of 50 °. This operation was repeated three times, and finally, an active layer having a multiple quantum well structure (MQW) having a total film thickness of 550 ° was grown by laminating a barrier layer.
[0117]
(P-type cap layer)
Next, at the same temperature, TMA, TMG and ammonia were used as source gases, and Cp was used as an impurity gas.₂ Using Mg (cyclopentadienyl magnesium),¹⁹ / Cm³ A p-type electron confinement layer made of doped AlGaN was grown to a thickness of 100 °.
[0118]
(P-type light guide layer)
Next, at a temperature of 1050 ° C., a p-type optical guide layer made of undoped GaN was grown to a thickness of 750 ° using TMG and ammonia as source gases. The p-type light guide layer is grown as undoped, but may be doped with Mg.
[0119]
(P-type cladding layer)
Subsequently, undoped Al at 1050 ° C._0.16 Ga_0.84 A layer of N is grown to a thickness of 25 °, then TMG is stopped and Cp₂ A layer made of Mg-doped GaN was grown to a thickness of 25 ° using Mg, and a p-type clad layer consisting of a superlattice layer having a total thickness of 0.6 μm was grown. When the p-type cladding layer is made of a superlattice in which at least one includes a nitride semiconductor layer containing Al and has different band gap energies from each other, the p-type cladding layer is doped with one of the impurities in one of the layers. The so-called modulation doping tends to improve the crystallinity, but both may be doped in the same manner.
[0120]
(P-type contact layer)
Finally, at 1050 ° C., 1 × 10²⁰ / Cm³ A p-type contact layer made of doped p-type GaN was grown to a thickness of 150 °. The p-type contact layer is p-type In_x Al_y Ga_1-xy N (x ≦ 0, y ≦ 0, x + y ≦ 1), and preferably Mg-doped GaN can provide the most preferable ohmic contact with the p-electrode. After completion of the reaction, the wafer was annealed at 700 ° C. in a nitrogen atmosphere in a reaction vessel to further reduce the resistance of the p-type layer.
[0121]
(N-type layer exposure and resonator surface formation)
After the nitride semiconductor is formed as described above, the wafer is taken out of the reaction vessel, andSiO 2 is formed on the surface of the uppermost p-type contact layer.₂ Forming a protective film made of SiCl using RIE (reactive ion etching)₄ Etching was performed with a gas to expose an active layer end face that would be a resonator face, and the etched end face was used as a resonator end face.
[0122]
(Substrate exposure)
Next,SiO 2₂ Is formed on the entire surface of the wafer, a resist film is formed thereon except for the exposed surface of the n-type contact layer, and etching is performed until the substrate is exposed. Since the resist film is also formed on the side surface such as the resonator surface, after etching, the side surface such as the previously formed resonator surface (part of the p-type layer 15, theactive layer 14, and the n-type layer 13) is formed. And an n-type layer between the resonator surface and the substrate.
[0123]
(Formation of stripe-shaped protrusions)
Next, in order to form a stripe-shaped waveguide region, an Si oxide (mainly SiO 2) is formed on almost the entire surface of the uppermost p-type contact layer by a CVD apparatus.₂ ) Is formed to a thickness of 0.5 μm, a 3 μm-wide stripe-shaped mask is applied on the protective film, and CF is applied by an RIE apparatus.₄ SiO using gas₂ And then SiCl₄ , The nitride semiconductor layer is etched until the p-type guide layer is exposed, and a stripe-shaped projection is formed above the active layer.
[0124]
(First insulating film)
SiO₂ With the mask attached, the ZrO₂ A first insulating film 22 was formed. The first insulating film may be provided with a portion where the insulating film is not formed so that the first insulating film is easily divided later. After the formation of the first insulating film, the first insulating film is immersed in a buffered solution to formSiO 2 on the upper surface of the stripe-shaped convex portion.₂ Is dissolved and removed, andSiO 2 is removed by a lift-off method.₂ And ZrO on the p-type contact layer (and further on the n-type contact layer).₂ Is removed. Thereby, the upper surface of the stripe-shaped convex portion is exposed, and the side surface of the convex portion is ZrO.₂ It becomes the structure covered with.
[0125]
(P electrode)
Next, a p-electrode 16 was formed on the outermost surface of the projection on the p-type contact layer. This p electrode is made of Ni / Au. After forming the electrodes, each is annealed at 600 ° C. in an atmosphere of oxygen: nitrogen at a ratio of 1:99, thereby alloying the p-electrode and obtaining good ohmic characteristics.
[0126]
(Second insulating film)
Next, the Si oxide (mainly SiO 2₂ ) And Ti oxide film (TiO)₂ The mirror was formed by forming the second insulatingfilm 23 composed of a multilayer film of (2) on the etched bottom and side surfaces under the condition of 2 pairs (four layers) with a thickness of λ / 4n. At this time, the p pad electrode is exposed.
[0127]
(P pad electrode)
Next, a p-pad electrode 24 made of Ti / Pt / Au, which is electrically connected to the p-electrode on the upper surface of the stripe-shaped convex portion via the first insulating film, was formed.
[0128]
(Joining layer)
Next, afirst bonding layer 171 was formed on the p-pad electrode. The first bonding layer of the semiconductor laser device of the present invention was formed of a first eutectic layer, and each layer was formed in the order of Sn / Au from the p-type semiconductor layer side with a thickness of 30000 {/ 1000}.
On the other hand, a conductive substrate is prepared. Asecond bonding layer 172 was formed on the surface of a conductive substrate having a thickness of 200 μm and made ofCu 20% and W 80% in the order of Ti / Pt / Au with a film thickness of 2000/3000/12000 °.
Next, thefirst bonding layer 171 was bonded to thesecond bonding layer 172 of the conductive substrate, and both were bonded. Press pressure was applied at 240 ° C. Here, a eutectic forming layer is formed. Then, after removing the sapphire substrate by grinding, the exposed n-type contact layer is replaced with KOH and colloidal silica (K₂ SiO₃ ) To remove the surface roughness by chemical polishing.
Next, an n-electrode 19 was formed on the n-type contact layer in the order of W-Si / Pt / Au with a film thickness of 200/2000/6000. Thereafter, the conductive substrate was polished to 100 μm, and then a film of Ti / Pt / Au was formed on the back surface of the conductive substrate at 1000/2000/3000 °, and then the device was separated by dicing.
[0129]
FIG. 6 is a schematic sectional view showing the structure of the obtained nitride semiconductor laser device.
The element includes, on aconductive substrate 18, abonding layer 17, a p-pad electrode 24 electrically connected to the p-electrode 16 via a first insulating film 22, a p-electrode 16, astacked body 12 made of a nitride semiconductor, Then, an n-electrode 19 is sequentially laminated, and has a structure in which the p-electrode 16 and the n-electrode 19 are arranged so as to face each other. Further, thestacked body 12 has a second insulatingfilm 23 forming a mirror on the etched side surface. Note that thebonding layer 17 plays a role of bonding theconductive substrate 18 and thestacked body 12, and is configured by integrating thefirst bonding layer 171 and thesecond bonding layer 172.
[0130]
In the nitride semiconductor laser device obtained as described above, the threshold voltage is lower than when the conventional n-electrode is made of Ti / Al / Ti / Pt / Au, and the n-electrode has an n-type contact layer. And good ohmic contact was obtained.
[0131]
【The invention's effect】
As described above, the nitride semiconductor device of the present invention has a structure in which a p-electrode and an n-electrode are arranged to face each other, and an n-electrode having an alloy layer containing an n-type impurity, wherein the alloy layer has Since the n-electrode was formed so as to be in contact with the (000-1) plane of the nitride semiconductor layer and a good ohmic contact was obtained with the (000-1) plane, it was possible to reduce the size of the element and to dissipate heat. It is possible to provide a device having excellent light emission output.
[Brief description of the drawings]
FIG. 1 is a schematic sectional view showing an example of the structure of a nitride semiconductor device according to the present invention.
FIG. 2 is a schematic sectional view (1) showing an example of a method for manufacturing a nitride semiconductor device according to the present invention.
FIG. 3 is a schematic sectional view (2) showing an example of the method for manufacturing a nitride semiconductor device according to the present invention.
FIG. 4 is a schematic sectional view (3) showing an example of the method for manufacturing a nitride semiconductor device according to the present invention.
FIG. 5 is a schematic sectional view showing an example of a structure of a nitride semiconductor laminate used for manufacturing a nitride semiconductor device according to the present invention.
FIG. 6 is a schematic sectional view showing an example of the structure of the nitride semiconductor laser device according to the present invention.
[Explanation of symbols]
DESCRIPTION OFSYMBOLS 1 Growth substrate, 2,12 laminated body, 3,13 n-type nitride semiconductor layer, 31a buffer layer, 31b high-temperature growth layer, 32 underlayer, 33 n-type cladding layer, 331 dimple, 34 n-type contact layer, 35 n-type first multilayer film layer, 36 n-type superlattice multilayer film layer, 4,14 active layer, 5,15 p-type nitride semiconductor layer, 51p-type cladding layer, 52 p-type contact layer, 53 p-type lightly doped Layer, 6,16 p electrode, 7,17 bonding layer, 71,171 first bonding layer, 72,172 second bonding layer, 8,18 conductive substrate, 9,19 n electrode, 10 separation groove, 20 p-side protective film, 21 n-side protective film, 22 first insulating film, 23 second insulating film, 24 p pad electrode.

Claims (9)

Translated fromJapanese

窒化物半導体からなる積層体の一方の主面にｐ電極を形成する一方、他方の主面にｎ電極を形成し、両電極を対向配置してなる窒化物半導体素子であって、
上記の他方の主面がｎ型窒化物半導体層の（０００−１）面であり、上記ｎ電極が、該（０００−１）面に接しｎ型不純物を含む合金層を有する窒化物半導体素子。A nitride semiconductor device in which a p-electrode is formed on one main surface of a stacked body made of a nitride semiconductor, an n-electrode is formed on the other main surface, and both electrodes are arranged to face each other.
The other main surface is the (000-1) plane of the n-type nitride semiconductor layer, and the n-electrode has an alloy layer in contact with the (000-1) plane and containing an n-type impurity. .上記ｎ型窒化物半導体層に含まれるｎ型不純物が、上記合金層に含まれるｎ型不純物と同じである請求項１記載の窒化物半導体素子。2. The nitride semiconductor device according to claim 1, wherein an n-type impurity contained in said n-type nitride semiconductor layer is the same as an n-type impurity contained in said alloy layer.上記ｎ型不純物がＳｉ又はＧｅである請求項１又は２に記載の窒化物半導体素子。3. The nitride semiconductor device according to claim 1, wherein said n-type impurity is Si or Ge.上記合金層を構成する金属が、Ａｌ、Ａｇ、Ｔｉ、Ｍｏ、Ｎｂ、Ｔａ、Ｈｆ、Ｐｔ及びＷからなる群から選択された少なくとも１種の金属である請求項３記載の窒化物半導体素子。4. The nitride semiconductor device according to claim 3, wherein the metal constituting the alloy layer is at least one metal selected from the group consisting of Al, Ag, Ti, Mo, Nb, Ta, Hf, Pt and W.上記積層体が、ｐ電極に接して形成された接合層により接合された導電性基板を有する請求項１から４のいずれか一つに記載の窒化物半導体素子。The nitride semiconductor device according to any one of claims 1 to 4, wherein the laminate has a conductive substrate joined by a joining layer formed in contact with the p-electrode.対向する二つの主面を有する導電性基板の一方の主面上に、ｐ電極、複数の窒化物半導体層からなる積層体、そしてｎ電極が積層されてなる窒化物半導体素子の製造方法であって、
対向する二つの主面を有する絶縁性成長用基板の一方の主面上に、少なくとも、ｎ型窒化物半導体層と、活性層と、ｐ型窒化物半導体層と、を成長させて接合用積層体を形成し、
上記ｐ型窒化物半導体層の上に１層以上の金属層から成る第１の接合層を設ける一方、上記導電性基板の一方の主面上に１層以上の金属層から成る第２の接合層を設け、
第１の接合層と第２の接合層とを対向させ、上記接合用積層体と上記導電性基板とを加熱圧接して接合し、
上記接合用積層体の絶縁性成長用基板を除去して、ｎ型窒化物半導体層を露出せしめ、
ｎ型不純物を含み上記露出させたｎ型窒化物半導体層に接する合金層を有するｎ電極を形成する窒化物半導体素子の製造方法。A method for manufacturing a nitride semiconductor device in which a p-electrode, a stacked body including a plurality of nitride semiconductor layers, and an n-electrode are stacked on one main surface of a conductive substrate having two opposing main surfaces. hand,
At least one n-type nitride semiconductor layer, an active layer, and a p-type nitride semiconductor layer are grown on one main surface of an insulating growth substrate having two opposing main surfaces to form a bonding stack. Form the body,
A first bonding layer made of one or more metal layers is provided on the p-type nitride semiconductor layer, and a second bonding layer made of one or more metal layers is formed on one main surface of the conductive substrate. Layer,
A first bonding layer and a second bonding layer are opposed to each other, and the bonding laminate and the conductive substrate are bonded by heating and pressing;
Removing the insulating growth substrate of the bonding laminate to expose the n-type nitride semiconductor layer;
A method for manufacturing a nitride semiconductor device, comprising forming an n-electrode containing an n-type impurity and having an alloy layer in contact with the exposed n-type nitride semiconductor layer.上記第１の接合層と上記第２の接合層が、それぞれ第１の共晶形成層と第２の共晶形成層を有し、接合時には、第１及び第２の共晶形成層を構成する金属が互いに拡散して共晶を形成する請求項６記載の製造方法。The first bonding layer and the second bonding layer have a first eutectic forming layer and a second eutectic forming layer, respectively, and form the first and second eutectic forming layers at the time of bonding. 7. The method according to claim 6, wherein the forming metals diffuse with each other to form a eutectic.上記絶縁性成長用基板の一方の主面に接して、Ｇａ_ｅＡｌ_１−ｅＮ（０＜ｅ≦１）から成るバッファ層と、アンドープのＧａＮ及びｎ型不純物をドープしたＧａＮのいずれかから成る高温成長層と、を含む下地層を設ける請求項６又は７に記載の製造方法。In contact with one main surface of the insulating growth_substrate, a buffer layer made of_{Ga e Al 1-e N (} 0 <e ≦ 1), from one of GaN doped with undoped GaN and n-type impurity The manufacturing method according to claim 6, wherein an underlayer including: a high-temperature growth layer is provided.上記絶縁性成長用基板を除去後、上記バッファ層及び高温成長層を除去する請求項８記載の製造方法。9. The method according to claim 8, wherein the buffer layer and the high-temperature growth layer are removed after removing the insulating growth substrate.

Images