JP2004145281A

Movatterモバイル変換

Info

Publication number: JP2004145281A
Application number: JP2003207376A
Authority: JP
Inventors: Takashi Miyazawa; 宮澤　貴士
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2002-08-30
Filing date: 2003-08-12
Publication date: 2004-05-20

Abstract

Translated fromJapanese

【課題】トランジスタの閾値電圧のばらつきを低減することができる電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器を提供する。
【解決手段】駆動トランジスタＴｒｄ、調整用トランジスタＴｒｃ及びスイッチングトランジスタＴｒＳからなる３つのトランジスタと、第１キャパシタＣ１及び第２キャパシタＣ２からなる２つのコンデンサとで画素回路２０を構成した。又、調整用トランジスタＴｒｃのソースは、他の画素回路２０の調整用トランジスタＴｒｃのソースとともにアクティブマトリクス部の右端側に設けられた駆動電圧Ｖｄｄを供給する電圧供給線ＶＬと制御用トランジスタＱを介して接続した。
【選択図】　　　図３Provided are an electronic circuit, a method of driving an electronic circuit, an electro-optical device, a method of driving an electro-optical device, and an electronic device that can reduce variation in threshold voltage of a transistor.
A pixel circuit includes three transistors including a driving transistor Trd, an adjusting transistor Trc, and a switching transistor TrS, and two capacitors including a first capacitor C1 and a second capacitor C2. The source of the adjustment transistor Trc is connected to the source of the adjustment transistor Trc of the other pixel circuit 20 via the voltage supply line VL for supplying the drive voltage Vdd provided on the right end side of the active matrix section and the control transistor Q. Connected.
[Selection diagram] FIG.

Description

Translated fromJapanese

【０００１】
【発明の属する技術分野】
本発明は、電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器に関するものである。
【０００２】
【従来の技術】
近年、広く表示装置として用いられる複数の電気光学素子を備えた電気光学装置は、高精彩化あるいは大画面化が求められており、これに呼応して、複数の電気光学素子の各々を駆動するための画素回路を備えたアクティブマトリクス駆動型電気光学装置のパッシブ駆動型電気光学装置に対する比重はより高まっている。しかしながら、より一層の高精彩化あるいは大画面化を達成するためには、電気光学素子をそれぞれ精密に制御する必要がある。そのためには、画素回路を構成する能動素子の特性バラツキを補償しなければならない。
【０００３】
能動素子の特性バラツキの補償方法として、例えば、特性バラツキを補償するための、ダイオード接続したトランジスタを含む画素回路を備えた表示装置（例えば、特許文献１を参照）が提案されている。
【特許文献１】特開平１１−２７２２３３号公報
【発明が解決しようとする課題】
ところで、能動素子の特性バラツキを補償する画素回路は、一般に４つ以上のトランジスタにより構成され、そのため、歩留まりや開口率の低下を招くこととなる。
【０００４】
本発明の一つの目的は、上記問題点を解消することであって、画素回路、あるいは単位回路を構成するトランジスタの個数を削減することができる電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器を提供することにある。
【０００５】
【課題を解決するための手段】
本発明の第１の電子回路は、第１の端子と第２の端子と第１の制御用端子とを備えた第１のトランジスタと、第３の端子と第４の端子と第２の制御用端子とを備え、前記第３の端子が前記第１の制御用端子に接続された第２のトランジスタと、第１の電極と第２の電極とを備え、前記第１の電極が前記第１の制御用端子に接続された容量素子と、第５の端子と第６の端子とを備え、前記第５の端子が前記第２の電極に接続された第３のトランジスタとを含む単位回路を複数有し、前記第４の端子は前記複数の単位回路の他の単位回路の前記第４の端子と共に第１の電源線に接続され、前記第１の電源線の電位を複数の電位に設定する、あるいは前記第１の電源線と駆動電圧との電気的切断及び電気的接続を制御する制御回路を備えていることを特徴とする。
【０００６】
上記の電子回路において、前記第２の端子を前記第１の電源線に接続してもよいし、前記第１の電源線とは異なる第２の電源線に接続するようにしてもよい。
【０００７】
本発明の第２の電子回路は、第１の端子と第２の端子と第１の制御用端子とを備えた第１のトランジスタと、第３の端子と第４の端子と第２の制御用端子とを備え、前記第３の端子が前記第１の制御用端子に接続された第２のトランジスタと、第１の電極と第２の電極とを備え、前記第１の電極が前記第１の制御用端子に接続された容量素子と、第５の端子と第６の端子とを備え、前記第５の端子が前記第２の電極に接続された第３のトランジスタとを含む単位回路を複数有し、前記第４の端子は前記複数の単位回路の他の単位回路の前記第４の端子と共に第１の電源線に接続され、前記第２の端子は第２の電源線に接続され、前記第１の電源線の電位を複数の電位に設定する、あるいは前記第１の電源線と駆動電圧との電気的切断及び電気的接続を制御する制御回路を備えている。
【０００８】
上記の電子回路のような構成することにより、前記単位回路を構成するトランジスタ数を削減することができる。
【０００９】
上記の電子回路において、前記第２の制御用端子は前記第３の端子に接続されていることが好ましい。
【００１０】
例えば、前記第３の端子を及び前記第２の制御用端子をそれぞれドレイン及びゲートとすることが好ましい。こにより、前記第２のトランジスタを前記第１のトランジスタの閾値電圧を補償するトランジスタとして用いることができる。
【００１１】
上記の電子回路において、前記単位回路の各々には、前記第１のトランジスタ、前記第２のトランジスタ及び前記第３のトランジスタ以外のトランジスタは含まれていないことが好ましい。
【００１２】
これにより、前記第１のトランジスタの閾値電圧を補償しつつ、前記単位回路のトランジスタ数を削減することができる。
【００１３】
上記の電子回路において、前記第１のトランジスタと前記第２のトランジスタの導電型は同じであることが好ましい。
【００１４】
これによれば、第２のトランジスタの閾値電圧を調整することによって容易に第１のトランジスタの閾値電圧を補償することができる。
【００１５】
上記の電子回路において、前記第１の端子には電子素子が接続されていてもよい。
【００１６】
上記の電子回路において、前記電子素子は、例えば、電流駆動素子や電気光学素子、抵抗素子、ダイオード、記憶素子等である。
【００１７】
上記の電子回路において、前記制御回路は、第７の端子と第８の端子とを備えた第４のトランジスタであり、前記第７の端子は前記第１の電源線を介して前記第４の端子に接続されるとともに、前記第８の端子は前記駆動電圧に接続されている。
【００１８】
これによれば、制御回路を容易に構成することができる。
【００１９】
上記の電子回路において、前記第２の電源線も前記駆動電圧に電気的に接続可能であってもよい。
【００２０】
上記の電子回路において、前記第１のトランジスタの閾値電圧は前記第２のトランジスタの閾値電圧より低くならないように設定されていることが好ましい。
【００２１】
これによれば、第１のトランジスタの閾値を確実に補償することができる。
【００２２】
また、前記第２のトランジスタを用いて前記第１のトランジスタの閾値補償を行った際でも、前記第１のトランジスタは非導通状態に設定することができる。
【００２３】
逆に上記の電子回路において、前記第１のトランジスタの閾値電圧を前記第２のトランジスタの閾値電圧以上としてもよい。
【００２４】
この場合、前記第２のトランジスタを用いて前記第１のトランジスタの閾値補償を行っただけで、前記第２のトランジスタをオン状態とすることができる。
【００２５】
本発明の第３の電子回路は、複数の第１の信号線と、複数の第２の信号線と、複数の電源線と、複数の単位回路と、を含む電子回路であって、前記複数の単位回路の各々は、第１の端子と第２の端子と第１の制御用端子とを備えた第１のトランジスタと、第３の端子と第４の端子と第２の制御用端子とを備え、前記第３の端子が前記第１の制御用端子に接続された第２のトランジスタと、第１の電極と第２の電極とを備え、前記第１の電極が前記第１の制御用端子に接続された容量素子と、第５の端子と第６の端子と第３の制御用端子とを備え、前記第５の端子が前記第２の電極に接続された第３のトランジスタとを含み、前記第２の制御用端子は前記第３の端子に接続され、前記第３の制御用端子は前記複数の第１の信号線のうち対応する第１の信号線に接続されている。
【００２６】
上記の電子回路において、前記第４の端子は前記複数の単位回路の他の単位回路の前記第４の端子と共に第１の電源線に接続され、前記第２の端子は第２の電源線に接続され、前記第１の電源線の電位を複数の電位に設定する、あるいは前記第１の電源線と駆動電圧との電気的切断及び電気的接続を制御する制御回路を備えていることが好ましい。
【００２７】
これによれば、前記単位回路を構成するトランジスタ数を削減することができる。
【００２８】
上記の電子回路において、前記第１のトランジスタと前記第２のトランジスタの導電型は同じであることが好ましい。
【００２９】
これによれば、第２のトランジスタの閾値電圧を調整することによって容易に第１のトランジスタの閾値電圧を補償することができる。
【００３０】
上記の電子回路において、前記第１の端子には電子素子が接続されていてもよい。
【００３１】
上記の電子回路において、前記電子素子は、例えば、電流駆動素子や電気光学素子、抵抗素子、ダイオード、記憶素子等である。
【００３２】
上記の電子回路において、前記第１のトランジスタの閾値電圧は前記第２のトランジスタの閾値電圧より低くならないように設定されていることが好ましい。
【００３３】
上記の電子回路において、逆に上記の電子回路において、前記第１のトランジスタの閾値電圧を前記第２のトランジスタの閾値電圧以下としてもよい。
【００３４】
本発明の第４の電子回路は、複数の単位回路を備えた電子回路において、前記複数の単位回路の各々は、信号を電荷として保持する保持素子と、前記保持素子への前記信号の伝送を制御する第１のスイッチングトランジスタと、前記保持素子に保持された電荷に基づいて導通状態が設定される駆動トランジスタと、前記保持素子への前記信号の伝送に先立って前記駆動トランジスタの制御用端子を所定の電位に設定する調整用トランジスタとを含み、前記複数の単位回路のうち少なくとも２つの単位回路の前記調整用トランジスタに駆動電圧を供給する制御回路とを備えていることを特徴とする。
【００３５】
上記の電子回路において、前記駆動トランジスタには電子素子が接続されていてもよい。
【００３６】
上記の電子回路において、前記電子素子は、例えば、電流駆動素子や電気光学素子、抵抗素子、ダイオード、記憶素子等である。
【００３７】
本発明の電子回路の駆動方法は、第１の端子と第２の端子と第１の制御用端子とを備えた第１のトランジスタと、第３の端子と第４の端子とを備え、前記第１の制御用端子に前記第３の端子が接続された第２のトランジスタと、第１の電極と第２の電極とを備え、前記第１の制御用端子に前記第１の電極が接続された容量素子とを含む複数の単位回路を備えた電子回路の駆動方法であって、前記複数の単位回路の前記各第３の端子を所定電位に電気的に接続するとともに前記第１の制御用端子を第１の電位に設定する第１のステップと、前記第３の端子を前記所定電位から電気的に切断した状態で、前記第２の電極の電位を第２の電位から第３の電位に変化させることにより前記第１の制御用端子を前記第１の電位から変化させる第２のステップとを含む。
【００３８】
これによれば、第１のトランジスタの閾値電圧を補償しつつ、前記電子回路を構成するトランジスタ数を削減することができる。、
上記の電子回路の駆動方法において、少なくとも前記第１のステップを行っている期間は前記第２の電極の電位を前記第２の電位に設定した状態とすることが好ましい。
【００３９】
なお、上記の電子回路の駆動方法において、「前記第３の端子を所定電位に電気的に接続する」とは、例えば、前記第３の端子に前記第４の端子を介して電流が流れ込む状態を言い、前記第３の端子を所定電位に電気的に切断する」とは、例えば、前記第４の端子を介して電流が流れ込まない状態を言う。
【００４０】
本発明の第１の電気光学装置は、複数のデータ線と、複数の走査線と、複数の単位回路を備えた電気光学装置であって、前記複数の単位回路の各々は、
第１の端子と第２の端子と第１の制御用端子とを備えた第１のトランジスタと、前記第１の端子と接続された電気光学素子と、第３の端子と第４の端子とを備え、前記第３の端子が前記第１の制御用端子に接続された第２のトランジスタと、第１の電極と第２の電極とを備え、前記第１の電極が前記第１の制御用端子に接続された容量素子と、第５の端子と第６の端子と第３の制御用端子とを備え、前記第５の端子が前記第２の電極に電気的に接続された第３のトランジスタと、を含み、前記第４の端子は前記複数の単位回路の他の単位回路の前記第４の端子と共に第１の電源線に接続され、前記第３の制御用端子は、前記複数の走査線のうち対応する走査線に接続され、前記第６の端子は、前記複数のデータ線のうち対応するデータ線に接続され、前記第１の電源線の電位を複数の電位に設定する、あるいは前記第１の電源線と駆動電圧との電気的切断及び電気的接続を制御する制御回路を備えていることを特徴とする。
【００４１】
本発明の第２の電気光学装置は、複数のデータ線と、複数の走査線と、複数の単位回路を備えた電気光学装置であって、前記複数の単位回路の各々は、第１の端子と第２の端子と第１の制御用端子とを備えた第１のトランジスタと、前記第１の端子と接続された電気光学素子と、第３の端子と第４の端子とを備え、前記第３の端子が前記第１の制御用端子に接続された第２のトランジスタと、第１の電極と第２の電極とを備え、前記第１の電極が前記第１の制御用端子に接続された容量素子と、第５の端子と第６の端子と第３の制御用端子とを備え、前記第５の端子が前記第２の電極に電気的に接続された第３のトランジスタと、を含み、前記第４の端子は前記複数の単位回路の他の単位回路の前記第４の端子と共に第１の電源線に接続され、前記第２の端子は前記複数の単位回路の他の単位回路の前記第２の端子と共に第２の電源線に接続され、前記第３の制御用端子は、前記複数の走査線のうち対応する走査線に接続され、前記第６の端子は、前記複数のデータ線のうち対応するデータ線に接続され、前記第１の電源線の電位を複数の電位に設定する、あるいは前記第１の電源線と駆動電圧との電気的切断及び電気的接続を制御する制御回路を備えた。
【００４２】
上記の電気光学装置によれば、第１のトランジスタの閾値電圧を補償しつつ、画素回路を構成するトランジスタ数を削減することができる。
【００４３】
これは、一画素の開口率を向上させ、製造の歩留まりを向上させることができる。
【００４４】
上記の電気光学装置において、前記第２の制御用端子は前記第３の端子に接続されていることが好ましい。
【００４５】
上記の電気光学装置において、前記制御回路は、第７の端子と第８の端子とを備えた第４のトランジスタであり、前記第７の端子は、前記第１の電源線を介して前記第４の端子と接続されるとともに、前記第８の端子は前記駆動電圧に接続されている。
【００４６】
これによれば、制御回路を簡単な構成することができる。
【００４７】
上記の電気光学装置において、前記単位回路の各々には、前記第１のトランジスタ、前記第２のトランジスタ及び前記第３のトランジスタ以外のトランジスタはないことが好ましい。
【００４８】
これによれば、高い開口率を有する電気光学装置を提供することができる。
【００４９】
上記の電気光学装置において、前記第１のトランジスタと前記第２のトランジスタの導電型は同じである。
【００５０】
これによれば、第１のトランジスタの閾値電圧を確実に補償することができる。
【００５１】
上記の電気光学装置において、前記第１のトランジスタの閾値電圧は前記第２のトランジスタの閾値電圧より低くならないように設定されていることが好ましい。
【００５２】
具体的には、前記第１のトランジスタは、そのゲート長が画素内で対応する前記第２のトランジスタのゲート長より短くならない様に設定されていてもよい。
【００５３】
或いは、前記第１のトランジスタは、そのゲート絶縁膜が画素内で対応する前記第２のトランジスタのゲート絶縁膜より薄くならない様に設定されていてもよい。
【００５４】
或いは、前記第１のトランジスタは、チャネルに注入される不純物濃度を調整して、その閾電圧が画素内で対応する前記第２のトランジスタの閾電圧より低くならない様に設定されていてもよい。
【００５５】
前記第１のトランジスタは飽和領域で動作することが好ましい。
【００５６】
これによれば、画素回路に設けられた第１のトランジスタの閾値電圧を確実に補償することができる。従って、電気光学素子の輝度階調を精度良く制御することができる。
【００５７】
逆に上記の電気光学装置において、前記第１のトランジスタの閾値電圧を前記第２のトランジスタの閾値電圧以下となるように設定してもよい。
【００５８】
上記の電気光学装置において、前記第２の電源線も前記駆動電圧に電気的に接続可能である。
【００５９】
上記の電気光学装置において、前記電気光学素子は、例えば、ＥＬ素子である。
【００６０】
上記の電気光学装置において、前記走査線に沿って、同色の電気光学素子が配置されるようにすることが好ましい。
【００６１】
本発明の第１の電気光学装置の駆動方法は、第１の端子と第２の端子と第１の制御用端子とを備えた第１のトランジスタと、前記第１の端子に接続された電気光学素子と、第３の端子と第４の端子とを備え、前記第１の制御用端子に前記第３の端子が接続された第２のトランジスタと、第１の電極と第２の電極とを備え、前記第１の制御用端子に前記第１の電極が接続された容量素子と、を含む複数の単位回路が、複数の走査線と複数のデータ線の交差部に対応して配置された電気光学装置の駆動方法であって、前記複数の単位回路のうち、前記複数の走査線の一つの走査線に第３の制御用端子が接続された第３のトランジスタを含む一連の単位回路の前記第３の端子を前記第４の端子及び前記第２のトランジスタのチャネルを介して所定電位に電気的接続することにより、前記第１の制御用端子を第１の電位に設定する第１のステップと、前記一連の単位回路の前記第３の制御用端子に前記第３のトランジスタをオン状態とする走査信号を供給して、前記第３のトランジスタをオン状態として前記複数のデータ線の対応するデータ線と電気的に接続した後、前記対応するデータ線及び前記第３のトランジスタを経由して供給されるデータ信号を前記第２の電極に印加することにより、前記第２の電極の電位を第２の電位から第３の電位に変化させることで前記第１の制御用端子の電位を前記第１の電位から変化させる第２のステップを含み、前記第２のステップにおいて、前記データ信号を前記第２の電極に印加する期間と前記一連の単位回路の前記第３の端子を前記所定電位から電気的に切り離す期間とが少なくとも１部重なるように設定することを特徴とする。
【００６２】
本発明の第２の電気光学装置の駆動方法は、第１の端子と第２の端子と第１の制御用端子とを備えた第１のトランジスタと、前記第１の端子に接続された電気光学素子と、第３の端子と第４の端子とを備え、前記第１の制御用端子に前記第３の端子が接続された第２のトランジスタと、第１の電極と第２の電極とを備え、前記第１の制御用端子に前記第１の電極が接続された容量素子と、を含む複数の単位回路が、複数の走査線と複数のデータ線の交差部に対応して配置され、前記複数の単位回路のうち、前記複数の走査線の一つの走査線に第３の制御用端子が接続された第３のトランジスタを含む一連の単位回路の前記第４の端子が、全て複数の第１の電源線のうちの一つの第１の電源線に接続されている電気光学装置の駆動方法であって、前記一連の単位回路の前記第４の端子を所定電位に電気的接続することにより、前記第１の制御用端子を第１の電位に設定する第１のステップと、前記一連の単位回路の前記第３の制御用端子に走査信号を供給して、前記第３のトランジスタをオン状態として前記複数のデータ線の対応するデータ線と電気的に接続した後、前記対応するデータ線及び前記第３のトランジスタを経由して供給されるデータ信号を前記第２の電極に印加することにより、前記第２の電極の電位を第２の電位から第３の電位に変化させることで、前記第１の制御用端子の電位を前記第１の電位から変化させる第２のステップを含み、前記第２のステップにおいて、前記データ信号を前記第２の電極に印加する期間と前記一連の単位回路の前記第４の端子を前記所定電位から電気的に切り離す期間とが少なくとも１部は重なるように設定する。
【００６３】
上記の電気光学装置の駆動方法において、少なくとも前記第１のステップを行っている期間は前記第２の電極の電位を前記第２の電位に設定した状態としておくことが好ましい。
【００６４】
これにより、前記第１の制御用端子の電位を前記データ信号に応じた電位に正確に設定することができる。
【００６５】
本発明の第１の電子機器は、上記の電子回路を実装したことを特徴とする。
【００６６】
本発明における第２の電子機器は、上記の電気光学装置を実装したことを特徴とする。
【００６７】
上記の発明において、第１のトランジスタ及び駆動トランジスタ、第１及び第２の端子、第１の制御用端子及び駆動トランジスタの制御用端子は、一例を挙げれば、後述する本実施形態の図３に示した画素回路２０において、それぞれ、駆動トランジスタＴｒｄ、駆動トランジスタＴｒｄのドレイン及びソース、駆動トランジスタＴｒｄのゲートに対応している。
【００６８】
また、第２のトランジスタ及び調整用トランジスタ、第３及び第４の端子、第２の制御用端子は、一例を挙げれば、本実施形態の図３に示した画素回路２０において、それぞれ、調整用トランジスタＴｒｃ、調整用トランジスタＴｒｃのドレイン、ソース及びゲートに対応している。
【００６９】
さらに、第３のトランジスタ、第５の端子、第６の端子、第３の制御用端子は、一例を挙げれば、本実施形態の図３に示した画素回路２０において、それぞれ、スイッチングトランジスタＴｒｓ、スイッチングトランジスタＴｒｓのソース（キャパシタＣ１に接続された端子）、スイッチングトランジスタＴｒｓのドレイン（データ線Ｘｍに接続された端子）、スイッチングトランジスタＴｒｓのゲートに対応している。
【００７０】
【発明の実施の形態】
（第１実施形態）
以下、本発明を具体化した第１実施形態を図１〜４に従って説明する。図１は、電気光学装置としての有機ＥＬディスプレイの回路構成を示すブロック回路図である。図２は、アクティブマトリクス部及びデータ線駆動回路の内部回路構成を示すブロック回路図である。図３は画素回路の回路図である。図４は画素回路の駆動方法を説明するためのタイミングチャートである。
【００７１】
有機ＥＬディスプレイ１０は、図１に示すように、信号生成回路１１、アクティブマトリクス部１２、走査線駆動回路１３、データ線駆動回路１４及び電源線制御回路１５を備えている。
【００７２】
有機ＥＬディスプレイ１０の信号生成回路１１、走査線駆動回路１３、データ線駆動回路１４及び電源線制御回路１５は、それぞれが独立した電子部品によって構成されていてもよい。例えば、信号生成回路１１、走査線駆動回路１３、データ線駆動回路１４及び電源線制御回路１５が、各々１チップの半導体集積回路装置によって構成されていてもよい。又、信号生成回路１１、走査線駆動回路１３、データ線駆動回路１４及び電源線制御回路１５の全部若しくは一部がプログラマブルなＩＣチップで構成され、その機能がＩＣチップに書き込まれたプログラムによりソフトウェア的に実現されてもよい。
【００７３】
信号生成回路１１は、図示しない外部装置からの画像データに基づいてアクティブマトリクス部１２に画像を表示するための走査制御信号及びデータ制御信号を作成する。そして、信号生成回路１１は、走査制御信号を走査線駆動回路１３に出力するとともに、データ制御信号をデータ線駆動回路１４に出力する。更に、信号生成回路１１は、電源線制御回路１５に対してタイミング制御信号を出力する。
【００７４】
アクティブマトリクス部１２は、図２に示すように、発光層が有機材料で構成された電子素子又は電気光学素子としての有機ＥＬ素子２１を有する複数の単位回路としての画素回路２０がマトリクス状に配設された電子回路を有している。つまり、画素回路２０は、列方向に沿って延びるＭ本のデータ線Ｘｍ（ｍ＝１〜Ｍ；ｍは整数）と、行方向に沿って延びるＮ本の走査線Ｙｎ（ｎ＝１〜Ｎ；ｎは整数）との交差部に対応する位置に配設されている。
【００７５】
又、画素回路２０は、その行方向に沿って延びる第１の電源線Ｌ１及び第２の電源線Ｌ２と接続されている。第１及び第２の電源線Ｌ１，Ｌ２は、それぞれ、アクティブマトリクス部１２の右端側に設けられた画素回路２０の列方向に沿って延びる電圧供給線ＶＬに接続されている。尚、画素回路２０内に配置形成される後述するトランジスタは、通常はＴＦＴ（薄膜トランジスタ）で構成されている。
【００７６】
走査線駆動回路１３は、信号生成回路１１から出力される走査制御信号に基づいて、アクティブマトリクス部１２に設けられたＮ本の走査線Ｙｎのうち、１本の走査線を選択し、その選択された走査線に走査信号を供給する。
【００７７】
データ線駆動回路１４は、複数の単一ラインドライバ２３を備えている。各単一ラインドライバ２３は、アクティブマトリクス部１２に設けられた対応するデータ線Ｘｍとそれぞれ接続されている。単一ラインドライバ２３は、それぞれ、信号生成回路１１から出力されたデータ制御信号に基づいて、信号としてのデータ電圧Ｖｄａｔａを生成する。又、単一ラインドライバ２３は、その生成されたデータ電圧Ｖｄａｔａをデータ線Ｘｍを介して画素回路２０に出力する。画素回路２０は、この出力されたデータ電圧Ｖｄａｔａに応じて同画素回路２０の内部状態が設定されることで、各有機ＥＬ素子２１に流れる駆動電流Ｉｅｌ（図３参照）を制御して、有機ＥＬ素子２１の輝度階調を制御するようになっている。また、データ線駆動回路１４の各単一ラインドライバ２３は、後述するデータ書き込み期間Ｔ１において、データ電圧Ｖｄａｔａを供給する前に電圧供給線ＶＬから供給される駆動電圧Ｖｄｄと同じ電位のバイアス電圧を各画素回路２０に供給するようになっている。
【００７８】
電源線制御回路１５は、後述する制御用トランジスタＱのゲートと電源線制御線Ｆを介して接続されている。電源線制御回路１５は、信号生成回路１１からのタイミング制御信号に基づいて、走査信号と完全、あるいは、１部時間的に重なる期間で、制御用トランジスタＱをオン状態にする電源線制御信号を生成し、供給する。そして、制御用トランジスタＱがオン状態となると、第１の電源線Ｌ１を介して駆動電圧Ｖｄｄが各画素回路２０に供給されるようになっている。
【００７９】
このように構成された有機ＥＬディスプレイ１０のアクティブマトリクス部１２を構成する画素回路２０について以下に説明する。尚、各画素回路２０の回路構成は同じであるので、説明の便宜上、１つの画素回路について説明する。
【００８０】
画素回路２０は、図３に示すように、３つのトランジスタと２つのコンデンサとを備えている。詳しくは、画素回路２０は、図３に示すように、駆動トランジスタＴｒｄ、調整用トランジスタＴｒｃ及びスイッチングトランジスタＴｒｓを備えている。又、画素回路２０は、容量素子又は保持素子としての第１キャパシタＣ１と第２キャパシタＣ２とを備えている。
駆動トランジスタＴｒｄ、調整用トランジスタＴｒｃ及び制御用トランジスタＱの導電型は、それぞれ、ｐ型（ｐチャネル）で構成されている。又、スイッチングトランジスタＴｒｓの導電型は、ｎ型（ｎチャネル）で構成されている。
【００８１】
駆動トランジスタＴｒｄは、そのドレインが有機ＥＬ素子２１の陽極に接続されている。有機ＥＬ素子２１の陰極は接地されている。又、駆動トランジスタＴｒｄのソースは第２の電源線Ｌ２に接続されている。第２の電源線Ｌ２は駆動電圧としての駆動電圧Ｖｄｄを供給する電圧供給線ＶＬと接続されている。駆動トランジスタＴｒｄのゲートは、第１キャパシタＣ１の第１の電極Ｌａと、調整用トランジスタＴｒｃのドレインと、第２キャパシタＣ２の第３の電極Ｌｃに接続されている。第１キャパシタＣ１の静電容量はＣａであって、第２キャパシタＣ２の静電容量はＣｂである。
【００８２】
第１キャパシタＣ１の第２の電極ＬｂはスイッチングトランジスタＴｒｓのソースに接続されている。スイッチングトランジスタＴｒｓのドレインはデータ線Ｘｍに接続されている。また、スイッチングトランジスタＴｒｓのゲートは走査線Ｙｎに接続されている。
【００８３】
調整用トランジスタＴｒｃは、そのゲートとドレインがノードＮにて接続されている。調整用トランジスタＴｒｃのソースは、他の画素回路２０に設けられた他の調整用トランジスタＴｒｃのソースとともに第１の電源線Ｌ１に接続されている。第１の電源線Ｌ１はアクティブマトリクス部１２の右端側に設けられた電圧供給線ＶＬに制御用トランジスタＱを介して接続されている。詳述すると、制御用トランジスタＱは、その第７の端子としてのドレインが第１の電源線Ｌ１に接続されている。第８の端子としての制御用トランジスタＱのソースは、電圧供給線ＶＬに接続されている。また、制御用トランジスタＱのゲートは、電源線制御線Ｆが接続されている。電源線制御線Ｆは電源線制御回路１５に接続されている。
【００８４】
電源線制御回路１５は電源線制御線Ｆを介して制御用トランジスタＱを導通制御するための電源線制御信号ＳＣＦを供給するようになっている。そして、電源線制御回路１５から制御用トランジスタＱをオン状態にする電源線制御信号ＳＣＦが出力されると、制御用トランジスタＱがオン状態になる。その結果、駆動電圧Ｖｄｄが調整用トランジスタＴｒｃのソースに印加されることとなる。
【００８５】
第２キャパシタＣ２の第４の電極Ｌｄは駆動トランジスタＴｒｄのソースと共に第２の電源線Ｌ２に接続されている。
【００８６】
本実施形態においては、調整用トランジスタＴｒｃは、その閾値電圧Ｖｔｈ２が駆動トランジスタＴｒｄの閾値電圧Ｖｔｈ１とほぼ等しくなるように形成されている。又、駆動電圧Ｖｄｄはデータ電圧Ｖｄａｔａと比べて十分高くなるように設定されている。
【００８７】
次に、上述のように構成された有機ＥＬディスプレイ１０の画素回路２０の駆動方法について図４に従って説明する。なお、図４において、Ｔｃ、Ｔ１及びＴ２は、それぞれ、駆動周期、データ書き込み期間及び発光期間を表している。駆動周期Ｔｃは、データ書き込み期間Ｔ１と発光期間Ｔ２とから構成されている。駆動周期Ｔｃは、有機ＥＬ素子２１の輝度階調が更新される周期を意味しており、本実施形態では、フレームに対応している。
【００８８】
まず、データ書き込み期間Ｔ１において、スイッチングトランジスタＴｒｓがオフした状態で、電源線制御回路１５から電源線制御線Ｆを介して制御用トランジスタＱをオン状態にする電源線制御信号ＳＣＦが出力される。すると、制御用トランジスタＱがオン状態となり、それにより、制御用トランジスタＱが接続されている第１の電源線Ｌ１に駆動電圧Ｖｄｄが出力される。
【００８９】
これにより、調整用トランジスタＴｒｃのソースの電位は駆動電圧Ｖｄｄになるとともに、ゲートの電位、即ちノードＮの電位Ｖｎは駆動電圧Ｖｄｄから調整用トランジスタＴｒｃの閾値電圧（Ｖｔｈ２）を引いた電圧（Ｖｎ＝Ｖｄｄ−Ｖｔｈ２）になる。そして、電位Ｖｎが初期電位Ｖｃ１として第１キャパシタＣ１及び第２キャパシタＣ２に保持され、駆動トランジスタＴｒｄのゲートに供給される。
【００９０】
また、このとき、走査線駆動回路１３からは走査線Ｙｎを介してスイッチングトランジスタＴｒｓのゲートにスイッチングトランジスタＴｒｓをオフ状態にする走査信号ＳＣ１が供給されており、スイッチングトランジスタＴｒｓはオフ状態になっている。
【００９１】
その後、電源線制御回路１５から電源線制御線Ｆを介して制御用トランジスタＱをオフ状態にする電源線制御信号ＳＣＦが出力され、制御用トランジスタＱがオフ状態になり、調整用トランジスタＴｒｃのソースが電源線制御回路１５と電気的に切断した状態となる。その結果、調整用トランジスタＴｒｃのドレインは駆動電圧Ｖｄｄから電気的に切り離された状態、すなわちフローティング状態となる。
【００９２】
続いて、走査線駆動回路１３から走査線Ｙｎを介してスイッチングトランジスタＴｒｓのゲートにスイッチングトランジスタＴｒｓをオン状態にする走査信号ＳＣ１が供給され、スイッチングトランジスタＴｒｓがオン状態になる。
【００９３】
スイッチングトランジスタＴｒｓがオン状態となっている期間に、データ線駆動回路１４からデータ線Ｘｍ及びスイッチングトランジスタＴｒｓを介して画素回路２０にデータ電圧Ｖｄａｔａが供給される。
【００９４】
このことによって、初期電位Ｖｃ１は、第１キャパシタＣ１の静電容量Ｃａ及び第２キャパシタＣ２の静電容量Ｃｂを用いると、以下の式で表わす値に変化する。
Ｖｃ１＝Ｖｄｄ−Ｖｔｈ２＋Ｃａ／（Ｃａ＋Ｃｂ）・ΔＶｄａｔａ
【００９５】
ここで、ΔＶｄａｔａは、駆動電圧Ｖｄｄとデータ電圧Ｖｄａｔａとの電位差（＝Ｖｄｄ−Ｖｄａｔａ）である。そして、このＶｄｄ−Ｖｔｈ２＋Ｃａ／（Ｃａ＋Ｃｂ）・ΔＶｄａｔａが最終電位Ｖｃ２として駆動トランジスタＴｒｄのゲートに供給される。
【００９６】
最終電位Ｖｃ２に応じて、駆動トランジスタＴｒｄの導通状態が設定され、その導通状態に応じた駆動電流Ｉｅｌが有機ＥＬ素子２１に供給される。この電流Ｉｅｌは、駆動トランジスタＴｒｄのゲート電圧Ｖｇとソース電圧Ｖｓとの電圧差をＶｇｓで表すと、以下のように表される。
Ｉｅｌ＝（１／２）β（−Ｖｇｓ−Ｖｔｈ１）^２
【００９７】
ここで、βは利得係数であって、キャリアの移動度をμ、ゲート容量をＡ、チャネル幅をＷ、チャネル長をＬで表すと、利得係数βは、β＝（μＡＷ／Ｌ）となる。なお、駆動トランジスタＴｒｄのゲート電圧Ｖｇは最終電位Ｖｃ２である。つまり、駆動トランジスタＴｒｄのゲート電圧Ｖｇとソース電圧Ｖｓとの電圧差Ｖｇｓは以下のように表される。
Ｖｇｓ＝Ｖｄｄ−［Ｖｄｄ−Ｖｔｈ２＋Ｃａ／（Ｃａ＋Ｃｂ）・ΔＶｄａｔａ］
【００９８】
従って、駆動トランジスタＴｒｄの駆動電流Ｉｅｌは以下のように表される。
Ｉｅｌ＝（１／２）β［Ｖｔｈ２−Ｃａ／（Ｃａ＋Ｃｂ）・ΔＶｄａｔａ−Ｖｔｈ１］^２
【００９９】
ここで、調整用トランジスタＴｒｃの閾値電圧Ｖｔｈ２は、上述したように、駆動トランジスタＴｒｄの閾値電圧Ｖｔｈ１とほぼ等しくなるように設定してあるので、駆動電流Ｉｅｌは以下のように表される。

【０１００】
従って、上式に示されるように、駆動電流Ｉｅｌは、駆動トランジスタＴｒｄの閾値電圧Ｖｔｈ１に依存することなく、データ電圧Ｖｄａｔａに対応した大きさの電流となる。そして、この駆動電流Ｉｅｌが有機ＥＬ素子２１に供給され、有機ＥＬ素子２１が発光することとなる。
【０１０１】
次に、データ書き込み期間Ｔ１終了後、発光期間Ｔ２にて、走査線駆動回路１３から走査線Ｙｎを介してスイッチングトランジスタＴｒｓのゲートにスイッチングトランジスタＴｒｓをオフ状態にする走査信号ＳＣ１が供給される。すると、スイッチングトランジスタＴｒｓがオフ状態になる。
【０１０２】
この発光期間Ｔ２においては、最終電位Ｖｃ２に応じて設定された駆動トランジスタＴｒｄの導通状態に応じた駆動電流Ｉｅｌが有機ＥＬ素子２１に供給されることとなる。
【０１０３】
以上のことより、各画素回路２０の駆動トランジスタＴｒｄの閾値電圧Ｖｔｈ１が製造ばらつきによって相違しても駆動電流Ｉｅｌはデータ電圧Ｖｄａｔａで決定される。このことから、有機ＥＬ素子２１は、データ電圧Ｖｄａｔａに基づいて精度良く輝度階調が制御されることとなる。
【０１０４】
しかも、画素回路２０を構成するトランジスタの数を少なくし、なおかつ、製造ばらつきを補償することができる。従って、画素回路２０は、有機ＥＬ素子２１の輝度階調を精度良く制御することができることに加えて歩留まりや開口率を向上させることができる有機ＥＬディスプレイ１０を提供することができる。　尚、画素回路２０を構成するトランジスタは、例えば、単結晶シリコン、多結晶シリコン、微結晶シリコン、あるいは、アモルファスシリコンのいずれかにより形成されていることが好ましい。
【０１０５】
（第２実施形態）
次に、本発明を具体化した第２実施形態を図５に従って説明する。尚、本実施形態において、第１実施形態と同じ構成部材については符号を等しくして、その詳細な説明を省略する。
【０１０６】
図５は、有機ＥＬディスプレイ１０のアクティブマトリクス部１２ａ及びデータ線駆動回路１４の内部回路構成を示すブロック回路図である。本実施形態において、アクティブマトリクス部１２ａは、赤色の光を放射する有機ＥＬ素子２１を有した赤用画素回路２０Ｒと、緑色の光を放射する有機ＥＬ素子２１を有した緑用画素回路２０Ｇと、青色の光を放射する有機ＥＬ素子２１を有した青用画素回路２０Ｂとで構成される。上述の各赤、緑及び青用画素回路２０Ｒ，２０Ｇ，２０Ｂの回路構成は、それぞれ、第１実施形態で説明した画素回路２０の回路構成と等しい。
【０１０７】
詳述すると、アクティブマトリクス部１２ａは、同色の画素回路２０Ｒ，２０Ｇ，２０Ｂが走査線Ｙｎの延設方向に沿って配置されている。つまり、走査線Ｙｎのうち、第１の走査線Ｙ１には、赤色の画素回路２０Ｒが接続されている。同様に、走査線Ｙｎのうち、第２の走査線Ｙ２には、緑用画素回路２０Ｇが接続されている。
【０１０８】
同様に、走査線Ｙｎのうち、第３の走査線Ｙ３には、青色の画素回路２０Ｂが接続されている。そして、そのような各画素回路２０Ｒ，２０Ｇ，２０Ｂが順次列方向に繰り返されて配置されている。又、各色の画素回路２０Ｒ，２０Ｇ，２０Ｂに対応した制御用トランジスタＱＲ，ＱＧ，ＱＢは、各色の画素回路２０Ｒ，２０Ｇ，２０Ｂに対応した駆動電圧ＶｄｄＲ，ＶｄｄＧ，ＶｄｄＢを供給する電圧供給線ＶＬＲ，ＶＬＧ，ＶＬＢと接続されている。
【０１０９】
次に、上述のように構成された有機ＥＬディスプレイ１０の画素回路２０Ｒ，２０Ｇ，２０Ｂの駆動方法について説明する。
【０１１０】
走査線Ｙ１を介してスイッチングトランジスタＴｒｓをオフ状態とする走査信号が供給され、走査線Ｙ１の延設方向に配置された赤用画素回路２０Ｒ内のスイッチングトランジスタＴｒｓがオフ状態となっている期間に、電源線制御回路１５から、走査線Ｙ１に対応する制御用トランジスタＱＲをオン状態とする信号が出力される。これによって、走査線Ｙ１に接続された赤用画素回路２０Ｒの各々に含まれる第１キャパシタＣ１及び第２キャパシタＣ２には電位Ｖｎ（＝Ｖｄｄ−Ｖｔｈ２）が初期電位Ｖｃ１として保持される。
【０１１１】
その後、電源線制御回路１５から制御用トランジスタＱＲをオフ状態とし、さらに走査線Ｙ１を介してスイッチングトランジスタＴｒｓをオン状態にする走査信号が供給される。この状態で、データ線駆動回路１４の単一ラインドライバ２３からデータ線Ｘｍ及びスイッチングトランジスタＴｒｓを介して画素回路２０にデータ電圧Ｖｄａｔａが供給される。
【０１１２】
このことによって、初期電位Ｖｃ１は、第１キャパシタＣ１の静電容量Ｃａ及び第２キャパシタＣ２の静電容量Ｃｂを用いると、以下の式で表わす値に変化する。
Ｖｃ１＝Ｖｄｄ−Ｖｔｈ２＋Ｃａ／（Ｃａ＋Ｃｂ）・ΔＶｄａｔａ
【０１１３】
そして、このＶｃ１が最終電位Ｖｃ２として駆動トランジスタＴｒｄのゲートに供給される。
【０１１４】
最終電位Ｖｃ２に応じて、駆動トランジスタＴｒｄの導通状態が設定され、その導通状態に応じた駆動電流Ｉｅｌが有機ＥＬ素子２１に供給される。
【０１１５】
この結果、赤用画素回路２０Ｒの有機ＥＬ素子２１が発光する。このとき、調整用トランジスタＴｒｃの閾値電圧Ｖｔｈ２は駆動トランジスタＴｒｄの閾値電圧Ｖｔｈ１とほぼ等しくなるように設定されている。従って、赤用画素回路２０Ｒの各々の駆動トランジスタＴｒｄは、その閾値電圧Ｖｔｈ１が補償されているので、赤用画素回路２０Ｒの有機ＥＬ素子２１の輝度階調がデータ電圧Ｖｄａｔａに応じて精度良く制御される。
【０１１６】
続いて、走査線Ｙ２に対応する緑用画素回路２０Ｇに含まれるスイッチングトランジスタＴｒｓをオフ状態にした状態で、電源線制御回路１５から制御用トランジスタＱＧをオン状態とする信号が供給される。これにより、走査線Ｙ２に接続された緑用画素回路２０Ｇの各々の第１キャパシタＣ１及び第２キャパシタＣ２に電位Ｖｎ（＝Ｖｄｄ−Ｖｔｈ２）が初期電位Ｖｃ１として保持される。
【０１１７】
その後、電源線制御回路１５から制御用トランジスタＱＧをオフ状態とし、さらに第２の走査線Ｙ２を介してスイッチングトランジスタＴｒｓをオン状態にする走査信号が供給される。これに呼応して、データ線駆動回路１４の単一ラインドライバ２３からデータ線Ｘｍを介してデータ電圧Ｖｄａｔａが供給される。
【０１１８】
このことによって、初期電位Ｖｃ１は、第１キャパシタＣ１の静電容量Ｃａ及び第２キャパシタＣ２の静電容量Ｃｂを用いると、以下の式で表わす値に変化する。
Ｖｃ１＝Ｖｄｄ−Ｖｔｈ２＋Ｃａ／（Ｃａ＋Ｃｂ）・ΔＶｄａｔａ
【０１１９】
そして、このＶｃ１が最終電位Ｖｃ２として駆動トランジスタＴｒｄのゲートに供給される。
【０１２０】
最終電位Ｖｃ２に応じて、駆動トランジスタＴｒｄの導通状態が設定され、その導通状態に応じた駆動電流Ｉｅｌが有機ＥＬ素子２１に供給される。
【０１２１】
この結果、緑用画素回路２０Ｇの有機ＥＬ素子２１が発光する。このとき、調整用トランジスタＴｒｃの閾値電圧Ｖｔｈ２は駆動トランジスタＴｒｄの閾値電圧Ｖｔｈ１とほぼ等しくなるように設定されている。従って、緑用画素回路２０Ｇの各々の駆動トランジスタＴｒｄは、その閾値電圧Ｖｔｈ１が補償されているので、緑用画素回路２０Ｇの有機ＥＬ素子２１の輝度階調がデータ電圧Ｖｄａｔａに応じて精度良く制御される。
【０１２２】
以下、走査線Ｙ３に対応して設けられた青色用画素回路２０Ｂに対しても同様な操作を行う。
【０１２３】
通常、有機ＥＬ素子２１は発光色により材料の特性が異なることがあるが、発光色毎に駆動電圧を設定する必要がある場合がある。そのような場合、第２実施形態のようなパネルレイアウトは適している。
【０１２４】
また、発光色により有機ＥＬ素子の経時劣化等により駆動電圧が異なる場合は、有機ＥＬ素子の経時劣化の程度に応じて駆動電圧Ｖｄｄを適宜再設定することにより、有機ＥＬ素子の経時劣化を補償することもできる。
【０１２５】
もちろん、上述の第２実施形態の概念は、有機ＥＬ素子以外の電子素子や電気光学素子にも適用することができる。
【０１２６】
（第３実施形態）
次に、第１及び第２実施形態で説明した電気光学装置としての有機ＥＬディスプレイ１０の電子機器の適用について図６及び図７に従って説明する。有機ＥＬディスプレイ１０は、モバイル型のパーソナルコンピュータ、携帯電話、デジタルカメラ等種々の電子機器に適用できる。
【０１２７】
図６は、モバイル型パーソナルコンピュータの構成を示す斜視図を示す。図６において、パーソナルコンピュータ５０は、キーボード５１を備えた本体部５２と、有機ＥＬディスプレイ１０を用いた表示ユニット５３とを備えている。
この場合においても、有機ＥＬディスプレイ１０を用いた表示ユニット５３は上述の実施形態と同様な効果を発揮する。この結果、有機ＥＬ素子２１の輝度階調を精度良く制御することができるとともに歩留まりや開口率を向上させることができる有機ＥＬディスプレイ１０を備えたモバイル型パーソナルコンピュータ５０を提供することができる。
【０１２８】
図７は、携帯電話の構成を示す斜視図を示す。図７において、携帯電話６０は、複数の操作ボタン６１、受話口６２、送話口６３、有機ＥＬディスプレイ１０を用いた表示ユニット６４を備えている。この場合においても、有機ＥＬディスプレイ１０を用いた表示ユニット６４は上述の実施形態と同様な効果を発揮する。この結果、有機ＥＬ素子２１の輝度階調を精度良く制御することができるとともに歩留まりや開口率を向上させることができる有機ＥＬディスプレイ１０を備えた携帯電話６０を提供することができる。
【０１２９】
尚、発明の実施形態は、上記実施形態に限定されるものではなく、以下のように実施してもよい。
【０１３０】
○上述の実施形態では、制御回路として、制御用トランジスタＱを使用した。これを、トランジスタＱの変わりに低電位と高電位との間で切換え可能なスイッチを設けてもよい。又、駆動トランジスタＴｒｄの駆動能力を向上させるためにバッファ回路あるいはソースフォロワ回路を含むボルテージフォロワ回路を使用してもよい。このようにすることによって、速やかに画素回路に電流を供給することができる。
【０１３１】
○上述の実施形態では、制御用トランジスタＱ及び電圧供給線ＶＬをアクティブマトリクス部１２の右端側に設けるようにしたが、制御用トランジスタＱ及び電圧供給線ＶＬを電源線制御回路１５に設けるようにしてもよい。
【０１３２】
○電圧供給線ＶＬをアクティブマトリクス部１２に対して走査線駆動回路１３と同じ側に設けてもよい。
【０１３３】
○電源線制御回路１５を、アクティブマトリクス部１２に対して走査線駆動回路１３と同じ側に設けることもできる。
【０１３４】
○上述の実施形態では、駆動トランジスタＴｒｄ、調整用トランジスタＴｒｃ及び制御用トランジスタＱの導電型をｐ型とし、スイッチングトランジスタＴｒｓ及びの導電型をｎ型とした。これを、駆動トランジスタＴｒｄ及び調整用トランジスタＴｒｃの導電型をｎ型とし、スイッチングトランジスタＴｒｓ及び制御用トランジスタＱの導電型をｐ型としてもよい。
【０１３５】
あるいは、上記の全てのトランジスタの導電型を同一としてもよい。
【０１３６】
○上記の実施形態では、本発明を有機ＥＬ素子に適用した例について述べたが、もちろん、有機ＥＬ素子以外の例えばＬＥＤ、ＦＥＤ、液晶素子、無機ＥＬ素子、電気泳動素子、電子放出素子等の種々の電気光学素子を駆動する単位回路に具体化してもよい。ＲＡＭ等（特にＭＲＡＭ）の記憶素子に具体化してもよい。
【図面の簡単な説明】
【図１】本実施形態の有機ＥＬディスプレイの回路構成を示すブロック回路図である。
【図２】第１実施形態のアクティブマトリクス部及びデータ線駆動回路の内部回路構成を示すブロック回路図である。
【図３】第１実施形態の画素回路の回路図である。
【図４】第１実施形態の画素回路の駆動方法を説明するためのタイミングチャートである。
【図５】第２実施形態のアクティブマトリクス部及びデータ線駆動回路の内部回路構成を示すブロック回路図である。
【図６】第３実施形態を説明するためのモバイル型パーソナルコンピュータの構成を示す斜視図である。
【図７】第３実施形態を説明するための携帯電話の構成を示す斜視図である。
【符号の説明】
Ｃ１　容量素子又は保持素子としてのキャパシタ
Ｌａ　第１の電極
Ｌｂ　第２の電極
Ｔｒｄ　第１のトランジスタとしての駆動トランジスタ
Ｔｒｃ　第２のトランジスタとしての調整用トランジスタ
Ｔｒｓ　第３のトランジスタとしてのスイッチングトランジスタ
Ｑ　第４のトランジスタとしての制御用トランジスタ
Ｖｄａｔａ　信号としてのデータ電圧
Ｖｄｄ　駆動電圧
Ｙｎ　走査線
Ｘｍ　データ線
１０　電気光学装置としての有機ＥＬディスプレイ
２０　単位回路としての画素回路
２１　電子素子又は電流駆動素子としての有機ＥＬ素子
５０　電子機器としてのモバイル型パーソナルコンピュータ
６０　電子機器としての携帯電話[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an electronic circuit, a method for driving an electronic circuit, an electro-optical device, a method for driving an electro-optical device, and an electronic apparatus.
[0002]
[Prior art]
In recent years, an electro-optical device including a plurality of electro-optical elements widely used as a display device is required to have high definition or a large screen, and in response to this, each of the plurality of electro-optical elements is driven. Of the active matrix drive type electro-optical device provided with the pixel circuit for the passive drive type electro-optical device is increasing. However, in order to achieve higher definition or a larger screen, it is necessary to precisely control each of the electro-optical elements. For that purpose, it is necessary to compensate for the characteristic variation of the active elements constituting the pixel circuit.
[0003]
As a method of compensating for the variation in characteristics of the active elements, for example, a display device including a pixel circuit including a diode-connected transistor for compensating for the variation in characteristics has been proposed (for example, see Patent Document 1).
[Patent Document 1] JP-A-11-272233
[Problems to be solved by the invention]
By the way, a pixel circuit for compensating for variations in characteristics of active elements is generally constituted by four or more transistors, which leads to a reduction in yield and aperture ratio.
[0004]
One object of the present invention is to solve the above problems, and it is possible to reduce the number of transistors constituting a pixel circuit or a unit circuit, an electronic circuit, a driving method of an electronic circuit, an electro-optical device, An object of the present invention is to provide a driving method of an electro-optical device and an electronic apparatus.
[0005]
[Means for Solving the Problems]
A first electronic circuit according to the present invention includes a first transistor having a first terminal, a second terminal, and a first control terminal, a third terminal, a fourth terminal, and a second control terminal. And a second transistor having the third terminal connected to the first control terminal; a first electrode and a second electrode; and the first electrode being connected to the first control terminal. A unit circuit including a capacitor connected to the first control terminal, a fifth terminal, and a sixth terminal, the third transistor having the fifth terminal connected to the second electrode; And the fourth terminal is connected to a first power supply line together with the fourth terminal of another unit circuit of the plurality of unit circuits, and the potential of the first power supply line is changed to a plurality of potentials. A control circuit for setting or controlling electrical disconnection and electrical connection between the first power supply line and the drive voltage; And it features.
[0006]
In the above electronic circuit, the second terminal may be connected to the first power supply line, or may be connected to a second power supply line different from the first power supply line.
[0007]
A second electronic circuit according to the present invention includes a first transistor having a first terminal, a second terminal, and a first control terminal, a third terminal, a fourth terminal, and a second control terminal. And a second transistor having the third terminal connected to the first control terminal; a first electrode and a second electrode; and the first electrode being connected to the first control terminal. A unit circuit including a capacitor connected to the first control terminal, a fifth terminal, and a sixth terminal, the third transistor having the fifth terminal connected to the second electrode; And the fourth terminal is connected to a first power supply line together with the fourth terminal of another unit circuit of the plurality of unit circuits, and the second terminal is connected to a second power supply line Setting the potential of the first power supply line to a plurality of potentials, or electrically disconnecting the first power supply line from a drive voltage and And a control circuit for controlling the connection.
[0008]
With such a configuration as the electronic circuit, the number of transistors forming the unit circuit can be reduced.
[0009]
In the above electronic circuit, it is preferable that the second control terminal is connected to the third terminal.
[0010]
For example, it is preferable that the third terminal and the second control terminal are a drain and a gate, respectively. Thus, the second transistor can be used as a transistor that compensates for the threshold voltage of the first transistor.
[0011]
In the above electronic circuit, it is preferable that each of the unit circuits does not include a transistor other than the first transistor, the second transistor, and the third transistor.
[0012]
This makes it possible to reduce the number of transistors in the unit circuit while compensating for the threshold voltage of the first transistor.
[0013]
In the above electronic circuit, it is preferable that the first transistor and the second transistor have the same conductivity type.
[0014]
According to this, the threshold voltage of the first transistor can be easily compensated by adjusting the threshold voltage of the second transistor.
[0015]
In the above electronic circuit, an electronic element may be connected to the first terminal.
[0016]
In the above electronic circuit, the electronic element is, for example, a current driving element, an electro-optical element, a resistance element, a diode, a storage element, or the like.
[0017]
In the above electronic circuit, the control circuit is a fourth transistor having a seventh terminal and an eighth terminal, and the seventh terminal is connected to the fourth transistor via the first power supply line. And the eighth terminal is connected to the drive voltage.
[0018]
According to this, the control circuit can be easily configured.
[0019]
In the above electronic circuit, the second power supply line may be electrically connectable to the drive voltage.
[0020]
In the above electronic circuit, it is preferable that the threshold voltage of the first transistor is set so as not to be lower than the threshold voltage of the second transistor.
[0021]
According to this, the threshold value of the first transistor can be reliably compensated.
[0022]
Further, even when threshold compensation of the first transistor is performed using the second transistor, the first transistor can be set to a non-conductive state.
[0023]
Conversely, in the above electronic circuit, the threshold voltage of the first transistor may be equal to or higher than the threshold voltage of the second transistor.
[0024]
In this case, the second transistor can be turned on only by performing threshold compensation of the first transistor using the second transistor.
[0025]
The third electronic circuit of the present invention is an electronic circuit including a plurality of first signal lines, a plurality of second signal lines, a plurality of power lines, and a plurality of unit circuits, Each of the unit circuits includes a first transistor including a first terminal, a second terminal, and a first control terminal, a third terminal, a fourth terminal, and a second control terminal. And a second transistor having the third terminal connected to the first control terminal, a first electrode and a second electrode, wherein the first electrode is provided with the first control terminal. A third transistor having a capacitor connected to the first terminal, a fifth terminal, a sixth terminal, and a third control terminal, wherein the fifth terminal is connected to the second electrode; Wherein the second control terminal is connected to the third terminal, and the third control terminal corresponds to one of the plurality of first signal lines. It is connected to the first signal line.
[0026]
In the above electronic circuit, the fourth terminal is connected to a first power supply line together with the fourth terminal of another unit circuit of the plurality of unit circuits, and the second terminal is connected to a second power supply line. It is preferable that a control circuit is provided to set the potential of the first power supply line to a plurality of potentials or to control electrical disconnection and electrical connection between the first power supply line and a driving voltage. .
[0027]
According to this, the number of transistors forming the unit circuit can be reduced.
[0028]
In the above electronic circuit, it is preferable that the first transistor and the second transistor have the same conductivity type.
[0029]
According to this, the threshold voltage of the first transistor can be easily compensated by adjusting the threshold voltage of the second transistor.
[0030]
In the above electronic circuit, an electronic element may be connected to the first terminal.
[0031]
In the above electronic circuit, the electronic element is, for example, a current driving element, an electro-optical element, a resistance element, a diode, a storage element, or the like.
[0032]
In the above electronic circuit, it is preferable that the threshold voltage of the first transistor is set so as not to be lower than the threshold voltage of the second transistor.
[0033]
In the above electronic circuit, conversely, in the above electronic circuit, the threshold voltage of the first transistor may be lower than or equal to the threshold voltage of the second transistor.
[0034]
A fourth electronic circuit according to the present invention is an electronic circuit including a plurality of unit circuits, wherein each of the plurality of unit circuits includes a holding element that holds a signal as a charge, and transmission of the signal to the holding element. A first switching transistor to be controlled, a driving transistor whose conduction state is set based on the charge held in the holding element, and a control terminal of the driving transistor prior to transmission of the signal to the holding element. And a control circuit that supplies a drive voltage to the adjustment transistors of at least two of the plurality of unit circuits.
[0035]
In the above electronic circuit, an electronic element may be connected to the driving transistor.
[0036]
In the above electronic circuit, the electronic element is, for example, a current driving element, an electro-optical element, a resistance element, a diode, a storage element, or the like.
[0037]
A method for driving an electronic circuit according to the present invention includes a first transistor having a first terminal, a second terminal, and a first control terminal; a third terminal and a fourth terminal; A second transistor having a third terminal connected to a first control terminal; a first electrode and a second electrode; wherein the first electrode is connected to the first control terminal A method of driving an electronic circuit including a plurality of unit circuits including a divided capacitance element, wherein the third terminals of the plurality of unit circuits are electrically connected to a predetermined potential and the first control is performed. A first step of setting the terminal for use to a first potential; and, in a state where the third terminal is electrically disconnected from the predetermined potential, changing the potential of the second electrode from a second potential to a third potential. A second step of changing the first control terminal from the first potential by changing the potential to the first potential. And a flop.
[0038]
According to this, the number of transistors constituting the electronic circuit can be reduced while compensating for the threshold voltage of the first transistor. ,
In the above method for driving an electronic circuit, it is preferable that the potential of the second electrode is set to the second potential at least during a period in which the first step is performed.
[0039]
In the above method for driving an electronic circuit, “electrically connecting the third terminal to a predetermined potential” means, for example, a state in which a current flows into the third terminal via the fourth terminal. "Electrically disconnecting the third terminal to a predetermined potential" means, for example, a state in which current does not flow through the fourth terminal.
[0040]
A first electro-optical device according to an aspect of the invention is an electro-optical device including a plurality of data lines, a plurality of scanning lines, and a plurality of unit circuits, wherein each of the plurality of unit circuits includes:
A first transistor having a first terminal, a second terminal, and a first control terminal; an electro-optical element connected to the first terminal; a third terminal and a fourth terminal; And a second transistor having the third terminal connected to the first control terminal, a first electrode and a second electrode, wherein the first electrode is provided with the first control terminal. A third capacitor, comprising: a capacitor connected to the first terminal; a fifth terminal, a sixth terminal, and a third control terminal, wherein the fifth terminal is electrically connected to the second electrode. Wherein the fourth terminal is connected to a first power supply line together with the fourth terminal of another unit circuit of the plurality of unit circuits, and the third control terminal is And the sixth terminal is connected to a corresponding one of the plurality of data lines. And a control circuit for setting the potential of the first power supply line to a plurality of potentials, or controlling an electrical disconnection and an electrical connection between the first power supply line and a driving voltage. I do.
[0041]
A second electro-optical device according to the present invention is an electro-optical device including a plurality of data lines, a plurality of scanning lines, and a plurality of unit circuits, wherein each of the plurality of unit circuits has a first terminal A first transistor having a first terminal, a second terminal, and a first control terminal; an electro-optical element connected to the first terminal; a third terminal and a fourth terminal; A third transistor having a third terminal connected to the first control terminal, a first electrode and a second electrode, wherein the first electrode is connected to the first control terminal; A third transistor having a capacitive element, a fifth terminal, a sixth terminal, and a third control terminal, wherein the fifth terminal is electrically connected to the second electrode; And the fourth terminal is connected to a first power supply line together with the fourth terminal of another unit circuit of the plurality of unit circuits. The second terminal is connected to a second power supply line together with the second terminals of other unit circuits of the plurality of unit circuits, and the third control terminal corresponds to one of the plurality of scanning lines. The sixth terminal is connected to a scanning line, and the sixth terminal is connected to a corresponding data line among the plurality of data lines, and sets the potential of the first power supply line to a plurality of potentials, or A control circuit for controlling electrical disconnection and electrical connection between the line and the drive voltage was provided.
[0042]
According to the above electro-optical device, the number of transistors forming the pixel circuit can be reduced while compensating for the threshold voltage of the first transistor.
[0043]
This can improve the aperture ratio of one pixel and improve the production yield.
[0044]
In the above electro-optical device, it is preferable that the second control terminal is connected to the third terminal.
[0045]
In the above electro-optical device, the control circuit is a fourth transistor including a seventh terminal and an eighth terminal, and the seventh terminal is connected to the first transistor via the first power supply line. And the eighth terminal is connected to the drive voltage.
[0046]
According to this, the control circuit can be configured simply.
[0047]
In the above electro-optical device, it is preferable that each of the unit circuits has no transistor other than the first transistor, the second transistor, and the third transistor.
[0048]
According to this, an electro-optical device having a high aperture ratio can be provided.
[0049]
In the above electro-optical device, the conductivity type of the first transistor and the conductivity type of the second transistor are the same.
[0050]
According to this, the threshold voltage of the first transistor can be reliably compensated.
[0051]
In the above electro-optical device, it is preferable that the threshold voltage of the first transistor is set so as not to be lower than the threshold voltage of the second transistor.
[0052]
Specifically, the first transistor may be set so that its gate length is not shorter than the gate length of the corresponding second transistor in a pixel.
[0053]
Alternatively, the first transistor may be set so that its gate insulating film is not thinner than the corresponding gate insulating film of the second transistor in the pixel.
[0054]
Alternatively, the first transistor may be set so that the threshold voltage of the first transistor is adjusted so as not to be lower than the threshold voltage of the corresponding second transistor in the pixel.
[0055]
Preferably, the first transistor operates in a saturation region.
[0056]
According to this, the threshold voltage of the first transistor provided in the pixel circuit can be reliably compensated. Therefore, the brightness gradation of the electro-optical element can be controlled with high accuracy.
[0057]
Conversely, in the above electro-optical device, the threshold voltage of the first transistor may be set to be equal to or lower than the threshold voltage of the second transistor.
[0058]
In the above electro-optical device, the second power supply line can also be electrically connected to the drive voltage.
[0059]
In the above electro-optical device, the electro-optical element is, for example, an EL element.
[0060]
In the above electro-optical device, it is preferable that electro-optical elements of the same color are arranged along the scanning lines.
[0061]
According to a first method for driving an electro-optical device of the present invention, a first transistor including a first terminal, a second terminal, and a first control terminal; and an electric transistor connected to the first terminal. A second transistor having an optical element, a third terminal, and a fourth terminal, wherein the first terminal is connected to the third terminal; a first electrode and a second electrode; And a plurality of unit circuits each including: a capacitor in which the first electrode is connected to the first control terminal; and a plurality of unit circuits arranged corresponding to intersections of a plurality of scanning lines and a plurality of data lines. A method of driving an electro-optical device, comprising: a series of unit circuits including a third transistor having a third control terminal connected to one of the plurality of scanning lines among the plurality of unit circuits. The third terminal is connected to the predetermined terminal via the fourth terminal and the channel of the second transistor. A first step of setting the first control terminal to a first potential by electrically connecting the third transistor to the third control terminal of the series of unit circuits. A scan signal for setting a state is supplied, the third transistor is turned on, and is electrically connected to a corresponding data line of the plurality of data lines, and then is passed through the corresponding data line and the third transistor. The data signal supplied to the second electrode is applied to the second electrode to change the potential of the second electrode from the second potential to the third potential, thereby changing the potential of the first control terminal. And a second step of applying the data signal to the second electrode and the third terminal of the series of unit circuits in the second step. Predetermined potential A period in which electrically disconnected is characterized to be configured to overlap at least a portion.
[0062]
According to a second method for driving an electro-optical device of the present invention, a first transistor having a first terminal, a second terminal, and a first control terminal, and an electric transistor connected to the first terminal are provided. A second transistor having an optical element, a third terminal, and a fourth terminal, wherein the first terminal is connected to the third terminal; a first electrode and a second electrode; And a plurality of unit circuits each including: a capacitor in which the first electrode is connected to the first control terminal; and a plurality of unit circuits arranged corresponding to intersections of a plurality of scanning lines and a plurality of data lines. All of the fourth terminals of a series of unit circuits including a third transistor having a third control terminal connected to one of the plurality of scanning lines among the plurality of unit circuits. A driving method of the electro-optical device connected to one of the first power supply lines A first step of setting the first control terminal at a first potential by electrically connecting the fourth terminal of the series of unit circuits to a predetermined potential; and A scan signal is supplied to a third control terminal to turn on the third transistor and electrically connect the third transistor to a corresponding data line of the plurality of data lines. By applying a data signal supplied through the second transistor to the second electrode, the potential of the second electrode is changed from the second potential to the third potential, whereby the first signal is applied. A second step of changing the potential of the control terminal from the first potential, wherein in the second step, a period in which the data signal is applied to the second electrode and a second period of the series of unit circuits. Terminal 4 And a period in which electrically disconnected from the potential set so as to overlap at least one part.
[0063]
In the above method for driving an electro-optical device, it is preferable that the potential of the second electrode is set to the second potential at least during a period in which the first step is performed.
[0064]
Thus, the potential of the first control terminal can be accurately set to a potential according to the data signal.
[0065]
A first electronic device according to the present invention includes the electronic circuit described above.
[0066]
According to a second aspect of the invention, there is provided a second electronic apparatus in which the above-described electro-optical device is mounted.
[0067]
In the above invention, the first transistor and the drive transistor, the first and second terminals, the first control terminal, and the control terminal of the drive transistor are, for example, shown in FIG. In the illustratedpixel circuit 20, the driving transistor Trd, the drain and the source of the driving transistor Trd, and the gate of the driving transistor Trd respectively correspond to the driving transistor Trd.
[0068]
In addition, for example, the second transistor, the adjustment transistor, the third and fourth terminals, and the second control terminal are respectively provided in thepixel circuit 20 of the present embodiment illustrated in FIG. It corresponds to the drain, source and gate of the transistor Trc and the adjusting transistor Trc.
[0069]
Further, for example, the third transistor, the fifth terminal, the sixth terminal, and the third control terminal are each provided with the switching transistor Trs, the switching transistor Trs, in thepixel circuit 20 illustrated in FIG. 3 of the present embodiment. This corresponds to the source of the switching transistor Trs (terminal connected to the capacitor C1), the drain of the switching transistor Trs (terminal connected to the data line Xm), and the gate of the switching transistor Trs.
[0070]
BEST MODE FOR CARRYING OUT THE INVENTION
(1st Embodiment)
Hereinafter, a first embodiment of the present invention will be described with reference to FIGS. FIG. 1 is a block circuit diagram showing a circuit configuration of an organic EL display as an electro-optical device. FIG. 2 is a block circuit diagram showing an internal circuit configuration of the active matrix unit and the data line driving circuit. FIG. 3 is a circuit diagram of the pixel circuit. FIG. 4 is a timing chart for explaining a driving method of the pixel circuit.
[0071]
As shown in FIG. 1, theorganic EL display 10 includes asignal generation circuit 11, anactive matrix unit 12, a scanningline driving circuit 13, a dataline driving circuit 14, and a powerline control circuit 15.
[0072]
Thesignal generation circuit 11, the scanningline drive circuit 13, the dataline drive circuit 14, and the power supplyline control circuit 15 of theorganic EL display 10 may be constituted by independent electronic components. For example, thesignal generation circuit 11, the scanningline drive circuit 13, the dataline drive circuit 14, and the power supplyline control circuit 15 may each be configured by a one-chip semiconductor integrated circuit device. Further, all or a part of thesignal generation circuit 11, the scanningline driving circuit 13, the dataline driving circuit 14, and the power supplyline control circuit 15 are constituted by a programmable IC chip, and the functions thereof are implemented by software written in the IC chip. It may be realized in a realistic manner.
[0073]
Thesignal generation circuit 11 generates a scanning control signal and a data control signal for displaying an image on theactive matrix unit 12 based on image data from an external device (not shown). Then, thesignal generation circuit 11 outputs a scanning control signal to the scanningline driving circuit 13 and outputs a data control signal to the data line drivingcircuit 14. Further, thesignal generation circuit 11 outputs a timing control signal to the powerline control circuit 15.
[0074]
As shown in FIG. 2, theactive matrix section 12 includespixel circuits 20 as a plurality of unit circuits having anorganic EL element 21 as an electronic element or an electro-optical element in which a light emitting layer is made of an organic material, and arranged in a matrix. Electronic circuit provided. That is, thepixel circuit 20 includes M data lines Xm (m = 1 to M; m is an integer) extending in the column direction and N scanning lines Yn (n = 1 to N) extending in the row direction. ; N is an integer).
[0075]
Thepixel circuit 20 is connected to a first power line L1 and a second power line L2 extending along the row direction. The first and second power supply lines L1 and L2 are connected to voltage supply lines VL extending along the column direction of thepixel circuits 20 provided on the right end side of theactive matrix section 12, respectively. Note that a later-described transistor disposed and formed in thepixel circuit 20 is usually configured by a TFT (thin film transistor).
[0076]
The scanningline driving circuit 13 selects one of the N scanning lines Yn provided in theactive matrix unit 12 based on the scanning control signal output from thesignal generation circuit 11, and selects the scanning line. A scanning signal is supplied to the scanning line.
[0077]
The dataline drive circuit 14 includes a plurality ofsingle line drivers 23. Eachsingle line driver 23 is connected to a corresponding data line Xm provided in theactive matrix unit 12. Each of thesingle line drivers 23 generates a data voltage Vdata as a signal based on the data control signal output from thesignal generation circuit 11. In addition, thesingle line driver 23 outputs the generated data voltage Vdata to thepixel circuit 20 via the data line Xm. Thepixel circuit 20 controls the drive current Iel (see FIG. 3) flowing through eachorganic EL element 21 by setting the internal state of thepixel circuit 20 according to the output data voltage Vdata, and The luminance gradation of theEL element 21 is controlled. Further, eachsingle line driver 23 of the data line drivingcircuit 14 applies a bias voltage having the same potential as the driving voltage Vdd supplied from the voltage supply line VL before supplying the data voltage Vdata in a data writing period T1 described later. The data is supplied to eachpixel circuit 20.
[0078]
The power supplyline control circuit 15 is connected to a gate of a control transistor Q described later via a power supply line control line F. The power supplyline control circuit 15 generates a power supply line control signal for turning on the control transistor Q in a period completely or partially overlapping with the scanning signal based on the timing control signal from thesignal generation circuit 11. Generate and supply. When the control transistor Q is turned on, the drive voltage Vdd is supplied to eachpixel circuit 20 via the first power supply line L1.
[0079]
Thepixel circuit 20 forming theactive matrix section 12 of theorganic EL display 10 thus configured will be described below. Since the circuit configuration of eachpixel circuit 20 is the same, one pixel circuit will be described for convenience of description.
[0080]
Thepixel circuit 20 includes three transistors and two capacitors, as shown in FIG. Specifically, as shown in FIG. 3, thepixel circuit 20 includes a driving transistor Trd, an adjusting transistor Trc, and a switching transistor Trs. Further, thepixel circuit 20 includes a first capacitor C1 and a second capacitor C2 as capacitance elements or holding elements.
The conductivity types of the drive transistor Trd, the adjustment transistor Trc, and the control transistor Q are each p-type (p-channel). The conductivity type of the switching transistor Trs is an n-type (n-channel).
[0081]
The drain of the drive transistor Trd is connected to the anode of theorganic EL element 21. The cathode of theorganic EL element 21 is grounded. The source of the driving transistor Trd is connected to the second power supply line L2. The second power supply line L2 is connected to a voltage supply line VL that supplies a drive voltage Vdd as a drive voltage. The gate of the driving transistor Trd is connected to the first electrode La of the first capacitor C1, the drain of the adjusting transistor Trc, and the third electrode Lc of the second capacitor C2. The capacitance of the first capacitor C1 is Ca, and the capacitance of the second capacitor C2 is Cb.
[0082]
The second electrode Lb of the first capacitor C1 is connected to the source of the switching transistor Trs. The drain of the switching transistor Trs is connected to the data line Xm. The gate of the switching transistor Trs is connected to the scanning line Yn.
[0083]
The gate and the drain of the adjusting transistor Trc are connected at the node N. The source of the adjustment transistor Trc is connected to the first power supply line L1 together with the source of another adjustment transistor Trc provided in anotherpixel circuit 20. The first power supply line L1 is connected to a voltage supply line VL provided on the right end side of theactive matrix section 12 via a control transistor Q. More specifically, the drain of the control transistor Q as a seventh terminal is connected to the first power supply line L1. The source of the control transistor Q serving as the eighth terminal is connected to the voltage supply line VL. The power supply line control line F is connected to the gate of the control transistor Q. The power supply line control line F is connected to the power supplyline control circuit 15.
[0084]
The powerline control circuit 15 supplies a power line control signal SCF for controlling conduction of the control transistor Q via a power line control line F. When the power line control signal SCF for turning on the control transistor Q is output from the powerline control circuit 15, the control transistor Q is turned on. As a result, the drive voltage Vdd is applied to the source of the adjustment transistor Trc.
[0085]
The fourth electrode Ld of the second capacitor C2 is connected to the second power supply line L2 together with the source of the drive transistor Trd.
[0086]
In the present embodiment, the adjusting transistor Trc is formed such that its threshold voltage Vth2 is substantially equal to the threshold voltage Vth1 of the driving transistor Trd. The drive voltage Vdd is set to be sufficiently higher than the data voltage Vdata.
[0087]
Next, a method of driving thepixel circuit 20 of theorganic EL display 10 configured as described above will be described with reference to FIG. In FIG. 4, Tc, T1 and T2 represent a driving cycle, a data writing period and a light emitting period, respectively. The driving cycle Tc includes a data writing period T1 and a light emitting period T2. The drive cycle Tc means a cycle in which the luminance gradation of theorganic EL element 21 is updated, and in the present embodiment, corresponds to a frame.
[0088]
First, in the data writing period T1, a power line control signal SCF for turning on the control transistor Q via the power line control line F is output from the powerline control circuit 15 with the switching transistor Trs turned off. Then, the control transistor Q is turned on, whereby the drive voltage Vdd is output to the first power supply line L1 to which the control transistor Q is connected.
[0089]
As a result, the source potential of the adjustment transistor Trc becomes the drive voltage Vdd, and the gate potential, that is, the potential Vn of the node N, is the drive voltage Vdd minus the threshold voltage (Vth2) of the adjustment transistor Trc (Vth2). = Vdd-Vth2). Then, the potential Vn is held as the initial potential Vc1 in the first capacitor C1 and the second capacitor C2, and is supplied to the gate of the drive transistor Trd.
[0090]
At this time, the scanning signal SC1 for turning off the switching transistor Trs is supplied from the scanningline driving circuit 13 to the gate of the switching transistor Trs via the scanning line Yn, and the switching transistor Trs is turned off. I have.
[0091]
Thereafter, a power line control signal SCF for turning off the control transistor Q is output from the powerline control circuit 15 via the power line control line F, the control transistor Q is turned off, and the source of the adjustment transistor Trc is turned off. Are electrically disconnected from the power supplyline control circuit 15. As a result, the drain of the adjusting transistor Trc is electrically disconnected from the drive voltage Vdd, that is, in a floating state.
[0092]
Subsequently, a scanning signal SC1 for turning on the switching transistor Trs is supplied from the scanningline driving circuit 13 to the gate of the switching transistor Trs via the scanning line Yn, and the switching transistor Trs is turned on.
[0093]
While the switching transistor Trs is in the ON state, the data voltage Vdata is supplied from the data line drivingcircuit 14 to thepixel circuit 20 via the data line Xm and the switching transistor Trs.
[0094]
As a result, the initial potential Vc1 changes to a value represented by the following equation using the capacitance Ca of the first capacitor C1 and the capacitance Cb of the second capacitor C2.
Vc1 = Vdd−Vth2 + Ca / (Ca + Cb) · ΔVdata
[0095]
Here, ΔVdata is a potential difference between the drive voltage Vdd and the data voltage Vdata (= Vdd−Vdata). Then, this Vdd−Vth2 + Ca / (Ca + Cb) · ΔVdata is supplied to the gate of the drive transistor Trd as the final potential Vc2.
[0096]
The conduction state of the drive transistor Trd is set according to the final potential Vc2, and the drive current Iel according to the conduction state is supplied to theorganic EL element 21. This current Iel is expressed as follows when the voltage difference between the gate voltage Vg and the source voltage Vs of the driving transistor Trd is represented by Vgs.
Iel = (1/2) β (−Vgs−Vth1)²
[0097]
Here, β is a gain coefficient, and when the carrier mobility is represented by μ, the gate capacitance is represented by A, the channel width is represented by W, and the channel length is represented by L, the gain coefficient β becomes β = (μAW / L). . Note that the gate voltage Vg of the driving transistor Trd is the final potential Vc2. That is, the voltage difference Vgs between the gate voltage Vg and the source voltage Vs of the driving transistor Trd is expressed as follows.
Vgs = Vdd− [Vdd−Vth2 + Ca / (Ca + Cb) · ΔVdata]
[0098]
Therefore, the drive current Iel of the drive transistor Trd is expressed as follows.
Iel = (1/2) β [Vth2-Ca / (Ca + Cb) · ΔVdata−Vth1]²
[0099]
Here, since the threshold voltage Vth2 of the adjusting transistor Trc is set to be substantially equal to the threshold voltage Vth1 of the driving transistor Trd as described above, the driving current Iel is expressed as follows.

[0100]
Therefore, as shown in the above equation, the drive current Iel is a current having a magnitude corresponding to the data voltage Vdata without depending on the threshold voltage Vth1 of the drive transistor Trd. Then, the driving current Iel is supplied to theorganic EL element 21, and theorganic EL element 21 emits light.
[0101]
Next, after the data writing period T1, the scanning signal SC1 for turning off the switching transistor Trs is supplied from the scanningline driving circuit 13 to the gate of the switching transistor Trs via the scanning line Yn in the emission period T2. Then, the switching transistor Trs is turned off.
[0102]
In the light emitting period T2, the drive current Iel according to the conduction state of the drive transistor Trd set according to the final potential Vc2 is supplied to theorganic EL element 21.
[0103]
As described above, the driving current Iel is determined by the data voltage Vdata even if the threshold voltage Vth1 of the driving transistor Trd of eachpixel circuit 20 differs due to manufacturing variations. From this, the luminance gradation of theorganic EL element 21 is accurately controlled based on the data voltage Vdata.
[0104]
In addition, it is possible to reduce the number of transistors constituting thepixel circuit 20 and to compensate for manufacturing variations. Therefore, thepixel circuit 20 can provide theorganic EL display 10 that can control the luminance gradation of theorganic EL element 21 with high accuracy and can improve the yield and the aperture ratio. Note that a transistor included in thepixel circuit 20 is preferably formed of, for example, one of single crystal silicon, polycrystalline silicon, microcrystalline silicon, and amorphous silicon.
[0105]
(2nd Embodiment)
Next, a second embodiment of the present invention will be described with reference to FIG. Note that, in the present embodiment, the same components as those in the first embodiment have the same reference numerals, and detailed description thereof will be omitted.
[0106]
FIG. 5 is a block circuit diagram showing an internal circuit configuration of theactive matrix section 12a and the dataline drive circuit 14 of theorganic EL display 10. In the present embodiment, theactive matrix section 12a includes ared pixel circuit 20R having anorganic EL element 21 that emits red light, and agreen pixel circuit 20G having anorganic EL element 21 that emits green light. , And ablue pixel circuit 20B having anorganic EL element 21 that emits blue light. The circuit configuration of each of the red, green, and

blue pixel circuits

20R, 20G, and 20B described above is the same as the circuit configuration of thepixel circuit 20 described in the first embodiment.
[0107]
Specifically, in theactive matrix section 12a,

pixel circuits

20R, 20G, and 20B of the same color are arranged along the direction in which the scanning lines Yn extend. That is, thered pixel circuit 20R is connected to the first scanning line Y1 of the scanning lines Yn. Similarly, agreen pixel circuit 20G is connected to the second scanning line Y2 among the scanning lines Yn.
[0108]
Similarly, ablue pixel circuit 20B is connected to the third scanning line Y3 among the scanning lines Yn. Each of the

pixel circuits

20R, 20G, and 20B is sequentially arranged in the column direction. The control transistors QR, QG, and QB corresponding to the

pixel circuits

20R, 20G, and 20B of each color are connected to a voltage supply line VLR that supplies drive voltages VddR, VddG, and VddB corresponding to the

pixel circuits

20R, 20G, and 20B of each color. , VLG, and VLB.
[0109]
Next, a method of driving the

pixel circuits

20R, 20G, and 20B of theorganic EL display 10 configured as described above will be described.
[0110]
A scanning signal for turning off the switching transistor Trs is supplied via the scanning line Y1, and during a period when the switching transistor Trs in thered pixel circuit 20R arranged in the extending direction of the scanning line Y1 is in the off state. The power supplyline control circuit 15 outputs a signal for turning on the control transistor QR corresponding to the scanning line Y1. Accordingly, the potential Vn (= Vdd-Vth2) is held as the initial potential Vc1 in the first capacitor C1 and the second capacitor C2 included in each of thered pixel circuits 20R connected to the scanning line Y1.
[0111]
Thereafter, a scanning signal for turning off the control transistor QR and turning on the switching transistor Trs via the scanning line Y1 is supplied from the power supplyline control circuit 15. In this state, the data voltage Vdata is supplied from thesingle line driver 23 of the data line drivingcircuit 14 to thepixel circuit 20 via the data line Xm and the switching transistor Trs.
[0112]
As a result, the initial potential Vc1 changes to a value represented by the following equation using the capacitance Ca of the first capacitor C1 and the capacitance Cb of the second capacitor C2.
Vc1 = Vdd−Vth2 + Ca / (Ca + Cb) · ΔVdata
[0113]
Then, this Vc1 is supplied to the gate of the drive transistor Trd as the final potential Vc2.
[0114]
The conduction state of the drive transistor Trd is set according to the final potential Vc2, and the drive current Iel according to the conduction state is supplied to theorganic EL element 21.
[0115]
As a result, theorganic EL element 21 of thered pixel circuit 20R emits light. At this time, the threshold voltage Vth2 of the adjusting transistor Trc is set to be substantially equal to the threshold voltage Vth1 of the driving transistor Trd. Accordingly, since the threshold voltage Vth1 of each drive transistor Trd of thered pixel circuit 20R is compensated, the luminance gradation of theorganic EL element 21 of thered pixel circuit 20R is accurately controlled according to the data voltage Vdata. Is done.
[0116]
Subsequently, a signal for turning on the control transistor QG is supplied from the power supplyline control circuit 15 while the switching transistor Trs included in thegreen pixel circuit 20G corresponding to the scanning line Y2 is turned off. Thereby, the potential Vn (= Vdd-Vth2) is held as the initial potential Vc1 in each of the first capacitor C1 and the second capacitor C2 of thegreen pixel circuit 20G connected to the scanning line Y2.
[0117]
Thereafter, a scan signal for turning off the control transistor QG and turning on the switching transistor Trs via the second scan line Y2 is supplied from the power supplyline control circuit 15. In response, data voltage Vdata is supplied fromsingle line driver 23 of dataline drive circuit 14 via data line Xm.
[0118]
As a result, the initial potential Vc1 changes to a value represented by the following equation using the capacitance Ca of the first capacitor C1 and the capacitance Cb of the second capacitor C2.
Vc1 = Vdd−Vth2 + Ca / (Ca + Cb) · ΔVdata
[0119]
Then, this Vc1 is supplied to the gate of the drive transistor Trd as the final potential Vc2.
[0120]
The conduction state of the drive transistor Trd is set according to the final potential Vc2, and the drive current Iel according to the conduction state is supplied to theorganic EL element 21.
[0121]
As a result, theorganic EL element 21 of thegreen pixel circuit 20G emits light. At this time, the threshold voltage Vth2 of the adjusting transistor Trc is set to be substantially equal to the threshold voltage Vth1 of the driving transistor Trd. Therefore, since the threshold voltage Vth1 of each drive transistor Trd of thegreen pixel circuit 20G is compensated, the luminance gradation of theorganic EL element 21 of thegreen pixel circuit 20G is accurately controlled according to the data voltage Vdata. Is done.
[0122]
Hereinafter, the same operation is performed on theblue pixel circuit 20B provided corresponding to the scanning line Y3.
[0123]
Normally, the characteristics of the material of theorganic EL element 21 may differ depending on the emission color, but there are cases where it is necessary to set a drive voltage for each emission color. In such a case, the panel layout as in the second embodiment is suitable.
[0124]
Further, when the driving voltage is different due to the aging of the organic EL element depending on the emission color, the aging of the organic EL element is compensated by appropriately resetting the driving voltage Vdd according to the degree of the aging of the organic EL element. You can also.
[0125]
Of course, the concept of the above-described second embodiment can be applied to electronic elements and electro-optical elements other than the organic EL elements.
[0126]
(Third embodiment)
Next, application of the electronic device of theorganic EL display 10 as the electro-optical device described in the first and second embodiments will be described with reference to FIGS. Theorganic EL display 10 can be applied to various electronic devices such as a mobile personal computer, a mobile phone, and a digital camera.
[0127]
FIG. 6 is a perspective view showing a configuration of a mobile personal computer. 6, thepersonal computer 50 includes amain body 52 having akeyboard 51 and adisplay unit 53 using theorganic EL display 10.
Also in this case, thedisplay unit 53 using theorganic EL display 10 exhibits the same effect as the above-described embodiment. As a result, it is possible to provide a mobilepersonal computer 50 including theorganic EL display 10 capable of controlling the luminance gradation of theorganic EL element 21 with high accuracy and improving the yield and the aperture ratio.
[0128]
FIG. 7 is a perspective view illustrating a configuration of a mobile phone. In FIG. 7, a mobile phone 60 includes a plurality ofoperation buttons 61, anearpiece 62, amouthpiece 63, and adisplay unit 64 using theorganic EL display 10. Also in this case, thedisplay unit 64 using theorganic EL display 10 exhibits the same effect as the above-described embodiment. As a result, it is possible to provide the mobile phone 60 including theorganic EL display 10 that can control the luminance gradation of theorganic EL element 21 with high accuracy and improve the yield and the aperture ratio.
[0129]
The embodiments of the present invention are not limited to the above embodiments, but may be implemented as follows.
[0130]
In the above embodiment, the control transistor Q is used as the control circuit. Instead of the transistor Q, a switch capable of switching between a low potential and a high potential may be provided. Further, a voltage follower circuit including a buffer circuit or a source follower circuit may be used to improve the driving capability of the driving transistor Trd. By doing so, current can be quickly supplied to the pixel circuit.
[0131]
In the above-described embodiment, the control transistor Q and the voltage supply line VL are provided on the right end side of theactive matrix unit 12, but the control transistor Q and the voltage supply line VL are provided in the power supplyline control circuit 15. You may.
[0132]
The voltage supply line VL may be provided on the same side as the scanningline drive circuit 13 with respect to theactive matrix section 12.
[0133]
The power supplyline control circuit 15 can be provided on the same side of theactive matrix section 12 as the scanningline drive circuit 13.
[0134]
In the above embodiment, the conductivity type of the drive transistor Trd, the adjustment transistor Trc, and the control transistor Q is p-type, and the conductivity type of the switching transistor Trs and n-type. In this case, the conductivity type of the drive transistor Trd and the adjustment transistor Trc may be n-type, and the conductivity type of the switching transistor Trs and the control transistor Q may be p-type.
[0135]
Alternatively, the conductivity types of all the above transistors may be the same.
[0136]
In the above embodiment, an example in which the present invention is applied to an organic EL element has been described. It may be embodied in a unit circuit for driving various electro-optical elements. The present invention may be embodied in a storage element such as a RAM (in particular, an MRAM).
[Brief description of the drawings]
FIG. 1 is a block circuit diagram illustrating a circuit configuration of an organic EL display according to an embodiment.
FIG. 2 is a block circuit diagram illustrating an internal circuit configuration of an active matrix unit and a data line driving circuit according to the first embodiment.
FIG. 3 is a circuit diagram of a pixel circuit according to the first embodiment.
FIG. 4 is a timing chart for explaining a driving method of the pixel circuit according to the first embodiment.
FIG. 5 is a block circuit diagram illustrating an internal circuit configuration of an active matrix unit and a data line driving circuit according to a second embodiment.
FIG. 6 is a perspective view showing a configuration of a mobile personal computer for explaining a third embodiment.
FIG. 7 is a perspective view showing a configuration of a mobile phone for explaining a third embodiment.
[Explanation of symbols]
C1 Capacitor as capacitor or holding element
La first electrode
Lb second electrode
Trd Drive transistor as first transistor
Trc adjustment transistor as second transistor
Trs switching transistor as third transistor
Q Control transistor as fourth transistor
Data voltage as Vdata signal
Vdd drive voltage
Yn scanning line
Xm data line
10. Organic EL display as electro-optical device
Pixel circuit as 20 ° unit circuit
21. Organic EL element as electronic element or current drive element
50% mobile personal computer as electronic equipment
Mobile phone as an electronic device