JP2004111732A

Movatterモバイル変換

Info

Publication number: JP2004111732A
Application number: JP2002273571A
Authority: JP
Inventors: Kozo Nakamura; 中村　浩三; Toshiaki Saishoji; 最勝寺　俊昭; Shiro Yoshino; 芳野　史朗
Original assignee: Komatsu Electronic Metals Co Ltd
Current assignee: Sumco Techxiv Corp
Priority date: 2002-09-19
Filing date: 2002-09-19
Publication date: 2004-04-08
Anticipated expiration: 2022-09-19
Also published as: JP4605626B2

Abstract

<P>PROBLEM TO BE SOLVED: To inexpensively and industrially manufacture a silicon wafer which has BMD at high density in the inner part of the wafer, and a device generation layer on a surface layer is made into a non-defect layer which does not include BMD nor a grow-in defect. <P>SOLUTION: Concentration of nitrogen in a silicon crystal and the growth condition V/G (V:growth rate and G: axial temperature gradient of the crystal) are controlled so as to have an OSF region. The silicon wafer is extracted from the manufactured silicon crystal. The silicon wafer is heated to a heating temperature T, corresponding to oxygen concentration in the silicon wafer so that the region where an OSF core is deleted by lamp annealing is obtained. Then, a lamp heater used for lamp annealing is controlled, and therefore the silicon wafer is cooled at a prescribed cooling rate. <P>COPYRIGHT: (C)2004,JPO

Description

Translated fromJapanese

【０００１】
【発明の属する技術分野】
本発明はシリコンウェーハの製造方法に関し、特に、ボイド欠陥および格子間シリコン型転位欠陥が排除され表層のデバイス作成層を除くシリコン基板内部のみに重金属をゲッタリングできる高密度のＢＭＤが含まれているシリコンウェーハを工業的に容易に製造できる製造方法に関するものである。
【０００２】
【従来の技術】
シリコン結晶はＣＺ（チョクラルスキー法）によって引上げ成長されることによって製造される。しかしこの結晶成長の過程でグローイン（Ｇｒｏｗｎ−ｉｎ）欠陥（結晶成長時導入欠陥）と呼ばれる結晶欠陥が発生する。
【０００３】
近年、半導体回路の高集積化、微細化の進展に伴い、シリコンウェーハのうちデバイスが作成される表層近くには、こうしたグローイン欠陥が存在することが許されなくなってきている。このため無欠陥結晶の製造の可能性が検討されている。デバイスの特性を劣化させる結晶欠陥は、以下の３種類の欠陥である。
【０００４】
ａ）　空孔が凝集して生じるボイド欠陥　（　空洞　）。
【０００５】
ｂ）ＯＳＦ　（　酸化誘起積層欠陥，　Ｏｘｉｄａｔｉｏｎ　Ｉｎｄｕｃｅｄ　Ｓｔａｃｋｉｎｇ　Ｆａｕｌｔ　）
ｃ）　格子間シリコンが凝集して生じる転位クラスタ（格子間シリコン型転位欠陥、Ｉ−ｄｅｆｅｃｔ）。
【０００６】
無欠陥のシリコン単結晶とは、上記３種の欠陥のいずれも含まないか、実質的に含まない結晶として認識ないしは定義されている。
【０００７】
デバイス回路が作成される表層付近においてグローイン欠陥を含まないシリコンウェーハを得るために次のような方法が考案されている。
【０００８】
１）　結晶の成長条件を制御して、無欠陥の単結晶インゴットを製造する。
【０００９】
２）　高温アニールにより、ウェーハ表層付近のボイド欠陥を消滅させる。
【００１０】
３）　エピタキシャル成長によりウェーハ表面に無欠陥層を成長させる。
【００１１】
（従来技術１）
特許文献１（特開平８−３３０３１６１号公報）には、「結晶の成長条件を制御して、無欠陥の単結晶インゴットを製造する」という上記１）　の方法が開示されている。すなわち結晶中の空孔や格子間シリコンが過剰とならないように成長条件Ｖ／Ｇ　（Ｖ：　成長速度、Ｇ：　結晶の軸方向温度勾配）　を制御して、欠陥を含まない結晶を製造するという発明が記載されている。
【００１２】
しかし無欠陥の単結晶インゴットが製造される成長条件Ｖ／Ｇの範囲は極めて狭い範囲にある。このため結晶の取得率が悪く、高コストとなるという問題がある。
【００１３】
（従来技術２）
特許文献２（特開２００１−１４６４９８号公報）には、シリコン結晶に窒素を添加することによりボイド欠陥および格子間シリコン型転位欠陥を含まない成長条件　（Ｖ／Ｇ）　の範囲が拡大すると記載されている。
【００１４】
しかし窒素の添加によりボイド欠陥および格子間シリコン型転位欠陥の発生が抑制される　Ｖ／Ｇ　条件では、高密度のＯＳＦが発生する。このためデバイス用基板として使用するには不適切な結晶が製造されることになり望ましくない。
【００１５】
（従来技術３）
上記従来技術２に関連して本発明者らは、非特許文献１（日本応用物理学会２００２　春季講演大会　予稿集（２９ａ−ＺＫ−４，　横山隆，十河慎二，最勝寺俊昭，中村浩三，冨岡純輔）　および非特許文献２（　Ｋ．　Ｎａｋａｍｕｒａ，　Ｔ．　Ｓａｉｓｈｏｊｉ，　Ｓ．　Ｔｏｇａｗａ，　Ｊ．Ｔｏｍｉｏｋａ，　Ｐｒｏｃｅｅｄｉｎｇｓ　ｏｆ　Ｆｏｒｕｍ　ｏｎ　ｔｈｅ　Ｓｃｉｅｎｃｅ　ａｎｄ　Ｔｅｃｈｎｏｌｏｇｙ　ｏｆ　Ｓｉｌｉｃｏｎ　Ｍａｔｅｒｉａｌｓ　２００１，　Ｎｏｖ．　２６　−　２８，　２００１，　Ｊａｐａｎ，　ｐ１０９）において、窒素濃度と成長条件Ｖ／Ｇと欠陥領域の関係について定量的に明らかにした。
【００１６】
すなわち上記特許文献２には、シリコン結晶に窒素を添加することによりボイド欠陥および格子間シリコン型転位欠陥を含まない成長条件　Ｖ／Ｇの範囲が拡大することが示されているが、定量的には明らかではなかった。上記非特許文献１、２では、後述する図１に示すように窒素添加量と成長条件Ｖ／Ｇと欠陥領域との関係を精密に調査し、窒素添加量に応じて、ボイド欠陥および格子間シリコン型転位欠陥を含まない成長条件　Ｖ／Ｇが拡がる範囲を定量的に明らかにした。
【００１７】
（従来技術４）
「高温アニールにより、ウェーハ表層付近のボイド欠陥を消滅させる」という上記方法２）は既に公知の技術になっている。これは通常の成長条件で育成したボイド欠陥を含むシリコン結晶からシリコンウェーハを採取し、採取したウェーハを高温で長時間の熱処理によりウェーハの表層付近のボイド欠陥を消滅させるものである。
【００１８】
しかしボイドを消滅させるには、１２００　℃前後の高温において一時間以上のアニールを要する。このためデバイスにとって有害な重金属汚染が避けられず、またスリップが発生しやすいという問題がある。
【００１９】
（従来技術５）
「エピタキシャル成長によりウェーハ表面に無欠陥層を成長させる」という上記方法３）　は既に公知の技術になっている。
【００２０】
しかしこの方法は高コストになるという問題がある。
【００２１】
以上、結晶成長時に導入されるグローイン欠陥とこのグローイン欠陥に関する従来技術の問題について説明した。
【００２２】
一方、デバイスの製造工程では、熱処理中にＢＭＤ　（バルク微細欠陥、Ｂｕｌｋ　ｍｉｃｒｏ　ｄｅｆｅｃｔ）と呼ばれる酸素析出物が発生する。ＢＭＤの発生の制御はシリコンウェーハ製造上の重要な課題となっている。
【００２３】
すなわちＢＭＤ　がデバイス回路が作成される表層付近において形成されると、デバイスの機能を阻害する。しかしシリコン基板内部に生じた　ＢＭＤ　は、デバイスの製造工程中に侵入した重金属を捕獲するゲッタリング源として有効に作用する。このためシリコンウェーハの内部には１０^８　個／ｃｍ^３　以上の高密度の　ＢＭＤ　を有し、表層のデバイス作成層　（　１０ミクロン　）　には、ＢＭＤ　を含まず、また前述したグローイン欠陥も含まないようにすることが必要であり、このようなシリコンウェーハの製造を工業的に容易に達成することが強く望まれている。
【００２４】
（従来技術６）
特許文献３（ＷＯ　９８／４５５０７）、特許文献４（特表２００１−５０９３１９号公報）　には、成長条件Ｖ／Ｇ　を制御することによりボイド欠陥の存在領域を結晶中心付近の領域のみに縮小したシリコン結晶を製造し、このシリコン結晶から採取したシリコンウェーハを用い、ランプ炉などにより短時間の急速昇温高温アニール　（ＲＴＡ　：　Ｒａｐｉｄ　Ｔｈｅｒｍａｌ　Ａｎｎｅａｌｉｎｇ）　処理を施し、ウェーハ内部には高密度の　ＢＭＤ　を有し、ウェーハ表層のデバイス作成層には、ＢＭＤを含まないシリコンウェーハを作成するという発明が記載されている。
【００２５】
しかし、ＲＴＡ　処理では、デバイスの製造工程における熱処理工程中において発生するＢＭＤ　をコントロールすることができるが、グローイン欠陥については消滅させることはできない。
【００２６】
このため特許文献３、４では、ボイド欠陥の存在領域が縮小されたシリコン結晶を製造することが推奨されている。ここで完全にボイド欠陥および格子間シリコン型転位欠陥を含まないシリコン結晶を得ようとすると、上記従来技術１で説明したように、成長条件Ｖ／Ｇの範囲が非常に狭くなり、高コストが招来することになる。またシリコン結晶中にボイド欠陥の存在領域が限定的に残ることを許すならば、成長条件Ｖ／Ｇの範囲が広がり安価にシリコン結晶を製造することができるもののグローイン欠陥がデバイス作成層に残ることを許すことになり望ましくない。
【００２７】
（従来技術７）
シリコンウェーハの表層でＢＭＤを含まない層はＤＺ層と呼ばれる。
【００２８】
非特許文献３（日本応用物理学会２００１　春季講演大会予稿集　（２８ａ−Ｓ−５））には、
窒素を添加したシリコンウェーハを　ＲＴＡ処理すると無添加のシリコンウェーハをＲＴＡ処理した場合よりもＤＺ層が浅くなることが記載されている。
【００２９】
【発明が解決しようとする課題】
以上説明したように従来技術によれば、ウェーハ内部に高密度（１０^８　個／ｃｍ^３　以上）のＢＭＤ　を有し、表層のデバイス作成層　（　１０ミクロン以上　）　には、ＢＭＤ　もグローイン欠陥も含まないシリコンウェーハを安価に、工業的に容易に製造する方法は未だ確立されていない。
【００３０】
そこで本発明は、ウェーハ内部に高密度の　ＢＭＤ　を有し、表層のデバイス作成層には、ＢＭＤ　もグローイン欠陥も含まないシリコンウェーハを安価に、工業的に容易に製造できるようにすることを解決課題とするものである。
【００３１】
【課題を解決するための手段、作用および効果】
第１発明は、
シリコン結晶中の窒素の濃度と成長条件Ｖ／Ｇ（Ｖ：成長速度、Ｇ：結晶の軸方向温度勾配）を制御して、ボイド欠陥および格子間シリコン型転位欠陥を排除しＯＳＦ（酸素誘起積層欠陥）を含むシリコン結晶を製造するシリコン結晶製造工程と、
前記シリコン結晶からシリコンウェーハを採取するシリコンウェーハ採取工程と、
シリコンウェーハ中の酸素濃度に応じた加熱温度までシリコンウェーハを加熱して、シリコンウェーハに含まれるＯＳＦ核を消去する加熱工程と、
シリコンウェーハを所定の冷却速度で冷却する冷却工程と
を含むシリコンウェーハの製造方法であることを特徴とする。
【００３２】
第２発明は、
シリコン結晶中の窒素の濃度と成長条件Ｖ／Ｇ（Ｖ：成長速度、Ｇ：結晶の軸方向温度勾配）を制御して、ボイド欠陥および格子間シリコン型転位欠陥を排除しＯＳＦ（酸素誘起積層欠陥）を含むシリコン結晶を製造するシリコン結晶製造工程と、
前記シリコン結晶からシリコンウェーハを採取するシリコンウェーハ採取工程と、
シリコンウェーハ中の酸素濃度に応じた加熱温度までシリコンウェーハを加熱して、シリコンウェーハに含まれるＯＳＦ核を消去する加熱工程と、
シリコンウェーハ中の窒素濃度に応じた冷却速度でシリコンウェーハを冷却して、シリコンウェーハのうち表層のデバイス作成層を除くシリコン基板内部のＢＭＤ（バルク微細欠陥）密度を１０^８　　ａｔｏｍｓ／ｃｍ^３　以上にする冷却工程と
を含むシリコンウェーハの製造方法であることを特徴とする。
【００３３】
第３発明は、
シリコン結晶中の窒素の濃度と成長条件Ｖ／Ｇ（Ｖ：成長速度、Ｇ：結晶の軸方向温度勾配）を制御して、ボイド欠陥および格子間シリコン型転位欠陥を排除しＯＳＦ（酸素誘起積層欠陥）を含むシリコン結晶を製造するシリコン結晶製造工程と、
前記シリコン結晶からシリコンウェーハを採取するシリコンウェーハ採取工程と、
シリコンウェーハ中の酸素濃度に応じた加熱温度までシリコンウェーハを加熱して、シリコンウェーハに含まれるＯＳＦ核を消去する加熱工程と、
シリコンウェーハ中の窒素濃度に応じた冷却速度でシリコンウェーハを冷却して、シリコンウェーハの表層のＢＭＤ（バルク微細欠陥）が含まれないＤＺ深さを１０μｍ以上にする冷却工程と
を含むシリコンウェーハの製造方法であることを特徴とする。
【００３４】
第４発明は、
シリコン結晶中の窒素の濃度と成長条件Ｖ／Ｇ（Ｖ：成長速度、Ｇ：結晶の軸方向温度勾配）を制御して、ボイド欠陥および格子間シリコン型転位欠陥を排除しＯＳＦ（酸素誘起積層欠陥）を含むシリコン結晶を製造するシリコン結晶製造工程と、
前記シリコン結晶からシリコンウェーハを採取するシリコンウェーハ採取工程と、
シリコンウェーハ中の酸素濃度に応じた加熱温度までシリコンウェーハを加熱して、シリコンウェーハに含まれるＯＳＦ核を消去する加熱工程と、
シリコンウェーハ中の窒素濃度に応じた冷却速度でシリコンウェーハを冷却して、シリコンウェーハのうち表層のデバイス作成層を除くシリコン基板内部のＢＭＤ（バルク微細欠陥）密度を１０^８ａｔｏｍｓ／ｃｍ^３以上にするとともに、表層のＢＭＤが含まれないＤＺ深さを１０μｍ以上にする冷却工程と
を含むシリコンウェーハの製造方法であることを特徴とする。
【００３５】
第５発明は、
シリコン結晶中の窒素の濃度と成長条件Ｖ／Ｇ（Ｖ：成長速度、Ｇ：結晶の軸方向温度勾配）を制御して、ボイド欠陥および格子間シリコン型転位欠陥を排除しＯＳＦ（酸素誘起積層欠陥）を含むシリコン結晶を製造するシリコン結晶製造工程と、
前記シリコン結晶からシリコンウェーハを採取するシリコンウェーハ採取工程と、
シリコンウェーハ中の酸素濃度に応じた加熱温度までシリコンウェーハを加熱して、シリコンウェーハに含まれるＯＳＦ核を消去する加熱工程と、
シリコンウェーハを１〜５０゜Ｃ／秒の冷却速度で冷却して、シリコンウェーハのうち表層のデバイス作成層を除くシリコン基板内部のＢＭＤ（バルク微細欠陥）密度を所定密度以上にするとともに、表層のＢＭＤが含まれないＤＺ深さを所定深さ以上にする冷却工程と
を含むシリコンウェーハの製造方法であることを特徴とする。
【００３６】
第６発明は、第１発明、第２発明、第３発明、第４発明、第５発明において、
前記シリコン結晶製造工程では、シリコン結晶に窒素を１×１０^１４ａｔｏｍｓ／ｃｍ^３　以上添加すること
を特徴とする。
【００３７】
第７発明は、第１発明、第２発明、第３発明、第４発明、第５発明において、
前記加熱工程では、シリコンウェーハを、「Ｔ＝１０５４＋１５×１０^−１７
×酸素濃度（ａｔｏｍｓ／ｃｍ^３）」（゜Ｃ）で定まる加熱温度Ｔ以上に加熱すること
を特徴とする。
【００３８】
第８発明は、第１発明、第２発明、第３発明、第４発明、第５発明において、
前記加熱工程では、ランプアニールによってシリコンウェーハが高温熱処理されること
を特徴とする。
【００３９】
第９発明は、第４発明において、
前記冷却工程では、シリコンウェーハが１〜５０゜Ｃ／秒の冷却速度で冷却されること
を特徴とする。
【００４０】
第１発明によれば、図１に斜線で示すＯＳＦ領域になるように、シリコン結晶中の窒素の濃度と成長条件Ｖ／Ｇ（Ｖ：成長速度、Ｇ：結晶の軸方向温度勾配）が制御される。これによりボイド欠陥および格子間シリコン型転位欠陥が排除されＯＳＦ（酸素誘起積層欠陥）を含むシリコン結晶が製造される。
【００４１】
つぎに製造されたシリコン結晶からシリコンウェーハが採取される。
【００４２】
つぎに、たとえばランプアニールによって、図２に○印に示す領域になるように、シリコンウェーハ中の酸素濃度に応じた加熱温度Ｔまでシリコンウェーハが加熱される。これによりシリコンウェーハに含まれるＯＳＦ核が熔解され消去される。
【００４３】
つぎに、たとえばランプアニールに用いられるランプ加熱器を制御することにより、図３、図４に示すように、シリコンウェーハが所定の冷却速度で冷却される。冷却の過程で、高温時に大量に発生した空孔（シリコンが格子上の正規の位置から抜けた孔）はシリコンウェーハの内部で凍結する。しかしシリコンウェーハの表層では空孔は拡散する。空孔は酸素析出を促進させる。このためシリコンウェーハの表層では酸素析出物たるＢＭＤは発生せず、シリコンウェーハの内部では重金属のゲッタリング源になるＢＭＤが高密度に発生する。
【００４４】
以上のように図１に斜線で示すＯＳＦ領域になるように制御したので、ボイド欠陥および格子間シリコン型転位欠陥を排除できる成長条件Ｖ／Ｇの範囲が広がり安価に工業的に容易にシリコン結晶を製造することができる。そしてこのシリコン結晶製造の過程でグローイン欠陥のうちボイド欠陥と格子間シリコン型転位欠陥が排除される。また図２に○印に示す領域になるように、シリコンウェーハ中の酸素濃度に応じた加熱温度Ｔまでシリコンウェーハを加熱するようにしたので、グローイン欠陥のうちＯＳＦを発生させるＯＳＦ核を消去することができる。また図３、図４に示すようにシリコンウェーハを高温から所定の冷却速度で冷却するようにしたので、シリコンウェーハの表層のデバイス作成層をＢＭＤ　もグローイン欠陥も含ませない無欠陥層とすることができ、シリコンウェーハの内部のみに重金属の強いゲッタリング源となる高密度のＢＭＤを発生させることができる。
【００４５】
このように第１発明によれば、ウェーハ内部に高密度の　ＢＭＤ　を有し、表層のデバイス作成層をＢＭＤ　もグローイン欠陥も含まない無欠陥層にしたシリコンウェーハを安価に、工業的に容易に製造できるようになる。
【００４６】
第２発明は、第１発明の冷却工程に技術的限定を加えたものであり、図３に示すように、シリコンウェーハ中の窒素濃度に応じて冷却速度を制御することにより、シリコンウェーハのうち表層のデバイス作成層を除くシリコン基板内部のＢＭＤ密度が１０^８　　ａｔｏｍｓ／ｃｍ^３　以上にされる。シリコンウェーハの内部（シリコン基板内部）のＢＭＤ密度が１０^８　　ａｔｏｍｓ／ｃｍ^３　以上になると、デバイスの製造工程中に侵入した重金属がＢＭＤにより必要十分にゲッタリングされ、高品質のシリコンウェーハが作成される。
【００４７】
第３発明は、第１発明の冷却工程に技術的限定を加えたものであり、図４に示すように、シリコンウェーハ中の窒素濃度に応じて冷却速度を制御することにより、シリコンウェーハのうち表層のＢＭＤが含まれないＤＺ深さが１０μｍ以上にされる。シリコンウェーハの表層のＤＺ深さが１０μｍ以上になると、無欠陥のデバイス作成層を必要十分に確保することができる。
【００４８】
第４発明は、第１発明の冷却工程に技術的限定を加えたものであり、図３、図４に示すように、シリコンウェーハ中の窒素濃度に応じて冷却速度を制御することにより、シリコンウェーハのうち表層のデバイス作成層を除くシリコン基板内部のＢＭＤ密度が１０^８　　ａｔｏｍｓ／ｃｍ^３　以上にされるとともに、シリコンウェーハのうち表層のＢＭＤが含まれないＤＺ深さが１０μｍ以上にされる。
【００４９】
第４発明によれば、デバイスの製造工程中に侵入した重金属がＢＭＤにより必要十分にゲッタリングされ高品質のシリコンウェーハが作成されるとともに、無欠陥のデバイス作成層を必要十分に確保することができる。
【００５０】
第５発明は、第１発明の冷却工程に技術的限定を加えたものであり、図３、図４に示すように、シリコンウェーハが１〜５０゜Ｃ／秒の冷却速度で冷却される。すなわち図３に示すように冷却速度が大きくなるほどＢＭＤ密度をより高くできデバイスの製造工程中に侵入した重金属を捕獲する能力をより大きくすることができる。一方、図４に示すように冷却速度が小さくなるほどＤＺ深さをより深くでき無欠陥のデバイス作成層をより深く確保することができる。このように図３、図４の冷却速度は相反する関係にあるが、冷却速度を１〜５０゜Ｃ／秒にすれば、シリコンウェーハ内部のＢＭＤ密度を所定密度以上にして必要十分な重金属ゲッタリング能力を得ることができるとともにＤＺ深さを所定深さ以上にして必要十分な深さの無欠陥デバイス作成層を確保することができる。
【００５１】
第６発明は、第１発明〜第５発明のシリコン結晶製造工程に技術的限定を加えたものであり、図１に示すように、シリコン結晶に窒素が１×１０^１４ａｔｏｍｓ／ｃｍ^３　以上添加される。これにより図１に斜線で示すように、ボイド欠陥および格子間シリコン型転位欠陥を排除できる成長条件Ｖ／Ｇの範囲が広がり安価に工業的に容易にシリコン結晶を製造することができるようになる。
【００５２】
第７発明は、第１発明〜第５発明の加熱工程に技術的限定を加えたものであり、では、図２に示すように、シリコンウェーハが、「Ｔ＝１０５４＋１５×１０^−１７　×酸素濃度（ａｔｏｍｓ／ｃｍ^３）」（゜Ｃ）で定まる加熱温度Ｔ以上に加熱される。これにより図２において直線Ｌ以上の○印で示す領域となり、シリコンウェーハに含まれるＯＳＦ核を熔解し消去できるようになる。
【００５３】
第８発明は、第１発明〜第５発明の加熱工程に技術的限定を加えたものであり、ランプアニールによってシリコンウェーハが高温熱処理される。すなわちランプ炉などを用いてシリコンウェーハをランプアニールすれば、シリコンウェーハの周囲を高い温度にする必要がなくシリコンウェーハのみをランプからの熱放射によって集中的に加熱することができる。このため熱容量が小さくなり短時間で急速に昇温でき短時間で急速に冷却することができる。加熱が短時間で済むため、シリコンウェーハの金属汚染を少なくすることができる。また短時間で冷却が行われるのでシリコンウェーハ中の空孔を大量に凍結することができウェーハ内部のＢＭＤ密度を高密度にすることができる。
【００５４】
第９発明は、第４発明の冷却工程に技術的限定を加えたものであり、シリコンウェーハが１〜５０゜Ｃ／秒の冷却速度で冷却される。第９発明は、第４発明と第５発明を組み合わせたものであり、図３、図４に示すように、シリコンウェーハ中の窒素濃度に応じて１〜５０゜Ｃ／秒の冷却速度で冷却することで、シリコンウェーハのうち表層のデバイス作成層を除くシリコン基板内部のＢＭＤ密度が１０^８　　ａｔｏｍｓ／ｃｍ^３　以上にされるとともに、シリコンウェーハのうち表層のＢＭＤが含まれないＤＺ深さが１０μｍ以上にされる。
【００５５】
【発明の実施の形態】
以下図面を参照して本発明に係るシリコンウェーハ製造方法の実施形態について説明する。
【００５６】
図６は実施形態に用いられるシリコン結晶製造装置の構成の一例を側面からみた図である。
【００５７】
同図６に示すように、実施形態の単結晶引上げ装置１は、単結晶引上げ用容器としてのＣＺ炉（チャンバ）２を備えている。
【００５８】
ＣＺ炉２内には、多結晶シリコンの原料を溶融して融液５として収容する石英るつぼ３が設けられている。石英るつぼ３は、その外側が黒鉛るつぼ１１によって覆われている。石英るつぼ３の外側にあって側方には、石英るつぼ３内の多結晶シリコン原料を加熱して溶融する主ヒータ９が設けられている。石英るつぼ３の底部には、石英るつぼ底面を補助的に加熱して、石英るつぼ３の底部の融液５の固化を防止する補助ヒータ（ボトムヒータ）１９が設けられている。主ヒータ９、補助ヒータ１９はそれらの出力（パワー；ｋＷ）は独立して制御され、融液５に対する加熱量が独立して調整される。たとえば、融液５の温度が検出され、検出温度をフィードバック量とし融液５の温度が目標温度になるように、主ヒータ９、補助ヒータ１０の各出力が制御される。
【００５９】
主ヒータ９とＣＺ炉２の内壁との間には、保温筒１３が設けられている。
【００６０】
石英るつぼ３の上方には引上げ機構４が設けられている。引上げ機構４は、引上げ軸４ａと引上げ軸４ａの先端のシードチャック４ｃを含む。シードチャック４ｃによって種結晶１４が把持される。
【００６１】
石英るつぼ３内で多結晶シリコン（Ｓｉ）が加熱され溶融される。融液５の温度が安定化すると、引上げ機構４が動作し融液５から単結晶シリコン（単結晶シリコンインゴット）６が引き上げられる。すなわち引上げ軸４ａが降下され引上げ軸４ａの先端のシードチャック４ｃに把持された種結晶１４が融液５に浸漬される。種結晶１４を融液５になじませた後引上げ軸４ａが上昇する。シードチャック４ｃに把持された種結晶１４が上昇するに応じて単結晶シリコン６（以下シリコン結晶６という）が成長する。引上げの際、石英るつぼ３は回転軸１０によって回転速度ω１で回転する。また引上げ機構４の引上げ軸４ａは回転軸１０と逆方向にあるいは同方向に回転速度ω２で回転する。
【００６２】
本実施形態では、引き上げられるシリコン結晶６に窒素を添加するために、石英るつぼ３内の融液５に予め、たとえば窒化膜付きのシリコンウェーハが投入されておかれる。
【００６３】
また回転軸１０は鉛直方向に駆動することができ、石英るつぼ３を上下動させ任意の位置に移動させることができる。
【００６４】
ＣＺ炉２内と外気を遮断することで炉２内は真空（たとえば２０Ｔｏｒｒ程度）に維持される。すなわちＣＺ炉２には不活性ガスとしてのアルゴンガス７が供給され、ＣＺ炉２の排気口からポンプによって排気される。これにより炉２内は所定の圧力に減圧される。
【００６５】
単結晶引上げのプロセス（１バッチ）の間で、ＣＺ炉２内には種々の蒸発物が発生する。そこでＣＺ炉２にアルゴンガス７を供給してＣＺ炉２外に蒸発物とともに排気してＣＺ炉２内から蒸発物を除去しクリーンにしている。アルゴンガス７の供給流量は１バッチ中の各工程ごとに設定する。
【００６６】
シリコン結晶６の引上げに伴い融液５が減少する。融液５の減少に伴い融液５と石英るつぼ３との接触面積が変化し石英るつぼ３からの酸素溶解量が変化する。この変化が、引き上げられるシリコン結晶６中の酸素濃度分布に影響を与える。そこで、これを防止するために、融液５が減少した石英るつぼ３内に多結晶シリコン原料または単結晶シリコン原料を引上げ後あるいは引上げ中に追加供給してもよい。
【００６７】
石英るつぼ３の上方にあって、シリコン結晶６の周囲には、略逆円錐台形状の熱遮蔽板８（ガス整流筒）が設けられている。熱遮蔽板８は、保温筒１３に支持されている。熱遮蔽板８は、ＣＺ炉２内に上方より供給されるキャリアガスとしてのアルゴンガス７を、融液表面５ａの中央に導き、さらに融液表面５ａを通過させて融液表面５ａの周縁部に導く。そして、アルゴンガス７は、融液５から蒸発したガスとともに、ＣＺ炉２の下部に設けた排気口から排出される。このため液面上のガス流速を安定化することができ、融液５から蒸発する酸素を安定な状態に保つことができる。
【００６８】
また熱遮蔽板８は、種結晶１４および種結晶１４により成長されるシリコン結晶６を、石英るつぼ３、融液５、主ヒータ９などの高温部で発生する輻射熱から、断熱、遮蔽する。また熱遮蔽板８は、シリコン結晶６に、炉内で発生した不純物（たとえばシリコン酸化物）等が付着して、単結晶育成を阻害することを防止する。熱遮蔽板８の下端と融液表面５ａとの間隙のギャップＨの大きさは、回転軸１０を上昇下降させ、石英るつぼ３の上下方向位置を変化させることで調整することができる。また熱遮蔽板８を昇降装置により上下方向に移動させてギャップＨを調整してもよい。
【００６９】
ギャップＨ、引上げ軸４ａの上昇速度を調整することによって、シリコン結晶６の成長条件Ｖ／Ｇ（Ｖ：成長速度、Ｇ：結晶の軸方向温度勾配）が制御される。
【００７０】
また石英るつぼ３内への窒素投入量を調整することによって、シリコン結晶６中の窒素の濃度（窒素添加量、ａｔｏｍｓ／ｃｍ^３）が制御される。
【００７１】
また引上げ中に、るつぼ回転数ω１、引上げ軸回転数ω２、アルゴンガス流量、炉内圧等を調整することによって、シリコン結晶６中の酸素濃度（ａｔｏｍｓ／ｃｍ^３）が制御される。
【００７２】
図６の装置によって製造されたシリコン結晶６のインゴットは切断装置によって切断されて、シリコンウェーハが採取される。
【００７３】
採取されたシリコンウェーハは、急速昇温高温アニール　（ＲＴＡ　：　Ｒａｐｉｄ　Ｔｈｅｒｍａｌ　Ａｎｎｅａｌｉｎｇ）を行う装置（ＲＴＡ装置）を用いてランプアニールされる。すなわちランプ加熱器からの熱放射によってシリコンウェーハが１２００゜Ｃ以上の高温Ｔに急速に加熱昇温され、高温が所定時間維持される。ついでランプ加熱器の加熱量の低減度合いを調整することによりシリコンウェーハが高温の状態から所定の冷却速度（゜Ｃ／秒）で冷却される。
【００７４】
図１は本実施形態に適用されるシリコン結晶６中の窒素濃度（ａｔｏｍｓ／ｃｍ^３）と成長条件Ｖ／Ｇと欠陥領域との関係を示している。また図２は本実施形態に適用されるシリコンウェーハ中の酸素濃度（ａｔｏｍｓ／ｃｍ^３）と加熱温度ＴとＯＳＦ核の有無（×、○）との関係を示している。また図３は本実施形態に適用されるシリコンウェーハの冷却速度（゜Ｃ／秒）とシリコンウェーハ中の窒素濃度（ａｔｏｍｓ／ｃｍ^３）とシリコンウェーハ内部のＢＭＤ密度（ａｔｏｍｓ／ｃｍ^３）との関係を示している。また図４は本実施形態に適用されるシリコンウェーハの冷却速度（゜Ｃ／秒）とシリコンウェーハ中の窒素濃度（ａｔｏｍｓ／ｃｍ^３）とシリコンウェーハ表層のＤＺ深さ（μｍ）との関係を示している。
【００７５】
これら図１〜図４を従来技術との比較において説明する。
【００７６】
従来技術２によればシリコン結晶６中への窒素の添加によりボイド欠陥および格子間シリコン型転位欠陥を含まない成長条件　（Ｖ／Ｇ）　の範囲は拡大する。しかしこれらの関係は定量的には明らかではなかった。そこで本発明者らは、従来技術２で明らかではなかった窒素添加量と成長条件Ｖ／Ｇ　と欠陥領域との定量的な関係を調査し図１に示すように明らかにした。
【００７７】
図１は窒素の添加量を変えた　４　本のシリコン結晶　６（Ａ，Ｂ，Ｃ，Ｄ）　を育成し、欠陥分布の変化を調べることにより作成したものである。酸素濃度はおよそ　１２．５　ｘ１０^１７（ａｔｏｍｓ／ｃｍ^３）である。４　本のシリコン結晶６は、全て同じ成長条件にて、成長速度を連続的に減少させる条件にて育成した。窒素添加量は、結晶直胴のトップ部において　０，　６ｘ１０^１３，　１ｘ１０^１４，　４ｘ１０^１４　（ａｔｏｍｓ／ｃｍ^３）となるよう融液５に添加する　Ｓｉ３Ｎ４量を調整した。シリコン結晶６中の窒素濃度は、偏析効果により結晶のボトム側に向かうほど増加する。図１の横軸は窒素濃度であり、横軸は窒素無添加結晶における臨界　（Ｖ／Ｇ）ｃｒｉ　で規格化した成長条件　Ｖ／Ｇ　を表す。ここで、（Ｖ／Ｇ）ｃｒｉ　は結晶中心において　ＯＳＦ　リングが閉じる、つまり消滅する臨界速度を温度勾配　Ｇ　で割った値である。図１中に書き込まれた点線は、各シリコン結晶Ａ、Ｂ、Ｃ、Ｄのそれぞれの結晶位置における窒素濃度と成長速度を示している。それら各結晶Ａ、Ｂ、Ｃ、Ｄの中心において、欠陥種が変化するポイントを調べ図１中に丸で示した。欠陥種の評価は、赤外散乱法、酸素析出熱処理後の　Ｘ線トポグラフ法、酸素析出熱処理後のエッチング光学顕微鏡観察、銅デコレーション後の　Ｘ　線トポグラフ法、Ｓｅｃｃｏ　エッチング法などの併用により判定した。図１は、欠陥種が変化するポイントを結んで欠陥領域図としている。図１より、Ｖ／Ｇ　を低下させると欠陥種は、ボイド→ボイドとＯＳＦ　の混合領域→ＯＳＦ→格子間シリコン型転位欠陥へと変化する。図１に示されたように窒素濃度　１ｘ１０^１４　（ａｔｏｍｓ／ｃｍ^３）　以上から　ＯＳＦ　のみの領域、つまりボイド欠陥および格子間シリコン型転位欠陥を含まない成長条件の範囲が、急激に拡大することが分かる。無欠陥領域は図１中のＯＳＦ　領域と格子間シリコン型転位欠陥領域の境界にわずかに観察されるのみで、図中に範囲として表示できるような領域には拡大されなかった。
【００７８】
以上の観察結果から、窒素添加により少なくともボイド欠陥および格子間シリコン型転位欠陥が排除されたシリコン結晶６が育成される成長条件　Ｖ／Ｇ　が著しく拡大されることが分かった。
【００７９】
ここで従来技術１、従来技術６によればボイド欠陥および格子間シリコン型転位欠陥を排除するためには、図１の低窒素側における狭い領域の範囲に成長条件Ｖ／Ｇを制御しなければならず、工業的には製造が困難であった。しかし窒素を１ｘ１０^１４　（ａｔｏｍｓ／ｃｍ^３）　以上添加して斜線で示す領域にすることにより成長条件Ｖ／Ｇの範囲が拡大し、製造が極めて容易となる。
【００８０】
以上のように図１に示す関係を用いて、窒素添加量と成長条件　（Ｖ／Ｇ）　の適正な条件範囲を選ぶことにより、ボイド欠陥および格子間シリコン型転位欠陥を排除したシリコン結晶６を安価に、工業的に容易に製造することができるようになる。
【００８１】
しかし図１によれば、窒素の添加によりボイド欠陥および格子間シリコン型転位欠陥の発生を排除した　Ｖ／Ｇ　条件においては、高密度の　ＯＳＦ　が発生し、そのままではデバイス用基板として使用するには不適切な結晶となる。
【００８２】
そこで本発明者らは、図２に示す関係を見いだした。すなわち窒素添加により高密度に　ＯＳＦ　を発生させる核を有するシリコン結晶６に、ＲＴＡ　処理により適切な高温加熱を加えると　ＯＳＦ　核が消去されることを見出した。
【００８３】
窒素添加により生じた　ＯＳＦ　核は極めて安定であり、通常の酸素析出核を非顕在化させるのに充分な加熱条件によっては容易に消去できない。ＲＴＡ　により高温加熱を行うと、その後の熱処理に伴う　ＯＳＦ　の発生自体は抑制されるが、核を消去することは容易ではない。そして核がデバイス回路が作成される表層付近に残留すると、デバイスの機能を阻害するＢＭＤの核として作用する。本発明者らは、シリコンウェーハの酸素濃度と　ＯＳＦ　核を除去するのに必要な　ＲＴＡ　における加熱温度Ｔとの関係を明らかにした。まず窒素を　６　ｘ１０^１４　（ａｔｏｍｓ／ｃｍ^３）　添加し、ウェーハ面内全面に　ＯＳＦ　を発生する成長条件において、種々の酸素濃度のシリコン結晶６を作製した。それらのシリコン結晶６から採取したシリコンウェーハを　ＲＴＡ　にて、種々の温度まで　１００　℃／秒にて急速昇温し、３０　秒間その温度に保持し、１℃／秒にて降温した。雰囲気は　Ａｒ　である。そして、８００　℃　ｘ　４　時間　＋　１０００　℃　ｘ　１６　時間の熱処理を施した後、ＢＭＤ　の深さ方向の分布を調べた。ＯＳＦ　核が　ＲＴＡ　の加熱により消去されていない条件においては、核はシリコンウェーハの表層付近まで残るため　ＢＭＤ　を含まないところの所謂　ＤＺ　層は形成されない。
【００８４】
図２は、シリコンウェーハの酸素濃度を横軸とし、縦軸を　ＲＴＡ　での加熱温度Ｔとした時の　ＤＺ　層が　１０　ミクロン以下となる場合の条件を　Ｘ印　とし、１０　ミクロン以上となる条件を　○　印として示したものである。Ｘ　の領域では、ＯＳＦ　核がＲＴＡ　の加熱により消去されておらず、○　の領域では消去されたことを意味する。その境界を図中に直線Ｌで示した。この直線Ｌは　Ｔ（℃）　＝　１０５４　＋　１５ｘ１１０^−１７　ｘ　酸素濃度　（ａｔｏｍｓ／ｃｍ^３）なる式により表された。ここで酸素濃度は、ＦＴＩＲ　により測定した酸素の吸収係数を　ＡＳＴＭ　Ｆ−１２１，　１９７９　の方法で酸素濃度に換算した値である。シリコン中の酸素析出物に対して飽和する酸素の平衡濃度と温度の関係には種々の報告値があるが、図２中の直線Ｌは、文献（Ｒ．Ａ．　Ｃｒａｖｅｎ，Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｓｉｌｉｃｏｎ，　ｅｄ．　Ｈ．Ｒ．Ｈｕｆｆ，　ＥＣＳ，　Ｐｅｎｎｉｎｇｔｏｎ　Ｎ．Ｊ．　１９８１，　Ｐ．　２５４）　により報告された酸素の溶解度に近い値となった。一般に、酸素析出核はその結晶の酸素濃度により定まる平衡溶解温度よりかなり低温において、溶解・消滅または非顕在化するが、窒素添加のシリコン結晶６において　ＯＳＦ　核を消去するためには、平衡溶解温度より高温に加熱する必要があることがわかる。
【００８５】
以上のように図１の斜線のＯＳＦ領域のシリコン結晶６から採取したシリコンウェーハを、図２に示す適切な条件で　ＲＴＡ　処理した場合には、ボイド欠陥、格子間シリコン型転位欠陥、ＯＳＦという三種のグローイン欠陥を含ませないようにすることができる。
【００８６】
なお図５は図２に関連して窒素濃度がＯＳＦ核の析出に与える影響を示したものである。
【００８７】
図５（ａ）は、１２５０゜Ｃ×３０秒間の高温加熱をした後１゜Ｃ／秒で冷却しその後　１０００　℃　ｘ　１６　時間の熱処理を施した場合における酸素濃度と窒素濃度とＯＳＦ核析出の有無との関係を示したものである。同様に図５（ｂ）は、１２８０゜Ｃ×３０秒間の高温加熱をした後１゜Ｃ／秒で冷却しその後　１０００　℃　ｘ　１６時間の熱処理を施した場合における酸素濃度と窒素濃度とＯＳＦ核析出の有無との関係を示したものである。いずれの場合も窒素濃度が大きくなるに伴いＯＳＦ核が消去されにくくなっているのがわかる。これは図２において窒素濃度が高くなるに伴い直線Ｌが図中上方に移行することに相当する。
【００８８】
また本発明者らは、ＲＴＡ　における急冷条件を適切に制御することにより、シリコンウェーハのＢＭＤ　密度の深さ方向分布を適切に制御することができることを見出した。それは図３、図４に示される。
【００８９】
従来技術７は、窒素を添加したシリコンウェーハを　ＲＴＡ　処理した場合、無添加の場合よりも　ＤＺ　層が浅くなるという技術水準に留まる。図４によればＤＺ　層は、窒素濃度にも依存するがＲＴＡ　処理における冷却速度を調整することで制御できることが明らかになった。また図３によればウェーハ内部のＢＭＤ密度は、同じく窒素濃度にも依存するがＲＴＡ　処理における冷却速度を調整することで制御できることが明らかになった。このように窒素濃度に応じて適切な冷却速度を選定、調整することによりＤＺ深さ、内部ＢＭＤ密度を制御でき、充分な　ＤＺ　深さを得、かつ内部　ＢＭＤを十分な高密度にすることができる。
【００９０】
以下実施形態のシリコンウェーハ製造方法の手順について説明する。
【００９１】
（シリコン結晶製造工程）
上述した図１の装置によってシリコン結晶６が製造される。ここで図１に示す関係にしたがい、シリコン結晶６中の窒素の添加量と成長条件　（Ｖ／Ｇ）　の適正な条件範囲を選び、ボイド欠陥および格子間シリコン型転位欠陥が排除されＯＳＦを含むシリコン結晶６が製造される。すなわち図１に斜線で示すＯＳＦ領域になるようにシリコン結晶６中の窒素の濃度と成長条件Ｖ／Ｇが制御される。シリコン結晶６には窒素が１×１０^１４ａｔｏｍｓ／ｃｍ^３　以上添加される。
【００９２】
図１に斜線で示すＯＳＦ領域になるよう制御しているので、ボイド欠陥および格子間シリコン型転位欠陥を排除できる成長条件Ｖ／Ｇの範囲が広がり安価に、工業的に容易にシリコン結晶６を製造することができる。
【００９３】
実験では以下の条件でシリコン結晶６を育成した。
【００９４】
・窒素濃度：　４ｘ１０^１４　、　６ｘ１０^１４　　、１ｘ１０^１５（ａｔｏｍｓ／ｃｍ^３）
・酸素濃度：　１２．５ｘ１０^１７（ａｔｏｍｓ／ｃｍ^３）
・成長条件：（Ｖ／Ｇ）／（Ｖ／Ｇ）ｃｒｉ　＝　１．０
（Ｖ／Ｇ）ｃｒｉ　は、図６の成長装置の育成条件において成長速度を低下させた時、窒素無添加結晶の結晶中心において　ＯＳＦ　リングが閉じる、つまり消滅する速度を温度勾配で割った値である。上記実験の条件で得られたシリコン結晶６から採取したシリコンウェーハには、ボイド欠陥および格子間シリコン型転位欠陥は観察されず、８００　℃　ｘ　４　時間　＋　１０００　℃　ｘ　１６　時間の酸化性雰囲気での熱処理を施すことによりウェーハ全面にＯＳＦ　が観察された。
【００９５】
（シリコンウェーハ採取工程）
つぎに図６の製造装置によって製造されたシリコン結晶６のインゴットは、切断装置によって切断されて、シリコンウェーハが採取される。
【００９６】
（加熱工程）
つぎにＲＴＡ装置を用いてランプアニールによってシリコンウェーハが図２に示す関係にしたがい高温熱処理される。
【００９７】
すなわち図２に示すように、シリコンウェーハが直線Ｌ以上の領域、つまり「Ｔ＝１０５４＋１５×１０^−１７　×酸素濃度（ａｔｏｍｓ／ｃｍ^３）」（゜Ｃ）で定まる加熱温度Ｔ以上まで昇温される。これにより図２における○印で示す領域となり、シリコンウェーハに含まれるＯＳＦ核が熔解され消去される。このように窒素添加により生じた高密度の　ＯＳＦ　核がＲＴＡ　処理により消去される。
【００９８】
またランプ炉などを用いてシリコンウェーハをランプアニールしているので、シリコンウェーハの周囲を高い温度にする必要がなくシリコンウェーハのみをランプからの熱放射によって集中的に加熱することができる。このため熱容量が小さくなり短時間で急速に昇温でき短時間で急速に冷却することができる。加熱が短時間で済むため、シリコンウェーハの金属汚染を少なくすることができる。また短時間で冷却が行われるのでシリコンウェーハ中の空孔を大量に凍結することができウェーハ内部のＢＭＤ密度を高密度にすることができる。
【００９９】
実験ではシリコンウェーハを１００℃／秒の昇温速度にて１２５０℃まで加熱し、その温度で　３０　秒保持した。
【０１００】
（冷却工程）
つぎに高温Ｔまで昇温されたシリコンウェーハが冷却される。ここで図３、図４に示す関係にしたがい冷却速度が制御されて、ＢＭＤ　密度の深さ方向分布が適切に制御される。冷却速度の制御は、ランプアニールに用いられるランプ加熱器の加熱量の低減度合いを調整することにより行われる。
【０１０１】
冷却の過程で、高温時に大量に発生した空孔はシリコンウェーハの内部で凍結する。しかしシリコンウェーハの表層では空孔は拡散する。空孔は酸素析出を促進させる。このためシリコンウェーハの表層では酸素析出物たるＢＭＤは発生せず、シリコンウェーハの内部では重金属のゲッタリング源になるＢＭＤが高密度に発生する。
【０１０２】
図３に示す関係にしたがい、シリコンウェーハ中の窒素濃度に応じて冷却速度が制御される。これによりシリコンウェーハのうち表層のデバイス作成層を除くシリコン基板内部のＢＭＤ密度が１０^８　　ａｔｏｍｓ／ｃｍ^３　以上になる。シリコンウェーハの内部（シリコン基板内部）のＢＭＤ密度が１０^８　　ａｔｏｍｓ／ｃｍ^３以上になると、デバイスの製造工程中に侵入した重金属をＢＭＤにより必要十分にゲッタリングすることができ、シリコンウェーハが高品質なものとなる。
【０１０３】
また図４に示す関係にしたがい、シリコンウェーハ中の窒素濃度に応じて冷却速度が制御される。これによりシリコンウェーハのうち表層のＢＭＤが含まれないＤＺ深さが１０μｍ以上になる。シリコンウェーハの表層のＤＺ深さが１０μｍ以上になると、無欠陥のデバイス作成層を必要十分に確保することができる。
【０１０４】
図３に示す関係によれば冷却速度が大きくなるほどＢＭＤ密度がより高くなり、デバイスの製造工程中に侵入した重金属を捕獲する能力をより大きくすることができる。一方、図４に示す関係によれば冷却速度が小さくなるほどＤＺ深さがより深くなり無欠陥のデバイス作成層をより深く確保することができる。このように図３、図４の冷却速度は相反する関係にある。
【０１０５】
そこで冷却速度として１〜５０゜Ｃ／秒の範囲で制御することが望ましい。この範囲の冷却速度で冷却すれば、シリコンウェーハ内部のＢＭＤ密度を所定密度以上にして必要十分な重金属ゲッタリング能力を得ることができるとともにＤＺ深さを所定深さ以上にして必要十分な深さの無欠陥デバイス作成層を確保することができる。
【０１０６】
実験では以下の冷却速度で冷却した。
【０１０７】
・１，　５，　１０，　１５，　２０，　３０，　５０，　７０　℃／秒
ただし雰囲気は　Ａｒ　である。このような速度で冷却した後、８００　℃　ｘ　４　時間　＋　１０００　℃　ｘ　１６　時間の熱処理を施し、発生した　ＢＭＤ　の密度の深さ方向分布をエッチング法により評価した。
【０１０８】
図３に示す関係から、ウェーハ内部にデバイス用ウェーハとして好ましい　１０^８　　ａｔｏｍｓ／ｃｍ^３　以上の密度のＢＭＤ　を形成するには、冷却速度が　１　℃／秒以上である必要があることがわかる。
【０１０９】
また図４に示す関係から、デバイスが形成される１０ミクロンの深さ以上の　ＤＺ　深さを得るためには、窒素濃度に応じて　２５〜５０　℃／秒以下の冷却速度とする必要があることがわかる。このため冷却速度は　１〜５０　℃／秒の範囲である必要がある。また窒素濃度如何にかかわらずに冷却速度のみを考慮した場合には、５〜２５　℃／秒の冷却速度で冷却することが推奨される。
【０１１０】
以上のように本実施形態によれば、ウェーハ内部に高密度の　ＢＭＤ　を有し、表層のデバイス作成層をＢＭＤ　もグローイン欠陥も含まない無欠陥層にしたシリコンウェーハを安価に、工業的に容易に製造できるようになる。
【０１１１】
なお上述した（加熱工程）でシリコンウェーハを加熱処理するにあたり、予めシリコンウェーハ上にシリコン酸化膜（ＳｉＯ２）を形成しておいてもよい。
【０１１２】
また実施形態では、純　Ａｒ　雰囲気で処理が行われる場合について説明した。しかし雰囲気は純　Ａｒ　以外にも、Ａｒ　＋　Ｎ２　混合ガス、Ｎ２　＋　微量の　Ｏ２　ガスであってもよい。雰囲気に窒素を混合すると、ウェーハ内部の　ＢＭＤ　が増加し、かつ　ＤＺ深さが減少することは良く知られている。また雰囲気に酸素を添加すると逆にウェーハ内部のＢＭＤ　が減少し、かつ　ＤＺ　深さが増加することも公知である。　そこでこれらの現象を利用して、雰囲気に応じて、ウェーハ内部の　ＢＭＤ密度およびＤＺ　深さを調整することができる。
【０１１３】
また本実施形態では、ＲＴＡ装置の加熱条件（加熱温度Ｔ、加熱時間）として１２５０℃　ｘ　３０　秒の場合を例示したが、これに限定されるわけではない。加熱温度Ｔおよび時間を適宜調整することにより、ウェーハ内部の　ＢＭＤ　の密度および　ＤＺ　深さを所望の値に制御することができる。
【図面の簡単な説明】
【図１】図１は実施形態に適用されるシリコン結晶６中の窒素濃度（ａｔｏｍｓ／ｃｍ^３）と成長条件Ｖ／Ｇと欠陥領域との関係を示す図である。
【図２】図２は実施形態に適用されるシリコンウェーハ中の酸素濃度（ａｔｏｍｓ／ｃｍ^３）と加熱温度ＴとＯＳＦ核の有無（×、○）との関係を示す図である。
【図３】図３は実施形態に適用されるシリコンウェーハの冷却速度（゜Ｃ／秒）とシリコンウェーハ中の窒素濃度（ａｔｏｍｓ／ｃｍ^３）とシリコンウェーハ内部のＢＭＤ密度（ａｔｏｍｓ／ｃｍ^３）との関係を示す図である。
【図４】図４は実施形態に適用されるシリコンウェーハの冷却速度（゜Ｃ／秒）とシリコンウェーハ中の窒素濃度（ａｔｏｍｓ／ｃｍ^３）とシリコンウェーハ表層のＤＺ深さ（μｍ）との関係を示す図である。
【図５】図５は図２に関連して窒素濃度がＯＳＦ核の析出に与える影響を示した図であり、図５（ａ）は、１２５０゜Ｃ×３０秒間の高温加熱をした後１゜Ｃ／秒で冷却しその後　１０００　℃　ｘ　１６　時間の熱処理を施した場合における酸素濃度と窒素濃度とＯＳＦ核析出の有無との関係を示した図で、図５（ｂ）は、１２８０゜Ｃ×３０秒間の高温加熱をした後１゜Ｃ／秒で冷却しその後　１０００　℃　ｘ　１６　時間の熱処理を施した場合における酸素濃度と窒素濃度とＯＳＦ核析出の有無との関係を示した図である。
【図６】図６は実施形態のシリコンウェーハ製造方法に用いられるシリコン結晶製造装置（単結晶シリコン成長装置）の構成の一例を示した図である。
【符号の説明】
６　シリコン結晶（単結晶シリコン）[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a silicon wafer, and particularly includes a high-density BMD capable of gettering a heavy metal only inside a silicon substrate excluding a surface device creation layer by eliminating void defects and interstitial silicon-type dislocation defects. The present invention relates to a manufacturing method capable of easily manufacturing a silicon wafer industrially.
[0002]
[Prior art]
Silicon crystals are produced by pulling and growing by CZ (Czochralski method). However, crystal defects called “Grow-in defects” (defects introduced during crystal growth) occur during the crystal growth process.
[0003]
In recent years, with the progress of high integration and miniaturization of semiconductor circuits, it is no longer allowed for such a glow-in defect to exist near the surface layer of a silicon wafer in which devices are formed. For this reason, the possibility of producing defect-free crystals has been studied. The crystal defects that degrade device characteristics are the following three types of defects.
[0004]
a) Void defect (cavity) caused by aggregation of vacancies.
[0005]
b) OSF (Oxidation induced stacking fault, Oxidation Induced Stacking Fault)
c) Dislocation clusters generated by aggregation of interstitial silicon (interstitial silicon-type dislocation defects, I-defect).
[0006]
A defect-free silicon single crystal is recognized or defined as a crystal that does not contain or substantially does not contain any of the above three types of defects.
[0007]
In order to obtain a silicon wafer that does not contain glow-in defects near the surface layer on which a device circuit is formed, the following method has been devised.
[0008]
1) A defect-free single crystal ingot is manufactured by controlling crystal growth conditions.
[0009]
2) Eliminate void defects near the surface of the wafer by high-temperature annealing.
[0010]
3) A defect-free layer is grown on the wafer surface by epitaxial growth.
[0011]
(Prior art 1)
Patent Document 1 (Japanese Patent Application Laid-Open No. 8-3303161) discloses a method of 1) described above, which “produces a defect-free single crystal ingot by controlling crystal growth conditions”. That is, the growth condition V / G (V: growth rate, G: temperature gradient in the axial direction of the crystal) is controlled so that vacancies and interstitial silicon in the crystal do not become excessive, thereby producing a crystal free of defects. The invention has been described.
[0012]
However, the range of growth conditions V / G for producing defect-free single crystal ingots is in a very narrow range. For this reason, there is a problem that the crystal acquisition rate is low and the cost is high.
[0013]
(Prior art 2)
Patent Document 2 (Japanese Patent Laid-Open No. 2001-146498) describes that the range of growth conditions (V / G) that do not include void defects and interstitial silicon-type dislocation defects is expanded by adding nitrogen to silicon crystals. ing.
[0014]
However, high-density OSF is generated under the V / G condition in which generation of void defects and interstitial silicon type dislocation defects is suppressed by addition of nitrogen. For this reason, a crystal inappropriate for use as a device substrate is produced, which is not desirable.
[0015]
(Prior art 3)
In connection with the above prior art 2, the present inventors have described Non-Patent Document 1 (Japan Society of Applied Physics 2002 Spring Lecture Meeting Preliminary Collection (29a-ZK-4, Takashi Yokoyama, Shinji Togawa, Toshiaki Saishoji, Kozo Nakamura, Kashioka) Junsuke) and Non-Patent Document 2 (K. Nakamura, T. Saishoji, S. Togawa, J. Tomioka, Proceedings of Forum on The Science and Technology 200. 3 quantitatively clarified the relationship between the nitrogen concentration, the growth condition V / G, and the defect region.
[0016]
That is, Patent Document 2 shows that adding nitrogen to a silicon crystal expands the range of growth conditions V / G that do not include void defects and interstitial silicon-type dislocation defects. Was not clear. In the aboveNon-Patent Documents 1 and 2, as shown in FIG. 1 described later, the relationship between the nitrogen addition amount, the growth condition V / G, and the defect region is precisely investigated, and void defects and interstitial spaces are determined according to the nitrogen addition amount. The growth conditions that do not include silicon-type dislocation defects were clarified quantitatively.
[0017]
(Prior art 4)
The above method 2) of “disappearing void defects near the surface of the wafer by high-temperature annealing” is already a known technique. In this method, a silicon wafer is sampled from a silicon crystal containing void defects grown under normal growth conditions, and the void defects in the vicinity of the surface layer of the wafer are extinguished by heat treatment for a long time at a high temperature.
[0018]
However, in order to eliminate voids, annealing for 1 hour or more is required at a high temperature around 1200 ° C. For this reason, there is a problem that heavy metal contamination harmful to the device is unavoidable and slip is likely to occur.
[0019]
(Prior art 5)
The above method 3) of “growing a defect-free layer on the wafer surface by epitaxial growth” is already a known technique.
[0020]
However, there is a problem that this method is expensive.
[0021]
In the above, the glow-in defect introduced at the time of crystal growth and the problem of the prior art regarding this glow-in defect were demonstrated.
[0022]
On the other hand, in the device manufacturing process, oxygen precipitates called BMD (bulk micro defect) are generated during the heat treatment. Control of BMD generation has become an important issue in the production of silicon wafers.
[0023]
That is, if the BMD is formed near the surface layer where the device circuit is created, the function of the device is hindered. However, BMD generated inside the silicon substrate effectively acts as a gettering source for capturing heavy metals that have intruded during the device manufacturing process. For this reason, there is 10 inside the silicon wafer.⁸Pcs / cm³It is necessary to have the above-mentioned high-density BMD, and the surface device creation layer (10 microns) does not contain BMD and the above-mentioned glow-in defect. It is highly desirable to achieve the production easily industrially.
[0024]
(Prior art 6)
In Patent Document 3 (WO 98/45507) and Patent Document 4 (Japanese Patent Publication No. 2001-509319), the void defect existing region is reduced only to the region near the crystal center by controlling the growth condition V / G. A silicon crystal is manufactured, and a silicon wafer collected from the silicon crystal is used for a rapid rapid temperature and high temperature annealing (RTA) treatment using a lamp furnace or the like, and the wafer has a high-density BMD. In the device surface layer of the wafer surface, an invention is described in which a silicon wafer that does not contain BMD is formed.
[0025]
However, the RTA process can control the BMD generated during the heat treatment process in the device manufacturing process, but the glow-in defect cannot be eliminated.
[0026]
For this reason, inPatent Documents 3 and 4, it is recommended to manufacture a silicon crystal in which the void defect existence region is reduced. If an attempt is made to obtain a silicon crystal completely free from void defects and interstitial silicon-type dislocation defects, the range of the growth condition V / G becomes very narrow as described in theprior art 1, and the cost is increased. Will be invited. Further, if it is allowed that the existence region of void defects is limitedly left in the silicon crystal, the range of the growth condition V / G is widened and the silicon crystal can be manufactured at a low cost, but the glow-in defect remains in the device forming layer. This is not desirable.
[0027]
(Prior art 7)
A layer not including BMD on the surface layer of the silicon wafer is called a DZ layer.
[0028]
Non-Patent Document 3 (Japan Society of Applied Physics 2001 Spring Meeting Proceedings (28a-S-5))
It is described that when a silicon wafer added with nitrogen is subjected to RTA treatment, the DZ layer becomes shallower than when an additive-free silicon wafer is subjected to RTA treatment.
[0029]
[Problems to be solved by the invention]
As described above, according to the prior art, a high density (10⁸Pcs / cm³The method of manufacturing a silicon wafer that does not contain BMD or glow-in defects inexpensively and industrially has not yet been established for the device creation layer (10 microns or more).
[0030]
Accordingly, the present invention solves the problem that a silicon wafer having a high-density BMD inside the wafer and containing no BMD or glow-in defect in the surface device creation layer can be easily and inexpensively manufactured industrially. It is to be an issue.
[0031]
[Means, actions and effects for solving the problems]
The first invention is
Controlling the concentration of nitrogen in the silicon crystal and the growth condition V / G (V: growth rate, G: axial temperature gradient of the crystal) eliminates void defects and interstitial silicon-type dislocation defects, and OSF (oxygen-induced stacking) A silicon crystal manufacturing process for manufacturing a silicon crystal including defects),
A silicon wafer collecting step of collecting a silicon wafer from the silicon crystal;
Heating the silicon wafer to a heating temperature corresponding to the oxygen concentration in the silicon wafer to erase OSF nuclei contained in the silicon wafer;
A cooling process for cooling the silicon wafer at a predetermined cooling rate;
It is the manufacturing method of the silicon wafer containing this.
[0032]
The second invention is
Controlling the concentration of nitrogen in the silicon crystal and the growth condition V / G (V: growth rate, G: axial temperature gradient of the crystal) eliminates void defects and interstitial silicon-type dislocation defects, and OSF (oxygen-induced stacking) A silicon crystal manufacturing process for manufacturing a silicon crystal including defects),
A silicon wafer collecting step of collecting a silicon wafer from the silicon crystal;
Heating the silicon wafer to a heating temperature corresponding to the oxygen concentration in the silicon wafer to erase OSF nuclei contained in the silicon wafer;
The silicon wafer is cooled at a cooling rate corresponding to the nitrogen concentration in the silicon wafer, and the BMD (bulk fine defect) density inside the silicon substrate excluding the surface device creation layer of the silicon wafer is 10⁸Atoms / cm³More cooling process
It is the manufacturing method of the silicon wafer containing this.
[0033]
The third invention is
Controlling the concentration of nitrogen in the silicon crystal and the growth condition V / G (V: growth rate, G: axial temperature gradient of the crystal) eliminates void defects and interstitial silicon-type dislocation defects, and OSF (oxygen-induced stacking) A silicon crystal manufacturing process for manufacturing a silicon crystal including defects),
A silicon wafer collecting step of collecting a silicon wafer from the silicon crystal;
Heating the silicon wafer to a heating temperature corresponding to the oxygen concentration in the silicon wafer to erase OSF nuclei contained in the silicon wafer;
A cooling step in which the silicon wafer is cooled at a cooling rate corresponding to the nitrogen concentration in the silicon wafer, and the DZ depth not including BMD (bulk fine defects) on the surface layer of the silicon wafer is 10 μm or more;
It is the manufacturing method of the silicon wafer containing this.
[0034]
The fourth invention is
Controlling the concentration of nitrogen in the silicon crystal and the growth condition V / G (V: growth rate, G: axial temperature gradient of the crystal) eliminates void defects and interstitial silicon-type dislocation defects, and OSF (oxygen-induced stacking) A silicon crystal manufacturing process for manufacturing a silicon crystal including defects),
A silicon wafer collecting step of collecting a silicon wafer from the silicon crystal;
Heating the silicon wafer to a heating temperature corresponding to the oxygen concentration in the silicon wafer to erase OSF nuclei contained in the silicon wafer;
The silicon wafer is cooled at a cooling rate corresponding to the nitrogen concentration in the silicon wafer, and the BMD (bulk fine defect) density inside the silicon substrate excluding the surface device creation layer of the silicon wafer is 10⁸atoms / cm³In addition to the above, a cooling step in which the DZ depth not including the surface BMD is 10 μm or more;
It is the manufacturing method of the silicon wafer containing this.
[0035]
The fifth invention
Controlling the concentration of nitrogen in the silicon crystal and the growth condition V / G (V: growth rate, G: axial temperature gradient of the crystal) eliminates void defects and interstitial silicon-type dislocation defects, and OSF (oxygen-induced stacking) A silicon crystal manufacturing process for manufacturing a silicon crystal including defects),
A silicon wafer collecting step of collecting a silicon wafer from the silicon crystal;
Heating the silicon wafer to a heating temperature corresponding to the oxygen concentration in the silicon wafer to erase OSF nuclei contained in the silicon wafer;
The silicon wafer is cooled at a cooling rate of 1 to 50 ° C./second so that the BMD (bulk fine defect) density inside the silicon substrate excluding the device creation layer on the surface layer of the silicon wafer exceeds a predetermined density. A cooling step of making the DZ depth not including BMD a predetermined depth or more;
It is the manufacturing method of the silicon wafer containing this.
[0036]
The sixth invention is the first invention, the second invention, the third invention, the fourth invention, the fifth invention,
In the silicon crystal manufacturing process, 1 × 10 nitrogen is added to the silicon crystal.¹⁴atoms / cm³Add more
It is characterized by.
[0037]
The seventh invention is the first invention, the second invention, the third invention, the fourth invention, the fifth invention,
In the heating step, the silicon wafer is “T = 1054 + 15 × 10.^-17
× Oxygen concentration (atoms / cm³) ”(Temperature higher than heating temperature T determined by ° C)
It is characterized by.
[0038]
The eighth invention is the first invention, the second invention, the third invention, the fourth invention, the fifth invention,
In the heating step, the silicon wafer is subjected to high-temperature heat treatment by lamp annealing.
It is characterized by.
[0039]
A ninth invention is the fourth invention,
In the cooling step, the silicon wafer is cooled at a cooling rate of 1 to 50 ° C./second.
It is characterized by.
[0040]
According to the first invention, the concentration of nitrogen in the silicon crystal and the growth condition V / G (V: growth rate, G: axial temperature gradient of the crystal) are controlled so that the OSF region indicated by hatching in FIG. Is done. As a result, void defects and interstitial silicon-type dislocation defects are eliminated, and a silicon crystal containing OSF (oxygen-induced stacking fault) is manufactured.
[0041]
Next, a silicon wafer is collected from the manufactured silicon crystal.
[0042]
Next, for example, by lamp annealing, the silicon wafer is heated to a heating temperature T corresponding to the oxygen concentration in the silicon wafer so that the region indicated by a circle in FIG. 2 is obtained. Thereby, the OSF nucleus contained in the silicon wafer is melted and erased.
[0043]
Next, by controlling a lamp heater used for lamp annealing, for example, as shown in FIGS. 3 and 4, the silicon wafer is cooled at a predetermined cooling rate. During the cooling process, vacancies generated in large quantities at high temperatures (holes in which silicon has escaped from normal positions on the lattice) are frozen inside the silicon wafer. However, vacancies diffuse on the surface of the silicon wafer. The vacancies promote oxygen precipitation. For this reason, BMD which is an oxygen precipitate is not generated on the surface layer of the silicon wafer, and BMD which is a heavy metal gettering source is generated at a high density inside the silicon wafer.
[0044]
As described above, the OSF region indicated by the oblique lines in FIG. 1 is controlled, so that the range of growth conditions V / G that can eliminate void defects and interstitial silicon-type dislocation defects is widened, and the silicon crystal is easily industrialized at low cost. Can be manufactured. In this silicon crystal manufacturing process, void defects and interstitial silicon-type dislocation defects are eliminated from the glow-in defects. Further, since the silicon wafer is heated to the heating temperature T corresponding to the oxygen concentration in the silicon wafer so as to be the region indicated by the circle in FIG. 2, the OSF nucleus that generates the OSF among the glow-in defects is erased. be able to. Also, as shown in FIGS. 3 and 4, since the silicon wafer is cooled from a high temperature at a predetermined cooling rate, the device creation layer on the surface layer of the silicon wafer should be a defect-free layer that does not include BMD or glow-in defects. Thus, a high-density BMD serving as a heavy metal gettering source can be generated only inside the silicon wafer.
[0045]
As described above, according to the first invention, a silicon wafer having a high-density BMD inside the wafer and having a surface device creation layer as a defect-free layer containing neither BMD nor glow-in defects is inexpensive and easily industrially available. Can be manufactured.
[0046]
The second invention is obtained by adding a technical limitation to the cooling process of the first invention. As shown in FIG. 3, by controlling the cooling rate according to the nitrogen concentration in the silicon wafer, The BMD density inside the silicon substrate excluding the surface device creation layer is 10⁸Atoms / cm³More than that. BMD density inside silicon wafer (inside silicon substrate) is 10⁸Atoms / cm³If it becomes above, the heavy metal which penetrate | invaded during the manufacturing process of a device will be gettered sufficiently by BMD, and a high quality silicon wafer will be created.
[0047]
In the third invention, a technical limitation is added to the cooling process of the first invention. As shown in FIG. 4, by controlling the cooling rate according to the nitrogen concentration in the silicon wafer, The DZ depth not including the BMD of the surface layer is set to 10 μm or more. When the DZ depth of the surface layer of the silicon wafer is 10 μm or more, a defect-free device creation layer can be ensured sufficiently.
[0048]
The fourth invention is obtained by adding technical limitations to the cooling process of the first invention. As shown in FIGS. 3 and 4, silicon is controlled by controlling the cooling rate according to the nitrogen concentration in the silicon wafer. The BMD density inside the silicon substrate excluding the surface device creation layer of the wafer is 10⁸Atoms / cm³In addition to the above, the DZ depth not including the surface BMD of the silicon wafer is set to 10 μm or more.
[0049]
According to the fourth invention, the heavy metal that has entered during the device manufacturing process is sufficiently and sufficiently gettered by the BMD to produce a high-quality silicon wafer, and a defect-free device creation layer can be secured sufficiently. it can.
[0050]
The fifth invention is obtained by adding technical limitations to the cooling process of the first invention. As shown in FIGS. 3 and 4, the silicon wafer is cooled at a cooling rate of 1 to 50 ° C./second. That is, as shown in FIG. 3, the higher the cooling rate, the higher the BMD density and the greater the ability to capture heavy metals that have entered during the device manufacturing process. On the other hand, as shown in FIG. 4, as the cooling rate decreases, the DZ depth can be increased, and a defect-free device creation layer can be secured more deeply. As described above, the cooling rates in FIGS. 3 and 4 are contradictory to each other. However, if the cooling rate is set to 1 to 50 ° C./second, the BMD density inside the silicon wafer is increased to a predetermined density or more and a necessary and sufficient heavy metal getter is obtained. The ring capability can be obtained, and the DZ depth can be set to a predetermined depth or more to ensure a defect-free device formation layer having a necessary and sufficient depth.
[0051]
In the sixth aspect of the present invention, a technical limitation is added to the silicon crystal manufacturing process of the first to fifth aspects of the invention. As shown in FIG.¹⁴atoms / cm³More than that is added. As a result, as shown by hatching in FIG. 1, the range of growth conditions V / G that can eliminate void defects and interstitial silicon-type dislocation defects is widened, and a silicon crystal can be easily produced industrially at low cost. .
[0052]
In the seventh invention, the heating process of the first invention to the fifth invention is technically limited. As shown in FIG. 2, the silicon wafer has a structure of “T = 1054 + 15 × 10”.^-17X Oxygen concentration (atoms / cm³) ”(° C.) or higher. As a result, an area indicated by a circle marked with a straight line L or higher in FIG.
[0053]
In the eighth invention, a technical limitation is added to the heating process of the first invention to the fifth invention, and the silicon wafer is subjected to high-temperature heat treatment by lamp annealing. That is, if the silicon wafer is lamp annealed using a lamp furnace or the like, it is not necessary to raise the temperature around the silicon wafer, and only the silicon wafer can be heated intensively by the heat radiation from the lamp. For this reason, the heat capacity becomes small, the temperature can be increased rapidly in a short time, and the cooling can be rapidly performed in a short time. Since heating can be completed in a short time, metal contamination of the silicon wafer can be reduced. Further, since cooling is performed in a short time, a large number of holes in the silicon wafer can be frozen, and the BMD density inside the wafer can be increased.
[0054]
In the ninth invention, a technical limitation is added to the cooling process of the fourth invention, and the silicon wafer is cooled at a cooling rate of 1 to 50 ° C./second. The ninth invention is a combination of the fourth invention and the fifth invention, and as shown in FIGS. 3 and 4, cooling is performed at a cooling rate of 1 to 50 ° C./second depending on the nitrogen concentration in the silicon wafer. As a result, the BMD density inside the silicon substrate excluding the surface device creation layer of the silicon wafer is 10⁸Atoms / cm³In addition to the above, the DZ depth not including the surface BMD of the silicon wafer is set to 10 μm or more.
[0055]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of a silicon wafer manufacturing method according to the present invention will be described below with reference to the drawings.
[0056]
FIG. 6 is a side view of an example of the configuration of the silicon crystal manufacturing apparatus used in the embodiment.
[0057]
As shown in FIG. 6, a singlecrystal pulling apparatus 1 according to the embodiment includes a CZ furnace (chamber) 2 as a single crystal pulling container.
[0058]
In the CZ furnace 2, there is provided a quartz crucible 3 for melting a polycrystalline silicon raw material and storing it as a melt 5. The quartz crucible 3 is covered with agraphite crucible 11 on the outside. Amain heater 9 that heats and melts the polycrystalline silicon material in the quartz crucible 3 is provided outside and on the side of the quartz crucible 3. An auxiliary heater (bottom heater) 19 is provided at the bottom of the quartz crucible 3 to assist in heating the bottom of the quartz crucible 3 to prevent the melt 5 at the bottom of the quartz crucible 3 from solidifying. The outputs (power; kW) of themain heater 9 and theauxiliary heater 19 are controlled independently, and the heating amount for the melt 5 is adjusted independently. For example, the temperature of the melt 5 is detected, and the outputs of themain heater 9 and theauxiliary heater 10 are controlled so that the detected temperature is a feedback amount and the temperature of the melt 5 becomes the target temperature.
[0059]
Aheat insulating cylinder 13 is provided between themain heater 9 and the inner wall of the CZ furnace 2.
[0060]
A pullingmechanism 4 is provided above the quartz crucible 3. The pullingmechanism 4 includes a pullingshaft 4a and a seed chuck 4c at the tip of the pullingshaft 4a. Theseed crystal 14 is gripped by the seed chuck 4c.
[0061]
Polycrystalline silicon (Si) is heated and melted in the quartz crucible 3. When the temperature of the melt 5 is stabilized, the pullingmechanism 4 operates to pull up the single crystal silicon (single crystal silicon ingot) 6 from the melt 5. That is, the pullingshaft 4 a is lowered and theseed crystal 14 held by the seed chuck 4 c at the tip of the pullingshaft 4 a is immersed in the melt 5. After theseed crystal 14 is adjusted to the melt 5, the pullingshaft 4a moves up. As theseed crystal 14 held by the seed chuck 4c rises, single crystal silicon 6 (hereinafter referred to as silicon crystal 6) grows. At the time of pulling up, the quartz crucible 3 is rotated at therotation speed ω 1 by the rotatingshaft 10. The pullingshaft 4a of the pullingmechanism 4 rotates in the reverse direction or in the same direction as the rotatingshaft 10 at the rotation speed ω2.
[0062]
In this embodiment, in order to add nitrogen to thesilicon crystal 6 to be pulled up, for example, a silicon wafer with a nitride film is placed in advance in the melt 5 in the quartz crucible 3.
[0063]
The rotatingshaft 10 can be driven in the vertical direction, and the quartz crucible 3 can be moved up and down to move to an arbitrary position.
[0064]
By shutting off the inside of the CZ furnace 2 and the outside air, the inside of the furnace 2 is maintained in a vacuum (for example, about 20 Torr). That is, argon gas 7 as an inert gas is supplied to the CZ furnace 2 and is exhausted from the exhaust port of the CZ furnace 2 by a pump. Thereby, the inside of the furnace 2 is depressurized to a predetermined pressure.
[0065]
Various evaporants are generated in the CZ furnace 2 during the single crystal pulling process (one batch). Therefore, the argon gas 7 is supplied to the CZ furnace 2 and exhausted together with the evaporated substance outside the CZ furnace 2 to remove the evaporated substance from the CZ furnace 2 and clean it. The supply flow rate of the argon gas 7 is set for each process in one batch.
[0066]
As thesilicon crystal 6 is pulled up, the melt 5 decreases. As the melt 5 decreases, the contact area between the melt 5 and the quartz crucible 3 changes, and the amount of dissolved oxygen from the quartz crucible 3 changes. This change affects the oxygen concentration distribution in thesilicon crystal 6 to be pulled up. Therefore, in order to prevent this, the polycrystalline silicon raw material or the single crystal silicon raw material may be additionally supplied into the quartz crucible 3 in which the melt 5 is reduced after or during the pulling.
[0067]
Above the quartz crucible 3 and around thesilicon crystal 6, a heat shielding plate 8 (gas rectifying cylinder) having a substantially inverted truncated cone shape is provided. Theheat shielding plate 8 is supported by theheat insulating cylinder 13. Theheat shielding plate 8 guides an argon gas 7 as a carrier gas supplied from above into the CZ furnace 2 to the center of themelt surface 5a, and further passes through themelt surface 5a so that the peripheral portion of the melt surface 5a. Lead to. The argon gas 7 is discharged together with the gas evaporated from the melt 5 from an exhaust port provided in the lower part of the CZ furnace 2. For this reason, the gas flow rate on the liquid surface can be stabilized, and the oxygen evaporated from the melt 5 can be maintained in a stable state.
[0068]
Theheat shielding plate 8 insulates and shields theseed crystal 14 and thesilicon crystal 6 grown by theseed crystal 14 from radiant heat generated in high-temperature portions such as the quartz crucible 3, the melt 5, and themain heater 9. Further, theheat shielding plate 8 prevents thesilicon crystal 6 from being impeded by impurities (for example, silicon oxide) generated in the furnace and inhibiting single crystal growth. The size of the gap H between the lower end of theheat shielding plate 8 and themelt surface 5a can be adjusted by raising and lowering therotary shaft 10 and changing the vertical position of the quartz crucible 3. Alternatively, the gap H may be adjusted by moving theheat shield plate 8 in the vertical direction using a lifting device.
[0069]
The growth condition V / G (V: growth rate, G: axial temperature gradient of the crystal) of thesilicon crystal 6 is controlled by adjusting the gap H and the rising speed of the pullingshaft 4a.
[0070]
Also, by adjusting the amount of nitrogen introduced into the quartz crucible 3, the concentration of nitrogen in the silicon crystal 6 (nitrogen addition amount, atoms / cm³) Is controlled.
[0071]
Further, during the pulling, the oxygen concentration (atoms / cm) in thesilicon crystal 6 is adjusted by adjusting the crucible rotation speed ω1, the pulling shaft rotation speed ω2, the argon gas flow rate, the furnace pressure, and the like.³) Is controlled.
[0072]
The ingot of thesilicon crystal 6 manufactured by the apparatus of FIG. 6 is cut by a cutting device, and a silicon wafer is collected.
[0073]
The collected silicon wafer is subjected to lamp annealing using an apparatus (RTA apparatus) that performs rapid thermal annealing (RTA: Rapid Thermal Annealing). That is, the silicon wafer is rapidly heated to a high temperature T of 1200 ° C. or higher by heat radiation from the lamp heater, and the high temperature is maintained for a predetermined time. Subsequently, the silicon wafer is cooled at a predetermined cooling rate (° C./second) from a high temperature state by adjusting the degree of reduction of the heating amount of the lamp heater.
[0074]
FIG. 1 shows the nitrogen concentration (atoms / cm) in thesilicon crystal 6 applied to this embodiment.³), The growth condition V / G, and the defect region. FIG. 2 shows the oxygen concentration (atoms / cm) in the silicon wafer applied to this embodiment.³), The heating temperature T and the presence / absence of OSF nuclei (×, ○). FIG. 3 shows the cooling rate (° C./second) of the silicon wafer applied to this embodiment and the nitrogen concentration (atoms / cm) in the silicon wafer.³) And BMD density inside the silicon wafer (atoms / cm³). FIG. 4 shows the cooling rate (° C./second) of the silicon wafer applied to this embodiment and the nitrogen concentration (atoms / cm) in the silicon wafer.³) And the DZ depth (μm) of the silicon wafer surface layer.
[0075]
1 to 4 will be described in comparison with the prior art.
[0076]
According to the prior art 2, the range of growth conditions (V / G) not including void defects and interstitial silicon type dislocation defects is expanded by adding nitrogen into thesilicon crystal 6. However, these relationships were not clear quantitatively. Therefore, the present inventors investigated the quantitative relationship between the nitrogen addition amount, the growth condition V / G, and the defect region, which was not obvious in the prior art 2, and made it clear as shown in FIG.
[0077]
FIG. 1 is prepared by growing four silicon crystals 6 (A, B, C, D) with different amounts of nitrogen added and examining changes in defect distribution. Oxygen concentration is approximately 12.5 x10¹⁷(Atoms / cm³). The foursilicon crystals 6 were all grown under the same growth conditions and the conditions for continuously reducing the growth rate. The amount of nitrogen added is 0, 6 x 10 at the top of the crystal cylinder¹³, 1x10¹⁴, 4x10¹⁴(Atoms / cm³The amount of Si3N4 added to the melt 5 was adjusted so that The nitrogen concentration in thesilicon crystal 6 increases toward the bottom of the crystal due to the segregation effect. The horizontal axis in FIG. 1 represents the nitrogen concentration, and the horizontal axis represents the growth condition V / G normalized by the critical (V / G) cri in the nitrogen-free crystal. Here, (V / G) cri is a value obtained by dividing the critical velocity at which the OSF ring closes at the crystal center, that is, disappears, by the temperature gradient G. The dotted lines written in FIG. 1 indicate the nitrogen concentration and the growth rate at the respective crystal positions of the silicon crystals A, B, C, and D. At the center of each of these crystals A, B, C, and D, the points at which the defect species change were examined and indicated by circles in FIG. The evaluation of the defect type was performed by using an infrared scattering method, an X-ray topography method after the oxygen precipitation heat treatment, an observation with an etching optical microscope after the oxygen precipitation heat treatment, an X-ray topography method after copper decoration, a Secco etching method, and the like. FIG. 1 is a defect area diagram connecting points where defect types change. As shown in FIG. 1, when V / G is lowered, the defect type changes from void → void and OSF mixed region → OSF → interstitial silicon type dislocation defect. Nitrogen concentration 1x10 as shown in Figure 1¹⁴(Atoms / cm³) From the above, it can be seen that the OSF-only region, that is, the range of growth conditions not including void defects and interstitial silicon-type dislocation defects, expands rapidly. The defect-free region was observed only slightly at the boundary between the OSF region and the interstitial silicon type dislocation defect region in FIG. 1, and was not enlarged to a region that could be displayed as a range in the drawing.
[0078]
From the above observation results, it was found that the growth condition V / G for growing thesilicon crystal 6 from which at least void defects and interstitial silicon type dislocation defects were eliminated by nitrogen addition was significantly increased.
[0079]
Here, according to theprior art 1 and theprior art 6, in order to eliminate void defects and interstitial silicon type dislocation defects, the growth condition V / G must be controlled within a narrow region on the low nitrogen side in FIG. In other words, it was difficult to manufacture industrially. But nitrogen is 1x10¹⁴(Atoms / cm³) Addition of the above to make the region indicated by oblique lines expands the range of the growth condition V / G and makes the production extremely easy.
[0080]
As described above, by using the relationship shown in FIG. 1 and selecting an appropriate condition range of nitrogen addition amount and growth condition (V / G),silicon crystal 6 in which void defects and interstitial silicon type dislocation defects are eliminated can be obtained. It becomes cheap and can be easily manufactured industrially.
[0081]
However, according to FIG. 1, in the V / G condition where the generation of void defects and interstitial silicon-type dislocation defects is eliminated by the addition of nitrogen, high-density OSF is generated and can be used as it is as a device substrate. Inappropriate crystals.
[0082]
Therefore, the present inventors have found the relationship shown in FIG. That is, the present inventors have found that the OSF nuclei are erased when an appropriate high-temperature heating is applied to thesilicon crystal 6 having nuclei that generate OSFs with high density by nitrogen addition by RTA treatment.
[0083]
The OSF nuclei produced by the addition of nitrogen are extremely stable and cannot be easily erased by heating conditions sufficient to make the normal oxygen precipitation nuclei invisible. When high temperature heating is performed with RTA, the generation of OSF accompanying the subsequent heat treatment is suppressed, but it is not easy to erase the nucleus. When the nucleus remains in the vicinity of the surface layer where the device circuit is created, it acts as a nucleus of the BMD that inhibits the function of the device. The present inventors have clarified the relationship between the oxygen concentration of the silicon wafer and the heating temperature T in RTA necessary for removing the OSF nucleus. First, nitrogen 6 x 10¹⁴(Atoms / cm³)Silicon crystals 6 with various oxygen concentrations were prepared under the growth conditions of adding and generating OSF over the entire wafer surface. Silicon wafers collected from thesesilicon crystals 6 were rapidly heated to various temperatures with RTA at 100 ° C./second, held at that temperature for 30 seconds, and lowered at 1 ° C./second. The atmosphere is Ar. And after performing 800 degreeC x 4 hours + 1000 degreeC x 16 hours heat processing, the distribution of the depth direction of BMD was investigated. Under the condition that the OSF nucleus is not erased by heating the RTA, the so-called DZ layer that does not include BMD is not formed because the nucleus remains near the surface layer of the silicon wafer.
[0084]
In FIG. 2, the horizontal axis is the oxygen concentration of the silicon wafer, and the vertical axis is the heating temperature T at RTA. The condition when the DZ layer is 10 microns or less is indicated by X, and the conditions for 10 microns or more are shown. ○ Shown as a mark. In the area of X, it means that the OSF nucleus was not erased by the heating of the RTA, but was erased in the area of ○. The boundary is indicated by a straight line L in the figure. This straight line L is T (° C) = 1054 + 15x110^-17X Oxygen concentration (atoms / cm³). Here, the oxygen concentration is a value obtained by converting an oxygen absorption coefficient measured by FTIR into an oxygen concentration by the method of ASTM F-121, 1979. Although there are various reported values for the relationship between the equilibrium concentration of oxygen saturated with respect to the oxygen precipitates in silicon and the temperature, the straight line L in FIG. 2 represents the literature (RA Craven, Semiconductor Silicon, Ed. HR Huff, ECS, Pennington N.J. 1981, P. 254), which is close to the solubility of oxygen. In general, the oxygen precipitation nuclei dissolve, disappear, or become invisible at a temperature considerably lower than the equilibrium melting temperature determined by the oxygen concentration of the crystal. However, in order to erase the OSF nucleus in thesilicon crystal 6 added with nitrogen, the equilibrium melting temperature is used. It can be seen that it needs to be heated to a higher temperature.
[0085]
As described above, when a silicon wafer taken from thesilicon crystal 6 in the hatched OSF region in FIG. 1 is subjected to RTA treatment under the appropriate conditions shown in FIG. 2, three types of void defects, interstitial silicon dislocation defects, and OSF are obtained. It is possible to prevent the glow-in defect from being included.
[0086]
FIG. 5 shows the effect of nitrogen concentration on the precipitation of OSF nuclei in relation to FIG.
[0087]
FIG. 5 (a) shows the oxygen concentration, nitrogen concentration, and OSF nucleation in the case of heating at 1250 ° C for 30 seconds, cooling at 1 ° C / second, and then heat-treating at 1000 ° C for 16 hours. It shows the relationship between presence and absence. Similarly, FIG. 5 (b) shows the oxygen concentration, nitrogen concentration, and OSF nucleus when heated at 1280 ° C x 30 seconds, cooled at 1 ° C / second, and then heat-treated at 1000 ° C for 16 hours. It shows the relationship with the presence or absence of precipitation. In either case, it can be seen that the OSF nuclei are less likely to be erased as the nitrogen concentration increases. This corresponds to the straight line L moving upward in FIG. 2 as the nitrogen concentration increases.
[0088]
The inventors have also found that the BMD density distribution in the depth direction of the silicon wafer can be appropriately controlled by appropriately controlling the quenching conditions in RTA. This is shown in FIGS.
[0089]
Conventional technology 7 remains at the technical level that the DTA layer becomes shallower when RTA treatment is performed on a silicon wafer to which nitrogen is added than when it is not added. According to FIG. 4, it became clear that the DZ layer can be controlled by adjusting the cooling rate in the RTA treatment although it depends on the nitrogen concentration. FIG. 3 also shows that the BMD density inside the wafer can be controlled by adjusting the cooling rate in the RTA process, although it also depends on the nitrogen concentration. In this way, by selecting and adjusting an appropriate cooling rate according to the nitrogen concentration, the DZ depth and internal BMD density can be controlled, and sufficient DZ depth can be obtained and the internal BMD can be made sufficiently dense. it can.
[0090]
The procedure of the silicon wafer manufacturing method of the embodiment will be described below.
[0091]
(Silicon crystal manufacturing process)
Thesilicon crystal 6 is manufactured by the apparatus shown in FIG. Here, in accordance with the relationship shown in FIG. 1, an appropriate condition range of nitrogen addition amount and growth conditions (V / G) in thesilicon crystal 6 is selected, void defects and interstitial silicon type dislocation defects are eliminated, and OSF is included. Asilicon crystal 6 is manufactured. That is, the concentration of nitrogen in thesilicon crystal 6 and the growth condition V / G are controlled so that the OSF region indicated by the oblique lines in FIG. Thesilicon crystal 6 has 1 × 10 nitrogen.¹⁴atoms / cm³More than that is added.
[0092]
Since the OSF region shown by hatching in FIG. 1 is controlled, the range of growth conditions V / G that can eliminate void defects and interstitial silicon type dislocation defects is widened, and thesilicon crystal 6 can be easily and industrially manufactured. Can be manufactured.
[0093]
In the experiment, thesilicon crystal 6 was grown under the following conditions.
[0094]
・ Nitrogen concentration: 4x10¹⁴, 6x10¹⁴1x10¹⁵(Atoms / cm³)
・ Oxygen concentration: 12.5x10¹⁷(Atoms / cm³)
・ Growth conditions: (V / G) / (V / G) cri = 1.0
(V / G) cri is the value obtained by dividing the rate at which the OSF ring closes, or disappears, by the temperature gradient at the crystal center of the nitrogen-free crystal when the growth rate is reduced under the growth conditions of the growth apparatus of FIG. is there. Void defects and interstitial silicon-type dislocation defects are not observed in the silicon wafer collected from thesilicon crystal 6 obtained under the above experimental conditions, and in an oxidizing atmosphere of 800 ° C. × 4 hours + 1000 ° C. × 16 hours. OSF was observed on the entire surface of the wafer by heat treatment.
[0095]
(Silicon wafer sampling process)
Next, the ingot of thesilicon crystal 6 manufactured by the manufacturing apparatus of FIG. 6 is cut by a cutting device, and a silicon wafer is collected.
[0096]
(Heating process)
Next, the silicon wafer is subjected to high-temperature heat treatment according to the relationship shown in FIG. 2 by lamp annealing using an RTA apparatus.
[0097]
That is, as shown in FIG. 2, the region where the silicon wafer is not less than the straight line L, that is, “T = 1054 + 15 × 10^-17X Oxygen concentration (atoms / cm³) ”(° C.), the temperature is raised to a temperature equal to or higher than the heating temperature T. As a result, a region indicated by a circle in FIG. 2 is formed, and the OSF nucleus contained in the silicon wafer is melted and erased. In this way, high-density OSF nuclei generated by nitrogen addition are erased by the RTA process.
[0098]
Further, since the silicon wafer is subjected to lamp annealing using a lamp furnace or the like, it is not necessary to raise the temperature around the silicon wafer, and only the silicon wafer can be intensively heated by the heat radiation from the lamp. For this reason, the heat capacity becomes small, the temperature can be increased rapidly in a short time, and the cooling can be rapidly performed in a short time. Since heating can be completed in a short time, metal contamination of the silicon wafer can be reduced. Further, since cooling is performed in a short time, a large number of holes in the silicon wafer can be frozen, and the BMD density inside the wafer can be increased.
[0099]
In the experiment, the silicon wafer was heated to 1250 ° C. at a temperature increase rate of 100 ° C./second, and held at that temperature for 30 seconds.
[0100]
(Cooling process)
Next, the silicon wafer heated to the high temperature T is cooled. Here, the cooling rate is controlled according to the relationship shown in FIG. 3 and FIG. 4, and the BMD density distribution in the depth direction is appropriately controlled. The cooling rate is controlled by adjusting the degree of reduction of the heating amount of the lamp heater used for lamp annealing.
[0101]
During the cooling process, a large number of vacancies generated at a high temperature are frozen inside the silicon wafer. However, vacancies diffuse on the surface of the silicon wafer. The vacancies promote oxygen precipitation. For this reason, BMD which is an oxygen precipitate is not generated on the surface layer of the silicon wafer, and BMD which is a heavy metal gettering source is generated at a high density inside the silicon wafer.
[0102]
According to the relationship shown in FIG. 3, the cooling rate is controlled according to the nitrogen concentration in the silicon wafer. As a result, the BMD density inside the silicon substrate excluding the surface device creation layer of the silicon wafer is 10⁸Atoms / cm³That's it. BMD density inside silicon wafer (inside silicon substrate) is 10⁸Atoms / cm³If it becomes above, the heavy metal which penetrate | invaded during the manufacturing process of a device can be gettered sufficiently and sufficiently by BMD, and a silicon wafer will become a high quality thing.
[0103]
Further, according to the relationship shown in FIG. 4, the cooling rate is controlled according to the nitrogen concentration in the silicon wafer. As a result, the DZ depth not including the surface BMD of the silicon wafer becomes 10 μm or more. When the DZ depth of the surface layer of the silicon wafer is 10 μm or more, a defect-free device creation layer can be ensured sufficiently.
[0104]
According to the relationship shown in FIG. 3, the BMD density increases as the cooling rate increases, and the ability to capture heavy metals that have intruded during the device manufacturing process can be increased. On the other hand, according to the relationship shown in FIG. 4, as the cooling rate decreases, the DZ depth becomes deeper and a deeper device-free layer can be secured. Thus, the cooling rates in FIGS. 3 and 4 are in a contradictory relationship.
[0105]
Therefore, it is desirable to control the cooling rate in the range of 1 to 50 ° C./second. By cooling at a cooling rate in this range, the BMD density inside the silicon wafer can be increased to a predetermined density or higher to obtain a necessary and sufficient heavy metal gettering capability, and the DZ depth is set to a predetermined depth or higher to obtain a necessary and sufficient depth. It is possible to secure a defect-free device formation layer.
[0106]
In the experiment, cooling was performed at the following cooling rate.
[0107]
・ 1, 5, 10, 15, 20, 30, 50, 70 ° C / second
However, the atmosphere is Ar. After cooling at such a rate, a heat treatment was performed at 800 ° C. x 4 hours + 1000 ° C. x 16 hours, and the density direction distribution of the generated BMD was evaluated by an etching method.
[0108]
From the relationship shown in FIG. 3, it is preferable as a device wafer inside the wafer. 10⁸Atoms / cm³It can be seen that in order to form a BMD having the above density, the cooling rate needs to be 1 ° C./second or more.
[0109]
Also, from the relationship shown in FIG. 4, in order to obtain a DZ depth of 10 microns or more at which the device is formed, it is necessary to set a cooling rate of 25 to 50 ° C./second or less depending on the nitrogen concentration. I understand. For this reason, the cooling rate needs to be in the range of 1 to 50 ° C./second. When considering only the cooling rate regardless of the nitrogen concentration, it is recommended to cool at a cooling rate of 5 to 25 ° C./sec.
[0110]
As described above, according to the present embodiment, a silicon wafer having a high-density BMD inside the wafer and having a surface device creation layer as a defect-free layer containing neither BMD nor glow-in defects is inexpensive and easily industrially available. Can be manufactured.
[0111]
Note that when the silicon wafer is heat-treated in the above (heating step), a silicon oxide film (SiO 2) may be formed on the silicon wafer in advance.
[0112]
In the embodiment, the case where the processing is performed in a pure Ar atmosphere has been described. However, the atmosphere may be Ar + N2 mixed gas, N2 + trace amount O2 gas other than pure Ar. It is well known that when nitrogen is mixed in the atmosphere, the BMD inside the wafer increases and the DZ depth decreases. It is also known that when oxygen is added to the atmosphere, the BMD inside the wafer decreases and the DZ depth increases. Therefore, using these phenomena, the BMD density and the DZ depth inside the wafer can be adjusted according to the atmosphere.
[0113]
In the present embodiment, the case of 1250 ° C. × 30 seconds is exemplified as the heating condition (heating temperature T, heating time) of the RTA apparatus, but the present invention is not limited to this. By appropriately adjusting the heating temperature T and time, the BMD density and DZ depth inside the wafer can be controlled to desired values.
[Brief description of the drawings]
FIG. 1 shows a nitrogen concentration (atoms / cm) in asilicon crystal 6 applied to the embodiment.³), The growth condition V / G, and the relationship between the defect regions.
FIG. 2 is a diagram illustrating an oxygen concentration (atoms / cm in a silicon wafer applied to the embodiment;³), The heating temperature T, and the presence / absence of OSF nuclei (×, ○).
FIG. 3 shows a cooling rate (° C./second) of a silicon wafer applied to the embodiment and a nitrogen concentration (atoms / cm) in the silicon wafer.³) And BMD density inside the silicon wafer (atoms / cm³FIG.
FIG. 4 shows a cooling rate (° C./second) of a silicon wafer applied to the embodiment and a nitrogen concentration (atoms / cm) in the silicon wafer.³And the DZ depth (μm) of the silicon wafer surface layer.
FIG. 5 is a diagram showing the influence of nitrogen concentration on the precipitation of OSF nuclei in relation to FIG. 2, and FIG. 5 (a) shows the result after high-temperature heating at 1250 ° C. × 30 seconds. FIG. 5 (b) shows the relationship between the oxygen concentration, nitrogen concentration, and presence / absence of OSF nucleation when cooling at ° C / second and then heat-treating at 1000 ° C for 16 hours. X is a diagram showing the relationship between oxygen concentration, nitrogen concentration, and presence / absence of OSF nucleation when heat treatment is performed at a high temperature of 30 seconds and then cooled at 1 ° C / second and then heat-treated at 1000 ° C for 16 hours. .
FIG. 6 is a diagram showing an example of the configuration of a silicon crystal manufacturing apparatus (single crystal silicon growth apparatus) used in the silicon wafer manufacturing method of the embodiment.
[Explanation of symbols]
6 Silicon crystal (single crystal silicon)

Claims

Translated fromJapanese

シリコン結晶中の窒素の濃度と成長条件Ｖ／Ｇ（Ｖ：成長速度、Ｇ：結晶の軸方向温度勾配）を制御して、ボイド欠陥および格子間シリコン型転位欠陥を排除しＯＳＦ（酸素誘起積層欠陥）を含むシリコン結晶を製造するシリコン結晶製造工程と、
前記シリコン結晶からシリコンウェーハを採取するシリコンウェーハ採取工程と、
シリコンウェーハ中の酸素濃度に応じた加熱温度までシリコンウェーハを加熱して、シリコンウェーハに含まれるＯＳＦ核を消去する加熱工程と、
シリコンウェーハを所定の冷却速度で冷却する冷却工程と
を含むことを特徴とするシリコンウェーハの製造方法。Controlling the concentration of nitrogen in the silicon crystal and the growth condition V / G (V: growth rate, G: axial temperature gradient of the crystal) eliminates void defects and interstitial silicon-type dislocation defects, and OSF (oxygen-induced stacking) A silicon crystal manufacturing process for manufacturing a silicon crystal including defects),
A silicon wafer collecting step of collecting a silicon wafer from the silicon crystal;
Heating the silicon wafer to a heating temperature corresponding to the oxygen concentration in the silicon wafer to erase OSF nuclei contained in the silicon wafer;
And a cooling step of cooling the silicon wafer at a predetermined cooling rate.

前記シリコン結晶製造工程では、シリコン結晶に窒素を１×１０^１４ａｔｏｍｓ／ｃｍ^３　以上添加すること
を特徴とする請求項１、２、３、４、５に記載のシリコンウェーハの製造方法。6. The method of manufacturing a silicon wafer according to claim 1, wherein 3, in the silicon crystal manufacturing process, nitrogen is added to the silicon crystal in an amount of 1 × 10¹⁴ atoms / cm³ or more.

前記加熱工程では、シリコンウェーハを、「Ｔ＝１０５４＋１５×１０^−１７　×酸素濃度（ａｔｏｍｓ／ｃｍ^３）」（゜Ｃ）で定まる加熱温度Ｔ以上に加熱すること
を特徴とする請求項１、２、３、４、５に記載のシリコンウェーハの製造方法。In the heating step, the silicon wafer is heated to a temperature equal to or higher than a heating temperature T determined by “T = 1054 + 15 × 10⁻¹⁷ × oxygen concentration (atoms / cm³ )” (° C.). 3. A method for producing a silicon wafer according to 3, 4, and 5.

前記加熱工程では、ランプアニールによってシリコンウェーハが高温熱処理されること
を特徴とする請求項１、２、３、４、５に記載のシリコンウェーハの製造方法。6. The method of manufacturing a silicon wafer according to claim 1, wherein in the heating step, the silicon wafer is subjected to high temperature heat treatment by lamp annealing.

前記冷却工程では、シリコンウェーハが１〜５０゜Ｃ／秒の冷却速度で冷却されること
を特徴とする請求項４記載のシリコンウェーハの製造方法。5. The method of manufacturing a silicon wafer according to claim 4, wherein in the cooling step, the silicon wafer is cooled at a cooling rate of 1 to 50 [deg.] C./second.