【０００１】[0001]
【発明の属する技術分野】本発明は、液晶表示装置に関
する。TECHNICAL FIELD The present invention relates to a liquid crystal display device.
【０００２】[0002]
【従来の技術】高開口率構成をとる液晶表示装置では、
バックライトの光の遮光をカラーフィルタのＢＭ（ブラ
ックマトリクス）により行うかわりに、上記信号線と画
素電極を重ねることにより遮光パターン部を形成するこ
とで行い、液晶表示装置の表面には画素電位により制御
可能な光のみが到達するようにすることで実現する。2. Description of the Related Art In a liquid crystal display device having a high aperture ratio configuration,
Instead of blocking the light of the backlight by the BM (black matrix) of the color filter, the light blocking pattern portion is formed by overlapping the signal line and the pixel electrode, and the surface of the liquid crystal display device is controlled by the pixel potential. This is achieved by ensuring that only controllable light arrives.
【０００３】上記遮光パターン部は一般的に次の方式で
形成される。図４（ａ），（ｂ），（ｃ），（ｄ），
（ｅ）は従来の液晶表示装置の上記遮光パターン部の構
成を示し、図４（ａ）は平面図、図４（ｂ），（ｃ），
（ｄ），（ｅ）は図４（ａ）Ａ−Ａ´の工程フローの断
面図を示す。図４において１１はＴＦＴアレイ基板、１
２はゲート配線を形成するための導体、１３はゲート絶
縁膜、１４は半導体層、１５はソース配線を形成するた
めの導体、１６は第二の絶縁膜、１７は平坦化膜、１８
は画素電極、ｄ１はソース配線を形成するための導体１
５と画素電極１８の重なる距離である。The light shielding pattern portion is generally formed by the following method. 4 (a), (b), (c), (d),
FIG. 4E shows the structure of the light shielding pattern portion of the conventional liquid crystal display device, FIG. 4A is a plan view, FIG. 4B, FIG.
4D and 4E are sectional views of the process flow of FIG. In FIG. 4, 11 is a TFT array substrate, 1
Reference numeral 2 is a conductor for forming a gate wiring, 13 is a gate insulating film, 14 is a semiconductor layer, 15 is a conductor for forming a source wiring, 16 is a second insulating film, 17 is a flattening film, 18
Is a pixel electrode and d1 is a conductor 1 for forming a source wiring
5 and the pixel electrode 18 overlap.
【０００４】上記遮光パターン部をソース配線を形成す
る導体１５をソース配線として用い、上記ソース配線に
画素電極１８を重ねることで形成する。このとき、ソー
ス配線を形成するための導体１５と画素電極１８の間に
は第二の絶縁膜１６及び平坦化膜１７が存在する。特に
平坦化膜１７は樹脂製物質を塗布するなどの方法で厚膜
化することにより、ソース配線を形成するための導体１
５と画素電極１８を重ねること発生する寄生容量を緩和
させている。このときバックライトの光は、ソース配線
を形成するための導体１５と画素電極１８が距離ｄ１だ
け重なることにより、必ずソース配線を形成するための
導体１５又は画素電極１８に照射されるためソース配線
を形成するための導体１５に反射され液晶表示装置の表
面まで到達しないものと、画素電極１８により制御され
液晶表示装置の表面に到達するものに分かれる。The light-shielding pattern portion is formed by using the conductor 15 forming the source wiring as the source wiring and overlapping the pixel electrode 18 on the source wiring. At this time, the second insulating film 16 and the planarizing film 17 exist between the conductor 15 for forming the source wiring and the pixel electrode 18. In particular, the flattening film 17 is made thick by a method such as applying a resin material to form the conductor 1 for forming the source wiring.
5, the parasitic capacitance generated by overlapping the pixel electrode 18 with the pixel electrode 18 is reduced. At this time, the light of the backlight is always irradiated to the conductor 15 for forming the source wiring and the pixel electrode 18 because the conductor 15 for forming the source wiring and the pixel electrode 18 overlap each other by the distance d1. There are two types, one that is reflected by the conductor 15 for forming the film and does not reach the surface of the liquid crystal display device and the other that is controlled by the pixel electrode 18 and reaches the surface of the liquid crystal display device.
【０００５】このときバックライトの光が液晶表示装置
の表面に到達しない面積（上記遮光パターン部の面積）
は、ＴＦＴアレイ基板１２上に形成されるため、カラー
フィルタのＢＭで遮光パターンを形成する場合に比べカ
ラーフィルタの製造精度、カラーフィルタとＴＦＴアレ
イ基板１２の貼り合わせ精度を考慮する必要がなく小さ
くできる。これにより、カラーフィルタのＢＭで遮光パ
ターンを形成する場合に比べ高開口率を実現できる。At this time, the area where the light of the backlight does not reach the surface of the liquid crystal display device (the area of the light shielding pattern portion)
Since it is formed on the TFT array substrate 12, there is no need to consider the manufacturing accuracy of the color filter and the bonding accuracy of the color filter and the TFT array substrate 12 compared to the case where the light-shielding pattern is formed by the color filter BM. it can. As a result, a higher aperture ratio can be realized as compared with the case where the light blocking pattern is formed by the BM of the color filter.
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、上記遮
光パターン部の構成では、ソース配線を形成するための
導体１５と画素電極１８を重ねる構成のため、平坦化膜
１７により緩和されているものの寄生容量が大きい。そ
のためソース信号の振幅による画素電位の変動を受けや
すく、クロストークを発生させるので表示品質を低下さ
せ、また充電する容量が増加することにより消費電力を
増加させる原因となる。本発明は、上記遮光パターン部
の構成を、従来の構成に比べ寄生容量を小さくすること
で表示品質を向上し、消費電力を低下させることのでき
る液晶表示装置を提供することを目的とする。However, in the structure of the above-mentioned light shielding pattern portion, since the conductor 15 for forming the source wiring and the pixel electrode 18 are overlapped with each other, the parasitic capacitance is relieved by the flattening film 17. Is big. Therefore, the pixel potential is easily changed due to the amplitude of the source signal, crosstalk is generated, display quality is degraded, and charging capacity is increased, which causes increase in power consumption. It is an object of the present invention to provide a liquid crystal display device capable of improving display quality and reducing power consumption by reducing the parasitic capacitance of the light shielding pattern portion as compared with the conventional configuration.
【０００７】[0007]
【課題を解決する為の手段】上記目的を達成するため、
本発明は、上記遮光パターン部を、半導体層及びゲート
配線を形成するための導体の両方もしくはどちらか一方
と画素電極を重ねることで、画素電極とソース配線を形
成するための導体との重なり部を小さくすることができ
るので、従来の構成に比べ寄生容量を小さくすることが
できる。また、充電する容量の減少による低消費電力化
およびソース信号の振幅による画素電位の変動の抑制が
図れるため、クロストーク発生を抑止し表示品質を向上
することができる。[Means for Solving the Problems] To achieve the above object,
In the present invention, the light-shielding pattern portion is overlapped with a pixel electrode and a conductor for forming a source wiring by overlapping a pixel electrode with both or either of the conductors for forming a semiconductor layer and a gate wiring. Can be made smaller, so that the parasitic capacitance can be made smaller than in the conventional configuration. In addition, since it is possible to reduce power consumption by reducing the charging capacity and suppress the fluctuation of the pixel potential due to the amplitude of the source signal, it is possible to suppress the occurrence of crosstalk and improve the display quality.
【０００８】[0008]
【発明の実施の形態】以下、本発明の実施の形態の、第
一の実施例について図面を参照しながら詳細に説明す
る。図１（ａ），（ｂ），（ｃ），（ｄ），（ｅ）は本
発明の液晶表示装置の上記遮光パターン部を示す図で、
図１（ａ）は本発明の液晶表示装置の上記遮光パターン
部の平面図、図１（ｂ），（ｃ），（ｄ），（ｅ）は図
１（ａ）Ａ−Ａ´の本発明の液晶表示装置の上記遮光パ
ターン部の工程フローの断面図である。BEST MODE FOR CARRYING OUT THE INVENTION A first embodiment of the present invention will be described below in detail with reference to the drawings. 1 (a), (b), (c), (d) and (e) are views showing the light shielding pattern portion of the liquid crystal display device of the present invention.
FIG. 1A is a plan view of the light shielding pattern portion of the liquid crystal display device of the present invention, and FIGS. 1B, 1C, 1D and 1E are the books of FIG. It is sectional drawing of the process flow of the said light shielding pattern part of the liquid crystal display device of invention.
【０００９】図１において１はＴＦＴアレイ基板、２は
ゲート配線を形成するための導体、３はゲート絶縁膜、
４は半導体層、５はソース配線を形成するための導体、
６は第二の絶縁膜、７は平坦化膜、８は画素電極、ｄ１
はソース配線を形成するための導体５と画素電極８の重
なる距離、ｄ２はゲート配線を形成するための導体２又
は半導体層４と画素電極８の重なる距離である。図１
（ｂ）において、ＴＦＴアレイ基板１上にゲート配線を
形成するための導体２を成長させフォトリソグラフィー
とエッチングによりゲート配線を形成するための導体２
を所定の形状に加工する。In FIG. 1, 1 is a TFT array substrate, 2 is a conductor for forming gate wiring, 3 is a gate insulating film,
4 is a semiconductor layer, 5 is a conductor for forming a source wiring,
6 is a second insulating film, 7 is a flattening film, 8 is a pixel electrode, d1
Is the overlapping distance between the conductor 5 for forming the source wiring and the pixel electrode 8, and d2 is the overlapping distance between the conductor 2 or the semiconductor layer 4 for forming the gate wiring and the pixel electrode 8. Figure 1
In (b), a conductor 2 for forming a gate wiring is grown on the TFT array substrate 1 and a conductor 2 for forming a gate wiring is formed by photolithography and etching.
Is processed into a predetermined shape.
【００１０】ここでのゲート配線を形成するための導体
２は、ゲート配線として用いない。また、電気的にどこ
にも接続されず、いかなる信号も入力されない。次に図
１（ｃ）において、ゲート絶縁膜３を成長後、半導体層
４を成長させフォトリソグラフィーとエッチングにより
所定の形状に加工する。ここでの半導体層４はＴＦＴの
形成に用いない。次に図１（ｄ）において、ソース配線
を形成するための導体５を成長させフォトリソグラフィ
ーとエッチングにより所定の形状に加工し、第２の絶縁
膜６を成長させる。このときソース配線を形成するため
の導体５は従来の液晶表示装置に比べ細く形成してお
く。これにより、画素電極８との重なり部を減少するこ
とができる。また、ここでのソース配線を形成するため
の導体５は、ソース配線として用い、ソース信号が入力
される。The conductor 2 for forming the gate wiring here is not used as the gate wiring. In addition, it is not electrically connected to anywhere and no signal is input. Next, in FIG. 1C, after the gate insulating film 3 is grown, the semiconductor layer 4 is grown and processed into a predetermined shape by photolithography and etching. The semiconductor layer 4 here is not used for forming a TFT. Next, in FIG. 1D, a conductor 5 for forming a source wiring is grown and processed into a predetermined shape by photolithography and etching to grow a second insulating film 6. At this time, the conductor 5 for forming the source wiring is formed thinner than the conventional liquid crystal display device. Thereby, the overlapping portion with the pixel electrode 8 can be reduced. The conductor 5 for forming the source wiring here is used as a source wiring, and a source signal is input.
【００１１】次に図１（ｅ）において、平坦化膜７を形
成しフォトリソグラフィーにより所定の形状に形成し、
画素電極８を成長させフォトリソグラフィーとエッチン
グにより所定の形状に形成する。このとき上記遮光パタ
ーン部は、ゲート配線を形成するための導体２及び半導
体層４を遮光パターンとして用い、ゲート配線を形成す
るための導体２及び半導体層４は電気的にどこにも接続
されていないため、いかなる信号も入力されることはな
い。また、ゲート配線を形成するための導体２及び半導
体層４と画素電極８は距離ｄ２だけ重なっているため、
バックライトの光は、必ずゲート配線を形成するための
導体２、半導体層４又は画素電極８に照射されるため、
ゲート配線を形成するための導体２又は半導体層４に反
射され液晶表示装置の表面に到達しないものと、画素電
極８により制御され液晶表示装置の表面に到達するもの
に分かれるため、遮光パターンとしての機能を果たす。Next, in FIG. 1E, a flattening film 7 is formed and formed into a predetermined shape by photolithography,
The pixel electrode 8 is grown and formed into a predetermined shape by photolithography and etching. At this time, the light shielding pattern portion uses the conductor 2 and the semiconductor layer 4 for forming the gate wiring as a light shielding pattern, and the conductor 2 and the semiconductor layer 4 for forming the gate wiring are not electrically connected to anywhere. Therefore, no signal is input. Further, since the conductor 2 and the semiconductor layer 4 for forming the gate wiring and the pixel electrode 8 overlap each other by the distance d2,
Since the light of the backlight is always applied to the conductor 2, the semiconductor layer 4, or the pixel electrode 8 for forming the gate wiring,
The light-shielding pattern is divided into one that is reflected by the conductor 2 or the semiconductor layer 4 for forming the gate wiring and does not reach the surface of the liquid crystal display device and one that is controlled by the pixel electrode 8 and reaches the surface of the liquid crystal display device. Perform a function.
【００１２】このとき、ソース配線を形成するための導
体５と画素電極８の重なりは遮光パターンとして用いな
いためｄ１は小さければ小さいほどよく、無ければなお
良い。また、ｄ２は従来の液晶表示装置のｄ３と同じく
導体と画素電極の重なりとなるため、開口率も同等とな
る。従って、従来の液晶表示装置の構成に比べ、上記遮
光パターン部をゲート電極を形成するための導体２及び
半導体層４と画素電極８を重ねて形成し、ソース配線を
形成するための導体５を細くすることで、遮光パターン
としての機能をはたしつつ、ソース配線を形成するため
の導体５と画素電極８の重なりｄ１を減少するまたはな
くすことができる。さらに開口率は犠牲にすることなし
に画素電極８との間に形成される容量を従来の液晶表示
装置に比べて極めて小さくすることができ、低消費電力
化が可能となる。At this time, since the overlap between the conductor 5 for forming the source wiring and the pixel electrode 8 is not used as a light-shielding pattern, the smaller d1 is, the better, and the better. Further, d2 is the same as d3 of the conventional liquid crystal display device because the conductor and the pixel electrode overlap each other, and therefore the aperture ratio is also the same. Therefore, compared with the configuration of the conventional liquid crystal display device, the light shielding pattern portion is formed by overlapping the conductor 2 for forming the gate electrode and the semiconductor layer 4 and the pixel electrode 8 and forming the conductor 5 for forming the source wiring. By making it thin, it is possible to reduce or eliminate the overlap d1 between the conductor 5 for forming the source wiring and the pixel electrode 8 while providing the function as a light-shielding pattern. Furthermore, without sacrificing the aperture ratio, the capacitance formed between the pixel electrode 8 and the pixel electrode 8 can be made extremely small as compared with the conventional liquid crystal display device, and the power consumption can be reduced.
【００１３】また、ソース信号の振幅による画素電位の
変動も抑止されるため表示品質も向上することができ
る。本実施例では、遮光パターンに用いる層をゲート配
線を形成するための導体２及び半導体層４というＴＦＴ
を形成する為の層と同一の層を用いたが、プロセスの変
更で新たな層を追加して形成してもよい。Further, since the fluctuation of the pixel potential due to the amplitude of the source signal is suppressed, the display quality can be improved. In this embodiment, the TFT used as the conductor 2 and the semiconductor layer 4 for forming the gate wiring is the layer used for the light-shielding pattern.
Although the same layer as the layer for forming is used, a new layer may be added and formed by changing the process.
【００１４】次に本発明の実施の形態の第二の実施例に
ついて、図２を用いて説明する。図２（ａ），（ｂ），
（ｃ），（ｄ），（ｅ）は本発明の液晶表示装置の上記
遮光パターン部を示し、図２（ａ）は本発明の液晶表示
装置の上記遮光パターン部の平面図を示し、図２
（ｂ），（ｃ），（ｄ），（ｅ）は図２（ａ）Ａ−Ａ´
の本発明の液晶表示装置の上記遮光パターン部の工程フ
ローの断面図である。図２（ｂ）において、ＴＦＴアレ
イ基板１上にゲート配線を形成するための導体２を成長
させフォトリソグラフィーとエッチングによりゲート配
線を形成するための導体２を所定の形状に加工する。Next, a second example of the embodiment of the present invention will be described with reference to FIG. 2 (a), (b),
(C), (d) and (e) show the light shielding pattern portion of the liquid crystal display device of the present invention, and FIG. 2 (a) shows a plan view of the light shielding pattern portion of the liquid crystal display device of the present invention. Two
(B), (c), (d) and (e) are shown in FIG.
FIG. 6 is a cross-sectional view of a process flow of the light shielding pattern portion of the liquid crystal display device of the present invention. In FIG. 2B, the conductor 2 for forming the gate wiring is grown on the TFT array substrate 1, and the conductor 2 for forming the gate wiring is processed into a predetermined shape by photolithography and etching.
【００１５】このとき、本実施例では上記遮光パターン
部のゲート配線を形成するための導体２は全て取り除
く。次に図２（ｃ）において、ゲート絶縁膜３を成長
後、半導体層４を成長させフォトリソグラフィーとエッ
チングにより所定の形状に加工する。ここでの半導体層
４はＴＦＴの形成に用いない。次に図２（ｄ）におい
て、ソース配線を形成するための導体５を成長させフォ
トリソグラフィーとエッチングにより所定の形状に加工
し、第２の絶縁膜６を成長させる。このときソース配線
を形成するための導体５は従来の液晶表示装置に比べ細
く形成しておく。これにより、画素電極８との重なり部
を減少することができる。また、ここでのソース配線を
形成するための導体５は、ソース配線として用い、ソー
ス信号が入力される。At this time, in this embodiment, all the conductors 2 for forming the gate wiring of the light shielding pattern portion are removed. Next, in FIG. 2C, after the gate insulating film 3 is grown, the semiconductor layer 4 is grown and processed into a predetermined shape by photolithography and etching. The semiconductor layer 4 here is not used for forming a TFT. Next, in FIG. 2D, a conductor 5 for forming a source wiring is grown and processed into a predetermined shape by photolithography and etching to grow a second insulating film 6. At this time, the conductor 5 for forming the source wiring is formed thinner than the conventional liquid crystal display device. Thereby, the overlapping portion with the pixel electrode 8 can be reduced. The conductor 5 for forming the source wiring here is used as a source wiring, and a source signal is input.
【００１６】次に図２（ｅ）において、平坦化膜７を形
成しフォトリソグラフィーにより所定の形状に形成し、
画素電極８を成長させフォトリソグラフィーとエッチン
グにより所定の形状に形成する。このとき、上記遮光パ
ターン部の半導体層４は電気的にどこにも接続されてい
ないため、いかなる信号も入力されることはない。ま
た、半導体層４と画素電極８は距離ｄ２だけ重なってい
るため、バックライトの光は、半導体層４又は画素電極
８に照射されるため、半導体層４に反射され液晶表示装
置の表面に到達しないものと、画素電極８により制御さ
れ液晶表示装置の表面に到達するものに分かれるため、
遮光パターンとしての機能を果たす。このとき、ソース
配線を形成するための導体５と画素電極８の重なりは遮
光パターンとして用いないためｄ１は小さければ小さい
ほどよく、無ければなお良い。Next, in FIG. 2E, a flattening film 7 is formed and formed into a predetermined shape by photolithography,
The pixel electrode 8 is grown and formed into a predetermined shape by photolithography and etching. At this time, since the semiconductor layer 4 of the light-shielding pattern portion is not electrically connected to any part, no signal is input. Further, since the semiconductor layer 4 and the pixel electrode 8 overlap by the distance d2, the light of the backlight is reflected on the semiconductor layer 4 and reaches the surface of the liquid crystal display device because the semiconductor layer 4 or the pixel electrode 8 is irradiated with the light. It is divided into those that do not reach the surface of the liquid crystal display device controlled by the pixel electrode 8,
Functions as a light-shielding pattern. At this time, since the overlap between the conductor 5 for forming the source wiring and the pixel electrode 8 is not used as a light-shielding pattern, the smaller d1 is, the better, and the better.
【００１７】また、ｄ２は従来の液晶表示装置のｄ３と
同じく導体と画素電極との重なりであり、開口率も同等
となる。従って、上記遮光パターン部を半導体層４と画
素電極８を重ねることで形成し、ソース配線を形成する
ための導体５を細くすることで、遮光パターンとしての
機能をはたしつつ、ソース配線を形成するための導体５
と画素電極８の重なりｄ１を減少するあるいはなくすこ
とができ、開口率を犠牲にすることなく画素電極８との
間に形成される容量を従来の液晶表示装置に比べて極め
て小さくすることができ、低消費伝電力化が可能とな
る。また、ソース信号の振幅による画素電位の変動も抑
止されるため表示品質も向上することができる。本実施
例では、遮光パターンに用いる層を半導体層４というＴ
ＦＴを形成する為の層と同一の層を用いたが、プロセス
の変更で新たな層を追加して形成してもよい。Further, d2 is the overlap between the conductor and the pixel electrode as in d3 of the conventional liquid crystal display device, and the aperture ratio is the same. Therefore, the light-shielding pattern portion is formed by overlapping the semiconductor layer 4 and the pixel electrode 8 and the conductor 5 for forming the source wiring is made thin, so that the source wiring can be formed while performing the function as the light-shielding pattern. Conductor 5 for forming
The overlap d1 between the pixel electrode 8 and the pixel electrode 8 can be reduced or eliminated, and the capacitance formed between the pixel electrode 8 and the pixel electrode 8 can be made extremely small as compared with the conventional liquid crystal display device without sacrificing the aperture ratio. It is possible to reduce power consumption. Further, since the fluctuation of the pixel potential due to the amplitude of the source signal is suppressed, the display quality can be improved. In this embodiment, the layer used for the light-shielding pattern is a semiconductor layer 4 called T
Although the same layer as the layer for forming the FT is used, a new layer may be added and formed by changing the process.
【００１８】次に本発明の実施の形態の第三の実施例に
ついて、図３を用いて説明する。図３（ａ），（ｂ），
（ｃ），（ｄ），（ｅ）は本発明の液晶表示装置の上記
遮光パターン部を示し、図３（ａ）は本発明の液晶表示
装置の上記遮光パターン部の平面図を示し、図３
（ｂ），（ｃ），（ｄ），（ｅ）は図３（ａ）Ａ−Ａ´
の本発明の液晶表示装置の上記遮光パターン部の工程フ
ローの断面図を示す。図３（ｂ）において、ＴＦＴアレ
イ基板１上にゲート配線を形成するための導体２を成長
させフォトリソグラフィーとエッチングによりゲート配
線を形成するための導体２を所定の形状に加工する。こ
こでのゲート配線を形成するための導体２は、ゲート配
線として用いない。また、電気的にどこにも接続され
ず、いかなる信号も入力されない。Next, a third example of the embodiment of the present invention will be described with reference to FIG. 3 (a), (b),
(C), (d) and (e) show the above-mentioned light-shielding pattern portion of the liquid crystal display device of the present invention, and FIG. 3 (a) shows a plan view of the above-mentioned light-shielding pattern portion of the liquid crystal display device of the present invention. Three
(B), (c), (d) and (e) are shown in FIG.
FIG. 7 is a cross-sectional view showing a process flow of the light shielding pattern portion of the liquid crystal display device of the present invention. In FIG. 3B, the conductor 2 for forming the gate wiring is grown on the TFT array substrate 1, and the conductor 2 for forming the gate wiring is processed into a predetermined shape by photolithography and etching. The conductor 2 for forming the gate wiring here is not used as the gate wiring. In addition, it is not electrically connected to anywhere and no signal is input.
【００１９】次に図３（ｃ）において、ゲート絶縁膜３
を成長後、半導体層４を成長させフォトリソグラフィー
とエッチングにより所定の形状に加工する。このとき、
本実施例では上記遮光パターン部の半導体層４は全て取
り除く。次に図３（ｄ）において、ソース配線を形成す
るための導体５を成長させフォトリソグラフィーとエッ
チングにより所定の形状に加工し、第２の絶縁膜６を成
長させる。このときソース配線を形成するための導体５
は従来の液晶表示装置に比べ細く形成しておく。これに
より、画素電極８との重なり部を減少することができ
る。また、ここでのソース配線を形成するための導体５
は、ソース配線として用い、ソース信号が入力される。Next, referring to FIG. 3C, the gate insulating film 3 is formed.
After growing, the semiconductor layer 4 is grown and processed into a predetermined shape by photolithography and etching. At this time,
In this embodiment, the semiconductor layer 4 in the light shielding pattern portion is entirely removed. Next, in FIG. 3D, a conductor 5 for forming a source wiring is grown and processed into a predetermined shape by photolithography and etching to grow a second insulating film 6. At this time, the conductor 5 for forming the source wiring
Is thinner than the conventional liquid crystal display device. Thereby, the overlapping portion with the pixel electrode 8 can be reduced. Also, the conductor 5 for forming the source wiring here
Is used as a source wiring and a source signal is input.
【００２０】次に図３（ｅ）において、平坦化膜７を形
成しフォトリソグラフィーにより所定の形状に形成し、
画素電極８を成長させフォトリソグラフィーとエッチン
グにより所定の形状に形成する。このとき、上記遮光パ
ターン部は、ゲート配線を形成するための導体２を遮光
パターンとして用い、ゲート配線を形成するための導体
２は電気的にどこにも接続されていないため、いかなる
信号も入力されることはない。また、ゲート配線を形成
するための導体２と画素電極８は距離ｄ２だけ重なって
いるため、バックライトの光は、必ずゲート配線を形成
するための導体２又は画素電極８に照射されるため、ゲ
ート配線を形成するための導体２に反射され液晶表示装
置の表面に到達しないものと、画素電極８により制御さ
れ液晶表示装置の表面に到達するものに分かれ、それに
よって遮光パターンとしての機能を果たす。Next, in FIG. 3E, a flattening film 7 is formed and formed into a predetermined shape by photolithography,
The pixel electrode 8 is grown and formed into a predetermined shape by photolithography and etching. At this time, the light-shielding pattern portion uses the conductor 2 for forming the gate wiring as a light-shielding pattern, and the conductor 2 for forming the gate wiring is not electrically connected to any part, so that any signal is input. There is no such thing. Further, since the conductor 2 for forming the gate wiring and the pixel electrode 8 overlap each other by the distance d2, the light of the backlight is always applied to the conductor 2 for forming the gate wiring or the pixel electrode 8. It is divided into one that is reflected by the conductor 2 for forming the gate wiring and does not reach the surface of the liquid crystal display device, and one that is controlled by the pixel electrode 8 and reaches the surface of the liquid crystal display device. .
【００２１】このとき、ソース配線を形成するための導
体５と画素電極８の重なりは遮光パターンとして用いな
いためｄ１は小さければ小さいほどよいが、無ければな
お良い。また、ｄ２は従来の液晶表示装置のｄ３と同じ
く導体と画素電極との重なりであるため開口率も同等と
なる。従って、上記遮光パターン部をゲート電極を形成
するための導体２と画素電極８を重ねることで形成し、
ソース配線を形成するための導体５を細くすることで、
遮光パターンとしての機能をはたしつつ、ソース配線を
形成するための導体５と画素電極８の重なりｄ１を減少
あるいはなくすことができ、開口率を犠牲にすることな
く画素電極８との間に形成される容量を従来の液晶表示
装置に比べて極めて小さくすることができ、低消費伝電
力化が可能となる。 また、ソース信号の振幅による画
素電位の変動も抑止されるため表示品質も向上すること
ができる。本実施例では、遮光パターンに用いる層をゲ
ート配線を形成するための導体２というＴＦＴを形成す
る為の層と同一の層を用いたが、プロセスの変更で新た
な層を追加して形成してもよい。At this time, since the overlap between the conductor 5 for forming the source wiring and the pixel electrode 8 is not used as a light-shielding pattern, the smaller d1 is, the better. Further, d2 is the same as d3 of the conventional liquid crystal display device because the conductor and the pixel electrode overlap each other, so that the aperture ratio is also the same. Therefore, the light-shielding pattern portion is formed by overlapping the conductor 2 for forming the gate electrode and the pixel electrode 8,
By thinning the conductor 5 for forming the source wiring,
It is possible to reduce or eliminate the overlap d1 between the conductor 5 for forming the source wiring and the pixel electrode 8 while functioning as a light-shielding pattern, and between the pixel electrode 8 and the pixel electrode 8 without sacrificing the aperture ratio. The formed capacity can be made extremely small as compared with the conventional liquid crystal display device, and the power consumption can be reduced. Further, since the fluctuation of the pixel potential due to the amplitude of the source signal is suppressed, the display quality can be improved. In this embodiment, the layer used for the light-shielding pattern is the same layer as the conductor 2 for forming the gate wiring, which is the layer for forming the TFT, but a new layer is added by changing the process. May be.
【００２２】[0022]
【発明の効果】以上説明したように本発明は、上記遮光
パターン部の寄生容量を小さくすることで、液晶表示装
置の低消費電力化をはかることができ、またその表示品
質を向上することができる。As described above, the present invention can reduce the power consumption of the liquid crystal display device and improve the display quality by reducing the parasitic capacitance of the light shielding pattern portion. it can.
【図１】本発明の実施の形態における第一の実施例の遮
光パターン部の構成を示す図FIG. 1 is a diagram showing a configuration of a light-shielding pattern portion according to a first example of an embodiment of the present invention.
【図２】本発明の実施の形態における第二の実施例の遮
光パターン部の構成を示す図FIG. 2 is a diagram showing a configuration of a light-shielding pattern portion according to a second example of the embodiment of the present invention.
【図３】本発明の実施の形態における第三の実施例の遮
光パターン部の構成を示す図FIG. 3 is a diagram showing a configuration of a light-shielding pattern portion according to a third example of the embodiment of the present invention.
【図４】従来の実施の形態における遮光パターン部の構
成を示す図FIG. 4 is a diagram showing a configuration of a light shielding pattern portion in a conventional embodiment.
１ ＴＦＴアレイ基板２ ゲート配線を形成するための導体３ ゲート絶縁膜４ 半導体層５ ソース配線を形成するための導体６ 第二の絶縁膜７ 平坦化膜８ 画素電極１１ ＴＦＴアレイ基板１２ ゲート配線を形成するための導体１３ ゲート絶縁膜１４ 半導体層１５ ソース配線を形成するための導体１６ 第二の絶縁膜１７ 平坦化膜１８ 画素電極ｄ１ ソース配線を形成するための導体と画素電極の重
なりｄ２ ゲート配線を形成するための導体又は半導体層と
画素電極の重なりｄ３ ソース配線を形成するための導体と画素電極の重
なり1 TFT Array Substrate 2 Conductor 3 for Forming Gate Wiring 3 Gate Insulating Film 4 Semiconductor Layer 5 Conductor 6 for Forming Source Wiring 6 Second Insulating Film 7 Flattening Film 8 Pixel Electrode 11 TFT Array Substrate 12 Gate Wiring Conductor 13 for forming Gate insulating film 14 Semiconductor layer 15 Conductor 16 for forming source wiring Second insulating film 17 Flattening film 18 Pixel electrode d1 Overlap of conductor and pixel electrode for forming source wiring d2 Gate Overlap of conductor or semiconductor layer for forming wiring and pixel electrode d3 Overlap of conductor for forming source wiring and pixel electrode
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001372267AJP2003172919A (en) | 2001-12-06 | 2001-12-06 | Liquid crystal display |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001372267AJP2003172919A (en) | 2001-12-06 | 2001-12-06 | Liquid crystal display |
| Publication Number | Publication Date |
|---|---|
| JP2003172919Atrue JP2003172919A (en) | 2003-06-20 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001372267APendingJP2003172919A (en) | 2001-12-06 | 2001-12-06 | Liquid crystal display |
| Country | Link |
|---|---|
| JP (1) | JP2003172919A (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004199074A (en)* | 2002-12-17 | 2004-07-15 | Samsung Electronics Co Ltd | Thin film transistor array substrate and liquid crystal display device including the same |
| US20120268679A1 (en)* | 2003-06-24 | 2012-10-25 | Hong Sung Song | Liquid crystal display device |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0484125A (en)* | 1990-07-27 | 1992-03-17 | Hitachi Ltd | liquid crystal display device |
| JPH05203994A (en)* | 1991-09-24 | 1993-08-13 | Toshiba Corp | Liquid crystal display |
| JPH0933951A (en)* | 1995-07-25 | 1997-02-07 | Hitachi Ltd | Liquid crystal display device and manufacturing method thereof |
| JP2000122097A (en)* | 1998-10-21 | 2000-04-28 | Advanced Display Inc | Liquid crystal display device |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0484125A (en)* | 1990-07-27 | 1992-03-17 | Hitachi Ltd | liquid crystal display device |
| JPH05203994A (en)* | 1991-09-24 | 1993-08-13 | Toshiba Corp | Liquid crystal display |
| JPH0933951A (en)* | 1995-07-25 | 1997-02-07 | Hitachi Ltd | Liquid crystal display device and manufacturing method thereof |
| JP2000122097A (en)* | 1998-10-21 | 2000-04-28 | Advanced Display Inc | Liquid crystal display device |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004199074A (en)* | 2002-12-17 | 2004-07-15 | Samsung Electronics Co Ltd | Thin film transistor array substrate and liquid crystal display device including the same |
| US7768601B2 (en) | 2002-12-17 | 2010-08-03 | Samsung Electronics Co., Ltd | Thin film transistor array panel and liquid crystal display including the panel |
| US20120268679A1 (en)* | 2003-06-24 | 2012-10-25 | Hong Sung Song | Liquid crystal display device |
| US8654269B2 (en)* | 2003-06-24 | 2014-02-18 | Lg Display Co., Ltd. | Liquid crystal display device |
| Publication | Publication Date | Title |
|---|---|---|
| US6028653A (en) | Active matrix liquid crystal display panel having an improved numerical aperture and display reliability and wiring designing method therefor | |
| TWI299099B (en) | Active matrix type liquid crystal display apparatus | |
| US6468840B2 (en) | Active matrix substrate and manufacturing method thereof | |
| JP3654474B2 (en) | Matrix array of active matrix liquid crystal display device, liquid crystal display device and manufacturing method thereof | |
| JP3941032B2 (en) | Thin film transistor liquid crystal display element having vertical thin film transistor | |
| CN107132710B (en) | Array substrate, preparation method thereof and display panel | |
| JP4843719B2 (en) | Arrays and products | |
| CN106711159B (en) | Array substrate and manufacturing method of array substrate | |
| US20080111138A1 (en) | Pixel structure and method for fabricating the same | |
| JPH09218424A (en) | Liquid crystal display element of thin-film transistors and its production | |
| JP2008165242A (en) | Liquid crystal display device and manufacturing method thereof | |
| WO2017118112A1 (en) | Array substrate and display device | |
| US20070273803A1 (en) | Active component array substrate and fabricating method thereof | |
| JP3127619B2 (en) | Active matrix substrate | |
| JP2010102220A (en) | Manufacturing method of liquid crystal device, and liquid crystal device | |
| US6999060B2 (en) | Liquid crystal display and fabricating method thereof | |
| CN110308596B (en) | Display device | |
| KR20070115370A (en) | Display device with improved aperture ratio and manufacturing method thereof | |
| JP2004341186A (en) | Thin film transistor panel and method of manufacturing the same | |
| JPH06160875A (en) | Liquid crystal display device | |
| JPH0815711A (en) | Active matrix substrate | |
| CN101261962B (en) | Active element array substrate and manufacturing method thereof | |
| JP2003172919A (en) | Liquid crystal display | |
| JPH06163891A (en) | Thin film transistor | |
| KR20020034271A (en) | method for fabricating array substrate for LCD and the same |
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination | Free format text:JAPANESE INTERMEDIATE CODE: A621 Effective date:20041122 | |
| RD01 | Notification of change of attorney | Free format text:JAPANESE INTERMEDIATE CODE: A7421 Effective date:20050704 | |
| A977 | Report on retrieval | Free format text:JAPANESE INTERMEDIATE CODE: A971007 Effective date:20060922 | |
| A131 | Notification of reasons for refusal | Free format text:JAPANESE INTERMEDIATE CODE: A131 Effective date:20061010 | |
| A711 | Notification of change in applicant | Free format text:JAPANESE INTERMEDIATE CODE: A711 Effective date:20061109 | |
| A02 | Decision of refusal | Free format text:JAPANESE INTERMEDIATE CODE: A02 Effective date:20070220 |