【０００１】[0001]
【発明の属する技術分野】本発明は、ＤＣからＡＣへの
電力コンバータに関するものである。より詳細には、本
発明は、ゼロ電圧スイッチング技術を使用して負荷に対
して供給される電力を制御するような高効率コントロー
ラ回路を提供する。本発明の一般的な用途は、冷陰極蛍
光ランプ（Cold Cathode Fluorescent Lamps, ＣＣＦＬ
ｓ）に見出される。しかしながら、当業者であれば、高
効率で正確な電力制御が要求されるような任意の負荷に
対して本発明が応用可能であることは、理解されるであ
ろう。The present invention relates to a DC to AC power converter. More specifically, the present invention provides a high efficiency controller circuit that uses zero voltage switching technology to control the power delivered to the load. A general application of the present invention is in cold cathode fluorescent lamps (CCFLs).
s). However, those skilled in the art will appreciate that the present invention is applicable to any load where high efficiency and accurate power control is required.
【０００２】[0002]
【従来の技術および発明が解決しようとする課題】図１
は、従来型のＣＣＦＬに対しての電力供給システム（１
０）を示している。このシステムは、概して、電源（１
２）と、ＣＣＦＬ駆動回路（１６）と、コントローラ
（１４）と、フィードバックループ（１８）と、ＬＣＤ
パネル（２０）付きの１つ以上のランプ（ＣＣＦＬ）
と、を備えている。電源（１２）は、回路（１６）に対
してＤＣ電圧を供給する。回路（１６）は、トランジス
タ（Ｑ３）を介してコントローラ（１４）によって制御
される。回路（１６）は、Royer回路として公知の自己
共振回路である。本質的に、回路（１６）は、自己共振
型の直流から交流へのコンバータであって、その共振周
波数は、Ｌ１とＣ１とによって設定される。Ｎ１〜Ｎ４
は、変圧器巻線のターン数を表している。動作時には、
トランジスタ（Ｑ１，Ｑ２）が、交互に導通して、巻線
（Ｎ１，Ｎ２）のそれぞれにわたって入力電圧を切り換
える。トランジスタ（Ｑ１）が導通しているときには、
入力電圧は、巻線（Ｎ１）にわたって印加される。対応
した極性の電圧が、他の巻線に対して印加されることと
なる。巻線（Ｎ４）に誘起される電圧は、トランジスタ
（Ｑ２）のベースをプラスとし、トランジスタ（Ｑ１）
は、非常に小さなコレクタ・エミッタ間電圧降下でもっ
て導通する。巻線（Ｎ４）に誘起された電圧は、また、
トランジスタ（Ｑ２）を遮断状態に保持する。トランジ
スタ（Ｑ１）は、変圧器（ＴＸ１）のコア内の磁束が飽
和に達するまで、導通する。2. Description of the Related Art FIG.
Is a conventional CCFL power supply system (1
0). The system generally comprises a power supply (1
2), CCFL drive circuit (16), controller (14), feedback loop (18), LCD
One or more lamps with panels (20) (CCFL)
And The power supply (12) supplies a DC voltage to the circuit (16). The circuit (16) is controlled by the controller (14) via the transistor (Q3). The circuit (16) is a self-resonant circuit known as a Royer circuit. In essence, the circuit (16) is a self-resonant DC to AC converter, the resonance frequency of which is set by L1 and C1. N1 to N4
Represents the number of turns of the transformer winding. In operation,
Transistors (Q1, Q2) alternately conduct to switch the input voltage across each of the windings (N1, N2). When the transistor (Q1) is conducting,
An input voltage is applied across the winding (N1). A voltage of the corresponding polarity will be applied to the other windings. The voltage induced in the winding (N4) is such that the base of the transistor (Q2) is positive and the voltage of the transistor (Q1)
Conducts with a very small collector-emitter voltage drop. The voltage induced in the winding (N4) is
The transistor (Q2) is kept off. Transistor (Q1) conducts until the magnetic flux in the core of transformer (TX1) reaches saturation.
【０００３】飽和時には、トランジスタ（Ｑ１）のコレ
クタ電圧が、（ベース回路によって決定される値にま
で）急激に上昇し、変圧器に誘起される電圧は、急激に
減少する。トランジスタ（Ｑ１）は、飽和状態から外
れ、ＶCEが上昇して、巻線（Ｎ１）にわたっての電圧
が、さらに減少する。ベース駆動の減少により、トラン
ジスタ（Ｑ１）がターンオフし、これにより、コア内の
磁束がわずかに減少して、巻線（Ｎ４）に電流を誘起
し、トランジスタ（Ｑ２）をターンオンさせる。巻線
（Ｎ４）に誘起された電圧は、コアが逆向きに飽和する
までトランジスタ（Ｑ２）を飽和導通状態に維持する。
スイッチングサイクルが完了するまで、先とは同様かつ
逆向きの動作が行われる。At saturation, the collector voltage of transistor (Q1) rises sharply (to a value determined by the base circuit) and the voltage induced in the transformer sharply decreases. Transistor (Q1) goes out of saturation, VCE rises, and the voltage across winding (N1) further decreases. The reduced base drive turns off transistor (Q1), which causes a slight decrease in the magnetic flux in the core, inducing current in winding (N4) and turning on transistor (Q2). The voltage induced in winding (N4) keeps transistor (Q2) in saturation conduction until the core saturates in the opposite direction.
Until the switching cycle is completed, the same and opposite operations are performed.
【０００４】インバータ回路（１６）は、比較的少数の
構成要素から構成されているものではあるけれども、回
路の適正な動作は、トランジスタと変圧器との間の複雑
な非線形的相互作用に依存している。加えて、Ｃ１，Ｑ
１，Ｑ２における誤差（典型的には、３５％という許容
誤差）のために、回路（１６）は、並列型変圧器構成に
適用することができない。その理由は、回路（１６）の
重畳が、ある種の調和周波数でもって共振するようなさ
らなる望ましくない動作周波数を発生させるからであ
る。ＣＣＦＬ負荷に適用されたときには、回路は、ＣＣ
ＦＬｓに『ビート（波打ち）』現象をもたらしてしま
う。これは、目立つ現象であって望ましくない現象であ
る。許容誤差どうしがたとえ厳密に適合しているにして
も、回路（１６）が自己共振モードで動作することのた
めに、回路の重畳が固有の動作周波数を有することによ
り、ビート現象は、除去することができない。[0004] Although the inverter circuit (16) is made up of a relatively small number of components, the proper operation of the circuit depends on the complex non-linear interaction between the transistor and the transformer. ing. In addition, C1, Q
Due to the error in 1, Q2 (typically 35% tolerance), circuit (16) cannot be applied to a parallel transformer configuration. The reason for this is that the superposition of the circuit (16) generates additional undesirable operating frequencies that resonate at some harmonic frequency. When applied to a CCFL load, the circuit will
This causes a “beat” to the FLs. This is a noticeable and undesirable phenomenon. Even though the tolerances are closely matched, beat phenomena are eliminated because the superposition of the circuit has an inherent operating frequency, because the circuit (16) operates in a self-resonant mode. Can not do.
【０００５】他のいくつかの駆動システムは、米国特許
明細書第５，４３０，６４１号、米国特許明細書第５，
６１９，４０２号、米国特許明細書第５，６１５，０９
３号、米国特許明細書第５，８１８，１７２号、に見出
すことができる。これら文献のいずれもが、低効率のも
のであって、２段階の電力変換のものであって、周波数
変動型のものであって、および／または、負荷依存型の
ものである。加えて、負荷が、１つまたは複数のＣＣＦ
Ｌとアセンブリとを備えている場合には、浮遊キャパシ
タンスが導入されてしまって、ＣＣＦＬ自身のインピー
ダンスに悪影響を与えてしまう。適正に動作し得るよう
な回路を効果的に構成するためには、回路は、ＣＣＦＬ
負荷を駆動するための浮遊インピーダンスを考慮して構
成されなければならない。そのような努力は、時間がか
かるとともに高価なものとなるのみならず、様々な負荷
を取り扱うに際しては、最適のコンバータ構成を得るこ
とを困難なものとする。したがって、上記欠点を克服し
得るとともに、高効率であり、ＣＣＦＬｓの信頼性高い
点火を行うことができ、負荷に依存しない電力制御がで
き、単一の周波数による電力変換ができるような、回路
手段が要望されていた。Some other drive systems are disclosed in US Pat. No. 5,430,641, US Pat.
No. 619,402, US Pat. No. 5,615,09.
No. 3, U.S. Pat. No. 5,818,172. Each of these documents is of low efficiency, of two-stage power conversion, of frequency variation type and / or of load dependent type. In addition, if the load is one or more CCFs
If L and the assembly are provided, stray capacitance is introduced and adversely affects the CCFL's own impedance. In order to effectively construct a circuit that can operate properly, the circuit must have a CCFL
It must be configured in consideration of the stray impedance for driving the load. Such efforts are not only time consuming and expensive, but also make it difficult to obtain an optimal converter configuration when handling various loads. Therefore, a circuit means capable of overcoming the above-mentioned drawbacks, being highly efficient, capable of performing reliable ignition of CCFLs, performing load-independent power control, and performing power conversion with a single frequency. Was requested.
【０００６】[0006]
【課題を解決するための手段】したがって、本発明は、
負荷の駆動のために最適化されたシステムを提供するも
のであり、様々なＬＣＤパネル負荷の最適動作を得るこ
とができ、これにより、システムの信頼性を向上させ得
るものである。SUMMARY OF THE INVENTION Accordingly, the present invention provides
An object of the present invention is to provide a system optimized for driving a load, and to obtain optimum operation of various LCD panel loads, thereby improving the reliability of the system.
【０００７】大まかに言えば、本発明は、負荷に対して
制御しつつ電力を伝達するためのＤＣ／ＡＣコンバータ
回路であって、入力電圧源と；電圧源に対して選択的に
接続される第１組をなす互いにオーバーラップする複数
のスイッチおよび第２組をなす互いにオーバーラップす
る複数のスイッチであって、この場合、第１組をなす複
数のスイッチが第１導電経路を形成し、第２組をなす複
数のスイッチが第２導電経路を形成するものとされてい
る、第１組をなす互いにオーバーラップする複数のスイ
ッチおよび第２組をなす互いにオーバーラップする複数
のスイッチと；を具備したコンバータ回路を提供する。
パルス信号を生成するためのパルス発生器が設けられ
る。駆動回路は、パルス信号を受領して、第１組および
第２組をなす複数のスイッチの導電状態を制御する。一
次側と二次側とを有しているとともに、一次側に、第１
導電経路と第２導電経路とを交互的に経由することによ
って電圧源が選択的に接続されるようになっている、変
圧器が設けられる。負荷は、変圧器の二次側に接続され
る。フィードバックループ回路は、負荷と駆動回路との
間に配置され、負荷に対して供給される電力を表すフィ
ードバック信号を供給する。駆動回路は、第１組および
第２組をなす複数のスイッチの導電状態を交互的に切り
換えて、第１組内の複数のスイッチどうしの間のオーバ
ーラップ時間を制御するとともに、第２組内の複数のス
イッチどうしの間のオーバーラップ時間を制御し、これ
により、フィードバック信号およびパルス信号に少なく
とも部分的に基づいて、電圧源と一次側とを接続するよ
うになっている。Broadly speaking, the present invention is a DC / AC converter circuit for controlling and transmitting power to a load, the circuit being selectively connected to an input voltage source; A first set of a plurality of overlapping switches and a second set of a plurality of overlapping switches, wherein the first set of switches forms a first conductive path; A first set of overlapping switches and a second set of overlapping switches, wherein the two sets of switches form a second conductive path. A converter circuit is provided.
A pulse generator for generating a pulse signal is provided. The drive circuit receives the pulse signal and controls the conductive state of the first and second sets of switches. It has a primary side and a secondary side, and the primary side has a first side.
A transformer is provided, wherein the voltage source is selectively connected by alternately passing through the conductive path and the second conductive path. The load is connected to the secondary side of the transformer. The feedback loop circuit is disposed between the load and the drive circuit, and supplies a feedback signal representing power supplied to the load. The drive circuit alternately switches the conductive state of the first set and the second set of switches to control the overlap time between the plurality of switches in the first set and to control the overlap time between the plurality of switches in the first set. Controls the overlap time between the plurality of switches, thereby connecting the voltage source to the primary based at least in part on the feedback signal and the pulse signal.
【０００８】駆動回路は、パルス信号から第１相補パル
ス信号を生成し得るように、また、パルス信号から傾斜
信号を生成し得るように、構成されている。パルス信号
は、第１組をなす複数のスイッチのうちの第１スイッチ
に対して供給されて、第１スイッチの導通状態の制御に
供され、傾斜信号は、少なくともフィードバック信号と
比較されることにより、第２パルス信号が生成され、こ
れにより、第１組をなす複数のスイッチの第１スイッチ
の導通状態と第２スイッチの導通状態との間におけるオ
ーバーラップ状態が、制御されるようになっている。第
２パルス信号は、第１組をなす複数のスイッチのうちの
第２スイッチに対して供給されて、第２スイッチの導通
状態の制御に供される。駆動回路は、さらに、第２パル
ス信号に基づいて第２相補パルス信号を生成し、第１お
よび第２相補パルス信号が、第２組をなす複数のスイッ
チのうちの第１スイッチおよび第２スイッチのそれぞれ
の導通状態を制御する。同様に、第２組をなす複数のス
イッチの第１スイッチの導通状態と第２スイッチの導通
状態との間におけるオーバーラップ状態が、制御される
ようになっている。The driving circuit is configured to generate a first complementary pulse signal from the pulse signal and to generate a gradient signal from the pulse signal. The pulse signal is supplied to a first switch of a plurality of switches forming a first set, and is used for controlling a conduction state of the first switch. The ramp signal is compared with at least a feedback signal. , A second pulse signal is generated, whereby the overlap state between the conduction state of the first switch and the conduction state of the second switch of the first set of switches is controlled. I have. The second pulse signal is supplied to a second switch among the plurality of switches forming the first set, and is used for controlling the conduction state of the second switch. The drive circuit further generates a second complementary pulse signal based on the second pulse signal, wherein the first and second complementary pulse signals are used by a first switch and a second switch of a second set of a plurality of switches. Are controlled in a conductive state. Similarly, the overlap state between the conduction state of the first switch and the conduction state of the second switch of the second set of the plurality of switches is controlled.
【０００９】方法の態様においては、本発明は、負荷に
対して電力を伝達するに際してゼロ電圧スイッチング回
路を使用して制御を行うための方法を提供する。In a method aspect, the present invention provides a method for performing control using a zero voltage switching circuit in transferring power to a load.
【００１０】この場合、ＤＣ電圧源を準備し；電圧源と
変圧器の一次側とに対して、第１導電経路を形成するた
めの第１トランジスタおよび第２トランジスタを接続す
るとともに、電圧源と変圧器の一次側とに対して、第２
導電経路を形成するための第３トランジスタおよび第４
トランジスタを接続し；所定パルス幅を有するようにし
てパルス信号を生成し；負荷を変圧器の二次側に対して
接続し；負荷からのフィードバック信号を生成し；フィ
ードバック信号とパルス信号とを制御することによっ
て、第１トランジスタと第２トランジスタと第３トラン
ジスタと第４トランジスタとの導通状態を決定する。In this case, a DC voltage source is provided; a first transistor and a second transistor for forming a first conductive path are connected to the voltage source and a primary side of the transformer, and the voltage source and the primary transistor are connected to each other. The secondary to the primary side of the transformer
A third transistor and a fourth transistor for forming a conductive path;
Connecting a transistor; generating a pulse signal having a predetermined pulse width; connecting a load to a secondary side of a transformer; generating a feedback signal from the load; controlling the feedback signal and the pulse signal By doing so, the conduction state of the first transistor, the second transistor, the third transistor, and the fourth transistor is determined.
【００１１】第１実施形態においては、本発明は、ＣＣ
ＦＬ負荷に対して電力を伝達するためのコンバータ回路
であって、電圧源と；一次側と二次側とを有している変
圧器と；電圧源と一次側との間において第１導電経路を
形成する、第１対をなすスイッチ、および、電圧源と一
次側との間において第２導電経路を形成する、第２対を
なすスイッチと；二次側に接続されたＣＣＦＬ負荷回路
と；パルス信号を生成するためのパルス発生器と；負荷
に対して接続されて、フィードバック信号を生成するた
めの、フィードバック回路と；パルス信号とフィードバ
ック信号とを受領するとともに、ＣＣＦＬ負荷に対して
電力を供給し得るようパルス信号とフィードバック信号
とに基づいて、第１対をなすスイッチまたは第２対をな
すスイッチを電圧源および一次側に対して接続するため
の駆動回路と；を具備するコンバータ回路を提供する。In the first embodiment, the present invention
A converter circuit for transmitting power to an FL load, comprising: a voltage source; a transformer having a primary side and a secondary side; a first conductive path between the voltage source and the primary side. A first pair of switches, and a second pair of switches forming a second conductive path between the voltage source and the primary; a CCFL load circuit connected to the secondary; A pulse generator for generating a pulse signal; a feedback circuit coupled to the load for generating a feedback signal; receiving the pulse signal and the feedback signal, and providing power to the CCFL load. A driving circuit for connecting the first pair of switches or the second pair of switches to the voltage source and the primary side based on the pulse signal and the feedback signal so that they can be supplied. To provide a converter circuit to Bei.
【００１２】加えて、第１実施形態においては、所定周
波数を有したパルス信号を生成するパルス生成器が提供
される。駆動回路は、第１駆動回路、第２駆動回路、第
３駆動回路、および、第４駆動回路を備え、第１対をな
すスイッチが、第１トランジスタおよび第２トランジス
タを有し、第２対をなすスイッチが、第３トランジスタ
および第４トランジスタを有している。第１駆動回路、
第２駆動回路、第３駆動回路、および、第４駆動回路
が、第１トランジスタ、第２トランジスタ、第３トラン
ジスタ、および、第４トランジスタの各々の制御ライン
に対して接続されている。パルス信号は、第１駆動回路
に対して供給され、これにより、第１トランジスタが、
パルス信号に応じてスイッチングされる。第３駆動回路
が、パルス信号に基づいて第１相補パルス信号と傾斜信
号とを生成し、さらに、第１相補パルス信号を第３トラ
ンジスタに対して供給し、これにより、第３トランジス
タが、第１相補パルス信号に応じてスイッチングされ
る。傾斜信号とフィードバック信号とが比較されること
により、第２パルス信号が生成される。第２パルス信号
は、第２駆動回路に対して供給され、これにより、第２
トランジスタが、第２パルス信号に応じてスイッチング
される。第４駆動回路が、第２パルス信号に基づいて第
２相補パルス信号を生成し、さらに、第２相補パルス信
号を第４トランジスタに対して供給し、これにより、第
４トランジスタが、第２相補パルス信号に応じてスイッ
チングされる。本発明においては、第１トランジスタと
第２トランジスタとの間の同時導通、および、第３トラ
ンジスタと第４トランジスタとの間の同時導通、のそれ
ぞれが、負荷に対して供給される電力を制御するように
なっている。パルス信号と第２パルス信号とは、所定量
だけオーバーラップするようにして生成され、これによ
り、第１導電経路を通して負荷に対して電力が供給され
る。第１相補パルス信号と第２相補パルス信号とが、パ
ルス信号と第２パルス信号とのそれぞれから生成される
ことにより、第１相補パルス信号と第２相補パルス信号
とも、また、所定量だけオーバーラップするようにして
生成され、これにより、第１導電経路とは交互的に第２
導電経路を通して負荷に対して電力が供給される。In addition, the first embodiment provides a pulse generator that generates a pulse signal having a predetermined frequency. The drive circuit includes a first drive circuit, a second drive circuit, a third drive circuit, and a fourth drive circuit, wherein a first pair of switches has a first transistor and a second transistor, and Has a third transistor and a fourth transistor. A first drive circuit,
A second drive circuit, a third drive circuit, and a fourth drive circuit are connected to control lines of the first transistor, the second transistor, the third transistor, and the fourth transistor. The pulse signal is supplied to a first driving circuit, whereby the first transistor
Switching is performed according to the pulse signal. The third driving circuit generates a first complementary pulse signal and a ramp signal based on the pulse signal, and further supplies the first complementary pulse signal to the third transistor, so that the third transistor generates the first complementary pulse signal. Switching is performed according to one complementary pulse signal. The second pulse signal is generated by comparing the tilt signal and the feedback signal. The second pulse signal is supplied to the second driving circuit, and thereby the second
The transistor is switched according to the second pulse signal. The fourth driving circuit generates a second complementary pulse signal based on the second pulse signal, and further supplies the second complementary pulse signal to the fourth transistor, so that the fourth transistor generates the second complementary pulse signal. Switching is performed according to the pulse signal. In the present invention, each of the simultaneous conduction between the first transistor and the second transistor and the simultaneous conduction between the third transistor and the fourth transistor controls the power supplied to the load. It has become. The pulse signal and the second pulse signal are generated so as to overlap by a predetermined amount, whereby power is supplied to the load through the first conductive path. The first complementary pulse signal and the second complementary pulse signal are generated from the pulse signal and the second pulse signal, respectively, so that both the first complementary pulse signal and the second complementary pulse signal exceed a predetermined amount. Wrapping, so that the first conductive path alternates with the second conductive path
Power is supplied to the load through the conductive path.
【００１３】また、パルス信号と第１相補パルス信号と
は、約１８０°という位相差でもって生成され、第２パ
ルス信号と第２相補パルス信号は、約１８０°という位
相差でもって生成され、これにより、第１導電経路と第
２導電経路との間の短絡の発生が防止されている。The pulse signal and the first complementary pulse signal are generated with a phase difference of about 180 °, and the second pulse signal and the second complementary pulse signal are generated with a phase difference of about 180 °. This prevents the occurrence of a short circuit between the first conductive path and the second conductive path.
【００１４】第１実施形態において提供されるコンバー
タ回路に加えて、第２実施形態においては、第２パルス
信号に接続されて、第３トランジスタが導通状態にスイ
ッチングされているときにだけ第２駆動回路に対して第
２パルス信号を供給するフリップフロップ回路が設けら
れる。加えて、第２実施形態は、一次側からの第１入力
信号とフィードバック信号を使用した第２入力信号とを
有した位相ロックループ（ＰＬＬ）回路を具備してい
る。ＰＬＬ回路は、第１入力と第２入力との間の位相差
を比較し、この位相差に基づいてパルス信号のパルス幅
を制御するためにパルス生成器に対して制御信号を送信
する。[0014] In addition to the converter circuit provided in the first embodiment, in the second embodiment, the second drive is connected to the second pulse signal only when the third transistor is switched to the conductive state. A flip-flop circuit for supplying a second pulse signal to the circuit is provided. In addition, the second embodiment includes a phase locked loop (PLL) circuit having a first input signal from the primary side and a second input signal using a feedback signal. The PLL circuit compares a phase difference between the first input and the second input, and transmits a control signal to the pulse generator to control a pulse width of the pulse signal based on the phase difference.
【００１５】双方の実施形態において、好ましい回路
は、フィードバック信号と参照信号とを比較して第１出
力信号を生成するための第１比較器を有したフィードバ
ック制御ループを備えている。第１出力信号と傾斜信号
とを比較してこれら第１出力信号と傾斜信号との間の交
差に基づいて第２出力信号を生成するための第２比較器
が設けられている。さらに、フィードバック回路は、好
ましくは、フィードバック信号を受領してトリガー信号
を生成するための電流検出回路と、第１比較器と第２比
較器との間にスイッチ回路と、を備え、スイッチ回路
は、トリガー信号を受領し、トリガー信号の値に基づい
て、第１出力信号であるかあるいは所定最小信号である
かのいずれかを生成するものとされている。参照信号
は、例えば、負荷に対して供給されるべき望ましい電力
を示すものとして手動で生成される信号とすることがで
きる。所定最小電圧信号は、スイッチに対して供給され
るプログラム可能な最小電圧とすることができ、これに
より、過電圧が負荷に対して印加されることがない。In both embodiments, the preferred circuit includes a feedback control loop having a first comparator for comparing the feedback signal and the reference signal to generate a first output signal. A second comparator is provided for comparing the first output signal and the ramp signal and generating a second output signal based on an intersection between the first output signal and the ramp signal. Further, the feedback circuit preferably includes a current detection circuit for receiving the feedback signal and generating a trigger signal, and a switch circuit between the first comparator and the second comparator. , Receiving a trigger signal and generating either a first output signal or a predetermined minimum signal based on the value of the trigger signal. The reference signal may be, for example, a signal that is manually generated to indicate the desired power to be provided to the load. The predetermined minimum voltage signal may be a programmable minimum voltage supplied to the switch, so that no overvoltage is applied to the load.
【００１６】同様に、双方に実施形態においては、フィ
ードバック信号を入力として受領しフィードバック信号
の値に基づいてパルス生成器を制御する過電流保護回路
を設けることができる。負荷にかかる電圧信号と第１出
力信号とを受領しこれら電圧信号と第１出力信号とを比
較して負荷にかかる電圧信号の値に基づいてパルス生成
器を制御する過電圧保護回路を設けることができる。Similarly, in both embodiments, an overcurrent protection circuit that receives a feedback signal as an input and controls the pulse generator based on the value of the feedback signal can be provided. An overvoltage protection circuit is provided for receiving the voltage signal applied to the load and the first output signal, comparing the voltage signal with the first output signal, and controlling the pulse generator based on the value of the voltage signal applied to the load. it can.
【００１７】[0017]
【発明の実施の形態】以下の詳細な説明においては、好
ましい実施形態および好ましい使用方法を参照して説明
を行うけれども、本発明がこれら好ましい実施形態およ
び好ましい使用方法に限定されないものであることは、
当業者であれば、理解されるであろう。むしろ、本発明
は、広い範囲を有したものであって、添付の請求範囲に
よって限定されるものである。BEST MODE FOR CARRYING OUT THE INVENTION In the following detailed description, reference will be made to preferred embodiments and preferred methods of use, but it is to be understood that the invention is not limited to these preferred embodiments and preferred methods of use. ,
Those skilled in the art will understand. Rather, the invention has a broad scope and is limited by the appended claims.
【００１８】本発明の他の特徴点および利点は、添付図
面を参照した以下の詳細な説明により、明瞭となるであ
ろう。Other features and advantages of the present invention will become apparent from the following detailed description, taken in conjunction with the accompanying drawings.
【００１９】単なる例示であって本発明を制限するもの
ではないけれども、以下の詳細な説明においては、本発
明による回路の負荷として、ＣＣＦＬパネルを参照して
説明を行う。しかしながら、本発明は、１つまたは複数
のＣＣＦＬの駆動に限定されるものではなく、特定の応
用における特定の負荷に制限されることのない一般的な
電力コンバータ回路および方法と見なされるべきであ
る。Although not intended to limit the present invention by way of example, the following detailed description refers to a CCFL panel as a load on a circuit according to the present invention. However, the present invention is not limited to driving one or more CCFLs and should be viewed as a general power converter circuit and method that is not limited to a particular load in a particular application. .
【００２０】概観すれば、本発明は、フィードバック信
号とパルス信号とを使用して２対のスイッチのオン時間
を調節することによって、負荷に対しての電力供給を制
御するための回路を提供するものである。それぞれのオ
ン時間どうしが互いにオーバーラップするようにして一
方の対をなすスイッチのターンオンが制御されたときに
は、電力は、その一方の対をなすスイッチによって形成
された導電経路を経由して、（変圧器を介して）負荷に
対して供給される。同様に、それぞれのオン時間どうし
が互いにオーバーラップするようにして他方の対をなす
スイッチのターンオンが制御されたときには、電力は、
その他方の対をなすスイッチによって形成された導電経
路を経由して、（変圧器を介して）負荷に対して供給さ
れる。よって、選択的にスイッチをターンオンさせるこ
とによりまたスイッチどうしの間のオーバーラップを制
御することにより、本発明においては、与えられた負荷
に対して供給される電力を正確に制御することができ
る。加えて、本発明においては、回路の短絡や回路の開
放が発生したときには負荷に対しての電力供給を遮断す
るための、過電流保護回路および過電圧保護回路が備え
られている。さらに、ここで説明されるスイッチングの
制御方式であると、負荷にかかわらず、変圧器構成の共
鳴現象に無関係に単一の動作周波数でもって、回路が動
作することができる。これらの特徴点につき、添付図面
を参照して、以下において説明する。In overview, the present invention provides a circuit for controlling power supply to a load by adjusting the on-time of two pairs of switches using a feedback signal and a pulse signal. Things. When the turn-on of one pair of switches is controlled such that their on-times overlap each other, power is transmitted through a conductive path formed by the one pair of switches (transformer). (Via a vessel). Similarly, when the turn-on of the other pair of switches is controlled such that their on-times overlap each other, the power is:
It is supplied to the load (via a transformer) via a conductive path formed by the other pair of switches. Thus, by selectively turning on the switches and by controlling the overlap between the switches, the present invention can accurately control the power supplied to a given load. In addition, the present invention is provided with an overcurrent protection circuit and an overvoltage protection circuit for shutting off power supply to the load when a short circuit or an open circuit occurs. Furthermore, the switching control scheme described herein allows the circuit to operate at a single operating frequency regardless of the load and regardless of the transformer configuration resonance. These features will be described below with reference to the accompanying drawings.
【００２１】図２に示す回路図は、本発明による位相シ
フトタイプの全波ブリッジ型のゼロ電圧スイッチング式
の電力コンバータの好ましい一実施形態を示している。
本質的に、図２に示す回路は、電源（１２）と、交互導
通経路を形成する対角線状の複数の対をなすスイッチと
して配置された複数のスイッチ（８０）と、各スイッチ
を駆動するための回路（５０）と、駆動回路（５０）に
対して矩形波パルスを供給する周波数掃引器（２２）
と、変圧器（ＴＸ１）（変圧器（ＴＸ１）の一次側とキ
ャパシタ（Ｃ１）とによって形成された共鳴タンク回路
が付設されている）と、負荷と、を備えている。有利に
は、本発明は、さらに、複数のスイッチ対の少なくとも
一方のオン時間を制御しこれにより負荷に対しての電力
供給の制御を可能とする、オーバーラップフィードバッ
ク制御ループ（４０）を備えている。The circuit diagram shown in FIG. 2 shows a preferred embodiment of a phase shift type full-wave bridge type zero voltage switching type power converter according to the present invention.
In essence, the circuit shown in FIG. 2 comprises a power supply (12), a plurality of switches (80) arranged as diagonal pairs of switches forming an alternating conduction path, and a circuit for driving each switch. Circuit (50) and a frequency sweeper (22) for supplying a rectangular wave pulse to the drive circuit (50)
And a transformer (TX1) (with a resonance tank circuit formed by the primary side of the transformer (TX1) and the capacitor (C1)) and a load. Advantageously, the present invention further comprises an overlap feedback control loop (40) for controlling the on-time of at least one of the plurality of switch pairs, thereby enabling control of the power supply to the load. I have.
【００２２】電源（１２）は、システムに対して適用さ
れている。まず最初に、バイアス／参照信号（３０）
が、電源から制御回路のために（制御ループ（４０）内
における制御回路のために）生成される。好ましくは、
周波数掃引器（２２）が、最大周波数によって開始され
所定速度および所定段数でもって下方に掃引するような
（すなわち、パルス幅が可変とされた矩形波信号）５０
％という負荷比率サイクルパルス信号を生成する。周波
数掃引器（２２）は、好ましくは、従来より公知の、プ
ログラム可能な周波数発生器とされる。（掃引器（２
２）からの）パルス信号（９０）は、Ｂ＿ドライブ（ス
イッチ＿Ｂを駆動するためのドライブ、すなわち、スイ
ッチ＿Ｂのゲートを制御するためのドライブ）に対して
供給され、その後、Ａ＿ドライブに対して供給される。
Ａ＿ドライブは、相補的パルス信号（９２）と傾斜信号
（２６）とを生成する。後述のように、相補的パルス信
号（９２）は、パルス信号（９０）とは位相が約１８０
°ずれたものであり、傾斜信号（２６）は、パルス信号
（９０）とは位相が約９０°ずれたものである。傾斜信
号は、好ましくは、図に示すような鋸歯状の信号とされ
る。傾斜信号（２６）は、比較器（２８）において、誤
差アンプ（３２）からの出力信号（２４）（ここでは、
ＣＭＰと称される）と比較される。これにより、信号
（９４）が生成される。比較器（２８）からの出力信号
（９４）は、同様に、５０％の負荷比率サイクルパルス
であって、Ｃ＿ドライブに対して供給される。これによ
り、スイッチ＿Ｃのターンオンが開始され、スイッチ
Ｂ、Ｃ間のおよびスイッチＡ、Ｄ間のオーバーラップ量
が決定される。信号（９４）の相補的な信号（位相が１
８０°ずれた信号）が、Ｄ＿ドライブを介して、スイッ
チ＿Ｄへと供給される。Ａ＿ドライブ〜Ｄ＿ドライブが
それぞれスイッチ＿Ａ〜スイッチ＿Ｄの制御ライン（す
なわち、ゲート）に対して接続されていて、後述のよう
にして各スイッチの導通の制御が可能とされていること
は、当業者であれば理解されるであろう。スイッチＢ、
Ｃ間のおよびスイッチＡ、Ｄ間のオーバーラップ量を調
節することによって、ランプ電流の制御が得られる。言
い換えれば、コンバータによって処理される電力量を決
定するのは、複数の対をなすスイッチの導通状態におけ
るオーバーラップ量である。よって、スイッチＢ、Ｃお
よびスイッチＡ、Ｄは、以降、互いにオーバーラップし
ているスイッチと称される。The power supply (12) is applied to the system. First, the bias / reference signal (30)
Is generated from the power supply for the control circuit (for the control circuit in the control loop (40)). Preferably,
The frequency sweeper (22) starts at the maximum frequency and sweeps downward at a predetermined speed and a predetermined number of stages (that is, a rectangular wave signal having a variable pulse width).
% Of the load ratio cycle pulse signal. The frequency sweeper (22) is preferably a conventionally known programmable frequency generator. (Sweeper (2
The pulse signal (90) (from 2) is supplied to the B_drive (the drive for driving switch_B, ie the drive for controlling the gate of switch_B) and then to the A_drive Supplied.
The A_drive generates a complementary pulse signal (92) and a ramp signal (26). As described below, the complementary pulse signal (92) has a phase of about 180 with the pulse signal (90).
The tilt signal (26) is shifted by about 90 ° from the pulse signal (90). The tilt signal is preferably a sawtooth signal as shown in the figure. The slope signal (26) is output to an output signal (24) from the error amplifier (32) (here,
CMP). Thereby, a signal (94) is generated. The output signal (94) from the comparator (28) is also a 50% duty cycle pulse and is provided to the C_drive. Thereby, the turn-on of the switch_C is started, and the overlap amount between the switches B and C and between the switches A and D are determined. Complementary signal of signal (94) (phase 1
(A signal shifted by 80 °) is supplied to the switch_D via the D_drive. Those skilled in the art will recognize that the A_drive to D_drive are connected to the control lines (ie, gates) of switches_A to switch_D, respectively, so that conduction of each switch can be controlled as described below. You will understand. Switch B,
By adjusting the amount of overlap between C and between switches A and D, control of the lamp current is obtained. In other words, it is the amount of overlap in the conducting state of the plurality of pairs of switches that determines the amount of power processed by the converter. Therefore, the switches B and C and the switches A and D are hereinafter referred to as overlapping switches.
【００２３】例示であって本発明を限定するものではな
いけれども、この実施形態においては、Ｂ＿ドライブ
は、好ましくは、トーテムポール回路、一般的な低イン
ピーダンスオペアンプ回路、または、エミッタフォロワ
回路、から形成されている。Ｃ＿ドライブは、同様に構
成されている。Ａ＿ドライブとＤ＿ドライブとが、直接
的に接地されていないこと（すなわち、浮いている）に
より、これらドライブは、当業者には公知なような、ブ
ートストラップ回路または他の高圧側駆動回路（ハイサ
イドドライブ回路）から形成されることが好ましい。加
えて、上述のように、Ａ＿ドライブとＤ＿ドライブと
は、Ｂ＿ドライブとＣ＿ドライブとのそれぞれから流れ
てくる信号を反転させる（すなわち、位相を反転させ
る）ようなインバータを備えている。By way of example and not limitation, in this embodiment, the B_drive is preferably formed from a totem-pole circuit, a common low-impedance operational amplifier circuit, or an emitter-follower circuit. Have been. The C_ drive is similarly configured. Due to the fact that A_drive and D_drive are not directly grounded (i.e., floating), they can be bootstrapped or other high side drive circuits (high level), as known to those skilled in the art. Side drive circuit). In addition, as described above, the A_drive and the D_drive each include an inverter that inverts (that is, inverts the phase of) a signal flowing from each of the B_drive and the C_drive.
【００２４】高効率動作は、ゼロ電圧スイッチング技術
により得られる。４つのＭＯＳＦＥＴｓ（スイッチ＿Ａ
〜スイッチ＿Ｄ）（８０）は、それぞれの固有ダイオー
ド（Ｄ１〜Ｄ４）が導通した後に、ターンオンされる。
これにより、変圧器／キャパシタ（ＴＸ１／Ｃ１）構成
におけるエネルギーの電流流通経路がもたらされ、した
がって、各スイッチがターンオンする際にスイッチにわ
たっての電圧がゼロ電圧であることが確保される。この
ような制御方式においては、スイッチング損失が最小化
され、高効率が維持される。High efficiency operation is obtained with zero voltage switching technology. Four MOSFETs (switch_A
-Switch_D) (80) is turned on after the respective intrinsic diodes (D1-D4) conduct.
This provides a current flow path for energy in the transformer / capacitor (TX1 / C1) configuration, thus ensuring that the voltage across the switches is zero voltage as each switch turns on. In such a control scheme, switching losses are minimized and high efficiency is maintained.
【００２５】オーバーラップ型スイッチ（８０）の好ま
しいスイッチング動作が、図３（ａ）〜図３（ｆ）に示
されている。スイッチ＿Ｃは、スイッチ＿ＢおよびＣの
双方が導通した状態となってから所定期間後に、ターン
オフされる。タンク（図２参照）内を流れる電流は、ス
イッチ＿Ｃがターンオフされたこの時点では、スイッチ
＿Ｄ内のダイオード（Ｄ４）（図３（ｅ））と、変圧器
の一次側と、キャパシタ（Ｃ１）と、スイッチ＿Ｂと、
を通って流れる。これにより、スイッチ＿ＢおよびＣが
導通していた（図３（ｆ））ときに供給されたエネルギ
ーの結果として、キャパシタ（Ｃ１）と変圧器とにおい
て、電圧および電流の共鳴が起こる。変圧器の一次側の
電流方向が瞬時的に変化することがファラデー則を妨害
することにより、この状況が起こる必要があることに注
意されたい。よって、スイッチ＿Ｃがターンオフする際
には、電流は、ダイオード（Ｄ４）を通って流れなけれ
ばならない。同様に、スイッチ＿Ｂがターンオフされ
（図３（ａ））、電流は、スイッチ＿Ａがターンオンさ
れる前にスイッチ＿Ａに関連したダイオード（Ｄ１）を
流れる（図３（ｅ））。同様に、スイッチ＿Ｄがターン
オフされ（図３（ｄ））、電流は、この場合には、スイ
ッチ＿Ａから、キャパシタ（Ｃ１）と、変圧器の一次側
と、ダイオード（Ｄ３）と、を経由して流れる。ダイオ
ード（Ｄ３）が導通された（図３（ｅ））後に、スイッ
チ＿Ｃがターンオンされる。スイッチ＿Ａがターンオフ
された後に、スイッチ＿Ｂがターンオンされる。この場
合、スイッチ＿Ｂがターンオンするよりも先に、ダイオ
ード（Ｄ２）が導通することができるようになってい
る。対角線状スイッチＢ，ＣおよびＡ，Ｄのターンオン
時間のオーバーラップは、図３（ｆ）に示すような、変
圧器に対して供給されるべきエネルギーによって、決め
られることに注意されたい。A preferred switching operation of the overlap switch (80) is shown in FIGS. 3 (a) to 3 (f). Switch_C is turned off a predetermined period after both switches_B and C have become conductive. The current flowing in the tank (see FIG. 2), at this point when switch_C is turned off, the diode (D4) in switch_D (FIG. 3 (e)), the primary side of the transformer and the capacitor (C1) And switch_B,
Flow through. This causes resonance of voltage and current in the capacitor (C1) and the transformer as a result of the energy supplied when the switches _B and C were conducting (FIG. 3 (f)). Note that this situation must occur because the instantaneous change in the current direction on the transformer primary disrupts the Faraday law. Thus, when switch_C turns off, current must flow through diode (D4). Similarly, switch_B is turned off (FIG. 3 (a)) and current flows through the diode (D1) associated with switch_A (FIG. 3 (e)) before switch_A is turned on. Similarly, switch_D is turned off (FIG. 3 (d)), and current flows from switch_A in this case via capacitor (C1), the primary side of the transformer, and diode (D3). Flowing. After the diode (D3) is turned on (FIG. 3 (e)), the switch_C is turned on. After switch_A is turned off, switch_B is turned on. In this case, the diode (D2) can be turned on before the switch_B is turned on. Note that the overlap of the turn-on times of the diagonal switches B, C and A, D is determined by the energy to be supplied to the transformer, as shown in FIG.
【００２６】この実施形態においては、図３（ｂ）は、
傾斜信号（２６）が、スイッチ＿Ａがターンオンされて
いる時にのみ生成されることを、示している。したがっ
て、傾斜信号（２６）を生成するＡ＿ドライブは、好ま
しくは、定電流生成回路（図示せず）を備えている。こ
の定電流生成回路は、傾斜信号を生成し得るよう適切な
時定数を有したキャパシタを備えている。この目的のた
めに、参照電流（図示せず）が使用されて、このキャパ
シタが充電される。このキャパシタは、放電速度が充電
速度を上回るようにして（例えば、トランジスタスイッ
チを介して）接地され、これにより、鋸歯状の傾斜信号
（２６）が生成される。当然のことながら、上述のよう
に、傾斜信号は、パルス信号（９０）を集積することに
より得ることができる。よって、傾斜信号（２６）は、
積分回路（例えば、オペアンプおよびキャパシタ）を使
用して形成することができる。In this embodiment, FIG.
It shows that the ramp signal (26) is only generated when switch_A is turned on. Therefore, the A_drive that generates the ramp signal (26) preferably includes a constant current generation circuit (not shown). The constant current generation circuit includes a capacitor having an appropriate time constant so as to generate a gradient signal. For this purpose, a reference current (not shown) is used to charge this capacitor. The capacitor is grounded (e.g., via a transistor switch) such that the discharge rate is greater than the charge rate, thereby producing a sawtooth ramp signal (26). Of course, as described above, the ramp signal can be obtained by integrating the pulse signal (90). Therefore, the inclination signal (26) is
It can be formed using an integrating circuit (for example, an operational amplifier and a capacitor).
【００２７】点火期間においては、２つの対角線状スイ
ッチの間のオーバーラップ（すなわち、スイッチＡ，Ｄ
間のオーバーラップ、および、スイッチＢ，Ｃ間のオー
バーラップ）は、所定の最小のオーバーラップとされ
る。このことは、入力側から、キャパシタ（Ｃ１）と変
圧器とキャパシタ（Ｃ２，Ｃ３）とＣＣＦＬ負荷とを含
むタンク回路に対して、最小のエネルギーを与える。負
荷は、抵抗性負荷とすることも、容量性負荷とすること
も、これらの混合型の負荷とすることも、可能であるこ
とに注意されたい。駆動周波数は、所定の最大周波数か
ら開始され、タンク回路と、変圧器の二次側によって反
射された等価回路と、の共鳴周波数へと近づく。エネル
ギーの大部分は、ＣＣＦＬが接続されている負荷へと供
給される。点火前には高インピーダンス特性であること
により、ＣＣＦＬは、一次側へと供給されるエネルギー
から高電圧を受ける。この電圧は、ＣＣＦＬを点火させ
るには十分に大きなものである。ＣＣＦＬのインピーダ
ンスは、通常動作値（例えば、約１００ＫΩ〜１３０Ｋ
Ω）へと減少する。最小オーバーラップ動作に基づいて
一次側に対して供給されたエネルギーでは、ＣＣＦＬの
定常状態動作を維持するには、もはや十分ではない。誤
差アンプ（２６）からの出力が、オーバーラップを増大
させるように、その機能を開始する。この場合、オーバ
ーラップ量を決定するのは、誤差アンプからの出力レベ
ルである。例えば、次のようなものである。During the ignition period, the overlap between the two diagonal switches (ie, switches A and D)
Overlap between switches B and C) is a predetermined minimum overlap. This gives minimal energy from the input side to the tank circuit including the capacitor (C1), the transformer, the capacitors (C2, C3) and the CCFL load. Note that the load can be a resistive load, a capacitive load, or a combination of these loads. The drive frequency starts at a predetermined maximum frequency and approaches the resonance frequency of the tank circuit and the equivalent circuit reflected by the secondary of the transformer. Most of the energy is delivered to the load to which the CCFL is connected. Due to the high impedance characteristics before ignition, the CCFL receives a high voltage from the energy supplied to the primary. This voltage is large enough to ignite the CCFL. The impedance of the CCFL is usually the operating value (for example, about 100 KΩ to 130 K).
Ω). The energy delivered to the primary based on the minimum overlap operation is no longer sufficient to maintain steady state operation of the CCFL. The output from the error amplifier (26) initiates its function to increase the overlap. In this case, it is the output level from the error amplifier that determines the amount of overlap. For example, it is as follows.
【００２８】図３（ｂ）および図３（ｃ）、および、図
２のフィードバックループ（４０）に示すように、傾斜
信号（２６）（Ａ＿ドライブによって生成される）がＣ
ＭＰ信号（２４）（誤差アンプ（３２）によって生成さ
れる）の値と等しくなったことが、比較器（２８）によ
って確認されたときに、スイッチ＿Ｃがターンオンされ
ることに注意することは、重要である。このことは、図
３（ｂ）における交差ポイント（３６）として示されて
いる。回路の短絡を避けるために、スイッチＡ，Ｂおよ
びＣ，Ｄは、決して同時にオン状態となってはいけな
い。ＣＭＰレベルを制御することにより、スイッチＡ，
ＤおよびＢ，Ｃ間のオーバーラップ時間が、変圧器に対
して供給されるエネルギーを制御する。変圧器に対して
供給されるエネルギーを調節するために（そして、これ
により、ＣＣＦＬ負荷に対して供給されるエネルギーを
調節するために）、誤差アンプからの出力であるＣＭＰ
（２４）を制御することによって、スイッチＣ，Ｄが、
スイッチＡ，Ｂに対して時間的にシフトされる。タイミ
ングチャートから理解されるように、比較器（２８）の
出力からスイッチＣおよびＤ内への駆動パルスが、ＣＭ
Ｐレベルを増大させることによって右側へとシフトされ
たときには、スイッチＡ，ＣおよびＢ，Ｄ間のオーバー
ラップが増大し、これにより、変圧器に対して供給され
るエネルギーが増大する。実際には、これは、ランプの
高電流動作に対応する。逆に、（ＣＭＰ信号を減少させ
ることによって）スイッチＣおよびＤの駆動パルスを左
側へとシフトさせることにより、供給されるエネルギー
は、減少する。As shown in FIGS. 3 (b) and 3 (c) and the feedback loop (40) of FIG. 2, the ramp signal (26) (generated by the A_drive) is
Note that when equalized by the value of the MP signal (24) (generated by the error amplifier (32)) by the comparator (28), the switch_C is turned on. is important. This is shown as intersection point (36) in FIG. 3 (b). To avoid short circuits, switches A and B and C and D must never be on at the same time. By controlling the CMP level, switches A,
The overlap time between D and B, C controls the energy delivered to the transformer. To regulate the energy delivered to the transformer (and thereby to regulate the energy delivered to the CCFL load), the output from the error amplifier, CMP,
By controlling (24), the switches C and D are
Switches A and B are shifted in time. As can be understood from the timing chart, the drive pulse from the output of the comparator (28) into the switches C and D is CM
When shifted to the right by increasing the P level, the overlap between switches A, C and B, D increases, thereby increasing the energy delivered to the transformer. In practice, this corresponds to a high current operation of the lamp. Conversely, by shifting the drive pulses of switches C and D to the left (by reducing the CMP signal), the energy delivered is reduced.
【００２９】この目的のために、誤差アンプ（３２）
は、フィードバック信号（ＦＢ）と参照電圧（ＲＥＦ）
とを比較する。ＦＢは、検出抵抗（ＲS） による電流値
の測定結果である。この場合、測定電流値は、負荷（２
０）を流れる全電流を表している。ＲＥＦは、所望の負
荷状態を表す信号であり、例えば、負荷を流れる所望電
流値である。通常動作時には、ＲＥＦ＝ＦＢである。し
かしながら、負荷状態が意図的にずらされたときには、
例えば、ＬＣＤパネルディスプレイに付随した調光スイ
ッチによって負荷状態が意図的にずらされたときには、
ＲＥＦの値が、それに伴って増大または減少することと
なる。そのため、比較された値により、ＣＭＰが生成さ
れる。ＣＭＰの値は、負荷状態および／または意図的バ
イアスの反映であり、ＲＥＦとＦＢとの間の差（すなわ
ち、ＲＥＦ−ＦＢ）として求められる。For this purpose, an error amplifier (32)
Is the feedback signal (FB) and the reference voltage (REF)
Compare with FB is the measurement result of the current value by the detection resistor (Rs ). In this case, the measured current value is the load (2
0). REF is a signal indicating a desired load state, for example, a desired current value flowing through the load. During normal operation, REF = FB. However, when the load condition is intentionally shifted,
For example, when the load state is intentionally shifted by the dimming switch attached to the LCD panel display,
The value of REF will increase or decrease accordingly. Therefore, a CMP is generated based on the compared values. The value of CMP is a reflection of the load condition and / or intentional bias and is determined as the difference between REF and FB (ie, REF−FB).
【００３０】負荷および回路を、負荷のところにおける
開放（例えば、通常動作時におけるＣＣＦＬランプ開放
条件）から保護するために、ＦＢ信号は、また、好まし
くは、検出電流比較器（４２）のところにおいて、参照
値（この参照値は図示されていないものであって、上述
のＲＥＦ信号とは別のものである）と比較される。検出
電流比較器（４２）からの出力は、後述のように、スイ
ッチ（３８）の状態を決定する。この場合の参照値は、
プログラム可能なものとすることができ、および／また
は、使用者によって設定可能なものとすることができ、
好ましくは、システムに許容された最小電流または最大
電流（例えば、特にＣＣＦＬ負荷といったような個々の
部材に対して見積もられるようなもの）を反映したもの
とされる。フィードバック信号（ＦＢ）および参照信号
の値が許容範囲内であれば（通常動作）、電流検出比較
器の出力は、１（あるいは、ＨＩＧＨ）とされる。これ
により、ＣＭＰは、スイッチ（３８）を通過することが
でき、回路は、上述のようにして動作し、負荷に対して
電力を供給する。しかしながら、フィードバック信号
（ＦＢ）および参照信号の値が許容範囲を超えている場
合（回路開放状態、または、回路短絡状態）には、電流
検出比較器の出力は、０（あるいは、ＬＯＷ）とされ、
ＣＭＰ信号は、スイッチ（３８）を通過することを禁止
される（当然のことながら、スイッチがＬＯＷ状態をト
リガーするというように、逆もまた成立する）。この場
合には、検出電流比較器が、ＲS を流れる電流が許容値
であることを示すまでは、スイッチ（３８）によって最
小電圧Ｖｍｉｎ（図示せず）が供給され、比較器（２
８）に対して供給される。したがって、スイッチ（３
８）は、検出電流出力がゼロである場合にはＶｍｉｎを
選択するような、適切なプログラム可能なセレクタを備
えている。再度図３（ｂ）を参照すると、この操作の効
果は、ＣＭＰ ＤＣ値を、公称値または最小値へと下げ
ること（すなわち、ＣＭＰ＝Ｖｍｉｎ）である。これに
より、変圧器（ＴＸ１）に高電圧条件が発生することが
ない。よって、交差ポイント３６は、左側へとシフト
し、これにより、相補的スイッチどうしの間のオーバー
ラップ量が減少する（交差ポイント（３６）においてス
イッチ＿Ｃがターンオンされることを思い起こされた
い）。同様に、検出電流比較器（４２）は、周波数発生
器（２２）に対しても接続されており、検出電流周波数
が０（あるいは、回路開放状態を示す何らかの他の予設
定値）であるときには、周波数発生器（２２）をターン
オフする。ＣＭＰは、保護回路（６２）内に供給され
る。これは、動作時にＣＣＦＬが取り外されたとき（回
路開放状態）に、周波数掃引器（２２）をターンオフさ
せるためである。To protect the load and circuitry from opening at the load (eg, CCFL lamp opening conditions during normal operation), the FB signal is also preferably at the sense current comparator (42). , A reference value (this reference value is not shown and is different from the REF signal described above). The output from the detected current comparator (42) determines the state of the switch (38), as described below. The reference value in this case is
May be programmable and / or may be configurable by a user,
Preferably, it reflects the minimum or maximum current allowed for the system (eg, as estimated for an individual component, particularly a CCFL load). If the values of the feedback signal (FB) and the reference signal are within an allowable range (normal operation), the output of the current detection comparator is set to 1 (or HIGH). This allows the CMP to pass through the switch (38) and the circuit operates as described above, supplying power to the load. However, when the value of the feedback signal (FB) and the value of the reference signal are out of the allowable range (open circuit or short circuit), the output of the current detection comparator is set to 0 (or LOW). ,
The CMP signal is inhibited from passing through the switch (38) (of course, and vice versa, such as when the switch triggers a LOW state). In this case, the switch (38) supplies the minimum voltage Vmin (not shown) until the detected current comparator indicates that the current flowing through RS is an allowable value, and the comparator (2
8). Therefore, the switch (3
8) has a suitable programmable selector to select Vmin if the detected current output is zero. Referring again to FIG. 3 (b), the effect of this operation is to reduce the CMP DC value to a nominal or minimum value (ie, CMP = Vmin). Thus, a high voltage condition does not occur in the transformer (TX1). Thus, the intersection point 36 shifts to the left, which reduces the amount of overlap between the complementary switches (recall that switch_C is turned on at intersection point (36)). Similarly, the detection current comparator (42) is also connected to the frequency generator (22), and when the detection current frequency is 0 (or some other preset value indicating an open circuit state). , Turn off the frequency generator (22). The CMP is supplied into the protection circuit (62). This is to turn off the frequency sweeper (22) when the CCFL is removed during operation (circuit open state).
【００３１】回路を、過電圧状況から保護するために、
この実施形態においては、好ましくは、保護回路（６
０）が設けられている。保護回路（６０）の動作につい
て、以下説明する（検出電流比較器（４２）を使用して
の過電流保護については、上述の通りである）。保護回
路（６０）は、ＣＭＰ信号と、負荷（２０）から得られ
る電圧信号（６６）と、を比較するための保護用比較器
（６２）を備えている。好ましくは、電圧信号は、図２
に示すように、電圧分配器Ｃ２およびＣ３（すなわち、
負荷（２０）に対して並列に接続された電圧分配器）か
ら得られる。ランプ開放状態においては、ＯＶＰ信号
（６６）がしきい値に到達するまでは、周波数掃引器
は、掃引を続ける。ＯＶＰ信号（６６）は、変圧器（Ｔ
Ｘ１）の出力電圧を検出するために、キャパシタ型分配
器Ｃ２およびＣ３の出力から採取される。解析を単純化
するために、これらキャパシタは、また、等価負荷キャ
パシタンスのランプキャパシタを表す。しきい値は、参
照値であって、回路は、変圧器の二次側電圧が、変圧器
の評価電圧よりも小さいものの最小臨界電圧（例えば、
ＬＣＤパネルによって要求されるような最小臨界電圧）
よりは大きなものとなるように、構成されている。ＯＶ
Ｐがしきい値を超えたときには、周波数掃引器は、周波
数の掃引を停止する。一方、検出電流比較器（４２）
は、検出用抵抗（ＲS）にわたっての信号を検出しな
い。したがって、スイッチブロック（３８）の出力をな
す信号（２４）は、最小値にセットされ、スイッチＡ，
ＣおよびＢ，Ｄ間のオーバーラップ量が最小となる。好
ましくは、ＯＶＰがしきい値を超えた時点から、タイマ
ー（６４）が起動され、これにより、一時停止シーケン
スが開始される。一時停止の継続時間は、好ましくは、
負荷（例えば、ＬＣＤパネル付きのＣＣＦＬｓ）の要求
に応じて決められる。しかしながら、一時停止の継続時
間は、いくつかのプログラム可能な値にセットすること
もできる。一次停止の後には、駆動パルスが禁止され、
これにより、コンバータ回路からの出力は、安全動作と
なる。つまり、回路（６０）は、ランプの点火には十分
な電圧をもたらすものの、ランプがコンバータに対して
接続されていないときには、所定期間の後に、停止する
こととなる。このため、不用意な高電圧を出力すること
が防止される。点火しなかったランプがランプ開放状態
と同様の振舞いを示すことのために、このような一時停
止継続時間が必要である。To protect the circuit from overvoltage situations,
In this embodiment, preferably, the protection circuit (6
0) is provided. The operation of the protection circuit (60) will be described below (the overcurrent protection using the detection current comparator (42) is as described above). The protection circuit (60) includes a protection comparator (62) for comparing the CMP signal with a voltage signal (66) obtained from the load (20). Preferably, the voltage signal is
As shown in FIG. 5, the voltage dividers C2 and C3 (ie,
(A voltage divider connected in parallel to the load (20)). In the lamp open state, the frequency sweeper continues to sweep until the OVP signal (66) reaches the threshold. The OVP signal (66) is connected to the transformer (T
In order to detect the output voltage of X1), it is sampled from the outputs of the capacitor-type distributors C2 and C3. To simplify the analysis, these capacitors also represent ramp capacitors of equivalent load capacitance. The threshold value is a reference value, and the circuit determines that the secondary voltage of the transformer is less than the rated voltage of the transformer but the minimum critical voltage (eg,
Minimum critical voltage as required by LCD panel)
It is configured to be larger. OV
When P exceeds the threshold, the frequency sweeper stops sweeping the frequency. On the other hand, the detection current comparator (42)
Does not detect a signal across the detection resistor (RS ). Therefore, the signal (24), which is the output of the switch block (38), is set to a minimum value and the switches A,
The amount of overlap between C, B, and D is minimized. Preferably, from the point where the OVP exceeds the threshold, a timer (64) is started, thereby initiating a pause sequence. The duration of the pause is preferably
It is determined according to the demand of the load (for example, CCFLs with LCD panel). However, the pause duration can also be set to some programmable value. After the primary stop, the drive pulse is prohibited,
Thus, the output from the converter circuit operates safely. That is, circuit (60) provides sufficient voltage for ignition of the lamp, but will shut down after a predetermined period of time when the lamp is not connected to the converter. Therefore, it is possible to prevent an inadvertent output of a high voltage. Such a pause duration is necessary for the unignited lamp to behave similarly to the lamp open condition.
【００３２】図４および図５（ａ）〜図５（ｆ）は、本
発明によるＤＣ／ＡＣコンバータ回路の他の好ましい実
施形態を示している。この実施形態においては、回路
は、図２および図３（ａ）〜図３（ｆ）に関して説明し
たのと同様に動作する。しかしながら、この実施形態
は、さらに、周波数掃引器（２２）を制御するための位
相ロックループ回路（ＰＬＬ）（７０）と、Ｃ＿ドライ
ブ内への信号入力のタイミングをとるためのフリップフ
ロップ回路（７２）と、を備えている。タイミングチャ
ートから理解されるように、スイッチＣおよびＤの５０
％駆動パルスが、ＣＭＰレベルを増大させることによっ
て右側へとシフトされたときには、スイッチＡ，Ｃおよ
びＢ，Ｄ間のオーバーラップが増大し、これにより、変
圧器に対して供給されるエネルギーが増大する。実際に
は、これは、ランプの高電流動作に対応する（例えば上
述のようにＲＥＦ電圧を手動で増大させることによっ
て、必要とされる）。逆に、（ＣＭＰ信号を減少させる
ことによって）スイッチＣおよびＤの駆動パルスを左側
へとシフトさせることにより、供給されるエネルギー
は、減少する。位相ロックループ回路（７０）は、図４
に示すように、通常動作時における、（ＲS による）フ
ィードバック電流と、（ＴＸ１／Ｃ１による）タンク電
流と、の間の位相関係を維持する。ＰＬＬ回路（７０）
は、好ましくは、タンク回路（Ｃ１およびＴＸ１の一次
側）信号（９８）とＲS からの信号（上述のＦＢ信号）
とを入力信号として備えている。ＣＣＦＬが点火されて
ＣＣＦＬ内の電流がＲS によって検出された後には、Ｐ
ＬＬ回路（７０）が起動されて、ランプ電流と、一次共
鳴タンク（Ｃ１および変圧器一次側）内の電流と、の間
の位相関係がロックされる。つまり、ＰＬＬは、例えば
温度効果やコンバータとＬＣＤパネルとの間のワイヤの
ような機械的構成要素やランプとＬＣＤパネルの金属シ
ャシーとの間の距離といったようなキャパシタンスやイ
ンダクタンスに影響をもたらすすべての浮遊因子に関し
て、周波数掃引器（２２）の周波数を調節することがで
きる。好ましくは、システムは、共鳴タンク回路と、Ｒ
S を通る電流（負荷電流）と、の間の位相差を、１８０
°に維持する。よって、特定の負荷条件にもまた共鳴タ
ンク回路の動作周波数にも無関係に、システムは、最適
の動作ポイントを見出す。FIGS. 4 and 5 (a) to 5 (f) show another preferred embodiment of the DC / AC converter circuit according to the present invention. In this embodiment, the circuit operates in a manner similar to that described with respect to FIGS. 2 and 3 (a) -3 (f). However, this embodiment further includes a phase locked loop circuit (PLL) (70) for controlling the frequency sweeper (22) and a flip-flop circuit (72) for timing the signal input into the C_drive. ). As can be understood from the timing chart, 50 of switches C and D
When the% drive pulse is shifted to the right by increasing the CMP level, the overlap between switches A, C and B, D increases, thereby increasing the energy delivered to the transformer. I do. In practice, this corresponds to a high current operation of the lamp (required, for example, by manually increasing the REF voltage as described above). Conversely, by shifting the drive pulses of switches C and D to the left (by reducing the CMP signal), the energy delivered is reduced. The phase locked loop circuit (70) is shown in FIG.
, A phase relationship is maintained between the feedback current (due to RS ) and the tank current (due to TX1 / C1) during normal operation. PLL circuit (70)
Is preferably the tank circuit (primary side of C1 and TX1) signal (98) and the signal from RS (the FB signal described above)
Are provided as input signals. After the CCFL is ignited and the current in the CCFL is detected byRS , P
The LL circuit (70) is activated to lock the phase relationship between the lamp current and the current in the primary resonance tank (C1 and the transformer primary). That is, the PLL has all the effects that affect capacitance and inductance, such as temperature effects and mechanical components such as wires between the converter and the LCD panel, and the distance between the lamp and the metal chassis of the LCD panel. With respect to stray factors, the frequency of the frequency sweeper (22) can be adjusted. Preferably, the system comprises a resonant tank circuit and R
The phase difference between the current throughS (the load current) is 180
° to maintain. Thus, regardless of the specific load conditions and the operating frequency of the resonant tank circuit, the system finds the optimal operating point.
【００３３】図４の回路構成におけるフィードバックル
ープの動作は、図２に関して上述したものと同様であ
る。しかしながら、図５（ｂ）に示すように、この実施
形態においては、Ｃ＿ドライブへの信号出力開始のタイ
ミングを、フリップフロップ（７２）によって制御す
る。例えば、通常動作時には、誤差アンプ（３２）から
の出力は、スイッチブロック（３８）（上述）を通して
制御され、結果的に信号（２４）として与えられる。ス
イッチＡ，ＣおよびＢ，Ｄ間のオーバーラップ量は、比
較器（２８）とフリップフロップ（７２）とを通して制
御される。フリップフロップ（７２）は、スイッチＣお
よびＤを駆動する（Ｄ＿ドライブが、Ｃ＿ドライブとは
相補的な信号を生成することを思い起こされたい）。こ
れにより、ＣＣＦＬ（パネル）負荷に対しての定常動作
がもたらされる。通常動作時にＣＣＦＬ（パネル）が取
り外されてしまったような場合には、ＣＭＰが誤差アン
プの出力のレール（基準）を引き上げて、即座に保護回
路を起動する。この機能は、点火期間には、禁止される
ようになっている。The operation of the feedback loop in the circuit configuration of FIG. 4 is the same as that described above with reference to FIG. However, as shown in FIG. 5B, in this embodiment, the timing of starting the signal output to the C_ drive is controlled by the flip-flop (72). For example, during normal operation, the output from the error amplifier (32) is controlled through the switch block (38) (described above) and is consequently provided as a signal (24). The amount of overlap between switches A and C and between B and D is controlled through comparator (28) and flip-flop (72). Flip-flop (72) drives switches C and D (recall that D_drive generates a signal that is complementary to C_drive). This results in steady state operation for CCFL (panel) loads. If the CCFL (panel) is removed during normal operation, the CMP raises the rail (reference) of the output of the error amplifier and immediately activates the protection circuit. This function is prohibited during the ignition period.
【００３４】図５（ａ）〜図５（ｆ）に示すように、こ
の実施形態においては、Ｃ＿ドライブおよびＤ＿ドライ
ブを通してのスイッチＣおよびＤのトリガーは、フリッ
プフロップ回路（７２）の結果として交互的なものであ
る。図５（ｂ）に示すように、フリップフロップは、順
次的にトリガーを行う。このため、Ｃ＿ドライブを起動
する（そして、順次的に、Ｄ＿ドライブを起動する）。
それ以外の動作態様については、図３（ａ）〜図３
（ｆ）を参照して上述したのと同じく動作する。As shown in FIGS. 5 (a) -5 (f), in this embodiment, the triggering of switches C and D through the C_drive and D_drive alternates as a result of flip-flop circuit (72). It is typical. As shown in FIG. 5B, the flip-flops sequentially trigger. For this reason, the C_ drive is started (and the D_ drive is started sequentially).
For other operation modes, FIGS.
The operation is the same as described above with reference to (f).
【００３５】さて、図６〜図１１には、図２または４の
出力回路の実行結果が示されている。例えば、図６は、
２１Ｖという入力に対して、周波数掃引器を７５．７Ｋ
Ｈｚ（０．５μｓというオーバーラップ）としたとき
に、出力が１６．７ＫＶｐ−ｐとなることを示してい
る。この電圧は、ＣＣＦＬの点火に３３００Ｖｐ−ｐが
必要な場合には、ＣＣＦＬのターンオンには不十分なも
のである。周波数が６８ＫＨｚくらいにまで減少したと
きには、最小のオーバーラップが、出力において約３．
９ＫＶｐ−ｐを生成する。これは、ＣＣＦＬの点火には
十分なものである。この様子は、図７に示されている。
この周波数においては、オーバーラップが１．５μｓへ
と増大し、約１．９ＫＶｐ−ｐという出力がもたらさ
れ、１３０ＫΩのインピーダンスのランプを駆動する。
この様子は、図８に示されている。他の例として、図９
は、入力電圧が７Ｖとされている場合の動作を示してい
る。７１．４ＫＨｚにおいては、出力は、ランプの点火
前において７５０Ｖｐ−ｐである。周波数が減少する
と、ランプが点火するまで、出力電圧が増大する。図１
０は、６５．８ＫＨｚにおいて、出力が３５００Ｖｐ−
ｐとなることを示している。ＣＣＦＬ回路の制御は、点
火後の１３０ＫΩというインピーダンスを支持し得るよ
うにして、オーバーラップを制御することによって得ら
れる。６６０Ｖｒｍｓというランプに対しては、ＣＣＦ
Ｌにわたっての電圧は、１．９ＫＶｐ−ｐである。この
様子は、図１１に示されている。図示していないけれど
も、図４の回路の実行結果も、同様の振舞いとなる。FIGS. 6 to 11 show the execution results of the output circuit of FIG. 2 or 4. FIG. For example, FIG.
75.7K frequency sweeper for 21V input
It shows that the output becomes 16.7 KVp-p when Hz (overlap of 0.5 μs) is set. This voltage is insufficient to turn on the CCFL if 3300 Vp-p is required to ignite the CCFL. When the frequency is reduced to as low as 68 KHz, the minimum overlap is about 3.
Generate 9KVp-p. This is sufficient for CCFL ignition. This is shown in FIG.
At this frequency, the overlap increases to 1.5 μs, resulting in an output of about 1.9 KVp-p, driving a lamp with an impedance of 130 KΩ.
This is shown in FIG. As another example, FIG.
Shows the operation when the input voltage is 7V. At 71.4 KHz, the output is 750 Vp-p before ignition of the lamp. As the frequency decreases, the output voltage increases until the lamp ignites. Figure 1
0 means that the output is 3500 Vp- at 65.8 kHz.
p. Control of the CCFL circuit is obtained by controlling the overlap so that it can support an impedance of 130 KΩ after ignition. For lamps of 660 Vrms, CCF
The voltage across L is 1.9 KVp-p. This is shown in FIG. Although not shown, the execution result of the circuit of FIG. 4 has the same behavior.
【００３６】第１実施形態と第２実施形態との間の相違
点（すなわち、図４におけるフリップフロップとＰＬＬ
との有無）は、図６〜図１１に示すような動作パラメー
タ全体に対しては、影響をもたらさない。しかしなが
ら、ＰＬＬの追加は、回路内において発生する望ましく
ないインピーダンスを解消するためのものであり、図２
に示す回路に対しても追加することができる。また、フ
リップフロップを追加することにより、上述のように、
定電流回路を省略することができる。The difference between the first embodiment and the second embodiment (ie, the flip-flop and the PLL in FIG. 4)
Has no effect on the entire operation parameter as shown in FIGS. 6 to 11. However, the addition of the PLL is to eliminate the undesired impedance generated in the circuit.
Can be added to the circuit shown in FIG. Also, by adding a flip-flop, as described above,
The constant current circuit can be omitted.
【００３７】よって、上述の目的および目標を満たすよ
うな、高効率の適応型ＤＣ／ＡＣコンバータ回路がもた
らされることは、明らかである。変更を加え得ること
は、当業者には明瞭であろう。例えば、本発明において
は、スイッチングのためにＭＯＳＦＥＴｓを使用するこ
とを記載しているけれども、当業者であれば、ＢＪＴト
ランジスタを使用するように、あるいは、ＭＯＳＦＥＴ
ｓやＢＪＴｓといったような任意のタイプのトランジス
タを組み合わせて使用するように、回路全体を組み直し
得ることは、認識されるであろう。他の変更も可能であ
る。例えば、Ｂ＿ドライブおよびＤ＿ドライブに関連し
たドライブ回路は、通常のコレクタタイプの回路を備え
ることができる。というのは、関連するトランジスタが
接地されていて、そのため、浮いていないからである。
ここに記載されたＰＬＬ回路は、好ましくは、当業者に
は公知の一般的なＰＬＬ回路（７０）であり、上述のよ
うにして入力信号を受領しさらに制御信号を生成し得る
ように適切に変更することができる。パルス発生器（２
２）は、好ましくは、当業者には周知なように、パルス
幅変調回路（ＰＷＭ）、または、周波数幅変調回路（Ｆ
ＷＭ）、または、これらの双方である。同様に、保護回
路（６２）およびタイマーは、公知の回路から構成する
ことができ、上述のようにして動作するように適切に変
更することができる。他の回路の変更も当業者には、明
瞭であろう。そのようなすべての変更は、添付の請求範
囲によって規定される本発明の精神および範囲内に属す
るものである。Thus, it should be apparent that there has been provided a highly efficient adaptive DC / AC converter circuit that meets the objects and goals set forth above. It will be apparent to those skilled in the art that changes can be made. For example, while the present invention describes the use of MOSFETs for switching, those skilled in the art will appreciate using BJT transistors or MOSFETs.
It will be appreciated that the entire circuit can be reconfigured to use any type of transistor in combination, such as s and BJTs. Other changes are possible. For example, the drive circuits associated with the B_drive and D_drive can comprise conventional collector-type circuits. Because the associated transistor is grounded and therefore not floating.
The PLL circuit described herein is preferably a general PLL circuit (70) known to those of ordinary skill in the art, suitably adapted to receive an input signal and generate a control signal as described above. Can be changed. Pulse generator (2
2) is preferably a pulse width modulation circuit (PWM) or a frequency width modulation circuit (F
WM) or both. Similarly, the protection circuit (62) and the timer can be comprised of known circuits, and can be suitably modified to operate as described above. Other circuit modifications will be apparent to those skilled in the art. All such modifications fall within the spirit and scope of the invention as defined by the appended claims.
【図１】 従来技術によるＤＣ／ＡＣコンバータ回路を
示す図である。FIG. 1 is a diagram illustrating a DC / AC converter circuit according to the related art.
【図２】 本発明によるＤＣ／ＡＣコンバータ回路の好
ましい一実施形態を示す図である。FIG. 2 is a diagram showing a preferred embodiment of a DC / AC converter circuit according to the present invention.
【図３】 図３（ａ）〜図３（ｆ）は、図２の回路にお
けるタイミングの例を示す図である。FIGS. 3A to 3F are diagrams illustrating examples of timing in the circuit of FIG. 2;
【図４】 本発明によるＤＣ／ＡＣコンバータ回路の他
の好ましい実施形態を示す図である。FIG. 4 is a diagram showing another preferred embodiment of the DC / AC converter circuit according to the present invention.
【図５】 図５（ａ）〜図５（ｆ）は、図４の回路にお
けるタイミングの例を示す図である。5 (a) to 5 (f) are diagrams showing examples of timing in the circuit of FIG.
【図６】 図２および図４に示す回路の実行結果を示す
図である。FIG. 6 is a diagram showing an execution result of the circuits shown in FIGS. 2 and 4;
【図７】 図２および図４に示す回路の実行結果を示す
図である。FIG. 7 is a diagram showing an execution result of the circuits shown in FIGS. 2 and 4;
【図８】 図２および図４に示す回路の実行結果を示す
図である。FIG. 8 is a diagram showing an execution result of the circuits shown in FIGS. 2 and 4;
【図９】 図２および図４に示す回路の実行結果を示す
図である。FIG. 9 is a diagram showing an execution result of the circuits shown in FIGS. 2 and 4;
【図１０】 図２および図４に示す回路の実行結果を示
す図である。FIG. 10 is a diagram showing an execution result of the circuits shown in FIGS. 2 and 4;
【図１１】 図２および図４に示す回路の実行結果を示
す図である。FIG. 11 is a diagram showing an execution result of the circuits shown in FIGS. 2 and 4;
１２ 電源 ２０ 負荷 ２２ 周波数掃引器 ２６ 傾斜信号 ２８ 比較器 ３８ スイッチブロック ４０ 制御ループ ４２ 検出電流比較器 ５０ 駆動回路 ６０ 保護回路 ６２ 保護用比較器 ６４ タイマー ７０ 位相ロックループ回路（ＰＬＬ回路） ７２ フリップフロップ回路 ８０ スイッチ ９０ パルス信号 ９２ 相補的パルス信号 ＴＸ１ 変圧器 DESCRIPTION OF SYMBOLS 12 Power supply 20 Load 22 Frequency sweeper 26 Gradient signal 28 Comparator 38 Switch block 40 Control loop 42 Detection current comparator 50 Drive circuit 60 Protection circuit 62 Protection comparator 64 Timer 70 Phase lock loop circuit (PLL circuit) 72 Flip-flop Circuit 80 Switch 90 Pulse signal 92 Complementary pulse signal TX1 Transformer
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ユン−リン・リン アメリカ合衆国・94303・カリフォルニ ア・パロ・アルト・インディアン・ドライ ヴ・2518 Ｆターム(参考） 3K072 AA19 BC03 BC07 DD04 DE02 DE04 DE06 EA02 EA06 EB01 EB05 EB07 GA03 GB18 GC04 HA06 5H007 AA06 BB03 CA02 CB04 CB05 CB09 CC32 DB01 DC02 EA03 FA01 FA03 ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Yun-Lin Lin United States, 94303 California, Palo Alto, Indian Drive, 2518 F-term (reference) 3K072 AA19 BC03 BC07 DD04 DE02 DE04 DE06 EA02 EA06 EB01 EB05 EB07 GA03 GB18 GC04 HA06 5H007 AA06 BB03 CA02 CB04 CB05 CB09 CC32 DB01 DC02 EA03 FA01 FA03
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/437,081US6259615B1 (en) | 1999-07-22 | 1999-11-09 | High-efficiency adaptive DC/AC converter |
| TW089114672ATW478240B (en) | 1999-07-22 | 2000-07-26 | High-efficiency adaptive DC/AC converter |
| JP2001008143AJP2002233158A (en) | 1999-11-09 | 2001-01-16 | High-efficiency adaptive dc-to-ac converter |
| CN01102605ACN1368789A (en) | 1999-11-09 | 2001-02-02 | High Efficiency Adaptable DC/AC Converter |
| US09/850,222US6396722B2 (en) | 1999-07-22 | 2001-05-07 | High-efficiency adaptive DC/AC converter |
| US10/132,016US7515445B2 (en) | 1999-07-22 | 2002-04-24 | High-efficiency adaptive DC/AC converter |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/437,081US6259615B1 (en) | 1999-07-22 | 1999-11-09 | High-efficiency adaptive DC/AC converter |
| JP2001008143AJP2002233158A (en) | 1999-11-09 | 2001-01-16 | High-efficiency adaptive dc-to-ac converter |
| CN01102605ACN1368789A (en) | 1999-11-09 | 2001-02-02 | High Efficiency Adaptable DC/AC Converter |
| Publication Number | Publication Date |
|---|---|
| JP2002233158Atrue JP2002233158A (en) | 2002-08-16 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001008143APendingJP2002233158A (en) | 1999-07-22 | 2001-01-16 | High-efficiency adaptive dc-to-ac converter |
| Country | Link |
|---|---|
| JP (1) | JP2002233158A (en) |
| CN (1) | CN1368789A (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004222489A (en)* | 2002-12-25 | 2004-08-05 | Rohm Co Ltd | Parallel operating system of ac-dc converter and its controller ic |
| WO2004068914A1 (en)* | 2003-01-29 | 2004-08-12 | Sanken Electric Co., Ltd. | Discharge tube operation device |
| WO2005071825A1 (en)* | 2004-01-27 | 2005-08-04 | Rohm Co., Ltd. | Dc/ac converting apparatus, controller ic thereof, and electronic device using that dc/ac converting apparatus |
| JP2005229794A (en)* | 2004-02-12 | 2005-08-25 | Dell Products Lp | Frequency feedforward for constant light output of backlight inverter |
| EP1653786A2 (en) | 2004-11-01 | 2006-05-03 | Masakazu Ushijima | Current resonance type inverter circuit and power controlling method |
| EP1684555A2 (en) | 2005-01-12 | 2006-07-26 | Masakazu Ushijima | Current-mode resonant inverter circuit |
| JP2006302628A (en)* | 2005-04-20 | 2006-11-02 | Sumida Corporation | Load abnormality protection circuit and discharge lamp driving device |
| JPWO2005086336A1 (en)* | 2004-03-05 | 2008-01-24 | ローム株式会社 | DC-AC converter, its controller IC, and electronic equipment using the DC-AC converter |
| US7397198B2 (en) | 2004-05-13 | 2008-07-08 | Sony Corporation | Fluorescent lamp driver and liquid crystal display apparatus |
| US7541749B2 (en) | 2005-01-12 | 2009-06-02 | Masakazu Ushijima | Current-mode resonant inverter circuit for discharge lamp |
| DE112007002621T5 (en) | 2006-11-07 | 2009-09-17 | Tamura Corp. | Driver circuit for a piezoelectric transformer |
| JP2010213414A (en)* | 2009-03-09 | 2010-09-24 | Seiko Epson Corp | Power transmission control device, power transmission device, power receiving control device, power receiving device, electronic apparatus, and non-contact power transmission system |
| JP2012135189A (en)* | 2010-12-01 | 2012-07-12 | Daihen Corp | Power supply unit and arc processing power supply unit |
| JP2013110857A (en)* | 2011-11-21 | 2013-06-06 | Daihen Corp | Power supply unit, and arc machining power supply unit |
| US8461723B2 (en) | 2008-12-12 | 2013-06-11 | Toko, Inc. | Non-contact electric power transmission circuit |
| JP2017046585A (en)* | 2003-02-04 | 2017-03-02 | アクセス ビジネス グループ インターナショナル リミテッド ライアビリティ カンパニー | Adaptive inductive power supply with communication means |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100897508B1 (en)* | 2002-11-20 | 2009-05-15 | 삼성전자주식회사 | Lamp driving device, backlight assembly and liquid crystal display device having same |
| JP3954481B2 (en)* | 2002-11-29 | 2007-08-08 | ローム株式会社 | DC-AC converter and its controller IC |
| US6683422B1 (en)* | 2003-01-29 | 2004-01-27 | Monolithic Power Systems, Inc. | Full wave sense amplifier and discharge lamp inverter incorporating the same |
| JP2005340023A (en)* | 2004-05-27 | 2005-12-08 | Mitsumi Electric Co Ltd | Cold cathode fluorescent tube driving circuit |
| KR101029428B1 (en)* | 2004-06-30 | 2011-04-14 | 엘지디스플레이 주식회사 | Lamp driving device of liquid crystal display |
| US7368880B2 (en)* | 2004-07-19 | 2008-05-06 | Intersil Americas Inc. | Phase shift modulation-based control of amplitude of AC voltage output produced by double-ended DC-AC converter circuitry for powering high voltage load such as cold cathode fluorescent lamp |
| US7126289B2 (en)* | 2004-08-20 | 2006-10-24 | O2 Micro Inc | Protection for external electrode fluorescent lamp system |
| CN100433528C (en)* | 2004-11-17 | 2008-11-12 | 硕颉科技股份有限公司 | Frequency control type commutation circuit with adjustable pulse width and control method thereof |
| CN100463350C (en)* | 2004-11-24 | 2009-02-18 | 新巨企业股份有限公司 | Pulsating direct current inverter control circuit |
| CN1856201B (en)* | 2005-04-26 | 2011-09-28 | 美国芯源系统股份有限公司 | HF power device for driving discharge lamp and frequency setting method thereof |
| US7423384B2 (en)* | 2005-11-08 | 2008-09-09 | Monolithic Power Systems, Inc. | Lamp voltage feedback system and method for open lamp protection and shorted lamp protection |
| US7394203B2 (en)* | 2005-12-15 | 2008-07-01 | Monolithic Power Systems, Inc. | Method and system for open lamp protection |
| CN101373210B (en)* | 2007-08-23 | 2011-07-20 | 台达电子工业股份有限公司 | Measuring device for loss of magnetic components |
| CN101711082B (en)* | 2009-07-21 | 2013-04-03 | 海洋王照明科技股份有限公司 | Electronic ballast circuit and fluorescent lamp device |
| EP4254802A4 (en)* | 2020-12-28 | 2024-01-17 | Suteng Innovation Technology Co., Ltd | Laser receiving circuit and laser radar |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004222489A (en)* | 2002-12-25 | 2004-08-05 | Rohm Co Ltd | Parallel operating system of ac-dc converter and its controller ic |
| WO2004068914A1 (en)* | 2003-01-29 | 2004-08-12 | Sanken Electric Co., Ltd. | Discharge tube operation device |
| US7564197B2 (en) | 2003-01-29 | 2009-07-21 | Sanken Electric Co., Ltd. | Discharge tube operation device |
| JP2017046585A (en)* | 2003-02-04 | 2017-03-02 | アクセス ビジネス グループ インターナショナル リミテッド ライアビリティ カンパニー | Adaptive inductive power supply with communication means |
| WO2005071825A1 (en)* | 2004-01-27 | 2005-08-04 | Rohm Co., Ltd. | Dc/ac converting apparatus, controller ic thereof, and electronic device using that dc/ac converting apparatus |
| US7599202B2 (en) | 2004-01-27 | 2009-10-06 | Rohm Co., Ltd. | DC-AC converter with feedback signal control circuit utilizing power supply voltage, controller IC therefor, and electronic apparatus utilizing the DC-AC converter |
| JP2005229794A (en)* | 2004-02-12 | 2005-08-25 | Dell Products Lp | Frequency feedforward for constant light output of backlight inverter |
| US7466566B2 (en) | 2004-03-05 | 2008-12-16 | Rohm Co., Ltd. | DC-AC converter, controller IC therefor, and electronic apparatus utilizing such DC-AC converter |
| JP4675319B2 (en)* | 2004-03-05 | 2011-04-20 | ローム株式会社 | DC-AC converter, its controller IC, and electronic equipment using the DC-AC converter |
| JPWO2005086336A1 (en)* | 2004-03-05 | 2008-01-24 | ローム株式会社 | DC-AC converter, its controller IC, and electronic equipment using the DC-AC converter |
| US7397198B2 (en) | 2004-05-13 | 2008-07-08 | Sony Corporation | Fluorescent lamp driver and liquid crystal display apparatus |
| US7453216B2 (en) | 2004-11-01 | 2008-11-18 | Chen Hong-Gei | Current resonance type inverter circuit and power controlling method |
| EP1653786A2 (en) | 2004-11-01 | 2006-05-03 | Masakazu Ushijima | Current resonance type inverter circuit and power controlling method |
| US7541749B2 (en) | 2005-01-12 | 2009-06-02 | Masakazu Ushijima | Current-mode resonant inverter circuit for discharge lamp |
| EP1684555A2 (en) | 2005-01-12 | 2006-07-26 | Masakazu Ushijima | Current-mode resonant inverter circuit |
| US7548028B2 (en) | 2005-01-12 | 2009-06-16 | Hong-Fei CHEN | Current-mode resonant inverter circuit |
| JP2006302628A (en)* | 2005-04-20 | 2006-11-02 | Sumida Corporation | Load abnormality protection circuit and discharge lamp driving device |
| DE112007002621T5 (en) | 2006-11-07 | 2009-09-17 | Tamura Corp. | Driver circuit for a piezoelectric transformer |
| US8461723B2 (en) | 2008-12-12 | 2013-06-11 | Toko, Inc. | Non-contact electric power transmission circuit |
| JP2010213414A (en)* | 2009-03-09 | 2010-09-24 | Seiko Epson Corp | Power transmission control device, power transmission device, power receiving control device, power receiving device, electronic apparatus, and non-contact power transmission system |
| JP2012135189A (en)* | 2010-12-01 | 2012-07-12 | Daihen Corp | Power supply unit and arc processing power supply unit |
| JP2013110857A (en)* | 2011-11-21 | 2013-06-06 | Daihen Corp | Power supply unit, and arc machining power supply unit |
| Publication number | Publication date |
|---|---|
| CN1368789A (en) | 2002-09-11 |
| Publication | Publication Date | Title |
|---|---|---|
| JP2002233158A (en) | High-efficiency adaptive dc-to-ac converter | |
| US6804129B2 (en) | High-efficiency adaptive DC/AC converter | |
| US6259615B1 (en) | High-efficiency adaptive DC/AC converter | |
| US7394209B2 (en) | Liquid crystal display system with lamp feedback | |
| US7515446B2 (en) | High-efficiency adaptive DC/AC converter | |
| US6559606B1 (en) | Lamp driving topology | |
| US7045966B2 (en) | Resonant inverter including feed back circuit having phase compensator and controller | |
| RU2390977C2 (en) | Device and method of operating gas-discharge lamps | |
| JP4546498B2 (en) | Mixed mode DC / AC inverter | |
| US6448720B1 (en) | Circuit for driving an HID lamp | |
| JP4083126B2 (en) | Fixed operating frequency inverter for cold cathode fluorescent lamps with firing frequency adjusted by voltage-current phase relationship | |
| EP2286639A1 (en) | Multi-lamps instant start electronic ballast | |
| KR100771063B1 (en) | Discharge lamp lighting circuit | |
| EP1615480B1 (en) | Resonant inverter including feed back circuit with source of variable bias current | |
| US7095183B2 (en) | Control system for a resonant inverter with a self-oscillating driver | |
| KR20050025645A (en) | Driver for a gas discharge lamp | |
| KR20070024406A (en) | Discharge Lamp Hybrid Control | |
| CN100556226C (en) | High-effiicent adaptive DC/AC converter | |
| KR20020060842A (en) | High efficiency adaptive dc/ac converter | |
| HK1077881B (en) | Liquid crystal display system with lamp feedback | |
| JP2006004918A (en) | Liquid crystal display system with lamp feedback | |
| JPH10228986A (en) | Discharge lamp lighting device | |
| JPH02172193A (en) | Load control device |
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal | Free format text:JAPANESE INTERMEDIATE CODE: A131 Effective date:20041102 | |
| A601 | Written request for extension of time | Free format text:JAPANESE INTERMEDIATE CODE: A601 Effective date:20050128 | |
| A602 | Written permission of extension of time | Free format text:JAPANESE INTERMEDIATE CODE: A602 Effective date:20050202 | |
| A02 | Decision of refusal | Free format text:JAPANESE INTERMEDIATE CODE: A02 Effective date:20050524 |