【０００１】[0001]
【発明の属する技術分野】本発明は、電力増幅段をスイ
ッチング制御するようにした場合に適用して好適なＤ級
増幅器で構成されたデジタルパワーアンプに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital power amplifier constituted by a class D amplifier which is suitably applied to a case where switching control of a power amplification stage is performed.
【０００２】[0002]
【従来の技術】従来、一般に、Ｄ級増幅（class D ampl
ification ）と呼称される信号増幅器が、特に可聴周波
数（audio frequency ）帯域の信号の信号増幅器の一形
態として知られている。このＤ級増幅器の典型的な例と
しては、図２Ａ、Ｂ及びＣに示した如く可聴周波数帯域
信号Ｓ１をコンパレータで構成されたＰＷＭアンプ（pu
lse width modulation amplifier）１の第１の信号入力
端子１Ａに供給し、この可聴周波数帯域信号Ｓ１よりも
十分高い周波数の三角波形キャリヤー信号Ｓ２を第２の
信号入力端子１Ｂに供給し、これら可聴周波数帯域信号
Ｓ１と三角波形のキャリヤー信号Ｓ２をＰＷＭアンプ１
を介して比較し、この可聴周波数帯域信号Ｓ１をＰＷＭ
信号Ｓ３に変換し、このＰＷＭ信号Ｓ３で電力増幅段を
構成する電力スイッチング素子２をスイッチングして電
源Ｖｃｃから得た電力出力信号Ｓ４を、可聴周波数帯域
外の高域周波数成分をカットする特性を有するパワーＬ
ＰＦ（low pass filter ）部３を介して得た可聴周波数
帯域の電力の信号Ｓ５を、負荷４、この例では音響信号
再生用のスピーカに供給して、音響信号として再生され
るように構成された信号増幅器が知られている。2. Description of the Related Art Conventionally, generally, class D amplification (class D ampl
2. Description of the Related Art A signal amplifier called a signal amplifier is known as a form of a signal amplifier for a signal in an audio frequency band. As a typical example of the class D amplifier, as shown in FIGS. 2A, 2B, and 2C, the audible frequency band signal S1 is converted into a PWM amplifier (pu
1) to a first signal input terminal 1A of the amplifier 1, and a triangular waveform carrier signal S2 having a frequency sufficiently higher than the audible frequency band signal S1 to a second signal input terminal 1B. The band signal S1 and the carrier signal S2 having a triangular waveform are converted to a PWM amplifier 1
, And compares the audible frequency band signal S1 with PWM.
The signal S3 is converted into a signal S3, and the power output element S4 obtained from the power supply Vcc by switching the power switching element 2 constituting the power amplification stage with the PWM signal S3 is cut into a high frequency component outside the audible frequency band. Power L
A power signal S5 in the audible frequency band obtained through a PF (low pass filter) unit 3 is supplied to a load 4, in this example, a speaker for reproducing an audio signal, and is reproduced as an audio signal. Known signal amplifiers are known.
【０００３】よってこの例においては、電力増幅段が上
述の如くスイッチング動作をするＤ級増幅であるため、
高効率な増幅器を構成することのできる利点がある。ま
たこの例においては、入力信号に無関係に、この可聴周
波数帯域信号Ｓ１の信号レベルがゼロレベルに絞り込ま
れる、所謂ミューディングモードの場合等でも、電力ス
イッチング素子２のスイッチング動作を継続させた状態
に保たれるようにしている。この理由は、可聴周波数帯
域信号Ｓ１の信号レベルが絞り込まれた状態で、このミ
ューディングモードが解除されて信号レベルが立ち上っ
た場合等に、ポップノイズ（所謂「ぼつ音」）が生じな
いようにするためである。Therefore, in this example, since the power amplifying stage is a class D amplifying which performs the switching operation as described above,
There is an advantage that a highly efficient amplifier can be configured. Further, in this example, regardless of the input signal, the signal level of the audible frequency band signal S1 is narrowed down to a zero level, that is, in a so-called muding mode or the like, the switching operation of the power switching element 2 is continued. To be kept. The reason for this is that pop noise (so-called “buzz”) is not generated when the signal level of the audible frequency band signal S1 is narrowed and the signal level rises after the muding mode is released. To do that.
【０００４】そしてこの可聴周波数帯域信号Ｓ１の信号
レベルが絞り込まれた状態では、三角波形のキャリヤー
信号Ｓ２の繰り返し周期で、デューティサイクル（duty
cycle）５０％一定の状態のＰＷＭ信号Ｓ３をＰＷＭア
ンプ１で生成し、このデューティサイクル５０％一定の
ＰＷＭ信号Ｓ３で電力スイッチング素子２がスイッチン
グされる状態が維持されるようにし、この電力スイッチ
ング素子２から出力される、キャリヤー信号Ｓ２の繰り
返し周期を有しかつデューティサイクル５０％一定のＰ
ＷＭ信号Ｓ３がパワーＬＰＦ部３で遮断され、負荷４に
供給されない状態が維持されるようにしている。When the signal level of the audible frequency band signal S1 is narrowed down, the duty cycle (duty cycle) is determined by the repetition period of the carrier signal S2 having a triangular waveform.
cycle) A PWM signal S3 in a 50% constant state is generated by the PWM amplifier 1, and a state in which the power switching element 2 is switched by the PWM signal S3 in a 50% constant duty cycle is maintained. 2 having a repetition period of the carrier signal S2 and a constant 50% duty cycle.
The state in which the WM signal S3 is cut off by the power LPF unit 3 and is not supplied to the load 4 is maintained.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、上述し
たような先行技術にかかるＤ級増幅器１においては、電
力スイッチング素子２としてパワートランジスタあるい
はパワーＦＥＴ（fieldeffect transistor ）素子を使
用しているが、これらスイッチング素子の立ちあがり時
間（rise time ）及び立ちさがり時間（fall time ）が
ゼロではないため、これらの時間においてこれらスイッ
チング素子が発熱し、このミューティング（muting）モ
ードの期間中無駄な電力を消費するという課題があっ
た。However, in the class D amplifier 1 according to the prior art as described above, a power transistor or a power FET (field effect transistor) element is used as the power switching element 2; Since the rise time and fall time of the elements are not zero, these switching elements generate heat during these times, consuming wasteful power during this muting mode. There were challenges.
【０００６】更に、上述したような先行技術にかかるＤ
級増幅器１においては、電力スイッチング素子２でスイ
ッチングされたスイッチング電流をパワーＬＰＦ部３を
介して音響信号再生用のスピーカという低インピーダン
スの負荷４に供給しているため、このパワーＬＰＦ部３
には、チョークコイルと大容量のコンデンサを組み合わ
せて構成した、所謂ＬＣ型パワーＬＰＦ部が使用されて
いる。したがってこのミューティングモードの期間中或
いはこの期間外を問わず、この負荷４側が短絡した場合
あるいはＬＣ型パワーＬＰＦ部が接地された場合では、
電源Ｖｃｃ側から電力スイッチング素子２に短絡電流が
流れ、電力スイッチング素子２に何等かのトラブルが発
生する可能性があるという課題があった。Further, the D according to the prior art as described above
In the class amplifier 1, the switching current switched by the power switching element 2 is supplied to the low-impedance load 4, which is a speaker for reproducing an audio signal, through the power LPF section 3.
Uses a so-called LC-type power LPF unit configured by combining a choke coil and a large-capacity capacitor. Therefore, whether the load 4 is short-circuited or the LC-type power LPF is grounded during or outside this muting mode,
There is a problem in that a short-circuit current flows from the power supply Vcc side to the power switching element 2 and some trouble may occur in the power switching element 2.
【０００７】本発明はかかる従来の課題に鑑みてなされ
たものであり、このミューティングモードの期間中の電
力スイッチング素子の動作により無駄な電力が消費され
るという課題を解決することを目的としている。The present invention has been made in view of such a conventional problem, and has as its object to solve the problem that useless power is consumed by the operation of the power switching element during the muting mode. .
【０００８】また本発明は、電力スイッチング素子の動
作中に過大電流が流れた場合、或いはこの電力スイッチ
ング素子の温度が許容温度範囲を越えた場合に、何等か
のトラブルが発生する可能性があるという課題を解決す
ることを目的としている。Further, in the present invention, when an excessive current flows during the operation of the power switching element, or when the temperature of the power switching element exceeds an allowable temperature range, some trouble may occur. It is intended to solve such a problem.
【０００９】[0009]
【課題を解決するための手段】上述したような課題等を
解決し、上記目的を達成するために、本発明の請求項１
記載のデジタルパワーアンプは、スイッチング制御信号
発生器と、電力スイッチング部よりなり、このスイッチ
ング制御信号発生器に入力された可聴周波数帯域デジタ
ル信号に応じて生成されたスイッチング制御信号に基づ
き、この電力スイッチング部をスイッチング制御すると
共に、このスイッチング制御信号発生器にミューティン
グ信号が入力された状態においては、この可聴周波数帯
域デジタル信号の有無にかかわらずこの電力スイッチン
グ部のスイッチング動作を停止させることができるよう
に構成したことを特徴としている。Means for Solving the Problems In order to solve the above-mentioned problems and the like and to achieve the above-mentioned object, a first aspect of the present invention is described.
The described digital power amplifier includes a switching control signal generator and a power switching unit, and the power switching is performed based on a switching control signal generated in accordance with an audio frequency band digital signal input to the switching control signal generator. The switching operation of the power switching unit is controlled, and when the muting signal is input to the switching control signal generator, the switching operation of the power switching unit can be stopped regardless of the presence or absence of the audible frequency band digital signal. It is characterized by having been constituted.
【００１０】本発明の請求項２記載のデジタルパワーア
ンプはスイッチング制御信号発生器と、電力スイッチン
グ部と、このデジタルパワーアンプの異常を検出する検
出手段よりなり、このスイッチング制御信号発生器に入
力された可聴周波数帯域デジタル信号に応じて生成され
たスイッチング制御信号に基づき、この電力スイッチン
グ部をスイッチング制御すると共に、この検出手段によ
り電力スイッチング部の異常が検出されたときには、こ
の可聴周波数帯域デジタル信号の有無にかかわらず、こ
の検出状態に応じてこのスイッチング制御信号発生器を
介して電力スイッチング部のスイッチング動作を停止さ
せることができるようにしたことを特徴としている。A digital power amplifier according to a second aspect of the present invention comprises a switching control signal generator, a power switching section, and a detecting means for detecting an abnormality of the digital power amplifier. The digital power amplifier is inputted to the switching control signal generator. Based on the switching control signal generated in accordance with the audio frequency band digital signal, the power switching unit is subjected to switching control, and when an abnormality of the power switching unit is detected by the detection unit, the power frequency of the audio frequency band digital signal is reduced. Regardless of the presence or absence, the switching operation of the power switching unit can be stopped via the switching control signal generator according to the detection state.
【００１１】上述のように構成したことにより、本発明
の請求項１記載のデジタルパワーアンプでは、この可聴
周波数帯域デジタル信号の有無にかかわらず、ミューテ
ィング信号が入力された状態においては、このデジタル
パワーアンプの消費電力が低減される。With the above-described configuration, in the digital power amplifier according to the first aspect of the present invention, regardless of the presence or absence of the audible frequency band digital signal, the digital power amplifier receives the digital signal in a state where the muting signal is input. The power consumption of the power amplifier is reduced.
【００１２】本発明の請求項２記載のデジタルパワーア
ンプでは、このスイッチング制御信号の有無にかかわら
ず、電力スイッチング部のスイッチング動作を停止させ
ることができるので、この電力スイッチング部を確実に
保護することができる。In the digital power amplifier according to the second aspect of the present invention, the switching operation of the power switching unit can be stopped regardless of the presence or absence of the switching control signal, so that the power switching unit can be reliably protected. Can be.
【００１３】[0013]
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。なお以下の説明においては、アナ
ログ信号を標本化・量子化し、この量子化された信号を
符号化して得られたＰＣＭ（pulse code modulation ）
信号をデジタル信号と称し、このようにしてアナログ信
号をＰＣＭ信号化することをデジタル信号化と称するも
のとする。Embodiments of the present invention will be described below with reference to the drawings. In the following description, a PCM (pulse code modulation) obtained by sampling and quantizing an analog signal and encoding the quantized signal is obtained.
A signal is referred to as a digital signal, and converting an analog signal into a PCM signal in this manner is referred to as digital signal conversion.
【００１４】図１を参照しながら本発明にかかるデジタ
ルパワーアンプの実施の形態の一例について説明する。An embodiment of a digital power amplifier according to the present invention will be described with reference to FIG.
【００１５】図１Ａは、デジタルパワーアンプの一具体
例としてＤ級増幅器の一例を示した回路ブロック図で、
図１Ａにおいて１０はデジタルパワーアンプを構成する
Ｄ級増幅器の要部を示し、Ｄ級増幅器１０はスイッチン
グ制御信号発生器１１、電力スイッチング部１２、パワ
ーＬＰＦ部１３及び電力スイッチング部１２の負荷とな
る音響スピーカ部１４で構成されている。この電力スイ
ッチング部１２は、２個のＰチャンネルタイプパワーＭ
ＯＳＦＥＴ素子１２Ａ、１２Ｂをカスケード（cascade
）接続して構成され、パワーＬＰＦ部１３は図２に示
したパワーＬＰＦ部３と同じくＬＣ型パワーＬＰＦ部で
構成されている。FIG. 1A is a circuit block diagram showing an example of a class D amplifier as a specific example of a digital power amplifier.
In FIG. 1A, reference numeral 10 denotes a main part of a class D amplifier constituting a digital power amplifier. The class D amplifier 10 becomes a load of a switching control signal generator 11, a power switching unit 12, a power LPF unit 13, and a power switching unit 12. It is composed of an acoustic speaker unit 14. The power switching unit 12 has two P-channel type power M
Cascade OSFET elements 12A and 12B
2), and the power LPF 13 is composed of an LC-type power LPF as in the case of the power LPF 3 shown in FIG.
【００１６】ＮチャンネルタイプパワーＭＯＳＦＥＴ素
子１２Ａのソース側とＮチャンネルタイプパワーＭＯＳ
ＦＥＴ素子１２Ｂのドレイン側の接続中点がパワーＬＰ
Ｆ部１３の入力端１３Ａに接続され、このパワーＬＰＦ
部１３の出力端１３Ｂが音響スピーカ部１４の信号入力
の一端側に接続され、この音響スピーカ部１４の信号入
力の他端側が接地されている。そしてパワーＬＰＦ部１
３を構成しているチョークコイル１３Ｃの一端側が入力
端１３Ａに接続され、このチョークコイル１３Ｃの他端
側がパワーＬＰＦ部１３を構成しているコンデンサ素子
１３Ｄの一端側に接続され、このコンデンサ素子１３Ｄ
の他端が接地され、チョークコイル１３Ｃとコンデンサ
素子１３Ｄの接続中点がパワーＬＰＦ部１３の出力端１
３Ｂに接続されている。The source side of the N-channel type power MOSFET device 12A and the N-channel type power MOS
The connection point on the drain side of the FET element 12B is the power LP.
The power LPF is connected to the input terminal 13A of the F section 13.
The output terminal 13B of the unit 13 is connected to one end of the signal input of the acoustic speaker unit 14, and the other end of the signal input of the acoustic speaker unit 14 is grounded. And power LPF unit 1
3 is connected to the input terminal 13A, and the other end of the choke coil 13C is connected to one end of the capacitor element 13D forming the power LPF section 13.
Of the power LPF unit 13 is grounded, and the middle point of connection between the choke coil 13C and the capacitor element 13D is the output terminal 1 of the power LPF unit 13.
3B.
【００１７】次にこのスイッチング制御信号発生器１１
の一例を図１Ｂに示して詳細に説明する。Next, the switching control signal generator 11
An example will be described in detail with reference to FIG. 1B.
【００１８】スイッチング制御信号発生器１１はオーバ
ーサンプリングフィルタ１６、ΔΣ型変調器１７、イン
バータ１８及び信号ホールド部１９で構成されている。
そして入力端子１５がオーバーサンプリングフィルタ
（以下の説明ではＯＳＦと称する）１６の入力側に接続
され、このＯＳＦ１６の出力側がΔΣ変調器１７の入力
側に接続され、このΔΣ変調器１７の出力側がインバー
タ１８の入力側及び信号ホールド部１９の第１の信号入
力側１９Ａに接続され、このインバータ１８の出力側が
このホールド部１９の第２の信号入力側１９Ｂに接続さ
れ、ミューティング信号入力端子１１Ｄがこのホールド
部１９の第３の信号入力側１９Ｃに接続されている。The switching control signal generator 11 comprises an oversampling filter 16, a ΔΣ modulator 17, an inverter 18, and a signal hold unit 19.
An input terminal 15 is connected to an input side of an oversampling filter (hereinafter referred to as OSF) 16, an output side of the OSF 16 is connected to an input side of a ΔΣ modulator 17, and an output side of the ΔΣ modulator 17 is connected to an inverter. 18 is connected to the first signal input side 19A of the signal holding section 19, the output side of the inverter 18 is connected to the second signal input side 19B of the holding section 19, and the muting signal input terminal 11D is connected to the input side. The holding section 19 is connected to the third signal input side 19C.
【００１９】そしてこのホールド部１９の第１の出力端
１９Ｄが第１の出力端１１Ｂに接続され、第２の出力端
１９Ｅが第２の出力端１１Ｃに接続されている。The first output terminal 19D of the hold unit 19 is connected to the first output terminal 11B, and the second output terminal 19E is connected to the second output terminal 11C.
【００２０】次にこのΔΣ型変調器１７の一例を図１Ｃ
に示して詳細に説明する。Next, an example of the ΔΣ modulator 17 is shown in FIG.
And will be described in detail.
【００２１】図１ＣはこのΔΣ型変調器の要部の構成を
示したブロック図で、ΔΣ型変調器１７は信号入力端２
１、信号加算器２３、信号積分器２４、１ビット符号化
を行う量子化器２５、１サンプルディレイ２６及び信号
出力端２７を有して構成されている。またこのΔΣ型変
調器１７全体の動作は、クロック信号の入力端２８に入
力されるクロック信号Ｓ６に同期して実行される。FIG. 1C is a block diagram showing a configuration of a main part of the ΔΣ modulator, and the ΔΣ modulator 17 has a signal input terminal 2.
1, a signal adder 23, a signal integrator 24, a quantizer 25 for performing 1-bit encoding, a sample delay 26, and a signal output terminal 27. The entire operation of the ΔΣ modulator 17 is executed in synchronization with the clock signal S6 input to the input terminal 28 of the clock signal.
【００２２】つぎにこのΔΣ型変調器１７の動作につい
て説明する。なお信号入力端２１に入力されるオーバー
サンプルされたデジタル音声帯域信号Ｓ７（以下の説明
においては高速デジタル入力信号と称する）は、一例と
してアンチエリアシングフィルタ（anti-aliasing filt
er）により予め必要な周波数帯域に制限された音声帯域
信号である。Next, the operation of the ΔΣ modulator 17 will be described. The oversampled digital audio band signal S7 (hereinafter referred to as a high-speed digital input signal) input to the signal input terminal 21 is, for example, an anti-aliasing filter.
er) is a voice band signal that is previously restricted to a necessary frequency band.
【００２３】信号入力端２１に入力された高速デジタル
入力信号Ｓ７が信号加算器２３の正極性入力側に供給さ
れ、この信号加算器２３の負極性入力側に供給されるフ
イードバック信号Ｓ１１との差分値の信号Ｓ８が、この
信号加算器２３の出力側から信号積分器２４の入力側に
供給される。そしてこの信号積分器２４を介して信号Ｓ
８がクロック信号Ｓ６の周期に同期して積分され、信号
Ｓ９として信号積分器２４から出力され、１ビット符号
化を行う量子化器２５の入力側に供給される。The high-speed digital input signal S7 input to the signal input terminal 21 is supplied to the positive input side of the signal adder 23, and the difference from the feedback signal S11 supplied to the negative input side of the signal adder 23. The value signal S8 is supplied from the output side of the signal adder 23 to the input side of the signal integrator 24. The signal S is transmitted through the signal integrator 24.
8 is integrated in synchronization with the cycle of the clock signal S6, output from the signal integrator 24 as a signal S9, and supplied to the input side of a quantizer 25 that performs 1-bit encoding.
【００２４】そしてこの入力された信号Ｓ９が、量子化
器２５を介して四捨五入あるいは切り捨て処理されて１
ビットに丸められて、分解能が１ビットであるも高精度
の量子化・符号化が行われて得られた１ビットのパルス
密度変調状態のデジタル信号Ｓ１０が量子化器２５から
出力され、このデジタル信号Ｓ１０がディレイ２６の入
力側に供給され、このディレイ２６を介して１サンプル
遅れたフィードバック信号Ｓ１１が出力され、上述した
ごとく、このフィードバック信号Ｓ１１が信号加算器２
３の負極性入力側に供給され入力信号Ｓ７から減算され
る。Then, the input signal S9 is rounded or truncated through a quantizer 25 to obtain 1
A 1-bit digital signal S10 in a pulse density modulation state obtained by performing high-precision quantization and encoding with a resolution of 1 bit, which is rounded to one bit, is output from the quantizer 25. The signal S10 is supplied to the input side of the delay 26, and a feedback signal S11 delayed by one sample is output via the delay 26. As described above, the feedback signal S11 is
3 is supplied to the negative input side and is subtracted from the input signal S7.
【００２５】一方この１ビットのパルス密度変調状態の
デジタル信号Ｓ１０が信号出力端２７から出力される
か、あるいはこのデジタル信号Ｓ１０が必要に応じてPW
M （pulse width modulation）変調器を介してこの密度
変調状態がPWM 信号に変換されて信号出力端２７から出
力される。On the other hand, the 1-bit digital signal S10 in the pulse density modulation state is output from the signal output terminal 27, or the digital signal S10 is converted to a PW signal as required.
This density modulation state is converted to a PWM signal via an M (pulse width modulation) modulator and output from a signal output terminal 27.
【００２６】更に図１Ｃに示されている演算手順を詳細
に説明すると、量子化器２５の信号出力側から入力側に
ディレイ２６、信号加算器２３及び信号積分器２４を介
して信号負帰還ループが形成されていることにより、こ
の量子化器２５で上述した丸め誤さに起因して発生しこ
のデジタル信号Ｓ１０に混入した量子化ノイズが微分特
性を持つため、このデジタル信号Ｓ１０の低い周波数帯
域、すなわち音声信号帯域のＤレンジが広がる方向に改
善される。The operation procedure shown in FIG. 1C will be described in detail. The signal negative feedback loop is provided from the signal output side of the quantizer 25 to the input side via a delay 26, a signal adder 23 and a signal integrator 24. Is formed, the quantization noise generated in the quantizer 25 due to the rounding error described above and mixed into the digital signal S10 has a differential characteristic, so that the low frequency band of the digital signal S10 That is, it is improved in a direction in which the D range of the audio signal band is widened.
【００２７】このように量子化ノイズが排除されること
によりＤレンジが改善されるようにする技術は、ノイズ
シェーピング（noise shaping ）と呼称される。また図
１Ｃに示した例では一次帰還によるノイズシェーピング
の例を示したが、図１Ｃに示した例において、この一次
帰還によるノイズシェーピング以外に、２次、３次帰還
と帰還ループを増やすことによりノイズシェーピングを
おこなわせるようにしてこの改善効果をより高めるよう
にしても良いことは勿論である。The technique for improving the D range by eliminating the quantization noise in this manner is called noise shaping. In the example shown in FIG. 1C, an example of noise shaping by primary feedback is shown. However, in the example shown in FIG. Needless to say, noise shaping may be performed to further enhance the improvement effect.
【００２８】つぎに図１に示したデジタルパワーアンプ
の一具体例を示すＤ級増幅器の動作を説明する。Next, the operation of the class D amplifier, which is a specific example of the digital power amplifier shown in FIG. 1, will be described.
【００２９】入力端子１５に入力された可聴周波数帯域
デジタル信号Ｓ１ＤがΔΣ型変調器１７を介して１ビッ
トのパルス密度変調状態のデジタル信号Ｓ１０に変換さ
れ、この信号Ｓ１０が信号ホールド部１９の第１の信号
入力側１９Ａに入力され、一方この信号Ｓ１０がインバ
ータ１８を介して位相反転され、この位相反転されたパ
ルス密度変調信号Ｓ１０Ａが信号ホールド部１９の第２
の信号入力側１９Ｂに入力される。The audible frequency band digital signal S1D input to the input terminal 15 is converted into a 1-bit digital signal S10 in a pulse density modulation state through a ΔΣ modulator 17, and this signal S10 is 1 is input to the signal input side 19A, while the signal S10 is phase-inverted via the inverter 18 and the phase-inverted pulse density modulation signal S10A is
To the signal input side 19B.
【００３０】なおデジタル信号Ｓ１０の代わりに、上述
したＰＷＭ信号が第１の信号入力側１９Ａに入力される
とともに、インバータ１８を介して位相反転され、この
位相反転されたこのＰＷＭ信号が信号ホールド部１９の
第２の信号入力側１９Ｂに入力されるようにしてもよ
い。しかしながらこのＰＷＭ信号基づく動作はデジタル
信号Ｓ１０に基づく動作と同じになるため、説明を省略
する。Instead of the digital signal S10, the above-mentioned PWM signal is input to the first signal input side 19A, the phase is inverted via the inverter 18, and the phase-inverted PWM signal is stored in the signal holding unit. It may be configured to be input to the second signal input side 19B of 19. However, since the operation based on the PWM signal is the same as the operation based on the digital signal S10, the description is omitted.
【００３１】そしてミューティング信号入力端子１１Ｄ
に、Ｄ級増幅器１０の外部からミューティング信号が入
力されない状態においては、これらデジタル信号信号Ｓ
１０及びＳ１０Ａの夫々が信号ホールド部１９を通過し
て、このデジタル信号Ｓ１０が第１のスイッチング信号
Ｓ１２として電力スイッチング部１２側のパワーＭＯＳ
ＦＥＴ素子１２Ａのゲートに供給され、Ｓ１０を位相反
転したデジタル信号Ｓ１０Ａが第２のスイッチング信号
Ｓ１３としてパワーＭＯＳＦＥＴ素子１２Ｂのゲートに
供給される。The muting signal input terminal 11D
In the state where no muting signal is input from outside the class D amplifier 10, these digital signal signals S
10 and S10A pass through the signal holding unit 19, and this digital signal S10 is used as the first switching signal S12 in the power MOS on the power switching unit 12 side.
The digital signal S10A which is supplied to the gate of the FET element 12A and whose phase is inverted from that of S10 is supplied to the gate of the power MOSFET element 12B as the second switching signal S13.
【００３２】したがってパワーＭＯＳＦＥＴ素子１２Ａ
がオン状態のときには、パワーＭＯＳＦＥＴ素子１２Ｂ
がオフ状態になるように、パワーＭＯＳＦＥＴ素子１２
Ａがこの第１のスイッチング信号Ｓ１２によりオン及び
オフ状態にスイッチングされ、パワーＭＯＳＦＥＴ素子
１２Ｂが第２のスイッチング信号Ｓ１３によりオン及び
オフ状態にスイッチングされ、パルス密度変調信号Ｓ１
０の１ビットのパルス密度変調状態に応じて相補的にス
イッチングされる。Therefore, power MOSFET element 12A
Is turned on, the power MOSFET element 12B
So that the power MOSFET element 12 is turned off.
A is switched on and off by the first switching signal S12, the power MOSFET element 12B is switched on and off by the second switching signal S13, and the pulse density modulation signal S1
Complementary switching is performed according to the pulse density modulation state of one bit of 0.
【００３３】そしてこの相補的なスイッチング動作に基
づきスイッチングされた状態の電力が、パワーＭＯＳＦ
ＥＴ素子１２Ａのソース側とパワーＭＯＳＦＥＴ素子１
２Ｂのドレイン側の接続中点から、パワーＬＰＦ部１３
の入力端１３Ａに供給され、パワーＬＰＦ部１３を介し
て可聴周波数帯域電力が抽出され、パワーＬＰＦ部１３
の出力端１３Ｂ及び接地側の間から、この可聴周波数帯
域電力が音響スピーカ部１４に供給され、音響信号に変
換される。The power in the state switched based on the complementary switching operation is the power MOSF
Source side of ET element 12A and power MOSFET element 1
From the connection midpoint on the drain side of 2B, the power LPF 13
Of the audible frequency band is extracted through the power LPF unit 13 and the power LPF unit 13A.
This audible frequency band power is supplied to the acoustic speaker unit 14 from between the output terminal 13B and the ground side, and is converted into an acoustic signal.
【００３４】一方ミューティング信号入力端子１１Ｄ
に、ミューティング信号がＤ級増幅器１０の外部から入
力されかつこの入力状態が維持されている期間において
は、パルス密度変調信号Ｓ１０及びＳ１０Ａの有無にか
かわらず、信号ホールド部１９において第１の出力端１
９Ｄから出力される第１のスイッチング信号Ｓ１２がロ
ーレベルの状態に維持され、第２の出力端１９Ｅから出
力される第２のスイッチング信号Ｓ１３はハイレベルの
状態に維持される状態になされる。On the other hand, a muting signal input terminal 11D
During the period in which the muting signal is input from outside the class D amplifier 10 and this input state is maintained, the first output signal is output from the signal holding unit 19 regardless of the presence or absence of the pulse density modulation signals S10 and S10A. Edge 1
The first switching signal S12 output from 9D is maintained at a low level, and the second switching signal S13 output from the second output terminal 19E is maintained at a high level.
【００３５】したがってこの状態においては、可聴周波
数帯域デジタル信号Ｓ１Ｄがスイッチング制御信号発生
器１１の入力端１１Ａに供給されているか否かにかかわ
らず、このミューティング状態が維持されている期間に
おいては、パワーＭＯＳＦＥＴ素子１２Ａ、１２Ｂの双
方において無駄な電力が消費されるのを確実に防止する
ことができる。またパワーＬＰＦ部１３内の電流を接地
側に逃す経路が確保され、このパワーＬＰＦ部１３及び
その負荷である音響スピーカ部１４が瞬間的に流れる過
電流で破壊されるのを確実に防止することができる。さ
らにまたこのミューティング状態が維持されている期間
においては、パワーＭＯＳＦＥＴ素子１２Ａ、１２Ｂの
双方のスイッチング動作がおこなわれないので、更に不
要輻射を低減することができる。Therefore, in this state, irrespective of whether the audible frequency band digital signal S1D is supplied to the input terminal 11A of the switching control signal generator 11, during the period in which this muting state is maintained, It is possible to reliably prevent wasteful power from being consumed in both the power MOSFET elements 12A and 12B. Also, a path for releasing the current in the power LPF section 13 to the ground side is secured, and the power LPF section 13 and the acoustic speaker section 14 as a load thereof are reliably prevented from being destroyed by an instantaneous overcurrent flowing. Can be. Further, during the period in which the muting state is maintained, the switching operation of both the power MOSFET elements 12A and 12B is not performed, so that unnecessary radiation can be further reduced.
【００３６】なお本例においては、ΔΣ型変調器１７を
用いて、可聴周波数帯域信号のレベル変化に応じて生成
した１ビットのパルス密度変調信号に基づいてパワーＭ
ＯＳＦＥＴ素子１２Ａ、１２Ｂの双方に対してスイッチ
ング動作を行わせるようにした例を説明した。In this embodiment, the power M is controlled by using the ΔΣ modulator 17 based on the 1-bit pulse density modulation signal generated according to the level change of the audio frequency band signal.
The example in which the switching operation is performed for both the OSFET elements 12A and 12B has been described.
【００３７】しかしながら本例においては、図２に示し
たＰＷＭアンプを用いて可聴周波数帯域信号のレベル変
化をＰＷＭ信号に変換しこのＰＷＭ信号に応じてパワー
ＭＯＳＦＥＴ素子１２Ａ、１２Ｂの双方に対して相補的
にスイッチング動作を行わせるように構成してもよく、
パワーＭＯＳＦＥＴ素子１２Ａ、１２Ｂの双方に対し、
この可聴周波数帯域信号のレベル変化に応じたスイッチ
ング動作をおこなわせるために、その他の既知の手段・
方法を適用してもよいことは勿論である。However, in this embodiment, the level change of the audible frequency band signal is converted into a PWM signal by using the PWM amplifier shown in FIG. 2, and both power MOSFET elements 12A and 12B are complemented according to the PWM signal. May be configured to perform a switching operation
For both power MOSFET elements 12A and 12B,
In order to perform the switching operation according to the level change of the audible frequency band signal, other known means
Of course, the method may be applied.
【００３８】さらに本例においては、入力信号を可聴周
波数帯域信号としたが、この入力信号１５としてモータ
コントロール信号など他の入力信号であってもよいこと
は勿論である。但しこの場合には音響スピーカ部１４の
代わりにモータが負荷となることは勿論である。In this embodiment, the input signal is an audio frequency band signal. However, the input signal 15 may be another input signal such as a motor control signal. However, in this case, a motor is of course a load instead of the acoustic speaker section 14.
【００３９】つぎに図３を参照しながら図１と同一の部
分には同一符号を付与して詳細な説明を省略して本発明
のデジタルパワーアンプの他の実施の一例について説明
する。Next, another embodiment of the digital power amplifier according to the present invention will be described with reference to FIG.
【００４０】図３は、デジタルパワーアンプの一具体例
としてＤ級増幅器の一例を示した回路ブロック図で、図
３に示したＤ級増幅器の構成において、図１に示したＤ
級増幅器の構成と異なる点は、電力スイッチング部１２
の異常を検出するための異常検出手段３１及びオアゲー
ト（OR gate ）部３２を設け、この異常検出手段３１
で、電力スイッチング部１２に異常が発生したことが検
出されたことを示す信号Ｓ１４及びミューティング信号
入力端子１１Ｄに入力されるミューティング信号がこの
オアゲート部３２に入力され、このオアゲート３２のゲ
ート出力側から信号ホールド部１９の第３の信号入力側
１９Ｃに、これら信号の何れか一方または双方が入力さ
れるように構成されている点である。FIG. 3 is a circuit block diagram showing an example of a class D amplifier as a specific example of the digital power amplifier. In the configuration of the class D amplifier shown in FIG. 3, the circuit shown in FIG.
The difference from the configuration of the class amplifier is that the power switching unit 12
An abnormality detecting means 31 for detecting an abnormality of the vehicle and an OR gate (OR gate) section 32 are provided.
The signal S14 indicating that an abnormality has occurred in the power switching unit 12 and the muting signal input to the muting signal input terminal 11D are input to the OR gate unit 32, and the gate output of the OR gate 32 is output. The configuration is such that one or both of these signals are input to the third signal input side 19C of the signal hold unit 19 from the side.
【００４１】そして電力スイッチング部１２の異常が検
出されたときには、オアゲート３２を介して、スイッチ
ング制御信号発生器１１側に設けられた信号ホールド部
１９の第３の信号入力側１９Ｃにこの信号Ｓ１４が供給
される。そしてこの信号Ｓ１４が供給される状態が維持
されている期間においては、パルス密度変調信号Ｓ１０
及びＳ１０Ａの有無にかかわらず、信号ホールド部１９
において第１の出力端１９Ｄから出力される第１のスイ
ッチング信号Ｓ１２がローレベルの状態に維持され、第
２の出力端１９Ｅから出力される第２のスイッチング信
号Ｓ１３がハイレベルの状態に維持される状態になされ
る。When an abnormality of the power switching unit 12 is detected, the signal S14 is supplied via the OR gate 32 to the third signal input side 19C of the signal holding unit 19 provided on the switching control signal generator 11 side. Supplied. During the period in which the signal S14 is supplied, the pulse density modulation signal S10
And the signal hold unit 19 regardless of the presence or absence of S10A.
, The first switching signal S12 output from the first output terminal 19D is maintained at a low level, and the second switching signal S13 output from the second output terminal 19E is maintained at a high level. State.
【００４２】よって図３に示した例においては、異常検
出手段３１及びオアゲート３２によりこのような構成を
図１に示したＤ級増幅器１０の構成に付加したことによ
り、このミューティング状態が維持されている期間であ
るか否かにかかわらず、電力スイッチング部１２の異常
が発生したときには、パワーＭＯＳＦＥＴ素子１２Ａ、
１２Ｂが確実に保護され、またパワーＬＰＦ部１３内の
電流を接地側に逃す経路が確保され、このパワーＬＰＦ
部１３及びその負荷である音響スピーカ部１４が瞬間的
に流れる過電流から確実に保護されるようになすことが
できる。Therefore, in the example shown in FIG. 3, the muting state is maintained by adding such a structure to the structure of the class D amplifier 10 shown in FIG. 1 by the abnormality detecting means 31 and the OR gate 32. Irrespective of whether the power switching unit 12 is operating or not, the power MOSFET element 12A,
12B is reliably protected, and a path for releasing the current in the power LPF section 13 to the ground side is secured.
The section 13 and the acoustic speaker section 14 as a load thereof can be reliably protected from an overcurrent flowing instantaneously.
【００４３】なお電力スイッチング部１２に異常が発生
したことが検出されるようにする手段としては、電源Ｖ
ｃｃから電力スイッチング部１２に供給される電流量を
検出しこの電流量が予め規定されている値を超えたとき
に、この信号Ｓ１４が生成される手段をこの電力スイッ
チング部１２に設ける。あるいは電力スイッチング部１
２の発熱状態を検出し、この発熱量が予め規定されてい
る値を超えたときに、この信号Ｓ１４が生成される手段
をこの電力スイッチング部１２に設ける等、その他各種
の異常検出手段をこの電力スイッチング部１２に設ける
ことにより、この異常が発生したことを検出する目的を
達成するようにしてもよいことは勿論である。As means for detecting that an abnormality has occurred in the power switching section 12, a power supply V
A means for generating a signal S14 when the amount of current supplied from the cc to the power switching unit 12 is detected and the amount of current exceeds a predetermined value is provided in the power switching unit 12. Or power switching unit 1
2, when the heat generation amount exceeds a predetermined value, a means for generating the signal S14 is provided in the power switching unit 12, and various other abnormality detection means are provided. It is a matter of course that the purpose of detecting the occurrence of the abnormality may be achieved by providing the power switching unit 12.
【００４４】また図１及び図３に示した例においては、
電力スイッチング部１２の異常が検出されたときにはパ
ワーＭＯＳＦＥＴ素子１２Ａをオフ状態にすると共に、
パワーＭＯＳＦＥＴ素子１２Ｂをオンするようにした例
として説明したが、本例においては、ミューティング信
号入力端子１１Ｄにミューティング信号が入力されたと
きに、パワーＭＯＳＦＥＴ素子１２Ａ及び１２Ｂの双方
をオフ状態となるように制御するようにしてもよいこと
は勿論である。In the example shown in FIGS. 1 and 3,
When an abnormality of the power switching unit 12 is detected, the power MOSFET element 12A is turned off,
Although the power MOSFET element 12B has been described as being turned on, in this example, when a muting signal is input to the muting signal input terminal 11D, both the power MOSFET elements 12A and 12B are turned off. Of course, the control may be performed such that
【００４５】さらにまた図１及び図３に示した例におい
ては、電力スイッチング部１２に電力を供給する電源を
単電源で構成した例として説明した。しかしながら本例
においてはこの構成に限定されることなく、電力スイッ
チング部１２に電力を供給する電源を、＋Ｖｃｃを供給
する電源と−Ｖｃｃを供給する２電源方式で構成しても
よいことは勿論である。Further, in the examples shown in FIGS. 1 and 3, the power supply for supplying power to the power switching unit 12 has been described as a single power supply. However, the present embodiment is not limited to this configuration, and the power supply for supplying power to the power switching unit 12 may be of a two-power supply type for supplying + Vcc and -Vcc. is there.
【００４６】[0046]
【発明の効果】以上説明したように、本発明の請求項１
記載のデジタルパワーアンプによれば、スイッチング制
御信号に基づきスイッチング制御される電力スイッチン
グ部にミューティング信号が入力された状態において
は、このスイッチング制御信号の有無にかかわらず、電
力スイッチング部のスイッチング動作を停止させること
ができるので、このデジタルパワーアンプの消費電力を
十分低くおさえることができる。As described above, according to the first aspect of the present invention,
According to the digital power amplifier described above, in a state where the muting signal is input to the power switching unit that is switched based on the switching control signal, the switching operation of the power switching unit is performed regardless of the presence or absence of the switching control signal. Since the digital power amplifier can be stopped, the power consumption of the digital power amplifier can be sufficiently reduced.
【００４７】また本発明の請求項２記載のデジタルパワ
ーアンプによれば、スイッチング制御信号に基づきスイ
ッチング制御される電力スイッチング部の異常を示す信
号がハイレベルとされた状態においては、このスイッチ
ング制御信号の有無にかかわらず、電力スイッチング部
のスイッチング動作を停止させることができるので、こ
の電力スイッチング部を確実に保護することができる。According to the digital power amplifier of the second aspect of the present invention, when the signal indicating the abnormality of the power switching unit which is switched based on the switching control signal is at a high level, the switching control signal The switching operation of the power switching unit can be stopped regardless of the presence or absence of the power switching unit, and therefore, the power switching unit can be reliably protected.
【図１】本発明によるデジタルパワーアンプの実施の形
態の一例の説明に供する回路ブロック図である。FIG. 1 is a circuit block diagram for explaining an example of an embodiment of a digital power amplifier according to the present invention.
【図２】従来のＤ級増幅器の説明に供する回路ブロック
図である。FIG. 2 is a circuit block diagram for explaining a conventional class D amplifier.
【図３】本発明によるデジタルパワーアンプの実施の形
態のほかの一例の説明に供する回路ブロック図である。FIG. 3 is a circuit block diagram for explaining another example of the embodiment of the digital power amplifier according to the present invention;
１０………Ｄ級増幅器、１１………スイッチング制御信
号発生器、１１Ｄ………ミューティング信号入力端子、
１２………電力スイッチング部、１３………パワーＬＰ
Ｆ部、１４………音響スピーカ部、１７………ΔΣ型変
調器、Ｓ１Ｄ………可聴周波数帯域デジタル信号、Ｓ１
２………第１のスイッチング信号、Ｓ１３………第２の
スイッチング信号10 Class D amplifier, 11 Switching control signal generator, 11D Muting signal input terminal,
12 Power switching unit 13 Power LP
F section, 14 acoustic speaker section, 17 ΔΣ modulator, S1D audible frequency band digital signal, S1
2... First switching signal, S13... Second switching signal
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J069 AA02 AA24 AA26 AA41 AA54 AA66 AC01 CA36 CA56 FA18 HA10 HA29 HA33 HA39 KA00 KA04 KA17 KA19 KA26 KA31 KA33 KA41 KA42 KA53 KA62 MA08 MA13 SA05 TA01 TA06 5J091 AA02 AA24 AA26 AA41 AA54 AA66 CA36 CA56 FA18 HA10 HA29 HA33 HA39 KA00 KA04 KA17 KA19 KA26 KA31 KA33 KA41 KA42 KA53 KA62 MA13 SA05 TA01 TA06 UW02 UW10 5J092 AA02 AA24 AA26 AA41 AA54 AA66 CA36 CA56 FA18 HA10 HA29 HA33 HA39 KA00 KA04 KA17 KA19 KA26 KA31 KA33 KA41 KA42 KA53 KA62 MA08 MA13 SA05 TA01 TA06 ──────────────────────────────────────────────────続 き Continuing on the front page F term (reference) 5J069 AA02 AA24 AA26 AA41 AA54 AA66 AC01 CA36 CA56 FA18 HA10 HA29 HA33 HA39 KA00 KA04 KA17 KA19 KA26 KA31 KA33 KA41 KA42 KA53 KA62 MA08 MA13 SA05 A01 A06 AA CA36 CA56 FA18 HA10 HA29 HA33 HA39 KA00 KA04 KA17 KA19 KA26 KA31 KA33 KA41 KA42 KA53 KA62 MA13 SA05 TA01 TA06 UW02 UW10 5J092 AA02 AA24 AA26 AA41 AA54 AA66 CA36 CA56 FA18 HA10 KA33 KA KA KA KA KA KA KA KA KA KA KA KA KA KA MA13 SA05 TA01 TA06
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000351408AJP2002158543A (en) | 2000-11-17 | 2000-11-17 | Digital power amplifier |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000351408AJP2002158543A (en) | 2000-11-17 | 2000-11-17 | Digital power amplifier |
| Publication Number | Publication Date |
|---|---|
| JP2002158543Atrue JP2002158543A (en) | 2002-05-31 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000351408APendingJP2002158543A (en) | 2000-11-17 | 2000-11-17 | Digital power amplifier |
| Country | Link |
|---|---|
| JP (1) | JP2002158543A (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004057757A1 (en)* | 2002-12-20 | 2004-07-08 | Sony Corporation | Audio amplifier |
| JP2006054545A (en)* | 2004-08-10 | 2006-02-23 | Matsushita Electric Ind Co Ltd | Digital gain control device, audio signal power amplification device using the same, and methods thereof |
| JP2006521067A (en)* | 2003-03-21 | 2006-09-14 | ディー２オーディオ コーポレイション | Acoustic amplifier circuit protection system and method |
| JP2008148260A (en)* | 2006-12-13 | 2008-06-26 | Rohm Co Ltd | Digital filter, filtering method and digital audio processing circuit using them, and electronic device |
| US7706545B2 (en) | 2003-03-21 | 2010-04-27 | D2Audio Corporation | Systems and methods for protection of audio amplifier circuits |
| US7929718B1 (en) | 2003-05-12 | 2011-04-19 | D2Audio Corporation | Systems and methods for switching and mixing signals in a multi-channel amplifier |
| JP2011091626A (en)* | 2009-10-22 | 2011-05-06 | Oki Semiconductor Co Ltd | Bias potential generating circuit |
| CN102210096A (en)* | 2008-11-10 | 2011-10-05 | Nxp股份有限公司 | Out-of-phase and variable duty-cycle generation of PWM power amplifiers |
| US8427804B2 (en) | 2007-08-07 | 2013-04-23 | Sanyo Semiconductor Co., Ltd. | Power amplifier |
| CN104660322A (en)* | 2015-02-02 | 2015-05-27 | 南阳理工学院 | WIFI signal enhancement device |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100459423C (en)* | 2002-12-20 | 2009-02-04 | 索尼株式会社 | Audio amplifier |
| KR101015724B1 (en) | 2002-12-20 | 2011-02-22 | 소니 주식회사 | Audio amplifier |
| WO2004057757A1 (en)* | 2002-12-20 | 2004-07-08 | Sony Corporation | Audio amplifier |
| US7209002B2 (en) | 2002-12-20 | 2007-04-24 | Sony Corporation | Audio amplifier |
| US7706545B2 (en) | 2003-03-21 | 2010-04-27 | D2Audio Corporation | Systems and methods for protection of audio amplifier circuits |
| JP2006521067A (en)* | 2003-03-21 | 2006-09-14 | ディー２オーディオ コーポレイション | Acoustic amplifier circuit protection system and method |
| US7929718B1 (en) | 2003-05-12 | 2011-04-19 | D2Audio Corporation | Systems and methods for switching and mixing signals in a multi-channel amplifier |
| JP2006054545A (en)* | 2004-08-10 | 2006-02-23 | Matsushita Electric Ind Co Ltd | Digital gain control device, audio signal power amplification device using the same, and methods thereof |
| JP2008148260A (en)* | 2006-12-13 | 2008-06-26 | Rohm Co Ltd | Digital filter, filtering method and digital audio processing circuit using them, and electronic device |
| US8427804B2 (en) | 2007-08-07 | 2013-04-23 | Sanyo Semiconductor Co., Ltd. | Power amplifier |
| CN102210096A (en)* | 2008-11-10 | 2011-10-05 | Nxp股份有限公司 | Out-of-phase and variable duty-cycle generation of PWM power amplifiers |
| US8570101B2 (en) | 2008-11-10 | 2013-10-29 | Nxp B.V. | Variable duty cycle generation for out-phasing and PWM power amplifiers |
| CN102210096B (en)* | 2008-11-10 | 2014-09-10 | Nxp股份有限公司 | Out-of-phase and variable duty-cycle generation of PWM power amplifiers |
| JP2011091626A (en)* | 2009-10-22 | 2011-05-06 | Oki Semiconductor Co Ltd | Bias potential generating circuit |
| CN104660322A (en)* | 2015-02-02 | 2015-05-27 | 南阳理工学院 | WIFI signal enhancement device |
| Publication | Publication Date | Title |
|---|---|---|
| US9344046B2 (en) | Digital class-D amplifier with analog feedback | |
| US7378904B2 (en) | Soft transitions between muted and unmuted states in class D audio amplifiers | |
| US6724332B1 (en) | Noise shaping circuits and methods with feedback steering overload compensation and systems using the same | |
| US20080042746A1 (en) | Sigma-delta based class d audio or servo amplifier with load noise shaping | |
| US7605653B2 (en) | Sigma-delta based class D audio power amplifier with high power efficiency | |
| JPWO2003030373A1 (en) | Delta-sigma modulator and signal amplifier | |
| WO1999008378A2 (en) | Device for amplifying digital signals | |
| ITVA20070076A1 (en) | "SIGMA_DELTA MODULATOR FOR PWM APPLICATIONS WITH DYNAMIC AND DITHERING MINIMUM CONTROL" | |
| JP2002158543A (en) | Digital power amplifier | |
| US6586991B2 (en) | Digital power amplifier | |
| US7113030B2 (en) | Class-D power amplifier capable of eliminating excessive response phenomenon when returning to a steady state from an abnormal state and an amplification method thereof | |
| US9136798B2 (en) | Method and apparatus for outputting audio signal | |
| JP2000307359A (en) | Switching amplifier using ΔΣ modulation | |
| JPH07254823A (en) | Delta sigma modulation amplifier | |
| US7492218B2 (en) | Digital amplifier apparatus and method of resetting a digital amplifier apparatus | |
| US9559645B2 (en) | Switched amplifier for a variable supply voltage | |
| JP2004088430A (en) | Class D amplifier | |
| WO2021039037A1 (en) | Signal processing device and adjustment method | |
| JP4675138B2 (en) | Switching amplifier | |
| JP2003079135A (en) | Dc-dc converter | |
| CN116916219A (en) | Noise shaping attenuator | |
| US11837999B2 (en) | Audio amplifier having idle mode | |
| US6970123B1 (en) | Inductorless architecture for a switching amplifier | |
| JP3527133B2 (en) | 1-bit signal reproduction device | |
| JP2004128750A (en) | Pwm amplifier |
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination | Free format text:JAPANESE INTERMEDIATE CODE: A621 Effective date:20070215 | |
| A131 | Notification of reasons for refusal | Free format text:JAPANESE INTERMEDIATE CODE: A131 Effective date:20090602 | |
| A02 | Decision of refusal | Free format text:JAPANESE INTERMEDIATE CODE: A02 Effective date:20091110 |