【０００１】[0001]
【発明の属する技術分野】本発明は半導体装置を実装す
る技術に関する。The present invention relates to a technology for mounting a semiconductor device.
【０００２】[0002]
【従来の技術】ＢＧＡ、ＣＳＰ、ＷＰＰ、フリップチッ
プなど、バンプを外部電極に持つ半導体装置の需要が増
大している。これらのバンプを外部電極に持つ半導体装
置は例えば、銅（Ｃｕ）の表面にニッケルー金（Ｎｉ／
Ａｕ）、ニッケルーパラジウムー金（Ｎｉ／Ｐｄ／Ａ
ｕ）めっきを施した電極パターンにフラックスを印刷に
より塗布し、その上にはんだボールを各電極に搭載し、
リフロ加熱することによりバンプを形成する。2. Description of the Related Art There is an increasing demand for semiconductor devices having bumps as external electrodes, such as BGA, CSP, WPP, and flip chips. A semiconductor device having these bumps as external electrodes is, for example, nickel-gold (Ni / Ni) on the surface of copper (Cu).
Au), nickel-palladium-gold (Ni / Pd / A
u) A flux is applied to the plated electrode pattern by printing, and a solder ball is mounted on each electrode,
A bump is formed by reflow heating.
【０００３】また、これら半導体装置の実装は、基板の
電極パターンにはんだ粒子とフラックスで構成されるペ
ースト材料を印刷により塗布し、半導体装置のバンプと
基板の電極パターンを位置合せして搭載し、リフロ加熱
することで行われる。In mounting these semiconductor devices, a paste material composed of solder particles and flux is applied to the electrode pattern of the substrate by printing, and the bumps of the semiconductor device and the electrode pattern of the substrate are aligned and mounted. It is performed by reflow heating.
【０００４】通常、バンプや実装用に用いられる材料は
Ｓｎ−３８ｍａｓｓ％ＰｂのいわゆるＳｎ−Ｐｂ共晶は
んだである。[0004] Usually, the material used for bumps and mounting is a so-called Sn-Pb eutectic solder of Sn-38 mass% Pb.
【０００５】[0005]
【発明が解決しようとする課題】近年、Pbフリーはんだ
の実用化が急がれている。In recent years, practical use of Pb-free solder has been urgently required.
【０００６】従来から用いられているＳｎ−Ｐｂ共晶は
んだの融点は１８３℃である。それに対して、Ｐｂフリ
ーはんだ材料では例えば、Ｓｎ−Ａｇ−Ｃｕ系はんだで
は、融点は２１６℃から２２７℃の範囲であり、従来の
Ｓｎ−Ｐｂ共晶はんだに比べて高い。[0006] The melting point of the conventionally used Sn-Pb eutectic solder is 183 ° C. On the other hand, in the case of the Pb-free solder material, for example, the melting point of the Sn-Ag-Cu-based solder ranges from 216 ° C to 227 ° C, which is higher than that of the conventional Sn-Pb eutectic solder.
【０００７】一方、ＢＧＡなどのはんだバンプを有する
半導体装置を基板に実装する場合、他の実装部品に比べ
てそのはんだバンプが溶融しにくいことが我々の研究に
より明らかとなっている。すなわち、半導体装置と基板
の間の温度（はんだバンプ周辺の温度）は、基板や半導
体装置本体の温度よりも１５〜２０℃低いことが我々の
研究により明らかとなっている。[0007] On the other hand, our research has revealed that when a semiconductor device having solder bumps such as BGA is mounted on a substrate, the solder bumps are less likely to melt than other mounted components. That is, our research has revealed that the temperature between the semiconductor device and the substrate (the temperature around the solder bumps) is 15 to 20 ° C. lower than the temperature of the substrate or the semiconductor device body.
【０００８】従って、これらのＰｂフリーはんだバンプ
を溶融するようにリフロー温度を設定すると、基板や半
導体装置本体の温度は、半導体装置と基板の間の温度
（はんだバンプ周辺の温度）よりも１５〜２０℃高く、
２４０〜２６０℃にもなり、基板や基板に実装されるそ
の他の電子部品（電解コンデンサなど）の耐熱性が問題
となってくる。Therefore, when the reflow temperature is set so as to melt these Pb-free solder bumps, the temperature of the substrate or the semiconductor device main body becomes 15 to 15 times lower than the temperature between the semiconductor device and the substrate (the temperature around the solder bumps). 20 ° C higher
When the temperature rises to 240 to 260 ° C., the heat resistance of the substrate and other electronic components (such as electrolytic capacitors) mounted on the substrate becomes a problem.
【０００９】本発明の目的は、回路基板や電子部品の耐
熱性を考慮した高信頼な半田接続を実現することにあ
る。An object of the present invention is to realize highly reliable solder connection in consideration of heat resistance of a circuit board and an electronic component.
【００１０】[0010]
【課題を解決するための手段】本発明は、上記目的を達
成するために、特許請求の範囲に記載する通りに構成し
たものである。SUMMARY OF THE INVENTION In order to achieve the above object, the present invention is configured as described in the appended claims.
【００１１】我々は、基板にＢＧＡなどのはんだバンプ
を有する半導体装置を実装する場合、基板側にはんだペ
ーストが供給され、その供給されたはんだペーストと半
田バンプとにより接続部分が形成される点に着目した。
従来は、はんだペーストとはんだバンプとは同一材料で
構成され、それぞれを完全に溶融させるようにして半田
接続させることが一般的であったが、本発明でははんだ
バンプをはんだ接続する材料とは捉えず、単なる電極と
して捉え、はんだペーストによりその電極（はんだバン
プ）を接続するよう構成した。そして、積極的にはんだ
バンプを完全に溶融させないように、はんだバンプの融
点をはんだペーストの融点よりも高い材料で構成するこ
ととした。前述のように、はんだバンプ周囲の温度は、
設定したリフロー温度よりも低くなりがちではあるが、
はんだペーストははんだバンプに比べて溶けやすく、は
んだ接続を確保することは容易である。When mounting a semiconductor device having a solder bump such as a BGA on a board, a solder paste is supplied to the board, and a connection portion is formed by the supplied solder paste and the solder bump. I paid attention.
In the past, solder paste and solder bumps were made of the same material, and it was common to solder them so that each was completely melted. Instead, the electrodes (solder bumps) were configured to be connected simply by solder paste. Then, the melting point of the solder bump is made of a material higher than the melting point of the solder paste so that the solder bump is not completely melted. As mentioned above, the temperature around the solder bump is
Although it tends to be lower than the set reflow temperature,
Solder paste is easier to melt than solder bumps, and it is easy to ensure solder connection.
【００１２】従って、はんだバンプは完全には溶融状態
とはならないリフロー温度であっても、はんだペースト
が溶融して接続部分を形成することができれば、回路基
板や電子部品の耐熱性を考慮した高信頼な半田接続を実
現することができる。Therefore, if the solder paste can be melted to form a connection portion even at a reflow temperature at which the solder bumps do not completely melt, a high temperature in consideration of the heat resistance of the circuit board and electronic components is taken into consideration. Reliable solder connection can be realized.
【００１３】例えば、バンプを外部電極に持つ半導体装
置を実装用はんだペーストを用いて基板に実装する場
合、はんだバンプにＳｎ−Ｃｕ系もしくはＳｎ−Ａｇ−
Ｃｕ系の従来のＰｂ入りはんだよりも融点の高い系を用
い、基板実装用はんだに前記はんだバンプよりも融点の
低い組成を用い、基板や電子部品などの耐熱性を考慮し
た温度でリフローすると、そのはんだバンプは完全に溶
融されずにバンプ形状は残るものの、はんだバンプと溶
融した実装用はんだペーストとの間で混合層が形成さ
れ、これによって半導体装置と回路基板とを高信頼に接
続することが可能となる。なお、混合層を形成するにあ
たって予期せぬ中間組成物が生成しないことを考慮する
と、はんだバンプと実装用はんだとは同一種類のはんだ
組成が好ましい。For example, when a semiconductor device having a bump as an external electrode is mounted on a substrate using a solder paste for mounting, the solder bump may be formed of an Sn-Cu-based or Sn-Ag-
When using a system having a higher melting point than the conventional Cu-based Pb-containing solder, using a composition having a lower melting point than the solder bumps for the board mounting solder, and reflowing at a temperature in consideration of the heat resistance of the board and electronic components, Although the solder bumps are not completely melted and the bump shape remains, a mixed layer is formed between the solder bumps and the melted solder paste, thereby connecting the semiconductor device and the circuit board with high reliability. Becomes possible. Considering that an unexpected intermediate composition is not generated when forming the mixed layer, it is preferable that the solder bump and the mounting solder have the same type of solder composition.
【００１４】また、Ｓｎ−Ａｇ−Ｃｕ系はんだを用いた
場合など、Ａｇの含有量によって針状結晶の生成、それ
によるマイグレーション、ショートなどの問題が生ずる
ので、半導体装置と回路基板との間に形成されるはんだ
接合部におけるＡｇの含有量は少なくしたい。しかし、
本構造においては実装用半はんだは、リフロー温度で溶
融するような組成比にする必要があり、リフロー温度に
応じてその組成比が決定されてしまい、実装用半田のＡ
ｇ量を減らすのには限界がある。そこで、はんだバンプ
から実装用はんだにＡｇが漏れ込む量自体を減らしては
んだ接合部でのＡｇの含有量が増えないように構成する
ことが好ましい。すなわち、はんだバンプのＡｇの含有
量を実装用はんだよりも少なく構成することが好まし
い。例えば、はんだボールはＳｎ−Ｃｕ系はんだであっ
ても良い。なお、実装用はんだはリフロー温度に応じて
組成を決定することとなるが、Ｓｎ−約 (2.0〜3.5) ｍ
ａｓｓ％Ａｇ−約(0.3〜0.8) ｍａｓｓ％Ｃｕが接続信
頼性などからして良い。そうすると、はんだボールは、
Ｓｎ−約(0〜2.0)ｍａｓｓ％Ａｇ−約(0.3〜0.8)ｍａｓ
ｓ％Ｃｕが好ましいこととなる。Further, when Sn-Ag-Cu-based solder is used, problems such as generation of needle-like crystals, migration, and short-circuit occur depending on the Ag content. It is desirable to reduce the Ag content in the formed solder joint. But,
In this structure, the mounting semi-solder needs to have a composition ratio such that it melts at the reflow temperature, and the composition ratio is determined according to the reflow temperature.
There is a limit in reducing g. Therefore, it is preferable to reduce the amount of Ag leaking from the solder bumps into the mounting solder so as not to increase the Ag content in the solder joint. That is, it is preferable to configure the solder bump so that the Ag content is smaller than that of the mounting solder. For example, the solder balls may be Sn-Cu solder. The composition of the solder for mounting will be determined according to the reflow temperature, but Sn-about (2.0 to 3.5) m
ass% Ag-about (0.3-0.8) mass% Cu may be sufficient for connection reliability. Then, the solder ball
Sn-about (0-2.0) mass% Ag-about (0.3-0.8) mas
s% Cu would be preferred.
【００１５】[0015]
【発明の実施の形態】以下、本発明の実施の形態を図面
を用いて説明する。Embodiments of the present invention will be described below with reference to the drawings.
【００１６】図１は本実施で使用したＢＧＡサンプルの
概略である。パッケージ寸法は３０×３０mm、中のチッ
プ２の大きさは１０×１０ｍｍである。はんだバンプ５
はφ0.76mmである。なお、ＢＧＡ基板３の電極パッド４
はφ０.６mmで、パッド材質はCu、その上のメタライズ
はNi（10〜25μm）／Auめっき（0.5〜1.2μm）とした。
一方、実装基板９は厚さ1mmのFR-4基板である。基板の
電極パッド８はφ0.6mmで、材質Cuの上のメタライズはN
i（2μm）／Au（0.03μm）である。実装は基板９のパッ
ド８にはんだ粒子とフラックスで構成されるはんだペー
スト７を印刷マスクを用いて電極パッド８に転写し、バ
ンプ５と基板９の電極パッド８を位置合わせして基板９
にＢＧＡを搭載し、リフロ加熱することで行われる。FIG. 1 is a schematic diagram of a BGA sample used in this embodiment. The package size is 30 × 30 mm, and the size of the chip 2 is 10 × 10 mm. Solder bump 5
Is 0.76 mm. The electrode pads 4 on the BGA substrate 3
Is 0.6 mm, the pad material is Cu, and the metallization thereon is Ni (10 to 25 μm) / Au plating (0.5 to 1.2 μm).
On the other hand, the mounting board 9 is a 1 mm thick FR-4 board. The electrode pad 8 of the substrate is φ0.6 mm and the metallization on the material Cu is N
i (2 μm) / Au (0.03 μm). The mounting is performed by transferring a solder paste 7 composed of solder particles and flux onto the pads 8 of the substrate 9 to the electrode pads 8 using a print mask, aligning the bumps 5 with the electrode pads 8 of the substrate 9, and mounting the substrate 9.
This is performed by mounting a BGA and performing reflow heating.
【００１７】実装時のリフロ加熱はエアー雰囲気でも行
えるが、本実施例では窒素雰囲気で行った。そのときの
温度ははんだ接合部の温度とし、実際にははんだバンプ
５と実装基板パッド７との間に熱電対を入れて温度を測
定して決定した。The reflow heating at the time of mounting can be performed in an air atmosphere. In this embodiment, the reflow heating is performed in a nitrogen atmosphere. The temperature at that time was the temperature of the solder joint, and in practice a thermocouple was inserted between the solder bump 5 and the mounting board pad 7 to determine the temperature.
【００１８】本発明のように、はんだバンプ５と実装用
はんだ７の材料を異ならせる（はんだバンプ５に比べ
て、実装用はんだの融点を低くした構成）と、両者の材
料の組み合わせ、体積割合、リフロ加熱温度によって最
終的な接続部分の形状、及び組成は変わる。As in the present invention, when the materials of the solder bumps 5 and the mounting solder 7 are made different from each other (a configuration in which the melting point of the mounting solder is lower than that of the solder bumps 5), the combination of both materials and the volume ratio Depending on the reflow heating temperature, the shape and composition of the final connection portion may vary.
【００１９】まず、リフロ加熱温度をはんだバンプ５の
融点以上にした場合、はんだバンプ５と実装用はんだ７
が完全に溶け合って図２に示したようなバンプ１０の形
状となり、はんだは均一組成になる。基板や他の電子部
品の耐熱性が十分な場合は、このようにはんだバンプ５
と実装基板パッド７との間の温度がはんだバンプ５の融
点以上となるようにリフロ加熱温度を設定しても良い
が、この場合、はんだ接続部分は従来の接続構造とほぼ
同じであり、接続信頼性も確保され問題はない。First, when the reflow heating temperature is higher than the melting point of the solder bump 5, the solder bump 5 and the solder
Completely melt to form the bump 10 as shown in FIG. 2, and the solder has a uniform composition. If the heat resistance of the substrate and other electronic components is sufficient, the solder bump 5
The reflow heating temperature may be set so that the temperature between the solder bump 5 and the mounting board pad 7 is equal to or higher than the melting point of the solder bump 5, but in this case, the solder connection portion is almost the same as the conventional connection structure, There is no problem because reliability is secured.
【００２０】次に、上記対象構造において、はんだバン
プ５の融点と実装用はんだ７の融点との間の温度でリフ
ロ加熱する場合を説明する。この場合、リフロ加熱温度
によって実装後のバンプ形状（最終的な接続構造）は変
わる。例えば、図３に示すように、実装後のバンプ形状
は図２と同じであるが、組成は均一ではなく、ＢＧＡ基
板３に形成されていたはんだバンプ５の組織とこれに実
装用はんだが拡散した混合層１１の２層から形成された
り、図４に示すように、混合層１１は薄く、基板側には
実装用はんだ７からなるフィレットが形成されたりす
る。なお、図４に示すような、混合層１１、実装用はん
だ７については実装用はんだの添加元素の分布状況で判
断できる。例えば、図５に示すように、もともとの実装
用はんだ７より添加元素の割合が低い領域１１が存在す
るとすれば、その領域１１はバンプ５と実装用はんだ７
との混合層と判断でき、はんだ７に含まれる組成とほぼ
同じであればそれは実装用はんだであると判断できる。
なお、バンプの実装後のはんだバンプ形状、組織は実装
時のリフロ加熱温度はもちろんのこと、はんだバンプ材
料と実装用はんだバンプとの融点差、濡れ性、体積割合
によっても変わることは言うまでもない。Next, the case where the reflow heating is performed at a temperature between the melting point of the solder bump 5 and the melting point of the mounting solder 7 in the target structure will be described. In this case, the bump shape (final connection structure) after mounting changes depending on the reflow heating temperature. For example, as shown in FIG. 3, the bump shape after mounting is the same as that in FIG. 2, but the composition is not uniform, and the structure of the solder bump 5 formed on the BGA substrate 3 and the mounting solder diffused into it. The mixed layer 11 may be formed from two layers, or the mixed layer 11 may be thin and a fillet made of the mounting solder 7 may be formed on the substrate side as shown in FIG. The mixed layer 11 and the mounting solder 7 as shown in FIG. 4 can be determined by the distribution of the added elements of the mounting solder. For example, as shown in FIG. 5, if there is a region 11 in which the ratio of the additional element is lower than that of the original mounting solder 7, the region 11 includes the bump 5 and the mounting solder 7.
If the composition is substantially the same as the composition contained in the solder 7, it can be determined that the composition is solder for mounting.
It goes without saying that the shape and structure of the solder bump after the mounting of the bump is changed not only by the reflow heating temperature at the time of mounting, but also by the melting point difference between the solder bump material and the mounting solder bump, the wettability, and the volume ratio.
【００２１】また、実装はんだの割合が高くなると図７
に示すように前述の混合層１１、実装用はんだ７が基板
周辺のみならずＢＧＡ用のバンプ５の側面にも回り込
み、実装用はんだ７がバンプ５の周囲を取り囲んだ形状
となる。例えば、バンプ、パッド径を０.３ｍｍ、実装
用はんだ印刷マスクの径を０.３ｍｍ、厚さを０.１５ｍ
ｍとした場合、バンプ５の体積は０.０１４ｍｍ3、実装
用はんだの体積は０.００６４ｍｍ3でバンプと実装用は
んだの体積割合は約２：１になり、実装用はんだの一部
はバンプ５の側面に回り込み図７のバンプ構造に近い形
となる。この形状では−５５〜１２５℃の温度サイクル
試験では全く問題ない。むしろ、バンプ５と実装用はん
だ７との接続面積が増えるため信頼性は向上する。FIG. 7 shows that the ratio of the mounting solder increases.
As shown in (1), the above-mentioned mixed layer 11 and the solder 7 for mounting go around not only the periphery of the substrate but also the side surface of the bump 5 for BGA, so that the solder 7 for mounting surrounds the periphery of the bump 5. For example, the diameter of the bump and pad is 0.3 mm, the diameter of the solder print mask for mounting is 0.3 mm, and the thickness is 0.15 m.
m, the volume of the bump 5 is 0.014 mm3 , the volume of the mounting solder is 0.0064 mm3 , the volume ratio of the bump to the mounting solder is about 2: 1, and a part of the mounting solder is a bump. 5 and is close to the bump structure of FIG. With this shape, there is no problem in a temperature cycle test at −55 to 125 ° C. Rather, the reliability is improved because the connection area between the bump 5 and the mounting solder 7 is increased.
【００２２】以上のように、図３、４、５、７に示した
構造、すなわちはんだバンプ５の融点よりも実装用はん
だペースト７の融点を低くし、はんだバンプ５の融点と
実装用はんだ７の融点との間の温度でリフロ加熱するこ
とで形成した接続構造であれば、はんだバンプが完全に
溶融させずに残るものの、実装用はんだペーストや混合
層などによって半導体装置と回路基板とを高信頼に接続
することが可能となる。これによって、従来のはんだバ
ンプをも完全に溶融させるものに比べて、基板や電子部
品などの耐熱性を考慮した温度でのリフローが可能とな
る。As described above, the melting point of the solder paste 7 for mounting is made lower than the melting point of the solder bumps 5 in the structure shown in FIGS. In the case of a connection structure formed by reflow heating at a temperature between the melting point of the semiconductor device and the circuit board, the solder bumps remain without being completely melted, but the semiconductor device and the circuit board are highly bonded by a solder paste for mounting or a mixed layer. It will be possible to connect to trust. As a result, reflow can be performed at a temperature in consideration of heat resistance of a substrate, an electronic component, or the like, as compared with a conventional method in which solder bumps are completely melted.
【００２３】そして、図２に示す構造も考慮すると、少
なくとも実装用はんだペーストが溶融するリフロー温度
以上にすれば、いずれかの接続形態により半導体装置と
基板とを高信頼に接続することができる。従来は、完全
にはんだバンプおよびはんだペーストを溶融させて接続
することとしていたので、はんだバンプを有する半導体
装置を実装する場合、基板や電子部品などの耐熱性が問
題となっていたが、上記のようにはんだバンプは必ずし
も溶融させる必要がないとなると、その問題解決は容易
となる。In consideration of the structure shown in FIG. 2, the semiconductor device and the substrate can be connected to each other with high reliability at least at a reflow temperature at which the solder paste for mounting is melted. Conventionally, solder bumps and solder paste were completely melted and connected, so when mounting a semiconductor device having solder bumps, the heat resistance of substrates and electronic components had been a problem. If the solder bumps do not need to be melted, the problem can be easily solved.
【００２４】ところで、このように実装用はんだを主に
溶融させて接続する場合、その実装用はんだに低融点
（１３７℃）のＳｎ−１Ａｇ−５７Ｂｉはんだを用いる
ことでリペアラブルな構造とすることも可能である。す
なわち、ＢＧＡなどの半導体装置を実装する回路基板の
一部に低温の鉛フリーはんだを供給し、それ以外の領域
には通常の高融点のＳｎ−Ａｇ−Ｃｕ系の鉛フリーはん
だを供給しておけば、半導体装置のバンプ接合部を１３
７℃以上に加熱することで前記バンプ構造を有する電子
部品を取り外すことができることとなり、よってリペア
を低温で行うことが可能になる。リペアを行う必要があ
る場合にはリフロ加熱温度を１６０℃程度にし、低温は
んだのフィレットを形成させることが好ましい。なお、
実装用はんだに用いる組成はＳｎ−１Ａｇ−５７Ｂｉは
んだに限らず、半田バンプの融点よりも低ければ良い。
当然のこととして、低ければ低いほど低温でのリペアが
可能となるが、通常動作において溶融しない程度の温度
は確保しなければならないことは言うまでもない。In the case where the mounting solder is mainly melted for connection, a repairable structure may be obtained by using a low melting point (137 ° C.) Sn-1Ag-57Bi solder for the mounting solder. It is possible. That is, a low-temperature lead-free solder is supplied to a part of a circuit board on which a semiconductor device such as a BGA is mounted, and a normal high-melting Sn-Ag-Cu-based lead-free solder is supplied to other regions. In other words, the bump junction of the semiconductor device can be reduced to 13
By heating to 7 ° C. or more, the electronic component having the bump structure can be removed, and thus, the repair can be performed at a low temperature. When the repair needs to be performed, it is preferable to set the reflow heating temperature to about 160 ° C. to form a low-temperature solder fillet. In addition,
The composition used for the mounting solder is not limited to the Sn-1Ag-57Bi solder, but may be any lower than the melting point of the solder bump.
As a matter of course, the lower the temperature, the lower the temperature can be repaired, but it is needless to say that a temperature that does not melt in normal operation must be secured.
【００２５】次に、はんだバンプ５の融点よりも実装用
はんだペースト７の融点を低くし、はんだバンプ５の融
点と実装用はんだ７の融点との間の温度でリフロ加熱す
ることで形成した接続構造の信頼性について説明する。Next, a connection formed by lowering the melting point of the solder paste 7 for mounting than the melting point of the solder bump 5 and performing reflow heating at a temperature between the melting point of the solder bump 5 and the melting point of the mounting solder 7. The reliability of the structure will be described.
【００２６】図６は、はんだバンプとして、Ｓｎ−Ａｇ
−Ｃｕ（Ｓｎ−３.５Ａｇ−０.７５Ｃｕ）を使用し、そ
れより低融点の各種実装用はんだペーストで実装後、−
５５〜１２５℃、１０００サイクル後の評価結果であ
る。FIG. 6 shows that Sn-Ag is used as a solder bump.
After using -Cu (Sn-3.5Ag-0.75Cu) and mounting with various solder pastes with a lower melting point-
It is an evaluation result after 55-125 degreeC and 1000 cycles.
【００２７】実験で使用したサンプルではバンプ径（ボ
ール径０.７６ｍｍ）、パッド径が０.６０ｍｍのとき、
はんだバンプの体積は０.２３ｍｍ3、実装用はんだ（印
刷マスク：０.７６ｍｍ径、ｔ＝０.１ｍｍ、フラックス
成分１０％と仮定）は０.０４ｍｍ3であり、バンプと実
装用はんだの体積比は約６：１である。一般にこの体積
比はバンプ径、パッド径、印刷マスクの径と厚さにより
かわり、バンプ、パッドが小さくなる、すなわち、狭ピ
ッチ化すると実装はんだの割合が高くなる。In the sample used in the experiment, when the bump diameter (ball diameter is 0.76 mm) and the pad diameter is 0.60 mm,
The volume of the solder bump is 0.23 mm3 , the volume of the solder for mounting (print mask: 0.76 mm diameter, t = 0.1 mm, flux component 10%) is 0.04 mm3 , and the volume of the bump and the volume of the mounting solder The ratio is about 6: 1. In general, this volume ratio depends on the diameter of the bump, the diameter of the pad, and the diameter and thickness of the print mask, and the smaller the bump or pad, that is, the smaller the pitch, the higher the proportion of mounting solder.
【００２８】実装後のバンプ形状は実装用はんだ７がSn
-3Ag-5Bi、Sn-3Ag-2Bi-3Inでは加熱温度によって、実装
後のバンプの形状は微妙に変わる。ともに２１５℃では
図３のバンプ形状、２１０℃では図４のバンプ形状で２
０５℃では実装用はんだが一部溶融不良となる。なお、
これら２種類のはんだでは２１５、２１０℃いずれも１
０００サイクル後においても問題となるクラックは認め
られなかった。クラック発生ピン数、最大クラック長さ
は２２０℃で実装したＳｎ−３Ａｇ−０.７Ｃｕや従来
のＳｎ−Ｐｂ共晶はんだとほぼ同等であることから、加
熱温度はＳｎ−Ｐｂはんだよりは高くなるが、Ｓｎ−３
Ａｇ−０.７Ｃｕより１０℃ほど加熱温度を低くでき
る。The bump shape after mounting is as follows.
In -3Ag-5Bi and Sn-3Ag-2Bi-3In, the shape of the bump after mounting slightly changes depending on the heating temperature. At 215 ° C., the bump shape shown in FIG.
At 05 ° C., the solder for mounting partially melts poorly. In addition,
With these two types of solder, both 215 and 210 ° C are 1
No problematic crack was observed even after 000 cycles. Since the number of crack generating pins and the maximum crack length are almost equivalent to Sn-3Ag-0.7Cu or conventional Sn-Pb eutectic solder mounted at 220 ° C., the heating temperature is higher than that of Sn-Pb solder. Is Sn-3
The heating temperature can be lowered by about 10 ° C. as compared with Ag-0.7Cu.
【００２９】Ｓｎ−Ｐｂ共晶はんだにより近い同じ温度
で実装したＳｎ−９Ｚｎ、Ｓｎ−８Ｚｎ−３Ｂｉの実装
体においても問題となるクラックは認められなかった。
ただし、Ｚｎは活性の強い金属であり、フラックスとの
反応性が高いので、基板への印刷性や長期の保存安定性
が課題である。Ｓｎ−Ｐｂ共晶とほぼ同じ加熱温度で実
装できるＳｎ−２.８Ａｇ−１５Ｂｉはんだで実装した
場合は、多くのバンプでクラックが見られ、１０００サ
イクルではパッド径の１／２を越える長さのクラックが
発生しているものの、断線はく離には至っていない。低
温はんだであるSn-1Ag-57Biはんだでも多くののバンプ
でクラックが発生しているものの全面はく離には至って
いない。No problematic cracks were observed in the Sn-9Zn and Sn-8Zn-3Bi packages mounted at the same temperature closer to the Sn-Pb eutectic solder.
However, since Zn is a highly active metal and has high reactivity with flux, printability on a substrate and long-term storage stability are issues. When mounted with Sn-2.8Ag-15Bi solder, which can be mounted at almost the same heating temperature as Sn-Pb eutectic, cracks are seen in many bumps, and the length of the pad exceeds 1/2 of the pad diameter at 1000 cycles. Despite the occurrence of cracks, disconnection has not yet occurred. Even with the Sn-1Ag-57Bi solder, which is a low-temperature solder, cracks have occurred in many bumps, but the entire surface has not been separated.
【００３０】実装用はんだ７がＳｎ−Ｚｎ系、Ｓｎ−Ａ
ｇ−１５Ｂｉ、Ｓｎ−１Ａｇ−５７Ｂｉの場合はいずれ
も図３に示すようなバンプ組織であった。リフロ加熱温
度をより実装用はんだ７に近い温度にするとバンプ形状
は図４にようにかわる。例えば、Ｓｎ−１Ａｇ−５７Ｂ
ｉを実装用はんだとし、１６５℃でリフロ加熱すると場
合、前記はんだの一部ははんだバンプに拡散し、混合層
１１を形成するが、大部分は実装基板側の電極にＳｎ−
１Ａｇ−５７Ｂｉのフィレットを形成している。なお、
リフロ加熱温度をＳｎ−１Ａｇ−５７Ｂｉはんだの融点
に近い１５０℃まで下げると、混合層１１は確認されな
いものの、図４に示すようなフィレットが形成される。
拡散相が形成されなくても、信頼性上問題はないがリフ
ロ加熱温度が実装用はんだの融点に近くなるため、パッ
ケージ内の温度のばらつきが大きい場合、温度の低いパ
ッドでは実装用はんだ７が溶けないことがあるので注意
が必要である。The mounting solder 7 is made of Sn-Zn, Sn-A
Each of g-15Bi and Sn-1Ag-57Bi had a bump structure as shown in FIG. When the reflow heating temperature is set to a temperature closer to the mounting solder 7, the bump shape changes as shown in FIG. For example, Sn-1Ag-57B
When i is solder for mounting and is subjected to reflow heating at 165 ° C., a part of the solder diffuses into the solder bumps to form a mixed layer 11, but most of the solder is Sn-
A fillet of 1Ag-57Bi is formed. In addition,
When the reflow heating temperature is lowered to 150 ° C., which is close to the melting point of the Sn-1Ag-57Bi solder, the fillet as shown in FIG. 4 is formed although the mixed layer 11 is not confirmed.
Even if the diffusion phase is not formed, there is no problem in reliability but the reflow heating temperature is close to the melting point of the mounting solder. Care must be taken as it may not melt.
【００３１】Ｓｎ−１Ａｇ−５７Ｂｉはんだの融点は１
３７℃である。したがって、フィレットを形成するバン
プ構造を有する実装体を−５５〜１２５℃で温度サイク
ル試験を行うと、フィレット部分が軟化してしまう。０
〜９０℃の温度サイクルでは１０００サイクル後におい
てもクラックの発生は認められない。前記はんだ組成の
フィレット部分を形成することで１３７℃以上ではこの
フィレット部分が溶融するため、バンプ接合部を１３７
℃以上に加熱することで前記バンプ構造を有する電子部
品を取り外すことができるため、リペアを低温で行うこ
とが可能になる。リペアを行う必要がある場合にはリフ
ロ加熱温度を１６０℃程度にし、低温はんだのフィレッ
トを形成させることが必要である。The melting point of the Sn-1Ag-57Bi solder is 1
37 ° C. Therefore, when a temperature cycle test is performed on the mounted body having a bump structure for forming a fillet at −55 to 125 ° C., the fillet portion is softened. 0
In a temperature cycle of -90 ° C, no crack is observed even after 1000 cycles. By forming the fillet portion having the above-mentioned solder composition, the fillet portion is melted at 137 ° C. or higher, so that the bump joint portion is formed at 137 ° C.
Since the electronic component having the bump structure can be removed by heating to a temperature of not less than ℃, the repair can be performed at a low temperature. If it is necessary to perform repair, it is necessary to set the reflow heating temperature to about 160 ° C. to form a low-temperature solder fillet.
【００３２】このように半田バンプの融点以下の温度と
してリフローした場合であっても、いずれの場合も接続
信頼性を確保することはできた。As described above, even in the case of reflowing at a temperature lower than the melting point of the solder bump, the connection reliability could be ensured in any case.
【００３３】以上述べたように従来のＳｎ−Ｐｂの共晶
はんだに比べて、融点の高いＰｂを含まないはんだバン
プを有する半導体装置を基板に実装する場合において、
前記はんだバンプよりも融点の低いはんだを用い、バン
プマトリクス中にはんだバンプと実装用はんだの混合層
を形成させることで、従来と同じ信頼性レベルのＰｂを
含まないバンプ構造を有する半導体装置を得ることがで
きる。As described above, when a semiconductor device having a solder bump containing no Pb, which has a higher melting point than conventional Sn-Pb eutectic solder, is mounted on a substrate,
By using a solder having a melting point lower than that of the solder bump and forming a mixed layer of the solder bump and the mounting solder in the bump matrix, a semiconductor device having a Pb-free bump structure having the same reliability level as that of the related art is obtained. be able to.
【００３４】次に、この基本構成をマルチチップモジュ
ール（半導体モジュール）に適用した例について説明す
る。Next, an example in which this basic configuration is applied to a multichip module (semiconductor module) will be described.
【００３５】半導体の高集積化、半導体装置の小型化、
高密度実装の要求に対して、メモリ、ＡＳＩＣ、ＣＰＵ
といったいろいろな半導体を一つのモジュール、あるい
はパッケージにまとめたマルチチップモジュール（ＭＣ
Ｍ）あるいはマルチチップパッケージが開発されてい
る。High integration of semiconductors, miniaturization of semiconductor devices,
Memory, ASIC, CPU for high-density packaging requirements
Multi-chip module (MC) that integrates various semiconductors into one module or package
M) or a multi-chip package has been developed.
【００３６】その一例を図８に示す。これは、これまで
説明した半田接続構造をマルチチップモジュール内で使
用した例である。FIG. 8 shows an example. This is an example in which the above-described solder connection structure is used in a multi-chip module.
【００３７】図においては、中間基板２５の上に、ＷＰ
Ｐ（ウエハプロセスパッケージ、Wafer Process Packag
e）あるいはウエハレベルＣＳＰと呼ばれるシリコンチ
ップ２０に配線を施し、チップ２０上の電極２１にはん
だバンプ２２を形成したパッケージ（以後、ＷＰＰと呼
ぶ）を複数個搭載している。この中間基板２５に形成さ
れるバンプ２７の径はφ0.76、ピッチは1.27mmであるの
に対して、中間基板上のＷＰＰのバンプ２１の径は0.
3、ピッチは0.5mmである．なお、中間基板２５上のＷＰ
Ｐは搭載後、バンプ接続部分にアンダーフィル２４を施
している。また、バンプ２２が半導体装置の外部電極で
あり、バンプ２７がマルチチップモジュールの外部接続
端子となる。以下の実施例においても同様である。In the figure, the WP is placed on the intermediate substrate 25.
P (Wafer Process Packag
e) Alternatively, a plurality of packages (hereinafter referred to as WPP) in which wiring is provided on a silicon chip 20 called a wafer level CSP and solder bumps 22 are formed on electrodes 21 on the chip 20 are mounted. The diameter of the bump 27 formed on the intermediate substrate 25 is φ0.76 and the pitch is 1.27 mm, whereas the diameter of the WPP bump 21 on the intermediate substrate is 0.
3. The pitch is 0.5mm. The WP on the intermediate substrate 25
After mounting the P, the underfill 24 is applied to the bump connection portion. The bumps 22 are external electrodes of the semiconductor device, and the bumps 27 are external connection terminals of the multi-chip module. The same applies to the following embodiments.
【００３８】ＷＰＰを中間基板に搭載した概略を図９に
示す。図において、中間基板２５にはんだペースト２８
を印刷後、中間基板２５とＷＰＰを位置合わせして搭載
し、リフロ加熱して接合した。ＷＰＰ側に用いたはんだ
２２はSn-0.75Cuであり、一方、中間基板に印刷したは
んだペースト２８はSn-3Ag-0.5Cuである。すなわち、は
んだペースト２８よりもはんだ２２の融点が高くなる組
成とした。中間基板２５のバンプ２７をＷＰＰ実装に用
いたはんだペースト２８と同じSn-3Ag-0.5Cuとした。FIG. 9 schematically shows the WPP mounted on the intermediate substrate. In the figure, a solder paste 28 is applied to an intermediate substrate 25.
After printing, the intermediate substrate 25 and the WPP were aligned and mounted, and were bonded by reflow heating. The solder 22 used on the WPP side is Sn-0.75Cu, while the solder paste 28 printed on the intermediate substrate is Sn-3Ag-0.5Cu. That is, the composition was such that the melting point of the solder 22 was higher than that of the solder paste 28. The bump 27 of the intermediate substrate 25 was made of Sn-3Ag-0.5Cu which is the same as the solder paste 28 used for WPP mounting.
【００３９】そのマルチチップモジュールを実装基板に
接合した後の断面形状を図１０に示す。中間基板２５側
の実装後のＷＰＰのバンプは均一なはんだ組成にはなっ
ておらず、もとのはんだ組成の部分３０とＷＰＰバンプ
であるSn-0.75Cuと実装用はんだであるSn-3Ag-0.5Cuと
の混合層３１からなっている。FIG. 10 shows a cross-sectional shape after the multichip module is bonded to a mounting board. The bump of WPP after mounting on the intermediate substrate 25 side does not have a uniform solder composition, the portion 30 of the original solder composition, the WPP bump Sn-0.75Cu, and the mounting solder Sn-3Ag- It consists of a mixed layer 31 with 0.5 Cu.
【００４０】ところで、Sn-Ag-Cu系のはんだにおいて、
Ａｇを３％以上含む場合、ウイスカと呼ばれる金属の針
状の結晶が発生して、隣接バンプまで達することによる
短絡不良が発生する場合がある。そこで、本実施例にお
いては、このウイスカによる短絡を防止するため、ＷＰ
ＰにAgを含まないSn-Cuのはんだを用いた。なお、バン
プ２７にはSn-3Ag-0.5Cuはんだを用いたが、リフロ加熱
後のバンプの混合層においてはAg組成が３％より低いた
め、ウイスカが発生することはない。ＷＰＰバンプに用
いるはんだ組成についてはＡｇ組成が１％のSn-1Ag-0.5
Cuを用いても問題はない。前記Sn-Cuはんだとの融点の
差はわずか１℃である。このように、中間基板２５上に
実装する半導体装置は、実装基板４１上へのマルチチッ
プモジュールよりも狭ピッチ化していることを考える
と、中間基板２５上の実装において、Ａｇ組成の少ない
はんだを用いることは、ウイスカ発生による端子間の短
絡を抑制できる点でも好ましい。In the Sn-Ag-Cu solder,
When Ag is contained at 3% or more, needle-like crystals of metal called whiskers may be generated, and short-circuit failure may occur due to reaching adjacent bumps. Therefore, in this embodiment, in order to prevent a short circuit caused by the whisker, the WP
A Sn-Cu solder containing no Ag was used for P. Although Sn-3Ag-0.5Cu solder was used for the bump 27, no whisker was generated in the mixed layer of the bump after the reflow heating because the Ag composition was lower than 3%. Regarding the solder composition used for the WPP bump, the Sn composition was 1% of Sn-1Ag-0.5.
There is no problem with using Cu. The difference in melting point from the Sn-Cu solder is only 1 ° C. Considering that the pitch of the semiconductor device mounted on the intermediate substrate 25 is narrower than that of the multi-chip module mounted on the mounting substrate 41, solder having a small Ag composition is required for mounting on the intermediate substrate 25. The use is also preferable in that a short circuit between terminals due to whisker generation can be suppressed.
【００４１】中間基板２５が十分耐熱性がある場合はＷ
ＰＰ、ＢＧＡのバンプ２２やはんだペースト２８はＡｇ
組成の少ないはんだを用い、実装基板にはそれよりも融
点の低い、いわゆる標準組成のはんだを用いることがで
きる。当然のこととして、マルチチップモジュールの実
装基板４１への実装において、前述の本発明の構造を適
用できることは言うまでもない。If the intermediate substrate 25 has sufficient heat resistance, W
PP and BGA bumps 22 and solder paste 28 are made of Ag.
A solder having a low composition may be used, and a solder having a lower melting point, that is, a so-called standard composition may be used for the mounting substrate. As a matter of course, it goes without saying that the above-described structure of the present invention can be applied to mounting the multi-chip module on the mounting board 41.
【００４２】次に、これまで説明した半田接続構造を、
マルチチップモジュールを回路基板に実装する際に使用
した例を説明する。Next, the solder connection structure described so far is
An example used when mounting the multichip module on a circuit board will be described.
【００４３】図１１は、半導体装置のバンプ２２、マル
チチップモジュールのバンプ２７共にSn-0.７5Cu、また
はSn-1Ag-0.5Cuとし、そのマルチチップモジュールのバ
ンプ２７をその融点より低いはんだ３５、例えばSn-3Ag
-0.5Cuを用いて基板に実装する場合の搭載時の概略、図
１２に基板実装後の断面形状を示す。実装後のマルチチ
ップモジュールの接続構造はもともとのバンプ組成部分
５０と、バンプと実装用はんだとの混合層５１から構成
される。FIG. 11 shows that the bump 22 of the semiconductor device and the bump 27 of the multi-chip module are both Sn-0.75Cu or Sn-1Ag-0.5Cu. For example, Sn-3Ag
FIG. 12 shows a schematic view of mounting on a substrate using -0.5Cu, and FIG. 12 shows a cross-sectional shape after mounting on the substrate. The connection structure of the mounted multi-chip module is composed of the original bump composition portion 50 and the mixed layer 51 of the bump and the solder for mounting.
【００４４】マルチチップモジュールにおいては、中間
基板に実装する半導体装置等のはんだ接続と、マルチチ
ップモジュールの外部接続端子（はんだボール）との間
で温度階層接続が必要となる場合が有る。これは、マル
チチップモジュールを回路基板に半田接続する場合に、
マルチチップモジュール内で既に接続されている半導体
装置と中間基板とのはんだ接続が再溶融させずに高信頼
に接続を確保するためである。In a multi-chip module, a temperature hierarchical connection may be required between a solder connection of a semiconductor device or the like mounted on an intermediate substrate and an external connection terminal (solder ball) of the multi-chip module. This is when soldering a multi-chip module to a circuit board.
This is because the solder connection between the semiconductor device and the intermediate substrate already connected in the multi-chip module is secured with high reliability without re-melting.
【００４５】上記構造によれば、実装用のはんだ３５を
溶融させて接続するリフロー温度において、半導体装置
のバンプ２２、マルチチップモジュールのバンプ２７に
それ自身がほぼ溶融しないような融点を有する組成を選
定することができ、そのためマルチチップモジュール内
で温度階層接続をしなくとも高信頼な接続を実現するこ
とが可能となる。なお、はんだ３５が溶融すると、その
接触部分においてマルチチップモジュールのバンプ２７
も一部溶融状態となり、混合層５１が形成される。当然
のこととして、マルチチップモジュール内での再溶融を
さらに抑制するのであれば、半導体装置のバンプ２２に
用いられるはんだをマルチチップモジュールのバンプ２
７に用いられるはんだ材料の融点よりも高いものを選択
してもよい。なお、いずれの場合も中間基板に実装基板
よりも耐熱性のあるものを用いることが望まれる。According to the above structure, at the reflow temperature at which the solder 35 for mounting is melted and connected, a composition having a melting point such that the bumps 22 of the semiconductor device and the bumps 27 of the multi-chip module do not substantially melt themselves is used. Therefore, a highly reliable connection can be realized without performing a temperature hierarchy connection in the multi-chip module. When the solder 35 is melted, the bump 27 of the multi-chip module is formed at the contact portion.
Are also partially melted, and the mixed layer 51 is formed. As a matter of course, if the remelting in the multi-chip module is further suppressed, the solder used for the bumps 22 of the semiconductor device may be replaced with the bumps 2 of the multi-chip module.
7 may be selected to be higher than the melting point of the solder material used. In any case, it is desired to use an intermediate substrate having higher heat resistance than the mounting substrate.
【００４６】ところで、ＷＰＰはシリコンチップ２０に
配線してチップ状の電極２１にバンプ２２を形成したパ
ッケージである。したがって、そのままプリント基板に
実装すると、シリコンチップ２０とプリント基板である
中間基板２５との物性（特に熱膨張）の違いにより発生
する応力の影響でバンプ２２が剥離する懸念がある。そ
のため、チップ２０と中間基板２５の間にアンダフィル
２４を流してバンプを補強している。アンダフィル以外
の方法としては図１３、１４に示すようにチップとバン
プの間に樹脂材料である応力緩和層６０を設けている。
この場合、アンダフィルは不要となる。なお、図１３は
図１０の構造に対応しており、図１４は図１２の構造に
対応している。The WPP is a package in which bumps 22 are formed on chip-shaped electrodes 21 by wiring to a silicon chip 20. Accordingly, if the silicon chip 20 is mounted on the printed board as it is, there is a concern that the bump 22 may be peeled off due to the effect of stress generated due to a difference in physical properties (particularly, thermal expansion) between the silicon chip 20 and the printed board intermediate board 25. Therefore, the underfill 24 flows between the chip 20 and the intermediate substrate 25 to reinforce the bumps. As a method other than underfill, as shown in FIGS. 13 and 14, a stress relaxation layer 60 made of a resin material is provided between a chip and a bump.
In this case, the underfill becomes unnecessary. FIG. 13 corresponds to the structure of FIG. 10, and FIG. 14 corresponds to the structure of FIG.
【００４７】次に、図１５はガラス、またはシリコン基
板７０を用いた半導体装置を基板４１に実装した例であ
る。前記基板について、配線７２を周囲に引き回し、周
辺に応力緩和層７１が配置され、その下にバンプ５０、
５１が形成されている。一方、シリコン基板７０の中心
付近に基板の下側にはＷＰＰのシリコンチップ２０を実
装基板４１側に向けてはんだバンプ２２で実装してい
る。ＷＰＰ、及び応力緩和層７１の下側に用いられるは
んだ２２、５０は例えばSn-0.75Cu、Sn-1Ag-0.5Cuのよ
うなＡｇの組成の少ないはんだで、基板４１に実装する
場合は一般的なSn-Ag-Cuはんだ、例えばSn-3Ag-0.5Cuで
ある。したがって、基板４１に実装後のバンプ構造には
実装はんだを含む混合層５１が存在する。シリコン基板
７０はＷＰＰのチップ２０とは物性的な差はない。した
がって、ＷＰＰのチップ２０とシリコン基板７０間のバ
ンプ接合部分にアンダーフィルを入れなくても良い。Next, FIG. 15 shows an example in which a semiconductor device using a glass or silicon substrate 70 is mounted on a substrate 41. With respect to the substrate, a wiring 72 is routed around the substrate, a stress relaxation layer 71 is disposed around the substrate, and a bump 50,
51 are formed. On the other hand, a WPP silicon chip 20 is mounted near the center of the silicon substrate 70 below the substrate with solder bumps 22 toward the mounting substrate 41. The solders 22 and 50 used under the WPP and the stress relaxation layer 71 are solders having a low Ag composition such as Sn-0.75Cu and Sn-1Ag-0.5Cu. Sn-Ag-Cu solder, for example, Sn-3Ag-0.5Cu. Therefore, the mixed layer 51 containing the mounting solder exists in the bump structure after being mounted on the substrate 41. The silicon substrate 70 has no physical difference from the WPP chip 20. Therefore, it is not necessary to provide an underfill at the bump junction between the WPP chip 20 and the silicon substrate 70.
【００４８】以上、マルチチップモジュール構造におい
て、ＷＰＰ、あるいはＢＧＡなどの半導体装置の有する
バンプの鉛フリーはんだをＡｇ組成の少ない、例えばＳ
ｎ−約(0〜2.0)ｍａｓｓ％Ａｇ−約(0.3〜0.8)ｍａｓｓ
％Ｃｕとし、これら半導体装置を中間基板に実装する場
合のはんだを前記はんだより融点の低いＳｎ−約(2.5〜
3.5)ｍａｓｓ％Ａｇ−約(0.3〜0.8)ｍａｓｓ％Ｃｕとす
ることで、ウイスカの発生を防ぐことができ、０．３ｍ
ｍ以下の狭ピッチの実装に対応できる。もちろん、これ
は、マルチチップモジュールの有するバンプと実装基板
側に用いる実装はんだとの関係についても同様である。
なお、実装用のはんだは、はんだバンプの融点のほうが
高いならば、前記Ｓｎ−約(2.5〜3.5)ｍａｓｓ％Ａｇ−
約(0.3〜0.8)ｍａｓｓ％Ｃｕ以外のはんだであれば何で
もよい。この場合、例えばBiを含んだはんだ、Ｓｎ−Ｚ
ｎ系のはんだなどが考えられる。As described above, in the multi-chip module structure, the lead-free solder of the bumps of a semiconductor device such as WPP or BGA has a small Ag composition.
n-about (0 to 2.0) mass% Ag-about (0.3 to 0.8) mass
% Cu, and when the semiconductor devices are mounted on the intermediate substrate, the solder having a melting point lower than that of the solder of Sn-about (2.5 to
3.5) Mass% Ag-approximately (0.3 to 0.8) mass% Cu can prevent the generation of whiskers.
It can support mounting at a narrow pitch of less than m. Of course, this also applies to the relationship between the bumps of the multichip module and the mounting solder used on the mounting substrate side.
In addition, if the melting point of the solder bump is higher than the solder for mounting, the above Sn-approximately (2.5 to 3.5) mass% Ag-
Any solder other than about (0.3 to 0.8) mass% Cu may be used. In this case, for example, a solder containing Bi, Sn-Z
An n-type solder or the like can be considered.
【００４９】[0049]
【発明の効果】本発明によれば、回路基板や電子部品の
耐熱性を考慮した高信頼な半田接続を実現することがで
きる。According to the present invention, a highly reliable solder connection can be realized in consideration of the heat resistance of a circuit board and an electronic component.
【図１】本実施で使用したＢＧＡサンプルの概略を示す
図である。FIG. 1 is a diagram schematically illustrating a BGA sample used in the present embodiment.
【図２】基板実装後のＢＧＡの概略を示す図である。FIG. 2 is a diagram schematically illustrating a BGA after mounting on a substrate.
【図３】実装後のバンプ組織がはんだバンプ５の組織と
装用はんだの混合層１１の２相から形成される場合を示
す図である。FIG. 3 is a view showing a case where a bump structure after mounting is formed from two phases of a structure of a solder bump 5 and a mixed layer 11 of solder to be mounted.
【図４】混合層１１が薄く、基板側には実装用はんだ７
からなるフィレットが形成されるバンプを示す図であ
る。FIG. 4 shows a thin mixed layer 11 and a mounting solder 7 on the substrate side.
FIG. 4 is a view showing a bump on which a fillet made of is formed.
【図５】混合層と実装用はんだ層を区別する方法を説明
するための図である。FIG. 5 is a diagram for explaining a method for distinguishing between a mixed layer and a solder layer for mounting.
【図６】Ｓｎ−３.５Ａｇ−０.７５ＣｕバンプＢＧＡを
各種実装用はんだペーストで実装したものの−５５〜１
２５℃、１０００サイクル後の評価結果を示す表であ
る。FIG. 6 shows the results obtained by mounting Sn-3.5Ag-0.75Cu bump BGA with various mounting solder pastes.
It is a table | surface which shows the evaluation result after 25 degreeC and 1000 cycles.
【図７】実装用はんだの一部がバンプの側面に回り込ん
だバンプ構造FIG. 7 is a bump structure in which a part of the solder for mounting goes around the side surface of the bump.
【図８】マルチチップモジュール（ＭＣＭ）の一例を示
す図である。FIG. 8 is a diagram illustrating an example of a multi-chip module (MCM).
【図９】ＷＰＰのはんだ２２とＢＧＡ基板の実装はんだ
２８が異なる場合の搭載概略図である。FIG. 9 is a schematic mounting diagram when the WPP solder 22 and the BGA board mounting solder 28 are different.
【図１０】ＷＰＰのはんだ２２とＢＧＡ基板の実装はん
だ２８が異なる場合の実装後の概略図である。FIG. 10 is a schematic view after mounting when the WPP solder 22 and the BGA board mounting solder 28 are different.
【図１１】ＷＰＰのバンプ２２、ＢＧＡバンプ２８より
融点の低いはんだ３５を用いて基板に実装する場合の搭
載時の概略図を示す。FIG. 11 is a schematic view showing a mounting process when the semiconductor device is mounted on a substrate using a solder 35 having a lower melting point than the WPP bumps 22 and the BGA bumps 28;
【図１２】基板実装後の概略図を示すFIG. 12 shows a schematic diagram after mounting on a substrate.
【図１３】応力緩和層があるＷＰＰを搭載したＭＣＭを
示す。FIG. 13 shows an MCM equipped with WPP having a stress relaxation layer.
【図１４】応力緩和層があるＷＰＰを搭載したＭＣＭを
示す。FIG. 14 shows an MCM equipped with WPP having a stress relaxation layer.
【図１５】シリコン基板７０を用いた半導体装置を基板
実装した例である。FIG. 15 is an example in which a semiconductor device using a silicon substrate 70 is mounted on a substrate.
１…モールド樹脂 ２…ダミーチップ ３…ＢＧＡ基板
４…ＢＧＡ基板電極パッド ５…はんだバンプ ６…
実装時の加熱温度測定個所（熱電対位置） ７…実装用
はんだ ８…実装用基板電極パッド ９…実装用基板
１０…実装後のはんだバンプ １１…はんだバンプと実
装用はんだとの混合層 １２…特徴的な添加元素 ２０
…シリコンチップ ２１…電極 ２２…バンプ ２３…
中間基板の電極 ２４…アンダフィル ２５…中間基板
２６…中間基板電極パッド ２７…中間基板用バンプ
２８…マルチチップモジュール用はんだ ３０…ＷＰ
Ｐはんだバンプ ３１…ＷＰＰはんだとＢＧＡ実装用は
んだとの混合層 ４０…実装基板電極パッド ４１…電
極基板 ５０…マルチチップモジュールはんだ ５１…
マルチチップモジュールはんだと実装用はんだとの混合
層 ６０…応力緩和層 ７０…シリコン基板 ７１…応力緩和層７２…配線DESCRIPTION OF SYMBOLS 1 ... Mold resin 2 ... Dummy chip 3 ... BGA board 4 ... BGA board electrode pad 5 ... Solder bump 6 ...
Heating temperature measurement point during mounting (thermocouple position) 7: Solder for mounting 8: Electrode pad for mounting board 9: Mounting board
DESCRIPTION OF SYMBOLS 10 ... Solder bump after mounting 11 ... Mixed layer of solder bump and mounting solder 12 ... Characteristic additive element 20
... Silicon chip 21 ... Electrode 22 ... Bump 23 ...
Intermediate substrate electrode 24 ... Underfill 25 ... Intermediate substrate 26 ... Intermediate substrate electrode pad 27 ... Intermediate substrate bump 28 ... Multi chip module solder 30 ... WP
P solder bump 31: mixed layer of WPP solder and BGA mounting solder 40: mounting substrate electrode pad 41: electrode substrate 50: multi-chip module solder 51:
Mixed layer of multi-chip module solder and mounting solder 60: Stress relaxation layer 70: Silicon substrate 71: Stress relaxation layer 72: Wiring
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｂ２３Ｋ 35/26 ３１０ Ｂ２３Ｋ 35/26 ３１０Ａ ３１０Ｃ Ｃ２２Ｃ 12/00 Ｃ２２Ｃ 12/00 13/00 13/00 13/02 13/02 // Ｂ２３Ｋ 101:40 Ｂ２３Ｋ 101:40 (72)発明者 芹沢 弘二 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 曽我 太佐男 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 中塚 哲也 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 Ｆターム(参考） 5E319 AC04 BB05 BB08 GG20──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl.7 Identification symbol FI Theme coat ゛ (Reference) B23K 35/26 310 B23K 35/26 310A 310C C22C 12/00 C22C 12/00 13/00 13/00 13 / 02 13/02 // B23K 101: 40 B23K 101: 40 (72) Inventor Koji Serizawa 292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Pref. Hitachi, Ltd. Production Technology Research Laboratories (72) Inventor Tosao Soga Kanagawa 292, Yoshida-cho, Totsuka-ku, Yokohama-shi, Japan Inside Hitachi, Ltd. Production Technology Research Laboratory (72) Inventor Tetsuya Nakatsuka 292, Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture Hitachi, Ltd. Production Technology Research Laboratory F-term (reference) 5E319 AC04 BB05 BB08 GG20
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001079714AJP2002076605A (en) | 2000-06-12 | 2001-03-21 | Circuit board connecting semiconductor module and semiconductor device |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000180712 | 2000-06-12 | ||
| JP2000-180712 | 2000-06-12 | ||
| JP2001079714AJP2002076605A (en) | 2000-06-12 | 2001-03-21 | Circuit board connecting semiconductor module and semiconductor device |
| Publication Number | Publication Date |
|---|---|
| JP2002076605Atrue JP2002076605A (en) | 2002-03-15 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001079714APendingJP2002076605A (en) | 2000-06-12 | 2001-03-21 | Circuit board connecting semiconductor module and semiconductor device |
| Country | Link |
|---|---|
| JP (1) | JP2002076605A (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013506298A (en)* | 2009-09-23 | 2013-02-21 | スリーエム イノベイティブ プロパティズ カンパニー | Electrical connection and manufacturing method thereof |
| JP2013080818A (en)* | 2011-10-04 | 2013-05-02 | Fujitsu Ltd | Joining material, semiconductor device, and manufacturing method of the same |
| WO2014002283A1 (en)* | 2012-06-30 | 2014-01-03 | 千住金属工業株式会社 | Lead-free solder ball |
| WO2014038066A1 (en)* | 2012-09-07 | 2014-03-13 | 三菱電機株式会社 | Power semiconductor device |
| JP2015037809A (en)* | 2005-08-12 | 2015-02-26 | アンタヤ・テクノロジーズ・コープ | Multi-layer solder product and its manufacturing method |
| JP2017508293A (en)* | 2014-03-27 | 2017-03-23 | インテル コーポレイション | Hybrid interconnect for low temperature installation |
| JP2017107955A (en)* | 2015-12-09 | 2017-06-15 | 富士通株式会社 | Electronic device and method of manufacturing electronic device |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015037809A (en)* | 2005-08-12 | 2015-02-26 | アンタヤ・テクノロジーズ・コープ | Multi-layer solder product and its manufacturing method |
| JP2013506298A (en)* | 2009-09-23 | 2013-02-21 | スリーエム イノベイティブ プロパティズ カンパニー | Electrical connection and manufacturing method thereof |
| JP2015167238A (en)* | 2009-09-23 | 2015-09-24 | スリーエム イノベイティブ プロパティズ カンパニー | Electrical constitution part assembly and flexible lighting assembly |
| JP2013080818A (en)* | 2011-10-04 | 2013-05-02 | Fujitsu Ltd | Joining material, semiconductor device, and manufacturing method of the same |
| WO2014002283A1 (en)* | 2012-06-30 | 2014-01-03 | 千住金属工業株式会社 | Lead-free solder ball |
| US9780055B2 (en) | 2012-06-30 | 2017-10-03 | Senju Metal Industry Co., Ltd. | Lead-free solder ball |
| WO2014038066A1 (en)* | 2012-09-07 | 2014-03-13 | 三菱電機株式会社 | Power semiconductor device |
| US9620444B2 (en) | 2012-09-07 | 2017-04-11 | Mitsubishi Electric Corporation | Power semiconductor device |
| JP2017508293A (en)* | 2014-03-27 | 2017-03-23 | インテル コーポレイション | Hybrid interconnect for low temperature installation |
| JP2017107955A (en)* | 2015-12-09 | 2017-06-15 | 富士通株式会社 | Electronic device and method of manufacturing electronic device |
| Publication | Publication Date | Title |
|---|---|---|
| KR100398716B1 (en) | Semiconductor module and circuit substrate | |
| JP2682807B2 (en) | Soldering method and solder bump forming method | |
| US6010060A (en) | Lead-free solder process | |
| TW592871B (en) | Solder foil and semiconductor device and electronic device | |
| US5730932A (en) | Lead-free, tin-based multi-component solder alloys | |
| US6583517B1 (en) | Method and structure for joining two substrates with a low melt solder joint | |
| JP5533665B2 (en) | Electronic device manufacturing method, electronic component mounting substrate, and manufacturing method thereof | |
| CN100433316C (en) | Lead-free alloy, organic interposer and passive component assembly for pillar/ball grid array | |
| CN100501982C (en) | Wiring board with semiconductor components | |
| JP2002261104A (en) | Semiconductor devices and electronic equipment | |
| JP4211828B2 (en) | Mounting structure | |
| JP4022139B2 (en) | Electronic device, electronic device mounting method, and electronic device manufacturing method | |
| US20070007323A1 (en) | Standoff structures for surface mount components | |
| JP2002076605A (en) | Circuit board connecting semiconductor module and semiconductor device | |
| JP2002016211A (en) | Electronic circuit module and circuit unit | |
| JP4027534B2 (en) | Electronic component mounting method | |
| JP2011216813A (en) | Solder joint method, semiconductor device and method of manufacturing the same | |
| JP2000151086A (en) | Printed circuit unit and method of manufacturing the same | |
| JPH0985484A (en) | Lead-free solder, mounting method and mounting product using the same | |
| JP2001358458A (en) | Electronic equipment with Pb-free solder connection | |
| JPH11330678A (en) | Solder joining method, circuit board, and electronic device using the circuit board | |
| JP2012061508A (en) | Joining material | |
| JP3469093B2 (en) | Manufacturing method of printed circuit board and mounted circuit board | |
| WO1997047425A1 (en) | Lead-free, high tin ternary solder alloy of tin, silver, and bismuth | |
| JP2894172B2 (en) | Semiconductor device |
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination | Free format text:JAPANESE INTERMEDIATE CODE: A621 Effective date:20050216 | |
| RD01 | Notification of change of attorney | Free format text:JAPANESE INTERMEDIATE CODE: A7421 Effective date:20060418 | |
| A977 | Report on retrieval | Free format text:JAPANESE INTERMEDIATE CODE: A971007 Effective date:20070404 | |
| A131 | Notification of reasons for refusal | Free format text:JAPANESE INTERMEDIATE CODE: A131 Effective date:20070410 | |
| A521 | Written amendment | Free format text:JAPANESE INTERMEDIATE CODE: A523 Effective date:20070611 | |
| A02 | Decision of refusal | Free format text:JAPANESE INTERMEDIATE CODE: A02 Effective date:20070710 | |
| A521 | Written amendment | Free format text:JAPANESE INTERMEDIATE CODE: A523 Effective date:20070907 | |
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) | Free format text:JAPANESE INTERMEDIATE CODE: A911 Effective date:20071005 | |
| A912 | Removal of reconsideration by examiner before appeal (zenchi) | Free format text:JAPANESE INTERMEDIATE CODE: A912 Effective date:20071109 |