【０００１】[0001]
【発明の属する技術分野】本発明は信号を増幅させる増
幅回路あるいは減衰させる減衰回路である回路(以下ゲ
インコントロール回路とする)であるゲインコントロー
ル回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a gain control circuit which is an amplifier circuit for amplifying a signal or an attenuating circuit for attenuating a signal (hereinafter referred to as a gain control circuit).
【０００２】[0002]
【従来の技術】図１１は従来の一般的なゲインコントロ
ール回路の構成を示す。従来、信号を増幅または減衰さ
せるゲインコントロール回路において、信号や回路定数
のバラツキを調整したり回路ゲイン(増加率と減衰率を
含む)を変更したりする場合には、固定抵抗を取り替え
たりまたはトリミングすることで調整または変更を行っ
ていた。2. Description of the Related Art FIG. 11 shows a configuration of a conventional general gain control circuit. Conventionally, in a gain control circuit that amplifies or attenuates a signal, when adjusting the variation of the signal or circuit constant or changing the circuit gain (including the increase rate and the attenuation rate), replace or trim the fixed resistor. Had to be adjusted or changed.
【０００３】またモノリシックＩＣ化する場合、固定抵
抗Ｒ1と調整抵抗Ｒxの温度係数を合わせる必要があるの
で、モノリシック化できない調整抵抗Ｒxに合わせて固
定抵抗Ｒ1も外付けとなり、モノリシックＩＣ化可能な
回路は図１２に示すように半導体で構成された演算増幅
器１(モノリシックＩＣ部４で示す)の部分に限定されて
いた。[0003] When the monolithic IC form, since it is necessary to match the temperature coefficient of the fixed resistor R1 and the adjusting resistor Rx, fixed resistors R1 also becomes external to suit adjusting resistor Rx may not be monolithic, monolithic IC The circuit that can be implemented is limited to the operational amplifier 1 (shown by the monolithic IC unit 4) composed of a semiconductor as shown in FIG.
【０００４】[0004]
【発明が解決しようとする課題】以上のように従来のゲ
インコントロール回路では、信号や回路定数のバラツキ
を調整したり回路ゲインを変更したりする場合には、固
定抵抗を取り替えたりまたはトリミングしていたので手
間と時間が掛かった。またモノリシックＩＣ化可能な部
分は演算増幅器部分だけであったので、調整部を含む回
路が大規模であればある程、モノリシックＩＣ化に不向
きとなり、ゲインコントロール回路の小型、ローコスト
化し難いという課題があった。As described above, in the conventional gain control circuit, when adjusting the variation of signals or circuit constants or changing the circuit gain, the fixed resistor is replaced or trimmed. It took time and effort. Also, since the only part that can be made into a monolithic IC is the operational amplifier part, the larger the circuit including the adjustment unit, the more unsuitable the monolithic IC becomes. there were.
【０００５】この発明は上記の課題を解消するためにな
されたもので、信号や回路定数のバラツキの調整や回路
ゲインの変更が容易で、また多くの部分がモノリシック
ＩＣ化が可能な小型、ローコスト化が可能なゲインコン
トロール回路を提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and it is easy to adjust the variation of signals and circuit constants and to change the circuit gain, and it is possible to reduce the size and cost of the device by making a large number of components into a monolithic IC. It is an object of the present invention to provide a gain control circuit that can be implemented.
【０００６】[0006]
【課題を解決するための手段】上記の目的に鑑み、この
発明は、信号を増幅または減衰させる演算増幅部のゲイ
ンを決める抵抗に並列または直列にスイッチ素子を挿入
し、このスイッチ素子へのスイッチング信号のデューテ
ィ比を変えることにより該抵抗の抵抗値を変えることを
特徴とするゲインコントロール回路にある。SUMMARY OF THE INVENTION In view of the above-mentioned object, the present invention relates to a switching element inserted in parallel or in series with a resistor for determining the gain of an operational amplifier for amplifying or attenuating a signal. In the gain control circuit, the resistance value of the resistor is changed by changing the duty ratio of the signal.
【０００７】また、信号を増幅または減衰させる前記演
算増幅部と、この演算増幅部のゲインを決める抵抗に直
列または並列に挿入される前記スイッチ素子と、このス
イッチ素子をスイッチングする所望のデューティ比の前
記スイッチング信号と、前記演算増幅部の出力を検波す
る検波回路と、を備えることを特徴とする請求項１に記
載のゲインコントロール回路にある。The operational amplifier for amplifying or attenuating a signal, the switch element inserted in series or in parallel with a resistor for determining the gain of the operational amplifier, and a switch having a desired duty ratio for switching the switch element. The gain control circuit according to claim 1, further comprising: a detection circuit that detects the switching signal and an output of the operational amplifier.
【０００８】また、前記演算増幅部が直流アンプからな
ることを特徴とする請求項１または２に記載のゲインコ
ントロール回路にある。The gain control circuit according to claim 1, wherein the operational amplifier comprises a DC amplifier.
【０００９】また、前記演算増幅部が交流アンプからな
ることを特徴とする請求項１または２に記載のゲインコ
ントロール回路にある。3. The gain control circuit according to claim 1, wherein said operational amplifier comprises an AC amplifier.
【００１０】また、前記演算増幅部がハイパスアンプか
らなることを特徴とする請求項１または２に記載のゲイ
ンコントロール回路にある。3. The gain control circuit according to claim 1, wherein said operational amplifier comprises a high-pass amplifier.
【００１１】また、前記演算増幅部がローパスアンプか
らなることを特徴とする請求項１または２に記載のゲイ
ンコントロール回路にある。3. The gain control circuit according to claim 1, wherein said operational amplifier comprises a low-pass amplifier.
【００１２】また、前記演算増幅部のカットオフ周波数
を決定するコンデンサに並列もしくは直列に接続された
前記ゲインを決める抵抗に前記スイッチ素子を挿入し、
演算増幅部のゲインおよびカットオフ周波数を変えるこ
とを特徴とする請求項４ないし６のいずれかに記載のゲ
インコントロール回路にある。The switch element is inserted in a resistor for determining the gain, which is connected in parallel or in series to a capacitor for determining a cutoff frequency of the operational amplifier,
7. The gain control circuit according to claim 4, wherein the gain and the cutoff frequency of the operational amplifier are changed.
【００１３】また、ゲインを決める複数の抵抗にスイッ
チ素子をそれぞれに挿入したことを特徴とする請求項１
ないし７のいずれかに記載のゲインコントロール回路に
ある。Further, a switch element is inserted in each of a plurality of resistors for determining a gain.
7. The gain control circuit according to any one of claims 1 to 7,
【００１４】また、前記演算増幅部が交流アンプであ
り、低域のカットオフ周波数を決定するコンデンサに直
列に接続された抵抗と、高域のカットオフ周波数を決定
するコンデンサに並列に接続された抵抗にそれぞれ前記
スイッチ素子を並列に挿入し演算増幅部のゲインと共に
バンドパス特性を変えることを特徴とする請求項８に記
載のゲインコントロール回路にある。The operational amplifier is an AC amplifier, and is connected in parallel with a resistor connected in series to a capacitor for determining a low-frequency cutoff frequency and in parallel with a capacitor for determining a high-frequency cutoff frequency. 9. The gain control circuit according to claim 8, wherein the switch elements are inserted in parallel to the resistors to change the bandpass characteristics together with the gain of the operational amplifier.
【００１５】[0015]
【発明の実施の形態】実施の形態１．図１はこの発明の
一実施の形態によるゲインコントロール回路の構成を示
す図である。図１は直流アンプで、１は演算増幅部の演
算増幅器、Ｒ1、Ｒ0は演算増幅部のゲインを決める抵
抗、２は例えば帰還抵抗である抵抗Ｒ0に並列に挿入さ
れたスイッチ素子、Ｒ2はスイッチ素子２へのスイッチ
ング信号のための入力抵抗、３はスイッチ素子２のスイ
ッチングによりギザギザになった出力波形を検波する抵
抗Ｒ2とコンデンサＣ3からなる検波回路である。なお演
算増幅部は、演算増幅器およびその増幅に係わる周辺回
路素子からなる部分とする。図２は図１の回路のスイッ
チ素子へのスイッチング信号Ｖpのデューティ比αに対
するゲイン特性を示す。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiment 1 FIG. 1 is a diagram showing a configuration of a gain control circuit according to one embodiment of the present invention. 1 is a DC amplifier, 1 is an operational amplifier of an operational amplifier, R1 and R0 are resistors for determining the gain of the operational amplifier, 2 is a switch element inserted in parallel with a resistor R0 , for example, a feedback resistor, R2 is the input resistance for the switching signal to the switch element 2, 3 is a detector circuit composed of a resistor R2 and capacitor C3 for detecting the output waveform jagged by the switching of the switching element 2. The operational amplifying unit is a part composed of an operational amplifier and peripheral circuit elements related to the amplification. Figure 2 shows the gain characteristic with respect to the duty ratio α of the switching signal Vp of the switching elements of the circuit of FIG.
【００１６】この実施の形態では、デューティ比αのス
イッチング信号Ｖpをスイッチ素子２に与えて抵抗Ｒ0を
チョッピングすることにより抵抗Ｒ0の抵抗値は見かけ
上、Ｒ0(α＝１００％)から０(α＝０％)まで変化する
ので、回路ゲインＫはＫ＝１＋(Ｒ0／Ｒ1)αで与えら
れ、図２に示すようにデューティ比αの値でコントロー
ルすることができる。また同時に、信号や回路定数のバ
ラツキの調整もデューティ比αの調整で行うことができ
る。[0016] In this embodiment, the apparent resistance value of the resistor R0 by chopping the resistor R0 gives a switching signal Vp of the duty ratio alpha to the switching element2, R 0 (α = 100 %) To 0 (α = 0%), the circuit gain K is given by K = 1 + (R0 / R1 ) α, and can be controlled by the value of the duty ratio α as shown in FIG. At the same time, variations in signals and circuit constants can be adjusted by adjusting the duty ratio α.
【００１７】また、図３は図１のゲインコントロール回
路をモノリシックＩＣ化する場合の構成を示すもので、
モノリシックＩＣ部４で示す部分がモノリシックＩＣ化
でき、抵抗Ｒ0の部分である可変抵抗部分を含め全ての
抵抗をモノリシック化することが可能である。FIG. 3 shows a configuration in which the gain control circuit of FIG. 1 is formed into a monolithic IC.
The portion indicated by the monolithic IC section 4 can be made into a monolithic IC, and all the resistors including the variable resistor portion which is the resistorR0 can be made monolithic.
【００１８】また、図４に示すように帰還抵抗Ｒ0を接
地する抵抗Ｒ1に直列にスイッチ素子２を挿入してチョ
ッピングすることにより同様に回路ゲインＫのコントロ
ールおよび信号や回路定数のバラツキの調整を行うこと
ができる。なおＲ5は入力抵抗である。さらに図１と図
４の組み合わせにより抵抗Ｒ1、抵抗Ｒ0のそれぞれにス
イッチ素子２を挿入してチョッピングするようにしても
よい。Further, the variation of the control and signal and a circuit constant of the circuit gain K in the same manner by chopping by inserting a switching element 2 in series with the resistor R1 to ground the feedback resistor R0 as shown in FIG. 4 Adjustments can be made. Note R5 is an input resistance. Further, the switching element 2 may be inserted into each of the resistor R1 and the resistor R0 for chopping by a combination of FIG. 1 and FIG.
【００１９】なお上記説明では増幅について説明されて
いるが、減衰についても同様に制御することができる。
これは以下の各実施の形態についても同様である。In the above description, amplification is described, but attenuation can be controlled in the same manner.
This is the same for the following embodiments.
【００２０】実施の形態２．図５はこの発明の別の実施
の形態によるゲインコントロール回路の構成を示す図で
ある。図５は交流アンプ(またはハイパスアンプ)で、演
算増幅器１、抵抗Ｒ1、Ｒ0、コンデンサＣ1、スイッチ
素子２および検波回路３からなる。図６は図５の回路の
デューティ比αをパラメータとしたゲイン特性を示す。Embodiment 2 FIG. 5 shows another embodiment of the present invention.
FIG. 3 is a diagram showing a configuration of a gain control circuit according to the embodiment.
is there. Figure 5 shows an AC amplifier (or high-pass amplifier).
Operational amplifier 1, resistor R1, R0, Capacitor C1,switch
It comprises an element 2 and a detection circuit 3. FIG. 6 shows the circuit of FIG.
6 shows gain characteristics using the duty ratio α as a parameter.
【００２１】この実施の形態では、デューティ比αのス
イッチング信号Ｖpで抵抗Ｒ0をチョッピングすることに
より、回路ゲインの最大値Ｋ(ｆ)MAXは、Ｋ(ｆ)MAX＝１
＋(Ｒ0／Ｒ1)αで与えられ、図６に示すようにデューテ
ィ比αでゲインの最大値を制御することができる。この
時カットオフ周波数ｆpは不変である。また全ての抵抗
をモノリシック化することが可能である。In this embodiment, the maximum value of the circuit gain K (f)MAX is K (f)MAX = 1 by chopping the resistor R0 with the switching signal Vp having the duty ratio α.
+ (R0 / R1 ) α, and the maximum value of the gain can be controlled by the duty ratio α as shown in FIG. At this time, the cut-off frequency fp is unchanged. In addition, all resistors can be made monolithic.
【００２２】また、抵抗Ｒ0の代わりに図５に破線で示
すようにコンデンサＣ1に直列に接続された抵抗Ｒ1にス
イッチ素子２を並列接続するとゲインの最大値をコント
ロールするだけでなく、カットオフ周波数ｆpも可変に
できる。さらに抵抗Ｒ1、抵抗Ｒ0のそれぞれにスイッチ
素子２を挿入してチョッピングするようにしてもよい。Further, when the resistor R1 connected in series with the capacitor C1 as shown in FIG. 5 by a broken line in place of the resistor R0 is connected in parallel the switch element 2 not only controls the maximum value of the gain, cut-off frequency fp can be variable. Further, the switching element 2 may be inserted into each of the resistors R1 and R0 for chopping.
【００２３】実施の形態３．図７はこの発明のさらに別
の実施の形態によるゲインコントロール回路の構成を示
す図である。図７はローパスアンプで、演算増幅器１、
抵抗Ｒ1、Ｒ0、コンデンサＣ0、スイッチ素子２および
検波回路３からなる。図８は図７の回路のデューティ比
αをパラメータとしたゲイン特性を示す。Embodiment 3 FIG. FIG. 7 is a diagram showing a configuration of a gain control circuit according to still another embodiment of the present invention. FIG. 7 shows a low-pass amplifier.
It comprises resistors R1 and R0 , a capacitor C0 , a switch element 2 and a detection circuit 3. FIG. 8 shows a gain characteristic of the circuit of FIG. 7 using the duty ratio α as a parameter.
【００２４】この実施の形態では、デューティ比αのス
イッチング信号Ｖpで抵抗Ｒ0をチョッピングすることに
より、図８に示すように回路ゲインの最大値Ｋ(ｆ)MAX
およびカットオフ周波数ｆpを同時に可変できる。また
全ての抵抗をモノリシック化することが可能である。In this embodiment, as shown in FIG. 8, the maximum value K (f)MAX of the circuit gain is obtained by chopping the resistor R0 with the switching signal Vp having the duty ratio α.
And simultaneously varying the cut-off frequency fp. In addition, all resistors can be made monolithic.
【００２５】また、抵抗Ｒ0の代わりに図７に破線で示
すように抵抗Ｒ1にスイッチ素子２を並列接続するとゲ
インの最大値のみをコントロールできる。さらに抵抗Ｒ
1、抵抗Ｒ0のそれぞれにスイッチ素子２を挿入してチョ
ッピングするようにしてもよい。Further, it controls the parallel connection of the switching element 2 only gain maximum value of the resistor R1 as shown by the broken line in FIG. 7 in place of the resistor R0. Furthermore, the resistance R
1 and the switching element 2 may be inserted into each of the resistorsR0 for chopping.
【００２６】実施の形態４．図９はこの発明のさらに別
の実施の形態によるゲインコントロール回路の構成を示
す図である。図７は上記実施の形態２および３を組み合
わせた交流アンプで、演算増幅器１、抵抗Ｒ0、Ｒ1、Ｒ
2、Ｒ4、Ｒ5、コンデンサＣ0、Ｃ1、２つのスイッチ素
子２および検波回路３からなる。図１０は図９の回路の
バンドパス特性を示す。Embodiment 4 FIG. 9 is a diagram showing a configuration of a gain control circuit according to still another embodiment of the present invention. FIG. 7 shows an AC amplifier obtained by combining the second and third embodiments. The operational amplifier 1 includes resistors R0 , R1 , R
2 , R4 and R5 , capacitors C0 and C1 , two switch elements 2 and a detection circuit 3. FIG. 10 shows the bandpass characteristics of the circuit of FIG.
【００２７】この実施の形態では、スイッチング信号Ｖ
p1で抵抗Ｒ1を、またスイッチング信号Ｖp2で抵抗Ｒ0を
それぞれのデューティ比でチョッピングすることによ
り、図１０に示すバンドパス特性の回路ゲインの最大値
Ｋ(ｆ)MAXと共に、スイッチング信号Ｖp1のデューティ
比に従って低域側のカットオフ周波数ｆ01を、またスイ
ッチング信号Ｖp2のデューティ比に従って高域側のカッ
トオフ周波数ｆ02を可変できる。すなわち回路ゲインの
最大値とバンド幅および領域がコントロールできる。ま
た全ての抵抗をモノリシック化することが可能である。In this embodiment, the switching signal V
The resistor R1 inp1, also by chopping the switching signal Vp2 resistance R0 for each duty ratio, with the maximum value K (f)MAX circuit gain of the bandpass characteristics shown in FIG. 10, the switching signal Vp1 of the cut-off frequency f01 of the low frequency side in accordance with the duty ratio, also can vary the cut-off frequency f02 of the high-frequency side in accordance with the duty ratio of the switching signal Vp2. That is, the maximum value of the circuit gain, the bandwidth, and the area can be controlled. In addition, all resistors can be made monolithic.
【００２８】なお、上記各実施の形態では各種アンプに
ついてそれぞれ別々に説明したが、この発明はこれに限
定されることなく、複数の同種のあるいは異種のゲイン
コントロール回路を含む回路において、上述の本発明に
よる回路をそれぞれに適用するようにしてもよく、それ
ぞれの回路において上述の効果が得られる。In each of the above embodiments, various amplifiers have been described separately. However, the present invention is not limited to this, and may be applied to a circuit including a plurality of same or different gain control circuits. The circuits according to the invention may be applied to the respective circuits, and the above-described effects can be obtained in the respective circuits.
【００２９】[0029]
【発明の効果】以上のようにこの発明によれば、信号を
増幅または減衰させる演算増幅部のゲインを決める抵抗
に並列または直列にスイッチ素子を挿入し、このスイッ
チ素子へのスイッチング信号のデューティ比を変えるこ
とにより該抵抗の抵抗値を変えることを特徴とするゲイ
ンコントロール回路としたので、スイッチング信号のデ
ューティ比を変えることにより抵抗値が連続的に可変で
きるので、ゲインコントロールが自在にかつ精度良くで
きかつ調整も容易で、さらにモノリシックＩＣ化する場
合、全ての抵抗を内蔵できるので小型かつローコスト化
できる。As described above, according to the present invention, a switching element is inserted in parallel or in series with a resistor for determining the gain of an operational amplifier for amplifying or attenuating a signal, and the duty ratio of the switching signal to the switching element is changed. The gain control circuit is characterized in that the resistance value of the resistor is changed by changing the resistance value, so that the resistance value can be continuously varied by changing the duty ratio of the switching signal, so that the gain control can be freely and accurately performed. It can be adjusted easily, and when a monolithic IC is used, all resistors can be built in, so that the size and cost can be reduced.
【００３０】また、信号を増幅または減衰させる前記演
算増幅部と、この演算増幅部のゲインを決める抵抗に直
列または並列に挿入される前記スイッチ素子と、このス
イッチ素子をスイッチングする所望のデューティ比の前
記スイッチング信号と、前記演算増幅部の出力を検波す
る検波回路と、を備えるものとしてので、上記効果に加
えてさらに、検波回路によりスイッチングによりギザギ
ザになった出力波形が検波されるので、整形された出力
波形が得られる。The operational amplifier for amplifying or attenuating a signal, the switch element inserted in series or in parallel with a resistor for determining the gain of the operational amplifier, and a switch having a desired duty ratio for switching the switch element. Since the switching signal and a detection circuit for detecting the output of the operational amplification unit are provided, in addition to the above-described effects, the detection circuit detects a jagged output waveform due to switching, and is thus shaped. Output waveform is obtained.
【００３１】また、前記演算増幅部が直流アンプからな
るものとしたので、上記効果を有する直流アンプが得ら
れる。Further, since the operational amplifier is constituted by a DC amplifier, a DC amplifier having the above effects can be obtained.
【００３２】また、前記演算増幅部が交流アンプからな
るものとしたので、上記効果を有する交流アンプが得ら
れる。Further, since the operational amplifier is constituted by an AC amplifier, an AC amplifier having the above-mentioned effects can be obtained.
【００３３】また、前記演算増幅部がハイパスアンプか
らなるものとしたので、上記効果を有するハイパスアン
プが得られる。Further, since the operational amplifier comprises a high-pass amplifier, a high-pass amplifier having the above effects can be obtained.
【００３４】また、前記演算増幅部がローパスアンプか
らなるものとしたので、上記効果を有するローパスアン
プが得られる。Further, since the operational amplifier is constituted by a low-pass amplifier, a low-pass amplifier having the above-mentioned effects can be obtained.
【００３５】また、演算増幅部のカットオフ周波数を決
定するコンデンサに並列もしくは直列に接続された前記
ゲインを決める抵抗に前記スイッチ素子を挿入するよう
にしたので、演算増幅部のゲインおよびカットオフ周波
数を変えることができる。Further, since the switch element is inserted into a resistor for determining the gain connected in parallel or in series with a capacitor for determining the cutoff frequency of the operational amplifier, the gain and the cutoff frequency of the operational amplifier are determined. Can be changed.
【００３６】また、ゲインを決める複数の抵抗にスイッ
チ素子をそれぞれに挿入したので、より複雑な演算増幅
部のゲインおよびカットオフ周波数のコントロールが可
能になる。Further, since switch elements are inserted into a plurality of resistors for determining the gain, respectively, it is possible to control the gain and cutoff frequency of the more complicated operational amplifier.
【００３７】また、演算増幅部が交流アンプであり、低
域のカットオフ周波数を決定するコンデンサに直列に接
続された抵抗と、高域のカットオフ周波数を決定するコ
ンデンサに並列に接続された抵抗にそれぞれスイッチ素
子を並列に挿入したので、演算増幅部のゲインと共にバ
ンドパス特性を変えることができる。The operational amplifier is an AC amplifier, and a resistor connected in series to a capacitor for determining a low-frequency cutoff frequency and a resistor connected in parallel to a capacitor for determining a high-frequency cutoff frequency. Since the switching elements are respectively inserted in parallel with the above, the bandpass characteristics can be changed together with the gain of the operational amplifier.
【図１】 この発明の実施の形態１によるゲインコント
ロール回路の構成を示す図である。FIG. 1 is a diagram showing a configuration of a gain control circuit according to a first embodiment of the present invention.
【図２】 図１の回路のスイッチ素子へのスイッチング
信号のデューティ比に対するゲイン特性を示す図であ
る。FIG. 2 is a diagram illustrating a gain characteristic with respect to a duty ratio of a switching signal to a switching element in the circuit of FIG. 1;
【図３】 この発明によるゲインコントロール回路のモ
ノリシック化を説明するための図である。FIG. 3 is a diagram for explaining a monolithic gain control circuit according to the present invention.
【図４】 この発明の実施の形態１によるゲインコント
ロール回路の別の構成を示す図である。FIG. 4 is a diagram showing another configuration of the gain control circuit according to the first embodiment of the present invention.
【図５】 この発明の実施の形態２によるゲインコント
ロール回路の構成を示す図である。FIG. 5 is a diagram showing a configuration of a gain control circuit according to a second embodiment of the present invention.
【図６】 図５の回路のデューティ比をパラメータとし
たゲイン特性を示す図である。FIG. 6 is a diagram illustrating gain characteristics of the circuit of FIG. 5 using a duty ratio as a parameter.
【図７】 この発明の実施の形態３によるゲインコント
ロール回路の構成を示す図である。FIG. 7 is a diagram showing a configuration of a gain control circuit according to a third embodiment of the present invention.
【図８】 図７の回路のデューティ比をパラメータとし
たゲイン特性を示す図である。8 is a diagram illustrating gain characteristics of the circuit of FIG. 7 using a duty ratio as a parameter.
【図９】 この発明の実施の形態４によるゲインコント
ロール回路の構成を示す図である。FIG. 9 is a diagram showing a configuration of a gain control circuit according to a fourth embodiment of the present invention.
【図１０】 図９の回路のバンドパス特性を示す図であ
る。FIG. 10 is a diagram illustrating bandpass characteristics of the circuit of FIG. 9;
【図１１】 従来の一般的なゲインコントロール回路の
構成を示す。FIG. 11 shows a configuration of a conventional general gain control circuit.
【図１２】 従来のゲインコントロール回路のモノリシ
ック化を説明するための図である。FIG. 12 is a diagram for explaining monolithicization of a conventional gain control circuit.
１演算増幅器、２ スイッチ素子、３ 検波回路、４
モノリシックＩＣ部、Ｒ0〜Ｒ5 抵抗、Ｃ0，Ｃ1，Ｃ3
コンデンサ。1 operational amplifier, 2 switch element, 3 detection circuit, 4
Monolithic IC portion, R0 to R5resistors, C 0, C 1, C 3
Capacitors.
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000193225AJP2002016460A (en) | 2000-06-27 | 2000-06-27 | Gain control circuit |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000193225AJP2002016460A (en) | 2000-06-27 | 2000-06-27 | Gain control circuit |
| Publication Number | Publication Date |
|---|---|
| JP2002016460Atrue JP2002016460A (en) | 2002-01-18 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000193225APendingJP2002016460A (en) | 2000-06-27 | 2000-06-27 | Gain control circuit |
| Country | Link |
|---|---|
| JP (1) | JP2002016460A (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005337718A (en)* | 2004-05-24 | 2005-12-08 | Mitsubishi Electric Corp | Signal processing device |
| US7263431B2 (en) | 2005-09-20 | 2007-08-28 | Mitsubishi Denki Kabushiki Kaisha | Analog input signal processing circuit |
| JP2010503346A (en)* | 2006-09-07 | 2010-01-28 | ナショナル セミコンダクタ コーポレイション | Gain adjustment for programmable gain amplifiers. |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005337718A (en)* | 2004-05-24 | 2005-12-08 | Mitsubishi Electric Corp | Signal processing device |
| US7010419B2 (en) | 2004-05-24 | 2006-03-07 | Mitsubishi Denki Kabushiki Kaisha | Signal processor |
| US7263431B2 (en) | 2005-09-20 | 2007-08-28 | Mitsubishi Denki Kabushiki Kaisha | Analog input signal processing circuit |
| JP2010503346A (en)* | 2006-09-07 | 2010-01-28 | ナショナル セミコンダクタ コーポレイション | Gain adjustment for programmable gain amplifiers. |
| Publication | Publication Date | Title |
|---|---|---|
| JP2743492B2 (en) | Transmission output power control device | |
| US7952428B2 (en) | Dynamically adjustable low noise, low power instrumentation amplifier | |
| JPH04316205A (en) | High frequency power amplifier | |
| US7741905B2 (en) | Automatic gain control circuit | |
| JPH0683113B2 (en) | Line equalization circuit | |
| JP2002016460A (en) | Gain control circuit | |
| JP2532056B2 (en) | Signal level sensitive adaptive bandwidth amplifier | |
| JP2718030B2 (en) | Auditory correction circuit | |
| JPS6158050B2 (en) | ||
| US20020000879A1 (en) | Audio amplifier system with discrete digital frequency selective damping factor controls | |
| US7880541B1 (en) | Low noise, low power instrumentation amplifier | |
| KR102842401B1 (en) | Infrared receiving apparatus with improved sensitivity linearity | |
| JP3951726B2 (en) | Gain control circuit and electronic volume circuit | |
| JPH024507Y2 (en) | ||
| JP2767389B2 (en) | Equalizer and audio device using the same | |
| JPS59148411A (en) | Amplifier circuit | |
| JP2002325047A (en) | Level regulation circuit | |
| JPH0510406Y2 (en) | ||
| JPH04260209A (en) | High frequency amplifier | |
| JPH0119289B2 (en) | ||
| CN116032304A (en) | Automatic tuning broadband radio frequency communication control device, method and system | |
| JPS6145635Y2 (en) | ||
| CN116032230A (en) | Variable Gain Amplifying Circuit and Receiver | |
| CA1323924C (en) | Hearing aid circuit | |
| JPH07202602A (en) | Automatic gain control circuit |
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval | Effective date:20040301 Free format text:JAPANESE INTERMEDIATE CODE: A971007 | |
| A131 | Notification of reasons for refusal | Free format text:JAPANESE INTERMEDIATE CODE: A131 Effective date:20040309 | |
| A02 | Decision of refusal | Effective date:20040706 Free format text:JAPANESE INTERMEDIATE CODE: A02 |