Movatterモバイル変換


[0]ホーム

URL:


JP2001053288A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP2001053288A
JP2001053288AJP2000182996AJP2000182996AJP2001053288AJP 2001053288 AJP2001053288 AJP 2001053288AJP 2000182996 AJP2000182996 AJP 2000182996AJP 2000182996 AJP2000182996 AJP 2000182996AJP 2001053288 AJP2001053288 AJP 2001053288A
Authority
JP
Japan
Prior art keywords
silicon film
crystalline silicon
nickel
film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000182996A
Other languages
Japanese (ja)
Other versions
JP3540251B2 (en
Inventor
Masahiko Hayakawa
昌彦 早川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP14856094Aexternal-prioritypatent/JP3540012B2/en
Application filed by Semiconductor Energy Laboratory Co LtdfiledCriticalSemiconductor Energy Laboratory Co Ltd
Priority to JP2000182996ApriorityCriticalpatent/JP3540251B2/en
Publication of JP2001053288ApublicationCriticalpatent/JP2001053288A/en
Application grantedgrantedCritical
Publication of JP3540251B2publicationCriticalpatent/JP3540251B2/en
Anticipated expirationlegal-statusCritical
Expired - Fee Relatedlegal-statusCriticalCurrent

Links

Landscapes

Abstract

PROBLEM TO BE SOLVED: To obtain a nickel-free crystalline silicon film through thermal crystallization carried out at a low temperature and to manufacture a semiconductor device by using the silicon film by a method, wherein the crystalline silicon film is composed of two layers which are formed separately. SOLUTION: A semiconductor device is manufactured in such a manner where a nickel-containing layer is formed on an amorphous silicon film provided on a substrate 302, and the substrate 302 is heat treated for four hours at 550 deg.C to obtain a crystalline silicon film 303. Thereafter, an amorphous silicon film is formed on the crystalline silicon film 303 obtained through the thermal treatment. Then, a thermal treatment is carried out at 550 deg.C for four hours, for the formation of a crystalline silicon film 304. Then, a TFT of high characteristics can be obtained through a semiconductor device manufacturing process.

Description

Translated fromJapanese
【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は結晶性を有する半導
体を用いた半導体装置およびその作製方法に関する。
The present invention relates to a semiconductor device using a semiconductor having crystallinity and a method for manufacturing the same.

【0002】[0002]

【従来の技術】薄膜半導体を用いたものとして薄膜トラ
ンジスタ(TFT)が知られている。このTFTは、基
板上に薄膜半導体を形成し、この薄膜半導体を用いて構
成されるものである。このTFTは、各種集積回路、特
にアクティブマトリックス型の液晶表示装置等に用いら
れている。TFTに利用される薄膜半導体としては、非
晶質珪素膜を用いることが簡便であるが、その電気的特
性が低いという問題がある。そのため、TFTの特性向
上をはかるためには、結晶性珪素膜を利用すればよい。
この結晶性珪素膜を得るためには、まず、非晶質珪素膜
を形成し、その後加熱処理を施し結晶化をおこなえばよ
い。しかしながら、加熱による結晶化は、加熱温度が6
00℃以上の高温プロセスが必要であり、しかも、10
時間以上の時間を掛ける必要があった。そのため、基板
として、安価な歪点の低いガラス基板を使用することが
困難であるという問題があった。
2. Description of the Related Art A thin film transistor (TFT) is known as one using a thin film semiconductor. This TFT is formed by forming a thin-film semiconductor on a substrate and using the thin-film semiconductor. This TFT is used for various integrated circuits, particularly for active matrix type liquid crystal display devices. It is simple to use an amorphous silicon film as a thin film semiconductor used for a TFT, but there is a problem that its electrical characteristics are low. Therefore, in order to improve the characteristics of the TFT, a crystalline silicon film may be used.
In order to obtain this crystalline silicon film, first, an amorphous silicon film is formed, and then heat treatment is performed to perform crystallization. However, crystallization by heating requires a heating temperature of 6
A high temperature process of at least 00 ° C. is required, and
It took more than an hour. Therefore, it is difficult to use an inexpensive glass substrate having a low strain point as the substrate.

【0003】[0003]

【発明が解決しようとする課題】本発明者らの研究によ
れば、非晶質珪素膜にニッケルやパラジウム、鉛等の元
素を微量添加することによって、550℃以下の低温プ
ロセスで、4時間程度の加熱処理で結晶化をおこなえる
ことが判明している。また、レーザーによる結晶化をお
こなう場合にも、同様の効果が得られることが判明して
いる。しかしながら、半導体中にニッケル等の不純物が
多量存在していることは、これらの半導体を用いた装置
のデバイス特性や信頼性を阻害するものであり、好まし
いことではない。つまり、非晶質珪素を結晶化させる際
にニッケル等の元素は必要であるが、得られた結晶性珪
素中にニッケル等の元素は極力含まれないことを求めら
れる。また、レーザーによる結晶化を施した場合におい
ては、結晶表面で突起上に結晶成長するリッジが発生す
る。このリッジは、膜表面の平滑さに影響を及ぼすた
め、極力存在しないことが望ましい。故に、本発明は、
低温プロセスの熱結晶化を用いて、ニッケル等の元素の
含有量が極めて少ない薄膜半導体層を形成することを目
的とする。
According to the study of the present inventors, the addition of a small amount of an element such as nickel, palladium, or lead to an amorphous silicon film allows a low-temperature process of 550 ° C. or less to be performed for 4 hours. It has been found that crystallization can be achieved by a certain degree of heat treatment. It has also been found that the same effect can be obtained when crystallization by laser is performed. However, the presence of a large amount of impurities such as nickel in a semiconductor impairs the device characteristics and reliability of an apparatus using such a semiconductor, and is not preferable. That is, an element such as nickel is required when crystallizing amorphous silicon, but it is required that an element such as nickel is not contained in the obtained crystalline silicon as much as possible. In addition, when crystallization is performed by laser, a ridge that grows on a projection on a crystal surface is generated. Since this ridge affects the smoothness of the film surface, it is desirable that the ridge is not present as much as possible. Therefore, the present invention
It is an object of the present invention to form a thin film semiconductor layer having an extremely small content of an element such as nickel by using thermal crystallization in a low-temperature process.

【0004】[0004]

【課題を解決するための手段】本発明は、非晶質珪素膜
を2層に分けて、熱結晶化工程を二度おこなうことによ
り、低温プロセスで容易に、ニッケル等の元素の含有量
が極めて少ない結晶性珪素膜を得ることを特徴とする。
ここで、本発明において、ニッケル元素を用いた場合に
もっとも顕著な効果を得ることができたため、以下の記
載をニッケル元素とする。しかし、その他利用できる元
素として、Pt、Cu、Ag、Au、In、Sn、P
d、P、As、Sbがある。また、VIII族元素、IIIb、
IVb 、Vb元素から選ばれた一種または複数種類の元素を
利用することもできる。
According to the present invention, an amorphous silicon film is divided into two layers and a thermal crystallization step is performed twice so that the content of elements such as nickel can be easily reduced by a low-temperature process. It is characterized in that an extremely small amount of crystalline silicon film is obtained.
Here, in the present invention, since the most remarkable effect was obtained when nickel element was used, the following description is referred to as nickel element. However, Pt, Cu, Ag, Au, In, Sn, P
There are d, P, As, and Sb. Group VIII elements, IIIb,
One or more elements selected from the elements IVb and Vb can be used.

【0005】まず、1層目の非晶質珪素膜に、該非晶質
珪素膜の結晶化を促進するニッケル元素を導入し、加熱
処理を施し、該非晶質珪素膜を結晶化させる。その後、
2層目の非晶質珪素膜を形成して、加熱処理を施し、該
非晶質珪素膜を結晶化させる。こうして薄膜半導体層に
良好な結晶性珪素膜を得る。結晶化を促進させるニッケ
ル元素の導入方法としては、非晶質珪素膜に接してニッ
ケルもしくはニッケル化合物を含んだ層(ニッケル含有
層)を形成すればよい。ここで、ニッケル含有層を形成
するには、ニッケルを含有した溶液を塗布したのち、乾
燥させる方法(例えば、スピンコーティング法やディッ
ピング法)や、ニッケルもしくはニッケル化合物をスパ
ッタリング法によって成膜する方法、あるいは、ガス状
の有機ニッケルを熱・光やプラズマによって分解・堆積
させる方法(気相成長法)を用いればよい。いずれの方
法も、層の厚さは必要とするニッケルの量によって決定
すればよい。一般に、ニッケル含有層の厚さは、極めて
薄いものとなる。したがって、実際には膜状とはならな
い場合もある。
First, a nickel element for promoting crystallization of the amorphous silicon film is introduced into the first amorphous silicon film, and a heat treatment is performed to crystallize the amorphous silicon film. afterwards,
A second-layer amorphous silicon film is formed and heat-treated to crystallize the amorphous silicon film. Thus, a good crystalline silicon film is obtained for the thin film semiconductor layer. As a method for introducing a nickel element for promoting crystallization, a layer containing nickel or a nickel compound (a nickel-containing layer) may be formed in contact with the amorphous silicon film. Here, in order to form a nickel-containing layer, a method of applying a solution containing nickel and then drying (for example, a spin coating method or a dipping method), a method of forming a film of nickel or a nickel compound by a sputtering method, Alternatively, a method of decomposing and depositing gaseous organic nickel by heat, light, or plasma (gas phase growth method) may be used. In any method, the thickness of the layer may be determined depending on the amount of nickel required. Generally, the thickness of the nickel-containing layer will be very small. Therefore, it may not actually be in the form of a film.

【0006】ニッケル含有層をスパッタリング法によっ
て堆積する場合には、スパッタリングターゲットの素材
としては、ニッケル単体以外に、珪化ニッケルを用いて
もよい。ニッケル含有層を形成する方法のうち、溶液の
塗布・乾燥による方法に関しては、溶液として水溶液、
有機溶媒溶液等を用いればよい。ここで含有とは、化合
物として含ませるという意味と、単に分散させることに
より含ませるという意味との両方を含む。
In the case where the nickel-containing layer is deposited by a sputtering method, nickel silicide may be used as the material of the sputtering target in addition to nickel alone. Among the methods for forming a nickel-containing layer, regarding the method of applying and drying a solution, an aqueous solution as a solution,
An organic solvent solution or the like may be used. Here, “containing” includes both the meaning of being included as a compound and the meaning of being included simply by being dispersed.

【0007】溶媒としては、極性溶媒である水、アルコ
ール、酸、アンモニアから選ばれたものを用いる場合、
溶質となるニッケル化合物としては、代表的には臭化ニ
ッケル、酢酸ニッケル、蓚酸ニッケル、炭酸ニッケル、
沃化ニッケル、硝酸ニッケル、硫酸ニッケル、蟻酸ニッ
ケル、ニッケルアセチルアセトネート、4─シクロヘキ
シル酪酸ニッケル、酸化ニッケル、水酸化ニッケル、か
ら選ばれたものが用いられる。また、無極性溶媒である
ベンゼン、トルエン、キシレン、四塩化炭素、クロロホ
ルム、エーテルから選ばれたものが用いる場合は、ニッ
ケル化合物としては代表的には、ニッケルアセチルアセ
トネート、2─エチルヘキサン酸ニッケルから選ばれた
ものをものを用いることができる。もちろん、その他の
溶媒・溶質を用いてもよい。
When a solvent selected from polar solvents such as water, alcohol, acid and ammonia is used,
As the nickel compound to be a solute, typically, nickel bromide, nickel acetate, nickel oxalate, nickel carbonate,
A material selected from nickel iodide, nickel nitrate, nickel sulfate, nickel formate, nickel acetylacetonate, nickel 4-cyclohexylbutyrate, nickel oxide and nickel hydroxide is used. When a non-polar solvent selected from benzene, toluene, xylene, carbon tetrachloride, chloroform, and ether is used, the nickel compound is typically nickel acetylacetonate, nickel 2-ethylhexanoate. One selected from the following can be used. Of course, other solvents and solutes may be used.

【0008】また触媒元素を含有させた溶液に界面活性
剤を添加することも有用である。これは、被塗布面に対
する密着性を高め吸着性を制御するためである。この界
面活性剤は予め被塗布面上に塗布するのでもよい。な
お、触媒元素としてニッケル単体を用いる場合には、酸
に溶かして溶液とする必要がある。以上述べたのは、触
媒元素であるニッケルが完全に溶解した溶液を用いる例
であるが、ニッケルが完全に溶解していなくとも、ニッ
ケル単体あるいはニッケルの化合物からなる粉末が分散
媒中に均一に分散したエマルジョンの如き材料を用いて
もよい。または酸化膜形成用の溶液を用いるのでもよ
い。このような溶液としては、東京応化工業株式会社の
OCD(Ohka Diffusion Source )がある。このOCD
溶液を用いれば、被形成面上に塗布し、200℃程度で
ベークすることで、簡単に酸化珪素膜を形成できる。こ
の酸化珪素膜中にニッケルを含有させることにより、ア
モルファスシリコン膜にニッケルを拡散させることがで
きる。
It is also useful to add a surfactant to the solution containing the catalyst element. This is to increase the adhesion to the surface to be coated and control the adsorption. This surfactant may be applied in advance on the surface to be coated. When nickel is used alone as a catalyst element, it is necessary to dissolve it in an acid to form a solution. Although the above is an example of using a solution in which nickel as a catalytic element is completely dissolved, even if nickel is not completely dissolved, powder composed of nickel alone or a nickel compound is uniformly dispersed in a dispersion medium. Materials such as dispersed emulsions may be used. Alternatively, a solution for forming an oxide film may be used. As such a solution, there is OCD (Ohka Diffusion Source) of Tokyo Ohka Kogyo Co., Ltd. This OCD
When a solution is used, a silicon oxide film can be easily formed by applying the solution on the surface to be formed and baking it at about 200 ° C. By including nickel in the silicon oxide film, nickel can be diffused into the amorphous silicon film.

【0009】なお、溶液溶媒として水の如き極性溶媒を
用いた場合において、アモルファスシリコン膜にこれら
溶液を直接塗布すると、溶液が弾かれてしまうことがあ
る。この場合は、100Å以下の薄い酸化膜をまず形成
し、その上に触媒元素を含有させた溶液を塗布すること
で、均一に溶液を塗布することができる。また、界面活
性剤の如き材料を溶液中に添加する方法により濡れを改
善する方法も有効である。また、溶液として2─エチル
ヘキサン酸ニッケルのトルエン溶液の如き無極性溶媒を
用いることで、アモルファスシリコン膜に直接塗布する
ことができる。この場合にはレジスト塗布の際に使用さ
れている密着剤の如き材料を予め塗布すると効果的でよ
い。しかし塗布量が多すぎる場合には逆にアモルファス
シリコン中への触媒元素の添加を妨害してしまうために
注意が必要である。
In the case where a polar solvent such as water is used as the solution solvent, if these solutions are directly applied to the amorphous silicon film, the solution may be repelled. In this case, a thin oxide film having a thickness of 100 ° or less is first formed, and a solution containing a catalyst element is applied thereon, whereby the solution can be applied uniformly. It is also effective to improve the wetting by adding a material such as a surfactant to the solution. Also, by using a nonpolar solvent such as a toluene solution of nickel 2-ethylhexanoate as a solution, it can be directly applied to the amorphous silicon film. In this case, it is effective to apply a material such as an adhesive used in applying the resist in advance. However, care must be taken when the amount of coating is too large, since this would hinder the addition of the catalytic element into the amorphous silicon.

【0010】溶液に含ませるニッケルの量は、その溶液
の種類にも依存するが、概略の傾向としてはニッケル量
として溶液に対して200ppm〜1ppm、好ましく
は100ppm〜1ppm(重量換算)とすることが望
ましい。これは、結晶化終了後における膜中のニッケル
濃度や耐フッ酸性に鑑みて決められる値である。1層目
の非晶質珪素膜に接してニッケル含有層を形成後、45
0〜550℃、4〜8時間の熱処理を施し、熱結晶化を
おこなう。ここで得られる結晶性珪素膜は、微量のニッ
ケル元素を不純物として含んでいる。その後、2層目の
非晶質珪素膜を前記結晶性珪素膜上に形成する。そし
て、1層目と同様の熱処理を施し、結晶性珪素膜を得
る。ここで、2層目の非晶質珪素膜の結晶成長は、1層
目の結晶性珪素膜表面の結晶構造を結晶成長の核とし
て、1層目の結晶性珪素膜表面に接した部分から次々と
結晶化していく。また、この2層目の非晶質珪素膜に
は、ニッケル元素を導入していないので実質的に不純物
が含まれず、半導体層として良好な結晶性珪素膜が得ら
れる。
The amount of nickel contained in the solution depends on the type of the solution, but the general tendency is that the amount of nickel should be 200 ppm to 1 ppm, preferably 100 ppm to 1 ppm (in terms of weight) based on the solution. Is desirable. This is a value determined in view of the nickel concentration in the film after crystallization and the resistance to hydrofluoric acid. After forming a nickel-containing layer in contact with the first amorphous silicon film,
A heat treatment is performed at 0 to 550 ° C. for 4 to 8 hours to perform thermal crystallization. The crystalline silicon film obtained here contains a trace amount of nickel element as an impurity. Thereafter, a second-layer amorphous silicon film is formed on the crystalline silicon film. Then, the same heat treatment as in the first layer is performed to obtain a crystalline silicon film. Here, the crystal growth of the second-layer amorphous silicon film starts from a portion in contact with the surface of the first-layer crystalline silicon film using the crystal structure of the surface of the first-layer crystalline silicon film as a nucleus for crystal growth. Crystallizes one after another. In addition, since the second layer of the amorphous silicon film does not contain any nickel element, it does not substantially contain impurities, and a good crystalline silicon film can be obtained as a semiconductor layer.

【0011】[0011]

【作用】本発明のように、結晶性珪素膜を2層に分けて
形成することによって、低温プロセスで実質的に不純物
を含まない結晶性珪素膜を得ることができる。このよう
にして得られた2層の結晶性珪素膜を、TFTの薄膜半
導体層として使用した場合、実質的にチャネルを形成す
るのは200〜300Å程度の深さであるため、2層目
に形成された結晶性珪素膜が、実質的な活性層となる。
つまり、実質的にニッケル元素が含まれていない2層目
の結晶性珪素膜を、TFTの半導体層として用いられる
ため、良好なデバイス特性や信頼性が得られる。
According to the present invention, by forming a crystalline silicon film in two layers, a crystalline silicon film containing substantially no impurities can be obtained by a low-temperature process. When the two-layered crystalline silicon film thus obtained is used as a thin-film semiconductor layer of a TFT, a channel is substantially formed at a depth of about 200 to 300 °, so that a second layer is formed. The formed crystalline silicon film becomes a substantial active layer.
That is, since the second crystalline silicon film containing substantially no nickel element is used as the semiconductor layer of the TFT, good device characteristics and reliability can be obtained.

【0012】[0012]

【実施例】〔実施例1〕本実施例を図1に示す。本実施
例は、結晶化を促進させるニッケル元素を非晶質珪素膜
に導入して、その後、熱結晶化により結晶化させる。さ
らに、この結晶性珪素膜上に非晶質珪素膜を形成し、熱
結晶化によって結晶化する例である。まず、基板101
(コーニング7059、100mm×100mm)上に
下地酸化膜として、酸化珪素膜102をスパッタ法によ
り1000〜5000Å、例えば、4000Åに形成し
た。この酸化珪素膜102は、ガラス基板からの不純物
の拡散を防ぐために設けられる。そして、非晶質珪素膜
103をプラズマCVD法やLPCVD法により300
〜1500Åに形成した。ここでは、プラズマCVD法
によって非晶質珪素膜103を500Åの厚さに成膜し
た。(図1(A))
[Embodiment 1] This embodiment is shown in FIG. In this embodiment, a nickel element for promoting crystallization is introduced into an amorphous silicon film, and thereafter, the amorphous silicon film is crystallized by thermal crystallization. Further, in this example, an amorphous silicon film is formed on the crystalline silicon film and crystallized by thermal crystallization. First, the substrate 101
(Corning 7059, 100 mm × 100 mm), a silicon oxide film 102 was formed as a base oxide film by sputtering at 1000 to 5000 °, for example, 4000 °. This silicon oxide film 102 is provided to prevent diffusion of impurities from the glass substrate. Then, the amorphous silicon film 103 is formed by plasma CVD or LPCVD.
Å1500 °. Here, the amorphous silicon film 103 was formed to a thickness of 500 ° by a plasma CVD method. (Fig. 1 (A))

【0013】その後、非晶質珪素膜103上に数〜数十
Åのニッケルもしくはニッケル化合物を含む層104
(ニッケル含有層)を形成する。ニッケル含有層を作製
するには、ニッケルを含有した溶液を塗布したのち、乾
燥させる方法(例えば、スピンコーティング法や、ディ
ッピング法)や、ニッケルもしくはニッケル化合物をス
パッタリング法によって成膜する方法、あるいは、ガス
状の有機ニッケルを熱・光やプラズマによって分解・堆
積させる方法(気相成長法)によって形成すればよい。
ここでは、スピンコーティング法によって成膜した。
(図1(B)) まず、非晶質珪素膜103上に、酸素雰囲気中でのUV
光の照射、熱酸化法、過酸化水素による処理等によっ
て、酸化膜を10〜50Åに成膜する。ここでは、酸素
雰囲気中でのUV光の照射により酸化膜を20Åに成膜
した。この酸化膜は、後のニッケルを含んだ酢酸塩溶液
を塗布する工程で、非晶質珪素膜の表面全体に酢酸塩溶
液を行き渡らせるため、即ち濡れ性の改善のためのもの
である。
Thereafter, a layer 104 containing several to several tens of nickel or a nickel compound is formed on the amorphous silicon film 103.
(A nickel-containing layer). In order to form a nickel-containing layer, a method of applying a solution containing nickel and then drying it (for example, a spin coating method or a dipping method), a method of forming a film of nickel or a nickel compound by a sputtering method, or It may be formed by a method of decomposing and depositing gaseous organic nickel by heat, light or plasma (gas phase growth method).
Here, the film was formed by a spin coating method.
(FIG. 1B) First, UV light in an oxygen atmosphere is formed on the amorphous silicon film 103.
An oxide film is formed to a thickness of 10 to 50 ° by light irradiation, thermal oxidation, treatment with hydrogen peroxide, or the like. Here, an oxide film was formed at 20 ° by irradiation with UV light in an oxygen atmosphere. This oxide film is used to spread the acetate solution over the entire surface of the amorphous silicon film in the subsequent step of applying an acetate solution containing nickel, that is, to improve wettability.

【0014】つぎに、酢酸塩溶液中にニッケルを添加し
た酢酸塩溶液を作製した。ニッケルの濃度は25ppm
とした。そして、回転させた基板上にこの酢酸塩溶液を
基板表面に2ml滴下し、この状態を5分間保持してこ
の酢酸ニッケル溶液を均一に基板上に行き渡らせた。そ
の後、基板の回転数を上げてスピンドライ(2000r
pm、60秒)をおこなった。酢酸溶液中におけるニッ
ケルの濃度は、1ppm以上であれば実用になる。この
ニッケル溶液の塗布工程を、1回〜複数回行なうことに
より、スピンドライ後の非晶質珪素膜の表面に20Åの
平均の膜厚を有する酢酸ニッケル層104を形成するこ
とができた。なお、この層というのは、完全な膜になっ
ているとは限らない。他のニッケル化合物を用いても同
様にできる。
Next, an acetate solution was prepared by adding nickel to the acetate solution. Nickel concentration is 25ppm
And Then, 2 ml of the acetate solution was dropped on the surface of the rotated substrate, and this state was maintained for 5 minutes to uniformly spread the nickel acetate solution over the substrate. Thereafter, the number of rotations of the substrate is increased and spin dry (2000r
pm, 60 seconds). If the concentration of nickel in the acetic acid solution is 1 ppm or more, it becomes practical. By performing this step of applying the nickel solution once to a plurality of times, the nickel acetate layer 104 having an average thickness of 20 ° could be formed on the surface of the amorphous silicon film after the spin drying. Note that this layer is not necessarily a complete film. The same can be done using other nickel compounds.

【0015】本実施例においては、非晶質珪素膜上にニ
ッケルもしくはニッケル化合物を導入する方法を示した
が、非晶質珪素膜下にニッケルもしくはニッケル化合物
を導入する方法を採用してもよい。この場合は、非晶質
珪素膜の成膜前にニッケルもしくはニッケル化合物を導
入すればよい。それから、加熱炉において、窒素雰囲気
中において550℃、4時間の加熱処理をおこなった。
この結果、基板上に1層目の結晶性珪素膜105を得る
ことができた。(図1(C))
In this embodiment, a method of introducing nickel or a nickel compound on an amorphous silicon film has been described. However, a method of introducing nickel or a nickel compound below an amorphous silicon film may be employed. . In this case, nickel or a nickel compound may be introduced before the formation of the amorphous silicon film. Then, heat treatment was performed in a heating furnace at 550 ° C. for 4 hours in a nitrogen atmosphere.
As a result, a first-layer crystalline silicon film 105 was obtained on the substrate. (Fig. 1 (C))

【0016】そして、この結晶性珪素膜105上に非晶
質珪素膜をプラズマCVD法によって、200〜800
Å、例えば、500Åに成膜した。その後、再び加熱炉
において、窒素雰囲気中で550℃、4時間の加熱処理
をおこなった。この結果、1層目の結晶性珪素膜105
上に2層目の結晶性珪素膜106を得ることができた。
(図1(D)) ここで、1層目の結晶性珪素膜105には、結晶化をお
こなう際に添加したニッケルが不純物として存在してい
るが、2層目の結晶性珪素膜106には不純物が含まれ
ておらず、デバイス特性のよい半導体層が得られる。ま
た、2層目の結晶性珪素膜106の結晶成長は、下地層
である1層目の結晶性珪素膜105の結晶構造に反映し
た結晶成長が見られる。故に、ここでは、1層目の結晶
性珪素膜105が縦成長であるため、2層目の結晶性珪
素膜106もそれに準じた成長が見られた。
Then, an amorphous silicon film is formed on the crystalline silicon
Å, for example, 500Å. After that, heat treatment was performed again at 550 ° C. for 4 hours in a nitrogen atmosphere in a heating furnace. As a result, the first-layer crystalline silicon film 105
A second-layer crystalline silicon film 106 was obtained thereon.
(FIG. 1D) Here, nickel added during crystallization exists as an impurity in the first-layer crystalline silicon film 105, but the second-layer crystalline silicon film 106 does not. Does not contain impurities, and a semiconductor layer having good device characteristics can be obtained. In the crystal growth of the second-layer crystalline silicon film 106, the crystal growth is reflected in the crystal structure of the first-layer crystalline silicon film 105 which is the underlying layer. Therefore, here, since the first-layer crystalline silicon film 105 is grown vertically, the second-layer crystalline silicon film 106 also grows according to it.

【0017】〔実施例2〕本実施例は、非晶質珪素膜上
に、1200Åの酸化珪素膜を選択的に設け、この酸化
珪素膜をマスクとして選択的にニッケルを導入し結晶化
させる。その後、酸化珪素膜をエッチングし、実施例1
と同様に、2層目の結晶性珪素膜を得る例である。図2
に本実施例における作製工程の概略を示す。まず、基板
201上に下地酸化膜として、酸化珪素膜202をTE
OSをプラズマCVD法によって、堆積・分解して50
00Åに形成した。そして、非晶質珪素膜203をプラ
ズマCVD法によって500Åの膜厚に成膜した。
Embodiment 2 In this embodiment, a silicon oxide film of 1200 ° is selectively provided on an amorphous silicon film, and nickel is selectively introduced and crystallized using this silicon oxide film as a mask. Then, the silicon oxide film was etched,
This is an example in which a second-layer crystalline silicon film is obtained in the same manner as described above. FIG.
The outline of the manufacturing process in this example is shown in FIG. First, a silicon oxide film 202 as a base oxide film is
OS is deposited and decomposed by the plasma CVD method to obtain 50
00 °. Then, an amorphous silicon film 203 was formed to a thickness of 500 ° by a plasma CVD method.

【0018】そして、非晶質珪素膜203上にマスクと
なる酸化珪素膜204を1000Å以上、ここでは12
00Åの厚さに成膜した。そして、通常のフォトリソパ
ターニング工程によって、必要とするパターンに酸化珪
素膜204をパーニングした。(図2(A)) その後、非晶質珪素膜203上に数〜数十Åのニッケル
含有層205を形成した。ここでは、スパッタリング法
によって20Åの平均の膜厚を有するニッケル層205
を形成した。なお、この層というのは、完全な膜になっ
ているとは限らない。(図2(B))
Then, a silicon oxide film 204 serving as a mask is formed on the amorphous silicon film 203 by a thickness of 1000.degree.
A film was formed to a thickness of 00 °. Then, the silicon oxide film 204 was subjected to a necessary pattern by a normal photolithography patterning process. (FIG. 2A) Thereafter, a nickel-containing layer 205 of several to several tens of mm was formed on the amorphous silicon film 203. Here, a nickel layer 205 having an average thickness of 20 ° is formed by a sputtering method.
Was formed. Note that this layer is not necessarily a complete film. (FIG. 2 (B))

【0019】そして、熱結晶化を施した。ここでは、5
50℃(窒素雰囲気)、8時間の加熱処理を施すことに
より、非晶質珪素膜203の結晶化をおこなった。この
際、酸化珪素膜204のパターニングによって形成され
た開孔部分からニッケルが導入され、このニッケルが導
入された領域からニッケルが導入されなった領域へと横
方向に結晶成長がおこなわれた。その後、結晶性珪素膜
206上に残存するニッケル含有層205を塩素系のエ
ッチャントで除去した。そして、マスクとして用いた酸
化珪素膜204はバッファフッ酸で除去した。(図2
(C))
Then, thermal crystallization was performed. Here, 5
The amorphous silicon film 203 was crystallized by performing heat treatment at 50 ° C. (nitrogen atmosphere) for 8 hours. At this time, nickel was introduced from the opening formed by the patterning of the silicon oxide film 204, and crystal growth was performed in the lateral direction from the region where nickel was introduced to the region where nickel was not introduced. After that, the nickel-containing layer 205 remaining on the crystalline silicon film 206 was removed with a chlorine-based etchant. Then, the silicon oxide film 204 used as a mask was removed with buffered hydrofluoric acid. (Figure 2
(C))

【0020】そして、前記工程で得られた結晶性珪素膜
206上に、非晶質珪素膜をプラズマCVD法によって
200〜800Å、例えば、300Åに成膜した。その
後、再び加熱炉において、窒素雰囲気中において550
℃、8時間の熱結晶化をおこなった。この結果、1層目
の結晶性珪素膜206上に2層目の結晶性珪素膜207
を得ることができた。この時、実施例1と同様に、1層
目の結晶性珪素膜206には不純物として微量のニッケ
ルが含まれていたが、2層目の結晶性珪素膜207には
不純物は含まれていなかった。また、1層目の結晶性珪
素膜206が横成長であるため、2層目の結晶性珪素膜
207も下層の結晶構造に反映した結晶成長が見られ
た。
Then, an amorphous silicon film was formed on the crystalline silicon film 206 obtained in the above step at 200 to 800 °, for example, 300 ° by a plasma CVD method. Then, again in a heating furnace, 550 in a nitrogen atmosphere.
Thermal crystallization was performed at 8 ° C. for 8 hours. As a result, the second-layer crystalline silicon film 207 is formed on the first-layer crystalline silicon film 206.
Could be obtained. At this time, as in Example 1, the first crystalline silicon film 206 contained a trace amount of nickel as an impurity, but the second crystalline silicon film 207 contained no impurity. Was. In addition, since the first-layer crystalline silicon film 206 is laterally grown, the second-layer crystalline silicon film 207 also showed crystal growth reflecting the crystal structure of the lower layer.

【0021】〔実施例3〕本実施例は、本発明の方法を
利用して作製した結晶性珪素膜を用いて、TFTを得る
例である。図3に本実施例の作製工程の概要を示す。ま
ず基板301上に下地の酸化珪素膜302を2000Å
の厚さに成膜した。そして、非晶質珪素膜をプラズマC
VD法によって500Åの厚さに成膜した。そして、自
然酸化膜を取り除くためのフッ酸処理の後、薄い酸化膜
を20Å程度の厚さに酸素雰囲気でのUV光の照射によ
って成膜した。
[Embodiment 3] This embodiment is an example in which a TFT is obtained by using a crystalline silicon film manufactured by using the method of the present invention. FIG. 3 shows an outline of the manufacturing process of this embodiment. First, an underlying silicon oxide film 302 is formed on a substrate 301 by 2000
Was formed to a thickness of Then, the amorphous silicon film is plasma C
A film was formed to a thickness of 500 ° by the VD method. After the hydrofluoric acid treatment for removing the natural oxide film, a thin oxide film was formed to a thickness of about 20 ° by irradiation with UV light in an oxygen atmosphere.

【0022】そして10ppmのニッケルを含有した酢
酸塩溶液を塗布し、5分間保持し、スピナーを用いてス
ピンドライをおこなった。その後、窒素雰囲気中で55
0℃、4時間の加熱によって、珪素膜を結晶化させた。
(図3(A)) その後、塩酸系のエッチャントを用いて、結晶性珪素膜
303上に残存するニッケル含有層をエッチングし除去
した。この時、得られた結晶性珪素膜303を200Å
程度残して、エッチングをおこなってもよい。
Then, an acetate solution containing 10 ppm of nickel was applied, held for 5 minutes, and spin-dried using a spinner. Then, in a nitrogen atmosphere, 55
The silicon film was crystallized by heating at 0 ° C. for 4 hours.
(FIG. 3A) Thereafter, the nickel-containing layer remaining on the crystalline silicon film 303 was removed by etching using a hydrochloric acid-based etchant. At this time, the obtained crystalline silicon film 303 is
To some extent, etching may be performed.

【0023】そして、この結晶性珪素膜303上に非晶
質珪素膜をプラズマCVD法によって、400Åに成膜
した。その後、再び加熱炉において、窒素雰囲気中で5
50℃、4時間の加熱処理をおこなった。この結果、1
層目の結晶性珪素膜303上に2層目の結晶性珪素膜3
04を得ることができた。(図3(B)) 次に、これら2層の結晶性珪素膜をパターニングして、
島状領域305を形成した。この島状領域305はTF
Tの活性層を構成する。そして、ゲイト絶縁膜306と
して、厚さ200〜1500Å、ここでは1000Åの
酸化珪素をプラズマCVD法によって形成した。
Then, an amorphous silicon film was formed on the crystalline silicon film 303 by plasma CVD at 400 °. Then, again in a heating furnace, in a nitrogen atmosphere for 5 hours
Heat treatment was performed at 50 ° C. for 4 hours. As a result, 1
The second-layer crystalline silicon film 3 is formed on the second-layer crystalline silicon film 303.
04 was obtained. (FIG. 3B) Next, these two crystalline silicon films are patterned.
An island region 305 was formed. This island region 305 is TF
The active layer of T is formed. Then, as the gate insulating film 306, silicon oxide having a thickness of 200 to 1500 °, here 1000 °, was formed by a plasma CVD method.

【0024】その後、厚さ1000Å〜3μm、例え
ば、5000Åのアルミニウム(1wt%のSi、もし
くは0.1〜0.3wt%のScを含む)膜をスパッタ
リング法によって形成して、これをパターニングし、ゲ
イト電極307を形成した。次に基板をpH≒7、1〜
3%の酒石酸のエチレングリコール溶液に浸し、白金を
陰極、このアルミニウムのゲイト電極307を陽極とし
て、陽極酸化をおこなった。陽極酸化は、最初一定電流
で220Vまで電圧を上げ、その状態で1時間保持して
終了させた。このようにして、厚さ1500〜3500
Å、例えば、2000Åの陽極酸化物を形成した。(図
3(C))
Thereafter, an aluminum (containing 1 wt% Si or 0.1 to 0.3 wt% Sc) film having a thickness of 1000 to 3 μm, for example, 5000 ° is formed by a sputtering method, and is patterned. A gate electrode 307 was formed. Next, the substrate was pH 7,
It was immersed in a 3% solution of tartaric acid in ethylene glycol, and anodized using platinum as a cathode and the aluminum gate electrode 307 as an anode. The anodic oxidation was first completed by increasing the voltage to 220 V at a constant current and maintaining the state for 1 hour. In this way, the thickness of 1500-3500
陽極, for example, 2000Å of anodic oxide was formed. (FIG. 3 (C))

【0025】その後、イオンドーピング法によって、島
状珪素膜に、ゲイト電極部307をマスクとして自己整
合的に不純物(燐)を注入した。ドーピングガスとして
はフォスフィン(PH3)を用いた。この場合のドーズ
量は1×1014〜5×1017cm-2、加速電圧は10〜
90kV、例えば、ドーズ量を2×1015cm-2、加速
電圧を80kVとした。この結果、N型不純物領域30
8(ソース/ドレイン領域)が形成された。(図3
(D)) さらに、KrFエキシマーレーザー(波長248nm、
パルス幅20nsec)を照射して、ドーピングされた
不純物領域308の活性化をおこなった。レーザーのエ
ネルギー密度は200〜400mJ/cm2、好ましく
は250〜300mJ/cm2が適当であった。この工
程は熱アニールによっておこなってもよい。
Thereafter, an impurity (phosphorus) was implanted into the island-like silicon film in a self-aligned manner by the ion doping method using the gate electrode portion 307 as a mask. Phosphine (PH3 ) was used as a doping gas. In this case, the dose amount is 1 × 1014 to 5 × 1017 cm−2 , and the acceleration voltage is 10 to 10.
90 kV, for example, the dose amount was 2 × 1015 cm−2 , and the acceleration voltage was 80 kV. As a result, N-type impurity region 30
8 (source / drain regions) were formed. (FIG. 3
(D)) Furthermore, a KrF excimer laser (wavelength 248 nm,
Irradiation with a pulse width of 20 nsec) was performed to activate the doped impurity region 308. The energy density of the laser was 200 to 400 mJ / cm2 , and preferably 250 to 300 mJ / cm2 . This step may be performed by thermal annealing.

【0026】次に、層間絶縁膜309として、プラズマ
CVD法によって酸化珪素膜309を厚さ3000Åに
成膜した。このとき、原料ガスにTEOSと酸素を用い
た。(図3(E)) そして、層間絶縁膜309、ゲイト絶縁膜306のエッ
チングをおこない、ソース/ドレインにコンタクトホー
ルを形成した。その後、アルミニウム膜をスパッタ法に
よって形成し、パターニングしてソース/ドレイン電極
310を形成し、TFTを作製した。(図3(F)) TFT形成後、不純物領域の活性化のために、さらに2
00〜400℃で水素化処理をおこなってもよい。
Next, as the interlayer insulating film 309, a silicon oxide film 309 was formed to a thickness of 3000 ° by a plasma CVD method. At this time, TEOS and oxygen were used as source gases. (FIG. 3E) Then, the interlayer insulating film 309 and the gate insulating film 306 were etched to form contact holes in the source / drain. After that, an aluminum film was formed by a sputtering method and patterned to form a source / drain electrode 310, and a TFT was manufactured. (FIG. 3 (F)) After the TFT is formed, two additional steps are performed to activate the impurity region.
The hydrogenation treatment may be performed at 00 to 400 ° C.

【0027】〔実施例4〕本実施例は、本発明の方法を
利用して作製した結晶性珪素膜を用いて、CMOS型の
TFTを得る例である。図4に本実施例の作製工程の概
要を示す。まず基板401上に下地の酸化珪素膜402
を3000Åの厚さに成膜した。そして、非晶質珪素膜
をプラズマCVD法によって500Åの厚さに成膜し
た。その後、非晶質珪素膜上にマスクとなる酸化珪素膜
を1200Åの厚さに成膜した。そして、通常のフォト
リソパターニング工程によって、必要とするパターンに
酸化珪素膜をパーニングして、ニッケルが導入される開
孔部分を形成した。そして、薄い酸化膜を20Å程度の
厚さに酸素雰囲気でのUV光の照射によって成膜した。
[Embodiment 4] This embodiment is an example in which a CMOS type TFT is obtained using a crystalline silicon film manufactured by using the method of the present invention. FIG. 4 shows an outline of the manufacturing process of this embodiment. First, an underlying silicon oxide film 402 is formed on a substrate 401.
Was formed to a thickness of 3000 °. Then, an amorphous silicon film was formed to a thickness of 500 ° by a plasma CVD method. Thereafter, a silicon oxide film serving as a mask was formed to a thickness of 1200 ° on the amorphous silicon film. Then, by a normal photolithography patterning step, the silicon oxide film was subjected to a necessary patterning to form a hole into which nickel was introduced. Then, a thin oxide film was formed to a thickness of about 20 ° by irradiation with UV light in an oxygen atmosphere.

【0028】そして50ppmのニッケルを含有した酢
酸塩溶液を塗布し、5分間保持し、スピナーを用いてス
ピンドライをおこなった。その後、窒素雰囲気中で55
0℃、8時間の加熱によって、珪素膜を結晶化させた。
(図4(A)) その後、結晶性珪素膜403上に残存するニッケル含有
層を塩素系のエッチャントで除去した。また、マスクと
して用いた酸化珪素膜をバッファフッ酸で除去した。こ
の時、得られた結晶性珪素膜403を200Å程度残し
て、エッチングをおこなってもよい。そして、この結晶
性珪素膜403上に非晶質珪素膜をプラズマCVD法に
よって、300Åに成膜した。その後、再び加熱炉にお
いて、窒素雰囲気中で550℃、8時間の加熱処理をお
こなった。この結果、1層目の結晶性珪素膜403上に
2層目の結晶性珪素膜404を得ることができた。(図
4(B))
Then, an acetate solution containing 50 ppm of nickel was applied, held for 5 minutes, and spin-dried using a spinner. Then, in a nitrogen atmosphere, 55
The silicon film was crystallized by heating at 0 ° C. for 8 hours.
(FIG. 4A) Thereafter, the nickel-containing layer remaining on the crystalline silicon film 403 was removed with a chlorine-based etchant. The silicon oxide film used as a mask was removed with buffered hydrofluoric acid. At this time, etching may be performed while leaving the obtained crystalline silicon film 403 at about 200 °. Then, an amorphous silicon film was formed on the crystalline silicon film 403 by plasma CVD at 300 °. After that, heat treatment was performed again at 550 ° C. for 8 hours in a nitrogen atmosphere in a heating furnace. As a result, a second-layer crystalline silicon film 404 was obtained on the first-layer crystalline silicon film 403. (FIG. 4 (B))

【0029】次に、結晶化した珪素膜をパターニングし
て、島状領域を形成した。この島状領域はTFTの活性
層を構成する。そして、ゲイト絶縁膜405として、厚
さ200〜1500Å、ここでは1000Åの酸化珪素
405をプラズマCVD法によって形成した。その後、
厚さ1000Å〜3μm、例えば、5000Åのアルミ
ニウム(1wt%のSi、もしくは0.1〜0.3wt
%のScを含む)膜をスパッタリング法によって形成し
て、これをパターニングし、ゲイト電極406、407
を形成した。次に基板をpH≒7、1〜3%の酒石酸の
エチレングリコール溶液に浸し、白金を陰極、このアル
ミニウムのゲイト電極406、407を陽極として、陽
極酸化をおこなった。陽極酸化は、最初一定電流で22
0Vまで電圧を上げ、その状態で1時間保持して終了さ
せた。このようにして、厚さ1500〜3500Å、例
えば、2000Åの陽極酸化物を形成した。
Next, the crystallized silicon film was patterned to form island regions. This island region forms an active layer of the TFT. Then, as the gate insulating film 405, silicon oxide 405 having a thickness of 200 to 1500 °, here 1000 °, was formed by a plasma CVD method. afterwards,
Aluminum having a thickness of 1000 to 3 μm, for example, 5000 ° (1 wt% Si or 0.1 to 0.3 wt
% Of Sc) film is formed by a sputtering method, and this film is patterned, and the gate electrodes 406 and 407 are formed.
Was formed. Next, the substrate was immersed in an ethylene glycol solution of tartaric acid having a pH of about 7 and 1 to 3%, and anodic oxidation was performed using platinum as a cathode and the aluminum gate electrodes 406 and 407 as anodes. Anodization is initially performed at a constant current for 22
The voltage was increased to 0 V, and the state was maintained for 1 hour to end the operation. Thus, anodic oxide having a thickness of 1500 to 3500 °, for example, 2000 ° was formed.

【0030】その後、イオンドーピング法によって、島
状珪素膜に、ゲイト電極406、407部をマスクとし
て自己整合的に不純物を注入した。ここでは、N型不純
物として燐を、P型不純物として硼素を用いた。まず、
全面に燐を注入した。この場合のドーズ量は1×1014
〜5×1017cm-2、加速電圧は10〜90kV、例え
ば、ドーズ量を1×1015cm-2、加速電圧を80kV
とした。この結果、N型不純物領域408、409が形
成された。(図4(C)) 次に、フォトレジスト410でNチャネル型TFTの領
域を覆って硼素を注入した。この場合、ドーズ量はN型
不純物領域の数〜数十倍、ここでは、4×1015
-2、加速電圧は65kVとした。この結果、N型不純
物領域409であったところが反転し、P型不純物領域
411が形成された。(図4(D))
Thereafter, the island is formed by ion doping.
The gate electrodes 406 and 407 are used as masks
The impurities were implanted in a self-aligned manner. Here, N-type impurity
Phosphorus was used as the material, and boron was used as the P-type impurity. First,
Phosphorus was injected over the entire surface. The dose in this case is 1 × 1014
~ 5 × 1017cm-2, Acceleration voltage is 10-90kV, for example
If the dose is 1 × 10Fifteencm-280 kV acceleration voltage
And As a result, the N-type impurity regions 408 and 409 are shaped.
Was made. (FIG. 4C) Next, the region of the N-channel TFT is formed by the photoresist 410.
Boron was injected over the area. In this case, the dose is N-type
Several to several tens times the number of impurity regions, here 4 × 10Fifteenc
m-2, And the acceleration voltage was 65 kV. As a result, N-type impurities
Was reversed to the P-type impurity region.
411 was formed. (FIG. 4 (D))

【0031】さらに、KrFエキシマーレーザー(波長
248nm、パルス幅20nsec)を照射して、ドー
ピングされた不純物領域408、411の活性化をおこ
なった。レーザーのエネルギー密度は200〜400m
J/cm2、好ましくは250〜300mJ/cm2
適当であった。この工程は熱アニールによっておこなっ
てもよい。次に、層間絶縁膜412として、プラズマC
VD法によって酸化珪素膜412を厚さ3000Åに成
膜した。(図4(E)) そして、層間絶縁膜412、ゲイト絶縁膜405のエッ
チングをおこない、ソース/ドレインにコンタクトホー
ルを形成した。その後、アルミニウム膜をスパッタ法に
よって形成し、パターニングをおこないソース/ドレイ
ン電極413、414、415を形成した。以上のよう
な工程によってCMOS型のTFTを作製した。(図4
(F))
Further, a KrF excimer laser (wavelength: 248 nm, pulse width: 20 nsec) was irradiated to activate the doped impurity regions 408 and 411. Laser energy density is 200-400m
J / cm2 , preferably 250 to 300 mJ / cm2 was suitable. This step may be performed by thermal annealing. Next, as an interlayer insulating film 412, plasma C
A silicon oxide film 412 was formed to a thickness of 3000 ° by the VD method. (FIG. 4E) Then, the interlayer insulating film 412 and the gate insulating film 405 were etched to form contact holes in the source / drain. Thereafter, an aluminum film was formed by a sputtering method, and patterning was performed to form source / drain electrodes 413, 414, and 415. Through the above steps, a CMOS type TFT was manufactured. (FIG. 4
(F))

【0032】[0032]

【効果】本発明のように、結晶性を有する珪素膜を2層
に分けて形成することにより、従来より低い温度で、不
純物の少ない結晶性珪素膜を作製することができる。こ
のようにして得られた結晶性珪素膜を用いて半導体装置
を作製することで、特性のよいデバイスを得ることがで
きる。
According to the present invention, by forming a silicon film having crystallinity in two layers, a crystalline silicon film with less impurities can be manufactured at a lower temperature than in the prior art. By manufacturing a semiconductor device using the crystalline silicon film obtained in this manner, a device with excellent characteristics can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 実施例1の工程を示す。FIG. 1 shows the steps of Example 1.

【図2】 実施例2の工程を示す。FIG. 2 shows a process of Example 2.

【図3】 実施例3の工程を示す。FIG. 3 shows a process of Example 3.

【図4】 実施例4の工程を示す。FIG. 4 shows the steps of Example 4.

【符号の説明】[Explanation of symbols]

101・・・・基板 102・・・・下地酸化膜 103・・・・非晶質珪素膜 104・・・・ニッケル含有層 105・・・・ニッケルを微量含有する結晶性珪素膜 106・・・・ニッケルを含まない結晶性珪素膜 305・・・・島状領域 306・・・・ゲイト絶縁膜 307・・・・ゲイト電極 308・・・・N型不純物領域(ソース/ドレイン領
域) 309・・・・層間絶縁膜 310・・・・ソース/ドレイン電極
101 substrate 102 base oxide film 103 amorphous silicon film 104 nickel-containing layer 105 crystalline silicon film containing a small amount of nickel 106 A crystalline silicon film containing no nickel 305 an island region 306 a gate insulating film 307 a gate electrode 308 an N-type impurity region (source / drain region) 309 ..Interlayer insulating film 310... Source / drain electrodes

─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成12年11月20日(2000.11.
20)
[Submission date] November 20, 2000 (200.11.
20)

【手続補正1】[Procedure amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】特許請求の範囲[Correction target item name] Claims

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【特許請求の範囲】[Claims]

Claims (7)

Translated fromJapanese
【特許請求の範囲】[Claims]【請求項1】絶縁表面上に形成された第一の結晶性珪素
膜と、前記第一の結晶性珪素膜上に形成された第二の結
晶性珪素膜からなるソース領域とドレイン領域と、前記
ソース領域と前記ドレイン領域に挟まれたチャネル領域
からなる半導体装置で、前記第一の結晶性珪素膜は結晶
化を促進する元素を含有し、前記第二の結晶性珪素膜の
前記結晶化を促進する元素の濃度は前記第一の結晶性珪
素膜の前記結晶化を促進する元素の濃度より少ないこと
を特徴とする半導体装置。
A first crystalline silicon film formed on an insulating surface; a source region and a drain region comprising a second crystalline silicon film formed on the first crystalline silicon film; In a semiconductor device including a channel region sandwiched between the source region and the drain region, the first crystalline silicon film contains an element that promotes crystallization, and the crystallization of the second crystalline silicon film is performed. A concentration of an element that promotes crystallization of the first crystalline silicon film is lower than a concentration of the element that promotes crystallization of the first crystalline silicon film.
【請求項2】絶縁表面上に形成された第一の結晶性珪素
膜と、前記第一の結晶性珪素膜上に形成された第二の結
晶性珪素膜からなる結晶性を有する島状珪素膜からなる
半導体装置で、前記結晶性を有する島状珪素膜は、前記
第一の結晶性珪素膜と前記第二の結晶性珪素膜からなる
ソース領域およびドレイン領域と、前記ソース領域と前
記ドレイン領域に挟まれたチャネル領域を形成し、前記
第一の結晶性珪素膜は結晶化を促進する元素を含有し、
前記第二の結晶性珪素膜の前記結晶化を促進する元素の
濃度は前記第一の結晶性珪素膜の前記結晶化を促進する
元素の濃度より少ないことを特徴とする半導体装置。
2. A crystalline silicon island comprising a first crystalline silicon film formed on an insulating surface and a second crystalline silicon film formed on the first crystalline silicon film. In the semiconductor device including a film, the crystalline silicon island-shaped film includes a source region and a drain region including the first crystalline silicon film and the second crystalline silicon film, and the source region and the drain. Forming a channel region sandwiched between the regions, wherein the first crystalline silicon film contains an element that promotes crystallization,
A semiconductor device, wherein the concentration of the element promoting the crystallization of the second crystalline silicon film is lower than the concentration of the element promoting the crystallization of the first crystalline silicon film.
【請求項3】薄膜トランジスタを有する半導体装置で、
前記薄膜トランジスタは絶縁表面上に形成された第一の
結晶性珪素膜と、前記第一の結晶性珪素膜上に形成され
た第二の結晶性珪素膜からなる結晶性を有する島状珪素
膜からなり、前記結晶性を有する島状珪素膜は、前記第
一の結晶性珪素膜と前記第二の結晶性珪素膜からなるソ
ース領域とドレイン領域と、前記ソース領域と前記ドレ
イン領域に挟まれたチャネル領域を形成し、ゲート電極
はゲート絶縁膜を挟んで前記第二の結晶性珪素膜の上に
形成され、前記第一の結晶性珪素膜は結晶化を促進する
元素を含有し、前記第二の結晶性珪素膜の前記結晶化を
促進する元素の濃度は前記第一の結晶性珪素膜の前記結
晶化を促進する元素の濃度より少なく、前記結晶化を促
進する物質がNi、Pt、Cu、Ag、Au、In、Sn、Pd、P、As
およびSbから選択される一種あるいは複数種の元素から
なることを特徴とする半導体装置。
3. A semiconductor device having a thin film transistor,
The thin film transistor includes a first crystalline silicon film formed on an insulating surface, and a crystalline island-like silicon film including a second crystalline silicon film formed on the first crystalline silicon film. Wherein the island-shaped silicon film having crystallinity is sandwiched between the source region and the drain region including the first crystalline silicon film and the second crystalline silicon film, and between the source region and the drain region. A channel region is formed, a gate electrode is formed on the second crystalline silicon film with a gate insulating film interposed therebetween, and the first crystalline silicon film contains an element for promoting crystallization; The concentration of the element that promotes crystallization of the second crystalline silicon film is less than the concentration of the element that promotes crystallization of the first crystalline silicon film, and the substance that promotes crystallization is Ni, Pt, Cu, Ag, Au, In, Sn, Pd, P, As
A semiconductor device comprising one or a plurality of elements selected from Sb and Sb.
【請求項4】N型薄膜トランジスタを有する半導体装置
で、前記N型薄膜トランジスタは、絶縁表面上に形成さ
れた第一の結晶性珪素膜と、前記第一の結晶性珪素膜上
に形成された第二の結晶性珪素膜からなる結晶性を有す
る島状珪素膜からなり、前記結晶性を有する島状珪素膜
は、前記第一の結晶性珪素膜と前記第二の結晶性珪素膜
からなるソース領域とドレイン領域と、前記ソース領域
と前記ドレイン領域に挟まれたチャネル領域を形成し、
ゲート電極はゲート絶縁膜を挟んで前記第二の結晶性珪
素膜の上に形成され、前記第一の結晶性珪素膜は結晶化
を促進する元素を含有し、前記第二の結晶性珪素膜の前
記結晶化を促進する元素の濃度は前記第一の結晶性珪素
膜の前記結晶化を促進する元素の濃度より少なく、前記
結晶化を促進する物質がNi、Pt、Cu、Ag、Au、In、Sn、
Pd、P、AsおよびSbから選択される一種あるいは複数種
の元素からなることを特徴とする半導体装置。
4. A semiconductor device having an N-type thin film transistor, wherein the N-type thin film transistor has a first crystalline silicon film formed on an insulating surface and a second crystalline silicon film formed on the first crystalline silicon film. A crystalline island-like silicon film comprising a second crystalline silicon film, wherein the crystalline island-like silicon film comprises a source comprising the first crystalline silicon film and the second crystalline silicon film; Forming a region and a drain region, a channel region sandwiched between the source region and the drain region,
A gate electrode formed on the second crystalline silicon film with a gate insulating film interposed therebetween, wherein the first crystalline silicon film contains an element that promotes crystallization, and the second crystalline silicon film The concentration of the element that promotes crystallization is less than the concentration of the element that promotes crystallization of the first crystalline silicon film, and the substance that promotes crystallization is Ni, Pt, Cu, Ag, Au, In, Sn,
A semiconductor device comprising one or more elements selected from Pd, P, As and Sb.
【請求項5】前記結晶化を促進する物質がNi、Pt、Cu、
Ag、Au、In、Sn、Pd、P、AsおよびSbから選択される一
種あるいは複数種の元素からなることを特徴とする請求
項1または請求項2に記載の半導体装置作製方法。
5. The substance that promotes crystallization is Ni, Pt, Cu,
3. The method according to claim 1, wherein the method comprises one or more elements selected from Ag, Au, In, Sn, Pd, P, As, and Sb. 4.
【請求項6】ゲート電極はゲート絶縁膜を挟んで前記第
二の結晶性珪素膜の上に形成されることを特徴とする請
求項1または請求項2に記載の半導体装置。
6. The semiconductor device according to claim 1, wherein said gate electrode is formed on said second crystalline silicon film with a gate insulating film interposed therebetween.
【請求項7】前記結晶化を促進する物質が8、3b、4b
および5b族から選択された一種または複数種の元素か
らなるからなることを特徴とする請求項1または請求項
2に記載の半導体装置作製方法。
7. The substance which promotes crystallization is 8, 3b, 4b
3. The method according to claim 1, wherein the method comprises one or more elements selected from the group consisting of and 5b. 4.
JP2000182996A1994-06-072000-06-19 Thin film transistorExpired - Fee RelatedJP3540251B2 (en)

Priority Applications (1)

Application NumberPriority DateFiling DateTitle
JP2000182996AJP3540251B2 (en)1994-06-072000-06-19 Thin film transistor

Applications Claiming Priority (2)

Application NumberPriority DateFiling DateTitle
JP14856094AJP3540012B2 (en)1994-06-071994-06-07 Semiconductor device manufacturing method
JP2000182996AJP3540251B2 (en)1994-06-072000-06-19 Thin film transistor

Related Parent Applications (1)

Application NumberTitlePriority DateFiling Date
JP14856094ADivisionJP3540012B2 (en)1994-06-071994-06-07 Semiconductor device manufacturing method

Publications (2)

Publication NumberPublication Date
JP2001053288Atrue JP2001053288A (en)2001-02-23
JP3540251B2 JP3540251B2 (en)2004-07-07

Family

ID=32774086

Family Applications (1)

Application NumberTitlePriority DateFiling Date
JP2000182996AExpired - Fee RelatedJP3540251B2 (en)1994-06-072000-06-19 Thin film transistor

Country Status (1)

CountryLink
JP (1)JP3540251B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication numberPriority datePublication dateAssigneeTitle
US7557020B2 (en)2004-09-222009-07-07Samsung Mobile Display Co., Ltd.Method for fabricating thin film transistor using metal catalyst layer
JP2011111679A (en)*2009-11-242011-06-09Samsung Mobile Display Co LtdSputtering apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication numberPriority datePublication dateAssigneeTitle
US7557020B2 (en)2004-09-222009-07-07Samsung Mobile Display Co., Ltd.Method for fabricating thin film transistor using metal catalyst layer
JP2011111679A (en)*2009-11-242011-06-09Samsung Mobile Display Co LtdSputtering apparatus
US9034156B2 (en)2009-11-242015-05-19Samsung Display Co., Ltd.Sputtering apparatus

Also Published As

Publication numberPublication date
JP3540251B2 (en)2004-07-07

Similar Documents

PublicationPublication DateTitle
JP3540012B2 (en) Semiconductor device manufacturing method
JP3431033B2 (en) Semiconductor fabrication method
JP3378078B2 (en) Method for manufacturing semiconductor device
US6624445B2 (en)Semiconductor device and method of manufacturing the same
CN100521222C (en)Active array display device
CN100378994C (en) A method of manufacturing a semiconductor device
JPH0878329A (en)Manufacture of semiconductor device
JP2873669B2 (en) Semiconductor device and manufacturing method thereof
JP3190517B2 (en) Manufacturing method of semiconductor
JP2791635B2 (en) Semiconductor device and manufacturing method thereof
JP3540251B2 (en) Thin film transistor
JP3287557B2 (en) Semiconductor device manufacturing method
JP3287559B2 (en) Semiconductor device manufacturing method
JP3105396B2 (en) Semiconductor device and manufacturing method thereof
JP3241667B2 (en) Method for manufacturing semiconductor device and electro-optical device
JP3626102B2 (en) Integrated circuit fabrication method
JP3672850B2 (en) Integrated circuit fabrication method
JP3672849B2 (en) Integrated circuit fabrication method
JP2000138378A (en)Insulated gate field effect semiconductor device
JP3939718B2 (en) Integrated circuit fabrication method
JP3529726B2 (en) Manufacturing method of semiconductor integrated circuit
JPH1055961A (en)Manufacture of semiconductor device
JP2000150383A (en) Semiconductor device manufacturing method
JP2000114543A (en)Semiconductor device
JP2003124119A (en)Thin film transistor

Legal Events

DateCodeTitleDescription
A521Written amendment

Free format text:JAPANESE INTERMEDIATE CODE: A523

Effective date:20040225

A61First payment of annual fees (during grant procedure)

Free format text:JAPANESE INTERMEDIATE CODE: A61

Effective date:20040324

R150Certificate of patent (=grant) or registration of utility model

Free format text:JAPANESE INTERMEDIATE CODE: R150

R250Receipt of annual fees

Free format text:JAPANESE INTERMEDIATE CODE: R250

FPAYRenewal fee payment (prs date is renewal date of database)

Free format text:PAYMENT UNTIL: 20080402

Year of fee payment:4

FPAYRenewal fee payment (prs date is renewal date of database)

Free format text:PAYMENT UNTIL: 20090402

Year of fee payment:5

FPAYRenewal fee payment (prs date is renewal date of database)

Free format text:PAYMENT UNTIL: 20100402

Year of fee payment:6

FPAYRenewal fee payment (prs date is renewal date of database)

Free format text:PAYMENT UNTIL: 20100402

Year of fee payment:6

FPAYRenewal fee payment (prs date is renewal date of database)

Free format text:PAYMENT UNTIL: 20110402

Year of fee payment:7

FPAYRenewal fee payment (prs date is renewal date of database)

Free format text:PAYMENT UNTIL: 20110402

Year of fee payment:7

FPAYRenewal fee payment (prs date is renewal date of database)

Free format text:PAYMENT UNTIL: 20120402

Year of fee payment:8

FPAYRenewal fee payment (prs date is renewal date of database)

Free format text:PAYMENT UNTIL: 20130402

Year of fee payment:9

FPAYRenewal fee payment (prs date is renewal date of database)

Free format text:PAYMENT UNTIL: 20130402

Year of fee payment:9

FPAYRenewal fee payment (prs date is renewal date of database)

Free format text:PAYMENT UNTIL: 20140402

Year of fee payment:10

LAPSCancellation because of no payment of annual fees

[8]ページ先頭

©2009-2025 Movatter.jp