JP2000347622A - Display device and driving method thereof - Google Patents

Abstract

Translated fromJapanese

(57)【要約】【課題】 画素の発光時間を短くする。【解決手段】 画素１１０は、マトリックス状に複数配
置されている。各画素１１０の有機ＥＬ１１４は、電流
が流れることによって発光する。アドレスドライバ２０
０は、アドレスラインＡを介して第１トランジスタ１１
１にゲート電圧を印加する。データドライバ３００は、
アドレスドライバ２００がゲート電圧を印加している間
にデータラインＤ及び第１トランジスタ１１１を介して
キャパシタ１１２に電圧を供給して書き込みする。キャ
パシタ１１２は、第２トランジスタ１１３にゲート電圧
を印加し、有機ＥＬ１１４への電流供給を可能にする。
コントロール部４００は、キャパシタ１１２がゲート電
圧を印加している間に、第２トランジスタ１１３と電源
ＰＳとの間に設置されたスイッチ１２０をオンして有機
ＥＬ１１４を短い間だけ発光させる。(57) [Summary] [PROBLEMS] To shorten the light emission time of a pixel. SOLUTION: A plurality of pixels 110 are arranged in a matrix. The organic EL 114 of each pixel 110 emits light when a current flows. Address driver 20
0 is the first transistor 11 via the address line A
1 is applied with a gate voltage. The data driver 300
While the address driver 200 is applying the gate voltage, a voltage is supplied to the capacitor 112 via the data line D and the first transistor 111 to perform writing. The capacitor 112 applies a gate voltage to the second transistor 113 to enable current to be supplied to the organic EL 114.
The control unit 400 turns on the switch 120 provided between the second transistor 113 and the power supply PS while the capacitor 112 applies the gate voltage, and makes the organic EL 114 emit light for a short time.

Description

Translated fromJapanese

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、表示装置及びその
駆動方法に関し、特に、高い動画表示能力を有する表示
装置及びその駆動方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display device and a driving method thereof, and more particularly, to a display device having a high moving image display capability and a driving method thereof.

【０００２】[0002]

【従来の技術】表示装置には、例えば図１０に示すよう
に、有機ＥＬ（エレクトロルミネッセンス）を使用した
ものがある。図１０（ａ）に示すように、表示装置は、
表示部５００と、アドレスドライバ６００と、データド
ライバ７００と、コントロール部８００と、から構成さ
れている。2. Description of the Related Art Some display devices use an organic EL (electroluminescence) as shown in FIG. 10, for example. As shown in FIG. 10A, the display device
It comprises a display section 500, an address driver 600, a data driver 700, and a control section 800.

【０００３】表示部５００は、図１０（ａ）に示すよう
に、ｎ本のアドレスラインＡ（Ａ１〜Ａｎ）と、ｍ本の
データラインＤ（Ｄ１〜Ｄｍ）と、画素５１０と、から
構成されている。アドレスラインＡ及びデータラインＤ
は、それぞれ所定間隔で平行に形成されている。そし
て、アドレスラインＡとデータラインＤとは、所定間隔
を隔てて互いに直角となるように形成されている。ま
た、アドレスラインＡの一端は、アドレスドライバ６０
０に接続されて電圧を印加され、データラインＤの一端
は、データドライバ７００に接続されて電圧を印加され
る。アドレスドライバ６００は、アドレスラインＡ１〜
Ａｎに接続され、アドレスラインＡ１〜Ａｎに１本ずつ
順に電圧を印加する。As shown in FIG. 10A, a display section 500 includes n address lines A (A1 to An), m data lines D (D1 to Dm), and pixels 510. Have been. Address line A and data line D
Are formed in parallel at predetermined intervals. The address line A and the data line D are formed so as to be perpendicular to each other at a predetermined interval. One end of the address line A is connected to the address driver 60.
0, a voltage is applied, and one end of the data line D is connected to the data driver 700 to apply a voltage. The address driver 600 includes address lines A1 to A1.
An is applied to the address lines A1 to An one by one.

【０００４】データドライバ７００は、データラインＤ
１〜Ｄｍに接続され、画素５１０を発光させるための電
圧を、データラインＤ１〜Ｄｍに印加する。コントロー
ル部８００は、アドレスドライバ６００及びデータドラ
イバ７００に接続され、予め提供されたデータや通信回
線等を介して提供されたデータに従って、アドレスドラ
イバ６００及びデータドライバ７００の動作を制御す
る。The data driver 700 has a data line D
1 to Dm, and applies a voltage for causing the pixel 510 to emit light to the data lines D1 to Dm. The control unit 800 is connected to the address driver 600 and the data driver 700, and controls operations of the address driver 600 and the data driver 700 according to data provided in advance or data provided via a communication line or the like.

【０００５】画素５１０は、アドレスラインＡとデータ
ラインＤとの各交点に対応する部分に形成されている。
画素５１０は、図１０（ｂ）に示すように、第１トラン
ジスタ５２１と、キャパシタ５２２と、第２トランジス
タ５２３と、有機ＥＬ５２４と、から構成されている。The pixel 510 is formed at a portion corresponding to each intersection of the address line A and the data line D.
As illustrated in FIG. 10B, the pixel 510 includes a first transistor 521, a capacitor 522, a second transistor 523, and an organic EL 524.

【０００６】第１トランジスタ５２１は、そのゲートが
アドレスラインＡに接続されている。また、第１トラン
ジスタ５２１のソース・ドレインの一方は、データライ
ンＤに接続され、他方は第２トランジスタ５２３のゲー
トに接続されると同時に、キャパシタ５２２を介して接
地されている。これにより、第１トランジスタ５２１
は、アドレスラインＡにオン電圧を印加されている間に
データラインＤに印加された電圧を、キャパシタ５２２
及び第２トランジスタ５２３のゲートに供給する。The gate of the first transistor 521 is connected to the address line A. One of a source and a drain of the first transistor 521 is connected to the data line D, and the other is connected to the gate of the second transistor 523 and grounded via the capacitor 522. Thereby, the first transistor 521
Converts the voltage applied to the data line D while the ON voltage is applied to the address line A to the capacitor 522
And the gate of the second transistor 523.

【０００７】キャパシタ５２２は、その一端が接地さ
れ、他端は第１トランジスタ５２１を介してデータライ
ンＤに接続され、同時に第２トランジスタ５２３のゲー
トに接続されている。このため、キャパシタ５２２に
は、アドレスラインＡに電圧を印加されている間に、デ
ータラインＤからの信号電圧が充電される。また、アド
レスラインＡへの電圧印加が停止した後も、キャパシタ
５２２は、所定の期間、第２トランジスタ５２３にゲー
ト電圧を印加する。The capacitor 522 has one end grounded, the other end connected to the data line D via the first transistor 521, and at the same time connected to the gate of the second transistor 523. Therefore, the signal voltage from the data line D is charged to the capacitor 522 while the voltage is applied to the address line A. Further, even after the application of the voltage to the address line A is stopped, the capacitor 522 applies the gate voltage to the second transistor 523 for a predetermined period.

【０００８】第２トランジスタ５２３は、そのソース・
ドレインの一方が、電源（Ｖｄｄ）に接続され、他方が
有機ＥＬ５２４を介して接地されている。これにより、
第２トランジスタ５２３のゲートに電圧が印加される
と、電源（Ｖｄｄ）から有機ＥＬ５２４に電流が供給さ
れる。有機ＥＬ５２４は、例えば、アノード（第２トラ
ンジスタ５２３）側に形成された正孔輸送層と、カソー
ド（グランド）側に形成された電子輸送性発光層と、か
ら構成され、流れる電流の大きさに応じて発光する。The second transistor 523 has its source
One of the drains is connected to a power supply (Vdd), and the other is grounded via an organic EL 524. This allows
When a voltage is applied to the gate of the second transistor 523, a current is supplied from the power supply (Vdd) to the organic EL 524. The organic EL 524 includes, for example, a hole transport layer formed on the anode (second transistor 523) side and an electron transportable light emitting layer formed on the cathode (ground) side. It emits light in response.

【０００９】次に、以上のような構成である表示装置の
動作について説明する。なお、以下に示すアドレスドラ
イバ６００及びデータドライバ７００の動作は、コント
ロール部８００によって制御されている。始めに、アド
レスドライバ６００が、１本のアドレスラインＡ、例え
ばアドレスラインＡ１に、所定の電圧を所定時間印加す
る。これによって、アドレスラインＡ１に接続された第
１トランジスタ５２１のゲートに電圧が印加される。Next, the operation of the display device having the above configuration will be described. The operations of the address driver 600 and the data driver 700 described below are controlled by the control unit 800. First, the address driver 600 applies a predetermined voltage to one address line A, for example, the address line A1, for a predetermined time. Accordingly, a voltage is applied to the gate of the first transistor 521 connected to the address line A1.

【００１０】データドライバ７００は、アドレスライン
Ａ１に電圧が印加されている間に、データラインＤ１〜
Ｄｍに信号電圧を印加する。これによって、キャパシタ
５２２は、データラインＤから第１トランジスタ５２１
を介して電圧を供給されて充電される。また、第２トラ
ンジスタ５２３のゲートにも電圧が印加される。The data driver 700 operates while the voltage is applied to the address line A1.
A signal voltage is applied to Dm. Accordingly, the capacitor 522 is connected to the first transistor 521 from the data line D.
Is supplied with a voltage through the battery and charged. Further, a voltage is also applied to the gate of the second transistor 523.

【００１１】第２トランジスタ５２３に印加されたゲー
ト電圧に応じて、有機ＥＬ５２４の一方の端部に電源電
圧Ｖｄｄが印加される。これによって、アドレスライン
Ａ１に接続された画素５１０の有機ＥＬ５２４が発光す
る。なお、アドレスドライバ６００によるアドレスライ
ンＡ１への電圧印加が停止した後は、キャパシタ５２２
によって第２トランジスタ５２３にゲート電圧が印加さ
れ続け、所定の期間有機ＥＬ５２４の発光が維持され
る。A power supply voltage Vdd is applied to one end of the organic EL 524 in accordance with the gate voltage applied to the second transistor 523. Thus, the organic EL 524 of the pixel 510 connected to the address line A1 emits light. After the application of the voltage to the address line A1 by the address driver 600 is stopped, the capacitor 522
Accordingly, the gate voltage is continuously applied to the second transistor 523, and the light emission of the organic EL 524 is maintained for a predetermined period.

【００１２】図１１は、アドレスラインＡに印加される
電圧波形を示した図である。図１１に示すように、アド
レスドライバ６００及びデータドライバ７００は、アド
レスラインＡ毎に上記動作を繰り返し、有機ＥＬ５２４
を発光させる。なお、キャパシタ５２２の容量等は、１
走査期間（アドレスドライバ６００がアドレスラインＡ
１〜Ａｎを走査する期間）、第２トランジスタ５２３に
ゲート電圧が印加されるように、充分大きく設定されて
いる。このため、第２トランジスタ５２３は、１走査期
間、充電されたキャパシタ５２２によって、ゲート電圧
を印加され続ける。そして、有機ＥＬ５２４は、１走査
期間発光し続ける。FIG. 11 is a diagram showing a voltage waveform applied to the address line A. As shown in FIG. 11, the address driver 600 and the data driver 700 repeat the above operation for each address line A, and
To emit light. The capacity of the capacitor 522 is 1
Scanning period (when the address driver 600 uses the address line A
The period is set to be sufficiently large so that a gate voltage is applied to the second transistor 523 during the period of scanning 1 to An. Therefore, the gate voltage is continuously applied to the second transistor 523 by the charged capacitor 522 during one scanning period. Then, the organic EL 524 continues to emit light for one scanning period.

【００１３】以上のように、図１０（ｂ）の構成の画素
５１０を備えた表示装置では、有機ＥＬ５２４が、デー
タラインＤに電圧が印加されている時間よりも長く発光
する。このため、データラインＤに印加する電圧の大き
さを大幅に増加しなくても、有機ＥＬ５２４から放出さ
れる全光量を増加させることができ、結果として画素５
１０を明るく発光させることができる。As described above, in the display device including the pixel 510 having the configuration shown in FIG. 10B, the organic EL 524 emits light longer than the time when the voltage is applied to the data line D. Therefore, the total amount of light emitted from the organic EL 524 can be increased without significantly increasing the magnitude of the voltage applied to the data line D, and as a result, the pixel 5
10 can emit light brightly.

【００１４】[0014]

【発明が解決しようとする課題】しかし、上記図１０
（ｂ）の画素５１０を備えた表示装置では、動画表示能
力が低いという問題がある。表示装置の一般的な表示方
式には、インパルス型、ホールド型、及び、指数型の３
種類があり、それぞれの画素の輝度波形は、例えば、図
１２に示すようになる。なお、図１２では、１走査期間
を１／６０秒としている。However, as shown in FIG.
The display device including the pixel 510 shown in FIG. 2B has a problem that the moving image display capability is low. There are three general display methods for a display device: an impulse type, a hold type, and an exponential type.
There are various types, and the luminance waveform of each pixel is, for example, as shown in FIG. In FIG. 12, one scanning period is set to 1/60 second.

【００１５】インパルス型の表示方式では、図１２
（ａ）に示すように、画素は、１走査期間内の短い時間
に集中して発光する。なお、図１２（ａ）では、デュー
ティ比が１／４、即ち、発光時間が１／２４０秒の場合
を示している。このインパルス型の表示方式を用いた表
示装置には、例えば、ブラウン管がある。ホールド型の
表示方式では、図１２（ｂ）に示すように、画素は、１
走査期間ほぼ一定の輝度で発光している。また、輝度は
１走査期間毎に不連続に変化する。このホールド型の表
示方式を用いた表示装置には、例えば、プラズマディス
プレイがある。In the impulse type display method, FIG.
As shown in (a), the pixels emit light concentrated in a short time within one scanning period. FIG. 12A shows the case where the duty ratio is 1/4, that is, the light emission time is 1/240 seconds. A display device using the impulse type display method includes, for example, a cathode ray tube. In the hold-type display method, as shown in FIG.
Light is emitted at a substantially constant luminance during the scanning period. The luminance changes discontinuously every scanning period. A display device using the hold type display method includes, for example, a plasma display.

【００１６】指数型の表示方式での輝度波形は、図１２
（ｃ）に示すように、ホールド型の波形がなまったよう
な形であり、画素の輝度は、ほぼ連続的に変化する。こ
の指数型の表示方式を用いた表示装置には、例えば、液
晶ディスプレイがある。以上に示した表示方式での動画
表示能力は、インパルス型が高く、ホールド型が低く、
指数型はホールド型よりもさらに低いということが実験
等から示されている。The luminance waveform in the exponential display mode is shown in FIG.
As shown in (c), the waveform of the hold type is distorted, and the luminance of the pixel changes almost continuously. A display device using this index type display system includes, for example, a liquid crystal display. The moving image display capability of the display method shown above is high for the impulse type, low for the hold type,
Experiments show that the exponential type is lower than the hold type.

【００１７】上記図１０（ｂ）の画素５１０を備えた表
示装置では、図１１に示したように、有機ＥＬ５２４が
１走査期間発光し続ける。即ち、有機ＥＬ５２４（画
素）の発光時間が１走査期間の大半を占めており、上記
したホールド型や指数型と同様の輝度分布となる。この
ため、図１０（ｂ）のような画素５１０を備えた表示装
置では、動画表示能力が低いという問題がある。In the display device having the pixel 510 shown in FIG. 10B, the organic EL 524 continues to emit light for one scanning period as shown in FIG. That is, the light emission time of the organic EL 524 (pixel) occupies most of one scanning period, and the luminance distribution is similar to that of the above-mentioned hold type or exponential type. For this reason, the display device including the pixel 510 as shown in FIG. 10B has a problem that the moving image display capability is low.

【００１８】従って、本発明は、画素の発光時間が１走
査期間よりも充分短い表示装置及びその駆動方法を提供
することを目的とする。また、本発明は、動画表示能力
を向上可能な表示装置及びその駆動方法を提供すること
を目的とする。さらに、本発明は、発光素子の動作信頼
性を向上可能な表示装置及びその駆動方法を提供するこ
とを目的とする。Accordingly, it is an object of the present invention to provide a display device and a method of driving the display device in which the light emission time of the pixel is sufficiently shorter than one scanning period. Another object of the present invention is to provide a display device capable of improving moving image display capability and a driving method thereof. Still another object of the present invention is to provide a display device capable of improving the operation reliability of a light emitting element and a driving method thereof.

【００１９】[0019]

【課題を解決するための手段】上記目的を達成するため
に、本発明の第１の観点にかかる表示装置は、電流が流
れることによって発光する発光手段と、書き込み時に供
給された制御信号の入力により前記発光手段への電流供
給が可能となる第１制御手段と、から構成された複数の
画素を備える表示素子と、電流供給源と前記第１制御手
段との間に設置され、各書き込み時の前記制御信号の入
力により前記複数の画素の選択される前記発光手段を発
光させる発光時間を、所定の前記第１制御手段に前記電
流供給源からの電流を供給することにより制御する第２
制御手段と、を備え、前記第２制御手段は、所定の画素
において、前記書き込み時から次の書き込み時までの期
間に対し、前記発光時間を１／３以下となるように供給
される電流を制御することを特徴とする。In order to achieve the above object, a display device according to a first aspect of the present invention comprises a light emitting means for emitting light when a current flows, and an input of a control signal supplied at the time of writing. A first control means that can supply current to the light-emitting means, a display element having a plurality of pixels, and a display element provided between the current supply source and the first control means, each Controlling the light emission time during which the light emitting means selected from the plurality of pixels emits light by the input of the control signal by supplying a current from the current supply source to the predetermined first control means.
Control means, wherein the second control means controls, in a predetermined pixel, a current supplied so that the light emission time is １ ／ or less in a period from the writing to the next writing. It is characterized by controlling.

【００２０】この発明によれば、第２制御手段が電流を
制御することによって、発光手段の発光時間を、前記書
き込み時から次の書き込み時までの期間に対し、１／３
以下となるようにすることができる。従って、表示装置
が複数の画素を備えれば、高い動画表示能力を有するこ
とができる。According to the present invention, the second control means controls the current so that the light emission time of the light emitting means is reduced to 1/3 of the period from the writing to the next writing.
It can be as follows. Therefore, if the display device includes a plurality of pixels, a high moving image display capability can be obtained.

【００２１】前記複数の画素は、供給された制御信号を
保持するとともに前記第１制御手段に供給する信号保持
手段と、前記信号保持手段に前記制御信号を供給する信
号供給手段をさらに備えてもよい。The plurality of pixels may further include signal holding means for holding the supplied control signal and supplying the control signal to the first control means, and signal supply means for supplying the control signal to the signal holding means. Good.

【００２２】前記第２制御手段は、前記複数の画素の全
ての前記第１制御手段に、前記電流供給源からの電流を
実質的に同時に供給してもよい。The second control means may supply current from the current supply source to all the first control means of the plurality of pixels substantially simultaneously.

【００２３】前記表示素子は、それぞれ少なくとも１つ
の画素を有する第１画素群と、第２画素群と、を備え、
前記第１画素群の前記第１制御手段に前記制御信号が供
給された後、前記第２画素群の前記第１制御手段に前記
制御信号が供給され、前記第２制御手段は、前記第１画
素群の前記第１制御手段に前記電流供給源からの所定の
電流を供給開始後、前記第２画素群の前記第１制御手段
に前記電流供給源からの所定の電流を供給してもよい。
前記発光手段に有機エレクトロルミネッセンス素子を適
用してもよい。The display element includes a first pixel group having at least one pixel and a second pixel group,
After the control signal is supplied to the first control means of the first pixel group, the control signal is supplied to the first control means of the second pixel group, and the second control means After starting supplying a predetermined current from the current supply source to the first control unit of the pixel group, a predetermined current from the current supply source may be supplied to the first control unit of the second pixel group. .
An organic electroluminescence element may be applied to the light emitting means.

【００２４】本発明の第２の観点にかかる表示装置の駆
動方法では、前記表示装置は、電流が流れることによっ
て発光する発光手段と、制御信号の入力により前記発光
手段への電流供給が可能となる第１制御手段と、から構
成された複数の画素を備える表示素子と、電流を供給す
る電流供給源と、前記電流供給源と前記第１制御手段と
の間に設置され、所定の前記第１制御手段に前記電流供
給源からの電流を供給する第２制御手段と、を備え、前
記駆動方法は、各書き込み時に、前記複数の画素のそれ
ぞれの前記第１制御手段に前記制御信号を供給する書き
込み工程と、発光時間に、前記書き込み時に前記制御信
号の入力により選択される画素の前記発光手段を発光さ
せるために、前記第２制御手段が前記選択される画素の
前記第１制御手段に前記電流供給源からの電流を供給す
る発光工程と、からなり、前記第２制御手段は、所定の
画素において、前記書き込み時から次の書き込み時まで
の期間に対し、前記発光時間を１／３以下となるように
供給される電流を制御することを特徴とする。In the method for driving a display device according to a second aspect of the present invention, the display device can emit light when a current flows, and can supply current to the light emitting unit by inputting a control signal. A first control means, a display element comprising a plurality of pixels, a current supply source for supplying a current, and a predetermined first control means provided between the current supply source and the first control means. A second control unit for supplying a current from the current supply source to the first control unit, wherein the driving method supplies the control signal to the first control unit of each of the plurality of pixels at each writing. Writing step, and during the light emission time, the second control means controls the first control means of the selected pixel so that the light emission means of the pixel selected by the input of the control signal at the time of writing emits light. A light emitting step of supplying a current from the current supply source, wherein the second control means reduces the light emission time in a predetermined pixel to one third of a period from the writing to the next writing. It is characterized in that the supplied current is controlled as follows.

【００２５】この発明によっても、発光工程で、第２制
御手段が電流供給路を制御することによって、発光手段
の発光時間を充分短くすることができる。従って、表示
装置が複数の画素を備えれば、高い動画表示能力を有す
ることができる。According to the present invention, in the light emitting step, the second control means controls the current supply path, so that the light emitting time of the light emitting means can be sufficiently shortened. Therefore, if the display device includes a plurality of pixels, a high moving image display capability can be obtained.

【００２６】前記電流供給源は所定の期間毎に供給する
電流量を変位してもよく、前記第２制御手段は、所定の
期間毎に前記電流供給源からの電流を供給する前記発光
時間を変位させてもよい。[0026] The current supply source may change the amount of current supplied every predetermined period, and the second control means may set the light emission time for supplying the current from the current supply source every predetermined period. It may be displaced.

【００２７】[0027]

【発明の実施の形態】次に、本発明の第１の実施の形態
にかかる表示装置について図面を参照して説明する。第
１の実施の形態にかかる表示装置は、例えば図１に示す
ような構成となっている。図１（ａ）に示すように、表
示装置は、表示部１００と、アドレスドライバ２００
と、データドライバ３００と、コントロール部４００
と、から構成されている。Next, a display device according to a first embodiment of the present invention will be described with reference to the drawings. The display device according to the first embodiment has, for example, a configuration as shown in FIG. As shown in FIG. 1A, the display device includes a display unit 100 and an address driver 200.
, Data driver 300, control unit 400
And is composed of

【００２８】表示部１００は、図１（ａ）に示すよう
に、ｎ本のアドレスラインＡ（Ａ１〜Ａｎ）と、ｍ本の
データラインＤ（Ｄ１〜Ｄｍ）と、電圧ラインＶと、画
素１１０と、スイッチ１２０と、から構成されている。
ｎ本のアドレスラインＡ（Ａ１〜Ａｎ）は、所定間隔で
平行に形成されている。また、アドレスラインＡの一端
は、アドレスドライバ２００に接続され、所定の走査電
圧を印加される。As shown in FIG. 1A, the display section 100 includes n address lines A (A1 to An), m data lines D (D1 to Dm), a voltage line V, and a pixel line. 110 and a switch 120.
The n address lines A (A1 to An) are formed in parallel at predetermined intervals. One end of the address line A is connected to the address driver 200, and a predetermined scanning voltage is applied.

【００２９】ｍ本のデータラインＤ（Ｄ１〜Ｄｍ）は、
アドレスラインＡに直角な方向に所定間隔で形成されて
いる。また、データラインＤの一端は、データドライバ
３００に接続され、所定の信号電圧を印加される。電圧
ラインＶは、画素１１０に接続され、スイッチ１２０を
介して電源ＰＳに接続されている。電源電圧は選択的に
任意の電圧を印加することができる。The m data lines D (D1 to Dm)
They are formed at predetermined intervals in a direction perpendicular to the address lines A. Further, one end of the data line D is connected to the data driver 300, and a predetermined signal voltage is applied. The voltage line V is connected to the pixel 110 and to the power supply PS via the switch 120. Any power supply voltage can be selectively applied.

【００３０】画素１１０は、図１（ａ）に示すように、
アドレスラインＡとデータラインＤとの各交点に対応す
る位置に形成されている。即ち、画素１１０は、マトリ
ックス状に表示部１００に形成され、所定の明るさで発
光する。この画素１１０は、例えば図１（ｂ）に示すよ
うに、第１トランジスタ１１１と、キャパシタ１１２
と、第２トランジスタ１１３と、有機ＥＬ（エレクトロ
ルミネッセンス）１１４と、から構成されている。The pixel 110 has, as shown in FIG.
It is formed at a position corresponding to each intersection of the address line A and the data line D. That is, the pixels 110 are formed on the display unit 100 in a matrix and emit light at a predetermined brightness. The pixel 110 includes a first transistor 111 and a capacitor 112 as shown in FIG.
, A second transistor 113, and an organic EL (electroluminescence) 114.

【００３１】第１トランジスタ１１１は、そのゲートが
アドレスラインＡに接続されている。また、第１トラン
ジスタ１１１のソース・ドレインの一方は、データライ
ンＤに接続され、他方は第２トランジスタ１１３のゲー
トに接続されると同時に、キャパシタ１１２を介して接
地されている。これにより、第１トランジスタ１１１
は、アドレスラインＡに電圧を印加されている間にデー
タラインＤに印加された信号電圧を、キャパシタ１１２
及び第２トランジスタ１１３のゲートに供給する。The gate of the first transistor 111 is connected to the address line A. One of the source and the drain of the first transistor 111 is connected to the data line D, and the other is connected to the gate of the second transistor 113 and grounded via the capacitor 112. Thereby, the first transistor 111
Converts the signal voltage applied to the data line D while the voltage is applied to the address line A to the capacitor 112
And to the gate of the second transistor 113.

【００３２】キャパシタ１１２は、その一端が接地さ
れ、他端が第１トランジスタ１１１を介してデータライ
ンＤに接続され、同時に第２トランジスタ１１３のゲー
トに接続されている。このため、キャパシタ１１２に
は、アドレスラインＡに電圧を印加されている間に、デ
ータラインＤからの信号電圧が書き込みされる。また、
アドレスラインＡへの電圧印加が停止した後も、キャパ
シタ１１２は、第２トランジスタ１１３にゲート電圧を
印加し続ける。なお、キャパシタ１１２が印加するゲー
ト電圧の大きさが、所定時間内でほぼ一定となるよう
に、キャパシタ１１２の容量等は、充分大きく設定され
ている。The capacitor 112 has one end grounded, the other end connected to the data line D via the first transistor 111, and at the same time, the gate connected to the second transistor 113. Therefore, the signal voltage from the data line D is written to the capacitor 112 while the voltage is applied to the address line A. Also,
Even after the application of the voltage to the address line A is stopped, the capacitor 112 continues to apply the gate voltage to the second transistor 113. The capacitance of the capacitor 112 is set to be sufficiently large so that the magnitude of the gate voltage applied to the capacitor 112 is substantially constant within a predetermined time.

【００３３】第２トランジスタ１１３は、そのソース・
ドレインの一方が、電圧ラインＶに接続され、他方が有
機ＥＬ１１４を介して接地されている。これにより、第
２トランジスタ１１３にゲート電圧が印加され、スイッ
チ１２０がオンすると、電圧ラインＶを介して電源ＰＳ
から有機ＥＬ１１４に電流が供給される。また、第２ト
ランジスタ１１３は、図２（ａ）、（ｂ）に示すよう
な、通常のトランジスタが有するソース・ドレイン間電
圧Ｖｓｄ−ドレイン電流Ｉｄ特性、ゲート電圧Ｖｇ−ド
レイン電流Ｉｄ特性を有する。具体的には、電圧Ｖｓｄ
が小さい場合、電圧Ｖｓｄと電流Ｉｄとは比例し、電圧
Ｖｓｄがある一定値を超えると電流Ｉｄは飽和して一定
となる。また、この飽和電流の大きさは、ゲート電圧Ｖ
ｇが大きいほど大きい。そして、ゲート電圧Ｖｇがしき
い値電圧Ｖｔｈ以上になるとドレイン電流Ｉｄはソース
・ドレイン間電圧Ｖｓｄに応じて変位し、ドレイン電流
Ｉｄとソース・ドレイン間電圧Ｖｓｄはある範囲で１次
関数的な挙動を示す。The second transistor 113 has its source
One of the drains is connected to the voltage line V, and the other is grounded via the organic EL 114. As a result, when the gate voltage is applied to the second transistor 113 and the switch 120 is turned on, the power supply PS is connected via the voltage line V.
Supplies a current to the organic EL 114. In addition, the second transistor 113 has a source-drain voltage Vsd-drain current Id characteristic and a gate voltage Vg-drain current Id characteristic, which are included in a normal transistor, as shown in FIGS. Specifically, the voltage Vsd
Is smaller, the voltage Vsd is proportional to the current Id. When the voltage Vsd exceeds a certain value, the current Id is saturated and becomes constant. The magnitude of the saturation current depends on the gate voltage V
The larger the g, the larger. When the gate voltage Vg becomes equal to or higher than the threshold voltage Vth, the drain current Id is displaced in accordance with the source-drain voltage Vsd, and the drain current Id and the source-drain voltage Vsd have a linear function in a certain range. Is shown.

【００３４】有機ＥＬ１１４は、例えば、アノード（電
圧ラインＶ）側に形成された正孔輸送層と、カソード
（グランド）側に形成された電子輸送性発光層と、から
構成され、流れる電流が大きいほど明るく発光する。こ
の電流の大きさは、第２トランジスタ１１３の上記特性
を利用して制御する。具体的には、選択された第２トラ
ンジスタ１１３に飽和電流が流れるように、ゲート電圧
Ｖｇをしきい値電圧Ｖｔｈ以上になるように設定し、印
加するソース・ドレイン間電圧Ｖｓｄの大きさを変更す
ることによって発光量を制御する。そして、ソース・ド
レイン間電圧Ｖｓｄの大きさは、電源ＰＳの供給電圧で
設定される。したがって各画素の第２トランジスタ１１
３が、しきい値電圧Ｖｔｈ未満のゲート電圧Ｖｇでのド
レイン電流Ｉｄ特性にばらつきがあっても、しきい値電
圧Ｖｔｈ以上にすることによりドレイン電流Ｉｄを安定
することができる。The organic EL 114 is composed of, for example, a hole transporting layer formed on the anode (voltage line V) side and an electron transporting light emitting layer formed on the cathode (ground) side. It emits light brighter. The magnitude of this current is controlled using the above characteristics of the second transistor 113. Specifically, the gate voltage Vg is set to be equal to or higher than the threshold voltage Vth so that the saturation current flows through the selected second transistor 113, and the magnitude of the applied source-drain voltage Vsd is changed. To control the amount of light emission. The magnitude of the source-drain voltage Vsd is set by the supply voltage of the power supply PS. Therefore, the second transistor 11 of each pixel
3, the drain current Id can be stabilized by setting it equal to or higher than the threshold voltage Vth even if the drain current Id characteristic varies at a gate voltage Vg lower than the threshold voltage Vth.

【００３５】アドレスドライバ２００は、アドレスライ
ンＡ１〜Ａｎに接続され、アドレスラインＡ１〜Ａｎに
１本ずつ順に所定の電圧を印加する。データドライバ３
００は、データラインＤ１〜Ｄｍに接続され、第１トラ
ンジスタ１１１を介してキャパシタ１１２を書き込みす
るための電圧を、データラインＤ１〜Ｄｍに印加する。The address driver 200 is connected to the address lines A1 to An and applies a predetermined voltage to the address lines A1 to An one by one. Data driver 3
00 is connected to the data lines D1 to Dm and applies a voltage for writing to the capacitor 112 via the first transistor 111 to the data lines D1 to Dm.

【００３６】コントロール部４００は、アドレスドライ
バ２００及びデータドライバ３００に接続され、予め提
供されたデータや通信回線等を介して提供されたデータ
に従って、アドレスドライバ２００及びデータドライバ
３００の動作を制御する。また、コントロール部４００
は、スイッチ１２０のオン、オフを制御し、有機ＥＬ１
１４に電流を供給する。The control unit 400 is connected to the address driver 200 and the data driver 300, and controls the operations of the address driver 200 and the data driver 300 according to data provided in advance or data provided via a communication line or the like. The control unit 400
Controls the on / off of the switch 120 and the organic EL1
14 to supply current.

【００３７】次に、以上のような構成の表示装置の動作
について説明する。なお、以下に示すアドレスドライバ
２００及びデータドライバ３００の動作は、コントロー
ル部４００によって制御されている。始めに、アドレス
ドライバ２００が、１本のアドレスラインＡ、例えばア
ドレスラインＡ１に、所定の電圧を所定時間印加する。
これによって、アドレスラインＡ１に接続された第１ト
ランジスタ１１１にゲート電圧が印加される。Next, the operation of the display device having the above configuration will be described. The operations of the address driver 200 and the data driver 300 described below are controlled by the control unit 400. First, the address driver 200 applies a predetermined voltage to one address line A, for example, the address line A1, for a predetermined time.
Accordingly, a gate voltage is applied to the first transistor 111 connected to the address line A1.

【００３８】データドライバ３００は、アドレスライン
Ａ１に電圧が印加されている間に、データラインＤ１〜
Ｄｍに所定の電圧を所定時間（書き込み時間）だけ印加
する。これによって、キャパシタ１１２が所定電圧で充
電され、第２トランジスタ１１３にゲート電圧が印加さ
れる。なお、上記したように、キャパシタ１１２の両端
電位によって、第２トランジスタ１１３のゲート電圧Ｖ
ｇがしきい値Ｖｔｈ未満であれば、ゲート電圧Ｖｇに応
じて有機ＥＬ１１４に流れる電流の大きさが変化する
が、各第２トランジスタ１１３の特性にばらつきがある
ため、選択された第２トランジスタ１１３のゲート電圧
Ｖｇをしきい値Ｖｔｈ以上とし、有機ＥＬ１１４の明る
さは、電源ＰＳの供給する電圧と供給時間との積で設定
される。The data driver 300 controls the data lines D1 to D1 while the voltage is applied to the address line A1.
A predetermined voltage is applied to Dm for a predetermined time (writing time). Thus, the capacitor 112 is charged with the predetermined voltage, and the gate voltage is applied to the second transistor 113. Note that, as described above, the gate voltage V
If g is less than the threshold value Vth, the magnitude of the current flowing through the organic EL 114 changes according to the gate voltage Vg. However, since the characteristics of each second transistor 113 vary, the selected second transistor 113 Of the organic EL 114 is set by the product of the voltage supplied by the power supply PS and the supply time.

【００３９】データドライバ３００からの信号電圧によ
り選択された有機ＥＬ１１４を発光させ、全ての画素で
１つの画像（フレーム）を形成し保持している期間であ
る１フレーム期間は、電源ＰＳから供給される電流値或
いは電圧値を互いに異ならせてそれぞれ異なる発光量で
有機ＥＬ１１４を発光させる複数のサブフレーム期間に
分割されている。The organic EL 114 selected by the signal voltage from the data driver 300 emits light, and one frame period in which all pixels form and hold one image (frame) is supplied from the power supply PS. Are divided into a plurality of subframe periods in which the organic EL 114 emits light with different light emission amounts by making different current values or voltage values.

【００４０】１サブフレーム期間は、アドレスドライバ
２００が最初のアドレスラインＡ１に走査電圧が供給さ
れてから、各アドレスラインＡ１〜Ａｎのそれぞれ１度
の走査時に選択された有機ＥＬ１１４の全てが発光終了
するまでの期間であり、この間選択された有機ＥＬ１１
４は全て同一の発光量で発光する。各サブフレーム期間
の発光量である階調輝度ｇ１：ｇ２：ｇ３：……：ｇｋ
は、１：２：４：・・・：２ｋ−１となるように設定さ
れている。During one sub-frame period, after the address driver 200 supplies a scanning voltage to the first address line A1, all the organic ELs 114 selected at the time of one scanning of each of the address lines A1 to An all stop emitting light. The organic EL 11 selected during this period
4 emit light with the same light emission amount. Gray-scale luminance g1: g2: g3:...: Gk, which is the amount of light emission in each sub-frame period
Are set to be 1: 2: 4:...: 2k-1.

【００４１】また、所定のアドレスラインＡｘ（１≦ｘ
≦ｎ）において、第ｍサブフィールド期間（１≦ｍ≦
ｋ）は、走査電圧が書き込まれてから、この書き込みに
より発光する発光時間を経過し再び走査電圧が書き込ま
れるまでの期間であり、第ｐサブフィールド期間（１≦
ｐ≦ｋ−１）が終了すると、引き続き第（ｐ＋１）サブ
フィールド期間が開始される。そして、発光時間が１サ
ブフィールド期間の１／１００以上、１／３以下となる
ようにスイッチ１２０が電源ＰＳからの電流の供給時間
を制御する。Further, a predetermined address line Ax (1 ≦ x
≦ n), the m-th subfield period (1 ≦ m ≦
k) is a period from the writing of the scanning voltage to the lapse of the light emission time for emitting light by the writing and the writing of the scanning voltage again, and is the p-th subfield period (1 ≦
When (p ≦ k−1) ends, the (p + 1) -th subfield period starts. Then, the switch 120 controls the current supply time from the power supply PS so that the light emission time is 1/100 or more and 1/3 or less of one subfield period.

【００４２】まずアドレスラインＡ１〜Ａｎの各書き込
み時間に、順次走査電圧を供給すると、選択された第２
トランジスタ１１３は、書き込まれたキャパシタ１１２
によってゲート電圧を印加され続ける。なお、キャパシ
タ１１２の容量や充電する電荷量は、１サブフィールド
期間に、第２トランジスタ１１３にほぼ一定のゲート電
圧が印加されるように設定されている。また、選択され
たキャパシタ１１２がアドレスラインＡ毎に充電される
ため、上記書き込み時間は、（１サブフィールド期間）
／（アドレスライン本数ｎ）よりも短い。例えば、アド
レスラインＡが５００本ある場合、各書き込み時間は１
サブフィールド期間の１／５００よりも短くなる。First, when a scanning voltage is sequentially supplied at each writing time of the address lines A1 to An, the selected second
The transistor 113 has the written capacitor 112
, The gate voltage is continuously applied. Note that the capacity of the capacitor 112 and the amount of charge to be charged are set so that a substantially constant gate voltage is applied to the second transistor 113 during one subfield period. Since the selected capacitor 112 is charged for each address line A, the write time is (one subfield period)
/ (Number of address lines n). For example, if there are 500 address lines A, each writing time is 1
It is shorter than 1/500 of the subfield period.

【００４３】以上のようにして表示部１００の選択され
たキャパシタ１１２を書き込みした後、図３に示すよう
に、コントロール部４００は、所定時間（発光時間）だ
けスイッチ１２０をオンし、表示部１００の選択された
有機ＥＬ１１４に輝度ｇ１になるように電流を供給して
発光させる。各発光時間が１サブフィールド期間の１／
１００以上、１／３以下となるようにスイッチ１２０が
電源ＰＳからの電流の供給時間を制御するので、表示部
１００の所定の画素（有機ＥＬ１１４）の累積された発
光時間は、最長で１フレーム期間に対して１／１００以
上、１／３以下となる。After writing the selected capacitor 112 of the display unit 100 as described above, as shown in FIG. 3, the control unit 400 turns on the switch 120 for a predetermined time (light emission time), and A current is supplied to the selected organic EL 114 so that the luminance becomes g1 to emit light. Each light emission time is 1 / of one subfield period.
The switch 120 controls the current supply time from the power supply PS so as to be 100 or more and 1/3 or less, so that the accumulated light emission time of a predetermined pixel (organic EL 114) of the display unit 100 is one frame at the maximum. It is 1/100 or more and 1/3 or less with respect to the period.

【００４４】選択された有機ＥＬ１１４が輝度ｇ１で発
光時間に発光していた第１サブフレーム期間後の第２サ
ブフレーム期間に、再びアドレスラインＡ１〜Ａｎを順
次走査後、スイッチ１２０をオンして電源ＰＳから輝度
ｇ１と異なる輝度ｇ２で選択された有機ＥＬ１１４を発
光させるように電流を供給する。このとき、第２サブフ
レーム期間で選択された有機ＥＬ１１４の単位時間当た
りの輝度は、第１サブフレーム期間で選択された有機Ｅ
Ｌ１１４のそれと異なる。このように各サブフレーム期
間に選択された有機ＥＬ１１４に供給される電流値が異
ならせて、データドライバ３００からの信号電圧でどの
サブフレーム期間に有機ＥＬ１１４を発光するか制御す
るので、各サブフレーム期間で各々の画素が発光した明
るさが合成され、１フレーム期間に１つの画像として表
示することができる。In the second sub-frame period after the first sub-frame period in which the selected organic EL 114 emits light at the luminance g1 during the light emission time, the address lines A1 to An are sequentially scanned again, and the switch 120 is turned on. A current is supplied from the power supply PS so that the organic EL 114 selected at a luminance g2 different from the luminance g1 emits light. At this time, the luminance per unit time of the organic EL 114 selected in the second sub-frame period is the same as the organic EL selected in the first sub-frame period.
Different from that of L114. As described above, the current value supplied to the organic EL 114 selected in each sub-frame period is made different, and the signal voltage from the data driver 300 is used to control in which sub-frame period the organic EL 114 emits light. The brightness emitted by each pixel during the period is combined, and can be displayed as one image in one frame period.

【００４５】以上のように、表示部１００の発光する全
画素（有機ＥＬ１１４）を、１サブフィールド期間内の
短い時間で、ひいては１フレーム期間内の短い時間で発
光させることにより、輝度波形を、従来の技術で示した
インパルス型の表示方式（図１２（ａ））と同様にする
ことができる。つまり、１フレーム期間中に発光する発
光時間を最長でも１フレーム期間の１／１００以上、１
／３以下となるように制御しているので、有機ＥＬを使
用した表示装置の動画表示能力を、従来よりも大きく向
上することができる。As described above, by causing all the pixels (organic EL 114) that emit light of the display unit 100 to emit light in a short time within one subfield period and, consequently, in a short time within one frame period, a luminance waveform is obtained. This can be the same as the impulse-type display method shown in the prior art (FIG. 12A). That is, the light emission time during which light is emitted during one frame period is at least 1/100 or more of one frame period.
Since the control is performed so as to be equal to or less than / 3, the moving image display capability of the display device using the organic EL can be greatly improved as compared with the related art.

【００４６】また、有機ＥＬ１１４の発光時間を、キャ
パシタ１１２の書き込み時間よりも長くすることによっ
て、電源ＰＳの供給電圧の大きさを非常に大きく設定す
ることなく、画素１１０を明るく発光させることもでき
る。従って、大きい電圧を印加することによる有機ＥＬ
１１４の性能劣化を抑えることができる。Further, by making the emission time of the organic EL 114 longer than the writing time of the capacitor 112, the pixel 110 can emit light brightly without setting the magnitude of the supply voltage of the power supply PS very large. . Therefore, the organic EL by applying a large voltage
114 can be suppressed from deteriorating.

【００４７】さらに、データドライバ３００が、アドレ
スラインＡ毎に、キャパシタ１１２に印加するオン電圧
の大きさを変えることによって、有機ＥＬ１１４の明る
さをアドレスラインＡ毎に変化させることができる。Further, the brightness of the organic EL 114 can be changed for each address line A by the data driver 300 changing the magnitude of the ON voltage applied to the capacitor 112 for each address line A.

【００４８】次に、本発明の第２の実施の形態にかかる
表示装置について図面を参照して説明する。第２の実施
の形態にかかる表示装置は、第１の実施の形態で示した
表示装置と同様の構成である。ただし、図４に示すよう
に、表示部１００で、スイッチ１２０が各アドレスライ
ンＡ１〜Ａｎに１つずつ設けられているという点及び電
源ＰＳが、対応する電圧ラインＶ１〜Ｖｎの各サブフレ
ーム期間に応じてそれぞれ異なる値の電流または電圧を
供給すること点で異なる。Next, a display device according to a second embodiment of the present invention will be described with reference to the drawings. The display device according to the second embodiment has the same configuration as the display device described in the first embodiment. However, as shown in FIG. 4, in the display unit 100, the point that the switch 120 is provided one for each of the address lines A1 to An and the power source PS is connected to each of the subframe periods of the corresponding voltage lines V1 to Vn In that different values of current or voltage are supplied in accordance with the above.

【００４９】次に、以上のような構成の表示装置の動作
について説明する。第２の実施の形態では、第１の実施
の形態と同様に、アドレスドライバ２００がアドレスラ
インＡ１〜Ａｎを順次走査し、データドライバ３００が
データラインに所定のオン電圧を印加して、表示部１０
０の選択されたキャパシタ１１２に順次書き込みをす
る。ここで１つの画面に１コマの画像を構成、保持に要
する期間である１フレーム期間は、複数のサブフレーム
期間に分割される。各サブフレーム期間は、互いに異な
る明るさで構成されたサブ画像を構成、保持に要する期
間であり、サブ画像を合成して１コマの画像が得られ
る。Next, the operation of the display device having the above configuration will be described. In the second embodiment, as in the first embodiment, the address driver 200 sequentially scans the address lines A1 to An, and the data driver 300 applies a predetermined on-voltage to the data lines to display the display unit. 10
Data is sequentially written to the selected capacitor 112 of 0. Here, one frame period, which is a period required for forming and holding one frame of image on one screen, is divided into a plurality of sub-frame periods. Each sub-frame period is a period required for forming and holding sub-images having different brightnesses, and one sub-frame image is obtained by synthesizing the sub-images.

【００５０】また、所定のアドレスラインＡｘ（１≦ｘ
≦ｎ）において、第ｍサブフィールド期間（１≦ｍ≦
ｋ）は、走査電圧が書き込まれてから、この書き込みに
より発光する発光時間を経過し再び走査電圧が書き込ま
れるまでの期間であり、第ｐサブフィールド期間（１≦
ｐ≦ｋ−１）が終了すると、引き続き第（ｐ＋１）サブ
フィールド期間が開始される。各アドレスラインＡ１〜
Ａｎの第ｍサブフィールド期間の開始時刻はそれぞれず
れ、それに応じて発光時間の開始時刻もずれている。こ
のため、１サブフレーム期間と１サブフィールド期間の
長さは一致しない場合がある。Further, a predetermined address line Ax (1 ≦ x
≦ n), the m-th subfield period (1 ≦ m ≦
k) is a period from the writing of the scanning voltage to the lapse of the light emission time for emitting light by the writing and the writing of the scanning voltage again, and is the p-th subfield period (1 ≦
When (p ≦ k−1) ends, the (p + 1) -th subfield period starts. Each address line A1
The start time of the m-th subfield period of An is shifted, and the start time of the light emission time is shifted accordingly. Therefore, the length of one subframe period and one subfield period may not match.

【００５１】コントロール部４００は、第１の実施の形
態とは異なり、アドレスラインＡ１〜Ａｎ毎にスイッチ
１２０のオン、オフを制御する。具体的には、図５に示
すように、まずアドレスラインＡ１の第１サブフィール
ド期間の書き込み時間に、アドレスラインＡ１に走査電
圧を印加後、データドライバ３００からの信号電圧によ
り発光する画素を選択する。所定の期間を経て電圧ライ
ンＶ１のスイッチ１２０がコントロール部４００により
オンして電源ＰＳから輝度ｇ１となる電流が供給され
る。そしてアドレスラインＡ２〜Ａｎのそれぞれの第１
サブフレーム期間にも、順次書き込み後所定の期間を経
て各電圧ラインＶ２〜Ｖｎに輝度ｇ１となる電流が供給
され、各電圧ラインＶの第１サブフレーム期間のサブ画
像を表示する。The control unit 400 controls on / off of the switch 120 for each of the address lines A1 to An, different from the first embodiment. Specifically, as shown in FIG. 5, first, a scanning voltage is applied to the address line A1 during the writing time of the first subfield period of the address line A1, and then a pixel which emits light by a signal voltage from the data driver 300 is selected. I do. After a predetermined period, the switch 120 of the voltage line V1 is turned on by the control unit 400, and a current having the luminance g1 is supplied from the power supply PS. The first of each of the address lines A2 to An
Also in the sub-frame period, a current having a luminance g1 is supplied to each of the voltage lines V2 to Vn after a predetermined period after sequential writing, and a sub-image of the voltage line V in the first sub-frame period is displayed.

【００５２】各アドレスラインＡ１〜Ａｎでは、それぞ
れの第１サブフィールド期間後に第２サブフィールド期
間に移行するが、第１サブフレーム期間の開始時刻は各
アドレスラインＡ１〜Ａｎ毎にずれているため、アドレ
スラインＡｎの第１サブフィールド期間のうち電圧ライ
ンＶｎに輝度ｇ１となる電流が供給されている間は、ア
ドレスラインＡ１では電圧ラインＶ１に輝度ｇ２となる
電流が供給される第２サブフィールド期間になってい
る。ここで、電源ＰＳから出力される輝度ｇ１、ｇ２、
……、ｇｋとなる電流はそれぞれ、互いに異なる電圧値
にして電流量を変位させるか、等しい電圧値で互いに異
なる長さの発光時間にすることにより電流量を変位させ
て、１フレーム期間で合成される画像の発光階調を制御
している。In each of the address lines A1 to An, the operation shifts to the second subfield period after the first subfield period. However, the start time of the first subframe period is shifted for each of the address lines A1 to An. During the first subfield period of the address line An, while the current having the luminance g1 is supplied to the voltage line Vn, the second subfield in which the current having the luminance g2 is supplied to the voltage line V1 in the address line A1. Period. Here, the luminances g1, g2, output from the power supply PS,
.., And the currents gk are respectively different in voltage value and the current amount is displaced, or the current amount is displaced by making the light emission times of the same voltage value and different lengths, and combined in one frame period. Of the image to be emitted.

【００５３】なお、この動作でも、コントロール部４０
０は、発光時間が１フレーム期間よりも十分短くなるよ
うに制御する。具体的には、コントロール部４００は、
各発光時間が、１サブフィールド期間の１／１００以
上、１／３以下となるように各サブフレーム期間での電
流供給時間を制御する。これによって、１フレーム期間
での画素の累積された最長発光時間は、１フレーム期間
の１／１００以上、１／３以下となり、表示装置の動画
表示能力を向上することができ、同時に、有機ＥＬ１１
４の性能劣化を抑えることができる。In this operation, the control unit 40
0 controls the light emission time to be sufficiently shorter than one frame period. Specifically, the control unit 400
The current supply time in each subframe period is controlled so that each light emission time is 1/100 or more and 1/3 or less of one subfield period. Thereby, the accumulated longest light emission time of the pixel in one frame period is 1/100 or more and 1/3 or less of one frame period, so that the moving image display capability of the display device can be improved.
4 can be prevented from deteriorating.

【００５４】以上のように、全アドレスラインＡの書き
込み時と発光時との間の時間を一定にし、全アドレスラ
インＡでのキャパシタ１１２での保持される電圧の推移
がほぼ同じであるため安定した表示が得られる。第１の
実施の形態では、全キャパシタ１１２を書き込みするた
めの時間を、１フレーム期間から発光時間を引いた分だ
けしか確保できない。一方、第２の実施の形態では、上
記したようにアドレスラインＡ毎に発光時間の開始時刻
がずれるため、図５に示したように、１サブフィールド
期間から発光時間を引いた分の間にキャパシタ１１２へ
の書き込み時間を設定することができる。従って、書き
込み時間の設定範囲が増えたことから、アドレスライン
Ａの本数を増加することができる。また、アドレスライ
ンＡ毎の書き込み時間を増加することができ、その分、
回路設計の冗長度を増すことができる。As described above, the time between the time of writing and the time of light emission of all the address lines A is made constant, and the transition of the voltage held by the capacitor 112 in all the address lines A is substantially the same. The obtained display is obtained. In the first embodiment, the time for writing all the capacitors 112 can be secured only by subtracting the light emission time from one frame period. On the other hand, in the second embodiment, since the start time of the light emission time is shifted for each address line A as described above, the light emission time is subtracted from one subfield period as shown in FIG. A writing time to the capacitor 112 can be set. Therefore, the number of address lines A can be increased because the setting range of the writing time is increased. In addition, the write time for each address line A can be increased, and
The redundancy of the circuit design can be increased.

【００５５】また、図６に示すように、各サブフィール
ド期間での書き込み時間と同期して電圧ラインＶから所
定輝度となるように電流を流すようにスイッチ１２０を
制御してもよい。このように、発光時間の終了時間が次
のサブフィールド期間の開始直前までであれば、発光時
間の開始時刻は書き込み時間の開始時刻から任意に設定
することができる。このような構造では、各サブフィー
ルド期間の終了時までキャパシタ１１２がチャージを保
持する必要がないので画素１１０におけるキャパシタ１
１２の専有面積を小さくすることができる。Further, as shown in FIG. 6, the switch 120 may be controlled so that a current flows from the voltage line V so as to have a predetermined luminance in synchronization with the writing time in each subfield period. As described above, when the end time of the light emission time is immediately before the start of the next subfield period, the start time of the light emission time can be arbitrarily set from the start time of the write time. In such a structure, the capacitor 112 in the pixel 110 does not need to hold the charge until the end of each subfield period.
Twelve occupied areas can be reduced.

【００５６】次に、本発明の第３の実施の形態にかかる
表示装置について図面を参照して説明する。第３の実施
の形態にかかる表示装置の構成は、図１に示す第１の実
施の形態と実質的に同一である。なお、この表示装置
は、発光時間の長さを制御することにより表示部１００
の見かけ上の平均輝度（明るさ）を階調制御するサブフ
レーム駆動を簡単に行うという目的のためにも適用する
ことができる。また、このサブフレーム駆動でも、表示
部１００の全キャパシタ１１２を書き込みした後、全有
機ＥＬ１１４を短い時間で同時発光させる、という基本
的な動作は、第１の実施の形態と同一である。ただし、
サブフレーム駆動では、１フレーム期間内にこの基本動
作を複数回繰り返す。Next, a display device according to a third embodiment of the present invention will be described with reference to the drawings. The configuration of the display device according to the third embodiment is substantially the same as that of the first embodiment shown in FIG. The display device controls the display unit 100 by controlling the length of the light emission time.
It can also be applied for the purpose of easily performing sub-frame driving for gradation control of the apparent average luminance (brightness). Also in this sub-frame driving, the basic operation of writing all the capacitors 112 of the display unit 100 and simultaneously causing all the organic ELs 114 to emit light in a short time is the same as that of the first embodiment. However,
In the sub-frame driving, this basic operation is repeated a plurality of times within one frame period.

【００５７】以下に、サブフレーム駆動による平均輝度
の階調制御について説明する。表示部１００の平均輝度
を階調制御するためには、１フレーム期間を平均輝度の
異なる複数のサブフレームに分割し、発光させるサブフ
レームの組み合わせを変更する。具体的には、平均輝度
を２ｋ階調で制御するためには、１フレーム期間をｋ個
のサブフレームに分割する（ｋは１以上の整数）。そし
て、各サブフレームの電源ＰＳからの電圧を一定として
スイッチ１２０をオンする時間を互いに異ならせ見かけ
上の平均輝度比が、１：２：４：・・・：２ｋ−１とな
るように設定し、発光させるサブフレームの組み合わせ
を変える。これによって、１フレーム期間の平均輝度を
２ｋ階調で制御することができる。なお、各サブフレー
ムの発光、非発光は、データドライバ３００からデータ
ラインＤ１〜Ｄｍに出力する信号電圧によって選択され
る。The gradation control of the average luminance by sub-frame driving will be described below. To control the average luminance of the display unit 100 by gradation, one frame period is divided into a plurality of subframes having different average luminances, and the combination of subframes to emit light is changed. Specifically, in order to control the average luminance at 2k gradations, one frame period is divided into k subframes (k is an integer of 1 or more). Then, while the voltage from the power supply PS of each sub-frame is kept constant, the time during which the switch 120 is turned on is set to be different from each other, so that the apparent average luminance ratio is set to 1: 2: 4:. Then, the combination of the subframes to emit light is changed. Thus, the average luminance in one frame period can be controlled at 2k gradations. Emission or non-emission of each sub-frame is selected by a signal voltage output from the data driver 300 to the data lines D1 to Dm.

【００５８】以上のようなサブフレーム駆動では、各サ
ブフレームでの平均輝度を、キャパシタ１１２の両端電
位ではなく、スイッチ１２０をオンする時間、即ち、有
機ＥＬ１１４の発光時間によって制御する。具体的に
は、例えば１サブフレーム期間の１／５０以上、１／３
以下という時間内で、コントロール部４００が、スイッ
チ１２０をオンする時間を、各サブフレームの平均輝度
比に対応するように制御する。このように、スイッチ１
２０を制御するだけで、各サブフレーム期間で放出され
る光量がサブフレーム毎に異なり、１フレーム毎の平均
輝度を簡単に階調制御することができる。In the above-described sub-frame driving, the average luminance in each sub-frame is controlled not by the potential at both ends of the capacitor 112 but by the time when the switch 120 is turned on, that is, the light emission time of the organic EL 114. Specifically, for example, 1/50 or more, 1/3 or more of one subframe period
Within the following time, the control unit 400 controls the time during which the switch 120 is turned on so as to correspond to the average luminance ratio of each subframe. Thus, switch 1
By simply controlling the number 20, the amount of light emitted in each sub-frame period varies from sub-frame to sub-frame, and the average luminance for each frame can be easily gradation-controlled.

【００５９】図７は、例として、ｋ＝３、即ち、８階調
制御の場合に、発光させるサブフレームの選択方法を示
している。８階調制御では、１フレーム期間を３つのサ
ブフレームに分割し、各サブフレームの平均輝度比を
１：２：４とする。なお、図７では、第１サブフレーム
の平均輝度を１、第２サブフレームの平均輝度を２、第
３サブフレームの平均輝度を４としている。各電圧ライ
ンＶのスイッチ１２０は、各サブフレーム毎にオンし選
択された有機ＥＬ１１４が発光している。FIG. 7 shows, as an example, a method of selecting a sub-frame to emit light when k = 3, that is, in the case of eight gradation control. In the eight gradation control, one frame period is divided into three subframes, and the average luminance ratio of each subframe is set to 1: 2: 4. In FIG. 7, the average luminance of the first sub-frame is 1, the average luminance of the second sub-frame is 2, and the average luminance of the third sub-frame is 4. The switch 120 of each voltage line V is turned on for each sub-frame, and the selected organic EL 114 emits light.

【００６０】図７に示すように、ある画素の１フレーム
期間の平均輝度を０（ゼロ）とする場合、データドライ
バ３００からデータラインＤに出力する信号電圧は第１
フレーム、第２フレーム、及び、第３フレームでオフ電
位である。このため、第１フレーム、第２フレーム、及
び、第３フレームでスイッチ１２０がオンしても電源Ｐ
Ｓから有機ＥＬ１１４に電流は流れず発光しない。ま
た、ある画素の１フレーム期間の平均輝度を３とする場
合、データドライバ３００からデータラインＤに出力す
る信号電圧は第１サブフレーム及び第２サブフレームで
オン電位とし、第３サブフレームでオフ電位とする。こ
れによって、１フレーム期間の平均輝度は、各発光時間
の和の３（＝１＋２）となる。また、ある画素の１フレ
ーム期間の平均輝度を７とする場合、データドライバ３
００からデータラインＤに出力する信号電圧は第１〜第
３のサブフレームでオン電位として表示部１００を発光
させる。これによって、１フレーム期間の平均輝度は、
各発光時間の和の７（＝１＋２＋４）となる。As shown in FIG. 7, when the average luminance of one pixel during one frame period is set to 0 (zero), the signal voltage output from the data driver 300 to the data line D is the first signal voltage.
The off potential is at the frame, the second frame, and the third frame. For this reason, even if the switch 120 is turned on in the first frame, the second frame, and the third frame, the power supply P
No current flows from S to the organic EL 114 and no light is emitted. When the average luminance of one pixel during one frame period is set to 3, the signal voltage output from the data driver 300 to the data line D is turned on in the first and second sub-frames and turned off in the third sub-frame. Potential. Thus, the average luminance in one frame period is 3 (= 1 + 2), which is the sum of the light emission times. When the average luminance of one pixel during one frame period is set to 7, the data driver 3
A signal voltage output from 00 to the data line D causes the display unit 100 to emit light as an ON potential in the first to third subframes. Thus, the average luminance in one frame period is
The sum of the light emission times is 7 (= 1 + 2 + 4).

【００６１】以上のようにして、コントロール部４００
でスイッチ１２０で制御して、単位時間当たりの輝度が
等しいサブフレーム期間に電流を供給する時間を制御す
るので、電源ＰＳの構造を簡素化でき、１フレーム期間
での表示部１００の平均輝度を階調制御することができ
る。また、上記したサブフレーム駆動の場合も、１フレ
ーム期間よりも十分短くなるように制御することによっ
て、表示装置の動画表示能力を、従来よりも大きく向上
し、有機ＥＬ１１４の性能劣化を抑えることができる。As described above, the control unit 400
By controlling the switch 120 to control the time during which the current is supplied during the subframe period in which the luminance per unit time is equal, the structure of the power supply PS can be simplified, and the average luminance of the display unit 100 in one frame period can be reduced The gradation can be controlled. Also, in the case of the above-described sub-frame driving, by controlling so as to be sufficiently shorter than one frame period, the moving image display capability of the display device can be greatly improved compared to the related art, and the performance degradation of the organic EL 114 can be suppressed. it can.

【００６２】なお、第１〜第３実施の形態で示した表示
装置では、第２トランジスタ１１３に供給されるゲート
電圧を変位させて第２トランジスタ１１３のドレイン電
流量を制御して輝度階調表示を行ってもよい。In the display devices described in the first to third embodiments, the gate voltage supplied to the second transistor 113 is displaced to control the amount of drain current of the second transistor 113, and the luminance gradation display is performed. May be performed.

【００６３】また、第２の実施の形態では、サブフレー
ム期間毎に選択された有機ＥＬ１１４の瞬間輝度を変え
ていたが、全サブフレーム期間での瞬間輝度が一定にな
るように定電流駆動し、第３実施の形態のように電流を
供給する時間をスイッチ１２０で制御することにより見
かけ上の平均輝度を階調制御してもよい。In the second embodiment, the instantaneous luminance of the organic EL 114 selected for each sub-frame period is changed. However, the constant current driving is performed so that the instantaneous luminance is constant in all the sub-frame periods. By controlling the time for supplying the current with the switch 120 as in the third embodiment, the apparent average luminance may be gradation-controlled.

【００６４】また、第１、第２、及び、第３の実施の形
態では、第１トランジスタ１１１及び第２トランジスタ
１１３にユニポーラートランジスタを用いたが、これ以
外でもよい。例えば、上記した第１トランジスタ１１１
及び第２トランジスタ１１３にバイポーラートランジス
タを用いてもよい。この場合、ベース電流（制御信号）
の大きさを変えることによって、有機ＥＬ１１４に流れ
る電流の大きさを変更する。また、図８に示すように、
画素１１０を、半導体層の上下に絶縁膜を介してゲート
電極が設けられたダブルゲートメモリトランジスタ１１
５から構成してもよい。これらの場合も、有機ＥＬ１１
４の発光時間を短くすることによって、表示装置の動画
表示能力を向上することができる。また、図９に示すよ
うに、有機ＥＬ１１４を有機ＥＬ１１４ａ、１１４ｂ、
１１４ｃと複数個直列に接続してもよい。このとき、２
個以上で直列に形成されていれば、電圧ラインＶから印
加される電圧が、より有機ＥＬ１１４に分圧されるの
で、第２トランジスタ１１３と有機ＥＬ１１４で消費さ
れる電力のうちの第２トランジスタ１１３での消費電力
を低減することができる。In the first, second, and third embodiments, a unipolar transistor is used for the first transistor 111 and the second transistor 113, but other transistors may be used. For example, the first transistor 111 described above
A bipolar transistor may be used as the second transistor 113. In this case, the base current (control signal)
Is changed, the magnitude of the current flowing through the organic EL 114 is changed. Also, as shown in FIG.
A pixel 110 is formed by a double-gate memory transistor 11 in which a gate electrode is provided above and below a semiconductor layer via an insulating film.
5 may be used. In these cases, the organic EL 11
By shortening the light emission time of No. 4, the moving image display capability of the display device can be improved. As shown in FIG. 9, the organic EL 114 is replaced with organic ELs 114a, 114b,
114c may be connected in series. At this time, 2
If more than one are formed in series, the voltage applied from the voltage line V is further divided into the organic EL 114, so that the second transistor 113 of the power consumed by the second transistor 113 and the power consumed by the organic EL 114 Power consumption can be reduced.

【００６５】さらに、第１及び第２の実施の形態で示し
た表示装置では、電圧ラインＶを多くの画素１１０で共
有してもよい。具体的には、例えば、１本の電圧ライン
Ｖを２本のアドレスラインＡの中間に形成し、電圧ライ
ンＶの両側に形成された画素１１０で１本の電圧ライン
Ｖを共有してもよい。これによって、表示部１００の配
線形成工程を簡単にすることができる。この場合、第２
実施の形態の表示装置はアドレスライン２行毎に書き込
みが行われる方が望ましい。Further, in the display devices shown in the first and second embodiments, the voltage line V may be shared by many pixels 110. Specifically, for example, one voltage line V may be formed in the middle of two address lines A, and one voltage line V may be shared by the pixels 110 formed on both sides of the voltage line V. . Thus, the process of forming the wiring of the display unit 100 can be simplified. In this case, the second
In the display device according to the embodiment, it is desirable that data is written every two address lines.

【００６６】また、第１、第２、及び、第３の実施の形
態で示した表示装置で、アドレスラインＡとデータライ
ンＤとの位置関係が逆になるような構成にしてもよい。Further, in the display device shown in the first, second, and third embodiments, the configuration may be such that the positional relationship between the address line A and the data line D is reversed.

【００６７】[0067]

【発明の効果】以上の説明から明らかなように、本発明
によって、第２制御手段が第１制御手段へ供給される電
流を制御することによって、発光手段の発光時間を充分
短くすることができる。従って、表示装置は、高い動画
表示能力を有することができる。As is apparent from the above description, according to the present invention, the second control means controls the current supplied to the first control means, so that the light emission time of the light emission means can be sufficiently shortened. . Therefore, the display device can have high moving image display capability.

【図面の簡単な説明】[Brief description of the drawings]

【図１】（ａ）は、第１の実施の形態にかかる表示装置
の構成図である。（ｂ）は、（ａ）に示す画素の構成図
である。FIG. 1A is a configuration diagram of a display device according to a first embodiment. (B) is a block diagram of the pixel shown in (a).

【図２】（ａ）は、トランジスタのソース・ドレイン間
電圧（Ｖｓｄ）−ドレイン電流（Ｉｄ）特性を示す図で
ある。（ｂ）は、ドレイン電流Ｉｄ−ゲート電圧Ｖｇ特
性を示す図である。FIG. 2A is a diagram illustrating a source-drain voltage (Vsd) -drain current (Id) characteristic of a transistor. (B) is a diagram showing a drain current Id-gate voltage Vg characteristic.

【図３】第１の実施の形態にかかる表示装置で、データ
ラインに印加される電圧波形と、発光時間を示す図であ
る。FIG. 3 is a diagram showing a voltage waveform applied to a data line and a light emission time in the display device according to the first embodiment.

【図４】（ａ）は、第２の実施の形態にかかる表示装置
の構成図である。（ｂ）は、（ａ）に示す画素の構成図
である。FIG. 4A is a configuration diagram of a display device according to a second embodiment. (B) is a block diagram of the pixel shown in (a).

【図５】第２の実施の形態にかかる表示装置で、データ
ラインに印加される電圧波形と、発光時間を示す図であ
る。FIG. 5 is a diagram showing a voltage waveform applied to a data line and a light emission time in the display device according to the second embodiment.

【図６】第２の実施の形態にかかる変形例の表示装置
で、データラインに印加される電圧波形と、発光時間を
示す図である。FIG. 6 is a diagram illustrating a voltage waveform applied to a data line and a light emission time in a display device according to a modification of the second embodiment.

【図７】サブフレーム駆動での、発光させるサブフレー
ムの選択方法を示す図である。FIG. 7 is a diagram illustrating a method of selecting a sub-frame to emit light in sub-frame driving.

【図８】図１（ａ）及び図４（ａ）に示した表示装置を
構成する発光素子の他の構成図である。FIG. 8 is another configuration diagram of a light emitting element included in the display device shown in FIGS. 1A and 4A.

【図９】図１（ａ）及び図４（ａ）に示した表示装置を
構成する発光素子のさらに他の構成図である。FIG. 9 is a diagram showing still another configuration of the light emitting element included in the display device shown in FIGS. 1A and 4A.

【図１０】（ａ）は、従来の表示装置の構成図である。
（ｂ）は、（ａ）に示す画素の構成図である。FIG. 10A is a configuration diagram of a conventional display device.
(B) is a block diagram of the pixel shown in (a).

【図１１】図１０（ｂ）の画素を備えた表示装置で、デ
ータラインに印加される電圧波形と、発光時間を示す図
である。FIG. 11 is a diagram illustrating a voltage waveform applied to a data line and a light emission time in a display device including the pixel of FIG. 10B.

【図１２】従来の一般的な表示装置での輝度波形を示す
図である。FIG. 12 is a diagram showing a luminance waveform in a conventional general display device.

【符号の説明】[Explanation of symbols]

１００・・・表示部、１１０・・・画素、１１１・・・第１トラ
ンジスタ、１１２・・・キャパシタ、１１３・・・第２トラン
ジスタ、１１４・・・有機ＥＬ（エレクトロルミネッセン
ス）、１１５・・・ダブルゲートメモリトランジスタ、１
２０・・・スイッチ、２００・・・アドレスドライバ、３００
・・・データドライバ、４００・・・コントロール部、Ａ（Ａ
１〜Ａｎ）・・・アドレスライン、Ｄ（Ｄ１〜Ｄｍ）・・・デ
ータライン、Ｖ・・・電圧ライン、ＰＳ・・・電源100 display unit, 110 pixel, 111 ... first transistor, 112 ... capacitor, 113 ... second transistor, 114 ... organic EL (electroluminescence), 115 ... Double gate memory transistor, 1
20: switch, 200: address driver, 300
... Data driver, 400 ... Control unit, A (A
1 to An): address line, D (D1 to Dm): data line, V: voltage line, PS: power supply

Claims (8)

Translated fromJapanese

【特許請求の範囲】[Claims]【請求項１】電流が流れることによって発光する発光手
段と、書き込み時に供給された制御信号の入力により前
記発光手段への電流供給が可能となる第１制御手段と、
から構成された複数の画素を備える表示素子と、 電流供給源と前記第１制御手段との間に設置され、各書
き込み時の前記制御信号の入力により前記複数の画素の
選択される前記発光手段を発光させる発光時間を、所定
の前記第１制御手段に前記電流供給源からの電流を供給
することにより制御する第２制御手段と、 を備え、 前記第２制御手段は、所定の画素において、前記書き込
み時から次の書き込み時までの期間に対し、前記発光時
間を１／３以下となるように供給される電流を制御す
る、 ことを特徴とする表示装置。A light emitting means for emitting light when a current flows, a first control means for supplying a current to the light emitting means by input of a control signal supplied at the time of writing;
A display element comprising a plurality of pixels, comprising: a light emitting unit disposed between a current supply source and the first control unit, wherein the plurality of pixels are selected by inputting the control signal at each writing And a second control means for controlling a light emission time for emitting light by supplying a current from the current supply source to the predetermined first control means, wherein the second control means includes: A display device, wherein a current supplied is controlled so that the light emission time is reduced to 1/3 or less in a period from the writing to the next writing.【請求項２】前記複数の画素は、供給された制御信号を
保持するとともに前記第１制御手段に供給する信号保持
手段と、前記信号保持手段に前記制御信号を供給する信
号供給手段をさらに備える、 ことを特徴とする請求項１に記載の表示装置。2. The plurality of pixels further include a signal holding unit that holds the supplied control signal and supplies the control signal to the first control unit, and a signal supply unit that supplies the control signal to the signal holding unit. The display device according to claim 1, wherein:【請求項３】前記第２制御手段は、前記複数の画素の全
ての前記第１制御手段に、前記電流供給源からの電流を
実質的に同時に供給する、 ことを特徴とする請求項１または２に記載の表示装置。3. The method according to claim 1, wherein the second control unit supplies the current from the current supply source to all the first control units of the plurality of pixels substantially simultaneously. 3. The display device according to 2.【請求項４】前記表示素子は、それぞれ少なくとも１つ
の画素を有する第１画素群と、第２画素群と、を備え、 前記第１画素群の前記第１制御手段に前記制御信号が供
給された後、前記第２画素群の前記第１制御手段に前記
制御信号が供給され、 前記第２制御手段は、前記第１画素群の前記第１制御手
段に前記電流供給源からの所定の電流を供給開始後、前
記第２画素群の前記第１制御手段に前記電流供給源から
の所定の電流を供給する、 ことを特徴とする請求項１または２に記載の表示装置。4. The display element includes a first pixel group having at least one pixel and a second pixel group, and the control signal is supplied to the first control means of the first pixel group. After that, the control signal is supplied to the first control means of the second pixel group, and the second control means supplies a predetermined current from the current supply source to the first control means of the first pixel group. 3. The display device according to claim 1, wherein a predetermined current from the current supply source is supplied to the first control unit of the second pixel group after the start of supplying.【請求項５】前記発光手段は、有機エレクトロルミネッ
センス素子である、 ことを特徴とする請求項１乃至４の何れか１項に記載の
表示装置。5. The display device according to claim 1, wherein said light-emitting means is an organic electroluminescence element.【請求項６】表示装置の駆動方法であって、 前記表示装置は、 電流が流れることによって発光する発光手段と、制御信
号の入力により前記発光手段への電流供給が可能となる
第１制御手段と、から構成された複数の画素を備える表
示素子と、 電流を供給する電流供給源と、 前記電流供給源と前記第１制御手段との間に設置され、
所定の前記第１制御手段に前記電流供給源からの電流を
供給する第２制御手段と、 を備え、 前記駆動方法は、 各書き込み時に、前記複数の画素のそれぞれの前記第１
制御手段に前記制御信号を供給する書き込み工程と、 発光時間に、前記書き込み時に前記制御信号の入力によ
り選択される画素の前記発光手段を発光させるために、
前記第２制御手段が前記選択される画素の前記第１制御
手段に前記電流供給源からの電流を供給する発光工程
と、 からなり、 前記第２制御手段は、所定の画素において、前記書き込
み時から次の書き込み時までの期間に対し、前記発光時
間を１／３以下となるように供給される電流を制御す
る、 ことを特徴とする表示装置の駆動方法。6. A driving method of a display device, wherein the display device comprises: a light emitting unit that emits light when a current flows, and a first control unit that can supply a current to the light emitting unit by inputting a control signal. A display element comprising a plurality of pixels, comprising: a current supply source for supplying a current; a current supply source provided between the current supply source and the first control means;
A second control means for supplying a current from the current supply source to a predetermined first control means, wherein the driving method comprises:
A writing step of supplying the control signal to control means; and, during a light emission time, the light emitting means of a pixel selected by the input of the control signal at the time of the writing to emit light.
A light-emitting step in which the second control means supplies a current from the current supply source to the first control means of the selected pixel. Controlling a current supplied so that the light emission time is reduced to 1/3 or less in a period from to a next writing time.【請求項７】前記電流供給源は所定の期間毎に供給する
電流量を変位する、 ことを特徴とする請求項６に記載の表示装置の駆動方
法。7. The driving method of a display device according to claim 6, wherein the current supply source changes the amount of current supplied every predetermined period.【請求項８】前記第２制御手段は、所定の期間毎に、前
記電流供給源からの電流を供給する前記発光時間を変位
させる、 ことを特徴とする請求項６に記載の表示装置の駆動方
法。8. The driving device according to claim 6, wherein the second control means changes the light emission time for supplying the current from the current supply source at predetermined intervals. Method.