【０００１】[0001]
【発明の属する技術分野】本発明は、半導体装置の製造
方法及びｐ形半導体素子の製造方法に関する。The present invention relates to a method for manufacturing a semiconductor device and a method for manufacturing a p-type semiconductor element.
【０００２】[0002]
【従来の技術】近年、ＣＭＯＳトランジスタにおいて
は、低消費電力化のために低電圧化が図られており、そ
のために、ＰＭＯＳ半導体素子とＮＭＯＳ半導体素子に
対して、十分に低く、しかも対称な閾値電圧が要求され
る。このような要求に対処するために、ＰＭＯＳ半導体
素子においては、これまでのｎ形不純物を含むポリシリ
コン層から構成されたゲート電極に替わり、ｐ形不純物
を含むポリシリコン層から構成されたゲート電極が用い
られるようになっている。尚、このような構造のＣＭＯ
ＳＦＥＴは、デュアルゲート構造を有するＣＭＯＳＦＥ
Ｔと呼ばれている。ところが、通常用いられるｐ形不純
物であるボロン原子（Ｂ）は、ゲート電極形成後の半導
体装置製造工程における各種の熱処理によってゲート電
極からゲート絶縁膜を通過し、シリコン半導体基板にま
で容易に到達し、ＰＭＯＳ半導体素子の閾値電圧を変動
させる。このような現象は、低電圧化のためにゲート絶
縁膜を一層薄くした場合、一層顕著に現れる。2. Description of the Related Art In recent years, the voltage of CMOS transistors has been reduced in order to reduce power consumption. For this reason, a sufficiently low and symmetric threshold voltage is required for PMOS and NMOS semiconductor elements. Voltage is required. In order to cope with such a demand, in a PMOS semiconductor device, a gate electrode made of a polysilicon layer containing a p-type impurity is replaced with a gate electrode made of a polysilicon layer containing an n-type impurity. Is used. In addition, the CMO having such a structure
The SFET is a CMOSFE having a dual gate structure.
Called T. However, boron atoms (B), which are commonly used p-type impurities, easily pass through the gate insulating film from the gate electrode to the silicon semiconductor substrate by various heat treatments in a semiconductor device manufacturing process after the formation of the gate electrode. , The threshold voltage of the PMOS semiconductor element is varied. Such a phenomenon becomes more conspicuous when the gate insulating film is made thinner to reduce the voltage.
【０００３】また、近年の半導体素子の微細化による半
導体集積回路の高集積化に伴い、ゲート電極等の電極や
ゲート配線等の配線におけるＲＣ遅延によって半導体素
子の動作速度が律速されるといった問題がある。それ
故、ゲート電極として、ポリシリコン層単層の代わり
に、ポリシリコン層と金属シリサイド層との２層構造
（ポリサイド構造）のゲート電極が用いられている。し
かしながら、０．２５μｍ世代以降の半導体素子におい
ては、ポリサイド構造を有するゲート電極よりも更に低
抵抗のゲート電極が求められており、近年、ポリメタル
構造を有するゲート電極が注目を集めている。ここで、
ポリメタル構造を有するゲート電極は、ポリシリコン層
とタングステン層とが積層された構造を有する。尚、ポ
リシリコン層とタングステン層との間に、シリコンとタ
ングステンとの反応を防止するために、例えばＷＮから
成る反応防止層が形成されている。Further, with the recent increase in the degree of integration of semiconductor integrated circuits due to miniaturization of semiconductor elements, there has been a problem that the operation speed of semiconductor elements is limited by RC delay in electrodes such as gate electrodes and wiring such as gate wiring. is there. Therefore, instead of a single polysilicon layer, a gate electrode having a two-layer structure (polycide structure) of a polysilicon layer and a metal silicide layer is used. However, in a semiconductor element of the 0.25 μm generation or later, a gate electrode having a lower resistance than that of a gate electrode having a polycide structure is required, and in recent years, a gate electrode having a polymetal structure has attracted attention. here,
A gate electrode having a polymetal structure has a structure in which a polysilicon layer and a tungsten layer are stacked. Incidentally, a reaction preventing layer made of, for example, WN is formed between the polysilicon layer and the tungsten layer in order to prevent a reaction between silicon and tungsten.
【０００４】半導体装置の製造工程においては、ゲート
電極を形成した後、半導体素子の特性や信頼性の向上を
目的とした後酸化が行われている。ポリシリコン層とタ
ングステンシリサイド（ＷＳｉX）層とから構成される
ポリサイド構造を有するゲート電極においては、通常、
タングステンシリサイド層として、化学量論的組成であ
るＸ＝２．０よりも、Ｓｉが過剰なタングステンシリサ
イド層が用いられる。後酸化工程では、ゲート電極が形
成された半導体基板を加熱しながら、半導体基板を酸化
性雰囲気に置く。これによって、タングステンシリサイ
ド（ＷＳｉX）層中の余剰のＳｉが酸化され、露出した
ポリシリコン層の表面だけでなく、タングステンシリサ
イド層の表面にもシリコン酸化膜が形成される。In a manufacturing process of a semiconductor device, after a gate electrode is formed, post-oxidation is performed for the purpose of improving characteristics and reliability of a semiconductor element. In the gate electrode having a polycide structure consisting of a polysilicon layer and a tungsten silicide (WSiX) layer, usually,
As the tungsten silicide layer, a tungsten silicide layer containing Si in excess of the stoichiometric composition X = 2.0 is used. In the post-oxidation step, the semiconductor substrate is placed in an oxidizing atmosphere while heating the semiconductor substrate on which the gate electrode is formed. Thus, the excess Si tungsten silicide (WSiX) layer is oxidized, not only the surface of the exposed polysilicon layer, a silicon oxide film is formed on the surface of the tungsten silicide layer.
【０００５】[0005]
【発明が解決しようとする課題】一方、後酸化をポリシ
リコン層とタングステン層とが積層されたポリメタル構
造を有するゲート電極に適用した場合、タングステン層
が酸化され、ＷＯ3となる。タングステン層の酸化には
大きな体積膨張を伴うので、タングステン層の剥離等が
発生し、半導体装置を製造することができなくなるとい
った問題がある。[SUMMARY OF THE INVENTION On the other hand, if the post-oxidation is a polysilicon layer and a tungsten layer is applied to the gate electrode having the polymetal structure is laminated, a tungsten layer is oxidized, and WO3. Since the oxidation of the tungsten layer involves a large volume expansion, there is a problem that the tungsten layer is peeled off and the semiconductor device cannot be manufactured.
【０００６】このようなタングステン層の酸化を防止す
るための方法が、例えば、特開昭６０−９１６６号公報
から公知である。この特許公開公報に開示された技術に
よれば、シリコン半導体基板上にゲート酸化膜を形成
し、ゲート酸化膜上に例えばタングステンから成る電極
を形成した後、５００〜１２００゜Ｃの温度範囲で、Ｈ
2Ｏを１０ｐｐｍ〜１０％含むＨ2キャリアガス中で熱処
理を行う。Ｈ2Ｏの存在によってゲート酸化膜の膜厚が
厚くなり、Ｈ2ガスの存在によってタングステン層の酸
化が防止され、結果としてシリコン半導体基板が選択的
に酸化される。[0006] Such oxidation of the tungsten layer is prevented.
For example, Japanese Patent Application Laid-Open No. 60-9166 discloses
Is known. The technology disclosed in this patent publication
According to the report, a gate oxide film is formed on a silicon semiconductor substrate
And an electrode made of, for example, tungsten on the gate oxide film.
Is formed in a temperature range of 500 to 1200 ° C.
TwoH containing O at 10 ppm to 10%TwoHeat treatment in carrier gas
Work. HTwoThe thickness of the gate oxide film depends on the presence of O
Thicker, HTwoAcid in the tungsten layer due to the presence of gas
Is prevented, resulting in a selective silicon semiconductor substrate.
Is oxidized.
【０００７】ポリシリコン層とタングステン層が積層さ
れたポリメタル構造を有するゲート電極にこの特許公開
公報に開示された技術を適用した場合、雰囲気温度を８
００゜Ｃ以上にする必要がある。ところが、通常用いら
れるｐ形不純物であるボロン原子は、この後酸化工程に
おいて、ゲート電極からゲート絶縁膜を通過し、シリコ
ン半導体基板にまで容易に到達し、ＰＭＯＳ半導体素子
の閾値電圧を変動させる。しかも、高温の後酸化の雰囲
気中には水素ガスが含まれているので、水素による増速
拡散が生じ、ボロン原子が一層容易にゲート電極からゲ
ート絶縁膜を通過し、シリコン半導体基板にまで到達す
る。When the technology disclosed in this patent application is applied to a gate electrode having a polymetal structure in which a polysilicon layer and a tungsten layer are stacked, the ambient temperature is set to 8
It must be at least 00 ° C. However, in the subsequent oxidation step, boron atoms, which are commonly used p-type impurities, easily pass through the gate insulating film from the gate electrode to the silicon semiconductor substrate, and change the threshold voltage of the PMOS semiconductor element. In addition, since the high-temperature post-oxidation atmosphere contains hydrogen gas, accelerated diffusion by hydrogen occurs, and boron atoms more easily pass through the gate insulating film from the gate electrode to the silicon semiconductor substrate. I do.
【０００８】従って、本発明の目的は、例えばポリメタ
ル構造を有するゲート電極に対する半導体素子の特性や
信頼性の向上を目的とした後酸化を行うとき、ポリシリ
コン層の露出面を選択的に酸化することができ、しか
も、後酸化に起因した半導体素子の閾値電圧の変動を出
来る限り抑制し得る半導体装置の製造方法及びｐ形半導
体素子の製造方法を提供することにある。Accordingly, an object of the present invention is to selectively oxidize an exposed surface of a polysilicon layer when performing post-oxidation for the purpose of improving the characteristics and reliability of a semiconductor element with respect to a gate electrode having a polymetal structure, for example. It is another object of the present invention to provide a method of manufacturing a semiconductor device and a method of manufacturing a p-type semiconductor element, which can suppress fluctuations in the threshold voltage of the semiconductor element due to post-oxidation as much as possible.
【０００９】[0009]
【課題を解決するための手段】上記の目的を達成するた
めの本発明の半導体装置の製造方法は、酸素ガス及び水
素ガスに電磁波を照射することによって生成した水蒸気
及び水素ガスに、シリコン層及び金属層が積層され、側
面にシリコン層が露出した積層体を晒すことを特徴とす
る。In order to achieve the above object, a method of manufacturing a semiconductor device according to the present invention is characterized in that a silicon layer and a hydrogen gas produced by irradiating an oxygen gas and a hydrogen gas with electromagnetic waves are combined with a silicon layer and a hydrogen gas. A metal layer is laminated, and a laminate in which a silicon layer is exposed on a side surface is exposed.
【００１０】上記の目的を達成するための本発明のｐ形
半導体素子の製造方法は、（Ａ）半導体層の表面にゲー
ト絶縁膜を形成する工程と、（Ｂ）該ゲート絶縁膜上
に、ｐ形不純物を含むシリコン層、及び金属層が積層さ
れて成るゲート電極を形成する工程と、（Ｃ）酸素ガス
及び水素ガスに電磁波を照射することによって生成した
水蒸気及び水素ガスにゲート電極を晒す工程、を備える
ことを特徴とする。In order to achieve the above object, a method for manufacturing a p-type semiconductor device according to the present invention comprises the steps of (A) forming a gate insulating film on the surface of a semiconductor layer; and (B) forming a gate insulating film on the gate insulating film. forming a gate electrode formed by stacking a silicon layer containing a p-type impurity and a metal layer; and (C) exposing the gate electrode to water vapor and hydrogen gas generated by irradiating an oxygen gas and a hydrogen gas with electromagnetic waves. A process.
【００１１】本発明の半導体装置の製造方法若しくはｐ
形半導体素子の製造方法（以下、これらを総称して本発
明と呼ぶ場合がある）においては、シリコン層をポリシ
リコンあるいはアモルファスシリコンから構成すること
ができる。一方、金属層を構成する材料として、タング
ステン（Ｗ）、モリブデン（Ｍｏ）を挙げることができ
る。また、本発明の半導体装置の製造方法においては、
積層体としてゲート電極を挙げることができる。シリコ
ン層と金属層との間に、シリコン層を構成するシリコン
原子と金属層を構成する金属原子との反応を防止するた
めに、例えば、ＷＮ、ＴｉＮ、ＺｒＮ、ＨｆＮといった
各種金属窒化物から成る反応防止層を形成することが好
ましい。The method of manufacturing a semiconductor device according to the present invention or p.
In a method of manufacturing a semiconductor device (hereinafter sometimes collectively referred to as the present invention), the silicon layer can be made of polysilicon or amorphous silicon. On the other hand, as a material forming the metal layer, tungsten (W) and molybdenum (Mo) can be given. In the method for manufacturing a semiconductor device according to the present invention,
A gate electrode can be given as the stack. In order to prevent a reaction between a silicon atom constituting the silicon layer and a metal atom constituting the metal layer between the silicon layer and the metal layer, for example, it is formed of various metal nitrides such as WN, TiN, ZrN, and HfN. It is preferable to form a reaction prevention layer.
【００１２】本発明においては、積層体あるいはゲート
電極を囲む雰囲気への水蒸気及び水素ガスの供給量、積
層体あるいはゲート電極の加熱温度を最適化あるいは制
御することによって、露出したシリコン層の表面のみを
酸化することが好ましい。即ち、金属層を酸化させず
に、シリコン層の表面のみを選択的に酸化することが好
ましい。尚、積層体あるいはゲート電極を囲む雰囲気へ
の水蒸気及び水素ガスの供給量、積層体あるいはゲート
電極の加熱温度といった条件に依っては、金属層が、実
用上問題とならない程度に酸化されることは止むを得な
い。In the present invention, the amount of water vapor and hydrogen gas supplied to the atmosphere surrounding the stacked body or the gate electrode and the heating temperature of the stacked body or the gate electrode are optimized or controlled so that only the surface of the exposed silicon layer is exposed. Is preferably oxidized. That is, it is preferable to selectively oxidize only the surface of the silicon layer without oxidizing the metal layer. The metal layer may be oxidized to such an extent that there is no practical problem, depending on conditions such as the supply amounts of water vapor and hydrogen gas to the atmosphere surrounding the laminate or the gate electrode, and the heating temperature of the laminate or the gate electrode. Is unavoidable.
【００１３】電磁波として、１ＧＨｚ乃至１００ＧＨｚ
のマイクロ波（例えば、２．４５ＧＨｚのマイクロ波）
を用いることができる。水蒸気及び水素ガスを窒素、ア
ルゴン、ヘリウム、ネオン、クリプトン、キセノンとい
った不活性ガスにて希釈した雰囲気中に、積層体あるい
はゲート電極を晒してもよい。As an electromagnetic wave, 1 GHz to 100 GHz
Microwave (eg, 2.45 GHz microwave)
Can be used. The stacked body or the gate electrode may be exposed to an atmosphere in which steam and hydrogen gas are diluted with an inert gas such as nitrogen, argon, helium, neon, krypton, or xenon.
【００１４】本発明において、電磁波を照射すべきガス
として、酸素ガスの代わりに、ＮＯ、Ｎ2Ｏを用いるこ
ともできる。In the present invention, NO and N2 O may be used instead of oxygen gas as the gas to be irradiated with the electromagnetic wave.
【００１５】本発明の半導体装置の製造方法において、
酸素ガス及び水素ガスに電磁波を照射することによって
生成した水蒸気と水素ガスとに積層体を晒すときの積層
体の温度、あるいは又、本発明のｐ形半導体素子の製造
方法において、酸素ガス及び水素ガスに電磁波を照射す
ることによって生成した水蒸気と水素ガスとにゲート電
極を晒すときのゲート電極の温度を、ｐ形不純物がこの
工程において、シリコン層からゲート絶縁膜を通過し、
半導体層にまで到達しないような温度、具体的には、水
蒸気がその上で結露しない温度以上、好ましくは２００
゜Ｃ乃至６００゜Ｃ、一層好ましくは２００゜Ｃ乃至４
５０゜Ｃとすることが望ましい。In the method for manufacturing a semiconductor device according to the present invention,
The temperature of the laminate when exposing the laminate to water vapor and hydrogen gas generated by irradiating oxygen gas and hydrogen gas with electromagnetic waves, or, in the method for manufacturing a p-type semiconductor device of the present invention, oxygen gas and hydrogen The temperature of the gate electrode when exposing the gate electrode to water vapor and hydrogen gas generated by irradiating the gas with the electromagnetic wave, the p-type impurity passes through the gate insulating film from the silicon layer in this step,
A temperature that does not reach the semiconductor layer, specifically, a temperature at which water vapor does not condense on it, preferably 200
゜ C to 600 ゜ C, more preferably 200 ゜ C to 4
It is desirable that the temperature be 50 ° C.
【００１６】本発明のｐ形半導体素子の製造方法におい
て、ｐ形不純物を含むシリコン層（例えばポリシリコン
層やアモルファスシリコン層）及び金属層が積層されて
成るゲート電極の形成方法として、例えば、ｐ形不純物
（例えば、ボロン）を含むシリコン層をＣＶＤ法に基づ
きゲート絶縁膜上に製膜した後、金属層を全面に製膜
し、次いで、金属層及びシリコン層をパターニングする
方法、不純物を含まないシリコン層をＣＶＤ法にてゲー
ト絶縁膜上に形成した後にｐ形不純物（例えばボロンや
ＢＦ2）をイオン注入法にてシリコン層に注入した後、
金属層を全面に製膜し、次いで、金属層及びシリコン層
をパターニングする方法を挙げることができる。In the method of manufacturing a p-type semiconductor device of the present invention, as a method of forming a gate electrode formed by laminating a silicon layer (for example, a polysilicon layer or an amorphous silicon layer) containing a p-type impurity and a metal layer, for example, After forming a silicon layer containing an impurity (eg, boron) on the gate insulating film based on the CVD method, forming a metal layer on the entire surface, and then patterning the metal layer and the silicon layer. After forming a silicon layer on the gate insulating film by the CVD method, a p-type impurity (for example, boron or BF2 ) is implanted into the silicon layer by the ion implantation method.
A method of forming a metal layer on the entire surface and then patterning the metal layer and the silicon layer can be mentioned.
【００１７】本発明のｐ形半導体素子の製造方法におい
ては、前記工程（Ａ）における半導体層の表面にゲート
絶縁膜を形成するための酸化種として、乾燥酸素ガス、
水蒸気を挙げることができる。水蒸気を生成させる方法
を、酸素ガスと水素ガスとを燃焼させる方法（パイロジ
ェニック法）、純水を加熱する方法、酸素ガス又は不活
性ガスによって加熱純水をバブリングする方法、触媒
（例えば、ＮｉＯ等のＮｉ系触媒、ＰｔやＰｔＯ2等の
Ｐｔ系触媒、ＰｄやＰｄＯ等のＰｄ系触媒、Ｉｒ系触
媒、ＲｕやＲｕＯ2等のＲｕ系触媒、ＡｇやＡｇ2Ｏ等の
Ａｇ系触媒、Ａｕ系触媒、ＣｕＯ等のＣｕ系触媒、Ｍｎ
Ｏ2等のＭｎ系触媒、Ｃｏ3Ｏ4等のＣｏ系触媒）を用い
た触媒作用に基づき水素ガスと酸化性ガスとを反応させ
る方法とすることもできるが、水素ガス及び酸素ガスに
１ＧＨｚ乃至１００ＧＨｚのマイクロ波（例えば、２．
４５ＧＨｚのマイクロ波）を照射する方法（以下、便宜
上、プラズマ酸化法と呼ぶ）、即ち、基板をプラズマ処
理装置に搬入した後、水素ガス及び酸素ガスに１ＧＨｚ
乃至１００ＧＨｚのマイクロ波（例えば、２．４５ＧＨ
ｚのマイクロ波）を照射することによって水蒸気を生成
させ、該水蒸気を用いて半導体層を酸化する方法とする
ことが望ましい。尚、これらの水蒸気の生成方法に基づ
き半導体層表面にゲート絶縁膜を形成する方法を、総称
して加湿酸化法と呼ぶ場合がある。In the method of manufacturing a p-type semiconductor device according to the present invention, dry oxygen gas may be used as an oxidizing species for forming a gate insulating film on the surface of the semiconductor layer in the step (A).
Water vapor can be mentioned. Examples of a method for generating water vapor include a method of burning oxygen gas and hydrogen gas (pyrogenic method), a method of heating pure water, a method of bubbling heated pure water with oxygen gas or an inert gas, and a catalyst (for example, NiO). Ni-based catalyst and the like, Pt-based catalyst2 such as Pt or PtO, Pd and Pd-based catalyst such as PdO, Ir-based catalyst, Ru and Ru-based catalyst RuO2, etc., Ag-based catalyst such as Ag or Ag2 O, Au-based catalyst, Cu-based catalyst such as CuO, Mn
A method in which a hydrogen gas and an oxidizing gas are reacted based on a catalytic action using a Mn-based catalyst such as O2 or a Co-based catalyst such as Co3 O4 may be used. To 100 GHz microwave (for example, 2.
A method of irradiating a microwave (45 GHz microwave) (hereinafter, referred to as a plasma oxidation method for convenience), that is, a method in which a substrate is carried into a plasma processing apparatus and then hydrogen gas and oxygen gas are subjected to 1 GHz
To 100 GHz microwave (for example, 2.45 GHz
It is preferable to generate a water vapor by irradiating microwaves (z microwave) and oxidize the semiconductor layer using the water vapor. Note that a method of forming a gate insulating film on the surface of the semiconductor layer based on these methods of generating water vapor may be collectively referred to as a humidification oxidation method.
【００１８】マイクロ波放電によって生成した酸素プラ
ズマにおいては、基底状態Ｏ2（Ｘ3Σｇ-）は電子の衝
突によって励起状態Ｏ2（Ａ3Σｕ+）又はＯ2（Ｂ3Σ
ｕ-）に励起され、それぞれ、以下の式のように酸素原
子に解離する。In the oxygen plasma generated by the microwave discharge, the ground state O2 (X3 Σg− ) is excited by the collision of electrons with the excited state O2 (A3 Σu+ ) or O2 (B3 Σ).
u-) to be excited, respectively, to dissociate the oxygen atom by the following equation.
【００１９】 Ｏ2（Ｘ3Σｇ-）＋ ｅ → Ｏ2（Ａ3Σｕ+）＋ ｅ 式（１−１） Ｏ2（Ａ3Σｕ+）＋ ｅ → Ｏ（3Ｐ）＋Ｏ（3Ｐ）＋ ｅ 式（１−２） Ｏ2（Ｘ3Σｇ-）＋ ｅ → Ｏ2（Ｂ3Σｕ-）＋ ｅ 式（１−３） Ｏ2（Ｂ3Σｕ-）＋ ｅ → Ｏ（3Ｐ）＋Ｏ（1Ｄ）＋ ｅ 式（１−４）O2 (X3 Σg− ) + e → O2 (A3 Σu+ ) + e Formula (1-1) O2 (A3 Σu+ ) + e → O (3 P) + O (3 P) ) + E Formula (1-2) O2 (X3 Σg− ) + e → O2 (B3 Σu− ) + e Formula (1-3) O2 (B3 Σu− ) + e → O (3 P) + O (1 D) + e Formula (1-4)
【００２０】従って、酸素プラズマ中には励起酸素分子
と酸素原子が存在し、これらが反応種となる。ここに水
素Ｈ2を導入すると、以下のようなプラズマが生成す
る。Therefore, excited oxygen molecules and oxygen atoms are present in the oxygen plasma, and these become reactive species. When hydrogen H2 is introduced here, the following plasma is generated.
【００２１】Ｈ2 ＋ ｅ → ２Ｈ 式（２）H2 + e → 2H Formula (2)
【００２２】そして、酸素プラズマの内、例えば式（１
−２）で生成した酸素プラズマと式（２）で生成した水
素プラズマが反応して、水蒸気が生成する。そして、加
熱された積層体の側面、あるいはゲート電極の側面に露
出したシリコン層の表面は、かかる水蒸気によって酸化
され、その表面に酸化膜が形成される。尚、本発明にお
いて、酸素ガス及び水素ガスに１ＧＨｚ乃至１００ＧＨ
ｚのマイクロ波（例えば、２．４５ＧＨｚのマイクロ
波）を照射することによって生成した水蒸気は、一部、
プラズマ状態となっている。In the oxygen plasma, for example, the formula (1)
The oxygen plasma generated in -2) reacts with the hydrogen plasma generated in equation (2) to generate water vapor. Then, the surface of the silicon layer exposed on the side surface of the heated stacked body or the side surface of the gate electrode is oxidized by the water vapor, and an oxide film is formed on the surface. Note that, in the present invention, the oxygen gas and the hydrogen gas have a frequency of 1 GHz to 100 GHz.
The water vapor generated by irradiating a microwave of z (for example, a microwave of 2.45 GHz) partially includes:
It is in a plasma state.
【００２３】 ２Ｈ ＋ Ｏ（3Ｐ） → Ｈ2Ｏ 式（３）2H + O (3 P) → H2 O Formula (3)
【００２４】本発明のｐ形半導体素子の製造方法にあっ
ては、工程（Ａ）にて半導体層の表面にゲート絶縁膜を
形成する工程に、ゲート絶縁膜の窒化処理工程を含める
ことができる。この窒化処理工程は、窒素系ガスに電磁
波を照射することによって生成した励起状態の窒素分
子、窒素分子イオン、窒素原子若しくは窒素原子イオン
によりゲート絶縁膜の表面を窒化する工程（便宜上、プ
ラズマ窒化処理と呼ぶ）から成ることが好ましい。電磁
波を照射すべき窒素系ガスとして、窒素ガス（Ｎ2ガ
ス）の他、ＮＯ、Ｎ2Ｏ、ＮＯ2等、窒素原子と酸素原子
の化合物であるガスを例示することができる。即ち、窒
素系ガスを、Ｎ2、ＮＯ、Ｎ2Ｏ及びＮＯ2から成る群か
ら選択された少なくとも一種類のガスとすることができ
る。窒素系ガスは、これらのガスを少なくとも２種類、
混合したガスであってもよい。ゲート絶縁膜の表面に窒
化処理を施した後に加熱処理を施すことが、ゲート絶縁
膜に生じたダメージの緩和を図る上で好ましい。加熱処
理は、窒素ガス等の不活性ガス雰囲気で行うことが望ま
しく、加熱処理温度として８００゜Ｃ乃至１２００゜
Ｃ、加熱処理時間として１０秒乃至１時間を例示するこ
とができる。According to the method of manufacturing a p-type semiconductor device of the present invention,
In step (A), a gate insulating film is formed on the surface of the semiconductor layer.
Include a gate insulating film nitridation process in the forming process
be able to. In this nitriding process, the nitrogen-based gas is
Excited nitrogen produced by wave irradiation
Atom, nitrogen molecule ion, nitrogen atom or nitrogen atom ion
Nitriding the surface of the gate insulating film (for convenience,
(Referred to as plasma nitriding). electromagnetic
Nitrogen gas (NTwoMoth
S), NO, NTwoO, NOTwoEtc., nitrogen atom and oxygen atom
The gas which is the compound of can be illustrated. That is,
Base gas is NTwo, NO, NTwoO and NOTwoGroup consisting of
Can be at least one gas selected from
You. Nitrogen-based gas contains at least two types of these gases,
It may be a mixed gas. Nitrogen on the surface of the gate insulating film
Heat treatment can be applied after the
This is preferable for reducing the damage caused to the film. Heating
It is desirable that the process be performed in an atmosphere of an inert gas such as nitrogen gas.
And heat treatment temperature of 800 ° C. to 1200 ° C.
C. The heat treatment time is, for example, 10 seconds to 1 hour.
Can be.
【００２５】窒素系ガスとして窒素（Ｎ2）ガスを用い
る場合、窒素（Ｎ2）は、マイクロ波によるプラズマ中
で、例えば、以下の式のように励起される。即ち、プラ
ズマ中に存在する電子が励起され、これと窒素分子との
非弾性衝突により励起された窒素分子及び窒素分子イオ
ンが生成される。これらの励起された窒素分子及び窒素
分子イオンがゲート絶縁膜の表面の半導体層を主に構成
する原子と酸素原子との結合（例えば、半導体層を主に
構成する原子がＳｉの場合、Ｓｉ−Ｏ結合）を切断し
て、窒化酸化物（例えば、Ｓｉ−Ｏ−Ｎ結合）が形成さ
れ、ゲート絶縁膜の表面が窒化される。ゲート絶縁膜の
表面の組成は、半導体層を主に構成する原子がＳｉの場
合、ＳｉＯXＮYで表される。When a nitrogen (N2 ) gas is used as the nitrogen-based gas, the nitrogen (N2 ) is excited in the microwave plasma by the following equation, for example. That is, electrons existing in the plasma are excited, and the excited nitrogen molecules and nitrogen molecule ions are generated by the inelastic collision of the electrons with the nitrogen molecules. These excited nitrogen molecules and nitrogen molecular ions are bonded to oxygen atoms and atoms mainly constituting the semiconductor layer on the surface of the gate insulating film (for example, when the atoms mainly constituting the semiconductor layer are Si, Si— The O bond is cut to form a nitrided oxide (e.g., a Si-ON bond), and the surface of the gate insulating film is nitrided. The composition of the surface of the gate insulating film is represented by SiOX NY when the atoms mainly constituting the semiconductor layer are Si.
【００２６】 Ｎ2（Ｘ1Σｇ）＋ ｅ → Ｎ2（Ａ3Σｕ+）＋ ｅ 式（４−１） Ｎ2（Ｎ1Σｇ）＋ ｅ → Ｎ2（Ｃ3Πｕ） ＋ ｅ 式（４−２） Ｎ2（Ｃ3Πｕ）＋ ｅ → Ｎ2（Ｂ3Πｇ） ＋ ｈν 式（４−３） Ｎ2（Ｂ3Πｇ）＋ ｅ → Ｎ2（Ａ3Σｕ+）＋ ｈν 式（４−４）N2 (X1 Σg) + e → N2 (A3 Σu+ ) + e Equation (4-1) N2 (N1 Σg) + e → N2 (C3 Πu) + e Equation ( 4-2) N2 (C3 Πu) + e → N2 (B3 Πg) + hv Equation (4-3) N2 (B3 Πg) + e → N2 (A3 Σu+ ) + hv Equation (4-4)
【００２７】このように、プラズマ窒化処理を行うこと
によって、ゲート絶縁膜の表面を窒化することができ、
しかも、熱窒化法のように高い温度で窒化処理を行う必
要が無く、例えば常温でゲート絶縁膜の表面を窒化する
窒化処理を行うことができるので、熱窒化法による窒素
原子のゲート絶縁膜中への導入における問題、即ち、シ
リコン半導体基板に窒素が侵入することによる電流駆動
能力の低下等の半導体素子特性への悪影響がない。更に
は、窒化処理によってシリコン層に含まれるボロン原子
がゲート絶縁膜を通過して半導体層にまで到達し、ｐ形
半導体素子の閾値電圧が変動するといった現象を一層確
実に回避することができる。As described above, by performing the plasma nitriding treatment, the surface of the gate insulating film can be nitrided,
Further, it is not necessary to perform a nitriding treatment at a high temperature as in the thermal nitriding method. For example, a nitriding treatment for nitriding the surface of the gate insulating film at room temperature can be performed. There is no adverse effect on the characteristics of the semiconductor element such as a decrease in current driving capability due to nitrogen intrusion into the silicon semiconductor substrate. Further, the phenomenon that the boron atoms contained in the silicon layer reach the semiconductor layer through the gate insulating film by the nitriding treatment and the threshold voltage of the p-type semiconductor element fluctuates can be more reliably avoided.
【００２８】シリコン半導体基板を基にしてＭＯＳ型半
導体装置を製造する場合、従来、ゲート絶縁膜を形成す
る前に、ＮＨ4ＯＨ／Ｈ2Ｏ2水溶液で洗浄し更にＨＣｌ
／Ｈ2Ｏ2水溶液で洗浄するというＲＣＡ洗浄によりシリ
コン半導体基板の表面を洗浄し、その表面から微粒子や
金属不純物を除去する。ところで、ＲＣＡ洗浄を行う
と、シリコン半導体基板の表面は洗浄液と反応し、厚さ
０．５〜１ｎｍ程度のシリコン酸化膜が形成される。か
かるシリコン酸化膜の膜厚は不均一であり、しかも、こ
のシリコン酸化膜中には洗浄液成分が残留する。そこ
で、フッ化水素酸水溶液にシリコン半導体基板を浸漬し
て、かかるシリコン酸化膜を除去し、更に純水で薬液成
分を除去する。これによって、大部分が水素で終端さ
れ、極一部がフッ素で終端されたシリコン半導体基板の
表面を得ることができる。尚、このような工程によっ
て、大部分が水素で終端され、極一部がフッ素で終端さ
れたシリコン半導体基板の表面を得ることを、本明細書
では、シリコン半導体基板の表面を露出させると表現す
る。その後、かかるシリコン半導体基板の表面にゲート
絶縁膜を形成する。When a MOS type semiconductor device is manufactured on the basis of a silicon semiconductor substrate, conventionally, before forming a gate insulating film, it is washed with an aqueous solution of NH4 OH / H2 O2 and further added with HCl.
The surface of the silicon semiconductor substrate is cleaned by RCA cleaning of cleaning with an aqueous solution of / H2 O2 to remove fine particles and metal impurities from the surface. By the way, when the RCA cleaning is performed, the surface of the silicon semiconductor substrate reacts with the cleaning liquid to form a silicon oxide film having a thickness of about 0.5 to 1 nm. The thickness of such a silicon oxide film is not uniform, and a cleaning solution component remains in the silicon oxide film. Therefore, the silicon semiconductor substrate is immersed in a hydrofluoric acid aqueous solution to remove the silicon oxide film, and further, the chemical component is removed with pure water. Thereby, it is possible to obtain a surface of the silicon semiconductor substrate that is mostly terminated with hydrogen and extremely partially terminated with fluorine. In this specification, obtaining a surface of a silicon semiconductor substrate that is mostly terminated with hydrogen and a very small portion is terminated with fluorine is referred to as exposing the surface of the silicon semiconductor substrate in this specification. I do. Thereafter, a gate insulating film is formed on the surface of the silicon semiconductor substrate.
【００２９】ところで、加湿酸化法に基づきゲート絶縁
膜を形成する前の雰囲気を高温の窒素ガス雰囲気とする
と、シリコン半導体基板の表面に荒れ（凹凸）が生じる
場合がある。このような現象は、フッ化水素酸水溶液及
び純水での洗浄によってシリコン半導体基板の表面に形
成されたＳｉ−Ｈ結合の一部あるいは又Ｓｉ−Ｆ結合の
一部が、水素やフッ素の昇温脱離によって失われ、シリ
コン半導体基板の表面にエッチング現象が生じることに
起因すると考えられている。例えば、アルゴンガス中で
シリコン半導体基板を６００゜Ｃ以上に昇温するとシリ
コン半導体基板の表面に激しい凹凸が生じることが、培
風館発行、大見忠弘著「ウルトラクリーンＵＬＳＩ技
術」、第２１頁に記載されている。If the atmosphere before forming the gate insulating film based on the humidifying oxidation method is a high-temperature nitrogen gas atmosphere, the surface of the silicon semiconductor substrate may be roughened. Such a phenomenon occurs because a part of the Si—H bond or a part of the Si—F bond formed on the surface of the silicon semiconductor substrate by washing with the hydrofluoric acid aqueous solution and pure water increases hydrogen or fluorine. It is thought to be lost due to thermal desorption and caused by an etching phenomenon occurring on the surface of the silicon semiconductor substrate. For example, when the temperature of a silicon semiconductor substrate is raised to 600 ° C. or more in argon gas, severe irregularities may occur on the surface of the silicon semiconductor substrate, as described in Baifukan, Tadahiro Omi, “Ultra Clean ULSI Technology”, page 21. Have been.
【００３０】本発明のｐ形半導体素子の製造方法にあっ
ては、工程（Ａ）において、半導体層の表面から半導体
層を主に構成する原子が脱離しない温度に半導体層を保
持した状態にて、加湿酸化法によって半導体層の表面に
ゲート絶縁膜の形成を開始することで、このような半導
体層の表面に荒れ（凹凸）が発生するといった現象の発
生を回避することが可能である。尚、半導体層の表面か
ら半導体層を主に構成する原子が脱離しない温度は、半
導体層表面を終端している原子と半導体層を主に構成す
る原子との結合が切断されない温度であることが望まし
い。半導体層を主に構成する原子がＳｉである場合、即
ち、半導体層がシリコン半導体基板、単結晶シリコン
層、ポリシリコン層あるいはアモルファスシリコン層か
ら構成されている場合、半導体層の表面から半導体層を
主に構成する原子が脱離しない温度を、半導体層表面の
Ｓｉ−Ｈ結合が切断されない温度、あるいは又、半導体
層表面のＳｉ−Ｆ結合が切断されない温度とすることが
望ましい。面方位が（１００）のシリコン半導体基板を
半導体層として用いる場合、シリコン半導体基板の表面
における水素原子の大半がシリコン原子の２本の結合手
のそれぞれに１つずつ結合しており、Ｈ−Ｓｉ−Ｈの終
端構造を有する。然るに、シリコン半導体基板の表面状
態が崩れた部分（例えばステップ形成箇所）には、シリ
コン原子の１本の結合手のみに水素原子が結合した状態
の終端構造、あるいは、シリコン原子の３本の結合手の
それぞれに水素原子が結合した状態の終端構造が存在す
る。尚、通常、シリコン原子の残りの結合手は結晶内部
のシリコン原子と結合している。本明細書における「Ｓ
ｉ−Ｈ結合」という表現には、シリコン原子の２本の結
合手のそれぞれに水素原子が結合した状態の終端構造、
シリコン原子の１本の結合手のみに水素原子が結合した
状態の終端構造、あるいは、シリコン原子の３本の結合
手のそれぞれに水素原子が結合した状態の終端構造の全
てが包含される。半導体層の表面にゲート絶縁膜の形成
を開始するときの温度は、より具体的には、水蒸気が半
導体層上で結露しない温度以上、好ましくは２００゜Ｃ
以上、より好ましくは３００゜Ｃ以上とすることが、ス
ループットの面から望ましい。In the method of manufacturing a p-type semiconductor device according to the present invention, in the step (A), the semiconductor layer is maintained at a temperature at which atoms mainly constituting the semiconductor layer do not desorb from the surface of the semiconductor layer. Then, by starting formation of the gate insulating film on the surface of the semiconductor layer by the humidifying oxidation method, it is possible to avoid such a phenomenon that the surface of the semiconductor layer is roughened (irregular). The temperature at which atoms mainly constituting the semiconductor layer do not desorb from the surface of the semiconductor layer is a temperature at which bonds between atoms terminating the surface of the semiconductor layer and atoms mainly constituting the semiconductor layer are not broken. Is desirable. When the atoms mainly constituting the semiconductor layer are Si, that is, when the semiconductor layer is composed of a silicon semiconductor substrate, a single crystal silicon layer, a polysilicon layer, or an amorphous silicon layer, the semiconductor layer is removed from the surface of the semiconductor layer. It is desirable that the temperature at which the main constituent atoms do not desorb be a temperature at which the Si—H bond on the surface of the semiconductor layer is not broken, or a temperature at which the Si—F bond on the surface of the semiconductor layer is not broken. When a silicon semiconductor substrate having a plane orientation of (100) is used as a semiconductor layer, most of hydrogen atoms on the surface of the silicon semiconductor substrate are bonded one by one to two bonds of silicon atoms. It has a -H termination structure. However, a portion where the surface state of the silicon semiconductor substrate is broken (for example, a step formation portion) has a terminal structure in which a hydrogen atom is bonded to only one bond of a silicon atom, or a three-bonded silicon atom. There is a terminal structure in which a hydrogen atom is bonded to each of the hands. Usually, the remaining bonds of silicon atoms are bonded to silicon atoms inside the crystal. In this specification, "S
The expression “iH bond” includes a terminal structure in which a hydrogen atom is bonded to each of two bonding hands of a silicon atom,
A terminal structure in which a hydrogen atom is bonded to only one bond of a silicon atom or a terminal structure in which a hydrogen atom is bonded to each of three bonds of a silicon atom is included. The temperature at which the formation of the gate insulating film on the surface of the semiconductor layer is started is more specifically a temperature at which water vapor does not condense on the semiconductor layer, preferably 200 ° C.
From the viewpoint of throughput, it is more preferable that the temperature be 300 ° C. or higher.
【００３１】尚、工程（Ａ）において、加湿酸化法によ
ってゲート絶縁膜の形成が完了したときの半導体層の温
度を、ゲート絶縁膜の形成を開始する際の半導体層の温
度よりも高くしてもよい。この場合、ゲート絶縁膜の形
成が完了したときの半導体層の温度は、６００乃至１２
００゜Ｃ、好ましくは７００乃至１０００゜Ｃ、更に好
ましくは７５０乃至９００゜Ｃであることが望ましい
が、このような値に限定するものではない。尚、階段状
（ステップ状）に昇温してもよく、あるいは又、連続的
に昇温してもよい。In the step (A), the temperature of the semiconductor layer when the formation of the gate insulating film is completed by the humid oxidation method is higher than the temperature of the semiconductor layer when the formation of the gate insulating film is started. Is also good. In this case, the temperature of the semiconductor layer when the formation of the gate insulating film is completed is 600 to 12
The temperature is desirably 00 ° C, preferably 700 to 1000 ° C, and more preferably 750 to 900 ° C, but is not limited to such a value. The temperature may be raised stepwise (stepwise) or continuously.
【００３２】昇温を階段状にて行う場合、半導体層の表
面から半導体層を主に構成する原子が脱離しない温度に
て半導体層の表面に加湿酸化法によりゲート絶縁膜の形
成を開始した後、所定の期間、半導体層の表面から半導
体層を主に構成する原子が脱離しない温度範囲に半導体
層を保持してゲート絶縁膜を形成する第１のゲート絶縁
膜形成工程と、半導体層の表面から半導体層を主に構成
する原子が脱離しない温度範囲よりも高い温度にて、加
湿酸化法によって所望の厚さになるまでゲート絶縁膜を
更に形成する第２のゲート絶縁膜形成工程を含むことが
好ましい。第２のゲート絶縁膜形成工程におけるゲート
絶縁膜の形成温度は、６００乃至１２００゜Ｃ、好まし
くは７００乃至１０００゜Ｃ、更に好ましくは７５０乃
至９００゜Ｃであることが望ましい。尚、第１のゲート
絶縁膜形成工程における半導体層の保持温度範囲の上限
としては、５００゜Ｃ、好ましくは４５０゜Ｃ、より好
ましくは４００゜Ｃを挙げることができる。第２のゲー
ト絶縁膜形成工程を経た後の最終的なゲート絶縁膜の膜
厚は、半導体素子に要求される所定の厚さとすればよ
い。一方、第１のゲート絶縁膜形成工程を経た後のゲー
ト絶縁膜の膜厚は、出来る限り薄いことが好ましい。但
し、現在、半導体装置の製造に用いられているシリコン
半導体基板の面方位は殆どの場合（１００）であり、如
何にシリコン半導体基板の表面を平滑化しても（１０
０）シリコンの表面には必ずステップと呼ばれる段差が
形成される。このステップは通常シリコン原子１層分で
あるが、場合によっては２〜３層分の段差が形成される
ことがある。従って、第１のゲート絶縁膜形成工程を経
た後のゲート絶縁膜の膜厚は、半導体層として（１０
０）シリコン半導体基板を用いる場合、１ｎｍ以上とす
ることが好ましいが、これに限定するものではない。In the case where the temperature is raised stepwise, formation of a gate insulating film is started by a humidifying oxidation method on the surface of the semiconductor layer at a temperature at which atoms mainly constituting the semiconductor layer do not desorb from the surface of the semiconductor layer. A first gate insulating film forming step of forming the gate insulating film by holding the semiconductor layer within a temperature range where atoms mainly constituting the semiconductor layer do not desorb from the surface of the semiconductor layer for a predetermined period; A second gate insulating film forming step of further forming a gate insulating film by a humidifying oxidation method at a temperature higher than a temperature range in which atoms mainly constituting the semiconductor layer do not desorb from the surface of the semiconductor layer until a desired thickness is obtained. It is preferable to include The temperature at which the gate insulating film is formed in the second gate insulating film forming step is preferably 600 to 1200 ° C., more preferably 700 to 1000 ° C., and further preferably 750 to 900 ° C. Note that the upper limit of the semiconductor layer holding temperature range in the first gate insulating film forming step may be 500 ° C., preferably 450 ° C., and more preferably 400 ° C. The final thickness of the gate insulating film after the second gate insulating film forming step may be a predetermined thickness required for the semiconductor element. On the other hand, the thickness of the gate insulating film after the first gate insulating film forming step is preferably as thin as possible. However, the plane orientation of a silicon semiconductor substrate currently used for manufacturing a semiconductor device is almost (100) in most cases, and no matter how smooth the surface of the silicon semiconductor substrate is (10).
0) A step called a step is always formed on the surface of silicon. This step is usually for one layer of silicon atoms, but in some cases, a step for two to three layers may be formed. Therefore, the thickness of the gate insulating film after the first gate insulating film forming step is (10
0) When a silicon semiconductor substrate is used, the thickness is preferably 1 nm or more, but is not limited thereto.
【００３３】第１のゲート絶縁膜形成工程と第２のゲー
ト絶縁膜形成工程との間に昇温工程を含んでもよい。こ
の場合、昇温工程における雰囲気を、不活性ガス雰囲気
若しくは減圧雰囲気とするか、あるいは又、水蒸気を含
む酸化性雰囲気とすることが望ましい。ここで、不活性
ガスとして、窒素ガス、アルゴンガス、ヘリウムガスを
例示することができる。尚、昇温工程における雰囲気中
の不活性ガス若しくは水蒸気を含むガスには、ハロゲン
元素が含有されていてもよい。これによって、第１のゲ
ート絶縁膜形成工程にて形成されたゲート絶縁膜の特性
の一層の向上を図ることができる。即ち、半導体層を主
に構成する原子がＳｉの場合、第１のゲート絶縁膜形成
工程において生じ得る欠陥であるシリコンダングリング
ボンド（Ｓｉ・）やＳｉＯＨが昇温工程においてハロゲ
ン元素と反応し、シリコンダングリングボンドが終端し
あるいは脱水反応を生じる結果、信頼性劣化因子である
これらの欠陥が排除される。特に、これらの欠陥の排除
は、第１のゲート絶縁膜形成工程において形成された初
期のゲート絶縁膜（シリコン酸化膜）に対して効果的で
ある。ハロゲン元素として、塩素、臭素、フッ素を挙げ
ることができるが、なかでも塩素であることが望まし
い。不活性ガス若しくは水蒸気を含むガス中に含有され
るハロゲン元素の形態としては、例えば、塩化水素（Ｈ
Ｃｌ）、ＣＣｌ4、Ｃ2ＨＣｌ3、Ｃｌ2、ＨＢｒ、ＮＦ3
を挙げることができる。不活性ガス若しくは水蒸気を含
むガス中のハロゲン元素の含有率は、分子又は化合物の
形態を基準として、０．００１〜１０容量％、好ましく
は０．００５〜１０容量％、更に好ましくは０．０２〜
１０容量％である。例えば塩化水素ガスを用いる場合、
不活性ガス若しくは水蒸気を含むガス中の塩化水素ガス
含有率は０．０２〜１０容量％であることが望ましい。
尚、昇温工程における雰囲気を、不活性ガスで希釈され
た水蒸気を含む雰囲気とすることもできる。First gate insulating film forming step and second gate insulating film forming step
A temperature raising step may be included between the step of forming the insulating film. This
In the case of, the atmosphere in the heating process is an inert gas atmosphere.
Or a reduced pressure atmosphere, or
It is desirable to use an oxidizing atmosphere. Where inactive
As gas, nitrogen gas, argon gas, helium gas
Examples can be given. In addition, in the atmosphere in the heating process
Inactive gas or gas containing water vapor contains halogen
An element may be contained. As a result, the first game
Of gate insulating film formed in gate insulating film forming process
Can be further improved. That is, the semiconductor layer is mainly
Formation of the first gate insulating film when the atoms constituting the first layer are Si
Silicon dangling, a possible defect in the process
Bonds (Si.) And SiOH may cause halogenation in the heating process.
Reacts with the silicon element to terminate the silicon dangling bond.
Alternatively, a dehydration reaction occurs, which is a reliability deterioration factor.
These defects are eliminated. In particular, the elimination of these defects
Are the first formed in the first gate insulating film forming step.
Gate insulating film (silicon oxide film)
is there. Chlorine, bromine and fluorine as halogen elements
But chlorine is preferred.
No. Contained in inert gas or gas containing water vapor
Examples of the form of the halogen element include hydrogen chloride (H
Cl), CClFour, CTwoHClThree, ClTwo, HBr, NFThree
Can be mentioned. Contains inert gas or water vapor
The content of the halogen element in the gas
0.001 to 10% by volume, preferably based on the form
Is 0.005 to 10% by volume, more preferably 0.02 to 10% by volume.
10% by volume. For example, when using hydrogen chloride gas,
Hydrogen chloride gas in inert gas or gas containing steam
The content is desirably 0.02 to 10% by volume.
The atmosphere in the temperature raising step is diluted with an inert gas.
Alternatively, the atmosphere may include water vapor.
【００３４】本発明の方法においては、ゲート絶縁膜の
形成中の水蒸気を含む酸化性雰囲気にハロゲン元素を含
有させてもよい。これによって、タイムゼロ絶縁破壊
（ＴＺＤＢ）特性及び経時絶縁破壊（ＴＤＤＢ）特性に
優れたゲート絶縁膜を得ることができる。尚、ハロゲン
元素として、塩素、臭素、フッ素を挙げることができる
が、なかでも塩素であることが望ましい。水蒸気を含む
ガス中に含有されるハロゲン元素の形態としては、例え
ば、塩化水素（ＨＣｌ）、ＣＣｌ4、Ｃ2ＨＣｌ3、Ｃ
ｌ2、ＨＢｒ、ＮＦ3を挙げることができる。水蒸気を含
むガス中のハロゲン元素の含有率は、分子又は化合物の
形態を基準として、０．００１〜１０容量％、好ましく
は０．００５〜１０容量％、更に好ましくは０．０２〜
１０容量％である。例えば塩化水素ガスを用いる場合、
水蒸気を含むガス中の塩化水素ガス含有率は０．０２〜
１０容量％であることが望ましい。In the method of the present invention, a halogen element may be contained in an oxidizing atmosphere containing water vapor during formation of the gate insulating film. Thus, a gate insulating film having excellent time-zero dielectric breakdown (TZDB) characteristics and temporal dielectric breakdown (TDDB) characteristics can be obtained. In addition, as the halogen element, chlorine, bromine and fluorine can be mentioned, and among them, chlorine is preferable. Examples of the form of the halogen element contained in the gas containing water vapor include hydrogen chloride (HCl), CCl4 , C2 HCl3 , and C2.
l2, HBr, mention may be made of the NF3. The content of the halogen element in the gas containing water vapor is 0.001 to 10% by volume, preferably 0.005 to 10% by volume, more preferably 0.02 to 10% by volume, based on the form of the molecule or the compound.
10% by volume. For example, when using hydrogen chloride gas,
The hydrogen chloride gas content in the gas containing water vapor is 0.02 to
Desirably, it is 10% by volume.
【００３５】形成されたゲート絶縁膜の特性を一層向上
させるために、本発明のｐ形半導体素子の製造方法にお
いて、ゲート絶縁膜の形成後、形成されたゲート絶縁膜
に熱処理を施してもよい。In order to further improve the characteristics of the formed gate insulating film, in the method for manufacturing a p-type semiconductor device of the present invention, after forming the gate insulating film, the formed gate insulating film may be subjected to a heat treatment. .
【００３６】この場合、熱処理の雰囲気を、ハロゲン元
素を含有する不活性ガス雰囲気とすることが望ましい。
ハロゲン元素を含有する不活性ガス雰囲気中でゲート絶
縁膜を熱処理することによって、タイムゼロ絶縁破壊
（ＴＺＤＢ）特性及び経時絶縁破壊（ＴＤＤＢ）特性に
優れたゲート絶縁膜を得ることができる。熱処理におけ
る不活性ガスとしては、窒素ガス、アルゴンガス、ヘリ
ウムガスを例示することができる。また、ハロゲン元素
として、塩素、臭素、フッ素を挙げることができるが、
なかでも塩素であることが望ましい。不活性ガス中に含
有されるハロゲン元素の形態としては、例えば、塩化水
素（ＨＣｌ）、ＣＣｌ4、Ｃ2ＨＣｌ3、Ｃｌ2、ＨＢｒ、
ＮＦ3を挙げることができる。不活性ガス中のハロゲン
元素の含有率は、分子又は化合物の形態を基準として、
０．００１〜１０容量％、好ましくは０．００５〜１０
容量％、更に好ましくは０．０２〜１０容量％である。
例えば塩化水素ガスを用いる場合、不活性ガス中の塩化
水素ガス含有率は０．０２〜１０容量％であることが望
ましい。In this case, the atmosphere for the heat treatment is desirably an inert gas atmosphere containing a halogen element.
By subjecting the gate insulating film to heat treatment in an inert gas atmosphere containing a halogen element, a gate insulating film having excellent time-zero dielectric breakdown (TZDB) characteristics and temporal dielectric breakdown (TDDB) characteristics can be obtained. Examples of the inert gas in the heat treatment include a nitrogen gas, an argon gas, and a helium gas. In addition, examples of the halogen element include chlorine, bromine, and fluorine.
Of these, chlorine is preferred. Examples of the form of the halogen element contained in the inert gas include hydrogen chloride (HCl), CCl4 , C2 HCl3 , Cl2 , HBr,
NF3 can be mentioned. The content of the halogen element in the inert gas is based on the form of the molecule or compound,
0.001 to 10% by volume, preferably 0.005 to 10%
%, More preferably 0.02 to 10% by volume.
For example, when using hydrogen chloride gas, the content of hydrogen chloride gas in the inert gas is preferably 0.02 to 10% by volume.
【００３７】尚、ゲート絶縁膜の形成と熱処理とを同一
処理室内で行うことができる。熱処理の温度は、７００
〜１２００゜Ｃ、好ましくは７００〜１０００゜Ｃ、更
に好ましくは７００〜９５０゜Ｃである。また、熱処理
の時間は、枚葉処理にて行う場合、１〜１０分とするこ
とが好ましく、バッチ式にて行う場合、５〜６０分、好
ましくは１０〜４０分、更に好ましくは２０〜３０分と
することが望ましい。The formation of the gate insulating film and the heat treatment can be performed in the same processing chamber. The heat treatment temperature is 700
~ 1200 ° C, preferably 700-1000 ° C, more preferably 700-950 ° C. Further, the time of the heat treatment is preferably 1 to 10 minutes when performing the single-wafer processing, and 5 to 60 minutes, preferably 10 to 40 minutes, more preferably 20 to 30 when performing the batch processing. Minutes.
【００３８】熱処理を行う場合、形成されたゲート絶縁
膜に熱処理を施す際の雰囲気温度を、ゲート絶縁膜の形
成が完了したときの温度よりも高くすることが望まし
い。この場合、ゲート絶縁膜の形成が完了した後、処理
室内の雰囲気を不活性ガス雰囲気に切り替えた後、熱処
理を施すための雰囲気温度まで昇温してもよいし、雰囲
気をハロゲン元素を含有する不活性ガス雰囲気に切り替
えた後、熱処理を施すための雰囲気温度まで昇温しても
よい。ここで、不活性ガスとして、窒素ガス、アルゴン
ガス、ヘリウムガスを例示することができる。ハロゲン
元素として、塩素、臭素、フッ素を挙げることができる
が、なかでも塩素であることが望ましい。また、不活性
ガス中に含有されるハロゲン元素の形態としては、例え
ば、塩化水素（ＨＣｌ）、ＣＣｌ4、Ｃ2ＨＣｌ3、Ｃ
ｌ2、ＨＢｒ、ＮＦ3を挙げることができる。不活性ガス
中のハロゲン元素の含有率は、分子又は化合物の形態を
基準として、０．００１〜１０容量％、好ましくは０．
００５〜１０容量％、更に好ましくは０．０２〜１０容
量％である。例えば塩化水素ガスを用いる場合、不活性
ガス中の塩化水素ガス含有率は０．０２〜１０容量％で
あることが望ましい。In the case of performing the heat treatment, it is desirable that the ambient temperature when the formed gate insulating film is subjected to the heat treatment be higher than the temperature when the formation of the gate insulating film is completed. In this case, after the formation of the gate insulating film is completed, the atmosphere in the processing chamber is switched to an inert gas atmosphere, and then the temperature may be increased to an ambient temperature for performing heat treatment, or the atmosphere may include a halogen element. After switching to the inert gas atmosphere, the temperature may be raised to the ambient temperature for performing the heat treatment. Here, examples of the inert gas include a nitrogen gas, an argon gas, and a helium gas. Examples of the halogen element include chlorine, bromine, and fluorine, and among them, chlorine is preferable. Examples of the form of the halogen element contained in the inert gas include hydrogen chloride (HCl), CCl4 , C2 HCl3 ,
l2, HBr, mention may be made of the NF3. The content of the halogen element in the inert gas is 0.001 to 10% by volume, preferably 0.1 to 10% by volume, based on the form of the molecule or the compound.
005 to 10% by volume, more preferably 0.02 to 10% by volume. For example, when using hydrogen chloride gas, the content of hydrogen chloride gas in the inert gas is preferably 0.02 to 10% by volume.
【００３９】通常、シリコン半導体基板の表面にゲート
絶縁膜を形成する前に、ＮＨ4ＯＨ／Ｈ2Ｏ2水溶液で洗
浄し更にＨＣｌ／Ｈ2Ｏ2水溶液で洗浄するというＲＣＡ
洗浄によりシリコン半導体基板の表面を洗浄し、その表
面から微粒子や金属不純物を除去した後、フッ化水素酸
水溶液及び純水によるシリコン半導体基板の洗浄を行
う。ところが、その後、シリコン半導体基板が大気に曝
されると、シリコン半導体基板の表面が汚染され、水分
や有機物がシリコン半導体基板の表面に付着し、あるい
は又、シリコン半導体基板表面のＳｉ原子が水酸基（Ｏ
Ｈ）と結合する虞がある（例えば、文献 "Highly-relia
ble Gate Oxide Formation for Giga-Scale LSIs by us
ing Closed Wet Cleaning System and Wet Oxidation w
ith Ultra-Dry Unloading", J. Yugami, et al., Inter
national Electron Device MeetingTechnical Digest 9
5, pp 855-858 参照）。このような場合、そのままの状
態でゲート絶縁膜の形成を開始すると、形成されたゲー
ト絶縁膜中に水分や有機物、あるいは又、例えばＳｉ−
ＯＨが取り込まれ、形成されたゲート絶縁膜の特性低下
あるいは欠陥部分の発生の原因となり得る。尚、欠陥部
分とは、シリコンダングリングボンド（Ｓｉ・）やＳｉ
−Ｈ結合といった欠陥が含まれるゲート絶縁膜の部分、
あるいは又、Ｓｉ−Ｏ−Ｓｉ結合が応力によって圧縮さ
れ若しくはＳｉ−Ｏ−Ｓｉ結合の角度が厚い若しくはバ
ルクのシリコン酸化膜中のＳｉ−Ｏ−Ｓｉ結合の角度と
異なるといったＳｉ−Ｏ−Ｓｉ結合が含まれたゲート絶
縁膜の部分を意味する。それ故、このような問題の発生
を回避するために、本発明のｐ形半導体素子の製造方法
においては、ゲート絶縁膜の形成の前に半導体層表面を
洗浄する工程を含み、表面洗浄後の半導体層を大気に曝
すことなく（即ち、例えば、半導体層表面の洗浄からゲ
ート絶縁膜形成工程の開始までの雰囲気を不活性ガス雰
囲気若しくは真空雰囲気とし）、ゲート絶縁膜の形成を
実行することが好ましい。これによって、例えば半導体
層としてシリコン半導体基板を用いる場合、大部分が水
素で終端され、極一部がフッ素で終端された表面を有す
るシリコン半導体基板の表面にゲート絶縁膜を形成する
ことができ、形成されたゲート絶縁膜の特性低下あるい
は欠陥部分の発生を防止することができる。Normally, before forming a gate insulating film on the surface of a silicon semiconductor substrate, RCA is used for cleaning with an aqueous solution of NH4 OH / H2 O2 and further with an aqueous solution of HCl / H2 O2.
After cleaning the surface of the silicon semiconductor substrate to remove fine particles and metal impurities from the surface, the silicon semiconductor substrate is cleaned with a hydrofluoric acid aqueous solution and pure water. However, when the silicon semiconductor substrate is subsequently exposed to the air, the surface of the silicon semiconductor substrate is contaminated, moisture and organic substances adhere to the surface of the silicon semiconductor substrate, or Si atoms on the surface of the silicon semiconductor substrate become hydroxyl groups ( O
H) (see, for example, the document "Highly-relia"
ble Gate Oxide Formation for Giga-Scale LSIs by us
ing Closed Wet Cleaning System and Wet Oxidation w
ith Ultra-Dry Unloading ", J. Yugami, et al., Inter
national Electron Device MeetingTechnical Digest 9
5, see pp 855-858). In such a case, when the formation of the gate insulating film is started as it is, moisture or an organic substance or, for example, Si-
OH is taken in and may cause deterioration of characteristics of the formed gate insulating film or generation of a defective portion. In addition, a defect part is a silicon dangling bond (Si
A portion of the gate insulating film containing defects such as -H bonds,
Alternatively, the Si—O—Si bond is such that the Si—O—Si bond is compressed by stress or the angle of the Si—O—Si bond is different from the angle of the Si—O—Si bond in the thick or bulk silicon oxide film. Means a portion of the gate insulating film. Therefore, in order to avoid the occurrence of such a problem, the method for manufacturing a p-type semiconductor device of the present invention includes a step of cleaning the surface of the semiconductor layer before the formation of the gate insulating film. The formation of the gate insulating film can be performed without exposing the semiconductor layer to the atmosphere (that is, for example, the atmosphere from the cleaning of the semiconductor layer surface to the start of the gate insulating film forming step is an inert gas atmosphere or a vacuum atmosphere). preferable. Thereby, for example, when a silicon semiconductor substrate is used as a semiconductor layer, a gate insulating film can be formed on a surface of a silicon semiconductor substrate having a surface which is mostly terminated with hydrogen and a part of which is extremely terminated with fluorine, Deterioration of the characteristics of the formed gate insulating film or occurrence of a defective portion can be prevented.
【００４０】ゲート絶縁膜の形成においてプラズマ酸化
法を採用する場合、プラズマ処理装置の処理室内に水素
ガス及び酸素ガスを導入するが、この際、水素ガスが処
理室内に流入し、系外に流出することによって爆鳴気反
応が生じることを防止するために、処理室内に水素ガス
を導入する前に酸素ガスを導入することが望ましい。然
るに、酸素ガスの処理室内への導入によって半導体層に
酸化膜が形成される虞がある。このような酸化膜はドラ
イ酸化膜であり、加湿酸化法によって形成される酸化膜
よりも特性が劣っている。このようなドライ酸化膜の形
成を確実に防止するためには、例えば、ゲート絶縁膜の
形成開始前に、処理室内に窒素ガス等の不活性ガスで希
釈した水素ガスを先ず導入し、次いで、処理室内に酸素
ガスを導入すればよい。但し、この場合には、爆鳴気反
応の発生を確実に防止するために、水素ガスの濃度を、
水素ガスが酸素ガスと反応して燃焼しないような濃度、
具体的には、空気中での爆轟範囲以下（空気との容量％
で表した場合、１８．３容量％以下）、好ましくは空気
中での燃焼範囲以下（空気との容量％で表した場合、
４．０容量％以下）、あるいは又、酸素中での爆轟範囲
以下（酸素との容量％で表した場合、１５．０容量％以
下）、好ましくは酸素中での燃焼範囲以下（酸素との容
量％で表した場合、４．５容量％以下）となるような濃
度とすることが望ましい。When the plasma oxidation method is employed in forming the gate insulating film, hydrogen gas and oxygen gas are introduced into the processing chamber of the plasma processing apparatus. At this time, the hydrogen gas flows into the processing chamber and flows out of the system. Therefore, it is preferable to introduce oxygen gas before introducing hydrogen gas into the processing chamber in order to prevent a detonation reaction from occurring. However, there is a possibility that an oxide film is formed in the semiconductor layer by introduction of oxygen gas into the treatment chamber. Such an oxide film is a dry oxide film and has inferior characteristics to an oxide film formed by a humidification oxidation method. In order to reliably prevent the formation of such a dry oxide film, for example, before starting the formation of the gate insulating film, a hydrogen gas diluted with an inert gas such as a nitrogen gas is first introduced into the processing chamber, Oxygen gas may be introduced into the treatment chamber. However, in this case, the concentration of the hydrogen gas is set to
Concentration that hydrogen gas reacts with oxygen gas and does not burn,
Specifically, below the detonation range in air (volume% with air
When represented by 18.3% by volume or less, preferably below the combustion range in air (when represented by% by volume with air,
4.0% by volume or less) or below the detonation range in oxygen (15.0% by volume or less when expressed in terms of volume% with oxygen), preferably below the combustion range in oxygen (with oxygen and (In terms of volume% of 4.5% by volume or less).
【００４１】半導体層としては、シリコン単結晶ウエハ
といったシリコン半導体基板だけでなく、半導体基板上
にエピタキシャルシリコン層、ポリシリコン層、あるい
はアモルファスシリコン層、更には、シリコン半導体基
板やこれらの層に半導体素子が形成されたもの等、ゲー
ト絶縁膜を形成すべき下地を意味する。半導体層にゲー
ト絶縁膜を形成するとは、半導体基板等の上若しくは上
方に形成された半導体層にゲート絶縁膜を形成する場合
だけでなく、半導体基板の表面にゲート絶縁膜を形成す
る場合を含む。尚、シリコン単結晶ウエハは、ＣＺ法、
ＭＣＺ法、ＤＬＣＺ法、ＦＺ法等、如何なる方法で作製
されたウエハであってもよく、また、予め水素アニール
が加えられたものでもよい。また、半導体層はＳｉ−Ｇ
ｅから構成されていてもよい。As the semiconductor layer, not only a silicon semiconductor substrate such as a silicon single crystal wafer, but also an epitaxial silicon layer, a polysilicon layer, or an amorphous silicon layer on a semiconductor substrate, a silicon semiconductor substrate or a semiconductor element Means a base on which a gate insulating film is to be formed, such as one on which a gate insulating film is formed. Forming a gate insulating film over a semiconductor layer includes not only forming a gate insulating film over a semiconductor layer formed over or above a semiconductor substrate or the like, but also forming a gate insulating film over the surface of the semiconductor substrate. . In addition, the silicon single crystal wafer is obtained by the CZ method,
The wafer may be manufactured by any method such as the MCZ method, the DLCZ method, and the FZ method, or may be a wafer that has been previously subjected to hydrogen annealing. The semiconductor layer is made of Si-G
e.
【００４２】本発明においては、酸素ガス及び水素ガス
に電磁波を照射することによって生成した水蒸気及び水
素ガスに積層体あるいはゲート電極を晒すので、従来の
後酸化よりも低い温度でシリコン層を酸化することがで
きる。しかも、雰囲気には水素ガスが含まれているの
で、金属層が酸化されることを抑制することができる。
加えて、従来の後酸化よりも低い温度でシリコン層を酸
化することができるので、ｐ形不純物であるボロン原子
がこの後酸化工程において、シリコン層からゲート絶縁
膜を通過し、半導体層にまで到達することを効果的に抑
制することができる。In the present invention, since the laminate or the gate electrode is exposed to water vapor and hydrogen gas generated by irradiating oxygen gas and hydrogen gas with electromagnetic waves, the silicon layer is oxidized at a lower temperature than conventional post-oxidation. be able to. Moreover, since the atmosphere contains hydrogen gas, oxidation of the metal layer can be suppressed.
In addition, since the silicon layer can be oxidized at a lower temperature than the conventional post-oxidation, boron atoms, which are p-type impurities, pass from the silicon layer through the gate insulating film to the semiconductor layer in the post-oxidation step. Reaching can be effectively suppressed.
【００４３】[0043]
【実施例】以下、図面を参照して、実施例に基づき本発
明を説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described based on embodiments with reference to the drawings.
【００４４】（実施例１）本発明の実施に適した枚葉方
式のプラズマ処理装置の概念図を図１に示す。このプラ
ズマ処理装置は、処理室１０と、半導体層（実施例１に
おいては、シリコン半導体基板２０）を載置するステー
ジ１１と、処理室１０の外部に配設された磁石１３と、
処理室１０の頂部に取り付けられたマイクロ波導波管１
４と、処理室１０の頂部に配設されたガス導入部１６
Ａ，１６Ｂ，１６Ｃから構成されている。処理室１０
は、プラズマ生成領域１０Ａと、プラズマ処理領域１０
Ｂから構成されており、ステージ１１はプラズマ処理領
域１０Ｂに配されている。また、シリコン半導体基板２
０を加熱するための加熱手段１２であるランプがステー
ジ１１内に納められている。マイクロ波導波管１４には
マグネトロン１５が取り付けられ、マグネトロン１５に
よって１ＧＨｚ乃至１００ＧＨｚのマイクロ波（例え
ば、２．４５ＧＨｚのマイクロ波）が生成させられ、マ
イクロ波導波管１４を介してかかるマイクロ波は処理室
１０のプラズマ生成領域１０Ａに導入される。更には、
ガス導入部１６Ａ，１６Ｂ，１６Ｃのそれぞれから処理
室１０内に水素ガス、酸素ガス、窒素ガスが導入され
る。また、処理室１０の側面に配設されたガス導入部１
７から処理室１０内に不活性ガス（例えば窒素ガス）が
導入される。処理室１０内に導入された各種のガスは、
処理室１０の下部に設けられたガス排気部１８から系外
に排気される。処理室１０の外部には処理室１０内部が
結露しないように処理室１０の内部の温度を制御するた
めのヒータ１９が配設されている。(Embodiment 1) FIG. 1 shows a conceptual diagram of a single-wafer plasma processing apparatus suitable for carrying out the present invention. The plasma processing apparatus includes a processing chamber 10, a stage 11 on which a semiconductor layer (in the first embodiment, a silicon semiconductor substrate 20) is mounted, a magnet 13 provided outside the processing chamber 10,
Microwave waveguide 1 mounted on top of processing chamber 10
4 and a gas inlet 16 disposed at the top of the processing chamber 10.
A, 16B and 16C. Processing room 10
Is a plasma generation region 10A and a plasma processing region 10A.
B, and the stage 11 is disposed in the plasma processing region 10B. In addition, the silicon semiconductor substrate 2
A lamp as heating means 12 for heating 0 is housed in the stage 11. A magnetron 15 is attached to the microwave waveguide 14, and a microwave of 1 GHz to 100 GHz (for example, a microwave of 2.45 GHz) is generated by the magnetron 15, and the microwave is processed through the microwave waveguide 14. It is introduced into the plasma generation region 10A of the chamber 10. Furthermore,
Hydrogen gas, oxygen gas, and nitrogen gas are introduced into the processing chamber 10 from each of the gas introduction units 16A, 16B, and 16C. In addition, the gas introduction unit 1 disposed on the side of the processing chamber 10
From 7, an inert gas (for example, nitrogen gas) is introduced into the processing chamber 10. Various gases introduced into the processing chamber 10
The gas is exhausted out of the system from a gas exhaust part 18 provided in a lower part of the processing chamber 10. Outside the processing chamber 10, a heater 19 for controlling the temperature inside the processing chamber 10 so as to prevent dew condensation inside the processing chamber 10 is provided.
【００４５】プラズマ生成領域１０Ａにおいて、酸素ガ
ス及び水素ガスに１ＧＨｚ乃至１００ＧＨｚのマイクロ
波（例えば、２．４５ＧＨｚのマイクロ波）を照射する
ことによって水蒸気を生成させる。水蒸気の一部はプラ
ズマ状態にある。プラズマ処理領域１０Ｂにおいて、か
かる水蒸気及び水素ガスに、シリコン層及び金属層が積
層され、側面にシリコン層が露出した積層体が晒され、
あるいは又、ゲート電極が晒される。In the plasma generation region 10A, water vapor is generated by irradiating oxygen gas and hydrogen gas with microwaves of 1 GHz to 100 GHz (for example, microwaves of 2.45 GHz). Some of the water vapor is in a plasma state. In the plasma processing region 10B, a laminate in which a silicon layer and a metal layer are laminated on the water vapor and the hydrogen gas and the silicon layer is exposed on the side surfaces is exposed,
Alternatively, the gate electrode is exposed.
【００４６】尚、プラズマ酸化法を採用して半導体層の
表面にゲート絶縁膜を形成する場合には、プラズマ生成
領域１０Ａにおいて、水素ガス及び酸素ガスに１ＧＨｚ
乃至１００ＧＨｚのマイクロ波（例えば、２．４５ＧＨ
ｚのマイクロ波）を照射することによって水蒸気を生成
させる。また、プラズマ処理領域１０Ｂにおいて、この
水蒸気を用いて基板表面の半導体層を酸化する。更に
は、プラズマ窒化処理を行う場合には、プラズマ生成領
域１０Ａにおいて、窒素系ガスに１ＧＨｚ乃至１００Ｇ
Ｈｚのマイクロ波（例えば、２．４５ＧＨｚのマイクロ
波）を照射することによって、励起状態の窒素分子、窒
素分子イオン、窒素原子若しくは窒素原子イオンを生成
させる。また、プラズマ処理領域１０Ｂにおいて、半導
体層の表面に形成されたゲート絶縁膜の表面を窒化す
る。When the gate insulating film is formed on the surface of the semiconductor layer by using the plasma oxidation method, 1 GHz is applied to the hydrogen gas and the oxygen gas in the plasma generation region 10A.
To 100 GHz microwave (for example, 2.45 GHz
(microwave of z) to generate water vapor. In the plasma processing region 10B, the semiconductor layer on the substrate surface is oxidized using the water vapor. Further, when performing the plasma nitriding treatment, the plasma generation region 10A includes a nitrogen-based gas at 1 GHz to 100 GHz.
Irradiation with a microwave of Hz (for example, a microwave of 2.45 GHz) generates excited nitrogen molecules, nitrogen molecule ions, nitrogen atoms, or nitrogen atom ions. In the plasma processing region 10B, the surface of the gate insulating film formed on the surface of the semiconductor layer is nitrided.
【００４７】実施例１においては、半導体層としてシリ
コン半導体基板を用いた。また、実施例１においては、
プラズマ酸化法を採用した。図１に示したプラズマ処理
装置を用いた本発明の半導体装置の製造方法及びｐ形半
導体素子の製造方法を、以下、シリコン半導体基板２０
等の模式的な一部断面図である図２〜図４を参照して説
明する。In Example 1, a silicon semiconductor substrate was used as the semiconductor layer. In the first embodiment,
The plasma oxidation method was adopted. The method for manufacturing a semiconductor device and the method for manufacturing a p-type semiconductor element of the present invention using the plasma processing apparatus shown in FIG.
This will be described with reference to FIGS.
【００４８】［工程−１００］先ず、リンをドープした
直径８インチのＮ型シリコンウエハ（ＣＺ法にて作製）
であるシリコン半導体基板２０に、公知の方法でＬＯＣ
ＯＳ構造を有する素子分離領域２１を形成し、次いでウ
エルイオン注入、チャネルストップイオン注入、閾値調
整イオン注入を行う。尚、素子分離領域はトレンチ構造
を有していてもよいし、ＬＯＣＯＳ構造とトレンチ構造
の組み合わせであってもよい。その後、ＲＣＡ洗浄によ
りシリコン半導体基板２０の表面の微粒子や金属不純物
を除去し、次いで、０．１％フッ化水素酸水溶液及び純
水によるシリコン半導体基板２０の表面洗浄を行い、シ
リコン半導体基板２０の表面を露出させる（図２の
（Ａ）参照）。尚、シリコン半導体基板２０の表面は大
半が水素で終端しており、極一部がフッ素で終端されて
いる。[Step-100] First, an N-type silicon wafer of 8 inches in diameter doped with phosphorus (prepared by CZ method)
LOC is formed on the silicon semiconductor substrate 20 by a known method.
An element isolation region 21 having an OS structure is formed, and then well ion implantation, channel stop ion implantation, and threshold adjustment ion implantation are performed. Note that the element isolation region may have a trench structure or a combination of a LOCOS structure and a trench structure. Thereafter, fine particles and metal impurities on the surface of the silicon semiconductor substrate 20 are removed by RCA cleaning, and then the surface of the silicon semiconductor substrate 20 is cleaned with a 0.1% aqueous hydrofluoric acid solution and pure water. The surface is exposed (see FIG. 2A). The surface of the silicon semiconductor substrate 20 is mostly terminated with hydrogen, and a very small part is terminated with fluorine.
【００４９】［工程−１１０］次に、シリコン半導体基
板２０を、図１に示したプラズマ処理装置に図示しない
扉から搬入し、ステージ１１に載置した後、ガス導入部
１７から不活性ガス（例えば窒素ガス）を処理室１０内
に導入する。そして、加熱手段１２によってシリコン半
導体基板２０を８００゜Ｃに加熱する。[Step-110] Next, the silicon semiconductor substrate 20 is carried into the plasma processing apparatus shown in FIG. 1 from a door (not shown), and is placed on the stage 11, and then the inert gas ( For example, nitrogen gas) is introduced into the processing chamber 10. Then, the silicon semiconductor substrate 20 is heated to 800 ° C. by the heating means 12.
【００５０】［工程−１２０］そして、半導体層である
シリコン半導体基板２０の表面にゲート絶縁膜２２を形
成する。即ち、希釈用ガスとしての不活性ガス（例えば
窒素ガス）の処理室１０内への導入を中断し、ガス導入
部１６Ａ及びガス導入部１６Ｂから処理室１０内に水素
ガス及び酸素ガスを導入する。併せて、マグネトロン１
５にマイクロ波電力を供給し、マグネトロン１５にて生
成した１ＧＨｚ乃至１００ＧＨｚのマイクロ波（例え
ば、２．４５ＧＨｚのマイクロ波）をマイクロ波導波管
１４を介して処理室１０のプラズマ生成領域１０Ａに導
入する。これによって、即ち、水素ガス及び酸素ガスに
電磁波を照射することによって、上述の式（１−１）〜
（１−４）の反応、及び式（２）、式（３）の反応が生
じ、水蒸気が生成する。発生した水蒸気は処理室１０の
下方に位置するプラズマ処理領域１０Ｂに到達し、加熱
手段１２によって加熱された半導体層（具体的にはシリ
コン半導体基板２０）の表面が酸化される。こうして、
半導体層の表面に厚さ２ｎｍのゲート絶縁膜２２を形成
することができる（図２の（Ｂ）参照）。ゲート絶縁膜
２２の形成条件を、以下の表１に例示する。[Step-120] Then, a gate insulating film 22 is formed on the surface of the silicon semiconductor substrate 20, which is a semiconductor layer. That is, the introduction of the inert gas (for example, nitrogen gas) as the dilution gas into the processing chamber 10 is interrupted, and the hydrogen gas and the oxygen gas are introduced into the processing chamber 10 from the gas introduction unit 16A and the gas introduction unit 16B. . In addition, magnetron 1
5, a microwave power of 1 GHz to 100 GHz (for example, a microwave of 2.45 GHz) generated by the magnetron 15 is introduced into the plasma generation region 10A of the processing chamber 10 through the microwave waveguide 14. I do. Thus, that is, by irradiating the hydrogen gas and the oxygen gas with electromagnetic waves,
The reaction of (1-4) and the reactions of formulas (2) and (3) occur, and steam is generated. The generated water vapor reaches the plasma processing region 10B located below the processing chamber 10, and the surface of the semiconductor layer (specifically, the silicon semiconductor substrate 20) heated by the heating unit 12 is oxidized. Thus,
A gate insulating film 22 with a thickness of 2 nm can be formed over the surface of the semiconductor layer (see FIG. 2B). The conditions for forming the gate insulating film 22 are shown in Table 1 below.
【００５１】［表１］ マイクロ波電力 ：１０ｋＷ マイクロ波周波数：２．４５ＧＨｚ 酸素ガス流量 ：１０ＳＬＭ 水素ガス流量 ：０．２ＳＬＭ 基板温度 ：８００゜Ｃ[Table 1] Microwave power: 10 kW Microwave frequency: 2.45 GHz Oxygen gas flow rate: 10 SLM Hydrogen gas flow rate: 0.2 SLM Substrate temperature: 800 ° C.
【００５２】［工程−１３０］その後、ゲート絶縁膜２
２上に、ｐ形不純物を含むシリコン層２３Ａ、及び金属
層２３Ｃが積層されて成るゲート電極２３を形成する。
即ち、ゲート絶縁膜２２の形成が完了したならば、マグ
ネトロン１５へのマイクロ波電力の供給、処理室１０へ
の水素ガス及び酸素ガスの導入を中止し、ガス導入部１
７から不活性ガスを処理室１０内へ導入しながら、シリ
コン半導体基板２０を室温まで冷却し、その後、シリコ
ン半導体基板２０をプラズマ処理装置から搬出する。そ
して、公知のＣＶＤ装置にシリコン半導体基板２０を搬
入する。そして、ｐ形不純物（例えばボロン）を含んだ
シリコン層２３Ａ（実施例１においてはポリシリコン
層）をＣＶＤ法にて全面に製膜する。次いで、ＷＮから
成る反応防止層２３Ｂ、タングステンから成る金属層２
３Ｃを順次製膜した後、リソグラフィ技術及びドライエ
ッチング技術に基づき、金属層２３Ｃ、反応防止層２３
Ｂ及びシリコン層２３Ａをパターニングする。こうし
て、図２の（Ｃ）に示すゲート電極２３、あるいは又、
シリコン層２３Ａ及び金属層２３Ｃが積層され、側面に
シリコン層２３Ａが露出した積層体を得ることができ
る。[Step-130] Thereafter, the gate insulating film 2
A gate electrode 23 formed by stacking a silicon layer 23A containing a p-type impurity and a metal layer 23C is formed on 2.
That is, when the formation of the gate insulating film 22 is completed, the supply of the microwave power to the magnetron 15 and the introduction of the hydrogen gas and the oxygen gas into the processing chamber 10 are stopped, and the gas introduction unit 1
The silicon semiconductor substrate 20 is cooled down to room temperature while introducing an inert gas into the processing chamber 10 from 7, and then the silicon semiconductor substrate 20 is carried out of the plasma processing apparatus. Then, the silicon semiconductor substrate 20 is carried into a known CVD apparatus. Then, a silicon layer 23A (polysilicon layer in the first embodiment) containing a p-type impurity (for example, boron) is formed on the entire surface by the CVD method. Next, a reaction prevention layer 23B made of WN and a metal layer 2 made of tungsten
After sequentially forming 3C, a metal layer 23C and a reaction prevention layer 23 are formed based on a lithography technique and a dry etching technique.
B and the silicon layer 23A are patterned. Thus, the gate electrode 23 shown in FIG.
A stacked body in which the silicon layer 23A and the metal layer 23C are stacked and the silicon layer 23A is exposed on the side surface can be obtained.
【００５３】［工程−１４０］次に、酸素ガス及び水素
ガスに電磁波を照射することによって生成した水蒸気及
び水素ガスにゲート電極、あるいは、側面にシリコン層
２３Ａが露出した積層体を晒す。即ち、後酸化工程を実
行する。具体的には、シリコン半導体基板２０を、図１
に示したプラズマ処理装置に図示しない扉から再び搬入
し、ステージ１１に載置した後、ガス導入部１７から不
活性ガス（例えば窒素ガス）を処理室１０内に導入す
る。そして、加熱手段１２によってシリコン半導体基板
２０を４００゜Ｃに加熱する。シリコン半導体基板２０
の温度が安定したならば、希釈用ガスとしての不活性ガ
ス（例えば窒素ガス）の処理室１０内への導入を中断
し、ガス導入部１６Ａ及びガス導入部１６Ｂから処理室
１０内に水素ガス及び酸素ガスを導入し、ガス導入部１
６Ｃから処理室１０内にアルゴンガスを導入する。併せ
て、マグネトロン１５にマイクロ波電力を供給し、マグ
ネトロン１５にて生成した１ＧＨｚ乃至１００ＧＨｚの
マイクロ波（例えば、２．４５ＧＨｚのマイクロ波）を
マイクロ波導波管１４を介して処理室１０のプラズマ生
成領域１０Ａに導入する。これによって、即ち、水素ガ
ス及び酸素ガスに電磁波を照射することによって、上述
の式（１−１）〜（１−４）の反応、及び式（２）、式
（３）の反応が生じ、水蒸気が生成する。発生した水蒸
気は処理室１０の下方に位置するプラズマ処理領域１０
Ｂに到達し、ゲート電極２３の側面に露出したシリコン
層２３Ａ、あるいは、積層体の側面に露出したシリコン
層２３Ａが酸化され、酸化膜２４が形成される（図２の
（Ｄ）参照）。酸化膜２４の形成条件を、以下の表２に
例示するが、処理室１０内への酸素ガスの供給量よりも
水素ガスの供給量の方が８倍、多い。これによって、プ
ラズマ処理領域１０Ｂの雰囲気は水蒸気及び水素ガス雰
囲気となる結果、酸化膜２４が形成される一方、金属層
２３Ｃの酸化を抑制することができ、選択的にシリコン
層２３Ａの酸化を行うことができる。また、基板温度を
４００゜Ｃとした状態で酸化膜２４を形成できるので、
シリコン層２３Ａに含まれたボロン原子がゲート絶縁膜
２２を通過し、シリコン半導体基板２０にまで到達する
ことを効果的に抑制することができる。酸化膜２４の形
成が完了したならば、マグネトロン１５へのマイクロ波
電力の供給、処理室１０への水素ガス及び酸素ガスの導
入を中止し、ガス導入部１７から不活性ガスを処理室１
０内へ導入しながら、シリコン半導体基板２０を室温ま
で冷却し、その後、シリコン半導体基板２０をプラズマ
処理装置から搬出する。[Step-140] Next, the gate electrode or the laminate having the silicon layer 23A exposed on the side surfaces is exposed to water vapor and hydrogen gas generated by irradiating oxygen gas and hydrogen gas with electromagnetic waves. That is, a post-oxidation step is performed. Specifically, the silicon semiconductor substrate 20 is
Is again carried in from a door (not shown) into the plasma processing apparatus shown in FIG. 1 and placed on the stage 11, and then an inert gas (for example, nitrogen gas) is introduced into the processing chamber 10 from the gas introduction unit 17. Then, the silicon semiconductor substrate 20 is heated to 400 ° C. by the heating means 12. Silicon semiconductor substrate 20
Is stabilized, the introduction of an inert gas (for example, nitrogen gas) as a diluting gas into the processing chamber 10 is interrupted, and hydrogen gas is introduced into the processing chamber 10 from the gas inlets 16A and 16B. And oxygen gas are introduced into the gas introduction section 1
Argon gas is introduced into the processing chamber 10 from 6C. At the same time, microwave power is supplied to the magnetron 15, and microwaves of 1 GHz to 100 GHz (for example, microwaves of 2.45 GHz) generated by the magnetron 15 are generated in the processing chamber 10 through the microwave waveguide 14. It is introduced into the area 10A. Thus, that is, by irradiating the hydrogen gas and the oxygen gas with the electromagnetic waves, the reactions of the above-described equations (1-1) to (1-4) and the reactions of the equations (2) and (3) occur. Water vapor is generated. The generated water vapor is applied to the plasma processing region 10 located below the processing chamber 10.
B, the silicon layer 23A exposed on the side surface of the gate electrode 23 or the silicon layer 23A exposed on the side surface of the stacked body is oxidized to form an oxide film 24 (see FIG. 2D). The conditions for forming the oxide film 24 are exemplified in Table 2 below. The supply amount of the hydrogen gas is eight times larger than the supply amount of the oxygen gas into the processing chamber 10. As a result, the atmosphere in the plasma processing region 10B becomes a water vapor and hydrogen gas atmosphere. As a result, while the oxide film 24 is formed, the oxidation of the metal layer 23C can be suppressed, and the silicon layer 23A is selectively oxidized. be able to. Further, since the oxide film 24 can be formed in a state where the substrate temperature is 400 ° C.,
It is possible to effectively suppress boron atoms contained in the silicon layer 23A from passing through the gate insulating film 22 and reaching the silicon semiconductor substrate 20. When the formation of the oxide film 24 is completed, the supply of the microwave power to the magnetron 15 and the introduction of the hydrogen gas and the oxygen gas into the processing chamber 10 are stopped, and the inert gas is supplied from the gas introduction unit 17 to the processing chamber 1.
The silicon semiconductor substrate 20 is cooled to room temperature while being introduced into the chamber 0, and then the silicon semiconductor substrate 20 is unloaded from the plasma processing apparatus.
【００５４】［表２］ マイクロ波電力 ：１ｋＷ マイクロ波周波数：２．４５ＧＨｚ 酸素ガス流量 ：０．０１ＬＭ 水素ガス流量 ：０．０８ＳＬＭ アルゴンガス流量：１．９１ＳＬＭ 基板温度 ：４００゜Ｃ[Table 2] Microwave power: 1 kW Microwave frequency: 2.45 GHz Oxygen gas flow rate: 0.01 LM Hydrogen gas flow rate: 0.08 SLM Argon gas flow rate: 1.91 SLM Substrate temperature: 400 ° C.
【００５５】［工程−１５０］次に、ｐ形不純物（例え
ばボロンやＢＦ2）をイオン注入法にて半導体層（具体
的には、シリコン半導体基板２０）に注入して低濃度の
不純物領域２５を形成した後（図３の（Ａ）参照）、全
面に絶縁材料層を形成し、異方性ドライエッチング技術
に基づき絶縁材料層をエッチングして、ゲート電極２３
の側壁にサイドウオール２６を形成する（図３の（Ｂ）
参照）。次いで、シリコン半導体基板２０にボロンイオ
ンをイオン注入法にて注入した後、イオン注入された不
純物の活性化熱処理を行うことによって、ソース／ドレ
イン領域２７を形成する（図３の（Ｃ）参照）。その
後、全面に層間絶縁層２８をＣＶＤ法にて製膜し、ソー
ス／ドレイン領域２７の上方の層間絶縁層２８に開口部
を設け、かかる開口部内を含む層間絶縁層２８の上に配
線材料層をスパッタ法にて形成し、配線材料層をパター
ニングすることによって配線２９を形成し、図４に模式
的な一部断面図を示すｐ形半導体素子を得ることができ
る。[Step-150] Next, a p-type impurity (for example, boron or BF2 ) is implanted into the semiconductor layer (specifically, the silicon semiconductor substrate 20) by an ion implantation method to form a low-concentration impurity region 25. (See FIG. 3A), an insulating material layer is formed on the entire surface, and the insulating material layer is etched based on the anisotropic dry etching technique to form the gate electrode 23.
A sidewall 26 is formed on the side wall of the substrate (FIG. 3B)
reference). Next, after boron ions are implanted into the silicon semiconductor substrate 20 by an ion implantation method, activation heat treatment of the ion-implanted impurities is performed to form source / drain regions 27 (see FIG. 3C). . Thereafter, an interlayer insulating layer 28 is formed on the entire surface by a CVD method, an opening is provided in the interlayer insulating layer 28 above the source / drain region 27, and a wiring material layer is formed on the interlayer insulating layer 28 including the inside of the opening. Is formed by a sputtering method, and the wiring 29 is formed by patterning the wiring material layer, whereby a p-type semiconductor element whose schematic partial cross-sectional view is shown in FIG. 4 can be obtained.
【００５６】（実施例２）実施例２は、実施例１のｐ形
半導体素子の製造方法の変形である。実施例２が実施例
１と相違する点は、［工程−１２０］に引き続き、プラ
ズマ窒化処理をゲート絶縁膜２２に対して施す点にあ
る。この点を除き、実施例２は実施例１と同様である。Embodiment 2 Embodiment 2 is a modification of the method for manufacturing a p-type semiconductor device of Embodiment 1. The second embodiment is different from the first embodiment in that plasma nitridation is performed on the gate insulating film 22 after [Step-120]. Except for this point, the second embodiment is the same as the first embodiment.
【００５７】具体的には、ゲート絶縁膜の形成完了後、
マグネトロン１５へのマイクロ波電力の供給、処理室１
０への水素ガス及び酸素ガスの導入を中止し、ガス導入
部１７から不活性ガスを処理室１０内へ導入しながら、
シリコン半導体基板２０を室温まで冷却する。次いで、
ガス導入部１７からの不活性ガスの処理室１０内への導
入を中止する。その後、ガス導入部１６Ｃから処理室１
０に、窒素系ガスである窒素ガスを導入する。併せて、
マグネトロン１５にマイクロ波電力を供給し、マグネト
ロン１５にて生成した１ＧＨｚ乃至１００ＧＨｚのマイ
クロ波（例えば、２．４５ＧＨｚのマイクロ波）をマイ
クロ波導波管１４を介して処理室１０のプラズマ生成領
域１０Ａに導入する。これによって、即ち、窒素ガスに
電磁波を照射することによって上述の式（４−１）〜
（４−４）の反応にて生成した励起状態の窒素分子、窒
素分子イオン、窒素原子若しくは窒素原子イオンが処理
室１０の下方に位置するプラズマ処理領域１０Ｂに到達
し、ゲート絶縁膜２２の表面が窒化される。プラズマ窒
化処理の条件を、以下の表３に例示する。尚、シリコン
半導体基板の温度を室温にする理由は、窒化処理におい
て窒素原子がシリコン半導体基板内に拡散することを抑
制するためである。Specifically, after the formation of the gate insulating film is completed,
Supply of microwave power to magnetron 15, processing chamber 1
While stopping the introduction of hydrogen gas and oxygen gas to 0, and introducing an inert gas into the processing chamber 10 from the gas introduction unit 17,
The silicon semiconductor substrate 20 is cooled to room temperature. Then
The introduction of the inert gas from the gas introduction unit 17 into the processing chamber 10 is stopped. Thereafter, the processing chamber 1 is moved from the gas inlet 16C.
At 0, nitrogen gas, which is a nitrogen-based gas, is introduced. together,
Microwave power is supplied to the magnetron 15, and the microwave of 1 GHz to 100 GHz (for example, the microwave of 2.45 GHz) generated by the magnetron 15 is supplied to the plasma generation region 10 </ b> A of the processing chamber 10 via the microwave waveguide 14. Introduce. Thus, that is, by irradiating the nitrogen gas with an electromagnetic wave, the above-described formulas (4-1) to (4-1) are applied.
Excited nitrogen molecules, nitrogen molecule ions, nitrogen atoms or nitrogen atom ions generated in the reaction of (4-4) reach the plasma processing region 10 </ b> B located below the processing chamber 10, and the surface of the gate insulating film 22. Is nitrided. Table 3 below shows the conditions of the plasma nitriding treatment. The reason for setting the temperature of the silicon semiconductor substrate to room temperature is to suppress diffusion of nitrogen atoms into the silicon semiconductor substrate in the nitriding treatment.
【００５８】［表３］ マイクロ波電力 ：１ｋＷ マイクロ波周波数：２．４５ＧＨｚ 窒素ガス流量 ：０．４ＳＬＭ 圧力 ：０．１６Ｐａ 基板温度 ：室温（２５゜Ｃ）[Table 3] Microwave power: 1 kW Microwave frequency: 2.45 GHz Nitrogen gas flow rate: 0.4 SLM Pressure: 0.16 Pa Substrate temperature: room temperature (25 ° C.)
【００５９】尚、プラズマ窒化処理を行った後、加熱処
理を行ってもよい。具体的には、ガス導入部１６Ｃから
の処理室１０への窒素ガスの導入を中止し、ガス導入部
１７から不活性ガスを処理室１０内へ導入しながら、加
熱手段１２によってシリコン半導体基板２０を８５０゜
Ｃまで昇温する。そして、シリコン半導体基板２０の温
度が８５０゜Ｃに達し、その温度が安定したならば、窒
素ガス流量４ＳＬＭで５分間、加熱処理を行う。この加
熱処理によって、ゲート絶縁膜に生じたダメージの緩和
を図ることができる。After the plasma nitriding, a heat treatment may be performed. Specifically, the introduction of the nitrogen gas from the gas introduction unit 16C into the processing chamber 10 is stopped, and the inert gas is introduced into the processing chamber 10 from the gas introduction unit 17 while the silicon semiconductor substrate 20 is heated by the heating unit 12. To 850 ° C. Then, when the temperature of the silicon semiconductor substrate 20 reaches 850 ° C. and the temperature is stabilized, a heat treatment is performed at a nitrogen gas flow rate of 4 SLM for 5 minutes. By this heat treatment, damage caused on the gate insulating film can be reduced.
【００６０】（実施例３）実施例３も、実施例１のｐ形
半導体素子の製造方法の変形である。実施例１において
はシリコン半導体基板２０を８００゜Ｃに加熱した状態
でプラズマ酸化法にてゲート絶縁膜を形成したが、実施
例３においては、プラズマ酸化法に基づき、２段階の酸
化を行う。即ち、ゲート絶縁膜の形成を、半導体層の表
面から半導体層を主に構成する原子が脱離しない温度に
て半導体層の表面にゲート絶縁膜の形成を開始した後、
所定の期間、半導体層の表面から半導体層を主に構成す
る原子が脱離しない温度範囲に半導体層を保持してゲー
ト絶縁膜を形成する第１のゲート絶縁膜形成工程と、半
導体層の表面から半導体層を主に構成する原子が脱離し
ない温度範囲よりも高い温度にて、所望の厚さになるま
でゲート絶縁膜を更に形成する第２のゲート絶縁膜形成
工程から構成した。尚、実施例３においても図１に示し
たプラズマ処理装置を用いる。Embodiment 3 Embodiment 3 is also a modification of the method for manufacturing a p-type semiconductor device of Embodiment 1. In the first embodiment, the gate insulating film is formed by the plasma oxidation method while the silicon semiconductor substrate 20 is heated to 800 ° C., but in the third embodiment, two-stage oxidation is performed based on the plasma oxidation method. That is, the formation of the gate insulating film, after starting the formation of the gate insulating film on the surface of the semiconductor layer at a temperature at which atoms mainly constituting the semiconductor layer do not desorb from the surface of the semiconductor layer,
A first gate insulating film forming step of forming the gate insulating film by holding the semiconductor layer within a temperature range in which atoms mainly constituting the semiconductor layer do not desorb from the surface of the semiconductor layer for a predetermined period; And a second gate insulating film forming step of further forming a gate insulating film at a temperature higher than a temperature range in which atoms mainly constituting the semiconductor layer do not desorb until a desired thickness is obtained. In the third embodiment, the plasma processing apparatus shown in FIG. 1 is used.
【００６１】［工程−３００］先ず、実施例１の［工程
−１００］と同様の工程を実行する。[Step-300] First, the same step as [Step-100] in the first embodiment is performed.
【００６２】［工程−３１０］次に、シリコン半導体基
板２０を、図１に示したプラズマ処理装置に図示しない
扉から搬入し、ステージ１１に載置した後、ガス導入部
１７から不活性ガス（例えば窒素ガス）を処理室１０内
に導入する。そして、加熱手段１２によってシリコン半
導体基板２０を３００゜Ｃに加熱する。尚、この温度に
おいては、半導体層表面のＳｉ−Ｈ結合は切断されな
い。従って、半導体層（実施例３においてはシリコン半
導体基板２０）の表面に凹凸（荒れ）が生じることがな
い。[Step-310] Next, the silicon semiconductor substrate 20 is carried into the plasma processing apparatus shown in FIG. 1 from a door (not shown), and is placed on the stage 11, and then the inert gas ( For example, nitrogen gas) is introduced into the processing chamber 10. Then, the silicon semiconductor substrate 20 is heated to 300 ° C. by the heating means 12. At this temperature, the Si—H bond on the surface of the semiconductor layer is not broken. Therefore, no irregularities (roughness) are generated on the surface of the semiconductor layer (the silicon semiconductor substrate 20 in the third embodiment).
【００６３】［工程−３２０］その後、希釈用ガスとし
ての不活性ガス（例えば窒素ガス）をガス導入部１７か
ら処理室１０内に導入しながら、ガス導入部１６Ａ及び
ガス導入部１６Ｂから処理室１０内に水素ガス及び酸素
ガスを導入する。併せて、マグネトロン１５にマイクロ
波電力を供給し、マグネトロン１５にて生成した１ＧＨ
ｚ乃至１００ＧＨｚのマイクロ波（例えば、２．４５Ｇ
Ｈｚのマイクロ波）をマイクロ波導波管１４を介して処
理室１０のプラズマ生成領域１０Ａに導入する。これに
よって、水蒸気が生成する。発生した水蒸気は処理室１
０の下方に位置するプラズマ処理領域１０Ｂに到達し、
加熱手段１２によって加熱された半導体層（具体的には
シリコン半導体基板２０）の表面が酸化される。こうし
て、半導体層の表面にゲート絶縁膜（実施例３において
はシリコン酸化膜）を形成することができる。ゲート絶
縁膜の形成条件を、以下の表４に例示する。この第１の
ゲート絶縁膜形成工程において、厚さ１ｎｍのゲート絶
縁膜を形成する。[Step-320] Then, while introducing an inert gas (for example, nitrogen gas) as a diluting gas into the processing chamber 10 from the gas introducing section 17, the gas is introduced from the gas introducing section 16A and the gas introducing section 16B to the processing chamber. Hydrogen gas and oxygen gas are introduced into 10. At the same time, microwave power is supplied to the magnetron 15 to generate 1 GH generated by the magnetron 15.
microwave of z to 100 GHz (for example, 2.45 G
(Microwave of 1 Hz) is introduced into the plasma generation region 10A of the processing chamber 10 through the microwave waveguide 14. Thereby, steam is generated. The generated steam is in processing chamber 1
0, reaches the plasma processing region 10B located below,
The surface of the semiconductor layer (specifically, the silicon semiconductor substrate 20) heated by the heating means 12 is oxidized. Thus, a gate insulating film (a silicon oxide film in Example 3) can be formed on the surface of the semiconductor layer. The conditions for forming the gate insulating film are shown in Table 4 below. In this first gate insulating film forming step, a gate insulating film having a thickness of 1 nm is formed.
【００６４】［表４］ マイクロ波電力 ：１０ｋＷ マイクロ波周波数：２．４５ＧＨｚ 酸素ガス流量 ：１０ＳＬＭ 水素ガス流量 ：０．２ＳＬＭ 不活性ガス流量 ：１０ＳＬＭ 基板温度 ：３００゜Ｃ[Table 4] Microwave power: 10 kW Microwave frequency: 2.45 GHz Oxygen gas flow rate: 10 SLM Hydrogen gas flow rate: 0.2 SLM Inert gas flow rate: 10 SLM Substrate temperature: 300 ° C.
【００６５】［工程−３３０］その後、マグネトロン１
５へのマイクロ波電力の供給、処理室１０への水素ガス
及び酸素ガスの導入を中断し、ガス導入部１７からの不
活性ガスの処理室１０内への導入を継続しながら、加熱
手段１２によってシリコン半導体基板２０を８００゜Ｃ
まで昇温する。尚、半導体層の表面に既に薄いゲート絶
縁膜が形成されているので、この昇温工程において半導
体層（実施例３においてはシリコン半導体基板２０）の
表面に凹凸（荒れ）が生じることがない。次いで、再
び、ガス導入部１６Ａ及びガス導入部１６Ｂから処理室
１０内に水素ガス及び酸素ガスを導入する。併せて、再
び、マグネトロン１５にマイクロ波電力を供給し、マグ
ネトロン１５にて生成した１ＧＨｚ乃至１００ＧＨｚの
マイクロ波（例えば、２．４５ＧＨｚのマイクロ波）を
マイクロ波導波管１４を介して処理室１０のプラズマ生
成領域１０Ａに導入する。これによって、水蒸気が生成
する。発生した水蒸気は処理室１０の下方に位置するプ
ラズマ処理領域１０Ｂに到達し、加熱手段１２によって
加熱された半導体層（具体的にはシリコン半導体基板２
０）の表面を更に酸化する。こうして、半導体層の表面
に総厚４ｎｍのゲート絶縁膜を形成する。この第２のゲ
ート絶縁膜形成工程におけるゲート絶縁膜の形成条件
を、以下の表５に例示する。[Step-330] Then, the magnetron 1
The supply of the microwave power to the processing chamber 5 and the introduction of the hydrogen gas and the oxygen gas into the processing chamber 10 are interrupted, and the introduction of the inert gas from the gas inlet 17 into the processing chamber 10 is continued. The silicon semiconductor substrate 20 at 800 ° C.
Heat up to Since a thin gate insulating film is already formed on the surface of the semiconductor layer, no irregularities (roughness) are generated on the surface of the semiconductor layer (the silicon semiconductor substrate 20 in the third embodiment) in this temperature raising step. Next, hydrogen gas and oxygen gas are again introduced into the processing chamber 10 from the gas introduction unit 16A and the gas introduction unit 16B. At the same time, the microwave power is again supplied to the magnetron 15, and the microwave of 1 GHz to 100 GHz (for example, the microwave of 2.45 GHz) generated by the magnetron 15 is supplied to the processing chamber 10 through the microwave waveguide 14. It is introduced into the plasma generation region 10A. Thereby, steam is generated. The generated water vapor reaches the plasma processing region 10B located below the processing chamber 10 and is heated by the heating means 12 in the semiconductor layer (specifically, the silicon semiconductor substrate 2).
The surface of 0) is further oxidized. Thus, a gate insulating film having a total thickness of 4 nm is formed on the surface of the semiconductor layer. Table 5 below shows the conditions for forming the gate insulating film in the second gate insulating film forming step.
【００６６】［表５］ マイクロ波電力 ：１０ｋＷ マイクロ波周波数：２．４５ＧＨｚ 酸素ガス流量 ：１０ＳＬＭ 水素ガス流量 ：０．２ＳＬＭ 不活性ガス流量 ：１０ＳＬＭ 基板温度 ：８００゜Ｃ[Table 5] Microwave power: 10 kW Microwave frequency: 2.45 GHz Oxygen gas flow rate: 10 SLM Hydrogen gas flow rate: 0.2 SLM Inert gas flow rate: 10 SLM Substrate temperature: 800 ° C.
【００６７】［工程−３４０］以降、実施例１の［工程
−１３０］〜［工程−１５０］を実行することによっ
て、あるいは又、実施例２にて説明したプラズマ窒化処
理を経た後、実施例１の［工程−１３０］〜［工程−１
５０］を実行することによって、ｐ形半導体素子を得る
ことができる。[Step-340] After that, by executing [Step-130] to [Step-150] of the first embodiment, or after the plasma nitriding treatment described in the second embodiment, [Step-130] to [Step-1]
50], a p-type semiconductor device can be obtained.
【００６８】（実施例４）実施例４も、実施例１のｐ形
半導体素子の製造方法の変形である。実施例４が実施例
１と相違する点は、半導体層の表面にゲート絶縁膜を形
成した後、形成されたゲート絶縁膜に加熱処理を施す点
にある。以下、実施例４のｐ形半導体素子の製造方法を
説明する。尚、実施例４においても図１に示したプラズ
マ処理装置を用いる。Embodiment 4 Embodiment 4 is also a modification of the method for manufacturing a p-type semiconductor device of Embodiment 1. Example 4 is different from Example 1 in that after a gate insulating film is formed on the surface of a semiconductor layer, a heat treatment is performed on the formed gate insulating film. Hereinafter, a method of manufacturing the p-type semiconductor device of the fourth embodiment will be described. In the fourth embodiment, the plasma processing apparatus shown in FIG. 1 is used.
【００６９】［工程−４００］実施例１の［工程−１０
０］〜［工程−１２０］と同様の工程を実行することに
よって、半導体層（実施例４においてはシリコン半導体
基板２０）の表面に厚さ２ｎｍのゲート絶縁膜を形成す
る。[Step-400] [Step-10] of Example 1
0] to [Step-120], a 2 nm-thick gate insulating film is formed on the surface of the semiconductor layer (the silicon semiconductor substrate 20 in Example 4).
【００７０】［工程−４１０］その後、マグネトロン１
５へのマイクロ波電力の供給、処理室１０への水素ガス
及び酸素ガスの導入を中止し、ガス導入部１７からの不
活性ガスの処理室１０内へ導入しながら、加熱手段１２
によってシリコン半導体基板２０を８５０゜Ｃまで昇温
する。次いで、塩化水素ガスを０．１容量％含有する窒
素ガスをガス導入部１７から処理室１０内に導入し、５
分間、加熱処理を行う。これによって、タイムゼロ絶縁
破壊（ＴＺＤＢ）特性及び経時絶縁破壊（ＴＤＤＢ）特
性に優れたゲート絶縁膜を得ることができる。[Step-410] Then, the magnetron 1
The supply of the microwave power to the processing chamber 5 and the introduction of the hydrogen gas and the oxygen gas into the processing chamber 10 are stopped.
As a result, the temperature of the silicon semiconductor substrate 20 is raised to 850 ° C. Next, nitrogen gas containing 0.1% by volume of hydrogen chloride gas was introduced into the processing chamber 10 from the gas introduction unit 17,
Heat treatment for minutes. Thus, a gate insulating film having excellent time-zero dielectric breakdown (TZDB) characteristics and temporal dielectric breakdown (TDDB) characteristics can be obtained.
【００７１】［工程−４２０］その後、ガス導入部１７
からの塩化水素ガスを０．１容量％含有する窒素ガスの
処理室１０への導入を中止し、ガス導入部１７から不活
性ガス（例えば窒素ガス）を処理室１０へ導入する。以
降、実施例１の［工程−１３０］〜［工程−１５０］を
実行することによって、あるいは又、実施例２にて説明
したプラズマ窒化処理を経た後、実施例１の［工程−１
３０］〜［工程−１５０］を実行することによって、ｐ
形半導体素子を得ることができる。また、実施例４の加
熱処理を、実施例３の２段階のゲート絶縁膜形成工程に
加えてもよい。[Step-420] Thereafter, the gas introduction unit 17
The introduction of nitrogen gas containing 0.1% by volume of hydrogen chloride gas into the processing chamber 10 is stopped, and an inert gas (for example, nitrogen gas) is introduced into the processing chamber 10 from the gas introduction unit 17. Thereafter, by performing [Step-130] to [Step-150] of the first embodiment, or after performing the plasma nitriding treatment described in the second embodiment, the [step-1] of the first embodiment is performed.
30] to [Step-150], p
A semiconductor device can be obtained. Further, the heat treatment of the fourth embodiment may be added to the two-step gate insulating film forming process of the third embodiment.
【００７２】（実施例５）実施例５も実施例１の変形で
ある。実施例５が実施例１と相違する点は、ゲート絶縁
膜の形成にパイロジェニック酸化法を採用した点にあ
る。(Embodiment 5) Embodiment 5 is also a modification of Embodiment 1. The fifth embodiment differs from the first embodiment in that a pyrogenic oxidation method is used for forming a gate insulating film.
【００７３】パイロジェニック酸化法に基づきシリコン
酸化膜を形成するための縦型方式の酸化膜形成装置の概
念図を図５に示す。この縦型方式の酸化膜形成装置は、
垂直方向に保持された石英製の二重管構造の酸化炉３０
（処理室に相当する）と、酸化炉３０へ湿式ガス及び／
ガスを導入するためのガス導入部３２と、酸化炉３０か
ら湿式ガス及び／ガスを排気するガス排気部３３と、Ｓ
ｉＣから成る円筒状の均熱管３６を介して酸化炉３０内
を所定の雰囲気温度に保持するためのヒータ３４と、基
板搬出入部４０と、基板搬出入部４０へ窒素ガス等の不
活性ガスを導入するためのガス導入部４１と、基板搬出
入部４０からガスを排気するガス排気部４２と、酸化炉
３０と基板搬出入部４０とを仕切るシャッター３５と、
シリコン半導体基板２０を酸化炉３０内に搬入出するた
めのエレベータ機構４３から構成されている。エレベー
タ機構４３には、シリコン半導体基板２０を載置するた
めの石英ボート４４が取り付けられている。また、燃焼
室５０に供給された水素ガスを酸素ガスと、燃焼室５０
内で高温にて混合し、燃焼させることによって、湿式ガ
スを生成させる。かかる湿式ガスは、配管５１、ガス流
路３１及びガス導入部３２を介して酸化炉３０内に導入
される。尚、ガス流路３１は、二重管構造の酸化炉３０
の内壁及び外壁の間の空間に相当する。FIG. 5 is a conceptual diagram of a vertical type oxide film forming apparatus for forming a silicon oxide film based on a pyrogenic oxidation method. This vertical type oxide film forming apparatus
Oxidizing furnace 30 of double tube structure made of quartz held vertically
(Corresponding to the processing chamber) and the wet gas and / or
A gas introduction unit 32 for introducing a gas, a gas exhaust unit 33 for exhausting a wet gas and / or gas from the oxidation furnace 30,
A heater 34 for maintaining the inside of the oxidizing furnace 30 at a predetermined atmospheric temperature through a cylindrical heat equalizing tube 36 made of iC, a substrate carrying-in / out part 40, and an inert gas such as nitrogen gas are introduced into the substrate carrying-in / out part 40. A gas inlet 41 for exhausting the gas, a gas exhaust unit 42 for exhausting gas from the substrate carrying-in / out unit 40, a shutter 35 separating the oxidizing furnace 30 and the substrate carrying-in / out unit 40,
An elevator mechanism 43 is provided for carrying the silicon semiconductor substrate 20 into and out of the oxidation furnace 30. A quartz boat 44 for mounting the silicon semiconductor substrate 20 is attached to the elevator mechanism 43. Further, the hydrogen gas supplied to the combustion chamber 50 is referred to as oxygen gas,
A wet gas is generated by mixing and burning at a high temperature in the furnace. The wet gas is introduced into the oxidation furnace 30 through the pipe 51, the gas flow path 31, and the gas introduction unit 32. The gas flow path 31 is provided in the oxidation furnace 30 having a double pipe structure.
Corresponds to the space between the inner wall and the outer wall.
【００７４】図５に示した縦型方式の酸化膜形成装置を
使用した、パイロジェニック酸化法に基づくゲート絶縁
膜の形成方法の概要を、以下、説明する。An outline of a method of forming a gate insulating film based on a pyrogenic oxidation method using the vertical type oxide film forming apparatus shown in FIG. 5 will be described below.
【００７５】［工程−５００］先ず、実施例１の［工程
−１００］と同様の工程を実行する。[Step-500] First, the same step as [Step-100] in the first embodiment is performed.
【００７６】［工程−５１０］配管５２、燃焼室５０、
配管５１、ガス流路３１及びガス導入部３２を介して酸
化炉３０へ窒素ガスを導入し、酸化炉３０内を窒素ガス
雰囲気とし、且つ、均熱管３６を介してヒータ３４によ
って酸化炉３０の雰囲気温度を７００゜Ｃ前後に保持す
る。この状態においては、シャッター３５は閉じてお
く。基板搬出入部４０は大気に解放された状態である。
そして、基板搬出入部４０にシリコン半導体基板２０を
搬入し、石英ボート４４にシリコン半導体基板２０を載
置する。基板搬出入部４０へのシリコン半導体基板２０
の搬入が完了した後、図示しない扉を閉め、基板搬出入
部４０にガス導入部４１から窒素ガスを導入し、ガス排
気部４２から排出し、基板搬出入部４０内を窒素ガス雰
囲気とする。[Step-510] Piping 52, combustion chamber 50,
Nitrogen gas is introduced into the oxidizing furnace 30 through the pipe 51, the gas flow path 31 and the gas introducing section 32, the inside of the oxidizing furnace 30 is set to a nitrogen gas atmosphere, and the heater 34 is heated by the heater 34 through the soaking tube 36. The ambient temperature is maintained at around 700 ° C. In this state, the shutter 35 is kept closed. The substrate loading / unloading section 40 is open to the atmosphere.
Then, the silicon semiconductor substrate 20 is loaded into the substrate loading / unloading section 40, and the silicon semiconductor substrate 20 is placed on the quartz boat 44. Silicon semiconductor substrate 20 to substrate carrying-in / out section 40
Is completed, the door (not shown) is closed, nitrogen gas is introduced into the substrate carrying-in / out section 40 from the gas introducing section 41, and the gas is exhausted from the gas exhausting section 42, and the inside of the substrate carrying-in / out section 40 is set to a nitrogen gas atmosphere.
【００７７】［工程−５２０］基板搬出入部４０内が十
分に窒素ガス雰囲気となった時点で、シャッター３５を
開き、エレベータ機構４３を作動させて石英ボート４４
を上昇させ、シリコン半導体基板２０を酸化炉３０内に
搬入する。エレベータ機構４３が最上昇位置に辿り着く
と、石英ボート４４の基部によって酸化炉３０と基板搬
出入部４０との間は連通しなくなる。[Step-520] When the inside of the substrate loading / unloading section 40 has a sufficient nitrogen gas atmosphere, the shutter 35 is opened, the elevator mechanism 43 is operated, and the quartz boat 44 is opened.
Is raised, and the silicon semiconductor substrate 20 is carried into the oxidation furnace 30. When the elevator mechanism 43 reaches the highest position, the base of the quartz boat 44 stops communication between the oxidation furnace 30 and the substrate loading / unloading section 40.
【００７８】［工程−５３０］その後、窒素ガス雰囲気
の酸化炉３０の雰囲気温度を昇温し、８００〜９００゜
Ｃとする。そして、配管５２，５３を介して燃焼室５０
内に酸素ガス及び水素ガスを供給し、水素ガスを酸素ガ
スと燃焼室５０内で高温にて混合し、燃焼させることに
よって生成した湿式ガスを、配管５１、ガス流路３１及
びガス導入部３２を介して酸化炉３０へ導入し、ガス排
気部３３から排気する。これによって、シリコン半導体
基板２０の表面にゲート絶縁膜が形成される。尚、燃焼
室５０内の温度を、例えばヒータ（図示せず）によって
７００〜９００゜Ｃに保持する。[Step-530] Then, the ambient temperature of the oxidation furnace 30 in a nitrogen gas atmosphere is raised to 800 to 900 ° C. Then, the combustion chamber 50 is connected through the pipes 52 and 53.
An oxygen gas and a hydrogen gas are supplied into the inside, and the wet gas generated by mixing and burning the hydrogen gas and the oxygen gas at a high temperature in the combustion chamber 50 is supplied to a pipe 51, a gas passage 31, and a gas introduction unit 32. The gas is introduced into the oxidation furnace 30 through the gas exhaust unit 33 and exhausted from the gas exhaust unit 33. Thus, a gate insulating film is formed on the surface of the silicon semiconductor substrate 20. The temperature in the combustion chamber 50 is maintained at 700 to 900 ° C. by, for example, a heater (not shown).
【００７９】［工程−５４０］所望の厚さのゲート絶縁
膜を形成した後、燃焼室５０内への酸素ガス及び水素ガ
スの供給を中止し、次いで、酸化炉３０内に窒素ガス等
の不活性ガスを導入しながら、酸化炉３０の雰囲気温度
を７００゜Ｃ前後まで降温し、次いで、エレベータ機構
４３を動作させて石英ボート４４を下降させ、次いで、
基板搬出入部４０からシリコン半導体基板２０を搬出す
る。[Step-540] After forming a gate insulating film having a desired thickness, supply of oxygen gas and hydrogen gas into the combustion chamber 50 is stopped. While introducing the active gas, the ambient temperature of the oxidation furnace 30 was lowered to about 700 ° C., and then the elevator mechanism 43 was operated to lower the quartz boat 44,
The silicon semiconductor substrate 20 is carried out from the substrate carrying-in / out section 40.
【００８０】［工程−５５０］以降、実施例１の［工程
−１３０］〜［工程−１５０］を実行することによっ
て、あるいは又、実施例２にて説明したプラズマ窒化処
理を経た後、実施例１の［工程−１３０］〜［工程−１
５０］を実行することによって、ｐ形半導体素子を得る
ことができる。尚、実施例５のパイロジェニック酸化法
に基づき、実施例３にて説明した２段階のゲート絶縁膜
形成工程を実行してもよいし、更には、実施例４にて説
明した加熱処理を加えてもよい。[Step-550] After that, by performing [Step-130] to [Step-150] of the first embodiment, or after the plasma nitriding treatment described in the second embodiment, [Step-130] to [Step-1]
50], a p-type semiconductor device can be obtained. The two-step gate insulating film forming process described in the third embodiment may be performed based on the pyrogenic oxidation method in the fifth embodiment, or the heat treatment described in the fourth embodiment may be added. You may.
【００８１】以上、本発明を好ましい実施例に基づき説
明したが、本発明はこれらの実施例に限定されるもので
はない。実施例にて説明した各種の条件やプラズマ処理
装置の構造は例示であり、適宜変更することができる。Although the present invention has been described based on the preferred embodiments, the present invention is not limited to these embodiments. The various conditions and the structure of the plasma processing apparatus described in the embodiments are merely examples, and can be changed as appropriate.
【００８２】例えば、実施例３の［工程−３３０］にお
いて、マグネトロン１５へのマイクロ波電力の供給、処
理室１０への水素ガス及び酸素ガスの導入を中止するこ
となく加熱手段１２によってシリコン半導体基板２０を
８００゜Ｃまで昇温してもよい。また、実施例４の［工
程−４１０］において、不活性ガス（例えば窒素ガス）
をガス導入部１７から処理室１０内に導入しつつシリコ
ン半導体基板２０の温度を加熱手段１２によって８５０
゜Ｃまで昇温したが、その代わりに、例えば塩化水素ガ
スを０．１容量％含有する不活性ガス（例えば窒素ガ
ス）をガス導入部１７から処理室１０内に導入しつつ、
シリコン半導体基板２０の温度を加熱手段１２によって
８５０゜Ｃまで昇温してもよい。更には、第１のゲート
絶縁膜形成工程、昇温工程、第２のゲート絶縁膜形成工
程のそれぞれにおける雰囲気に、例えば塩化水素ガスを
含ませてもよい。For example, in [Step-330] of the third embodiment, the supply of the microwave power to the magnetron 15 and the introduction of the hydrogen gas and the oxygen gas into the processing chamber 10 are not interrupted by the heating means 12 without interrupting the silicon semiconductor substrate. 20 may be heated to 800 ° C. Further, in [Step-410] of Example 4, an inert gas (for example, nitrogen gas) is used.
Is introduced into the processing chamber 10 from the gas introduction unit 17 while the temperature of the silicon semiconductor substrate 20 is adjusted to 850 by the heating unit 12.
Although the temperature was raised to ゜ C, instead, for example, an inert gas (for example, nitrogen gas) containing 0.1% by volume of hydrogen chloride gas was introduced into the processing chamber 10 from the gas introduction unit 17,
The temperature of the silicon semiconductor substrate 20 may be raised to 850 ° C. by the heating means 12. Further, the atmosphere in each of the first gate insulating film forming step, the temperature raising step, and the second gate insulating film forming step may include, for example, a hydrogen chloride gas.
【００８３】実施例においては、専らシリコン半導体基
板の表面に絶縁膜を形成したが、本発明に基づき、基板
の上に製膜されたエピタキシャルシリコン層にｐ形半導
体素子を形成することもできるし、基板の上に形成され
た絶縁層の上に製膜されたポリシリコン層あるいはアモ
ルファスシリコン層等にｐ形半導体素子を形成すること
もできる。あるいは又、ＳＯＩ構造におけるシリコン層
にｐ形半導体素子を形成してもよい。ゲート絶縁膜の形
成及び／又はゲート絶縁膜の表面への窒化処理、後酸化
は、枚葉方式だけでなく、複数の半導体層を同時に処理
するバッチ方式にて行うこともできる。In the embodiment, the insulating film is formed exclusively on the surface of the silicon semiconductor substrate. However, according to the present invention, the p-type semiconductor element can be formed on the epitaxial silicon layer formed on the substrate. Alternatively, a p-type semiconductor element can be formed on a polysilicon layer or an amorphous silicon layer formed on an insulating layer formed on a substrate. Alternatively, a p-type semiconductor element may be formed on the silicon layer in the SOI structure. The formation of the gate insulating film and / or the nitriding treatment and the post-oxidation on the surface of the gate insulating film can be performed not only in a single wafer method but also in a batch method in which a plurality of semiconductor layers are simultaneously processed.
【００８４】実施例において０．１％フッ化水素酸水溶
液及び純水により半導体層の表面洗浄を行った後、半導
体層をプラズマ処理装置や酸化膜形成装置（以下、これ
らの装置を総称してプラズマ処理装置等と呼ぶ）に搬入
したが、半導体層の表面洗浄からプラズマ処理装置等へ
の搬入までの雰囲気を、不活性ガス（例えば窒素ガス）
雰囲気としてもよい。尚、このような雰囲気は、例え
ば、半導体層の表面洗浄装置の雰囲気を不活性ガス雰囲
気とし、且つ、不活性ガスが充填された搬送用ボックス
内に半導体層（例えばシリコン半導体基板）を納めてプ
ラズマ処理装置等に搬入する方法や、図６に模式図を示
すように、表面洗浄装置、プラズマ処理装置等、搬送
路、ローダー及びアンローダーから構成されたクラスタ
ーツール装置を用い、表面洗浄装置からプラズマ処理装
置等までを搬送路で結び、かかる表面洗浄装置、搬送路
及びプラズマ処理装置等の雰囲気を不活性ガス雰囲気と
する方法によって達成することができる。After cleaning the surface of the semiconductor layer with a 0.1% aqueous solution of hydrofluoric acid and pure water in the examples, the semiconductor layer was treated with a plasma processing apparatus or an oxide film forming apparatus (hereinafter, these apparatuses are collectively referred to as these apparatuses). (Referred to as a plasma processing apparatus or the like), but the atmosphere from cleaning of the surface of the semiconductor layer to loading into the plasma processing apparatus or the like is changed to an inert gas (for example, nitrogen gas).
The atmosphere may be good. Note that such an atmosphere may be, for example, an atmosphere of a semiconductor layer surface cleaning apparatus set to an inert gas atmosphere, and a semiconductor layer (for example, a silicon semiconductor substrate) placed in a transport box filled with an inert gas. As shown in the schematic diagram in FIG. 6, a method for carrying in a plasma processing apparatus or the like, a surface cleaning apparatus, a plasma processing apparatus, or the like, using a cluster tool apparatus including a transport path, a loader, and an unloader, The present invention can be achieved by a method in which the plasma processing apparatus and the like are connected by a transport path, and the atmosphere of the surface cleaning apparatus, the transport path, the plasma processing apparatus, and the like is an inert gas atmosphere.
【００８５】あるいは又、０．１％フッ化水素酸水溶液
及び純水により半導体層の表面洗浄を行う代わりに、表
６に例示する条件にて、無水フッ化水素ガスを用いた気
相洗浄法によって半導体層の表面洗浄を行ってもよい。
尚、パーティクルの発生防止のためにメタノールを添加
する。あるいは又、表７に例示する条件にて、塩化水素
ガスを用いた気相洗浄法によって半導体層の表面洗浄を
行ってもよい。尚、半導体層の表面洗浄開始前あるいは
表面洗浄完了後における表面洗浄装置内の雰囲気や搬送
路等内の雰囲気は、不活性ガス雰囲気としてもよいし、
例えば１．３×１０-1Ｐａ（１０-3Torr）程度の真空雰
囲気としてもよい。尚、搬送路等内の雰囲気を真空雰囲
気とする場合には、半導体層を搬入する際のプラズマ処
理装置等の雰囲気を例えば１．３×１０-1Ｐａ（１０-3
Torr）程度の真空雰囲気としておき、半導体層の搬入完
了後、プラズマ処理装置等の雰囲気を不活性ガス（例え
ば窒素ガス）雰囲気とすればよい。Alternatively, instead of cleaning the surface of the semiconductor layer with a 0.1% aqueous solution of hydrofluoric acid and pure water, a gas phase cleaning method using anhydrous hydrogen fluoride gas under the conditions shown in Table 6 May be used to clean the surface of the semiconductor layer.
Note that methanol is added to prevent generation of particles. Alternatively, the surface of the semiconductor layer may be cleaned by a gas phase cleaning method using hydrogen chloride gas under the conditions exemplified in Table 7. Note that the atmosphere in the surface cleaning device or the atmosphere in the transfer path before the start of surface cleaning of the semiconductor layer or after completion of the surface cleaning may be an inert gas atmosphere,
For example, a vacuum atmosphere of about 1.3 × 10−1 Pa (10−3 Torr) may be used. When the atmosphere in the transfer path or the like is a vacuum atmosphere, the atmosphere of the plasma processing apparatus or the like when the semiconductor layer is carried in is set to, for example, 1.3 × 10−1 Pa (10−3).
A vacuum atmosphere of about Torr may be set, and after the semiconductor layer is completely loaded, the atmosphere of the plasma processing apparatus or the like may be an inert gas (eg, nitrogen gas) atmosphere.
【００８６】［表６］ 無水フッ化水素ガス：３００ＳＣＣＭ メタノール蒸気 ：８０ＳＣＣＭ 窒素ガス ：１０００ＳＣＣＭ 圧力 ：０．３Ｐａ 温度 ：６０゜Ｃ[Table 6] Anhydrous hydrogen fluoride gas: 300 SCCM Methanol vapor: 80 SCCM Nitrogen gas: 1000 SCCM Pressure: 0.3 Pa Temperature: 60 ° C
【００８７】［表７］ 塩化水素ガス／窒素ガス：１容量％ 温度 ：８００゜Ｃ[Table 7] Hydrogen chloride gas / nitrogen gas: 1% by volume Temperature: 800 ° C
【００８８】これらの方法を採用することによって、ゲ
ート絶縁膜の形成前に半導体層の表面を汚染等の無い状
態に保つことができる結果、形成されたゲート絶縁膜中
に水分や有機物、あるいは又、例えばＳｉ−ＯＨが取り
込まれ、形成されたゲート絶縁膜の特性が低下しあるい
は欠陥部分が発生することを、効果的に防ぐことができ
る。By employing these methods, it is possible to keep the surface of the semiconductor layer free from contamination or the like before forming the gate insulating film. As a result, moisture, organic substances, or For example, it is possible to effectively prevent the characteristics of the formed gate insulating film from deteriorating or generating a defective portion due to, for example, Si-OH being taken in.
【００８９】先に説明したように、プラズマ酸化法を採
用する場合、ゲート絶縁膜の形成において、処理室１０
内に水素ガス及び酸素ガスを導入するが、この際、水素
ガスが処理室１０内に流入し、系外に流出することによ
って爆鳴気反応が生じることを防止するため、且つ、半
導体層にドライ酸化膜が形成されることを防止するため
に、例えば、実施例１の［工程−１２０］において、ガ
ス導入部１７から処理室１０内に例えば流量１０ＳＬＭ
の希釈用ガスとしての不活性ガス（例えば窒素ガス）を
導入しながら、ガス導入部１６Ａから処理室１０内に流
量０．２ＳＬＭの水素ガスを導入し、その後、例えばガ
ス導入部１６Ｂから処理室１０内に例えば流量１０ＳＬ
Ｍの酸素ガスの導入を開始し、希釈用の不活性ガスの処
理室１０内への導入を中止すればよい。次いで、マグネ
トロン１５にマイクロ波電力を供給し、マグネトロン１
５にて生成した２．４５ＧＨｚのマイクロ波をマイクロ
波導波管１４を介して処理室１０のプラズマ生成領域１
０Ａに導入する。このような操作によって、水蒸気生成
前の処理室１０内における水素ガス濃度は十分に低い値
となり、爆鳴気反応が生じることを確実に防止すること
ができ、しかも、ドライ酸化膜の形成を確実に防止する
ことができる。As described above, when the plasma oxidation method is employed, in forming the gate insulating film, the processing chamber 10 is used.
A hydrogen gas and an oxygen gas are introduced into the processing chamber. At this time, in order to prevent a hydrogen gas from flowing into the processing chamber 10 and flowing out of the system, a bombardment reaction is prevented from occurring, and a semiconductor layer is formed. In order to prevent a dry oxide film from being formed, for example, in [Step-120] of Example 1, a flow rate of 10 SLM is introduced into the processing chamber 10 from the gas introduction unit 17.
While introducing an inert gas (for example, nitrogen gas) as a diluting gas, a hydrogen gas at a flow rate of 0.2 SLM is introduced into the processing chamber 10 from the gas introduction unit 16A, and then, for example, from the gas introduction unit 16B to the processing chamber. For example, a flow rate of 10 SL in 10
The introduction of the oxygen gas of M may be started, and the introduction of the inert gas for dilution into the processing chamber 10 may be stopped. Next, microwave power is supplied to the magnetron 15 and the magnetron 1
5. The microwave of 2.45 GHz generated in step 5 is supplied to the plasma generation region 1 of the processing chamber 10 through the microwave waveguide 14.
Introduce to 0A. By such an operation, the concentration of hydrogen gas in the processing chamber 10 before the generation of steam becomes a sufficiently low value, and it is possible to reliably prevent the detonation reaction from occurring, and furthermore, to surely form the dry oxide film. Can be prevented.
【００９０】[0090]
【発明の効果】本発明においては、酸素ガス及び水素ガ
スに電磁波を照射することによって生成した水蒸気及び
水素ガスに積層体あるいはゲート電極を晒すので、従来
の後酸化よりも低い温度でシリコン層の露出表面を酸化
することができる結果、ｐ形不純物であるボロン原子が
この後酸化工程において、シリコン層からゲート絶縁膜
を通過し、半導体層にまで到達することを効果的に抑制
することができる。しかも、雰囲気には水素ガスが含ま
れているので、金属層が酸化されることを抑制すること
ができる。According to the present invention, since the laminate or the gate electrode is exposed to water vapor and hydrogen gas generated by irradiating oxygen gas and hydrogen gas with electromagnetic waves, the silicon layer is exposed at a lower temperature than the conventional post-oxidation. As a result of being able to oxidize the exposed surface, it is possible to effectively prevent boron atoms that are p-type impurities from passing through the gate insulating film from the silicon layer and reaching the semiconductor layer in the subsequent oxidation step. . Moreover, since the atmosphere contains hydrogen gas, oxidation of the metal layer can be suppressed.
【００９１】尚、プラズマ酸化法を採用すれば、本質的
に１つのプラズマ処理装置内でゲート絶縁膜の形成と後
酸化とを行うことが可能となり、ゲート絶縁膜の形成と
後酸化のための装置が１つで済み、装置構成を簡素化す
ることができる。また、プラズマ酸化法を採用すれば、
酸化速度が抑制・制御された状態で水蒸気を容易に且つ
確実に生成させることが可能となり、加湿酸化法によっ
て薄いゲート絶縁膜を形成することができる。しかも、
水蒸気を用いた酸化法によって酸化膜を形成するので、
優れた経時絶縁破壊（ＴＤＤＢ）特性を有する酸化膜を
得ることができる。If the plasma oxidation method is adopted, the formation of the gate insulating film and the post-oxidation can be performed essentially in one plasma processing apparatus, and the formation of the gate insulating film and the post-oxidation Only one device is required, and the device configuration can be simplified. If the plasma oxidation method is adopted,
Water vapor can be easily and reliably generated with the oxidation rate suppressed and controlled, and a thin gate insulating film can be formed by a humidification oxidation method. Moreover,
Since an oxide film is formed by an oxidation method using water vapor,
An oxide film having excellent time-dependent dielectric breakdown (TDDB) characteristics can be obtained.
【図１】本発明の方法の実施に適したプラズマ処理装置
の概念図である。FIG. 1 is a conceptual diagram of a plasma processing apparatus suitable for performing a method of the present invention.
【図２】実施例１の絶縁膜の形成方法を説明するための
シリコン半導体基板等の模式的な一部断面図である。FIG. 2 is a schematic partial cross-sectional view of a silicon semiconductor substrate and the like for describing a method of forming an insulating film of Example 1.
【図３】図２に引き続き、実施例１の絶縁膜の形成方法
を説明するためのシリコン半導体基板等の模式的な一部
断面図である。FIG. 3 is a schematic partial cross-sectional view of the silicon semiconductor substrate and the like for explaining the method for forming the insulating film of the first embodiment, following FIG. 2;
【図４】図２に引き続き、実施例１の絶縁膜の形成方法
を説明するためのシリコン半導体基板等の模式的な一部
断面図である。FIG. 4 is a schematic partial cross-sectional view of a silicon semiconductor substrate and the like for explaining the method of forming the insulating film of the first embodiment, following FIG. 2;
【図５】パイロジェニック酸化法に基づき酸化膜を形成
するための縦型方式の酸化膜形成装置の概念図である。FIG. 5 is a conceptual diagram of a vertical type oxide film forming apparatus for forming an oxide film based on a pyrogenic oxidation method.
【図６】クラスターツール装置の模式図である。FIG. 6 is a schematic view of a cluster tool device.
１０・・・処理室、１０Ａ・・・プラズマ生成領域、１
０Ｂ・・・プラズマ処理領域、１１・・・ステージ、１
２・・・加熱手段、１３・・・磁石、１４・・・マイク
ロ波導波管、１５・・・マグネトロン、１６Ａ，１６
Ｂ，１６Ｃ，１７・・・ガス導入部、１８・・・ガス排
気部、１９・・・ヒータ、２０・・・シリコン半導体基
板、２１・・・素子分離領域、２２・・・ゲート絶縁
膜、２３・・・ゲート電極、２３Ａ・・・シリコン層、
２３Ｂ・・・反応防止層、２３Ｂ・・・金属層、２４・
・・酸化膜、２５・・・不純物領域、２６・・・サイド
ウオール、２７・・・ソース／ドレイン領域、２８・・
・層間絶縁層、２９・・・配線10 processing chamber, 10A plasma generation area, 1
0B: Plasma processing area, 11: Stage, 1
2 ... heating means, 13 ... magnet, 14 ... microwave waveguide, 15 ... magnetron, 16A, 16
B, 16C, 17 ... gas introduction part, 18 ... gas exhaust part, 19 ... heater, 20 ... silicon semiconductor substrate, 21 ... element isolation region, 22 ... gate insulating film, 23 ... gate electrode, 23A ... silicon layer,
23B: reaction prevention layer; 23B: metal layer;
..Oxide film, 25 ... impurity region, 26 ... side wall, 27 ... source / drain region, 28 ...
.Interlayer insulating layer, 29 ... wiring
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 27/088 Ｈ０１Ｌ 29/78 ３０１Ｇ 21/8238 27/092 Ｆターム(参考） 5F040 DA06 DC01 EC02 EC04 EC07 EC28 ED03 EF02 EF11 EK01 EK02 FA03 FA05 FA17 FA19 FB02 FC00 FC04 5F045 AA09 AA20 AB03 AB04 AB32 AB40 AC03 AC11 AC13 AD04 AD07 AD08 AD12 AF03 BB16 CB05 CB10 DC70 EB13 EE12 EK14 HA15 HA16 5F048 AA07 AC03 BB04 BB07 BB09 BB11 BB13 BG12 DA20 DA25 5F058 BA20 BC02 BE02 BF29 BF37 BF63 BF73 BG02 BJ01 BJ02 BJ03──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl.7 Identification symbol FI Theme coat ゛ (Reference) H01L 27/088 H01L 29/78 301G 21/8238 27/092 F-term (Reference) 5F040 DA06 DC01 EC02 EC04 EC07 EC28 ED03 EF02 EF11 EK01 EK02 FA03 FA05 FA17 FA19 FB02 FC00 FC04 5F045 AA09 AA20 AB03 AB04 AB32 AB40 AC03 AC11 AC13 AD04 AD07 AD08 AD12 AF03 BB16 CB05 CB10 DC70 EB13 EE12 EK14 HA15 HA16 5F04 AA07 AC03 BE02 BF29 BF37 BF63 BF73 BG02 BJ01 BJ02 BJ03
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11144706AJP2000332245A (en) | 1999-05-25 | 1999-05-25 | MANUFACTURE OF SEMICONDUCTOR DEVICE AND MANUFACTURE OF p-TYPE SEMICONDUCTOR ELEMENT |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11144706AJP2000332245A (en) | 1999-05-25 | 1999-05-25 | MANUFACTURE OF SEMICONDUCTOR DEVICE AND MANUFACTURE OF p-TYPE SEMICONDUCTOR ELEMENT |
| Publication Number | Publication Date |
|---|---|
| JP2000332245Atrue JP2000332245A (en) | 2000-11-30 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11144706AWithdrawnJP2000332245A (en) | 1999-05-25 | 1999-05-25 | MANUFACTURE OF SEMICONDUCTOR DEVICE AND MANUFACTURE OF p-TYPE SEMICONDUCTOR ELEMENT |
| Country | Link |
|---|---|
| JP (1) | JP2000332245A (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002059956A1 (en)* | 2001-01-25 | 2002-08-01 | Tokyo Electron Limited | Method of producing electronic device material |
| WO2004008519A1 (en)* | 2002-07-17 | 2004-01-22 | Tokyo Electron Limited | Method for forming oxide film and electronic device material |
| WO2004073073A1 (en)* | 2003-02-13 | 2004-08-26 | Tokyo Electron Limited | Method for manufacturing semiconductor device and apparatus for manufacturing semiconductor device |
| WO2005083795A1 (en)* | 2004-03-01 | 2005-09-09 | Tokyo Electron Limited | Method for manufacturing semiconductor device and plasma oxidation method |
| JP2005277386A (en)* | 2004-02-25 | 2005-10-06 | Tokyo Electron Ltd | Process for oxidizing object, oxidation apparatus and storage medium |
| WO2006082730A1 (en)* | 2005-02-01 | 2006-08-10 | Tokyo Electron Limited | Semiconductor device manufacturing method and plasma oxidation method |
| WO2006098300A1 (en)* | 2005-03-16 | 2006-09-21 | Hitachi Kokusai Electric Inc. | Substrate treatment method and substrate treatment apparatus |
| JP2006303404A (en)* | 2005-04-22 | 2006-11-02 | Hynix Semiconductor Inc | Manufacturing method of semiconductor device |
| KR100689679B1 (en)* | 2005-09-22 | 2007-03-09 | 주식회사 하이닉스반도체 | Semiconductor device manufacturing method |
| JP2007335608A (en)* | 2006-06-14 | 2007-12-27 | Hitachi Kokusai Electric Inc | Manufacturing method of semiconductor device |
| JP2008235876A (en)* | 2007-02-22 | 2008-10-02 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
| JPWO2007077718A1 (en)* | 2006-01-06 | 2009-06-11 | 株式会社日立国際電気 | Substrate processing method and substrate processing apparatus |
| EP1851795A4 (en)* | 2005-02-02 | 2009-06-17 | Applied Materials Inc | SELECTIVE PLASMA NEUOXIDATION PROCESS WITH PULSED RF SOURCE POWER |
| KR100935380B1 (en)* | 2004-03-01 | 2010-01-08 | 도쿄엘렉트론가부시키가이샤 | Manufacturing Method and Semiconductor Oxidation Processing Method of Semiconductor Device |
| WO2011013616A1 (en)* | 2009-07-27 | 2011-02-03 | 東京エレクトロン株式会社 | Method for selective oxidation, device for selective oxidation, and computer-readable memory medium |
| US8105958B2 (en) | 2004-08-13 | 2012-01-31 | Tokyo Electron Limited | Semiconductor device manufacturing method and plasma oxidation treatment method |
| WO2014022184A1 (en)* | 2012-08-01 | 2014-02-06 | Applied Materials, Inc. | Apparatus and method for selective oxidation at lower temperature using remote plasma source |
| WO2020054038A1 (en)* | 2018-09-13 | 2020-03-19 | 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ | Production method of semiconductor device, substrate processing apparatus, and program |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7217659B2 (en) | 2001-01-25 | 2007-05-15 | Tokyo Electron Limited | Process for producing materials for electronic device |
| WO2002059956A1 (en)* | 2001-01-25 | 2002-08-01 | Tokyo Electron Limited | Method of producing electronic device material |
| US6897149B2 (en) | 2001-01-25 | 2005-05-24 | Tokyo Electron Limited | Method of producing electronic device material |
| CN100347832C (en)* | 2001-01-25 | 2007-11-07 | 东京毅力科创株式会社 | Manufacturing method of electronic device material |
| WO2004008519A1 (en)* | 2002-07-17 | 2004-01-22 | Tokyo Electron Limited | Method for forming oxide film and electronic device material |
| KR100783840B1 (en)* | 2002-07-17 | 2007-12-10 | 동경 엘렉트론 주식회사 | Oxide film formation method and electronic device material |
| JPWO2004008519A1 (en)* | 2002-07-17 | 2005-11-17 | 東京エレクトロン株式会社 | Oxide film forming method and electronic device material |
| JPWO2004073073A1 (en)* | 2003-02-13 | 2006-06-01 | 東京エレクトロン株式会社 | Semiconductor device manufacturing method and semiconductor manufacturing apparatus |
| WO2004073073A1 (en)* | 2003-02-13 | 2004-08-26 | Tokyo Electron Limited | Method for manufacturing semiconductor device and apparatus for manufacturing semiconductor device |
| JP2005277386A (en)* | 2004-02-25 | 2005-10-06 | Tokyo Electron Ltd | Process for oxidizing object, oxidation apparatus and storage medium |
| US7981785B2 (en) | 2004-03-01 | 2011-07-19 | Tokyo Electron Limited | Method for manufacturing semiconductor device and plasma oxidation method |
| WO2005083795A1 (en)* | 2004-03-01 | 2005-09-09 | Tokyo Electron Limited | Method for manufacturing semiconductor device and plasma oxidation method |
| KR100935380B1 (en)* | 2004-03-01 | 2010-01-08 | 도쿄엘렉트론가부시키가이샤 | Manufacturing Method and Semiconductor Oxidation Processing Method of Semiconductor Device |
| JPWO2005083795A1 (en)* | 2004-03-01 | 2008-01-17 | 東京エレクトロン株式会社 | Method of manufacturing semiconductor device and method of plasma oxidation treatment |
| US8105958B2 (en) | 2004-08-13 | 2012-01-31 | Tokyo Electron Limited | Semiconductor device manufacturing method and plasma oxidation treatment method |
| JP5252913B2 (en)* | 2005-02-01 | 2013-07-31 | 東京エレクトロン株式会社 | Semiconductor device manufacturing method and plasma oxidation processing method |
| US7906440B2 (en) | 2005-02-01 | 2011-03-15 | Tokyo Electron Limited | Semiconductor device manufacturing method and plasma oxidation method |
| WO2006082730A1 (en)* | 2005-02-01 | 2006-08-10 | Tokyo Electron Limited | Semiconductor device manufacturing method and plasma oxidation method |
| EP1851795A4 (en)* | 2005-02-02 | 2009-06-17 | Applied Materials Inc | SELECTIVE PLASMA NEUOXIDATION PROCESS WITH PULSED RF SOURCE POWER |
| US9236242B2 (en) | 2005-03-16 | 2016-01-12 | Hitachi Kokusai Electric Inc. | Substrate processing method and substrate processing apparatus |
| KR100900073B1 (en)* | 2005-03-16 | 2009-05-28 | 가부시키가이샤 히다치 고쿠사이 덴키 | Substrate Treatment Method And Substrate Treatment Apparatus |
| JPWO2006098300A1 (en)* | 2005-03-16 | 2008-08-21 | 株式会社日立国際電気 | Substrate processing method and substrate processing apparatus |
| JP2009177191A (en)* | 2005-03-16 | 2009-08-06 | Hitachi Kokusai Electric Inc | Substrate processing method and substrate processing apparatus |
| KR100927983B1 (en)* | 2005-03-16 | 2009-11-24 | 가부시키가이샤 히다치 고쿠사이 덴키 | Substrate Processing Method and Substrate Processing Equipment |
| US9754780B2 (en) | 2005-03-16 | 2017-09-05 | Hitachi Kokusai Electric Inc. | Substrate processing method and substrate processing apparatus |
| US8066894B2 (en) | 2005-03-16 | 2011-11-29 | Hitachi Kokusai Electric Inc. | Substrate processing method and substrate processing apparatus |
| JP2011018909A (en)* | 2005-03-16 | 2011-01-27 | Hitachi Kokusai Electric Inc | Method for manufacturing semiconductor apparatus and apparatus for processing substrate |
| US8334215B2 (en) | 2005-03-16 | 2012-12-18 | Hitachi Kokusai Electric Inc. | Substrate processing method and substrate processing apparatus |
| US10192735B2 (en) | 2005-03-16 | 2019-01-29 | Kokusai Electric Corporation | Substrate processing method and substrate processing apparatus |
| WO2006098300A1 (en)* | 2005-03-16 | 2006-09-21 | Hitachi Kokusai Electric Inc. | Substrate treatment method and substrate treatment apparatus |
| JP2006303404A (en)* | 2005-04-22 | 2006-11-02 | Hynix Semiconductor Inc | Manufacturing method of semiconductor device |
| US7687389B2 (en) | 2005-09-22 | 2010-03-30 | Hynix Semiconductor, Inc. | Method for fabricating semiconductor device |
| KR100689679B1 (en)* | 2005-09-22 | 2007-03-09 | 주식회사 하이닉스반도체 | Semiconductor device manufacturing method |
| JPWO2007077718A1 (en)* | 2006-01-06 | 2009-06-11 | 株式会社日立国際電気 | Substrate processing method and substrate processing apparatus |
| US8133820B2 (en) | 2006-01-06 | 2012-03-13 | Hitachi Kokusai Electric Inc. | Substrate processing method and substrate processing apparatus |
| JP2007335608A (en)* | 2006-06-14 | 2007-12-27 | Hitachi Kokusai Electric Inc | Manufacturing method of semiconductor device |
| US8581260B2 (en) | 2007-02-22 | 2013-11-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including a memory |
| JP2008235876A (en)* | 2007-02-22 | 2008-10-02 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
| KR101361318B1 (en)* | 2009-07-27 | 2014-02-11 | 도쿄엘렉트론가부시키가이샤 | Method for selective oxidation, device for selective oxidation, and computer-readable memory medium |
| WO2011013616A1 (en)* | 2009-07-27 | 2011-02-03 | 東京エレクトロン株式会社 | Method for selective oxidation, device for selective oxidation, and computer-readable memory medium |
| CN102396054A (en)* | 2009-07-27 | 2012-03-28 | 东京毅力科创株式会社 | Selective oxidation treatment method, selective oxidation treatment device and computer-readable storage medium |
| JP2011029415A (en)* | 2009-07-27 | 2011-02-10 | Tokyo Electron Ltd | Selective oxidation processing method, selective oxidation processing device, and computer-readable storage medium |
| US10714333B2 (en) | 2012-08-01 | 2020-07-14 | Applied Materials, Inc. | Apparatus and method for selective oxidation at lower temperature using remote plasma source |
| WO2014022184A1 (en)* | 2012-08-01 | 2014-02-06 | Applied Materials, Inc. | Apparatus and method for selective oxidation at lower temperature using remote plasma source |
| WO2020054038A1 (en)* | 2018-09-13 | 2020-03-19 | 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ | Production method of semiconductor device, substrate processing apparatus, and program |
| KR20210032473A (en)* | 2018-09-13 | 2021-03-24 | 가부시키가이샤 코쿠사이 엘렉트릭 | Semiconductor device manufacturing method, substrate processing device, and recording medium |
| CN112740376A (en)* | 2018-09-13 | 2021-04-30 | 株式会社国际电气 | Manufacturing method of semiconductor device, substrate processing apparatus, and program |
| JPWO2020054038A1 (en)* | 2018-09-13 | 2021-08-30 | 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ | Semiconductor device manufacturing methods, substrate processing devices, and programs |
| JP7165743B2 (en) | 2018-09-13 | 2022-11-04 | 株式会社Kokusai Electric | Semiconductor device manufacturing method, substrate processing apparatus, and program |
| KR102516580B1 (en)* | 2018-09-13 | 2023-03-30 | 가부시키가이샤 코쿠사이 엘렉트릭 | Method of manufacturing semiconductor device, substrate processing apparatus and non-transitory computer-readable recording medium |
| CN112740376B (en)* | 2018-09-13 | 2024-01-30 | 株式会社国际电气 | Method for manufacturing semiconductor device, substrate processing apparatus, and recording medium |
| US11908682B2 (en) | 2018-09-13 | 2024-02-20 | Kokusai Electric Corporation | Method of manufacturing semiconductor device, substrate processing apparatus and non-transitory computer-readable recording medium |
| Publication | Publication Date | Title |
|---|---|---|
| JP5358165B2 (en) | Manufacturing method of semiconductor integrated circuit device | |
| JP2000332245A (en) | MANUFACTURE OF SEMICONDUCTOR DEVICE AND MANUFACTURE OF p-TYPE SEMICONDUCTOR ELEMENT | |
| JP4334225B2 (en) | Manufacturing method of electronic device material | |
| KR101188574B1 (en) | Method for forming insulating film and method for manufacturing semiconductor device | |
| JP2000349081A (en) | Oxide film formation method | |
| JP2003297822A (en) | Method of forming insulating film | |
| JP2007027777A (en) | Method of manufacturing electron device material | |
| JP2009545895A (en) | Improvement of CMOSSiON gate dielectric performance by formation of double plasma nitride containing rare gas | |
| JP2004087960A (en) | Method for manufacturing semiconductor device | |
| WO2006106667A1 (en) | Method for forming insulating film and method for manufacturing semiconductor device | |
| JP2000332009A (en) | Method of forming insulating film and manufacture of p-type semiconductor element | |
| JPH08330248A (en) | Method for manufacturing semiconductor device | |
| JP3399413B2 (en) | Oxynitride film and method for forming the same | |
| JP4403321B2 (en) | Method for forming oxide film and method for manufacturing p-type semiconductor element | |
| JPH11162970A (en) | Method of formation of oxide film | |
| JPH11204517A (en) | Forming method of silicon oxide film and silicon oxide film forming equipment | |
| JP2001127280A (en) | Method for manufacturing semiconductor device and p- channel type semiconductor device | |
| JP2000216156A (en) | Formation of silicon nitride oxide film and manufacture of p type semiconductor element | |
| JP2007096002A (en) | Semiconductor device manufacturing method and semiconductor device | |
| JP2000340670A (en) | Insulating film and formation thereof | |
| JP3588994B2 (en) | Method of forming oxide film and method of manufacturing p-type semiconductor device | |
| JP2000332005A (en) | Plasma nitriding apparatus, formation of insulating film, and manufacture of p-type semiconductor element | |
| JPH11186255A (en) | Method of forming silicon oxide film | |
| JP2000068266A (en) | Method for forming oxide film | |
| JP2003078132A (en) | Method for manufacturing semiconductor device |
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination | Free format text:JAPANESE INTERMEDIATE CODE: A621 Effective date:20060217 | |
| A761 | Written withdrawal of application | Free format text:JAPANESE INTERMEDIATE CODE: A761 Effective date:20070612 |