【０００１】[0001]
【発明の属する技術分野】本発明は、半導体レーザ素子
等の発光素子、特に、紫外領域から青色領域の光を放出
する半導体発光素子、その製造方法及びこれを用いた光
ディスク装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light emitting device such as a semiconductor laser device, and more particularly to a semiconductor light emitting device that emits light in the ultraviolet to blue region, a method for manufacturing the same, and an optical disk apparatus using the same.
【０００２】[0002]
【従来の技術】近年、光ディスクの記録密度の向上やレ
ーザプリンタの解像度の向上を図ると共に、光計測機
器、医療機器、ディスプレイ装置又は照明装置等への応
用を図るため、紫外領域から青色領域までの短波長領域
において発光可能な半導体発光素子、特に半導体レーザ
素子の研究開発が盛んに行なわれている。2. Description of the Related Art In recent years, in order to improve the recording density of an optical disk and the resolution of a laser printer, and to apply it to an optical measurement device, a medical device, a display device or a lighting device, etc. Research and development of semiconductor light emitting devices capable of emitting light in the short wavelength region, particularly semiconductor laser devices, have been actively conducted.
【０００３】このような短波長領域において発光が可能
な半導体材料として、III 族窒化物半導体が挙げられ
る。例えば、Ｊａｐａｎｅｎｓｅ Ｊｏｕｒｎａｌ ｏ
ｆ Ａｐｐｌｉｅｄ Ｐｈｉｓｉｃｓ，第３６巻（１９
９７）ｐ．１５６８〜１５７１には、シリコン（Ｓｉ）
がドープされたＧａＩｎＮ／ＧａＩｎＮの積層体よりな
る多重量子井戸活性層を備えた半導体レーザ素子が、波
長が約４０１ｎｍで室温において連続発振し、例えば、
周囲温度が２０℃で且つ出力が２ｍＷの条件下で３００
０時間程度の動作寿命を得られていることが記されてい
る。[0003] As a semiconductor material capable of emitting light in such a short wavelength region, there is a group III nitride semiconductor. For example, the Japanese Journal Journal
f Applied Physics, Vol. 36 (19
97) p. 1568 to 1571, silicon (Si)
A semiconductor laser device provided with a multiple quantum well active layer composed of a GaInN / GaInN stacked body doped with is continuously oscillated at room temperature at a wavelength of about 401 nm.
300 when the ambient temperature is 20 ° C and the output is 2 mW.
It is described that an operation life of about 0 hours has been obtained.
【０００４】また、III 族窒化物半導体の結晶成長法と
して、一般に有機金属気相成長法（以下、ＭＯＶＰＥ法
と呼ぶ。）が用いられており、特開平６−１９６７５７
号公報には、キャリアガスに窒素を用いることにより、
ＧａＮからなる半導体層上に結晶品質が優れたＧａＩｎ
Ｎからなる半導体層を成長させる方法が開示されてい
る。A metal organic chemical vapor deposition (hereinafter, referred to as MOVPE) method is generally used as a crystal growth method for a group III nitride semiconductor.
In the publication, by using nitrogen as a carrier gas,
GaIn with excellent crystal quality on a semiconductor layer made of GaN
A method for growing a semiconductor layer made of N is disclosed.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、前記従
来のIII 族窒化物半導体の製造方法は、例えば、Ａｐｐ
ｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ，第７２巻
（１９９８）ｐ．７１０〜７１２に記されているよう
に、活性層となるＧａＩｎＮ／ＧａＮからなる多重量子
井戸構造には、発生密度が１０8 ｃｍ-2〜１０9 ｃｍ-2
に及ぶ高密度のピットが生成するという問題がある。However, the conventional method for manufacturing a group III nitride semiconductor is, for example, disclosed in App.
Lied Physics Letters, Vol. 72 (1998), p. As noted in 710-712, the multiple quantum well structure made of GaInN / GaN serving as an active layer, generation density of 108 cm-2 ~109 cm-2
There is a problem that high-density pits as large as pits are generated.
【０００６】このピットは、発光効率の低下を招くだけ
でなく、Ｉｎの組成の不均一を誘起して局在準位を形成
したり、結晶成長中のＩｎの拡散源となったり、光導波
路における散乱損失又は吸収損失の原因となったりする
ため、レーザ発振時のしきい値の上昇や信頼性低下等、
発光素子の動作特性に悪影響を及ぼす。The pits not only lower the luminous efficiency but also induce non-uniformity of the composition of In to form localized levels, serve as a diffusion source of In during crystal growth, and serve as an optical waveguide. Causes scattering loss or absorption loss in the laser, and raises the threshold value and lowers the reliability during laser oscillation.
It adversely affects the operation characteristics of the light emitting element.
【０００７】III 族窒化物半導体を用いた発光素子、特
に半導体レーザ素子の素子特性を光ディスク装置等に搭
載できる実用レベルまで向上させるには、ＧａＩｎＮよ
りなる井戸層のＩｎの組成の均一化、及び多重量子井戸
各層の均質化且つ平坦化が不可欠である。In order to improve the device characteristics of a light emitting device using a group III nitride semiconductor, particularly a semiconductor laser device, to a practical level that can be mounted on an optical disk device or the like, the In composition of the well layer made of GaInN must be uniform, and It is essential to homogenize and flatten each layer of the multiple quantum well.
【０００８】また、素子の動作時にｎ型導電層から量子
井戸層に注入される電子が、ｐ型伝導層にオーバーフロ
ーすることなく、効率良く且つ均一に活性層へ注入され
るような素子構造も必要である。Also, there is an element structure in which electrons injected from the n-type conductive layer into the quantum well layer during operation of the element are efficiently and uniformly injected into the active layer without overflowing into the p-type conductive layer. is necessary.
【０００９】本発明は、前記従来の問題を解決し、III
族窒化物半導体発光素子におけるインジウム及び窒素を
含む量子井戸層に生ずるピットの生成を抑制できるよう
にすると共に、電子の量子井戸層への注入効率を向上で
きるようにすることを目的とする。The present invention solves the above-mentioned conventional problems, and
It is an object of the present invention to suppress generation of pits generated in a quantum well layer containing indium and nitrogen in a group-nitride semiconductor light emitting device and to improve the efficiency of injecting electrons into the quantum well layer.
【００１０】[0010]
【課題を解決するための手段】前記の目的を達成するた
め、本発明は以下の構成を持つ。 １）量子井戸層における障壁層にアルミニウムを含ませ
る。 ２）障壁層に井戸層の歪みベクトルと逆符号の歪みベク
トルを持たせる。 ３）多重量子井戸層における複数の障壁層のうちｐ型伝
導層と隣接する障壁層にのみアルミニウムを含ませる。 ４）ＭＯＶＰＥ法を用いて量子井戸層を成長させる際
に、ガリウム源としてトリエチルガリウムを用いる。To achieve the above object, the present invention has the following arrangement. 1) The barrier layer in the quantum well layer contains aluminum. 2) The barrier layer has a strain vector having the opposite sign to the strain vector of the well layer. 3) Aluminum is contained only in the barrier layer adjacent to the p-type conductive layer among the plurality of barrier layers in the multiple quantum well layer. 4) When growing a quantum well layer using the MOVPE method, triethylgallium is used as a gallium source.
【００１１】本願発明者らは、従来の製造方法により得
られる、ＧａＩｎＮ／ＧａＮ又はＧａＩｎＮ／ＧａＩｎ
Ｎからなる多重量子井戸構造において、面方位が｛１−
１０１｝面をファセットとする逆六角錐形状のピットが
高密度で形成されるメカニズムを検討した結果、以下の
ような検討結果を得ている。[0011] The inventors of the present application have proposed GaInN / GaN or GaInN / GaIn obtained by a conventional manufacturing method.
In a multiple quantum well structure composed of N, the plane orientation is {1-
As a result of examining the mechanism of forming the inverted hexagonal pyramid-shaped pits with the 101 ° facet at a high density, the following examination results have been obtained.
【００１２】すなわち、ＧａＩｎＮ層に誘起される圧縮
歪み、又はＩｎの局所的な偏析による歪みを緩和するた
めに、ある臨界膜厚を越えた時点でピットの核が形成さ
れる。さらに、ＧａＩｎＮ層の成長温度、一般に８００
℃程度の成長温度下においては、ＧａＩｎＮ層は、面方
位が｛１−１０１｝面の成長速度が、面方位が（０００
１）面の成長速度よりも小さいために、結晶が成長する
につれてピットのサイズが大きくなっていく。ＧａＩｎ
Ｎ層に形成されたピットは、該ＧａＩｎＮ層の上に光ガ
イド層及びクラッド層等を成長温度が１０００℃程度で
順次成長させる際に、光ガイド層等における｛１−１０
１｝面の成長速度が（０００１）面の成長速度よりも速
いために次第に埋まっていき、結晶表面は平坦化してい
く。That is, pit nuclei are formed at a point exceeding a certain critical film thickness in order to relax the compressive strain induced in the GaInN layer or the strain due to local segregation of In. Further, the growth temperature of the GaInN layer, typically 800
At a growth temperature of about ° C, the GaInN layer has a {1-101} plane with a growth rate of (000).
1) Since the growth rate is lower than the plane growth rate, the pit size increases as the crystal grows. GaIn
The pits formed in the N layer cause {1-10} in the optical guide layer and the like when the optical guide layer and the clad layer are sequentially grown on the GaInN layer at a growth temperature of about 1000 ° C.
Since the growth rate of the 1｝ plane is faster than the growth rate of the (0001) plane, it gradually fills up, and the crystal surface flattens.
【００１３】なお、本明細書においては、晶帯軸の指数
又は面方位のミラー指数に付加された符号”−”は該符
号に続く一の指数の反転を表わしている。In the present specification, the sign "-" added to the index of the zone axis or the Miller index of the plane orientation indicates the inversion of one index following the sign.
【００１４】これに対して、本願発明者らはピットの生
成を抑制する方法について種々の検討を重ねた結果、以
下の知見を得ている。On the other hand, the inventors of the present invention have conducted various studies on a method for suppressing the formation of pits, and have obtained the following findings.
【００１５】多重量子井戸構造にアルミニウム（Ａｌ）
を含む障壁層を用いると、障壁層に引張り歪みが誘起さ
れることにより、多重量子井戸構造における圧縮歪みの
歪み量が減るため、臨界膜厚値が大きくなること、結晶
中に電場強度が大きいＡｌが存在することにより、イン
ジウム（Ｉｎ）の拡散が抑制されるため、局所的に偏析
する傾向が強いＩｎの偏析を抑制できること、Ａｌを含
む半導体層、すなわちＡｌＧａＮ層は面方位が｛１−１
０１｝面の成長速度と（０００１）面の成長速度との差
がＧａＩｎＮ層の場合よりも小さいため、ピットの拡大
を抑制できること、井戸層のＩｎの混晶比を０．１以下
とすることにより、多重量子井戸構造の総膜厚が臨界膜
厚を越えなくすることができること、井戸層が有する歪
みベクトルと逆符号の歪みベクトルを障壁層に持たせる
ことにより、多重量子井戸構造における歪み量が小さく
なるため、臨界膜厚値が大きくなること、多重量子井戸
構造の形成時に、ガリウム源としてトリエチルガリウム
（ＴＥＧ）を用いると、量子井戸構造における面方位が
（０００１）面の成長速度と｛１−１０１｝面の成長速
度との差が小さくなること、のため、ピットの拡大を抑
制できる。Aluminum (Al) in a multiple quantum well structure
When a barrier layer containing is used, tensile strain is induced in the barrier layer, so that the amount of compressive strain in the multiple quantum well structure is reduced, so that the critical film thickness value is increased and the electric field strength is large in the crystal. Since the presence of Al suppresses the diffusion of indium (In), the segregation of In, which has a strong tendency to locally segregate, can be suppressed. The semiconductor layer containing Al, that is, the AlGaN layer has a plane orientation of ｛1- ｛. 1
Since the difference between the growth rate of the {01} plane and the growth rate of the (0001) plane is smaller than that in the case of the GaInN layer, pit expansion can be suppressed, and the In content of the well layer should be 0.1 or less. The total thickness of the multiple quantum well structure can be prevented from exceeding the critical film thickness, and the strain vector in the multiple quantum well structure is provided with a strain vector having a sign opposite to that of the well layer. When triethylgallium (TEG) is used as a gallium source at the time of forming a multiple quantum well structure, the plane orientation in the quantum well structure is reduced by the growth rate of the (0001) plane and ｛. Since the difference from the growth rate of the 1-101 plane is reduced, pit expansion can be suppressed.
【００１６】また、電子の注入効率を向上させる方法に
ついては以下の知見を得ている。Further, the following knowledge has been obtained on a method for improving the electron injection efficiency.
【００１７】多重量子井戸構造に、各井戸層が有する歪
みベクトルと逆符号の歪みベクトルを有する障壁層を用
いると、多重量子井戸構造における歪み量が小さくなる
ため、多重量子井戸構造に誘起されるピエゾ電界が小さ
くなり、電子の各井戸層への注入が均一化する。If a barrier layer having a strain vector having the opposite sign to the strain vector of each well layer is used in the multiple quantum well structure, the amount of distortion in the multiple quantum well structure is reduced, and the induced quantum well structure is induced in the multiple quantum well structure. The piezo electric field is reduced, and the injection of electrons into each well layer becomes uniform.
【００１８】障壁層のうちｐ型伝導層と隣接する障壁層
にのみＡｌを含み、ｐ型伝導層と隣接しない障壁層には
Ａｌを含まない構造とすると、井戸層に注入される電子
のｐ型伝導層へのオーバーフローが防止されるため、電
子の井戸層への注入効率が向上する。In a structure in which only the barrier layer adjacent to the p-type conductive layer among the barrier layers contains Al and the barrier layer not adjacent to the p-type conductive layer does not contain Al, p-type electrons injected into the well layer are formed. Since the overflow to the mold conduction layer is prevented, the efficiency of injecting electrons into the well layer is improved.
【００１９】具体的に、本発明に係る第１の半導体発光
素子は、III −Ｖ族化合物半導体からなる半導体発光素
子を対象とし、基板上に、障壁層と該障壁層よりも狭い
禁制帯幅を持つ井戸層とが交互に積層されてなる量子井
戸層を備え、井戸層はＩｎ及びＮを含み、障壁層はＡｌ
及びＮを含む。Specifically, the first semiconductor light emitting device according to the present invention is intended for a semiconductor light emitting device made of a group III-V compound semiconductor, and has a barrier layer and a narrow band gap narrower than the barrier layer on a substrate. , And a well layer containing In and N, and a barrier layer is made of Al.
And N.
【００２０】第１の半導体発光素子によると、障壁層が
Ａｌ及びＮを含むため、該Ａｌが障壁層に含まれると、
井戸層における圧縮歪みを緩和するために臨界膜厚を越
えた時点で発生するピットに対して、障壁層に引張り歪
みが誘起され、量子井戸層における圧縮歪みの歪み量を
低減できるので、臨界膜厚を大きくできる。また、Ａｌ
が障壁層に含まれると、井戸層におけるＩｎの偏析を抑
制でき、さらに面方位が｛１−１０１｝面の成長速度と
面方位が（０００１）面の成長速度との差がＩｎを含む
井戸層の場合よりも小さいため、ピットの拡大を防ぐこ
とができる。According to the first semiconductor light emitting device, since the barrier layer contains Al and N, when the Al is contained in the barrier layer,
Tensile strain is induced in the barrier layer for pits generated when the critical film thickness is exceeded in order to alleviate the compressive strain in the well layer, and the amount of compressive strain in the quantum well layer can be reduced. Thickness can be increased. Also, Al
Is contained in the barrier layer, segregation of In in the well layer can be suppressed, and the difference between the growth rate of the {1-101} plane and the growth rate of the (0001) plane can be suppressed. Since it is smaller than the case of the layer, the expansion of the pit can be prevented.
【００２１】第１の半導体発光素子において、障壁層
が、ｐ型伝導層とｎ型伝導層との間に複数層設けられて
おり、複数の障壁層のうちｐ型伝導層と隣接する一の障
壁層のアルミニウムの混晶比が、ｐ型伝導層と隣接しな
い他の障壁層のアルミニウムの混晶比よりも大きいこと
が好ましい。このようにすると、ｐ型伝導層と隣接する
一の障壁層は、Ａｌが添加されることによりヘテロ障壁
が大きくなるため、外部から注入された電子が井戸層に
注入されることなくｐ型伝導層に流れてしまうオーバー
フローを抑制できるので、電子の井戸層への注入効率が
向上する。In the first semiconductor light emitting device, a plurality of barrier layers are provided between the p-type conductive layer and the n-type conductive layer, and one of the plurality of barrier layers adjacent to the p-type conductive layer is provided. It is preferable that the mixed crystal ratio of aluminum in the barrier layer is larger than the mixed crystal ratio of aluminum in the other barrier layers not adjacent to the p-type conductive layer. In this case, the one barrier layer adjacent to the p-type conductive layer has a large hetero-barrier due to the addition of Al, so that electrons injected from the outside are not injected into the well layer but p-type conductive layers. Since the overflow that flows into the layer can be suppressed, the injection efficiency of electrons into the well layer is improved.
【００２２】この場合に、ｐ型伝導層と隣接する一の障
壁層におけるアルミニウムの混晶比が、ｎ型伝導層側で
小さく且つｐ型伝導層側で大きいことが好ましい。この
ようにすると、ｐ型伝導層と隣接する障壁層におけるホ
ールの存在確率を小さくすることができるので、ホール
の井戸層への注入効率をも向上させることができる。In this case, it is preferable that the aluminum mixed crystal ratio in one barrier layer adjacent to the p-type conductive layer is small on the n-type conductive layer side and large on the p-type conductive layer side. With this configuration, the probability of the presence of holes in the barrier layer adjacent to the p-type conductive layer can be reduced, so that the efficiency of hole injection into the well layer can also be improved.
【００２３】第１の半導体発光素子において、井戸層が
窒化ガリウムインジウム（ＧａＩｎＮ）又は窒化アルミ
ニウムガリウムインジウム（ＡｌＧａＩｎＮ）からな
り、障壁層が窒化アルミニウムガリウム（ＡｌＧａＮ）
からなることが好ましい。In the first semiconductor light emitting device, the well layer is made of gallium indium nitride (GaInN) or aluminum gallium indium nitride (AlGaInN), and the barrier layer is made of aluminum gallium nitride (AlGaN).
It preferably comprises
【００２４】本発明に係る第２の半導体発光素子は、II
I −Ｖ族化合物半導体からなる半導体発光素子を対象と
し、基板上に、障壁層と該障壁層よりも狭い禁制帯幅を
持つ井戸層とが交互に積層されてなる量子井戸層を備
え、障壁層は井戸層の歪みベクトルと逆符号の歪みベク
トルを有している。The second semiconductor light emitting device according to the present invention has
A semiconductor light emitting device made of an IV group compound semiconductor is provided, and a quantum well layer in which a barrier layer and a well layer having a forbidden band width smaller than the barrier layer are alternately stacked on a substrate is provided. The layer has a strain vector with the opposite sign to that of the well layer.
【００２５】第２の半導体発光素子によると、障壁層と
井戸層との歪みベクトルが互いに逆符号であるため、量
子井戸構造における歪み量が打ち消されて小さくなる。
これにより、ピットが発生する臨界膜厚が大きくなるだ
けでなく、量子井戸構造に誘起されるピエゾ電界も小さ
くなるので、電子及びホールの各井戸層への注入が均一
化して発光効率が向上する。According to the second semiconductor light emitting device, since the strain vectors of the barrier layer and the well layer have opposite signs, the amount of strain in the quantum well structure is canceled and reduced.
This not only increases the critical film thickness at which pits are generated but also reduces the piezo electric field induced in the quantum well structure, so that the injection of electrons and holes into each well layer is uniform and the light emission efficiency is improved. .
【００２６】第２の半導体発光素子において、井戸層が
Ｉｎを含み、障壁層がＡｌを含むことが好ましい。In the second semiconductor light emitting device, it is preferable that the well layer contains In and the barrier layer contains Al.
【００２７】第１又は第２の半導体発光素子は、量子井
戸層の基板側に設けられる第１の光ガイド層と、量子井
戸層の基板と反対側に設けられる第２の光ガイド層とを
さらに備え、障壁層の禁制帯幅が、第１の光ガイド層及
び第２の光ガイド層の禁制帯幅よりも小さいか又は同等
であることが好ましい。The first or second semiconductor light emitting device includes a first light guide layer provided on the substrate side of the quantum well layer and a second light guide layer provided on the opposite side of the quantum well layer from the substrate. Furthermore, it is preferable that the forbidden band width of the barrier layer is smaller than or equal to the forbidden band width of the first light guide layer and the second light guide layer.
【００２８】また、井戸層のＩｎの混晶比が０よりも大
きく且つ０．１以下であることが好ましい。このように
すると、量子井戸層の総膜厚が臨界膜厚を越えないよう
にできる。It is preferable that the mixed crystal ratio of In in the well layer is larger than 0 and 0.1 or less. This makes it possible to prevent the total thickness of the quantum well layer from exceeding the critical thickness.
【００２９】また、障壁層又は井戸層が不純物としてシ
リコン（Ｓｉ）を含むことが好ましい。このようにする
と、量子井戸層に生じるＩｎの偏析を防ぐことができ、
発光効率も向上する。Preferably, the barrier layer or the well layer contains silicon (Si) as an impurity. In this way, segregation of In generated in the quantum well layer can be prevented,
Luminous efficiency is also improved.
【００３０】本発明に係る第３の半導体発光素子は、II
I −Ｖ族化合物族窒化物半導体からなる半導体発光素子
を対象とし、基板上に、複数の障壁層と各障壁層よりも
狭い禁制帯幅を持つ井戸層とが交互に積層されてなる量
子井戸層と、基板上に量子井戸層を上下方向から挟むよ
うに形成されたｐ型伝導層及びｎ型伝導層とを備え、複
数の障壁層のうち、ｐ型伝導層と隣接する一の障壁層は
アルミニウムを含み、ｐ型伝導層と隣接しない他の障壁
層はアルミニウムを含まない。The third semiconductor light emitting device according to the present invention has
A quantum well comprising a plurality of barrier layers and a well layer having a forbidden band width narrower than each barrier layer are alternately stacked on a substrate for a semiconductor light emitting device made of an IV group nitride semiconductor. A p-type conductive layer and an n-type conductive layer formed on the substrate so as to sandwich the quantum well layer from above and below, and one of a plurality of barrier layers adjacent to the p-type conductive layer Contains aluminum, and the other barrier layer not adjacent to the p-type conductive layer does not contain aluminum.
【００３１】第３の半導体発光素子によると、ｐ型伝導
層と隣接する一の障壁層と、該一の障壁層とｐ型伝導層
の反対側で隣接する井戸層との間に、Ａｌに起因する大
きなヘテロ障壁が存在するため、電子が井戸層を越えて
ｐ型伝導層にオーバーフローすることを抑制できる。ま
た、電子が井戸層を越えるオーバーフローを抑制する方
向に、ピエゾ電界が誘起されるので、井戸層への電子の
注入効率が確実に向上する。According to the third semiconductor light emitting device, Al is formed between one barrier layer adjacent to the p-type conductive layer and the well layer adjacent to the one barrier layer on the opposite side of the p-type conductive layer. Due to the presence of a large hetero barrier, electrons can be prevented from overflowing the well layer and overflowing into the p-type conduction layer. In addition, since a piezo electric field is induced in such a direction as to suppress the overflow of electrons exceeding the well layer, the efficiency of injecting electrons into the well layer is reliably improved.
【００３２】第３の半導体発光素子において、井戸層が
Ｉｎを含むことが好ましい。In the third semiconductor light emitting device, the well layer preferably contains In.
【００３３】第３の半導体発光素子において、井戸層が
ＧａＩｎＮからなり、ｐ型伝導層と隣接する障壁層がＡ
ｌＧａＮからなり、他の障壁層がＧａＩｎＮ又はＧａＮ
からなることが好ましい。In the third semiconductor light emitting device, the well layer is made of GaInN, and the barrier layer adjacent to the p-type conductive layer is made of A
lGaN and the other barrier layer is GaInN or GaN
It preferably comprises
【００３４】本発明に係る半導体発光素子の製造方法
は、有機金属気相成長法を用いて、基板上に、障壁層と
該障壁層よりも狭い禁制帯幅を持つ井戸層とを交互に積
層することにより、障壁層及び井戸層からなる量子井戸
層を形成するIII −Ｖ族化合物半導体からなる半導体発
光素子の製造方法を対象とし、基板上に、第１の原料と
して少なくともガリウム源と窒素源とを用いることによ
り、ガリウム（Ｇａ）及び窒素（Ｎ）を含む障壁層を形
成する障壁層形成工程と、障壁層の上に、第２の原料と
して少なくともガリウム源とインジウム源と窒素源とを
用いることにより、Ｇａ、Ｉｎ及びＮを含む井戸層を形
成する井戸層形成工程とを備え、障壁層形成工程及び井
戸層形成工程におけるガリウム源はトリエチルガリウム
（ＴＥＧ）からなる。In the method of manufacturing a semiconductor light emitting device according to the present invention, a barrier layer and a well layer having a narrower band gap than the barrier layer are alternately stacked on a substrate by using a metal organic chemical vapor deposition method. The present invention is directed to a method for manufacturing a semiconductor light emitting device comprising a group III-V compound semiconductor for forming a quantum well layer comprising a barrier layer and a well layer, wherein at least a gallium source and a nitrogen source are provided as first raw materials on a substrate. And a barrier layer forming step of forming a barrier layer containing gallium (Ga) and nitrogen (N), and at least a gallium source, an indium source, and a nitrogen source as a second material on the barrier layer. And a well layer forming step of forming a well layer containing Ga, In, and N. The gallium source in the barrier layer forming step and the well layer forming step is made of triethylgallium (TEG).
【００３５】本発明の半導体発光素子の製造方法による
と、障壁層形成工程及び井戸層形成工程において、ガリ
ウム源にＴＥＧを用いているため、量子井戸層における
面方位が（０００１）面の成長速度と面方位が｛１−１
０１｝面の成長速度との差が小さくなる。According to the method for manufacturing a semiconductor light emitting device of the present invention, since the TEG is used as the gallium source in the barrier layer forming step and the well layer forming step, the plane orientation in the quantum well layer is the growth rate of the (0001) plane. And the plane orientation is ｛1-1
The difference from the growth rate of the 01 ° plane is reduced.
【００３６】本発明の半導体発光素子の製造方法におい
て、障壁層形成工程が、第１の原料がアルミニウム源を
さらに含むことにより、ＡｌＧａＮからなる障壁層を形
成する工程を有し、井戸層形成工程は、該井戸層形成工
程における井戸層がＧａＩｎＮからなるか、又は第２の
原料がアルミニウム源をさらに含むことにより、ＡｌＧ
ａＩｎＮからなる井戸層を形成する工程を有することが
好ましい。また、井戸層のＩｎの混晶比が０よりも大き
く且つ０．１以下であることが好ましい。In the method of manufacturing a semiconductor light emitting device according to the present invention, the step of forming a barrier layer includes the step of forming a barrier layer made of AlGaN by further comprising an aluminum source in the first raw material. Is that the well layer in the well layer forming step is made of GaInN, or the second material further contains an aluminum source, so that the AlG
It is preferable to include a step of forming a well layer made of aInN. Further, it is preferable that the mixed crystal ratio of In in the well layer is larger than 0 and 0.1 or less.
【００３７】本発明に係る光ディスク装置は、本発明の
第１〜第３の発明に係る半導体発光素子と、半導体発光
素子が発光する発光光をデータが記録された記録媒体上
に集光する集光光学系装置と、記録媒体からの反射光を
受光する光検出器とを備えている。An optical disk device according to the present invention comprises a semiconductor light emitting device according to any one of the first to third inventions of the present invention, and a collective device for condensing light emitted by the semiconductor light emitting device onto a recording medium on which data is recorded. An optical optical system device is provided, and a photodetector that receives reflected light from a recording medium is provided.
【００３８】本発明の光ディスク装置において、光検出
器が、発光光の反射光により記録媒体に記録されている
データを読み取ることが好ましい。In the optical disk device of the present invention, it is preferable that the photodetector reads the data recorded on the recording medium by the reflected light of the emitted light.
【００３９】この場合に、光検出器が半導体発光素子の
近傍に設けられていることが好ましい。In this case, it is preferable that the photodetector is provided near the semiconductor light emitting element.
【００４０】この場合に、光検出器がシリコンからなる
基体の主面上に設けられ、半導体発光素子は基体の主面
上に保持されていることが好ましい。In this case, it is preferable that the photodetector is provided on the main surface of the substrate made of silicon, and the semiconductor light emitting element is held on the main surface of the substrate.
【００４１】この場合に、基体の主面には、側壁にマイ
クロミラーを有する凹部が設けられており、半導体発光
素子が、半導体発光素子からの発光光がマイクロミラー
により反射されて基体の主面に対してほぼ垂直方向に進
むように、基体の凹部の底面上に固着されていることが
好ましい。In this case, the main surface of the base is provided with a concave portion having a micromirror on the side wall, and the semiconductor light emitting element is used to reflect the light emitted from the semiconductor light emitting element by the micromirror and to emit light from the main surface of the base. Is preferably fixed on the bottom surface of the concave portion of the base so as to proceed in a direction substantially perpendicular to the base.
【００４２】この場合に、マイクロミラーの表面上には
金属薄膜が形成されていることが好ましい。また、この
金属薄膜が金、銀又はアルミニウムからなることが好ま
しい。In this case, it is preferable that a metal thin film is formed on the surface of the micro mirror. Preferably, the metal thin film is made of gold, silver or aluminum.
【００４３】[0043]
【発明の実施の形態】（第１の実施形態）本発明の第１
の実施形態について図面を参照しながら説明する。(First Embodiment) A first embodiment of the present invention.
An embodiment will be described with reference to the drawings.
【００４４】図１は本発明の第１の実施形態に係る半導
体発光素子の模式的な断面構成を示している。図１に示
すように、例えば、主面に（０００１）面を持つＧａＮ
からなる基板１１上には、上面の一部が露出する露出部
を有するｎ型ＧａＮからなるバッファ層１２と、ｎ型Ａ
ｌＧａＮからなり、後述する多重量子井戸層にポテンシ
ャル障壁を形成しｎ型キャリアを閉じ込めるｎ型クラッ
ド層１３と、ｎ型ＡｌＧａＮからなり、発生した光を閉
じ込めるｎ型光ガイド層１４と、ＧａＩｎＮからなる井
戸層とＡｌＧａＮからなる障壁層とが交互に積層されて
なり、ｎ型キャリアとｐ型キャリアとが再結合発光する
多重量子井戸活性層１５と、ｐ型ＡｌＧａＮからなり、
発生した光を閉じ込めるｐ型光ガイド層１６と、ｐ型Ａ
ｌＧａＮからなり、多重量子井戸活性層１５にポテンシ
ャル障壁を形成しｐ型キャリアを閉じ込めるｐ型クラッ
ド層１７と、ｎ型ＧａＮからなり、多重量子井戸活性層
１５に効率良く電流を注入するための電流ブロック層１
８と、ｐ型ＧａＮからなり、ｐ側電極との間のオーミッ
ク接触を図るコンタクト層１９とが順次形成されてい
る。FIG. 1 shows a schematic sectional configuration of a semiconductor light emitting device according to the first embodiment of the present invention. As shown in FIG. 1, for example, GaN having a (0001) plane on the main surface
A buffer layer 12 made of n-type GaN having an exposed part where a part of the upper surface is exposed;
An n-type cladding layer 13 made of lGaN, which forms a potential barrier in a multiple quantum well layer to be described later to confine n-type carriers, an n-type light guide layer 14 made of n-type AlGaN, and confining generated light, and GaInN. A well layer and a barrier layer made of AlGaN are alternately stacked, a multiple quantum well active layer 15 in which n-type carriers and p-type carriers recombine and emit light, and a p-type AlGaN;
A p-type light guide layer 16 for confining generated light;
A p-type cladding layer 17 made of lGaN, forming a potential barrier in the multiple quantum well active layer 15 and confining p-type carriers, and a current for efficiently injecting current into the multiple quantum well active layer 15 made of n-type GaN Block layer 1
8 and a contact layer 19 made of p-type GaN and having an ohmic contact with the p-side electrode are sequentially formed.
【００４５】コンタクト層１９の上面にはＮｉ／Ａｕか
らなるｐ側電極２０が形成され、バッファ層１２の露出
部には、Ｔｉ／Ａｌからなるｎ側電極２１が形成されて
いる。A p-side electrode 20 made of Ni / Au is formed on the upper surface of the contact layer 19, and an n-side electrode 21 made of Ti / Al is formed on an exposed portion of the buffer layer 12.
【００４６】ここで、基板１１の材料は窒化ガリウム
（ＧａＮ）に限らず、サファイア（Ａｌ2 Ｏ3 ）、炭化
ケイ素（ＳｉＣ）、シリコン（Ｓｉ）、スピネル、硫化
亜鉛（ＺｎＳ）、酸化亜鉛（ＺｎＯ）又は砒化ガリウム
（ＧａＡｓ）等を用いることができる。但し、ＧａＮ以
外の材料を基板１１に用いる場合には、該基板１１がＧ
ａＮ系半導体結晶に対して異種の材料となるため、該基
板１１との格子不整合を緩和することにより高品質なＧ
ａＮ系半導体結晶を得られるように、ＧａＮ等からなる
低温堆積バッファ層を、基板１１とバッファ層１２との
間に設ける必要がある。Here, the material of the substrate 11 is not limited to gallium nitride (GaN), but may be sapphire (Al2 O3 ), silicon carbide (SiC), silicon (Si), spinel, zinc sulfide (ZnS), zinc oxide ( ZnO) or gallium arsenide (GaAs) can be used. However, when a material other than GaN is used for the substrate 11, the substrate 11
Since a different kind of material is used for the aN-based semiconductor crystal, high-quality G
It is necessary to provide a low-temperature deposition buffer layer made of GaN or the like between the substrate 11 and the buffer layer 12 so that an aN-based semiconductor crystal can be obtained.
【００４７】また、基板１１の面方位は、低指数面に限
らず、所定方向に傾斜した基板であってもよく、例え
ば、基板にＧａＮを用いる場合には、ＧａＮの（０００
１）面から晶帯軸が［１１−２０］方向に２度傾斜した
基板を用いてもよい。また、基板１１の導電型について
は、ｎ型、ｐ型又は絶縁性であってもよい。The plane orientation of the substrate 11 is not limited to the low index plane, and may be a substrate inclined in a predetermined direction. For example, when GaN is used for the substrate, (000) of GaN
1) A substrate whose crystal zone axis is inclined twice in the [11-20] direction from the plane may be used. The conductivity type of the substrate 11 may be n-type, p-type, or insulating.
【００４８】本実施形態においては、ＧａＮからなる基
板１１上にＧａＮからなるバッファ層１２を設けること
により、高品質なIII 族窒化物半導体レーザ構造となる
各半導体層を成長させることができる。バッファ層１２
にＧａＮを選ぶ理由は、III族窒化物半導体のうちで最
も容易に高品質な結晶が得られるためである。バッファ
層１２の膜厚は１００ｎｍ程度以上であればよい。但
し、本実施形態のように基板１１に低抵抗な材料を用い
ない場合には、ｐ側電極２０及びｎ側電極２１を共に基
板１１の素子形成面側に形成する必要があるため、１０
００ｎｍ程度以上の膜厚とする。In this embodiment, by providing the buffer layer 12 made of GaN on the substrate 11 made of GaN, each semiconductor layer having a high-quality group III nitride semiconductor laser structure can be grown. Buffer layer 12
The reason why GaN is selected is that a high-quality crystal can be obtained most easily among the group III nitride semiconductors. The buffer layer 12 may have a thickness of about 100 nm or more. However, when a low-resistance material is not used for the substrate 11 as in the present embodiment, it is necessary to form both the p-side electrode 20 and the n-side electrode 21 on the element forming surface side of the substrate 11.
The thickness is about 00 nm or more.
【００４９】ＡｌＧａＮからなるｎ型クラッド層１３及
びｐ型クラッド層１７は、例えば、Ａｌの混晶比（組成
比）が共に０．０９であり、ｎ型クラッド層１３の膜厚
は約９００ｎｍであり、ｐ型クラッド層１７の膜厚は約
６００ｎｍである。但し、ＡｌＧａＮには引張り歪みが
加わるため、クラッド層１３、１７におけるＡｌの混晶
比の増加及び膜厚の増加と共に成長中にクラックが発生
しやすいので、例えば、膜厚が約３ｎｍのＡｌ0.18Ｇａ
0.82Ｎからなる第１層と膜厚が約３ｎｍのＧａＮからな
る第２層とが対をなす歪み超格子構造を形成することに
より、クラックの発生を防止することが好ましい。さら
に、この場合に、第１層にはｎ型又はｐ型の不純物をド
ープし、第２層には不純物をドープしない、いわゆる変
調ドープを行なってもよい。また、ＡｌＧａＩｎＮから
なる四元混晶を用いることにより、ＧａＮからなる基板
１１に格子整合するレーザ構造を形成することができる
ため、クラックの発生はいうに及ばず転位の発生をも抑
制できる。The n-type cladding layer 13 and the p-type cladding layer 17 made of AlGaN have, for example, a mixed crystal ratio (composition ratio) of Al of 0.09, and the thickness of the n-type cladding layer 13 is about 900 nm. The thickness of the p-type cladding layer 17 is about 600 nm. However, since tensile strain is applied to AlGaN, cracks are likely to occur during growth along with an increase in the Al crystal mixture ratio and an increase in the film thickness of the cladding layers 13 and 17, so that, for example, Al0.18 having a film thickness of about 3 nm is used. Ga
It is preferable to prevent generation of cracks by forming a strained superlattice structure in which a first layer made of0.82 N and a second layer made of GaN having a thickness of about 3 nm form a pair. Further, in this case, so-called modulation doping may be performed in which the first layer is doped with an n-type or p-type impurity and the second layer is not doped with an impurity. Further, by using a quaternary mixed crystal made of AlGaInN, a laser structure lattice-matched to the substrate 11 made of GaN can be formed, so that not only generation of cracks but also generation of dislocations can be suppressed.
【００５０】ＡｌＧａＮからなるｎ型光ガイド層１４及
びｐ型光ガイド層１６は、例えば、Ａｌの混晶比が０．
０２であり、膜厚は共に１００ｎｍ程度である。但し、
レーザ構造における光閉じ込め機能は、多重量子井戸活
性層１５及びｎ型及びｐ型クラッド層１３、１７の膜厚
及び屈折率等の構成にも関わるため、構成によってはＡ
ｌを含まないＧａＮにより光ガイド層１４、１６を構成
してもよい。The n-type light guide layer 14 and the p-type light guide layer 16 made of AlGaN have, for example, a mixed crystal ratio of Al of 0.1.
02, and both the film thicknesses are about 100 nm. However,
The light confinement function in the laser structure is related to the configuration of the multiple quantum well active layer 15 and the n-type and p-type cladding layers 13 and 17 such as the film thickness and the refractive index.
The light guide layers 14 and 16 may be made of GaN not containing l.
【００５１】以下、第１の実施形態の特徴を有する多重
量子井戸活性層を図面に基づいて説明する。図２は第１
の実施形態に係る多重量子井戸活性層１５の詳細な断面
構成を示している。図２に示すように、本実施形態に係
る多重量子井戸活性層１５は、基板側から、膜厚が約３
ｎｍでＩｎの混晶比が０．０８のＧａＩｎＮからなる井
戸層１５１が３層と、各井戸層１５１の間に形成され、
膜厚が約５ｎｍでＡｌの混晶比が０．０２のＡｌＧａＮ
からなる障壁層１５２が２層と、３層目の井戸層１５１
の上面に形成され、膜厚が約５ｎｍでＡｌの混晶比が
０．１５のＡｌＧａＮからなる保護層１５３とから構成
されている。ここで、保護層１５３は井戸層１５１及び
障壁層１５２を成長した後、最上部の井戸層１５１のＧ
ａＩｎＮ結晶から気相中にＩｎが再脱離することを防ぐ
ため、及び発光素子の動作時に電子を活性層に効率良く
注入させるために設けられている。保護層１５３にはｐ
型不純物がドープされていることが好ましい。Hereinafter, a multiple quantum well active layer having the features of the first embodiment will be described with reference to the drawings. FIG. 2 shows the first
2 shows a detailed cross-sectional configuration of the multiple quantum well active layer 15 according to the embodiment. As shown in FIG. 2, the multiple quantum well active layer 15 according to the present embodiment has a thickness of about 3 from the substrate side.
a well layer 151 made of GaInN having a thickness of 0.08 nm and a mixed crystal ratio of In of 0.08 is formed between the three well layers 151 and each well layer 151;
AlGaN having a thickness of about 5 nm and a mixed crystal ratio of Al of 0.02
And a third well layer 151 made of
And a protective layer 153 made of AlGaN having a thickness of about 5 nm and a mixed crystal ratio of Al of 0.15. Here, the protective layer 153 is formed by growing the well layer 151 and the barrier layer 152, and then forming the G layer of the uppermost well layer 151.
It is provided to prevent In from being re-desorbed from the aInN crystal into the gas phase and to efficiently inject electrons into the active layer during operation of the light emitting element. The protective layer 153 has p
Preferably, a type impurity is doped.
【００５２】井戸層１５１におけるＩｎの混晶比に応じ
てレーザ光の発振波長を短波長側又は長波長側に制御で
きるが、結晶品質を高品位に維持するという観点からＩ
ｎの混晶比は０よりも大きく且つ０．３以下とする。好
ましくは、多重量子井戸活性層１５において、Ｉｎの組
成が不均一となることを抑制すると共に発振しきい値電
流を低減できるように、Ｉｎの混晶比は０よりも大きく
且つ０．２以下とする。さらに、好ましくは、結晶成長
時におけるピットの生成を抑制できるように、Ｉｎの混
晶比は０よりも大きく且つ０．１以下とする。また、井
戸層１５１及び障壁層１５２は、不純物としてＳｉがド
ープされていることが好ましい。The oscillation wavelength of the laser beam can be controlled to the short wavelength side or the long wavelength side in accordance with the In crystal ratio in the well layer 151, but from the viewpoint of maintaining high quality crystal,
The mixed crystal ratio of n is greater than 0 and 0.3 or less. Preferably, in the multiple quantum well active layer 15, the mixed crystal ratio of In is larger than 0 and 0.2 or less so that the composition of In becomes non-uniform and the oscillation threshold current can be reduced. And More preferably, the mixed crystal ratio of In is set to be larger than 0 and equal to or smaller than 0.1 so that generation of pits during crystal growth can be suppressed. Further, the well layer 151 and the barrier layer 152 are preferably doped with Si as an impurity.
【００５３】図３に、共振器長が約１ｍｍでリッジ幅が
約５μｍの半導体レーザにおける井戸層のＩｎ混晶比と
発振しきい値との関係を示す。図３に示すように、井戸
層１５１におけるＩｎの混晶比が０．０５〜０．１の場
合には、発振しきい値電流が２００ｍＡよりも小さくな
っていることが分かる。FIG. 3 shows the relationship between the In mixed crystal ratio of the well layer and the oscillation threshold in a semiconductor laser having a cavity length of about 1 mm and a ridge width of about 5 μm. As shown in FIG. 3, when the mixed crystal ratio of In in the well layer 151 is 0.05 to 0.1, the oscillation threshold current is smaller than 200 mA.
【００５４】本実施形態に係る多重量子井戸活性層１５
は、前述したように結晶成長時のピットの発生を抑制す
ることができると共に、各井戸層１５１への電子及びホ
ールの注入の均一化と電子の注入効率の向上とを実現さ
せることができる。The multiple quantum well active layer 15 according to the present embodiment
As described above, generation of pits during crystal growth can be suppressed as described above, and uniform injection of electrons and holes into each well layer 151 and improvement in electron injection efficiency can be realized.
【００５５】まず、多重量子井戸活性層１５における障
壁層１５２に対してＡｌを含む構成とすることにより、
障壁層１５２には井戸層１５１の圧縮歪みを低減する方
向に引張り歪みが誘起する。このため、ピット発生の臨
界膜厚を大きくできる。従って、大きくなった臨界膜厚
値に、多重量子井戸活性層１５の総膜厚値が収まるよう
にすれば、ピットの発生を効果的に抑えることができ
る。First, the barrier layer 152 in the multiple quantum well active layer 15 is made to contain Al so that
Tensile strain is induced in the barrier layer 152 in a direction to reduce the compressive strain of the well layer 151. Therefore, the critical film thickness for pit generation can be increased. Therefore, if the total thickness of the multiple quantum well active layer 15 falls within the increased critical thickness, the occurrence of pits can be effectively suppressed.
【００５６】また、結晶中に電場強度が大きいＡｌが含
まれるため、該ＡｌがＩｎの拡散を抑制するので、局所
的に偏析する傾向が強いＩｎの偏析を抑制できる。さら
に、ＡｌＧａＮからなる障壁層１５２は、面方位が｛１
−１０１｝面の成長速度と面方位が（０００１）面の成
長速度との差が、ＧａＩｎＮからなる井戸層１５１の場
合よりも小さいため、ピットが拡大することを防止でき
る。Further, since Al having a large electric field strength is contained in the crystal, the Al suppresses the diffusion of In, so that the segregation of In, which has a strong tendency to locally segregate, can be suppressed. Further, the barrier layer 152 made of AlGaN has a plane orientation of {1}.
Since the difference between the growth rate of the −101 ° plane and the growth rate of the (0001) plane is smaller than that of the well layer 151 made of GaInN, it is possible to prevent the pits from expanding.
【００５７】図４は本実施形態に係る半導体発光素子の
禁制帯幅のバンドダイアグラムをピエゾ電界を考慮して
示している。図５は障壁層にＧａＩｎＮを用いる比較用
の半導体発光素子の禁制帯幅のバンドダイアグラムを示
している。図４及び図５において、図１及び図２に示す
各半導体層と対応するエネルギー領域には同一の符号を
付している。図５において多重量子井戸活性層１５の全
体にわたって生じている、図面内で強い右下がりのピエ
ゾ電界が、図４においてはＡｌを含む障壁層１５２によ
る右上がりの電界が誘起されることによって弱まってい
ることが分かる。これにより、各井戸層１５１への電子
及びホールの注入が均一化されて発光効率が向上する。FIG. 4 shows a band diagram of a forbidden band width of the semiconductor light emitting device according to the present embodiment in consideration of a piezo electric field. FIG. 5 shows a band diagram of a band gap of a comparative semiconductor light emitting device using GaInN for the barrier layer. In FIGS. 4 and 5, the same reference numerals are given to the energy regions corresponding to the respective semiconductor layers shown in FIGS. In FIG. 5, the strong right-downward piezo electric field generated in the entire multiple quantum well active layer 15 in FIG. 5 is attenuated by the right-upward electric field induced by the Al-containing barrier layer 152 in FIG. You can see that there is. Thereby, the injection of electrons and holes into each well layer 151 is made uniform, and the luminous efficiency is improved.
【００５８】障壁層１５２のＡｌ混晶比は、ピットの抑
制効果と電子及びホールの井戸層への均一な注入とのト
レードオフから、０よりも大きくｎ型及びｐ型クラッド
層１３、１７のＡｌの混晶比以下とする。好ましくは、
０よりも大きくｎ型及びｐ型光ガイド層１４、１６のＡ
ｌの混晶比以下とする。すなわち、障壁層１５２の禁制
帯幅は、ｎ型及びｐ型光ガイド層１４、１６の禁制帯幅
よりも狭いか又は同等とする。The Al mixed crystal ratio of the barrier layer 152 is larger than 0 due to the trade-off between the effect of suppressing pits and the uniform injection of electrons and holes into the well layers, for the n-type and p-type cladding layers 13 and 17. The mixed crystal ratio of Al is set to be equal to or less than Al. Preferably,
A of n-type and p-type light guide layers 14 and 16 larger than 0
l or less. That is, the forbidden band width of the barrier layer 152 is smaller than or equal to the forbidden band width of the n-type and p-type light guide layers 14 and 16.
【００５９】次に、多重量子井戸活性層１５における障
壁層１５２に対してＩｎを含まない構成とすることによ
り、多重量子井戸活性層１５に誘起される圧縮歪みの歪
み量をより小さくできる。その上、Ｉｎを井戸層１５１
のみに分離できるので、Ｉｎの拡散を抑制し、連続的な
Ｉｎの偏析領域の拡大を防止できる。Next, by configuring the barrier layer 152 in the multiple quantum well active layer 15 not to contain In, the amount of compressive strain induced in the multiple quantum well active layer 15 can be further reduced. In addition, In is added to the well layer 151.
Since it is possible to separate only In, it is possible to suppress the diffusion of In and prevent the continuous expansion of the In segregation region.
【００６０】さらに、井戸層１５１におけるＩｎの混晶
比を０．１以下とすることによって、多重量子井戸活性
層１５の総膜厚が臨界膜厚を越えなくすることができ
る。Further, by setting the mixed crystal ratio of In in the well layer 151 to 0.1 or less, the total thickness of the multiple quantum well active layer 15 can be prevented from exceeding the critical thickness.
【００６１】このとき、臨界膜厚以外の観点からも、以
下に挙げる構成が好ましい。すなわち、井戸層１５１の
膜厚は発光効率の観点から２ｎｍ〜４ｎｍ程度が好まし
く、井戸層１５１の層数はキャリアの均一な注入と利得
の確保との観点から２層から４層程度が好ましい。At this time, from the viewpoint other than the critical film thickness, the following structures are preferable. That is, the thickness of the well layer 151 is preferably about 2 nm to 4 nm from the viewpoint of luminous efficiency, and the number of well layers 151 is preferably about 2 to 4 layers from the viewpoint of uniform carrier injection and securing of gain.
【００６２】また、多重量子井戸活性層１５の結晶成長
時にＳｉを不純物としてドープすると、Ｉｎの偏析を防
ぐことができ、発光効率が向上する。メカニズムは明ら
かではないが、Ｓｉのサーファクタント効果によると考
えられる。Further, if Si is doped as an impurity during the crystal growth of the multiple quantum well active layer 15, segregation of In can be prevented, and the luminous efficiency is improved. Although the mechanism is not clear, it is considered to be due to the surfactant effect of Si.
【００６３】以上説明したように、本実施形態に係る半
導体発光素子によると、井戸層１５１と障壁層１５２と
からなる多重量子井戸活性層１５において、障壁層１５
２をＡｌＧａＮ結晶で構成することにより、障壁層１５
２に引張り歪みが誘起されるため、多重量子井戸活性層
１５における圧縮歪みの歪み量を低減できるので、結晶
の臨界膜厚を大きくできる。As described above, according to the semiconductor light emitting device of this embodiment, in the multiple quantum well active layer 15 including the well layer 151 and the barrier layer 152, the barrier layer 15
2 made of AlGaN crystal, the barrier layer 15
2, tensile strain is induced, so that the amount of compressive strain in the multiple quantum well active layer 15 can be reduced, so that the critical film thickness of the crystal can be increased.
【００６４】また、井戸層１５１を構成するＧａＩｎＮ
結晶のＩｎの混晶比を０．１以下とすることにより、多
重量子井戸活性層１５の総膜厚が、ピットの発生する臨
界膜厚を越えないようにすることができる。従って、大
きくなった臨界膜厚値に、多重量子井戸活性層１５の総
膜厚値が収まるようにすれば、ピットの発生を極めて有
効に防止できる。The GaInN forming the well layer 151
By setting the mixed crystal ratio of In of the crystal to 0.1 or less, the total thickness of the multiple quantum well active layer 15 can be prevented from exceeding the critical thickness at which pits are generated. Therefore, if the total thickness of the multiple quantum well active layer 15 falls within the increased critical thickness, generation of pits can be prevented very effectively.
【００６５】以下、前記のように構成された半導体発光
素子の製造方法について図１及び図２を参照しながら説
明する。ここでは、本実施形態に係る半導体発光素子を
ＭＯＶＰＥ法を用いて製造する手順を説明する。Hereinafter, a method of manufacturing the semiconductor light emitting device having the above-described structure will be described with reference to FIGS. Here, a procedure for manufacturing the semiconductor light emitting device according to the present embodiment using the MOVPE method will be described.
【００６６】ＭＯＶＰＥ法においては、III 族元素の原
料としてアルキル金属化合物を用いる。III 族元素の原
料のうち、ガリウム源としてトリメチルガリウム（以
下、ＴＭＧと略称する。）又はトリエチルガリウム（以
下、ＴＥＧと略称する。）を用い、アルミニウム源とし
てトリメチルアルミニウム（以下、ＴＭＡと略称す
る。）を用い、インジウム源としてトリメチルインジウ
ム（以下、ＴＭＩと略称する。）又はエチルジメチルイ
ンジウム等を用いる。In the MOVPE method, an alkyl metal compound is used as a raw material for a group III element. Among the group III element raw materials, trimethylgallium (hereinafter abbreviated as TMG) or triethylgallium (hereinafter abbreviated as TEG) is used as a gallium source, and trimethylaluminum (hereinafter abbreviated as TMA) is used as an aluminum source. ), And trimethylindium (hereinafter abbreviated as TMI) or ethyldimethylindium as the indium source.
【００６７】また、Ｖ族元素の原料となる窒素源として
はアンモニア（ＮＨ3 ）、ヒドラジン（Ｎ2 Ｈ4 ）等を
用いる。ｎ型不純物を供給するシリコン源としてはシラ
ン（ＳｉＨ4 ）ガス等を用い、ｐ型不純物を供給するマ
グネシウム源としてはビスシクロペンタジエニルマグネ
シウム（以下、Ｃｐ2Ｍｇと略称する。)等を用いる。Ammonia (NH3 ), hydrazine (N2 H4 ) or the like is used as a nitrogen source serving as a raw material of the group V element. A silane (SiH4 ) gas or the like is used as a silicon source for supplying an n-type impurity, and biscyclopentadienyl magnesium (hereinafter abbreviated as Cp2 Mg) or the like is used as a magnesium source for supplying a p-type impurity. .
【００６８】まず、主面が（０００１）面のＧａＮから
なる基板１１を洗浄し、その後、洗浄した基板１１を反
応室内のサセプタ上に保持する。続いて、反応室内を真
空排気した後、圧力が約８００×１０2 Ｐａ（６００Ｔ
ｏｒｒ）の水素及びアンモニア雰囲気において基板温度
が１０３０℃で処理時間が１０分間の加熱を行なって基
板１１の表面クリーニングを行なう。First, the substrate 11 whose main surface is made of GaN having a (0001) plane is cleaned, and then the cleaned substrate 11 is held on a susceptor in the reaction chamber. Subsequently, after evacuation of the reaction chamber, the pressure was increased to about 800 × 102 Pa (600 T).
The surface of the substrate 11 is cleaned by heating for 10 minutes at a substrate temperature of 1030 ° C. in an atmosphere of hydrogen and ammonia at orr).
【００６９】次に、基板温度を１０００℃に設定し、反
応室にＴＭＧとアンモニアとを、ＴＭＧのアンモニアに
対するＶ族／III 族供給モル比（以下、Ｖ／III 比と呼
ぶ。）が５０００となるように供給すると共に、Ｓｉの
ドーパントとして窒素で希釈したシランガスを供給する
ことにより、図１に示すように、基板１１の主面上にキ
ャリア密度が８×１０17ｃｍ-3で膜厚が約２５００ｎｍ
のｎ型ＧａＮからなるバッファ層１２を成長させる。こ
のときの成長速度は２５ｎｍ／分程度である。Next, the substrate temperature was set to 1000 ° C., and TMG and ammonia were supplied to the reaction chamber, and the supply molar ratio of VMG / III to TMG to ammonia (hereinafter referred to as V / III ratio) was 5000. By supplying a silane gas diluted with nitrogen as a Si dopant, a carrier density of 8 × 1017 cm−3 and a film thickness of 8 × 1017 cm−3 are formed on the main surface of the substrate 11 as shown in FIG. About 2500nm
The buffer layer 12 made of n-type GaN is grown. The growth rate at this time is about 25 nm / min.
【００７０】次に、バッファ層１２の上に、アルミニウ
ム源であるＴＭＡを新たに供給することにより、膜厚が
約９００ｎｍのｎ型Ａｌ0.1 Ｇａ0.9 Ｎからなるｎ型ク
ラッド層１３を成長させ、続いて、膜厚が約１００ｎｍ
のｎ型Ａｌ0.02Ｇａ0.98Ｎからなるｎ型光ガイド層１４
を成長させる。ここで、ＡｌＧａＮにおけるＡｌの混晶
比は、Ａｌの固相比がＡｌの気相比とほぼ一致するため
容易に制御できる。Next, an n-type clad layer 13 made of n-type Al0.1 Ga0.9 N having a thickness of about 900 nm is grown by newly supplying TMA as an aluminum source on the buffer layer 12. Subsequently, the film thickness is about 100 nm.
N-type optical guide layer 14 made of n-type Al0.02 Ga0.98 N
Grow. Here, the mixed crystal ratio of Al in AlGaN can be easily controlled because the solid phase ratio of Al substantially matches the gas phase ratio of Al.
【００７１】次に、図２に示すように、基板温度を８０
０℃程度にまで下げ、窒素をキャリアガスとして、III
族源のＴＥＧ、ＴＭＡ及びＴＭＩとＶ族源のアンモニア
とを反応室に供給することにより、ｎ型光ガイド層１４
の上に、膜厚が約３ｎｍのＧａ0.92Ｉｎ0.08Ｎからなる
井戸層１５１と膜厚が約５ｎｍのＡｌ0.02Ｇａ0.98Ｎか
らなる障壁層１５２と、膜厚が約５ｎｍのＡｌ0.15Ｇａ
0.85Ｎからなる保護層１５３との積層構造からなる多重
量子井戸活性層１５を成長させる。このときの各半導体
層の成長速度は１ｎｍ／分程度である。また、各半導体
層の原料の供給条件として、井戸層１５１は、ＴＭＩの
気相比が０．７でＶ／III 比が５００００であり、障壁
層１５２はＴＭＡの気相比が０．０２でＶ／III 比が２
０００００であり、保護層１５３はＴＭＡの気相比が
０．１５でＶ／III 比が１９００００である。なお、保
護層１５３は９００℃程度の比較的高い温度で成長させ
ることが好ましい。Next, as shown in FIG.
To about 0 ° C, and using nitrogen as carrier gas, III
By supplying TEG, TMA and TMI of the group source and ammonia of the group V source to the reaction chamber, the n-type light guide layer 14 is formed.
A well layer 151 made of Ga0.92 In0.08 N having a thickness of about 3 nm, a barrier layer 152 made of Al0.02 Ga0.98 N having a thickness of about 5 nm, and an Al0.15 Ga film having a thickness of about 5 nm
A multiple quantum well active layer 15 having a laminated structure with a protective layer 153 made of0.85 N is grown. At this time, the growth rate of each semiconductor layer is about 1 nm / min. In addition, as a supply condition of the raw material of each semiconductor layer, the well layer 151 has a TMI gas phase ratio of 0.7 and a V / III ratio of 50,000, and the barrier layer 152 has a TMA gas phase ratio of 0.02. V / III ratio is 2
The protective layer 153 has a TMA gas phase ratio of 0.15 and a V / III ratio of 190,000. Note that the protective layer 153 is preferably grown at a relatively high temperature of about 900 ° C.
【００７２】本実施の形態に係る製造方法は、ガリウム
源にＴＥＧを用いていることを特徴とする。ＴＥＧはＴ
ＭＧよりも分解温度が低いため、成長表面においてアル
キル基が結合していないＧａ原子が存在する割合が高く
なる。さらに、アルキル基が結合していないＧａ原子の
表面拡散長は、アルキル基と結合したＧａ分子の表面拡
散長よりも長い。また、アルキル基が結合していないＧ
ａ原子は結晶表面における選択成長性が低い。これらに
よって、ガリウム源にＴＥＧを用いると、面方位が（０
００１）面の成長速度と｛１−１０１｝面の成長速度と
の差が小さくなるので、ピットの拡大を抑制できる。The manufacturing method according to the present embodiment is characterized in that TEG is used as a gallium source. TEG is T
Since the decomposition temperature is lower than that of MG, the proportion of Ga atoms to which an alkyl group is not bonded on the growth surface increases. Furthermore, the surface diffusion length of Ga atoms to which an alkyl group is not bonded is longer than the surface diffusion length of Ga molecules bonded to an alkyl group. In addition, G having no alkyl group bonded thereto
The a atom has low selective growth on the crystal surface. Thus, when TEG is used as the gallium source, the plane orientation becomes (0
Since the difference between the growth rate of the (001) plane and the growth rate of the {1-101} plane is reduced, pit expansion can be suppressed.
【００７３】次に、図１に示すように、基板温度を再度
１０００℃にまで昇温した後、水素をキャリアガスとし
て、III 族源のＴＭＧ及びＴＭＡとＶ族源のアンモニア
とを反応室に供給すると共に、Ｍｇのドーパントである
Ｃｐ2 Ｍｇを供給することにより、多重量子井戸活性層
１５の上に、膜厚が約１００ｎｍのｐ型ＡｌＧａＮから
なるｐ型光ガイド層１６を成長させる。続いて、ｐ型光
ガイド層１６の上に、膜厚が約６００ｎｍのｐ型ＡｌＧ
ａＮからなるｐ型クラッド層１７を成長させる。その
後、各原料ガスの供給を止めて、基板１１の温度を室温
にまで下げる。Next, as shown in FIG. 1, after the substrate temperature was raised again to 1000 ° C., TMG and TMA of the group III source and ammonia of the group V source were introduced into the reaction chamber using hydrogen as a carrier gas. The p-type optical guide layer 16 made of p-type AlGaN having a thickness of about 100 nm is grown on the multiple quantum well active layer 15 by supplying Cp2 Mg, which is a dopant of Mg, at the same time. Subsequently, a p-type AlG having a thickness of about 600 nm is formed on the p-type light guide layer 16.
A p-type cladding layer 17 made of aN is grown. Thereafter, the supply of each source gas is stopped, and the temperature of the substrate 11 is lowered to room temperature.
【００７４】以上の結晶成長工程により得られた半導体
ウェハ（エピタキシャル基板）に対して所定の加工を行
なうことにより単一モードレーザ素子を形成する。すな
わち、エピタキシャル成長基板に対して、フォトリソグ
ラフィー工程、ドライエッチング工程、埋め込み再成長
工程、電極蒸着工程、劈開工程及び実装工程等のプロセ
スを順次行なう。By subjecting the semiconductor wafer (epitaxial substrate) obtained by the above-described crystal growth process to predetermined processing, a single-mode laser device is formed. That is, processes such as a photolithography process, a dry etching process, a burying regrowth process, an electrode deposition process, a cleavage process, and a mounting process are sequentially performed on the epitaxial growth substrate.
【００７５】まず、フォトリソグラフィー工程及びドラ
イエッチング工程において、ｐ型クラッド層１７の上に
幅３μｍのストライプ形状のＳｉＯ2 からなるマスクパ
ターンを形成する。形成されたマスクパターンを用い
て、ｐ型クラッド層１７がリッジ部を持つように該ｐ型
クラッド層１７に対して深さが５００ｎｍ程度となるま
でドライエッチングを行なう。First, in a photolithography step and a dry etching step, a stripe-shaped mask pattern made of SiO2 having a width of 3 μm is formed on the p-type cladding layer 17. Using the formed mask pattern, dry etching is performed on the p-type cladding layer 17 to a depth of about 500 nm so that the p-type cladding layer 17 has a ridge portion.
【００７６】次に、埋め込み再成長工程において、ｐ型
クラッド層１７にリッジ部が形成された基板１１を再度
ＭＯＶＰＥ装置の反応室に投入し、ｐ型クラッド層１７
におけるリッジ部の側方の領域が充填されるようにｎ型
ＧａＮからなる電流ブロック層１８を該リッジ部の側方
の領域に選択成長させる。Next, in the buried regrowth step, the substrate 11 having the ridge portion formed on the p-type cladding layer 17 is again introduced into the reaction chamber of the MOVPE apparatus, and the p-type cladding layer 17 is formed.
The current block layer 18 made of n-type GaN is selectively grown in the region on the side of the ridge portion so that the region on the side of the ridge portion is filled.
【００７７】次に、基板１１を反応室から取り出し、マ
スクパターンを除去した後、再度、反応室に戻して、ｐ
型クラッド層１７のリッジ部を含む電流ブロック層１８
の上面に、膜厚が約３００ｎｍでキャリア密度が８×１
０17ｃｍ-3のｐ型ＧａＮからなるコンタクト層１９を成
長させる。Next, the substrate 11 is taken out of the reaction chamber and the mask pattern is removed.
Current blocking layer 18 including ridge portion of mold cladding layer 17
Has a thickness of about 300 nm and a carrier density of 8 × 1
A contact layer 19 of p-type GaN of 017 cm-3 is grown.
【００７８】各ｐ型半導体層のｐ型不純物であるＭｇア
クセプタの活性化処理は、反応室内で行なってもよく、
反応室から基板１１を取り出して別の熱処理炉で行なっ
てもよく、また、電極蒸着工程におけるシンタリング処
理と同時に行なってもよい。このときの熱処理条件は、
例えば、窒素雰囲気において加熱温度が約６００℃で加
熱時間が２０分間程度とする。The activation of the Mg acceptor, which is a p-type impurity in each p-type semiconductor layer, may be performed in a reaction chamber.
The substrate 11 may be taken out of the reaction chamber and performed in another heat treatment furnace, or may be performed simultaneously with the sintering process in the electrode deposition process. The heat treatment conditions at this time are as follows:
For example, the heating temperature is about 600 ° C. and the heating time is about 20 minutes in a nitrogen atmosphere.
【００７９】次に、電極蒸着工程において、コンタクト
層１９の上面におけるｐ型クラッド層１７のリッジ部の
上方に、例えば、膜厚が１０ｎｍのニッケル（Ｎｉ）か
らなる導体膜と、膜厚が約３００ｎｍの金（Ａｕ）から
なる導体膜とが順次積層されてなるｐ側電極２０を蒸着
法を用いて選択的に形成する。Next, in the electrode deposition step, a conductor film made of, for example, nickel (Ni) having a thickness of 10 nm and a thickness of about 10 nm are formed above the ridge portion of the p-type cladding layer 17 on the upper surface of the contact layer 19. A p-side electrode 20 formed by sequentially laminating a 300 nm gold (Au) conductive film is selectively formed using a vapor deposition method.
【００８０】次に、ｐ側電極形成領域にマスクパターン
を形成し、形成されたマスクパターンを用いてエピタキ
シャル層に対してドライエッチングを行なってバッファ
層１２の一部の領域を露出させる。露出した領域に、例
えば、チタン（Ｔｉ）からなる導体膜と、Ａｌからなる
導体膜とが順次積層されてなるｎ側電極２１を蒸着法を
用いて選択的に形成する。Next, a mask pattern is formed in the p-side electrode formation region, and dry etching is performed on the epitaxial layer using the formed mask pattern to expose a partial region of the buffer layer 12. In the exposed region, for example, an n-side electrode 21 in which a conductor film made of titanium (Ti) and a conductor film made of Al are sequentially laminated is selectively formed by using an evaporation method.
【００８１】次に、劈開及び実装工程において、ｐ側及
びｎ側電極２０、２１が形成された基板１１に対して、
共振器長が例えば５００μｍ程度となるように劈開を行
ない、その後、共振器における出射端面と反射端面とに
適当な端面コーティングを施す。さらに、素子ごとに分
割されたレーザ素子をヒートシンクに、該ヒートシンク
の実装面とレーザ素子の電極形成面とを対向させる、い
わゆるジャンクションダウン方式で実装する。Next, in the cleavage and mounting steps, the substrate 11 on which the p-side and n-side electrodes 20 and 21 are formed
Cleavage is performed so that the cavity length becomes, for example, about 500 μm, and then an appropriate end face coating is applied to the emission end face and the reflection end face of the resonator. Further, the laser element divided for each element is mounted on a heat sink by a so-called junction down method in which a mounting surface of the heat sink and an electrode forming surface of the laser element are opposed to each other.
【００８２】このようにして得られる半導体発光素子の
多重量子井戸活性層１５において、多重量子井戸活性層
１５を形成した直後の結晶表面について、走査電子顕微
鏡及び原子間力顕微鏡を用いて、その表面モフォロジー
を観察したところ、ピットの密度が従来のＧａＩｎＮ／
ＧａＩｎＮからなる多重量子井戸層において観察される
ピットの密度に比べて２〜３桁減少していることを確認
している。In the multiple quantum well active layer 15 of the semiconductor light emitting device thus obtained, the surface of the crystal immediately after the multiple quantum well active layer 15 was formed was measured using a scanning electron microscope and an atomic force microscope. Observation of the morphology revealed that the pit density was lower than that of the conventional GaInN /
It has been confirmed that the density of pits is reduced by two to three orders of magnitude compared to the pit density observed in the multiple quantum well layer made of GaInN.
【００８３】以上説明したように、本実施形態に係る製
造方法によると、多重量子井戸活性層１５を成長させる
際に、ガリウム源にＴＥＧを用いるため、ＴＭＧを用い
る場合と比べて、面方位が（０００１）面の成長速度と
｛１−１０１｝面の成長速度との差が小さくなるので、
成長中の結晶表面に発生するピットが拡大することを抑
制できる。As described above, according to the manufacturing method of the present embodiment, when growing the multiple quantum well active layer 15, the TEG is used as the gallium source, so that the plane orientation is smaller than in the case of using TMG. Since the difference between the growth rate of the (0001) plane and the growth rate of the {1-101} plane becomes smaller,
The expansion of pits generated on the surface of the growing crystal can be suppressed.
【００８４】なお、本実施形態においては、多重量子井
戸活性層１５における井戸層１５１にＧａＩｎＮを用
い、障壁層１５２にＡｌＧａＮを用いたが、これに限ら
ず、井戸層１５１に例えばＡｌＧａＩｎＮ等の混晶を用
いてもよく、また障壁層１５２に例えばＡｌＧａＩｎＮ
等の混晶を用いても、ピットの形成を抑制する効果があ
る。In this embodiment, GaInN is used for the well layer 151 in the multiple quantum well active layer 15 and AlGaN is used for the barrier layer 152. However, the present invention is not limited to this, and the well layer 151 is made of a mixed material such as AlGaInN. The barrier layer 152 may be made of, for example, AlGaInN.
The use of a mixed crystal such as that described above has an effect of suppressing the formation of pits.
【００８５】また、III 族元素としてホウ素（Ｂ）を含
んでもよく、Ｖ族元素として窒素（Ｎ）以外にヒ素（Ａ
ｓ）又はリン（Ｐ）等を含む窒化物系半導体であっても
同様の効果を得ることができる。Further, boron (B) may be contained as a group III element, and arsenic (A) may be contained as a group V element in addition to nitrogen (N).
The same effect can be obtained even with a nitride-based semiconductor containing s) or phosphorus (P).
【００８６】また、本実施形態においては、ＭＯＶＰＥ
法を用いた結晶成長工程において、反応室内の圧力とし
て、１気圧（＝１０１３×１０2 Ｐａ）よりもわずかに
低圧の約８００×１０2 Ｐａとしたが、反応圧力は本発
明には影響を与えず、従って、他の圧力としても同様の
効果を得られる。In this embodiment, the MOVPE
In the crystal growth process using the method, the pressure in the reaction chamber was set to about 800 × 102 Pa, which is slightly lower than 1 atm (= 1013 × 102 Pa), but the reaction pressure does not affect the present invention. No effect is given, and therefore, the same effect can be obtained with other pressures.
【００８７】なお、多重量子井戸活性層１５における井
戸層１５１と障壁層１５２との各組成及び膜厚を適当に
選ぶことにより、井戸層１５１に誘起される圧縮歪みを
障壁層１５２に誘起する引っ張り歪みで完全に打ち消
し、多重量子井戸活性層１５全体で無歪みとすることも
できる。By appropriately selecting the composition and thickness of each of the well layer 151 and the barrier layer 152 in the multiple quantum well active layer 15, the tensile strain that induces the compressive strain induced in the well layer 151 in the barrier layer 152 is obtained. The distortion can be completely canceled out, and the entire multiple quantum well active layer 15 can be made to have no distortion.
【００８８】また、本実施形態の第１の変形例として、
図６に示す多重量子井戸活性層１５において、１、２層
目の障壁層１５２のＡｌ混晶比を例えば０．０２とし、
ｐ型伝導層である保護層１５３と３層目の井戸層１５１
との間にＡｌの混晶比が例えば０．０７の３層目の障壁
層１５２Ａを設けてもよい。このようにすると、図７の
バンド図に示すように、３層目の障壁層１５２Ａにおけ
る伝導帯の下端のエネルギー（Ｅｃ）が、２層目の障壁
層１５２よりも大きくなるため、この３層目の障壁層１
５２Ａのヘテロ障壁により、外部から注入される電子が
井戸層１５１を越えてｐ型伝導層へオーバーフローする
ことを抑制でき、井戸層１５１への電子の注入効率を向
上させることができる。As a first modification of the present embodiment,
In the multiple quantum well active layer 15 shown in FIG. 6, the Al mixed crystal ratio of the first and second barrier layers 152 is, for example, 0.02,
A protective layer 153 which is a p-type conductive layer and a third well layer 151
A third barrier layer 152A having a mixed crystal ratio of Al of, for example, 0.07 may be provided between them. In this case, the energy (Ec) at the lower end of the conduction band in the third barrier layer 152A becomes larger than that in the second barrier layer 152, as shown in the band diagram of FIG. Eye barrier layer 1
The 52A hetero barrier can prevent electrons injected from the outside from overflowing the well layer 151 and overflowing into the p-type conductive layer, thereby improving the efficiency of electron injection into the well layer 151.
【００８９】さらには、第２変形例として、例えば、図
６において、３層目の障壁層１５２のＡｌの混晶比を、
井戸層１５１側で０．０２、ｐ型の保護層１５３側で
０．０７となるよう徐々に大きくしてもよい。このよう
にすると、図８のバンド図に示すように、井戸層１５１
への電子の注入効率を向上させられるだけでなく、３層
目の障壁層１５２Ａにおける価電子帯の上端のエネルギ
ー（Ｅｖ）が保護層１５３側で小さく、井戸層１５１側
で大きくなるため、３層目の障壁層１５２におけるホー
ルの存在確率を低減できるので、井戸層１５１へのホー
ルの注入効率も向上させられるようになる。Further, as a second modification, for example, in FIG. 6, the mixed crystal ratio of Al of the third barrier layer 152 is
The thickness may be gradually increased to 0.02 on the well layer 151 side and 0.07 on the p-type protection layer 153 side. In this manner, as shown in the band diagram of FIG.
In addition to improving the electron injection efficiency, the energy (Ev) at the upper end of the valence band in the third barrier layer 152A is small on the protective layer 153 side and large on the well layer 151 side. Since the probability of existence of holes in the barrier layer 152 of the layer can be reduced, the efficiency of hole injection into the well layer 151 can be improved.
【００９０】以上説明したように、本実施形態による
と、多重量子井戸活性層１５に生ずるピットの生成が抑
制されると共に、多重量子井戸活性層１５への電子及び
ホールの注入効率が向上するため、レーザ発振時のしき
い値が低く、且つ、長寿命となる等の信頼性が高い半導
体レーザ素子を得ることができ、これを光ディスク装置
の発光素子として組み込むことができる。As described above, according to the present embodiment, the generation of pits generated in the multiple quantum well active layer 15 is suppressed, and the efficiency of injection of electrons and holes into the multiple quantum well active layer 15 is improved. Thus, a highly reliable semiconductor laser element having a low threshold value at the time of laser oscillation and a long life can be obtained, and this can be incorporated as a light emitting element of an optical disk device.
【００９１】また、本実施形態に係る発明は、半導体発
光素子だけでなく、本発明と同等の構成により得られる
ヘテロ接合を有するヘテロ接合電界効果トランジスタ等
の高移動度電子素子にも適用でき、その結果、ヘテロ接
合部に生じるピットを抑制できることにより、電子の移
動度を向上させることができる。The invention according to this embodiment can be applied not only to a semiconductor light emitting device but also to a high mobility electronic device such as a heterojunction field effect transistor having a heterojunction obtained by a configuration equivalent to the present invention. As a result, the mobility of electrons can be improved by suppressing the pits generated at the hetero junction.
【００９２】（第２の実施形態）以下、本発明の第２の
実施形態について図面を参照しながら説明する。(Second Embodiment) Hereinafter, a second embodiment of the present invention will be described with reference to the drawings.
【００９３】図９は本発明の第２の実施形態に係る半導
体発光素子の模式的な断面構成を示している。図９にお
いて、図１に示す構成要素と同一の構成要素には同一の
符号を付すことにより説明を省略する。図９に示す、本
実施形態に係る半導体発光素子において、ｎ型クラッド
層１３上に形成されているｎ型光ガイド層２４がｎ型Ｇ
ａＮからなり、ｎ型光ガイド層２４上の多重量子井戸活
性層２５はＧａＩｎＮからなる井戸層とＧａＮ又はＡｌ
ＧａＮからなる障壁層とが交互に積層されてなり、多重
量子井戸活性層２５上のｐ型光ガイド層２６はｐ型Ｇａ
Ｎにより構成されている。FIG. 9 shows a schematic sectional configuration of a semiconductor light emitting device according to the second embodiment of the present invention. In FIG. 9, the same components as those shown in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted. In the semiconductor light emitting device according to the present embodiment shown in FIG. 9, the n-type light guide layer 24 formed on the n-type
a multiple quantum well active layer 25 on the n-type light guide layer 24 is composed of a GaInN well layer and GaN or Al.
GaN barrier layers are alternately stacked, and the p-type light guide layer 26 on the multiple quantum well active layer 25 is p-type Ga
N.
【００９４】図１０は本実施形態に係る多重量子井戸活
性層２５の詳細な断面構成を示している。図１０に示す
ように、基板側から、膜厚が約３ｎｍでＩｎの混晶比が
０．０８のＧａＩｎＮからなる井戸層２５１が３層と、
膜厚が約５ｎｍで各井戸層１５１と交互に形成される第
１及び第２の障壁層２５２、第３の障壁層２５２Ａと、
第３の障壁層２５２Ａの上面に形成され、膜厚が約５ｎ
ｍでＡｌの混晶比が０．１５のＡｌＧａＮからなる保護
層２５３とから構成されている。FIG. 10 shows a detailed sectional structure of the multiple quantum well active layer 25 according to the present embodiment. As shown in FIG. 10, from the substrate side, three well layers 251 made of GaInN having a thickness of about 3 nm and a mixed crystal ratio of In of 0.08,
A first and a second barrier layer 252 and a third barrier layer 252A each having a thickness of about 5 nm and formed alternately with each well layer 151;
It is formed on the upper surface of the third barrier layer 252A and has a thickness of about 5n.
m and a protective layer 253 made of AlGaN having a mixed crystal ratio of Al of 0.15.
【００９５】ここで、第１及び第２の障壁層２５２の組
成は、例えばＧａＮであり、第３の障壁層２５２Ａの組
成は、例えばＡｌの混晶比が０．０４のＡｌＧａＮであ
る。Here, the composition of the first and second barrier layers 252 is, for example, GaN, and the composition of the third barrier layer 252A is, for example, AlGaN having a mixed crystal ratio of Al of 0.04.
【００９６】このようにすると、図１１のバンド図に示
すように、保護層２５３と３層目の井戸層２５１との間
に、保護層２５３よりも組成が小さいＡｌを含む第３の
障壁層２５２Ａが設けられていることにより、第３の障
壁層２５２Ａに含まれるＡｌに起因する第１及び第２の
障壁層２５２よりも大きいヘテロ障壁が存在する。この
ため、外部から注入される電子が井戸層２５１を越える
オーバーフローを抑制できる。さらに、電子のオーバー
フローを抑制する方向にピエゾ電界も誘起されるため、
各井戸層２５１への電子の注入効率が向上する。Thus, as shown in the band diagram of FIG. 11, the third barrier layer containing Al having a smaller composition than the protective layer 253 is provided between the protective layer 253 and the third well layer 251. By providing 252A, there is a hetero barrier larger than the first and second barrier layers 252 caused by Al contained in the third barrier layer 252A. Therefore, it is possible to suppress overflow of electrons injected from outside beyond the well layer 251. Furthermore, a piezo electric field is also induced in the direction to suppress the overflow of electrons,
The efficiency of injecting electrons into each well layer 251 is improved.
【００９７】また、一変形例として、例えば、第３の障
壁層２５２ＡのＡｌの混晶比を、井戸層２５１側で０と
し、保護層２５３側で０．０４となるよう徐々に大きく
してもよい。このようにすると、各井戸層２５１への電
子の注入効率が向上するだけでなく、第３の障壁層２５
２Ａにおけるホールの存在確率を下げることができるの
で、各井戸層２５１へのホールの注入効率も向上する。As a modified example, for example, the mixed crystal ratio of Al of the third barrier layer 252A is gradually increased to 0 on the well layer 251 side and to 0.04 on the protective layer 253 side. Is also good. This not only improves the efficiency of injecting electrons into each well layer 251, but also improves the third barrier layer 25.
Since the existence probability of holes in 2A can be reduced, the efficiency of hole injection into each well layer 251 also improves.
【００９８】（第３の実施形態）以下、本発明の第３の
実施形態について図面を参照しながら説明する。(Third Embodiment) Hereinafter, a third embodiment of the present invention will be described with reference to the drawings.
【００９９】図１２は本発明の第３の実施形態に係る光
ディスク装置の構成を模式的に表わしている。本実施形
態に係る光ディスク装置は、本発明の半導体発光素子を
光ディスク装置の発光部に用いている。図１２に示すよ
うに、光ディスク装置には、キャンにレーザチップが実
装されてなる半導体レーザ素子４１のレーザ出射部と、
所望のデータが記録された記録媒体である光ディスク５
０のデータ保持面とが互いに対向するように設けられ、
半導体レーザ素子４１と光ディスク５０との間には集光
光学系装置としての集光光学部４０Ａが設けられてい
る。FIG. 12 schematically shows the configuration of an optical disk device according to the third embodiment of the present invention. In the optical disk device according to the present embodiment, the semiconductor light emitting device of the present invention is used in a light emitting unit of the optical disk device. As shown in FIG. 12, the optical disc device includes a laser emitting section of a semiconductor laser element 41 having a laser chip mounted on a can,
Optical disc 5 as a recording medium on which desired data is recorded
0 data holding surfaces are provided so as to face each other,
A condensing optical unit 40A as a condensing optical system is provided between the semiconductor laser element 41 and the optical disk 50.
【０１００】集光光学部４０Ａは、半導体レーザ素子４
１側から順に設けられた、半導体レーザ素子４１から出
射される出射光５１を平行光とするコリメータレンズ４
２と、平行光を３本のビーム（図示せず）に分割する回
折格子４３と、出射光５１を透過し且つ光ディスク５０
からの反射光５２の光路を変更するハーフプリズム４４
と、３本のビームを光ディスク５０上に集光させる集光
レンズ４５とを有している。ここでは、発光光５１とし
て波長が約４０５ｎｍのレーザ光を用いている。The condensing optical section 40A is provided with the semiconductor laser element 4
A collimator lens 4 provided in order from the first side and configured to collimate outgoing light 51 emitted from a semiconductor laser element 41.
2, a diffraction grating 43 that divides the parallel light into three beams (not shown), an optical disk 50 that transmits the outgoing light 51, and
Prism 44 that changes the optical path of reflected light 52 from
And a condenser lens 45 for condensing the three beams on the optical disk 50. Here, laser light having a wavelength of about 405 nm is used as the emission light 51.
【０１０１】光ディスク５０上に集光された３本のビー
ムは直径がそれぞれ０．８μｍ程度のスポット形状とな
る。この３つのスポットの位置によって検出される光デ
ィスク５０の半径方向の位置ずれを、集光レンズ４５を
適当に移動させることにより修正する駆動系回路４６が
設けられている。The three beams condensed on the optical disk 50 have spots each having a diameter of about 0.8 μm. A drive system circuit 46 is provided to correct the radial displacement of the optical disk 50 detected by the positions of these three spots by moving the condenser lens 45 appropriately.
【０１０２】ハーフプリズム４４からの反射光５２の光
路上には反射光５２を絞る受光レンズ４７と、焦点の位
置ずれを検出するシリンドリカルレンズ４８と、集光さ
れた反射光５２を電気信号に変換する光検出器としての
フォトダイオード素子４９とが設けられている。On the optical path of the reflected light 52 from the half prism 44, a light receiving lens 47 for narrowing the reflected light 52, a cylindrical lens 48 for detecting a positional shift of the focal point, and converting the collected reflected light 52 into an electric signal. And a photodiode element 49 as a photodetector.
【０１０３】このように、半導体レーザ素子４１からの
発光光５１を光ディスク５０に導く集光光学部４０Ａ、
及び光ディスク５０により反射した反射光５２を受光す
るフォトダイオード素子４９とを備えた光ディスク装置
に、青色レーザ光を安定して確実に発光できる本発明の
半導体発光素子を適用すれば、記録密度が高い高密度光
ディスク５０に記録されたデータの読み出し（再生）を
行なうことができる。As described above, the condensing optical section 40A for guiding the emitted light 51 from the semiconductor laser element 41 to the optical disk 50,
If the semiconductor light emitting device of the present invention, which can stably and surely emit blue laser light, is applied to an optical disc device including a photodiode element 49 that receives reflected light 52 reflected by the optical disc 50, the recording density is high. Data recorded on the high-density optical disk 50 can be read (reproduced).
【０１０４】なお、レーザチップに自励発振特性を付与
しておくと、低出力時にレーザチップへの戻り光の影響
を受け難くなり、Ｓ／Ｎ比が向上するため、情報の読み
出し精度が向上するので好ましい。このように自励発振
特性を付加した場合には、半導体レーザ素子４１に戻り
光の影響を低減するための高周波回路等を付加する必要
がなくなるため、装置の構成が簡単となって装置の小型
化を容易に図れるようになる。If the laser chip is provided with self-sustained pulsation characteristics, it is less likely to be affected by the return light to the laser chip at low output, and the S / N ratio is improved. Is preferred. When the self-sustained pulsation characteristics are added in this manner, it is not necessary to add a high-frequency circuit or the like for reducing the influence of the return light to the semiconductor laser element 41, so that the configuration of the apparatus is simplified and the size of the apparatus is reduced. Can be easily achieved.
【０１０５】さらに、本実施形態に係る光ディスク装置
は、レーザ光の出力が２５ｍＷ程度の高出力動作も可能
となるため、光ディスク５０へデータの書き込み動作、
すなわち記録動作をも行なえる。これにより、１つの半
導体レーザ素子４１により再生動作と記録動作とを行な
えると共に、簡単な構成で優れた特性を持つ光ディスク
装置を実現できる。Further, the optical disk device according to the present embodiment can perform a high-output operation with a laser beam output of about 25 mW.
That is, a recording operation can be performed. As a result, a reproducing operation and a recording operation can be performed by one semiconductor laser element 41, and an optical disk device having excellent characteristics with a simple configuration can be realized.
【０１０６】（第４の実施形態）以下、本発明の第４の
実施形態について図面を参照しながら説明する。(Fourth Embodiment) Hereinafter, a fourth embodiment of the present invention will be described with reference to the drawings.
【０１０７】図１３は本発明の第４の実施形態に係る光
ディスク装置の構成を模式的に表わしている。本実施形
態に係る光ディスク装置は、本発明の半導体発光素子を
光ディスク装置の発光部に用いている。さらに、レーザ
チップ、光信号検出用フォトダイオード素子、及びレー
ザチップから出射されるレーザ光の光路を変更するマイ
クロミラーをシリコン（Ｓｉ）からなる基体又は基板上
に設けることにより、小型化及び薄型化を図っている。
ここでは、レーザチップ、フォトダイオード及びマイク
ロミラーを併せてレーザユニットと呼ぶ。FIG. 13 schematically shows the configuration of an optical disk device according to the fourth embodiment of the present invention. The optical disk device according to the present embodiment uses the semiconductor light emitting device of the present invention in a light emitting unit of the optical disk device. Furthermore, by providing a laser chip, a photodiode element for detecting an optical signal, and a micromirror for changing an optical path of laser light emitted from the laser chip on a substrate or a substrate made of silicon (Si), miniaturization and thinning are achieved. Is being planned.
Here, the laser chip, the photodiode, and the micromirror are collectively referred to as a laser unit.
【０１０８】図１３に示すように、光ディスク装置に
は、レーザユニット６１のレーザ出射部と、所望のデー
タが記録された記録媒体である光ディスク５０のデータ
保持面とが互いに対向するように設けられ、レーザユニ
ット６１と光ディスク５０との間には集光光学系装置と
しての集光光学部４０Ｂが設けられている。As shown in FIG. 13, in the optical disk device, a laser emitting portion of a laser unit 61 and a data holding surface of an optical disk 50 as a recording medium on which desired data is recorded are provided so as to face each other. Between the laser unit 61 and the optical disk 50, a condensing optical unit 40B as a condensing optical system device is provided.
【０１０９】集光光学部４０Ｂは、レーザユニット６１
側から順に、発光光５１が入射する第１の入射面に形成
され、発光光５１を３本のビームに分割するグレーティ
ング（格子）パターンと、光ディスク５０からの反射光
５２が入射する第２の入射面に形成され、ディスク面に
対して平行な方向に±１次光として集光及び発散作用を
付加して回折するホログラムパターンとを有するホログ
ラム素子６２と、円偏光と直線偏光とを相互に変換する
１／４波長板６３と、発光光５１を光ディスク５０の情
報トラック上に集光する対物レンズ６４とを有してい
る。また、集光光学部４０Ｂの側方には発光光５１及び
反射光５２の位置ずれを修正するアクチュエータ６５が
設けられている。The condensing optical section 40B includes a laser unit 61
From the side, a grating (grating) pattern formed on the first incident surface on which the emitted light 51 is incident and dividing the emitted light 51 into three beams, and a second pattern on which the reflected light 52 from the optical disk 50 is incident A hologram element 62 having a hologram pattern formed on the incident surface and converging and diffusing by adding and diverging as ± first-order light in a direction parallel to the disk surface, and circularly and linearly polarized light mutually. It has a quarter-wave plate 63 for conversion and an objective lens 64 for condensing the emitted light 51 on the information track of the optical disk 50. Further, an actuator 65 for correcting a displacement of the emitted light 51 and the reflected light 52 is provided on a side of the light collecting optical unit 40B.
【０１１０】図１４は本実施形態に係るレーザユニット
６１の構成を示している。図１４に示すように、レーザ
ユニット６１は、Ｓｉからなる１つの基板７１上に形成
されている。基板７１の主面上には凹部７１ａが設けら
れ、該凹部７１ａの底面上には本発明のレーザチップ７
２が半田材等により固着されている。凹部７１ａにおけ
るレーザチップ７２の出射端面側の側壁には、基板７１
の主面に対して４５°の角度をなすマイクロミラー７３
が設けられている。これにより、レーザチップ７２から
出射される発光光５１は、マイクロミラー７３により反
射されて基板７１の主面に対してほぼ垂直に進行する。
ここで、マイクロミラー７３はＳｉの面方位の（１１
１）面を用いることが好ましい。このＳｉの（１１１）
面は異方性エッチングにより容易に得られると共に化学
的に安定な面であるため、光学的に平坦な面が得られや
すい。また、この（１１１）面は（１００）面と正確に
５４°の角度をなすので、（１００）面から［１１０］
方向へ９°だけ傾斜した基板７１を用いることにより、
基板７１の主面と４５°をなす壁面を確実に得ることが
できる。FIG. 14 shows the configuration of a laser unit 61 according to this embodiment. As shown in FIG. 14, the laser unit 61 is formed on one substrate 71 made of Si. A concave portion 71a is provided on the main surface of the substrate 71, and the laser chip 7 of the present invention is provided on the bottom surface of the concave portion 71a.
2 is fixed by a solder material or the like. A substrate 71 is provided on a side wall of the concave portion 71 a on the emission end face side of the laser chip 72.
Micromirror 73 at 45 ° to Main Surface
Is provided. As a result, the emitted light 51 emitted from the laser chip 72 is reflected by the micromirror 73 and travels substantially perpendicular to the main surface of the substrate 71.
Here, the micromirror 73 has a plane orientation of Si (11).
1) It is preferable to use a surface. This Si (111)
Since the surface is easily obtained by anisotropic etching and chemically stable, an optically flat surface is easily obtained. Further, since the (111) plane forms an angle of exactly 54 ° with the (100) plane, the (110) plane is shifted from the (100) plane by [110].
By using the substrate 71 inclined by 9 ° in the direction,
A wall surface forming 45 ° with the main surface of the substrate 71 can be reliably obtained.
【０１１１】基板７１の凹部７１ａの壁面のうち、マイ
クロミラー７３と対向し且つ基板面との角度が６３°を
なす壁面には、レーザチップ７２の反射端面から若干出
射されるレーザ光からレーザチップの出力値をモニタす
る出力モニタ用フォトダイオード素子７４が形成されて
いる。なお、マイクロミラー７３の表面はシリコンのま
までもよく、さらには、レーザ光の利用効率を向上を図
るために、凹部７１ａの壁面にレーザ光の反射率が高く
且つ吸収率が低いＡｕ、Ａｇ又はＡｌ等の金属薄膜を蒸
着してもよい。Among the wall surfaces of the concave portion 71 a of the substrate 71, the wall surface facing the micromirror 73 and forming an angle of 63 ° with the substrate surface includes a laser chip that is slightly emitted from the reflection end surface of the laser chip 72. An output monitoring photodiode element 74 for monitoring the output value of the output is provided. The surface of the micromirror 73 may be silicon, and further, in order to improve the utilization efficiency of the laser light, Au, Ag, or the like having a high reflectance and a low absorption of the laser light on the wall surface of the concave portion 71a. A metal thin film such as Al may be deposited.
【０１１２】基板７１の上部におけるマイクロミラー７
３の反射面と平行な方向であって該マイクロミラー７３
を互いに挟む領域には、反射光５２を受光する光検出器
としての第１のフォトダイオード素子７５Ａ及び第２の
フォトダイオード素子７５Ｂが、半導体バルクとしての
基板７１に直接形成されている。また、各フォトダイオ
ード素子７５Ａ、７５Ｂはマイクロミラー７３の反射面
と平行な方向に延びるようにそれぞれ５分割されてい
る。The micro mirror 7 on the upper part of the substrate 71
3 in a direction parallel to the reflection surface and the micro mirror 73.
Are sandwiched between each other, a first photodiode element 75A and a second photodiode element 75B as photodetectors for receiving the reflected light 52 are formed directly on the substrate 71 as a semiconductor bulk. Each of the photodiode elements 75A and 75B is divided into five so as to extend in a direction parallel to the reflection surface of the micromirror 73.
【０１１３】図１５はホログラム素子６２の断面構成と
素子の動作とを示している。図１５に示すように、ホロ
グラム素子６２は、前述したように、マイクロミラー上
の実質的な発光位置７３ａからの発光光５１を受ける第
１の入射面６２ａにグレーティングパターン６２ｇを有
し、第１の入射面６２ａと反対側の面であり反射光５２
を受ける第２の入射面６２ｂにホログラムパターン６２
ｈを有している。ここでは、ホログラム素子６２に入射
される反射光５２のうち、第１のフォトダイオード素子
７５Ａ側に回折される第１の回折光５２ａが第１のフォ
トダイオード素子７５Ａの受光面の前方に焦点を結ぶビ
ームとなり、第２のフォトダイオード素子７５Ｂ側に回
折される第２の回折光５２ｂが第２のフォトダイオード
素子７５Ｂの受光面の後方に焦点を結ぶビームとなるこ
とを表わしている。FIG. 15 shows the sectional configuration of the hologram element 62 and the operation of the element. As shown in FIG. 15, the hologram element 62 has the grating pattern 62g on the first incident surface 62a that receives the emission light 51 from the substantial emission position 73a on the micromirror, as described above. The surface opposite to the incident surface 62a of the
Hologram pattern 62 on second incident surface 62b
h. Here, of the reflected light 52 incident on the hologram element 62, the first diffracted light 52a diffracted toward the first photodiode element 75A is focused in front of the light receiving surface of the first photodiode element 75A. This indicates that the second diffracted light beam 52b diffracted toward the second photodiode element 75B becomes a focused beam behind the light receiving surface of the second photodiode element 75B.
【０１１４】図１６（ａ）は本実施形態に係るレーザユ
ニットの平面構成を模式的に表わしている。図１６
（ａ）において、図１４に示す構成要素と同一の構成要
素には同一の符号を付している。図１６（ａ）に示すよ
うに、各フォトダイオード素子７５Ａ、７５Ｂは、５分
割された受光領域のうち、中央部分の３つの領域に、３
本のビーム状の反射光（回折光）５２のうちの中央の１
本を受け、残りの両側部の領域に残りの２本のビーム状
の反射光（回折光）５２をそれぞれ１本ずつ受ける。FIG. 16A schematically shows a plane configuration of a laser unit according to this embodiment. FIG.
In FIG. 14A, the same components as those shown in FIG. 14 are denoted by the same reference numerals. As shown in FIG. 16A, each of the photodiode elements 75A and 75B has three regions at the center of the five divided light receiving regions.
The central one of the beam-like reflected light (diffracted light) 52 of the book
After receiving the book, the remaining two beam-like reflected lights (diffraction lights) 52 are received one by one in the remaining two side regions.
【０１１５】以下、トラッキングエラー信号、フォーカ
スエラー信号、及び光ディスクに記録されている情報信
号の各検出方法の概略を説明する。Hereinafter, an outline of each detection method of the tracking error signal, the focus error signal, and the information signal recorded on the optical disk will be described.
【０１１６】トラッキングエラー信号（ＴＥＳ）は、図
１６（ａ）に示すように、第１のフォトダイオード素子
７５Ａの両側部の領域に受光する信号強度をＴ１及びＴ
２とし、第２のフォトダイオード素子７５Ｂの両側部の
領域に受光する信号強度をＴ３及びＴ４とすると、次の
算出式（１）により求められる。As shown in FIG. 16 (a), the tracking error signal (TES) indicates the signal intensities received on both sides of the first photodiode element 75A by T1 and T1.
2, and the signal intensities received in the regions on both sides of the second photodiode element 75B are T3 and T4.
【０１１７】 ＴＥＳ＝（Ｔ１−Ｔ２）＋（Ｔ３−Ｔ４） …（１） フォーカスエラー信号（ＦＥＳ）は、図１６（ｂ）に示
すように、第１のフォトダイオード素子７５Ａの中央部
分の３本の領域に受光する信号強度を図面の上から順に
Ｓ１、Ｓ２及びＳ３とし、同様に、第２のフォトダイオ
ード素子７５Ｂの中央部分の３本の領域に受光する信号
強度を順にＳ４、Ｓ５及びＳ６とすると、次の算出式
（２）により求められる。TES = (T1−T2) + (T3−T4) (1) As shown in FIG. 16B, the focus error signal (FES) is 3 in the central portion of the first photodiode element 75A. The signal intensities received in the three regions are denoted as S1, S2, and S3 in order from the top of the drawing, and similarly, the signal intensities received in the three central regions of the second photodiode element 75B are denoted in S4, S5, and S4, respectively. If S6 is set, it is obtained by the following calculation formula (2).
【０１１８】 ＦＥＳ＝（Ｓ１＋Ｓ３＋Ｓ５）−（Ｓ２＋Ｓ４＋Ｓ６） …（２） 算出式（２）の値が０となるように、図１３に示すアク
チュエータ６５を駆動させて対物レンズ６４を光ディス
ク５０の情報トラックに追従させる。FES = (S1 + S3 + S5) − (S2 + S4 + S6) (2) The actuator 65 shown in FIG. 13 is driven so that the value of the calculation formula (2) becomes 0, and the objective lens 64 is moved to the information track of the optical disc 50. Let them follow.
【０１１９】ここで、図１６（ｂ）は、ＦＥＳ＝０の場
合を示し、フォーカスエラーが生じていない状態を表わ
している。図１６（ｃ）及び図１６（ｄ）はいずれもＦ
ＥＳが０とならず、フォーカスエラーが生じている状態
を表わしている。Here, FIG. 16B shows a case where FES = 0 and shows a state where no focus error has occurred. 16C and FIG. 16D both show F
This indicates a state in which ES does not become 0 and a focus error occurs.
【０１２０】また、情報信号（ＲＦＳ）も、以下の算出
式（３）により求められる。The information signal (RFS) is also obtained by the following equation (3).
【０１２１】 ＲＦＳ＝（Ｓ１＋Ｓ３＋Ｓ５）−（Ｓ２＋Ｓ４＋Ｓ６） …（３） 本実施形態によると、図１４に示すレーザユニット６１
を用いることにより、光ディスク装置の小型化及び薄型
化を実現できる。さらに、本実施形態に係る光ディスク
装置を製造する際にも、主面上に、各フォトダイオード
７５Ａ、７５Ｂ、凹部７１ａ及び該凹部７１ａの一側壁
にマイクロミラー７３が形成されたＳｉからなる基板７
１をあらかじめ用意しておき、基板７１の凹部７１ａの
底面上にレーザチップ７２をボンディングするだけで組
み立てが完成するため、製造工程が簡略化でき、且つ、
歩留まりも高くできる。RFS = (S1 + S3 + S5) − (S2 + S4 + S6) (3) According to the present embodiment, the laser unit 61 shown in FIG.
By using the optical disk, it is possible to realize a smaller and thinner optical disk device. Further, when manufacturing the optical disc device according to the present embodiment, the substrate 7 made of Si having the photodiodes 75A and 75B, the concave portion 71a, and the micromirror 73 formed on one side wall of the concave portion 71a is formed on the main surface.
1 is prepared in advance, and the assembly is completed only by bonding the laser chip 72 on the bottom surface of the concave portion 71a of the substrate 71. Therefore, the manufacturing process can be simplified, and
Yield can be increased.
【０１２２】[0122]
【発明の効果】本発明に係る半導体発光素子によると、
III −Ｖ族化合物半導体からなる量子井戸層に生じるピ
ットの発生密度を大幅に低減できると共に、量子井戸層
の障壁層に挟まれた井戸層への電子及びホールの注入が
均一化することにより、注入効率を高めることができ
る。これにより、素子の発光効率が向上し、しきい値電
流が低減するため、発光素子の信頼性が大きく向上す
る。According to the semiconductor light emitting device of the present invention,
The density of pits generated in the quantum well layer made of a group III-V compound semiconductor can be greatly reduced, and the injection of electrons and holes into the well layer sandwiched between the barrier layers of the quantum well layer can be uniformized. The injection efficiency can be increased. Accordingly, the light emitting efficiency of the element is improved and the threshold current is reduced, so that the reliability of the light emitting element is greatly improved.
【０１２３】さらに、本発明の半導体発光素子を搭載し
た光ディスク装置によると、光出力部である発光素子に
高信頼性を得られるため、記録密度が高い高密度光ディ
スクを扱える装置を実現できる。Further, according to the optical disk device equipped with the semiconductor light emitting element of the present invention, since the light emitting element as the light output section can obtain high reliability, it is possible to realize an apparatus capable of handling a high density optical disk having a high recording density.
【図１】本発明の第１の実施形態に係る半導体発光素子
を示す模式的な構成断面図である。FIG. 1 is a schematic sectional view showing a configuration of a semiconductor light emitting device according to a first embodiment of the present invention.
【図２】本発明の第１の実施形態に係る半導体発光素子
における多重量子井戸活性層の詳細構成を示す断面図で
ある。FIG. 2 is a cross-sectional view illustrating a detailed configuration of a multiple quantum well active layer in the semiconductor light emitting device according to the first embodiment of the present invention.
【図３】本発明の第１の実施形態に係る半導体発光素子
における井戸層のＩｎの混晶比に対する発振しきい値電
流の関係を示すグラフである。FIG. 3 is a graph showing a relation between an oscillation threshold current and a mixed crystal ratio of In in a well layer in the semiconductor light emitting device according to the first embodiment of the present invention.
【図４】本発明の第１の実施形態に係る半導体発光素子
における禁制帯幅を示すエネルギーバンド図である。FIG. 4 is an energy band diagram showing a forbidden band width in the semiconductor light emitting device according to the first embodiment of the present invention.
【図５】障壁層にアルミニウムを含まない比較用の半導
体発光素子における禁制帯幅を示すエネルギーバンド図
である。FIG. 5 is an energy band diagram showing a forbidden band width in a comparative semiconductor light emitting device not containing aluminum in a barrier layer.
【図６】本発明の第１の実施形態の第１及び第２変形例
に係る半導体発光素子における多重量子井戸活性層の詳
細構成を示す断面図である。FIG. 6 is a sectional view showing a detailed configuration of a multiple quantum well active layer in a semiconductor light emitting device according to first and second modifications of the first embodiment of the present invention.
【図７】本発明の第１の実施形態の第１変形例に係る半
導体発光素子における禁制帯幅を示すエネルギーバンド
図である。FIG. 7 is an energy band diagram showing a forbidden band width in a semiconductor light emitting device according to a first modification of the first embodiment of the present invention.
【図８】本発明の第１の実施形態の第２変形例に係る半
導体発光素子における禁制帯幅を示すエネルギーバンド
図である。FIG. 8 is an energy band diagram showing a forbidden band width in a semiconductor light emitting device according to a second modification of the first embodiment of the present invention.
【図９】本発明の第２の実施形態に係る半導体発光素子
を示す模式的な構成断面図である。FIG. 9 is a schematic configuration sectional view showing a semiconductor light emitting device according to a second embodiment of the present invention.
【図１０】本発明の第２の実施形態に係る半導体発光素
子における多重量子井戸活性層の詳細構成を示す断面図
である。FIG. 10 is a sectional view showing a detailed configuration of a multiple quantum well active layer in a semiconductor light emitting device according to a second embodiment of the present invention.
【図１１】本発明の第２の実施形態に係る半導体発光素
子における禁制帯幅を示すエネルギーバンド図である。FIG. 11 is an energy band diagram showing a forbidden band width in a semiconductor light emitting device according to a second embodiment of the present invention.
【図１２】本発明の第３の実施形態に係る光ディスク装
置を示す模式的な構成図である。FIG. 12 is a schematic configuration diagram illustrating an optical disc device according to a third embodiment of the present invention.
【図１３】本発明の第４の実施形態に係る光ディスク装
置を示す模式的な構成図である。FIG. 13 is a schematic configuration diagram illustrating an optical disc device according to a fourth embodiment of the present invention.
【図１４】本発明の第４の実施形態に係る光ディスク装
置におけるレーザユニットを示す斜視図である。FIG. 14 is a perspective view showing a laser unit in an optical disc device according to a fourth embodiment of the present invention.
【図１５】本発明の第４の実施形態に係る光ディスク装
置におけるホログラム素子を示す模式的な構成断面図で
ある。FIG. 15 is a schematic configuration sectional view showing a hologram element in an optical disk device according to a fourth embodiment of the present invention.
【図１６】（ａ）は本発明の第４の実施形態に係る光デ
ィスク装置におけるレーザユニットを示す模式的な平面
図である。（ｂ）〜（ｄ）は本発明の第４の実施形態に
係る光ディスク装置におけるレーザユニットのフォトダ
イオード素子が信号光を受光する様子を示す模式的な平
面図である。FIG. 16A is a schematic plan view showing a laser unit in an optical disc device according to a fourth embodiment of the present invention. FIGS. 13B to 13D are schematic plan views illustrating a manner in which a photodiode element of a laser unit receives a signal light in an optical disk device according to a fourth embodiment of the present invention.
１１ 基板 １２ バッファ層 １３ ｎ型クラッド層 １４ ｎ型光ガイド層 １５ 多重量子井戸活性層 １５Ａ 多重量子井戸活性層 １５１ 井戸層 １５２ 障壁層 １５２Ａ 障壁層 １５３ 保護層 １６ ｐ型光ガイド層 １７ ｐ型クラッド層 １８ 電流ブロック層 １９ コンタクト層 ２０ ｐ側電極 ２１ ｎ側電極 ２４ ｎ型光ガイド層 ２５ 多重量子井戸活性層 ２５１ 井戸層 ２５２ 第１の障壁層 ２５２ 第２の障壁層 ２５２Ａ 第３の障壁層 ２５３ 保護層 ２６ ｐ型光ガイド層 ４０Ａ 集光光学部（集光光学系装置） ４０Ｂ 集光光学部（集光光学系装置） ４１ 半導体レーザ素子 ４２ コリメータレンズ ４３ 回折格子 ４４ ハーフプリズム ４５ 集光レンズ ４６ 駆動系回路 ４７ 受光レンズ ４８ シリンドリカルレンズ ４９ フォトダイオード素子（光検出器） ５０ 光ディスク ５１ 発光光 ５２ 反射光 ５２ａ 第１の回折光 ５２ｂ 第２の回折光 ６１ レーザユニット ６２ ホログラム素子 ６２ａ 第１の入射面 ６２ｂ 第２の入射面 ６２ｇ グレーティングパターン ６２ｈ ホログラムパターン ６３ １／４波長板 ６４ 対物レンズ ７１ 基板（基体） ７１ａ 凹部 ７２ レーザチップ ７３ マイクロミラー ７３ａ 発光位置 ７４ 出力モニタ用フォトダイオード ７５Ａ 第１のフォトダイオード素子（光検出器） ７５Ｂ 第２のフォトダイオード素子（光検出器） DESCRIPTION OF SYMBOLS 11 Substrate 12 Buffer layer 13 n-type cladding layer 14 n-type light guide layer 15 multiple quantum well active layer 15A multiple quantum well active layer 151 well layer 152 barrier layer 152A barrier layer 153 protective layer 16 p-type optical guide layer 17 p-type clad Layer 18 current blocking layer 19 contact layer 20 p-side electrode 21 n-side electrode 24 n-type light guide layer 25 multiple quantum well active layer 251 well layer 252 first barrier layer 252 second barrier layer 252A third barrier layer 253 Protective layer 26 P-type light guide layer 40A Condensing optical unit (condensing optical system device) 40B Condensing optical unit (condensing optical system device) 41 Semiconductor laser element 42 Collimator lens 43 Diffraction grating 44 Half prism 45 Condensing lens 46 Driving system circuit 47 Light receiving lens 48 Cylindrical lens 49 Photodiode element (optical detection 50) optical disk 51 emitted light 52 reflected light 52a first diffracted light 52b second diffracted light 61 laser unit 62 hologram element 62a first incident surface 62b second incident surface 62g grating pattern 62h hologram pattern 63 1/4 Wave plate 64 Objective lens 71 Substrate (substrate) 71a Recess 72 Laser chip 73 Micromirror 73a Light emitting position 74 Output monitoring photodiode 75A First photodiode element (photodetector) 75B Second photodiode element (photodetector) )
───────────────────────────────────────────────────── フロントページの続き (72)発明者 石橋 明彦 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 木戸口 勲 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 鈴木 政勝 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 判 雄三郎 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Akihiko Ishibashi 1006 Kazuma Kadoma, Osaka Prefecture Matsushita Electric Industrial Co., Ltd. 72) Inventor Masakatsu Suzuki 1006 Kazuma Kadoma, Kadoma City, Osaka Prefecture Inside Matsushita Electric Industrial Co., Ltd. (72) Inventor Yusaburo 1006 Kadoma Kadoma, Kadoma City, Osaka Prefecture Matsushita Electric Industrial Co., Ltd.
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37322499AJP2000261106A (en) | 1999-01-07 | 1999-12-28 | Semiconductor light emitting device, method of manufacturing the same, and optical disk device |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP194099 | 1999-01-07 | ||
| JP11-1940 | 1999-01-07 | ||
| JP37322499AJP2000261106A (en) | 1999-01-07 | 1999-12-28 | Semiconductor light emitting device, method of manufacturing the same, and optical disk device |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002125786ADivisionJP2003037338A (en) | 1999-01-07 | 2002-04-26 | Semiconductor light emitting device, method of manufacturing the same, and optical disk device |
| Publication Number | Publication Date |
|---|---|
| JP2000261106Atrue JP2000261106A (en) | 2000-09-22 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP37322499APendingJP2000261106A (en) | 1999-01-07 | 1999-12-28 | Semiconductor light emitting device, method of manufacturing the same, and optical disk device |
| Country | Link |
|---|---|
| JP (1) | JP2000261106A (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000223790A (en)* | 1999-01-29 | 2000-08-11 | Toshiba Corp | Nitride based semiconductor laser device |
| JP2002246693A (en)* | 2001-02-16 | 2002-08-30 | Sony Corp | Method of manufacturing semiconductor laser element |
| WO2002089220A1 (en)* | 2001-04-25 | 2002-11-07 | Toyoda Gosei Co., Ltd. | Iii group nitride compound semiconductor luminescent element |
| WO2002099859A1 (en) | 2001-06-04 | 2002-12-12 | Toyoda Gosei Co., Ltd. | Method of producing iii nitride compound semiconductor |
| JP2003023217A (en)* | 2001-07-06 | 2003-01-24 | Sony Corp | Light emitting element |
| JP2003046120A (en)* | 2001-08-01 | 2003-02-14 | Showa Denko Kk | Light-emitting device, laminated structure therefor, lamp and light source |
| JP2003115642A (en)* | 2001-03-28 | 2003-04-18 | Nichia Chem Ind Ltd | Nitride semiconductor device |
| US6580098B1 (en) | 1999-07-27 | 2003-06-17 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride compound semiconductor |
| US6617668B1 (en) | 1999-05-21 | 2003-09-09 | Toyoda Gosei Co., Ltd. | Methods and devices using group III nitride compound semiconductor |
| JP2003527745A (en)* | 1999-12-02 | 2003-09-16 | クリー・ライティング・カンパニー | Highly efficient optical emitter with reduced polarization induced charge |
| US6645295B1 (en) | 1999-05-10 | 2003-11-11 | Toyoda Gosei Co., Ltd. | Method for manufacturing group III nitride compound semiconductor and a light-emitting device using group III nitride compound semiconductor |
| JP2004055719A (en)* | 2002-07-18 | 2004-02-19 | Shiro Sakai | Gallium nitride based compound semiconductor device |
| KR20040016125A (en)* | 2002-08-16 | 2004-02-21 | 엘지전자 주식회사 | Nitrides semiconductor laser diode |
| WO2004047245A1 (en)* | 2002-11-18 | 2004-06-03 | Pioneer Corporation | Semiconductor light-emitting device and method for manufacturing same |
| JP2004186509A (en)* | 2002-12-04 | 2004-07-02 | Nitride Semiconductor Co Ltd | Gallium nitride system compound semiconductor device |
| US6830948B2 (en) | 1999-12-24 | 2004-12-14 | Toyoda Gosei Co., Ltd. | Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device |
| US6844246B2 (en) | 2001-03-22 | 2005-01-18 | Toyoda Gosei Co., Ltd. | Production method of III nitride compound semiconductor, and III nitride compound semiconductor element based on it |
| US6855620B2 (en) | 2000-04-28 | 2005-02-15 | Toyoda Gosei Co., Ltd. | Method for fabricating Group III nitride compound semiconductor substrates and semiconductor devices |
| US6860943B2 (en) | 2001-10-12 | 2005-03-01 | Toyoda Gosei Co., Ltd. | Method for producing group III nitride compound semiconductor |
| US6861305B2 (en) | 2000-03-31 | 2005-03-01 | Toyoda Gosei Co., Ltd. | Methods for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices |
| WO2005020396A1 (en)* | 2003-08-26 | 2005-03-03 | Sony Corporation | GaN III-V COMPOUND SEMICONDUCTOR LIGHT-EMITTING DEVICE AND METHOD FOR MANUFACTURING SAME |
| US6967122B2 (en) | 2000-03-14 | 2005-11-22 | Toyoda Gosei Co., Ltd. | Group III nitride compound semiconductor and method for manufacturing the same |
| US6979584B2 (en) | 1999-12-24 | 2005-12-27 | Toyoda Gosei Co, Ltd. | Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device |
| US7052979B2 (en) | 2001-02-14 | 2006-05-30 | Toyoda Gosei Co., Ltd. | Production method for semiconductor crystal and semiconductor luminous element |
| WO2006109418A1 (en)* | 2005-04-11 | 2006-10-19 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor light-emitting device |
| US7141444B2 (en) | 2000-03-14 | 2006-11-28 | Toyoda Gosei Co., Ltd. | Production method of III nitride compound semiconductor and III nitride compound semiconductor element |
| JP2007096171A (en)* | 2005-09-30 | 2007-04-12 | Sanyo Electric Co Ltd | Nitride system semiconductor laser element |
| JP2007142038A (en)* | 2005-11-16 | 2007-06-07 | Matsushita Electric Ind Co Ltd | Group III nitride semiconductor light emitting device |
| JP2007201146A (en)* | 2006-01-26 | 2007-08-09 | Toyoda Gosei Co Ltd | Light emitting element and its manufacturing method |
| US7358522B2 (en) | 2001-11-05 | 2008-04-15 | Nichia Corporation | Semiconductor device |
| JP2008244074A (en)* | 2007-03-27 | 2008-10-09 | Sharp Corp | Manufacturing method of nitride semiconductor light emitting device |
| JP2009239083A (en)* | 2008-03-27 | 2009-10-15 | Rohm Co Ltd | Semiconductor light-emitting element |
| JP2009239084A (en)* | 2008-03-27 | 2009-10-15 | Rohm Co Ltd | Semiconductor laser element |
| JP2009246194A (en)* | 2008-03-31 | 2009-10-22 | Furukawa Electric Co Ltd:The | Surface-emitting semiconductor laser element |
| US7619261B2 (en) | 2000-08-07 | 2009-11-17 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride compound semiconductor |
| WO2010041657A1 (en)* | 2008-10-07 | 2010-04-15 | 住友電気工業株式会社 | Gallium nitride semiconductor light-emitting element and method for producing the same, gallium nitride light-emitting diode, epitaxial wafer, and method for producing gallium nitride light-emitting diode |
| JP2010098151A (en)* | 2008-10-17 | 2010-04-30 | Nichia Corp | Semiconductor light emitting device |
| JP2010251810A (en)* | 2010-08-11 | 2010-11-04 | Sumitomo Electric Ind Ltd | Semiconductor light emitting device |
| JP2010258097A (en)* | 2009-04-22 | 2010-11-11 | Panasonic Electric Works Co Ltd | Nitride semiconductor layer manufacturing method, nitride semiconductor light emitting device manufacturing method, and nitride semiconductor light emitting device |
| JP2012015566A (en)* | 2008-10-07 | 2012-01-19 | Sumitomo Electric Ind Ltd | Gallium nitride semiconductor light-emitting element, method of manufacturing gallium nitride semiconductor light-emitting element, gallium nitride light-emitting diode, epitaxial wafer, and method of manufacturing gallium nitride light-emitting diode |
| US8168966B2 (en) | 2005-09-13 | 2012-05-01 | Sony Corporation | GaN-based semiconductor light-emitting device, light illuminator, image display planar light source device, and liquid crystal display assembly |
| US8168986B2 (en) | 2008-04-14 | 2012-05-01 | Sony Corporation | GaN-based semiconductor light-emitting element, light-emitting element assembly, light-emitting apparatus, method of driving GaN-based semiconductor light-emitting element, and image display apparatus |
| KR101142672B1 (en) | 2008-09-11 | 2012-05-11 | 스미토모덴키고교가부시키가이샤 | Nitride semiconductor optical device, epitaxial wafer for nitride semiconductor optical device, and method for manufacturing semiconductor light-emitting device |
| JP5521068B1 (en)* | 2013-01-30 | 2014-06-11 | Ｄｏｗａエレクトロニクス株式会社 | Group III nitride semiconductor light emitting device |
| WO2014177367A1 (en)* | 2013-04-29 | 2014-11-06 | Osram Opto Semiconductors Gmbh | Semiconductor layer sequence for an optoelectronic component |
| US9064996B2 (en) | 2008-09-25 | 2015-06-23 | Toyoda Gosei Co., Ltd. | Group III nitride-based compound semiconductor light-emitting device and production method therefor |
| WO2015098208A1 (en)* | 2013-12-26 | 2015-07-02 | ウシオ電機株式会社 | Semiconductor light emitting element and method for manufacturing same |
| KR101559210B1 (en) | 2012-12-28 | 2015-10-12 | 가부시끼가이샤 도시바 | Semiconductor light emitting element and method for manufacturing the same |
| WO2016185771A1 (en)* | 2015-05-20 | 2016-11-24 | ソニー株式会社 | Semiconductor optical device |
| JP2018500762A (en)* | 2015-01-05 | 2018-01-11 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ | Optoelectronic parts |
| WO2023243518A1 (en)* | 2022-06-13 | 2023-12-21 | ヌヴォトンテクノロジージャパン株式会社 | Nitride-based semiconductor light-emitting device |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000223790A (en)* | 1999-01-29 | 2000-08-11 | Toshiba Corp | Nitride based semiconductor laser device |
| US6645295B1 (en) | 1999-05-10 | 2003-11-11 | Toyoda Gosei Co., Ltd. | Method for manufacturing group III nitride compound semiconductor and a light-emitting device using group III nitride compound semiconductor |
| US6617668B1 (en) | 1999-05-21 | 2003-09-09 | Toyoda Gosei Co., Ltd. | Methods and devices using group III nitride compound semiconductor |
| US6881651B2 (en) | 1999-05-21 | 2005-04-19 | Toyoda Gosei Co., Ltd. | Methods and devices using group III nitride compound semiconductor |
| US6893945B2 (en) | 1999-07-27 | 2005-05-17 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride group compound semiconductor |
| US6818926B2 (en) | 1999-07-27 | 2004-11-16 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride compound semiconductor |
| US7176497B2 (en) | 1999-07-27 | 2007-02-13 | Toyoda Gosei Co., Ltd. | Group III nitride compound semiconductor |
| US6580098B1 (en) | 1999-07-27 | 2003-06-17 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride compound semiconductor |
| US6930329B2 (en) | 1999-07-27 | 2005-08-16 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride compound semiconductor |
| US6835966B2 (en) | 1999-07-27 | 2004-12-28 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride compound semiconductor |
| JP2003527745A (en)* | 1999-12-02 | 2003-09-16 | クリー・ライティング・カンパニー | Highly efficient optical emitter with reduced polarization induced charge |
| JP2012256952A (en)* | 1999-12-02 | 2012-12-27 | Cree Inc | High efficiency light emitter with reduced polarization induced charge |
| US6979584B2 (en) | 1999-12-24 | 2005-12-27 | Toyoda Gosei Co, Ltd. | Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device |
| US7560725B2 (en) | 1999-12-24 | 2009-07-14 | Toyoda Gosei Co., Ltd. | Method for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices |
| US6830948B2 (en) | 1999-12-24 | 2004-12-14 | Toyoda Gosei Co., Ltd. | Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device |
| US7141444B2 (en) | 2000-03-14 | 2006-11-28 | Toyoda Gosei Co., Ltd. | Production method of III nitride compound semiconductor and III nitride compound semiconductor element |
| US6967122B2 (en) | 2000-03-14 | 2005-11-22 | Toyoda Gosei Co., Ltd. | Group III nitride compound semiconductor and method for manufacturing the same |
| US7462867B2 (en) | 2000-03-14 | 2008-12-09 | Toyoda Gosei Co., Ltd. | Group III nitride compound semiconductor devices and method for fabricating the same |
| US7491984B2 (en) | 2000-03-31 | 2009-02-17 | Toyoda Gosei Co., Ltd. | Method for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices |
| US6861305B2 (en) | 2000-03-31 | 2005-03-01 | Toyoda Gosei Co., Ltd. | Methods for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices |
| US6855620B2 (en) | 2000-04-28 | 2005-02-15 | Toyoda Gosei Co., Ltd. | Method for fabricating Group III nitride compound semiconductor substrates and semiconductor devices |
| US7619261B2 (en) | 2000-08-07 | 2009-11-17 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride compound semiconductor |
| US7052979B2 (en) | 2001-02-14 | 2006-05-30 | Toyoda Gosei Co., Ltd. | Production method for semiconductor crystal and semiconductor luminous element |
| JP2002246693A (en)* | 2001-02-16 | 2002-08-30 | Sony Corp | Method of manufacturing semiconductor laser element |
| US6844246B2 (en) | 2001-03-22 | 2005-01-18 | Toyoda Gosei Co., Ltd. | Production method of III nitride compound semiconductor, and III nitride compound semiconductor element based on it |
| JP2003115642A (en)* | 2001-03-28 | 2003-04-18 | Nichia Chem Ind Ltd | Nitride semiconductor device |
| WO2002089220A1 (en)* | 2001-04-25 | 2002-11-07 | Toyoda Gosei Co., Ltd. | Iii group nitride compound semiconductor luminescent element |
| US7030414B2 (en) | 2001-04-25 | 2006-04-18 | Toyoda Gosei Co., Ltd. | III group nitride compound semiconductor luminescent element |
| WO2002099859A1 (en) | 2001-06-04 | 2002-12-12 | Toyoda Gosei Co., Ltd. | Method of producing iii nitride compound semiconductor |
| JP2003023217A (en)* | 2001-07-06 | 2003-01-24 | Sony Corp | Light emitting element |
| JP2003046120A (en)* | 2001-08-01 | 2003-02-14 | Showa Denko Kk | Light-emitting device, laminated structure therefor, lamp and light source |
| US6860943B2 (en) | 2001-10-12 | 2005-03-01 | Toyoda Gosei Co., Ltd. | Method for producing group III nitride compound semiconductor |
| US7667226B2 (en) | 2001-11-05 | 2010-02-23 | Nichia Corporation | Semiconductor device |
| US7358522B2 (en) | 2001-11-05 | 2008-04-15 | Nichia Corporation | Semiconductor device |
| JP2004055719A (en)* | 2002-07-18 | 2004-02-19 | Shiro Sakai | Gallium nitride based compound semiconductor device |
| KR20040016125A (en)* | 2002-08-16 | 2004-02-21 | 엘지전자 주식회사 | Nitrides semiconductor laser diode |
| CN100365891C (en)* | 2002-11-18 | 2008-01-30 | 先锋株式会社 | Semiconductor light-emitting device and method for manufacturing same |
| WO2004047245A1 (en)* | 2002-11-18 | 2004-06-03 | Pioneer Corporation | Semiconductor light-emitting device and method for manufacturing same |
| JP2004186509A (en)* | 2002-12-04 | 2004-07-02 | Nitride Semiconductor Co Ltd | Gallium nitride system compound semiconductor device |
| JPWO2005020396A1 (en)* | 2003-08-26 | 2006-10-19 | ソニー株式会社 | GaN-based III-V compound semiconductor light emitting device and method for manufacturing the same |
| WO2005020396A1 (en)* | 2003-08-26 | 2005-03-03 | Sony Corporation | GaN III-V COMPOUND SEMICONDUCTOR LIGHT-EMITTING DEVICE AND METHOD FOR MANUFACTURING SAME |
| KR101083872B1 (en)* | 2003-08-26 | 2011-11-15 | 소니 주식회사 | Baan-based III-VIII compound semiconductor light emitting device and method of manufacturing the same |
| WO2006109418A1 (en)* | 2005-04-11 | 2006-10-19 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor light-emitting device |
| US7755101B2 (en) | 2005-04-11 | 2010-07-13 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor light emitting device |
| US8168966B2 (en) | 2005-09-13 | 2012-05-01 | Sony Corporation | GaN-based semiconductor light-emitting device, light illuminator, image display planar light source device, and liquid crystal display assembly |
| JP2007096171A (en)* | 2005-09-30 | 2007-04-12 | Sanyo Electric Co Ltd | Nitride system semiconductor laser element |
| JP2007142038A (en)* | 2005-11-16 | 2007-06-07 | Matsushita Electric Ind Co Ltd | Group III nitride semiconductor light emitting device |
| JP2007201146A (en)* | 2006-01-26 | 2007-08-09 | Toyoda Gosei Co Ltd | Light emitting element and its manufacturing method |
| JP2008244074A (en)* | 2007-03-27 | 2008-10-09 | Sharp Corp | Manufacturing method of nitride semiconductor light emitting device |
| US7807491B2 (en) | 2007-03-27 | 2010-10-05 | Sharp Kabushiki Kaisha | Method of manufacturing nitride semiconductor light-emitting device |
| JP2009239084A (en)* | 2008-03-27 | 2009-10-15 | Rohm Co Ltd | Semiconductor laser element |
| JP2009239083A (en)* | 2008-03-27 | 2009-10-15 | Rohm Co Ltd | Semiconductor light-emitting element |
| JP2009246194A (en)* | 2008-03-31 | 2009-10-22 | Furukawa Electric Co Ltd:The | Surface-emitting semiconductor laser element |
| US8168986B2 (en) | 2008-04-14 | 2012-05-01 | Sony Corporation | GaN-based semiconductor light-emitting element, light-emitting element assembly, light-emitting apparatus, method of driving GaN-based semiconductor light-emitting element, and image display apparatus |
| KR101142672B1 (en) | 2008-09-11 | 2012-05-11 | 스미토모덴키고교가부시키가이샤 | Nitride semiconductor optical device, epitaxial wafer for nitride semiconductor optical device, and method for manufacturing semiconductor light-emitting device |
| US9064996B2 (en) | 2008-09-25 | 2015-06-23 | Toyoda Gosei Co., Ltd. | Group III nitride-based compound semiconductor light-emitting device and production method therefor |
| JP2010114418A (en)* | 2008-10-07 | 2010-05-20 | Sumitomo Electric Ind Ltd | Gallium nitride-based semiconductor light-emitting element, method of producing the same, gallium nitride-based light-emitting diode, epitaxial wafer, and method of producing the same diode |
| JP2012015566A (en)* | 2008-10-07 | 2012-01-19 | Sumitomo Electric Ind Ltd | Gallium nitride semiconductor light-emitting element, method of manufacturing gallium nitride semiconductor light-emitting element, gallium nitride light-emitting diode, epitaxial wafer, and method of manufacturing gallium nitride light-emitting diode |
| US8488642B2 (en) | 2008-10-07 | 2013-07-16 | Sumitomo Electric Industries, Ltd. | Gallium nitride based semiconductor light-emitting device and method for fabricating the same, gallium nitride based light-emitting diode, epitaxial wafer, and method for fabricating gallium nitride light-emitting diode |
| WO2010041657A1 (en)* | 2008-10-07 | 2010-04-15 | 住友電気工業株式会社 | Gallium nitride semiconductor light-emitting element and method for producing the same, gallium nitride light-emitting diode, epitaxial wafer, and method for producing gallium nitride light-emitting diode |
| JP2010098151A (en)* | 2008-10-17 | 2010-04-30 | Nichia Corp | Semiconductor light emitting device |
| JP2010258097A (en)* | 2009-04-22 | 2010-11-11 | Panasonic Electric Works Co Ltd | Nitride semiconductor layer manufacturing method, nitride semiconductor light emitting device manufacturing method, and nitride semiconductor light emitting device |
| JP2010251810A (en)* | 2010-08-11 | 2010-11-04 | Sumitomo Electric Ind Ltd | Semiconductor light emitting device |
| KR101559210B1 (en) | 2012-12-28 | 2015-10-12 | 가부시끼가이샤 도시바 | Semiconductor light emitting element and method for manufacturing the same |
| US9196786B2 (en) | 2012-12-28 | 2015-11-24 | Kabushiki Kaisha Toshiba | Semiconductor light emitting element and method for manufacturing the same |
| WO2014118843A1 (en)* | 2013-01-30 | 2014-08-07 | Ｄｏｗａエレクトロニクス株式会社 | Group-iii nitride semiconductor light emitting element |
| JP5521068B1 (en)* | 2013-01-30 | 2014-06-11 | Ｄｏｗａエレクトロニクス株式会社 | Group III nitride semiconductor light emitting device |
| WO2014177367A1 (en)* | 2013-04-29 | 2014-11-06 | Osram Opto Semiconductors Gmbh | Semiconductor layer sequence for an optoelectronic component |
| US9553231B2 (en) | 2013-04-29 | 2017-01-24 | Osram Opto Semiconductors Gmbh | Semiconductor layer sequence and method of operating an optoelectronic semiconductor chip |
| WO2015098208A1 (en)* | 2013-12-26 | 2015-07-02 | ウシオ電機株式会社 | Semiconductor light emitting element and method for manufacturing same |
| JP2015126134A (en)* | 2013-12-26 | 2015-07-06 | ウシオ電機株式会社 | Semiconductor light-emitting element and method of manufacturing the same |
| JP2018500762A (en)* | 2015-01-05 | 2018-01-11 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ | Optoelectronic parts |
| WO2016185771A1 (en)* | 2015-05-20 | 2016-11-24 | ソニー株式会社 | Semiconductor optical device |
| US10236663B2 (en) | 2015-05-20 | 2019-03-19 | Sony Corporation | Semiconductor optical device |
| WO2023243518A1 (en)* | 2022-06-13 | 2023-12-21 | ヌヴォトンテクノロジージャパン株式会社 | Nitride-based semiconductor light-emitting device |
| Publication | Publication Date | Title |
|---|---|---|
| JP2000261106A (en) | Semiconductor light emitting device, method of manufacturing the same, and optical disk device | |
| US6940100B2 (en) | Group III-V nitride semiconductor light-emitting device which allows for efficient injection of electrons into an active layer | |
| US6614824B2 (en) | Nitride semiconductor laser device and optical device using the same | |
| US6121634A (en) | Nitride semiconductor light emitting device and its manufacturing method | |
| US6815728B2 (en) | Nitride semiconductor light-emitting device and optical device and light-emitting apparatus with the nitride semiconductor light-emitting device | |
| US6586779B2 (en) | Light emitting nitride semiconductor device, and light emitting apparatus and pickup device using the same | |
| JP2877063B2 (en) | Semiconductor light emitting device | |
| US6593595B2 (en) | Semiconductor light-emitting device and method for producing same | |
| JPWO2003025263A1 (en) | Nitride semiconductor substrate, method of manufacturing the same, and semiconductor optical device using the same | |
| WO2002056435A9 (en) | Nitride semiconductor laser element and optical device containing it | |
| US6891189B2 (en) | Nitride semiconductor laser device and optical pickup apparatus therewith | |
| JP2000058915A (en) | Gallium nitride based semiconductor laser device and optical pickup device | |
| JP3904709B2 (en) | Nitride-based semiconductor light-emitting device and method for manufacturing the same | |
| JP4854133B2 (en) | Nitride semiconductor laser device and optical device including the same | |
| JP2000228565A (en) | Nitride-based semiconductor laser device and method of manufacturing the same | |
| JP3678399B2 (en) | Nitride semiconductor laser device | |
| JP2003023179A (en) | P-type group III nitride semiconductor, method of manufacturing the same, semiconductor device and method of manufacturing the same | |
| JP2001156327A (en) | Semiconductor light-emitting device | |
| JP3880683B2 (en) | Method for manufacturing gallium nitride based semiconductor light emitting device | |
| JP4683730B2 (en) | Nitride semiconductor light emitting device and apparatus including the same | |
| JPH09275226A (en) | Semiconductor light emitting device, semiconductor light receiving device, and method for manufacturing the same | |
| JP4683731B2 (en) | Nitride semiconductor laser device and optical device including the same | |
| JP2007013207A (en) | Semiconductor light emitting device | |
| JP4334129B2 (en) | Nitride semiconductor light emitting device and optical device including the same | |
| JP2002026459A (en) | Nitride semiconductor light emitting device and optical device including the same |