【０００１】[0001]
【発明の属する技術分野】本発明は画像の動きベクトル
決定方法、画像信号のフレ−ム数変換方法および変換回
路に係り、特に、入力画像信号を動き補正信号処理によ
ってフレ−ム周波数の高い順次走査画像信号に変換する
動き補正型のフレ−ム数変換方法と変換回路、これに適
した動きベクトルの決定方法、および、これを利用した
画像表示装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of determining a motion vector of an image, a method of converting the number of frames of an image signal, and a conversion circuit. The present invention relates to a motion compensation type frame number conversion method and a conversion circuit for converting into a scanned image signal, a method of determining a motion vector suitable for the method, and an image display device using the same.
【０００２】[0002]
【従来の技術】近年、マルチメディア化の進展に伴い、
情報家電端末機能を備えたテレビジョン受像機では、テ
レビジョン信号とＰＣ画像信号のように画像フォ−マッ
トの異なる種々の信号表示が必要とされる。また、表示
画像の高画質化や平面ディスプレイ装置に対応するため
に、順次走査による画像表示が要求され、端末装置の画
像信号処理部に、方式の異なる各種の入力映像信号を端
末装置の画像表示部に固有のフォーマットに変換するた
めのフレーム数変換機能や、飛び越し走査（インターレ
ース）の入力画像信号を順次走査画像信号に変換する機
能が必要になる。2. Description of the Related Art In recent years, with the development of multimedia,
2. Description of the Related Art In a television receiver having an information home appliance terminal function, various signal displays having different image formats such as a television signal and a PC image signal are required. Further, in order to improve the quality of display images and to support flat display devices, image display by progressive scanning is required, and various types of input video signals of different types are displayed on the image signal processing unit of the terminal device by the image display of the terminal device. A function of converting the number of frames for conversion into a format unique to each section and a function of converting an input image signal of interlaced scanning into a sequentially scanned image signal are required.
【０００３】フレ−ム数を変換するために、同一コマ
（画像フレーム）の繰り返しやコマ落し等の単純な信号
処理を行った場合、動き画像において滑らかさが損なわ
れるモーションジャダー妨害などの画質劣化が発生する
ことが知られている。また、上記妨害を回避する方法と
して、動き補正型のフレーム数変換が知られている。動
き補正型のフレーム数変換は、前後２つのの画像フレー
ムについて、フレーム内の画像の位置を動きベクトルに
従って移動させた後、内挿フレームの画像信号を生成す
るものであり、信号処理の方法や回路構成に関して、既
に多くの提案がなされている。例えば、特開平７−１７
０４９６号公報には、動きベクトルを効率よく探索する
ための技術が、また、特開平７−３３６６５０号公報に
は、動き補正に固有の動画エッジ周縁部における解像度
低下を回避する技術が提案されている。しかしながら、
前者は動き検出精度に、また、後者は信号処理の複雑さ
に問題があり、コストおよび画質の面で満足できるフレ
−ム数変換技術とは言えない。When simple signal processing such as repetition of the same frame (image frame) or dropping of frames is performed to convert the number of frames, image quality deterioration such as motion judder disturbance that impairs smoothness in a moving image. Is known to occur. As a method for avoiding the above-mentioned interference, a motion compensation type frame number conversion is known. The motion correction type frame number conversion is to generate an image signal of an interpolated frame after moving the position of an image in a frame according to a motion vector for two image frames before and after the image frame. Many proposals have already been made regarding the circuit configuration. For example, JP-A-7-17
No. 0496 proposes a technique for efficiently searching for a motion vector, and Japanese Unexamined Patent Publication No. Hei 7-336650 proposes a technique for avoiding a decrease in resolution at the periphery of a moving image edge specific to motion correction. I have. However,
The former has a problem in the accuracy of motion detection, and the latter has a problem in the complexity of signal processing, and cannot be said to be a frame number conversion technique satisfactory in cost and image quality.
【０００４】動き補正のフレ−ム数変換では、動きベク
トルに誤検出が発生すると、変換後の画像の一部が不適
切な画像に置き換えられる孤立点的な劣化や、動画のエ
ッジ部がフリッカしたり動きが不自然に見える劣化が発
生する。従って、高画質の変換画像を得るためには、動
きベクトルの検出を高精度で、かつ、できるだけ少ない
演算量で達成する必要である。In the frame number conversion for motion correction, if an erroneous detection occurs in a motion vector, a part of the converted image is replaced with an inappropriate image, and the image is degraded as an isolated point. Deterioration occurs in which the movement looks unnatural. Therefore, in order to obtain a high-quality converted image, it is necessary to detect a motion vector with high accuracy and with a minimum amount of calculation.
【０００５】[0005]
【発明が解決しようとする課題】本発明の目的は、高画
質の変換画像を出力できる動き補正型のフレ−ム数変換
方法および変換回路を提供することにある。本発明の他
の目的は、フレーム数変換に必要な高精度の動きベクト
ル検出方法および装置を提供することにある。本発明の
更に他の目的は、外部から入力された動画像を情報処理
用の表示画面に高画質で表示可能な画像表示装置を提供
することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a motion compensation type frame number conversion method and conversion circuit capable of outputting a high quality converted image. Another object of the present invention is to provide a method and apparatus for detecting a motion vector with high accuracy required for frame number conversion. Still another object of the present invention is to provide an image display device capable of displaying a moving image input from outside on a display screen for information processing with high image quality.
【０００６】[0006]
【課題を解決するための手段】上述した目的を達成する
ために、本発明では、入力画像フレーム内で注目ブロッ
クの抽出位置を順次に切り替えながら、各注目ブロック
毎に静止ブロックか動画ブロックかを識別し、上記注目
ブロックが静止ブロックの場合は、静止状態を示す動き
ベクトルを割り当て、上記注目ブロックが動画ブロック
の場合は、既に判明している隣接ブロックの動きベクト
ルの中から上記注目ブロックに与えるべき代表ベクトル
を選択した後、上記代表ベクトルの予測誤差と方向で定
まる探索領域で上記注目ブロックの動きベクトルを再探
索し、上記再探索された動きベクトルと隣接ブロックの
動きベクトルとの相関が所定レベル以上の場合は、上記
再探索された動きベクトルを割り当て、上記相関が所定
レベルより低い場合は、上記隣接ブロックとの相関の高
い動きベクトルに修正したものを割り当てることを特徴
とする。In order to achieve the above-mentioned object, according to the present invention, while sequentially switching the extraction position of a block of interest in an input image frame, it is determined whether each block of interest is a still block or a moving image block. If the target block is a still block, a motion vector indicating a still state is assigned. If the target block is a moving image block, the motion vector is given to the target block from motion vectors of adjacent blocks that have already been identified. After selecting the power vector, the motion vector of the target block is re-searched in a search area determined by the prediction error and the direction of the representative vector, and the correlation between the motion vector of the re-searched motion vector and the motion vector of the adjacent block is determined. If the correlation is lower than the predetermined level, the re-searched motion vector is assigned. It is characterized by assigning those modified to a higher motion vector correlation between the adjacent blocks.
【０００７】更に具体的に述べると、上記代表ベクトル
の選択では、例えば、現フレーム内で注目ブロックより
前に位置した隣接ブロックと、前フレーム内で上記注目
ブロックより後に位置した隣接ブロックとを参照ブロッ
クとし、これらの参照ブロックがもつ動きベクトルのう
ちで予測誤差が最小のものを代表ベクトルとする。ま
た、上記動きベクトルの再探索では、代表ベクトルの予
測誤差をチェックし、上記予測誤差が所定値以下の場合
は、上記代表ベクトルをそのまま再探索結果として出力
し、上記予測誤差が所定値を超えた場合は、例えば、上
記代表ベクトルを起点として、該代表ベクトルの水平方
向成分が垂直方向成分より大きい時は横長形、水平方向
成分と垂直方向成分がほぼ同じ時は正方形、水平方向成
分が垂直方向成分より小さい時は縦長形で、上記予測誤
差が大きくなるに従って拡大された探索領域においてブ
ロックマッチング処理により行う。上記動きベクトルの
修正では、注目ブロックの上下左右の隣接ブロックが有
する動きベクトルのうちで予測誤差が最小となる動きベ
クトルを選択し、該動きベクトルに基いて、例えば、上
記注目ブロックの左上、右上、左下、右下に位置する隣
接領域のうち動きベクトルの相関が最も高い領域を選択
し、該領域に含まれる複数のブロックの平均的な動きベ
クトルを求める。More specifically, in the selection of the representative vector, for example, an adjacent block located before the target block in the current frame and an adjacent block located after the target block in the previous frame are referred to. The motion vector of the reference block having the smallest prediction error is set as the representative vector. In the re-search of the motion vector, the prediction error of the representative vector is checked. If the prediction error is equal to or less than a predetermined value, the representative vector is output as a re-search result as it is, and the prediction error exceeds a predetermined value. When the representative vector is a starting point, for example, when the horizontal component of the representative vector is larger than the vertical component, the horizontal shape is used when the horizontal component of the representative vector is larger than the vertical component, and the square is used when the horizontal component and the vertical component are almost the same. When it is smaller than the directional component, it is vertically long, and is performed by block matching processing in a search area expanded as the prediction error increases. In the correction of the motion vector, a motion vector having a minimum prediction error is selected from among motion vectors of the blocks adjacent to the upper, lower, left, and right of the target block, and based on the motion vector, for example, the upper left, upper right , The region having the highest correlation of the motion vector is selected from the adjacent regions located at the lower left and the lower right, and the average motion vector of a plurality of blocks included in the region is determined.
【０００８】本発明による画像信号のフレーム数変換回
路は、各入力画像フレームについて画素単位の動きベク
トルを生成する動きベクトル生成部と、上記動きベクト
ルを利用して、現在の入力画像フレームと１フレーム前
の入力画像信号とから動き補正内挿フレームを生成する
内挿フレーム生成部とを有し、入力画像フレームと上記
内挿フレームとを選択的に組み合わせることによって、
入力画像のフレ−ム周波数よりフレ−ム周波数の高い出
力画像信号を得るようになっており、上記動きベクトル
生成部が、入力画像フレームを分割して得られる複数の
画像ブロックについて、注目ブロック毎に静止ブロック
か動画ブロックかを識別する第１手段と、上記注目ブロ
ックが動画ブロックの場合に、既に判明している隣接ブ
ロックの動きベクトルの中から上記注目ブロックに与え
るべき代表ベクトルを選択する第２手段と、上記代表ベ
クトルの予測誤差と方向で定まる探索領域で上記注目ブ
ロックの動きベクトルを再探索する第３手段と、上記再
探索された動きベクトルと隣接ブロックの動きベクトル
との相関をチェックし、相関の低い特異ベクトルについ
ては上記隣接ブロックと相関の高い動きベクトルに修正
する第４手段と、上記第4手段で処理された動きベクト
ルに基いて、上記注目ブロックの画素単位の動きベクト
ルを生成する第５手段とからなることを特徴とする。According to the present invention, there is provided a circuit for converting the number of frames of an image signal, comprising a motion vector generating section for generating a motion vector for each input image frame on a pixel-by-pixel basis; Having an interpolation frame generation unit that generates a motion-corrected interpolation frame from the previous input image signal, by selectively combining the input image frame and the interpolation frame,
An output image signal having a frame frequency higher than the frame frequency of the input image is obtained, and the motion vector generation unit generates a plurality of image blocks obtained by dividing the input image frame for each target block. First means for identifying whether the block is a still block or a moving image block; and selecting a representative vector to be given to the noted block from among motion vectors of adjacent blocks that have already been identified when the noted block is a moving image block. Two means, a third means for re-searching the motion vector of the block of interest in a search area determined by the prediction error and the direction of the representative vector, and checking the correlation between the re-searched motion vector and the motion vector of an adjacent block. And a fourth means for correcting a singular vector having a low correlation to a motion vector having a high correlation with the adjacent block, Serial based on the motion vector which has been treated by the fourth means, characterized by comprising the fifth means for generating a motion vector for each pixel of the block of interest.
【０００９】上記第５手段は、例えば、予測誤差が設定
値以下の注目ブロックでは、ブロック内の各画素に対し
て該注目ブロックの動きベクトルを割り当て、予測誤差
が設定値以上の注目ブロックでは、該ブロックを水平・
垂直方向に複数のミニブロックに分割し、予測誤差が所
定値以下のミニブロック内の各画素に対しては、上記注
目ブロックの動きベクトルを割り当て、予測誤差が所定
値以上のミニブロック内の各画素に対しては、該注目ブ
ロックと隣接ブロックの動きベクトルのうちで内挿フレ
−ム上での誤差成分が最小な動きベクトルを割り当て、
動きのない画素に対しては、値０の動きベクトルを割り
当てる。本発明の１実施例によれば、各注目ブロック毎
の動きベクトルの値は、ブロック位置と対応してメモリ
に記憶され、上記第２手段が、前述した隣接ブロックの
動きベクトルを上記メモリから読み出すようにしてい
る。The fifth means, for example, assigns a motion vector of the target block to each pixel in the block in a target block whose prediction error is equal to or less than a set value. Horizontally move the block
Divide vertically into a plurality of mini-blocks, assign a motion vector of the noted block to each pixel in the mini-block whose prediction error is equal to or less than a predetermined value, and For the pixel, a motion vector having the minimum error component on the interpolation frame among the motion vectors of the target block and the adjacent block is assigned,
A motion vector having a value of 0 is assigned to a pixel having no motion. According to one embodiment of the present invention, the value of the motion vector for each block of interest is stored in a memory corresponding to the block position, and the second means reads out the motion vector of the aforementioned adjacent block from the memory. Like that.
【００１０】本発明による画像信号のフレ−ム数変換回
路の他の特徴は、上述した第１第〜第５手段の他に、更
に、前記動きベクトル生成部で画像ブロック毎に生成さ
れる動きベクトルのうち、動き速度が所定値以上となる
動きベクトルの発生頻度を計測し、上記発生頻度が所定
値を超える高速度の動きフレームを検出するための手段
を有し、上記高速度の動きフレームについては、前記内
挿フレーム生成部が、動き補正処理を省略して内挿フレ
ームを生成するようにしたことにある。Another feature of the circuit for converting the number of frames of an image signal according to the present invention is that, in addition to the above-mentioned first to fifth means, furthermore, the motion vector generation unit generates a motion vector for each image block. Among the vectors, a means for measuring the frequency of occurrence of a motion vector whose motion speed is equal to or higher than a predetermined value, and detecting a high-speed motion frame whose occurrence frequency exceeds a predetermined value, wherein the high-speed motion frame As for (1), the interpolation frame generating unit generates the interpolation frame by omitting the motion correction processing.
【００１１】本発明による画像信号のフレ−ム数変換回
路の更に他の特徴は、上記検出手段に代えて、あるいは
これに加えて、現在の入力画像フレームと１フレーム前
の入力画像フレームとを比較してシーンチェンジ・フレ
ームを検出するための手段を有し、上記シーンチェンジ
・フレームについては、前記内挿フレーム生成部が、動
き補正処理を省略した内挿フレームを生成するようにし
たことにある。Still another feature of the image signal frame number conversion circuit according to the present invention is that the present input image frame and the immediately preceding input image frame are replaced with or in addition to the detection means. Means for comparing and detecting a scene change frame, wherein for the scene change frame, the interpolation frame generation unit generates an interpolation frame in which the motion correction process is omitted. is there.
【００１２】本発明は、例えばＭＰＥＧのように動き補
償予測符号化された信号に対しても有効な画像信号のフ
レ−ム数変換回路を提供する。上記フレ−ム数変換回路
は、動き補償予測符号化された信号を復号処理し、画像
信号系列と動きベクトル情報とに分離する復号手段と、
上記画像信号系列からなる各入力画像フレームについて
画素単位の動きベクトルを生成する動きベクトル生成部
と、上記動きベクトルを利用して、現在の入力画像フレ
ームと１フレーム前の入力画像信号とから動き補正内挿
フレームを生成する内挿フレーム生成部とを有し、上記
動きベクトル生成部が、入力画像フレームを分割して得
られる複数の画像ブロックについて、注目ブロック毎に
静止ブロックか動画ブロックかを識別する第１手段と、
上記注目ブロックが動画ブロックの場合に、上記復号手
段から出力された動きベクトル情報を利用して上記注目
ブロックに代表ベクトルを与える第２手段と、上記代表
ベクトルの予測誤差と方向で定まる探索領域で上記注目
ブロックの動きベクトルを再探索する第３手段と、上記
再探索された動きベクトルと隣接ブロックの動きベクト
ルとの相関をチェックし、相関の低い特異ベクトルにつ
いては上記隣接ブロックと相関の高い動きベクトルに修
正する第４手段と、上記第4手段で処理された動きベク
トルに基いて、上記注目ブロックの画素単位の動きベク
トルを生成する第５手段とからなることを特徴とする。
上記第２手段は、例えば、上記復号手段から出力された
動きベクトル情報に含まれるＰピクチャとＢピクチャの
動きベクトルを補正処理に必要な１フレ−ム間の動きベ
クトルに変換するための手段と、上記変換された動きベ
クトルを前記注目ブロックに隣接する参照ブロックの動
きベクトルとして用いて、前記代表ベクトルを決定する
ための手段とからなる。The present invention provides a frame number conversion circuit for an image signal which is effective even for a signal which is motion-compensated and predictively coded such as MPEG. A decoding means for decoding the motion-compensated prediction-encoded signal to separate the signal into an image signal sequence and motion vector information;
A motion vector generation unit that generates a motion vector in pixel units for each input image frame composed of the image signal sequence, and a motion correction using the motion vector from a current input image frame and an input image signal one frame before. An interpolation frame generation unit that generates an interpolation frame, wherein the motion vector generation unit identifies a still block or a moving image block for each target block for a plurality of image blocks obtained by dividing the input image frame. A first means for
When the block of interest is a moving image block, second means for providing a representative vector to the block of interest using the motion vector information output from the decoding means, and a search area determined by the prediction error and direction of the representative vector. Third means for re-searching the motion vector of the block of interest; and checking the correlation between the re-searched motion vector and the motion vector of the adjacent block. A fourth means for correcting the motion vector into a vector and a fifth means for generating a pixel-by-pixel motion vector of the block of interest based on the motion vector processed by the fourth means.
The second means includes, for example, means for converting a motion vector of a P picture and a B picture included in the motion vector information output from the decoding means into a motion vector of one frame required for a correction process. Means for using the converted motion vector as a motion vector of a reference block adjacent to the block of interest to determine the representative vector.
【００１３】以上に述べた本発明の構成によれば、従来
技術に較べて少ない演算量で、高精度に画像の動きベク
トルを生成できる。また、動き速度が所定値以上の動き
ベクトルの発生頻度を計測し、モ−ションジャダ−妨害
が目立ちやすい画像に限定して動き補正内挿フレ−ムの
信号処理を行うようにした場合、動き補正処理に固有の
画質劣化を回避でき、シ−ンチェンジ・フレ−ムのよう
に特定の画像条件下では動きベクトル生成処理を中止す
るようにすれば、演算量を更に低減できる。According to the configuration of the present invention described above, a motion vector of an image can be generated with high accuracy and with a small amount of calculation compared to the prior art. In addition, when the frequency of occurrence of a motion vector having a motion speed equal to or higher than a predetermined value is measured and the signal processing of the motion compensation interpolation frame is performed only for an image in which motion judder disturbance is conspicuous, the motion compensation is performed. If the image quality deterioration inherent to the processing can be avoided and the motion vector generation processing is stopped under specific image conditions such as a scene change frame, the amount of calculation can be further reduced.
【００１４】[0014]
【発明の実施の形態】本発明の第１の実施例について、
図１〜図１１を参照して説明する。図１は、飛び越し走
査の入力画像信号Ｓ１をフレーム数の多い順次走査の出
力画像信号Ｓ４に変換する本発明のフレーム数変換回路
のブロック構成図であり、ここでは、１例として、図示
しないＡ／Ｄ変換器によってディジタル化された５０Ｈ
ｚの入力画像信号を６０Ｈｚの出力画像信号に変換する
場合について説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment of the present invention will be described.
This will be described with reference to FIGS. FIG. 1 is a block diagram of a frame number conversion circuit of the present invention for converting an interlaced scanning input image signal S1 into a progressive scanning output image signal S4 having a large number of frames. 50H digitized by a / D converter
A case where an input image signal of z is converted into an output image signal of 60 Hz will be described.
【００１５】飛び越し走査の入力画像信号Ｓ１（輝度信
号成分と色差信号成分）は、ＩＰ（Interlace−Progres
s）変換部１に入力され、順次走査信号系列の画像信号
（輝度信号成分と色差信号成分）Ｓ２に変換される。２
は、画像信号をＳ２を１フレ−ム期間遅延させるための
１フレ−ム遅延部２であり、これによって、現在入力中
の画像信号Ｓ２と並列的に前フレ−ムの画像信号系列Ｓ
３が得られる。これら２つの画像信号Ｓ２、Ｓ３は、動
きベクトル生成部３と動き補正内挿フレ−ム生成部４に
それぞれ並列的に供給され、上記動き補正内挿フレ−ム
生成部４から出力された内挿フレームの画像信号ＳＭＣ
と現在フレームの画像信号Ｓ２とが、バッファメモリ５
に選択的に書き込まれる。The input image signal S1 (luminance signal component and chrominance signal component) of the interlaced scanning is IP (Interlace-Progres).
s) The image signal is input to the conversion unit 1 and sequentially converted into an image signal (luminance signal component and color difference signal component) S2 of a scanning signal sequence. 2
Is a one-frame delay unit 2 for delaying the image signal S2 by one frame period, whereby the image signal sequence S of the previous frame is arranged in parallel with the currently input image signal S2.
3 is obtained. These two image signals S2 and S3 are supplied in parallel to the motion vector generation unit 3 and the motion compensation interpolation frame generation unit 4, respectively. Insertion frame image signal SMC
And the image signal S2 of the current frame are stored in the buffer memory 5
Is written selectively.
【００１６】動きベクトル生成部３は、本発明の中核を
なすものであり、後述するように、代表ベクトル設定、
再探索、特異ベクトル修正／平滑、ミニブロック分割探
索のための信号処理を行い、画素単位の高精度の動きベ
クトルＰＶを生成する。動き補正内挿フレ−ム生成部４
は、動きベクトル生成部３から出力された画素単位の動
きベクトルＰＶに基づいて、動き補正フレ−ム数変換に
必要な内挿フレ−ムの画像信号系列ＳＭＣを生成する。
５０Hzから６０Hzへのフレーム数変換は、後で詳述する
ように、５フレーム分の入力画像を繰り返し単位とし
て、各繰り返し単位における第１入力フレームを変換後
の第１フレーム、第１−第５の５つの入力フレームと次
の繰り返しにおける第１入力フレームとから生成された
５つの内挿フレームを変換後の第２−第６フレームとし
てバッファメモリ５に書き込み、これらを６０Hzの固定
周期で読み出すことによって達成できる。６は制御部で
あり、上述した動きベクトル生成部３、動き内挿フレー
ム生成部４の動作に必要な制御信号の他に、バッファメ
モリ５のＲ／Ｗ信号を生成する。The motion vector generating section 3 is the core of the present invention, and, as described later, sets a representative vector,
The signal processing for the re-search, the singular vector correction / smoothing, and the mini-block division search is performed to generate a highly accurate motion vector PV in pixel units. Motion compensation interpolation frame generator 4
Generates an image signal sequence SMC of an interpolated frame required for conversion of the number of motion-compensated frames, based on the pixel-by-pixel motion vector PV output from the motion vector generating unit 3.
As described later in detail, the conversion of the number of frames from 50 Hz to 60 Hz is performed by using an input image for 5 frames as a repetition unit and converting the first input frame in each repetition unit into the first frame, the first to fifth frames. Writing into the buffer memory 5 the converted second to sixth frames generated from the five input frames and the first input frame in the next repetition into the buffer memory 5 and reading them out at a fixed period of 60 Hz. Can be achieved by: Reference numeral 6 denotes a control unit which generates an R / W signal of the buffer memory 5 in addition to the control signals required for the operations of the motion vector generation unit 3 and the motion interpolation frame generation unit 4 described above.
【００１７】図２は、動きベクトル生成部３の構成を示
すブロック図である。動きベクトル生成部３は、静／動
ブロック判別部３１と、代表ベクトル設定部３２と、再
探索部３３と、特異ベクトル修正・平滑部３４と、ミニ
ブロック分割探索部３５と、各ブロック毎の動きベクト
ルの値を記憶するためのメモリ３６と、制御部６ａから
なっている。上記動きベクトル生成部３の機能をフロー
チャートで示すと図３のようになる。FIG. 2 is a block diagram showing the configuration of the motion vector generation unit 3. The motion vector generation unit 3 includes a static / dynamic block discrimination unit 31, a representative vector setting unit 32, a re-search unit 33, a singular vector correction / smoothing unit 34, a mini-block division search unit 35, It comprises a memory 36 for storing the value of the motion vector, and a control unit 6a. FIG. 3 is a flowchart showing the function of the motion vector generation unit 3.
【００１８】静／動ブロック判別部３１は、現フレーム
と前フレームをそれぞれ所定画素数（例えば、水平８画
素×垂直８ライン）のブロックに分割し、各ブロック毎
のフレーム差分信号を算出することによって、静止ブロ
ックか動画ブロックかを判定する（ステップ１１０）。
各画像フレームにおけるブロック抽出は、例えば、それ
ぞれ１水平ライン分の画素記憶容量をもつ８本のシフト
レジスタを直列に接続し、各シフトレジスタの最後の８
画素を並列的に取り出す構成の部分画像抽出回路によっ
て達成できる。上記部分画像抽出回路によれば、画素を
並列出力する８×８画素のウインドウに着目すると、画
像フレームにおける第１ラインの第１画素が第６シフト
レジスタの最終位置に到達した時点で、他の第１−第５
シフトレジスタの最終位置にはそれぞれ第２−第６ライ
ンの第１画素が到達しているため、上記ウインドウには
画像フレーム左上に位置した８×８画素の第１ブロック
が現れており、８クロック後には、上記第１ブロックの
右側に隣接した第２ブロックが現れることになる。The still / moving block discriminating section 31 divides the current frame and the previous frame into blocks each having a predetermined number of pixels (for example, 8 horizontal pixels × 8 vertical lines), and calculates a frame difference signal for each block. To determine whether the block is a still block or a moving image block (step 110).
For block extraction in each image frame, for example, eight shift registers each having a pixel storage capacity of one horizontal line are connected in series, and the last 8 shift registers of each shift register are connected.
This can be achieved by a partial image extraction circuit configured to take out pixels in parallel. According to the partial image extraction circuit, focusing on a window of 8 × 8 pixels for outputting pixels in parallel, when the first pixel of the first line in the image frame reaches the final position of the sixth shift register, another 1st to 5th
Since the first pixel of each of the second to sixth lines has reached the final position of the shift register, a first block of 8 × 8 pixels located at the upper left of the image frame appears in the window, and 8 clocks Later, a second block adjacent to the right side of the first block will appear.
【００１９】従って、現フレ−ムの信号系列Ｓ２と前フ
レ−ムの信号系列Ｓ３に対応した２つの部分画像抽出回
路を用意し、それぞれの輝度信号成分を上記部分画像抽
出回路に並列的に供給し、８クロック周期で上記ウイン
ドウからの出力画素を比較することによって、フレーム
間のブロック差分信号成分を抽出することができるた
め、この信号レベルが設定値±Ｔｈａ未満の場合は静止
ブロック、それ以外は動きブロックと判定し、判定結果
を静／動識別信号ＭＳＢ（静止ブロックは０、動画ブロ
ックは１）として出力する。なお、１フレーム間の差分
信号成分がゼロの完全静止の場合、通常の判定結果とは
区別して次段の代表ベクトル設定部３２に通知するよう
にしてもよい。Therefore, two partial image extraction circuits corresponding to the signal sequence S2 of the current frame and the signal sequence S3 of the previous frame are prepared, and the respective luminance signal components are provided in parallel to the partial image extraction circuit. By comparing the output signal from the above window with the supplied 8 clock cycles, it is possible to extract a block difference signal component between frames. If the signal level is less than the set value ± Tha, the block is a stationary block. Is determined as a motion block, and the determination result is output as a still / moving discrimination signal MSB (0 for a static block, 1 for a moving image block). When the difference signal component between one frame is completely stationary, the difference may be notified to the next-stage representative vector setting unit 32 separately from the normal determination result.
【００２０】代表ベクトル設定部３２は、静／動ブロッ
ク判定部３１で判定したブロック（以下、注目ブロック
という）が動ブロックの場合に、現フレームにおいて上
記注目ブロックと隣接する処理済のブロック、または前
フレームにおいて上記注目ブロックに隣接するブロック
の動きベクトルを参照し、予測誤差が最小となる動きベ
クトルを上記注目ブロックの代表ベクトルとして選択す
る（ステップ１３０）。 代表ベクトル設定部３２から
は、上記代表ベクトルを示す信号ＴＭＶと予測誤差信号
を示す信号ＴＥＲが出力され、次の再探索部３３に供給
される。内、上記注目ブロックが静ブロックの場合は、
代表ベクトルの値は０に設定され、出力信号ＴＭＶとTE
Rは共に０となる。When the block determined by the still / moving block determining unit 31 (hereinafter, referred to as a target block) is a moving block, the representative vector setting unit 32 processes a block adjacent to the target block in the current frame, or In the previous frame, the motion vector of a block adjacent to the block of interest in the previous block is referred to, and a motion vector with a minimum prediction error is selected as a representative vector of the block of interest (step 130). The representative vector setting unit 32 outputs the signal TMV indicating the representative vector and the signal TER indicating the prediction error signal, and supplies them to the next re-search unit 33. If the block of interest is a static block,
The value of the representative vector is set to 0, and the output signals TMV and TE
R is both 0.
【００２１】図４は、上述した注目ブロックＢ２２とこ
れに隣接する参照ブロックとの関係を示す。これらのブ
ロックは、時間軸上では、Ｂ１１、Ｂ１２、Ｂ１
３．．、Ｂ２１、Ｂ２２、Ｂ２３、．．、Ｂ３１、Ｂ３
２、Ｂ３３、．．の順序で処理されている、注目ブロッ
クＢ２２より前に位置した斜線で示した参照ブロックＢ
１１、Ｂ１２、Ｂ１３、Ｂ２１は、現フレ−ムで既に動
きベクトルを生成済みのブロックであり、注目ブロック
以降に位置した参照ブロックB２３、B３１、B３２、B３
３は、前フレ−ムにおける隣接ブロックである。代表ベ
クトル設定部３２は、メモリ３６が記憶している各ブロ
ックの動きベクトル値の中から、上記参照ブロックに対
応する動きベクトルＲＭＶを取り込み、次式によって各
参照ブロック毎の予測誤差ＴＥＲを算出する。FIG. 4 shows the relationship between the noted block B22 and a reference block adjacent thereto. These blocks are represented by B11, B12, B1 on the time axis.
3. . , B21, B22, B23,. . , B31, B3
2, B33,. . , The reference block B indicated by diagonal lines positioned before the block of interest B22.
11, B12, B13, and B21 are blocks for which motion vectors have already been generated in the current frame, and reference blocks B23, B31, B32, and B3 located after the target block.
3 is an adjacent block in the previous frame. The representative vector setting unit 32 fetches the motion vector RMV corresponding to the reference block from the motion vector values of each block stored in the memory 36, and calculates a prediction error TER for each reference block by the following equation. .
【００２２】[0022]
【数１】 ＴＥＲ＝Σ｜S2( x, y )−S3（ x + RMVx, y + RMVy ）｜ ・・・（１） ここで、S2（x, y）は注目ブロック位置（x, y）におけ
る現フレ−ムの信号、S3（x + RMVx, y + RMVy）は、
動きベクトルＲＭＶのｘ方向成分RMVx、ｙ方向成分RMVy
だけ移動させた位置での前フレ−ムの信号、記号｜｜は
その絶対値、Σはブロック内の画素についての総和を意
味している。代表ベクトル設定部３２では、注目ブロッ
クに隣接する複数の参照ブロックの中から、この予測誤
差が最小となる参照ブロックを選択し、選択された参照
ブロックの動きベクトルの値を上記注目ブロックの代表
ベクトルＴＭＶ、その時の予測誤差をＴＥＲとして出力
する。TER = Σ | S2 (x, y) −S3 (x + RMVx, y + RMVy) | (1) where S2 (x, y) is the target block position (x, y) The signal of the current frame at S3 (x + RMVx, y + RMVy) is
X direction component RMVx and y direction component RMVy of motion vector RMV
The signal of the previous frame at the position shifted by only .DELTA. Represents the absolute value thereof, and .SIGMA. Represents the sum of the pixels in the block. The representative vector setting unit 32 selects a reference block that minimizes the prediction error from among a plurality of reference blocks adjacent to the target block, and sets the value of the motion vector of the selected reference block to the representative vector of the target block. The TMV outputs the prediction error at that time as TER.
【００２３】再探索部３３は、代表ベクトルＴＭＶを起
点にして予測誤差ＴＥＲとベクトル方向で決まる所定の
探索領域において、ブロックマッチングによる動きベク
トルの再探索を行い、探索された動きベクトルの値を信
号BMVとして出力する（ステップ１４０）。尚、予測誤
差ＴＥＲが設定閾値（例えば、画素換算で１６程度）以
下の場合は、代表ベクトルＴＭＶが注目ブロックに妥当
な値であると判断し、上述した再探索処理を省略し、代
表ベクトルＴＭＶの値をブロック動きベクトルＢＭＶと
して出力する。The re-search unit 33 performs a re-search for a motion vector by block matching in a predetermined search area determined by the prediction error TER and the vector direction with the representative vector TMV as a starting point, and outputs the value of the searched motion vector as a signal. Output as BMV (step 140). If the prediction error TER is equal to or smaller than a set threshold (for example, about 16 in pixel conversion), it is determined that the representative vector TMV is a value appropriate for the block of interest, and the above-described re-search processing is omitted, and the representative vector TMV is omitted. Is output as the block motion vector BMV.
【００２４】図５は、予測誤差ＴＥＲの値が設定値以上
の場合に実行される代表ベクトルＴＭＶを起点とした再
探索動作の概略を示す。同図（ａ）は、予測誤差による
探索範囲の設定方法の一例を示す。予測誤差が小（例え
ば、１６〜２０）の場合は実線で囲まれた領域、中（例
えば２０〜２８）の場合は点線で囲まれた領域、大（例
えば２８以上）の場合は太い点線で囲まれた領域の如
く、予測誤差ＴＥＲが大きくなるのに従って探索領域を
拡大する。FIG. 5 shows an outline of the re-search operation starting from the representative vector TMV, which is executed when the value of the prediction error TER is equal to or larger than the set value. FIG. 3A shows an example of a method of setting a search range based on a prediction error. When the prediction error is small (for example, 16 to 20), a region surrounded by a solid line, when the prediction error is medium (for example, 20 to 28), a region surrounded by a dotted line, and when the prediction error is large (for example, 28 or more), a thick dotted line. Like the enclosed area, the search area is expanded as the prediction error TER increases.
【００２５】同図（ｂ）は、代表ベクトルＴＭＶの向き
に応じた探索領域の設定方法の１例を示す。例えば、代
表ベクトルのｘ方向成分Vxとｙ方向成分Vyを比較した
時、|Vx| >|Vy|となって水平方向に近い動きの場合は横
長形２１０、|Vx|≒|Vy|となって斜め方向の動きの場合
は正方形２２０、|Vx| < |Vy|となって垂直方向に近い
動きの場合は縦長形２３０の形状で探索領域を設定し、
各探索領域でブロックマッチングによる再探索を行い、
予測誤差が最小となる動きベクトルを注目ブロックの動
きベクトルＢＭＶとして出力する。FIG. 3B shows an example of a method of setting a search area according to the direction of the representative vector TMV. For example, when comparing the x-direction component Vx and the y-direction component Vy of the representative vector, | Vx |> | Vy |, and in the case of a movement close to the horizontal direction, the horizontal shape 210, | Vx | ≒ | Vy | In the case of a diagonal movement, the search area is set in the shape of a square 220, and in the case of | Vx | <| Vy |
Re-search by block matching in each search area,
The motion vector that minimizes the prediction error is output as the motion vector BMV of the block of interest.
【００２６】特異ベクトル修正・平滑部３４は、再探索
部３３から出力された注目ブロックの動きベクトルBMV
が、隣接ブロックの動きベクトルと比較して相関が低い
特異ベクトルとなっていた場合に、これを妥当な動きベ
クトルに修正した上で、補正動きベクトルBMVCとして出
力する（ステップ１５０）。The singular vector correction / smoothing unit 34 calculates the motion vector BMV of the block of interest output from the re-search unit 33.
Is a singular vector having a lower correlation than the motion vector of the adjacent block, corrects this to a proper motion vector, and outputs it as a corrected motion vector BMVC (step 150).
【００２７】図６は、上記特異ベクトル修正・平滑部３
４の動作を説明するためのものであり、同図（ａ）は特
異ベクトルの検出と修正を示す。注目ブロックＢ２２の
動きベクトルＢＶが、これに隣接する上下左右のブロッ
クＢ１２、Ｂ２１、Ｂ２３、Ｂ３２の動きベクトルＢＶ
１〜ＢＶ４のいずれとも異なる場合は、現在の動きベク
トルＢＶを特異ベクトルと判断する。この場合は、上下
左右の隣接ブロックの動きベクトルに対して、式（１）
に示した演算によって予測誤差を算出し、予測誤差が最
小となる動きベクトルＢＶｉで上記注目ブロックの動き
ベクトルＢＶを置き換える。例えば、上側に隣接するブ
ロックＢ１２の動きベクトルＢＶ１が最小の予測誤差と
なった場合、注目ブロックの動きベクトルＢＶを上記Ｂ
Ｖ１に置き換える。FIG. 6 shows the singular vector correcting / smoothing unit 3.
4A is for explaining the operation of FIG. 4, and FIG. 4A shows detection and correction of a singular vector. The motion vector BV of the block of interest B22 is the motion vector BV of the upper, lower, left and right blocks B12, B21, B23, and B32 adjacent thereto.
If it is different from any of 1 to BV4, the current motion vector BV is determined to be a singular vector. In this case, with respect to the motion vectors of the upper, lower, left, and right neighboring blocks, Equation (1)
The prediction error is calculated by the operation shown in (1), and the motion vector BV of the block of interest is replaced with the motion vector BVi that minimizes the prediction error. For example, when the motion vector BV1 of the block B12 adjacent on the upper side has the minimum prediction error, the motion vector BV of the block of interest is set to the above B
Replace with V1.
【００２８】同図（ｂ）は、特異ベクトル修正・平滑部
３４で行う動きベクトルの平滑化を示す。白抜きブロッ
クで示した注目ブロックＢ２２をコーナーとして、左上
隣接領域２４１、右上隣接領域２４２、左下隣接領域２
４３、右下隣接領域２４４の４種類の隣接領域につい
て、その領域に含まれる各ブロックの動きベクトルの相
関を算出する。この場合、例えば、動きベクトル相互の
差分成分の絶対値和が小さければ小さいほど「相関が高
い」ものと定義し、上記何れかの領域で算出された相関
値が予め決められた設定閾値を越えた場合、上記注目ブ
ロックに与えた動きベクトルＢＶｉを、最も高い相関値
を示す領域内の３つのブロックの平均的な動きベクトル
で置き代える。例えば、左上隣接領域２４１で相関が最
も高かった場合、注目ブロックＢ２２の動きベクトルＢ
Ｖｉを動きベクトルBV1、BV2、BV3の平均値に置き代え
ることによって、隣接ブロックと注目ブロックの動きベ
クトルを平滑化する。上述した特異ベクトルの修正、平
滑化に必要な隣接ブロックの動きベクトルは、メモリ３
６から取り込む。FIG. 2B shows the motion vector smoothing performed by the singular vector correction / smoothing unit 34. With the block of interest B22 indicated by an outlined block as a corner, the upper left adjacent area 241, the upper right adjacent area 242, the lower left adjacent area 2
43, for the four types of adjacent regions of the lower right adjacent region 244, the correlation of the motion vector of each block included in the region is calculated. In this case, for example, the smaller the sum of the absolute values of the difference components between the motion vectors, the smaller the correlation is defined as “higher the correlation”, and the correlation value calculated in any of the above regions exceeds a predetermined set threshold. In this case, the motion vector BVi given to the target block is replaced with the average motion vector of the three blocks in the region showing the highest correlation value. For example, when the correlation is the highest in the upper left adjacent area 241, the motion vector B of the block of interest B22
By replacing Vi with the average value of the motion vectors BV1, BV2, and BV3, the motion vectors of the adjacent block and the block of interest are smoothed. The motion vector of the adjacent block required for the above-described singular vector correction and smoothing is stored in the memory 3.
Take in from 6.
【００２９】上記特異ベクトル修正・平滑部３４で得ら
れた最終的な動きベクトルＢＭＶＣと予測誤差ＥＲは、
次段のミニブロック分割探索部３５に供給される。ま
た、上記最終的な動きベクトルＢＭＶＣ は、メモリ３
６内の上記注目ブロックと対応した記憶位置に記憶さ
れ、後続する新たな注目ブロックでの動きベクトルの決
定処理に利用される。動きベクトル生成部３の最終段と
なるミニブロック分割探索部３５は、上記動きベクトル
BMVCと予測誤差ＥＲを利用して、注目ブロック内の各画
素毎の動きベクトルＰＶを生成する（ステップ１６
０）。The final motion vector BMVC and the prediction error ER obtained by the singular vector correction / smoothing unit 34 are
It is supplied to the next-stage mini-block division search section 35. The final motion vector BMVC is stored in the memory 3
6 is stored in a storage position corresponding to the noted block, and is used for a motion vector determination process in a succeeding new noted block. The mini-block division search unit 35, which is the last stage of the motion vector generation unit 3,
Using the BMVC and the prediction error ER, a motion vector PV for each pixel in the block of interest is generated (step 16).
0).
【００３０】図７は、上記ミニブロック分割探索部３５
の動作の説明図である。同図（ａ）は、注目ブロックの
ミニブロックへの分割と、分割探索に使用する参照ブロ
ックを示す。注目ブロックＢ２２は、水平・垂直方向に
細分化され、例えば、水平２画素×垂直２ラインの複数
のミニブロックに分割され、各ミニブロック毎に予測誤
差適応の探索処理を行うことによって、ミニブロック内
の画素の動きベクトルが生成される。FIG. 7 shows the mini-block division search section 35.
FIG. 4 is an explanatory diagram of the operation of FIG. FIG. 7A shows a target block divided into mini blocks and reference blocks used for division search. The block of interest B22 is subdivided in the horizontal and vertical directions. For example, the target block B22 is divided into a plurality of mini-blocks each consisting of two horizontal pixels × two vertical lines, and a mini-block is obtained by performing a prediction error adaptive search process for each mini-block. Are generated.
【００３１】同図（ｂ）は、予測誤差適応の探索処理を
行う場合の特性の一例を示す。ブロック予測誤差ＥＲＢ
（図２では記号ＥＲで表示）が小さい時はミニブロック
予測誤差ＥＲＭの許容閾値を大きくし、ＥＲＢが大きく
なるに従ってＥＲＭが漸次小さくなるような特性で抽出
したミニブロックに対して後述の探索処理を行う。これ
以外の時には、ミニブロック内の画素に最終的な動きベ
クトルＢＭＶＣを割り当てる。また、探索処理を行うミ
ニブロックでは、動き補正処理で生成される内挿フレ−
ム上での誤差信号が最小となる動きベクトルで各画素の
動きベクトルを生成する。FIG. 3B shows an example of the characteristic when the search processing for the prediction error adaptation is performed. Block prediction error ERB
When the value (represented by the symbol ER in FIG. 2) is small, the allowable threshold value of the mini-block prediction error ERM is increased, and a search process to be described later is performed on the mini-block extracted with the characteristic that the ERM gradually decreases as the ERB increases. I do. In other cases, the final motion vector BMVC is assigned to the pixels in the mini-block. In the mini-block for performing the search process, the interpolation frame generated in the motion correction process is used.
A motion vector of each pixel is generated with a motion vector that minimizes an error signal on the system.
【００３２】同図（ｃ）は、動き補正処理でつくる内挿
フレ−ムと前後のフレームとの関係を示す。ここでは、
内挿フレ−ム３１１を時間軸上で前フレ−ム３０１から
距離ｍ、現フレ−ム３０２から距離ｎの位置に生成する
場合を考える。内挿フレ−ム上の位置A( x, y )の信号
は、動きベクトルＶに基いて生成したＭＣベクトルVpr
（Vpr= V × m ／(m+n) ）で移動させた位置Ap（xpr, y
pr）（但し,xpr = x+Vprx, ypr = y+Vpry）の前フレ−
ム信号（SMpと略称する）と、ＭＣベクトルVct（Vct =-
V × n ／(m+n) ）で移動させた位置Ac（xct, yct）
（但し、xct = x+Vctx,yct = y+Vcty）の現フレ−ム信
号（SMcと略称する）との平均値で生成する。 動きベク
トルが正確な場合には、上記２つの信号SMp、SMcは略同
じ値となるため、両信号の差分成分によって動きベクト
ルの精度をある程度予測できる。FIG. 3C shows the relationship between the interpolated frame created by the motion compensation processing and the preceding and succeeding frames. here,
Consider a case where the interpolated frame 311 is generated at a position on the time axis at a distance m from the previous frame 301 and at a distance n from the current frame 302. The signal at the position A (x, y) on the interpolation frame is an MC vector Vpr generated based on the motion vector V.
(Vpr = V × m / (m + n)) Moved position Ap (xpr, y
pr) (where xpr = x + Vprx, ypr = y + Vpry)
Signal (abbreviated as SMp) and MC vector Vct (Vct =-
Position Ac (xct, yct) moved by V × n / (m + n))
(Where xct = x + Vctx, yct = y + Vcty) and the average value of the current frame signal (abbreviated as SMc). When the motion vector is accurate, the two signals SMp and SMc have substantially the same value, so that the accuracy of the motion vector can be predicted to some extent by the difference component between the two signals.
【００３３】ミニブロック探索処理では、図７（ａ）に
示した、現ブロックＢ２２の動きベクトルＢＶ０と、隣
接ブロックの動きベクトルＢＶ１〜ＢＶ８に対して、次
式（２）に示す演算によって予測誤差ＥＲＭを算出す
る。In the mini-block search processing, the prediction error is calculated by the following equation (2) using the motion vector BV0 of the current block B22 and the motion vectors BV1 to BV8 of the adjacent block shown in FIG. Calculate ERM.
【００３４】[0034]
【数２】 ＥＲＭ ＝ Σ｜ＳＭｃ−ＳＭｐ｜ ・・・（２） ここで、ＳＭｃは動き補正した現フレ−ムの信号、ＳＭ
ｐは動き補正した前フレ−ムの信号、記号｜｜は絶対
値、記号Σはミニブロック内の画素についての総和を意
味しており、探索部３５では、上記ＥＲＭが最小となる
動きベクトルで各ミニブロック内の画素の動きベクトル
を生成する。なお、静/動ブロック判別部が完全静止と
判定したブロック内の各画素に対しては、動きベクトル
０を割り当てればよい。ERM = Σ | SMc−SMp | (2) where SMc is the motion-compensated signal of the current frame, SM
p is the signal of the previous frame after motion compensation, symbol || is the absolute value, symbol Σ is the sum of the pixels in the mini-block, and the search unit 35 uses the motion vector that minimizes the ERM. Generate a motion vector for the pixels in each mini-block. Note that a motion vector 0 may be assigned to each pixel in a block that has been determined to be completely still by the still / moving block determining unit.
【００３５】次に、図８〜図１０を参照して、動き補正
内挿フレ−ム生成部４の構成と動作について説明する。
図８は、動き補正内挿フレ−ム生成部４の構成の一例を
示す。４１は、動きベクトル生成部３から出力される画
素単位の動きベクトルＰＶに基づいて、前述した動き補
正処理に必要なＭＣベクトルVctとVprを生成するＭＣベ
クトル生成部である。Next, the configuration and operation of the motion-compensated interpolation frame generator 4 will be described with reference to FIGS.
FIG. 8 shows an example of the configuration of the motion compensation interpolation frame generation unit 4. Reference numeral 41 denotes an MC vector generation unit that generates MC vectors Vct and Vpr necessary for the above-described motion correction processing based on the pixel-based motion vector PV output from the motion vector generation unit 3.
【００３６】例えば、５０Ｈｚの入力画像信号を６０Ｈ
ｚの画像信号に変換する場合、図９に示すように、５フ
レーム分の入力画像から６フレーム分の出力画像を生成
する動作を繰り返せばよい。図９において、Ｆ１、Ｆ
２、．．．Ｆ５、Ｆ１は、入力順に示した５０Ｈｚのフ
レ−ムであり、ＣＦ１、ＣＦ２、．．．ＣＦ６、ＣＦ１
は、出力順に示した６０Ｈｚのフレームを示す。図から
明らかなように、各繰り返し動作において、出力画像の
第１フレームＣＦ１は、入力画像の第１入力フレームＦ
１をそのまま出力し、出力画像の第２フレームＣＦ２か
ら第６フレームＣＦ６は、それぞれ前後２つの入力フレ
ームから生成した内挿フレ−ムを出力すればよい。入力
画像の５フレーム期間に６フレーム分の出力画像を等間
隔で発生させるために、第２フレ−ムＣＦ２となる内挿
フレ−ムは、時間軸上における前フレ−ムからの距離：
ｍ＝５、現フレ−ムからの距離：ｎ＝１、第３フレ−ム
ＣＦ３となる内挿フレ−ムは、ｍ＝４、ｎ＝
２、．．．．第６フレ−ムＣＦ６となる内挿フレ−ム
は、ｍ＝１、ｎ＝５とする。ＭＣベクトル生成部４１
は、このようにｍ、ｎの値を周期性をもって変化させな
がら、Ｖｐｒ＝ＰＶ × ｍ／（ｍ＋ｎ）、Ｖｃｔ＝−Ｐ
Ｖ × ｎ／（ｍ＋ｎ）のＭＣベクトルを生成する。For example, a 50 Hz input image signal is
In the case of converting into an image signal of z, as shown in FIG. 9, an operation of generating an output image for six frames from an input image for five frames may be repeated. In FIG. 9, F1, F
2,. . . F5 and F1 are 50 Hz frames shown in the input order, and CF1, CF2,. . . CF6, CF1
Indicates a 60 Hz frame shown in the output order. As is apparent from the figure, in each repetition operation, the first frame CF1 of the output image is replaced by the first frame F1 of the input image.
1 is output as it is, and as the second to sixth frames CF2 to CF6 of the output image, the interpolated frames generated from the two preceding and succeeding input frames may be output. In order to generate six frames of output images at equal intervals during five frames of the input image, the interpolated frame serving as the second frame CF2 has a distance from the previous frame on the time axis:
m = 5, the distance from the current frame: n = 1, and the interpolation frame that becomes the third frame CF3 is m = 4, n =
2,. . . . The interpolation frame to be the sixth frame CF6 has m = 1 and n = 5. MC vector generation unit 41
Vpr = PV × m / (m + n) and Vct = −P while changing the values of m and n with periodicity in this manner.
Generate a V × n / (m + n) MC vector.
【００３７】図８に戻って、４２は、現フレームの信号
Ｓ２をＭＣベクトルＶｃｔで位置を移動させ、動き補正
信号ＳＭｃを生成するための現フレ−ムＭＣ信号生成
部、４３は、前フレームの信号Ｓ３を動き補正ベクトル
Ｖｐｒで位置を移動させ、動き補正信号ＳＭｐを生成す
るための前フレ−ムＭＣ信号生成部である。これらの処
理では、内蔵する画像メモリの読み出しアドレスをＭＣ
ベクトルＶｐｒ、Ｖｃｔに相当する位置だけずらしてデ
ータを読み出すことにより、ＭＣベクトルに応じて位置
移動した信号ＳＭｃとＳＭｐを生成する。これら２つの
動き補正信号ＳＭｃとＳＭｐは、加算器４４で加算平均
することによって、双方向動き補正内挿フレ−ム信号Ｓ
Ｍが生成され、また、減算器４５で一方から他方を減算
することによって、内挿フレ−ム上での誤差成分ＭＣＥ
Ｒが生成される。５０は、上記誤差成分ＭＣＥＲの値に
応じて、入力信号Ｓ２、S３、ＳＭのいずれかを選択的
に出力するメディアンフィルタ部であり、これによっ
て、図９に示したＣＦ２〜ＣＦ６の順序で動き補正の内
挿フレ−ム信号系列ＳＭＣが得られる。６ｂは、制御信
号ＣＴ２に応じて上記各部の動作に必要な制御信号を生
成する制御部であり、これは、図１に示した制御部６の
一部として構成してもよい。Referring back to FIG. 8, reference numeral 42 denotes a current frame MC signal generation unit for moving the position of the signal S2 of the current frame by the MC vector Vct to generate a motion compensation signal SMc; The signal S3 is moved by the motion compensation vector Vpr to generate a motion compensation signal SMp. In these processes, the read address of the built-in image memory is set to MC
By reading data at a position shifted by the positions corresponding to the vectors Vpr and Vct, signals SMc and SMp whose positions have been moved according to the MC vector are generated. The two motion compensation signals SMc and SMp are added and averaged by an adder 44 to obtain a bidirectional motion compensation interpolation frame signal S.
M is generated, and the subtractor 45 subtracts one from the other to obtain an error component MCE on the interpolation frame.
R is generated. A median filter unit 50 selectively outputs any one of the input signals S2, S3, and SM according to the value of the error component MCER, and operates in the order of CF2 to CF6 shown in FIG. A corrected interpolated frame signal sequence SMC is obtained. Reference numeral 6b denotes a control unit that generates a control signal necessary for the operation of each unit according to the control signal CT2, and may be configured as a part of the control unit 6 illustrated in FIG.
【００３８】図１０は、メディアンフィルタ部５０の１
実施例を示し、同図（ａ）はブロック構成図、（ｂ）は
その動作条件の一例を示す。同図（ａ）において、５１
は、入力信号ＳＭ、Ｓ２、Ｓ３の何れかを選択して、信
号ＳＭＣとして出力する選択部、５２ａ、５２ｂは、現
画素の直前、直上の画素を参照画素として、これら参照
画素に対して、信号Ｓ２と出力信号ＳＭＣとの誤差成分
ＥＲＣ、および信号Ｓ３と出力信号SMCとの誤差成分Ｅ
ＲＰを算出する誤差評価部、５３は、内挿フレ−ム上で
の誤差成分ＭＣＥＲと、上記誤評価部で算出された誤差
成分ＥＲＣ、ＥＲＰとの値に応じて、同図（ｂ）に示す
判定条件に従って、選択部５１に選択信号ＳＬを与える
判定部である。この実施例では、ＭＣＥＲが設定閾値ｔ
ｈ（例えば、３２レベル）以下の場合は、動き補正の内
挿フレ−ム信号系列ＳＭを出力し、ＭＣＥＲが設定値を
越えた場合は、ＥＲＣ ≦ ＥＲＰならば信号Ｓ２を、ま
た、ＥＲＣ＞ＥＲＰならば信号Ｓ３を出力するように選
択信号ＳＬを設定している。FIG. 10 shows one of the median filter sections 50.
FIG. 3A is a block diagram showing an embodiment, and FIG. 3B shows an example of its operation conditions. In FIG.
Is a selector that selects any of the input signals SM, S2, and S3 and outputs the selected signal as a signal SMC. Error component ERC between signal S2 and output signal SMC, and error component E between signal S3 and output signal SMC.
An error evaluator 53 for calculating RP is provided in accordance with the error component MCER on the interpolation frame and the error components ERC and ERP calculated by the erroneous evaluator, as shown in FIG. A determination unit that supplies a selection signal SL to the selection unit 51 according to the determination conditions shown. In this embodiment, MCER is equal to the set threshold t.
h (for example, 32 levels) or less, an interpolated frame signal sequence SM for motion compensation is output, and if MCER exceeds a set value, the signal S2 if ERC ≦ ERP, and ERC> In the case of ERP, the selection signal SL is set so as to output the signal S3.
【００３９】選択部５１は、判定部５３から与えられる
上記選択信号ＳＬに応じて、入力信号ＳＭ、Ｓ２、Ｓ２
の何れかを選択して出力信号ＳＭＣとする。これによっ
て、全く別の画像に置き換わるような孤立点的劣化や動
画エッジ周縁部がフリッカする劣化など、動き補正処理
に固有の画質劣化を抑圧した形で内挿フレ−ム信号系列
ＳＭＣを生成できる。The selector 51 receives the input signals SM, S2, S2 according to the selection signal SL given from the determiner 53.
Is selected as the output signal SMC. As a result, the interpolated frame signal sequence SMC can be generated in a form that suppresses image quality deterioration inherent in the motion correction processing, such as isolated point deterioration that replaces a completely different image or deterioration in which the periphery of a moving image flickers. .
【００４０】図１１は、バッファメモリ部５における画
像フレームの書き込み、読み出し動作を示す。５０Ｈｚ
のフレ−ム順の信号系列Ｓ２は、５フレームを繰り返し
単位として、各繰り返しの第１フレームの信号がメモリ
５に選択的に書き込まれ、内挿フレ−ムの信号系列ＳＭ
Ｃは、生成した全てのフレ−ム２〜６の信号がメモリ５
に書き込まれる。一方、メモリ５からの読み出しは、６
０Ｈｚのフレ−ムクロックで、第１出力フレームＣＦ１
は５０Ｈｚ入力信号Ｓ２の第１フレ−ム、第２〜第６出
力フレームＣＦ２〜ＣＦ６は内挿フレーム２〜６となる
ように６フレ−ム周期で繰り返し行う。これによって、
フレ−ム数をアップした６０Ｈｚ順次走査の画像信号系
列Ｓ４が得られる。FIG. 11 shows the operation of writing and reading image frames in the buffer memory unit 5. 50Hz
In the signal sequence S2 in the frame order, the signal of the first frame of each repetition is selectively written into the memory 5 with five frames as a repetition unit, and the signal sequence SM of the interpolated frame.
C indicates that the signals of all the generated frames 2 to 6 are stored in the memory 5.
Is written to. On the other hand, reading from the memory 5 is 6
With the frame clock of 0 Hz, the first output frame CF1
Is repeated at six frame periods so that the first frame of the 50 Hz input signal S2 and the second to sixth output frames CF2 to CF6 become interpolated frames 2 to 6. by this,
A 60 Hz progressive scanning image signal sequence S4 with an increased number of frames is obtained.
【００４１】以上に述べた如く、本発明の第１の実施例
によれば、動きベクトル生成に要する演算量を削減し
て、動き補正処理に起因する画質劣化の少ないフレ−ム
数変換回路を実現できる。As described above, according to the first embodiment of the present invention, the amount of calculation required for generating a motion vector is reduced, and a frame number conversion circuit with less image quality deterioration due to motion correction processing is provided. realizable.
【００４２】次に、図１２〜図１３を参照して、本発明
の第２の実施例について説明する。本実施例は、動き補
正内挿フレ−ムの生成をモ−ションジャダ−妨害が目立
ちやすい速度の動きに限定する場合に好適である。図１
２は、本実施例によるフレーム数変換回路のブロック図
であり、図１に示した第１実施例の構成にベクトル分布
計測部８を追加した構成となっている。ベクトル分布計
測部８は、動きベクトル生成部３で生成したブロック単
位の動きベクトルＢＭＶの１フレ−ム期間における発生
分布を計測し、モ−ションジャダ−妨害が目立ちやすい
速度の時は“０”、目立ちにくい速度の時は“１”の、
動き補正制御信号ＭＣＦを生成する。Next, a second embodiment of the present invention will be described with reference to FIGS. This embodiment is suitable for the case where the generation of the motion-compensated interpolation frame is limited to a motion at a speed at which motion judder disturbance is conspicuous. FIG.
2 is a block diagram of a frame number conversion circuit according to the present embodiment, which has a configuration obtained by adding a vector distribution measuring unit 8 to the configuration of the first embodiment shown in FIG. The vector distribution measurement unit 8 measures the occurrence distribution of the motion vector BMV in block units generated by the motion vector generation unit 3 during one frame period, and “0” when the speed at which the motion judder disturbance is conspicuous is obtained. "1" when the speed is inconspicuous,
A motion correction control signal MCF is generated.
【００４３】一般に、モ−ションジャダ−妨害は、視線
が追従できる速度の動き（例えば、画面幅／１秒、画面
高／１秒程度までの速度）で目立ちやすい。これは、横
軸に動きベクトルの水平成分Vxの絶対値、縦軸に垂直成
分Vyの絶対値をとって図示すると、図１３の点線で囲ま
れた領域Ａでの動きベクトルに相当する。上記領域Ａの
外側領域Ｂでの動きベクトルは、動きが速いため、モ−
ションジャダ−妨害は殆ど検知されない。そこで、ベク
トル分布計測部８では、上記領域Ａと領域Ｂでの動きベ
クトルの発生頻度を１フレ−ム期間にわたって計測し、
例えば、領域Ｂでの発生頻度が２５％未満の場合は、動
き補正処理が必要と判断して出力信号ＭＣＦを“０”に
し、２５％以上の場合は、動き補正処理は不要と判断し
て出力信号ＭＣＦを“１”にする。制御部６は、上記信
号ＭＣＦが“１”の場合は、動き補正内挿フレ−ム生成
部４が動き補正処理を行わずに現フレ−ムの信号Ｓ２を
出力するように制御し、ＭＣＦが“０”の場合は、動き
補正内挿フレ−ム生成部４が第１実施例と同様に動作す
るように制御する。In general, motion judder disturbance is likely to be conspicuous in a movement at a speed at which a line of sight can follow (for example, a speed up to a screen width / 1 second, a screen height / 1 second). This is equivalent to a motion vector in a region A surrounded by a dotted line in FIG. 13 when the horizontal axis represents the absolute value of the horizontal component Vx of the motion vector and the vertical axis represents the absolute value of the vertical component Vy. The motion vector in the area B outside the area A is fast because the motion is fast.
Almost no shock judder disturbance is detected. Therefore, the vector distribution measuring unit 8 measures the frequency of occurrence of the motion vector in the area A and the area B over one frame period,
For example, when the frequency of occurrence in the area B is less than 25%, it is determined that the motion correction processing is necessary, and the output signal MCF is set to “0”. The output signal MCF is set to “1”. When the signal MCF is "1", the control unit 6 controls the motion compensation interpolation frame generation unit 4 to output the signal S2 of the current frame without performing the motion compensation processing. Is "0", the motion compensation interpolation frame generation unit 4 is controlled to operate in the same manner as in the first embodiment.
【００４４】本実施例によれば、モ−ションジャダ−妨
害の目立ちやすい速度に限定して動き補正処理を行うた
め、動きベクトルの生成に要する演算量を大幅に削減
し、かつ、動き補正処理に起因する画質劣化を更に抑圧
した画像信号のフレ−ム数変換回路が実現できる。According to this embodiment, since the motion compensation processing is performed only at a speed at which the motion judder disturbance is conspicuous, the amount of calculation required for generating the motion vector is greatly reduced, and the motion compensation processing is performed. A circuit for converting the number of frames of an image signal which further suppresses the deterioration of the image quality caused by the image signal can be realized.
【００４５】図１４〜図１５は、特に、シ−ンチェンジ
領域での動きベクトル生成の演算量を抑圧するに好適な
本発明の第３の実施例を示す。図１４は、本実施例によ
るフレーム数変換回路のブロック構成図であり、図１２
に示した第２実施例の構成に、シ−ンチェンジ検出部７
を追加した構成となっている。シ−ンチェンジ検出部７
では、図１５に示すように、減算部７１によって、現フ
レ−ムの信号Ｓ２と前フレ−ムの信号Ｓ３の輝度信号成
分との減算演算を行い、１フレ−ム間の差分成分ＦＤを
抽出する。一般に、シ−ンチェンジの領域では、画像の
内容が切り替わるため、差分成分ＦＤの信号レベルは比
較的大きな値を持つ。そこで、上記差分成分信号ＦＤ
を、２値量子化部７２によって比較的高いレベルの閾値
±Ｔｈｂで画素毎に２値量子化し、閾値±Ｔｈｂ未満の
画素では出力信号ＦＱ を“０”、閾値を越える画素で
は出力信号ＦＱを“１”にし、１フレ−ム累積部７３に
よって、上記信号ＦＱが“１”となる画素数を１フレ−
ム期間にわたって計測し、その累積値ＡＱを出力する。FIGS. 14 and 15 show a third embodiment of the present invention which is particularly suitable for suppressing the amount of computation for generating a motion vector in a scene change area. FIG. 14 is a block diagram of the frame number conversion circuit according to the present embodiment.
The structure of the second embodiment shown in FIG.
Has been added. Scene change detection unit 7
Then, as shown in FIG. 15, the subtraction unit 71 performs a subtraction operation between the luminance signal component of the signal S2 of the current frame and the luminance signal component of the signal S3 of the previous frame, and calculates a difference component FD between one frame. Extract. Generally, in a scene change area, the content of an image is switched, so that the signal level of the difference component FD has a relatively large value. Therefore, the difference component signal FD
Is binary-quantized for each pixel by a threshold value ± Thb of a relatively high level by a binary quantization unit 72, and the output signal FQ is set to “0” for a pixel smaller than the threshold value ± Thb, and the output signal FQ is set for a pixel exceeding the threshold value. The number of pixels for which the signal FQ becomes "1" is set to "1" by the 1-frame accumulating section 73.
And outputs the accumulated value AQ.
【００４６】７４は判定部であり、累積値ＡＱの値が全
画面の半分以上の画素数で、かつ、その発生が１フレ−
ム期間に限られる場合にシ−ンチェンジ発生フレ−ムと
判断して、出力信号ＳＣＦを“１”にし、それ以外の場
合は信号ＳＣＦに“０”を出力する。その理由は、画面
全体が一様な速度で動く水平パンや上下パンの動きを誤
ってシ−ンチェンジとして検出する誤動作を回避するた
めである。本実施例の場合、制御部６は、シーンチェン
ジ検出部７の出力信号ＳＣＦが“１”となるシ−ンチェ
ンジ領域では、動きベクトル生成部３におけるベクトル
生成動作、動き補正内挿フレ−ム生成部４における動き
補正処理による内挿フレ−ム生成動作を中止するように
制御し、上記信号ＳＣＦが“０”の場合は、第２実施例
と同様に制御する。Numeral 74 denotes a judgment section, in which the value of the accumulated value AQ is equal to or more than half the number of pixels of the entire screen and the occurrence thereof is 1 frame.
If it is limited to the frame period, it is determined that the frame is a scene change occurrence frame, and the output signal SCF is set to "1". Otherwise, "0" is output to the signal SCF. The reason for this is to avoid an erroneous operation of erroneously detecting a horizontal pan or vertical pan movement in which the entire screen moves at a uniform speed as a scene change. In the case of the present embodiment, in the scene change region where the output signal SCF of the scene change detection unit 7 is "1", the control unit 6 performs the vector generation operation and the motion correction interpolation frame generation in the motion vector generation unit 3. Control is performed so that the interpolation frame generation operation by the motion correction processing in the unit 4 is stopped. When the signal SCF is "0", control is performed in the same manner as in the second embodiment.
【００４７】本実施例によれば、第１、第２の実施例に
較べて、シ−ンチェンジ領域での動きベクトルの生成の
ための膨大な演算量を削減した画像信号のフレ−ム数変
換回路を実現できる。According to the present embodiment, as compared with the first and second embodiments, the frame number conversion of the image signal in which the enormous amount of calculation for generating the motion vector in the scene change area is reduced. A circuit can be realized.
【００４８】図１６〜図１７は、本発明の第４の実施例
を示す。本実施例では、第１〜第３の実施例で最終段に
必要としていたバッファメモリ部５を省略し、ＩＰ変換
部１の直後において、コマ繰り返し処理によってフレ−
ム数を出力画像のフレーム数にアップしておき、以降、
このフレーム数の高い信号系列に対して動きベクトル生
成と動き補正処理を行うようにしている。FIGS. 16 and 17 show a fourth embodiment of the present invention. In this embodiment, the buffer memory unit 5 required for the last stage in the first to third embodiments is omitted, and the frame is repeated by frame repetition processing immediately after the IP conversion unit 1.
The number of frames to the number of frames of the output image,
The motion vector generation and the motion correction processing are performed on the signal sequence having a high number of frames.
【００４９】図１６は、本実施例によるフレーム数変換
回路のブロック構成図であり、バッファメモリ５を除い
て、図１に示した第１実施例の同様の構成要素と、ＩＰ
変換部１の後に設けられたフレ−ム数アップ部８１とか
らなっている。上記フレ−ム数アップ部８１は、コマ繰
り返し処理によって、入力信号系列をフレ−ム数をアッ
プした出力信号系列に変換するものであり、例えば、５
０Ｈｚ−６０Ｈｚ変換の場合、５０Ｈｚの入力信号系列
Ｓ２と６０Ｈｚの出力信号系列Ｓ１０との関係は図１７
（ａ）のようになる。FIG. 16 is a block diagram of a frame number conversion circuit according to the present embodiment. Except for the buffer memory 5, the same components as those of the first embodiment shown in FIG.
It comprises a frame number increasing section 81 provided after the conversion section 1. The frame number increasing section 81 converts an input signal sequence into an output signal sequence having an increased number of frames by frame repetition processing.
In the case of 0 Hz-60 Hz conversion, the relationship between the 50 Hz input signal sequence S2 and the 60 Hz output signal sequence S10 is shown in FIG.
(A).
【００５０】５０Ｈｚフレ−ム順の信号系列Ｓ２に対し
て５フレ−ム周期で１フレ−ムのコマ繰り返し処理を行
うことによって、信号系列Ｓ２の第１フレ−ムの信号
「１」が２フレ−ム連続し、これに第２〜第５フレ−ム
の信号「２」〜「５」が続く形で６０Ｈｚフレ−ム順の
信号系列Ｓ１０が得られる。本実施例では、上記６０Ｈ
ｚフレ−ム順の信号系列Ｓ１０と、１フレ−ム遅延部２
で１フレ−ム期間遅延させた信号系列Ｓ１１とを用い
て、以降の動きベクトル生成、動き補正内挿フレ−ム生
成の信号処理を行う。By performing frame repetition processing of one frame at a period of 5 frames with respect to the signal sequence S2 in the order of 50 Hz frame, the signal "1" of the first frame of the signal sequence S2 becomes 2 A signal sequence S10 in the order of 60 Hz frame is obtained in a form in which the frames are continuous and the signals "2" to "5" of the second to fifth frames follow. In this embodiment, the above 60H
a signal sequence S10 in the z-frame order and a one-frame delay unit 2
Using the signal sequence S11 delayed by one frame period in step (1), signal processing for the subsequent motion vector generation and motion correction interpolation frame generation is performed.
【００５１】信号系列Ｓ１０、Ｓ１１と、最終的な出力
信号系列Ｓ４との関係を同図（ｂ）に示す。信号系列Ｓ
１０とＳ１１とが同一の区間（信号系列Ｓ１０における
フレ−ム１の繰り返し出力期間）では、フレ−ム間差分
成分が０となるため、動きベクトル生成部３が、全ての
動きベクトルに０を出力し、動き補正内挿フレ−ム生成
部４が、現フレ−ムの信号系列Ｓ１０を出力する。一
方、信号系列Ｓ１０とＳ１１とが異なるフレ−ムの区間
では、動きベクトル生成部３が、第１実施例と同様の動
作で動きベクトルＰＶを生成し、動き補正内挿フレ−ム
生成部４が、上記動きベクトルＰＶに応じた動き補正処
理による内挿フレ−ム信号を生成するため、第１出力フ
レ−ムが信号系列Ｓ１０の第１フレーム、第２〜第５出
力フレ−ムが内挿フレームからなるフレーム数のアップ
された順次走査の画像信号系列Ｓ４が得られる。The relationship between the signal sequences S10 and S11 and the final output signal sequence S4 is shown in FIG. Signal sequence S
In a section in which 10 and S11 are the same (the repetitive output period of the frame 1 in the signal sequence S10), the inter-frame difference component is 0, and thus the motion vector generating unit 3 sets 0 to all the motion vectors. Then, the motion-compensated interpolation frame generator 4 outputs the signal sequence S10 of the current frame. On the other hand, in the section of the frame in which the signal sequences S10 and S11 are different, the motion vector generation section 3 generates the motion vector PV by the same operation as in the first embodiment, and the motion correction interpolation frame generation section 4 However, since an interpolated frame signal is generated by the motion correction processing according to the motion vector PV, the first output frame is the first frame of the signal sequence S10, and the second to fifth output frames are the inner frame. An image signal sequence S4 of progressive scanning with an increased number of frames including insertion frames is obtained.
【００５２】上記第４実施例によれば、第１実施例と同
様に、動きベクトルの生成に要する演算量を大幅に削減
し、かつ、動き補正処理に起因する画質劣化が少ない画
像信号のフレ−ム数変換回路が実現できる。尚、図１２
に示したベクトル分布計測部７と、図１４に示したシ−
ンチェンジ検出部８の機能は、上記第４実施例の構成に
対しても適用可能なこと明らかである。According to the fourth embodiment, as in the first embodiment, the amount of calculation required to generate a motion vector is significantly reduced, and the image signal is less likely to degrade due to the motion compensation processing. A circuit for converting the number of memories can be realized. FIG.
The vector distribution measuring unit 7 shown in FIG.
It is clear that the function of the change detection unit 8 is applicable to the configuration of the fourth embodiment.
【００５３】以上の実施例では、順次走査の画像信号系
列で動きベクトルを生成したが、本発明による動きベク
トルの生成は飛び越し走査の画像信号系列に対しても適
用できる。図１８〜図２０は、飛び越し走査の画像信号
系列に適用した本発明によるフレーム数変換回路の第５
の実施例を示す。図１８は、フレーム数変換回路のブロ
ック図であり、飛び越し走査の画像信号系列Ｓ１（輝度
信号成分と色差信号成分）と、１フレ−ム遅延部８２で
上記信号系列Ｓ１を１フレ−ム期間遅延させた信号系列
Ｓ２０とが、動きベクトル生成部３に入力される。 動
きベクトル生成部３は、前述の第１〜第４実施例と同様
の構成で、静／動ブロック判別、代表ベクトル設定、再
探索、特異ベクトル修正・平滑、ミニブロック分割探索
の信号処理を行い、飛び越し走査信号の１フレ−ム期間
（順次走査信号の２フレ−ム期間に相当する）でミニブ
ロック単位の動きベクトルＰＶを生成する。尚、ミニブ
ロックのサイズは、水平Ｎ画素×垂直Ｎラインであり、
第１実施例に従えば、Ｎ＝２である。In the above embodiment, the motion vector is generated by the progressively scanned image signal sequence. However, the generation of the motion vector according to the present invention can be applied to the interlaced image signal sequence. 18 to 20 show a fifth example of the frame number conversion circuit according to the present invention applied to an interlaced image signal sequence.
The following shows an example. FIG. 18 is a block diagram of the frame number conversion circuit. The interlaced image signal sequence S1 (luminance signal component and chrominance signal component) and the one-frame delay unit 82 convert the signal sequence S1 into one frame period. The delayed signal sequence S20 is input to the motion vector generation unit 3. The motion vector generation unit 3 has the same configuration as that of the first to fourth embodiments, and performs signal processing of static / dynamic block discrimination, representative vector setting, re-search, singular vector correction / smoothing, and mini-block division search. , A motion vector PV in mini-block units is generated in one frame period of the interlaced scanning signal (corresponding to two frame periods of the sequential scanning signal). The size of the mini-block is N horizontal pixels × N vertical lines,
According to the first embodiment, N = 2.
【００５４】８３は、飛び越し走査信号Ｓ１、Ｓ２０を
入力信号として、順次走査信号Ｓ２１（輝度信号成分と
色差信号成分）を出力するＩＰ変換部であり、このＩＰ
変換部は、従来の動き適応型、あるいは動きベクトルＰ
Ｖを利用した動き補正型の何れの構成でも実現できる。
上記順次走査の信号系列Ｓ２１は、これを１フレ−ム遅
延部２によって順次走査の１フレ−ム期間だけ遅延させ
た信号系列Ｓ２２と、動きベクトル生成部３から出力さ
れた飛び越し走査の１フレ−ム期間の動きベクトルＰＶ
と共に、ＦＲＣベクトル生成部８４に入力され、動き補
正フレ−ム数変換に必要な順次走査の１フレ−ム期間の
動きベクトルＰＶＭＣが生成され。Reference numeral 83 denotes an IP conversion unit which outputs the intermittent scanning signals S1 and S20 as input signals and sequentially outputs scanning signals S21 (a luminance signal component and a color difference signal component).
The conversion unit is a conventional motion adaptive type or a motion vector P
Any configuration of the motion compensation type using V can be realized.
The signal sequence S21 of the progressive scanning is obtained by delaying the signal sequence S22 by one frame delay unit 2 for one frame period of the sequential scanning, and the signal sequence S21 of the interlaced scanning output from the motion vector generating unit 3. -Motion vector PV during the period
At the same time, the motion vector PVMC is input to the FRC vector generation unit 84, and a motion vector PVMC for one frame period of the sequential scanning required for the conversion of the number of motion correction frames is generated.
【００５５】上記ＦＲＣベクトル生成部８４は、例えば
図１９に示すように、ベクトル変換部８４１とベクトル
修正部８４２とからなる。ベクトル変換部８４１は、飛
び越し走査系の１フレ−ム期間で生成したミニブロック
単位の動きベクトルＰＶを、順次走査系の１フレ−ム期
間の動きベクトルＰＶＰに変換する。飛び越し走査系で
は、走査線位置の異なる第１、第２の２つのフィ−ルド
（奇数フィールドと偶数フィールド）で１つのフレ−ム
が形成されている。このため、前述した動きベクトル生
成部３では、互いに１フレ−ム期間離れた奇数フィ−ル
ドの組および偶数フィールドの組で動きベクトルを生成
する。The FRC vector generation section 84 includes a vector conversion section 841 and a vector correction section 842, for example, as shown in FIG. The vector conversion unit 841 converts a motion vector PV in miniblock units generated in one frame period of the interlaced scanning system into a motion vector PVP of one frame period in the sequential scanning system. In the interlaced scanning system, one frame is formed by two fields (an odd field and an even field) having different scanning line positions. For this reason, the above-described motion vector generation unit 3 generates a motion vector using a set of odd-numbered fields and a set of even-numbered fields separated from each other by one frame period.
【００５６】即ち、図２０（ａ）に示すように、隔てら
れた２つの第１（奇数）フィ−ルド動きベクトルＰＶ１
を生成し、２つの第２（偶数）フィ−ルドで動きベクト
ルＰＶ２を生成する。この動きベクトルは、同図（ｂ）
に示すように、順次走査系では２フレ−ム期間での動き
ベクトルに相当する。ベクトル変換部８４１は、これら
動きベクトルＰＶ１、ＰＶ２を１／２にするための変換
処理を行い、得られた動きベクトルＰＶ１／２、ＰＶ２
／２で順次走査系の１フレ−ム期間の動きベクトルＰＶ
Ｐを生成する。That is, as shown in FIG. 20A, two separated first (odd) field motion vectors PV1
And a motion vector PV2 is generated by two second (even) fields. This motion vector is shown in FIG.
As shown in (1), in the progressive scanning system, it corresponds to a motion vector in two frame periods. The vector conversion unit 841 performs a conversion process to reduce the motion vectors PV1 and PV2 to １ ／, and obtains the obtained motion vectors PV1 / 2 and PV2.
/ 2, the motion vector PV for one frame period of the progressive scanning system
Generate P.
【００５７】一方、ベクトル修正部８４２は、図２１
（ａ）に示すように、動きベクトルＰＶＰを起点とした
再探索処理によって、最終的な動きベクトルＰＶＭＣを
生成する。順次走査系は、飛び越し走査系に比べて走査
線の密度が２倍となっており、順次走査系の１フレ−ム
期間に変換した動きベクトルＰＶＰは、サイズが水平Ｎ
画素×垂直２Ｎラインのミニブロックに対応したものと
なっている。そこで、ベクトル修正部８４２では、図２
１（ｂ）に示すように、入力された動きベクトルＰＶＰ
をサイズが水平Ｎ画素×垂直Ｎラインの２つのミニブロ
ックに割り当て、次に、この各ミニブロックでの予測誤
差を算出する。予測誤差が設定値未満の場合は、これを
動き補正処理の画素単位の動きベクトルＰＶＭＣとして
出力し、設定値以上の場合には、これを起点とした再探
索処理を行い、予測誤差が最小となる動きベクトルをＰ
ＭＶＣとして出力する。図１８に戻って、動き補正内挿
フレ−ム生成部４とバッファメモリ部５は、第１の実施
例と同様に動作し、バッファメモリ部５からフレ−ム数
がアップされた順次走査の画像信号系列Ｓ４が得られ
る。On the other hand, the vector correction unit 842
As shown in (a), a final motion vector PVMC is generated by a re-search process starting from the motion vector PVP. The progressive scanning system has a scanning line density twice as high as the interlaced scanning system, and the motion vector PVP converted into one frame period of the progressive scanning system has a horizontal N
It corresponds to a mini block of pixels × 2N vertical lines. Therefore, the vector correction unit 842 uses FIG.
As shown in FIG. 1 (b), the input motion vector PVP
Is assigned to two mini-blocks of size N pixels by N vertical lines, and then the prediction error in each mini-block is calculated. If the prediction error is less than the set value, this is output as a pixel-based motion vector PVMC of the motion correction process. If the prediction error is more than the set value, re-search processing is performed starting from this, and the prediction error is minimized. The motion vector becomes P
Output as MVC. Returning to FIG. 18, the motion-compensated interpolation frame generating unit 4 and the buffer memory unit 5 operate in the same manner as in the first embodiment, and perform sequential scanning in which the number of frames is increased from the buffer memory unit 5. An image signal sequence S4 is obtained.
【００５８】図２２は、本発明によるフレーム数変換回
路の第６の実施例を示す。本実施例では、第５実施例に
おける最終段のバッファメモリ部５を省略し、ＩＰ変換
部８３の後にフレ−ム数アップ部８１を設け、飛び越し
走査系で生成した動きベクトルＰＶに基づいて、ＦＲＣ
ベクトル生成部８４が、動き補正の内挿フレ−ム生成に
必要な動きベクトルを生成するようにしている。上記第
５、第６実施例によれば、動きベクトルの生成に要する
演算量が少なく、かつ、動き補正処理に起因する画質劣
化を抑圧した画像信号が得られる。尚、前述の第２、第
３実施例の特徴は、上記第５、第６実施例の構成に対し
ても適用可能なこと明らかである。FIG. 22 shows a sixth embodiment of the frame number conversion circuit according to the present invention. In the present embodiment, the buffer memory unit 5 at the last stage in the fifth embodiment is omitted, a frame number increasing unit 81 is provided after the IP conversion unit 83, and based on the motion vector PV generated by the interlaced scanning system. FRC
The vector generator 84 generates a motion vector necessary for generating an interpolation frame for motion compensation. According to the fifth and sixth embodiments, it is possible to obtain an image signal that requires a small amount of calculation for generating a motion vector and suppresses image quality deterioration due to the motion correction processing. It is clear that the features of the second and third embodiments can be applied to the configurations of the fifth and sixth embodiments.
【００５９】さて、画像符号化の進展に伴い、通信、放
送の分野でも、国際標準規格であるＭＰＥＧビデオ符号
化によって画像圧縮したデ−タ伝送が行われるようにな
ってきた。ビデオ符号化では、動き補償予測符号化が用
いられるため、圧縮画像デ−タと共に動きベクトル情報
が伝送される。以下、図２３〜図２７を参照して、上記
動きベクトル情報を利用して動きベクトルを生成する本
発明の更に他の実施例について説明する。With the progress of image coding, data transmission in which images are compressed by MPEG video coding which is an international standard has come to be performed in the fields of communication and broadcasting. In video coding, motion compensation prediction coding is used, so that motion vector information is transmitted together with compressed image data. Hereinafter, still another embodiment of the present invention for generating a motion vector using the motion vector information will be described with reference to FIGS.
【００６０】図２３は、本発明によるフレーム数変換回
路の第７の実施例を示すブロック図であり、図１８で示
した第５実施例における動きベクトル生成部３に代え
て、図２４で詳述する動きベクトル生成部３０を適用
し、デコ−ダ部８５から入力画像の信号系列Ｓ１を得る
構成となっている。本実施例では、例えば、ＭＰＥＧビ
デオ符号化など、動き補償予測符号化によって符号化さ
れたビデオデ−タストリ−ム信号ＤＢＳをデコ−ダ部８
５に入力し、所定の復号処理を行うことよって、飛び越
し走査の画像信号系列Ｓ１（輝度信号と色差信号）と動
きベクトル情報ＭＶとに分離して出力する。 飛び越し
走査の画像信号系列Ｓ１は、これを１フレ−ム遅延部８
２で１フレ−ム期間遅延させた信号Ｓ２０および上記デ
コーダ部から出力された動きベクトル情報ＭＶと共に動
きベクトル生成部３０に入力され、飛び越し走査の１フ
レ−ム期間での動きベクトルＰＶが生成される。ＩＰ変
換部８３以降の回路動作は、前述の第５実施例と同様で
あり、説明は省略する。FIG. 23 is a block diagram showing a seventh embodiment of the frame number conversion circuit according to the present invention. In FIG. 24, the motion vector generating section 3 in the fifth embodiment shown in FIG. The motion vector generator 30 described above is applied to obtain a signal sequence S1 of an input image from the decoder 85. In the present embodiment, for example, a video data stream signal DBS encoded by motion compensation prediction encoding, such as MPEG video encoding, is supplied to a decoder unit 8.
5 and performs a predetermined decoding process to separate and output an interlaced scanning image signal sequence S1 (luminance signal and color difference signal) and motion vector information MV. The interlaced scanning image signal sequence S1 is converted to a one-frame delay unit 8
2 and the signal S20 delayed by one frame period and the motion vector information MV output from the decoder unit are input to the motion vector generation unit 30, and the motion vector PV in one frame period of the interlaced scanning is generated. You. The circuit operation after the IP conversion unit 83 is the same as that of the fifth embodiment, and the description is omitted.
【００６１】図２４は、動きベクトル生成部３０の構成
を示す。動きベクトル生成部３０は、静／動ブロック判
定部３１、ベクトル変換設定部３７、再探索部３３、特
異ベクトル修正・平滑部３４、ミニブロック分割探索部
３５、制御部６ａからなり、ベクトル変換設定部３７以
外の回路要素は、図２で説明した第１実施例の場合と基
本的に同一である。FIG. 24 shows the configuration of the motion vector generation unit 30. The motion vector generation unit 30 includes a static / moving block determination unit 31, a vector conversion setting unit 37, a re-search unit 33, a singular vector correction / smoothing unit 34, a mini-block division search unit 35, and a control unit 6a. The circuit elements other than the part 37 are basically the same as those of the first embodiment described with reference to FIG.
【００６２】ベクトル変換設定部３７は、デコーダ部３
５から供給される現フレームの信号系列Ｓ１と、１フレ
ーム遅延部８２から供給される１フレーム前の信号系列
Ｓ２０と、前段の静／動ブロック判別部３１から供給さ
れる静／動識別信号ＭＳＢと、上記デコーダ部８５から
供給される動きベクトル情報ＭＶとに基づいて、代表ベ
クトルＴＭＶを決定するものであり、その構成の１例を
図２５に示す。The vector conversion setting unit 37 is provided for the decoder unit 3
5, the signal sequence S1 of the current frame supplied from the first frame, the signal sequence S20 one frame before supplied from the one-frame delay unit 82, and the static / dynamic identification signal MSB supplied from the static / dynamic block discriminating unit 31 at the preceding stage. A representative vector TMV is determined based on the motion vector information MV supplied from the decoder unit 85, and an example of the configuration is shown in FIG.
【００６３】図２５において、Ｐベクトル変換部３７２
とＢベクトル変換部３７３は、それぞれ動き補償予測符
号化で使用した動きベクトル情報ＭＶに基づいて、図２
６に示すベクトル変換によって、飛び越し走査系の１フ
レ−ム期間の変換ベクトルＭＶＰとＭＶＢを生成する。
動き補償予測符号化による画像符号化のうち、国際標準
規格のＭＰＥＧビデオ符号化では、図２６（ａ）に示す
ように、画像信号シ−ケンスをＩピクチャ、Ｐピクチ
ャ、Ｂピクチャに分け、Ｉピクチャではフレ−ム内ＤＣ
Ｔ（離散コサイン変換）符号化、Ｐピクチャでは一方向
ＭＣ符号化＋ＤＣＴ符号化、Ｂピクチャでは双方向ＭＣ
符号化＋ＤＣＴ符号化を行っている。また、Ｐピクチャ
では、図に右方向矢印で示すように、一方向のＰベクト
ルで位置移動させて生成した予測フレ−ムとの差分成分
をＤＣＴ符号化し、Ｂピクチャでは、右／左方向の矢印
で示すように、双方向のＢベクトルで生成した予測フレ
−ムとの差分成分をＤＣＴ符号化している。In FIG. 25, P vector conversion unit 372
And the B vector conversion unit 373, based on the motion vector information MV used in the motion compensated prediction coding, respectively.
The conversion vectors MVP and MVB for one frame period of the interlaced scanning system are generated by the vector conversion shown in FIG.
Among the image coding by motion compensation prediction coding, in MPEG video coding of the international standard, as shown in FIG. 26A, the image signal sequence is divided into I picture, P picture, and B picture, and In picture, DC in frame
T (discrete cosine transform) coding, unidirectional MC coding + DCT coding for P pictures, bidirectional MC coding for B pictures
Encoding + DCT encoding is performed. In the case of a P picture, as shown by a rightward arrow in the figure, a difference component from a predicted frame generated by shifting the position by a P vector in one direction is DCT-coded, and in the case of a B picture, the difference component in the right / left direction is As indicated by the arrow, the difference component from the predicted frame generated by the bidirectional B vector is DCT-coded.
【００６４】図２６（ｂ）は、Ｐベクトル変換部３７２
の動作を示す図であり、ＰベクトルＭＶ１、ＭＶ２、Ｍ
Ｖ３、ＭＶ４は、同図（ａ）に示した画像信号シ−ケン
スにおけるＰピクチャ間に相当するｎフレ−ム（ここに
示した例ではｎ＝３）期間の動きベクトルを示してい
る。Ｐベクトル変換部３７２は、上記動きベクトルを１
／ｎ（図では１／３）のベクトルＭＶＰ１(ＭＶ１／
３)、ＭＶＰ２(ＭＶ２／３)、．．．に変換することに
よって、１フレ−ム期間相当の変換ベクトルＭＶＰを生
成している。FIG. 26B shows a P vector conversion unit 372.
Is a diagram showing the operation of P vectors MV1, MV2, M
V3 and MV4 indicate motion vectors during n frames (n = 3 in the example shown) corresponding to P pictures in the image signal sequence shown in FIG. The P vector conversion unit 372 calculates the motion vector as 1
/ N (1/3 in the figure) of the vector MVP1 (MV1 /
3), MVP2 (MV2 / 3),. . . , A conversion vector MVP corresponding to one frame period is generated.
【００６５】図２６（ｃ）は、Ｂベクトル変換部３７３
の動作を示す図である。Ｂベクトルでは、長さの異なる
矢印で示すように、フレーム期間の異なる複数種類の動
きベクトルが存在している。Ｂベクトル変換部３７３
は、これらの動きベクトルのうち、点線矢印で引用した
１フレ−ム期間に相当するものを選択し、変換ベクトル
ＭＶＢ（ＭＶＢ１、ＭＶＢ２、．．．)として出力す
る。FIG. 26C shows a B vector conversion unit 373.
It is a figure which shows operation | movement. In the B vector, there are a plurality of types of motion vectors having different frame periods as indicated by arrows having different lengths. B vector conversion unit 373
Selects one of these motion vectors corresponding to one frame period quoted by the dotted arrow and outputs it as a conversion vector MVB (MVB1, MVB2,...).
【００６６】上記Ｐベクトル変換部とＢベクトル変換部
から出力された変換ベクトルＭＶＰ、ＭＶＢは、図２５
に示すように、予測誤評価部３７４に入力され、現フレ
−ムの信号Ｓ１と前フレ−ムの信号Ｓ２０を用いた予測
誤差演算に利用され、予測誤差を最小にする変換ベクト
ルＭＶＴと予測誤差ＥＲＴとが出力される。選択部３７
５は、静／動識別信号ＭＳＢが動ブロックを示す時は、
予測評価部３７４から入力された変換ベクトルＭＶＴと
予測誤差ＥＲＴを出力し、静止ブロックを示す時は、出
力ＭＶＴとＥＲＴを０とする。The converted vectors MVP and MVB output from the P vector converter and the B vector converter are shown in FIG.
As shown in (1), the transformation vector MVT and the prediction vector MVT, which are input to the prediction error evaluating unit 374 and are used for the prediction error calculation using the signal S1 of the current frame and the signal S20 of the previous frame, The error ERT is output. Selector 37
5, when the static / dynamic identification signal MSB indicates a dynamic block,
The conversion vector MVT and the prediction error ERT input from the prediction evaluation unit 374 are output, and when indicating a still block, the outputs MVT and ERT are set to 0.
【００６７】図２７は、本発明によるフレーム数変換回
路の第８の実施例を示す。本実施例は、上記第７実施例
に図２２に示した第６実施例の特徴を適用したものであ
り、図２３における最終段のバッファメモリ部５を省略
し、ＩＰ変換部８３の後にフレ−ム数アップ部８１を設
け、飛び越し走査系で生成した動きベクトルＰＶに基づ
いて、ＦＲＣベクトル生成部８４が、動き補正の内挿フ
レ−ム生成に必要な動きベクトルを生成するようにして
いる。FIG. 27 shows an eighth embodiment of the frame number conversion circuit according to the present invention. This embodiment is obtained by applying the features of the sixth embodiment shown in FIG. 22 to the seventh embodiment, omitting the buffer memory unit 5 at the last stage in FIG. The FRC vector generation unit 84 generates a motion vector necessary for generating an interpolation frame for motion compensation based on the motion vector PV generated by the interlaced scanning system. .
【００６８】上述した第７、第８実施例によれば、動き
ベクトル情報を活用して動きベクトル生成に要する演算
量を更に少なくしたフレ−ム数変換回路を実現できる。
尚、これらの実施例に対しても、前述の第２、第３実施
例の特徴を適用できること明らかである。According to the seventh and eighth embodiments described above, it is possible to realize a frame number conversion circuit in which the amount of calculation required for generating a motion vector is further reduced by utilizing the motion vector information.
It is apparent that the features of the second and third embodiments can be applied to these embodiments.
【００６９】以上の実施例では、１例として、５０Ｈｚ
の飛び越し走査の信号系列を入力信号とし、これを６０
Ｈｚの順次走査の信号系列に変換する場合のフレーム数
変換動作について説明したが、本発明は、ＰＡＬ方式か
らＮＴＳＣ方式へのテレビジョン信号の変換、ＰＡＬ５
０ＨｚからＰＡＬ６０Ｈｚ（または７５Ｈｚ、１００Ｈ
ｚへの）変換、フィルム画像(フレ−ム周波数２４Ｈｚ
／３０Ｈｚ)の６０Ｈｚへの変換、テレビジョン信号か
らパソコン画像信号への変換など、各種のフレ−ム数変
換回路に適用可能であり、製品形態も、テレビジョン受
像機、ＤＶＤプレイヤ、ＰＣ機器、ＰＡＤ端末など、各
種の家電情報端末装置に適用できる。In the above embodiment, for example, 50 Hz
The signal sequence of the interlaced scanning of
Although the description has been given of the frame number conversion operation in the case of converting into a signal sequence of progressive scanning of Hz, the present invention relates to conversion of a television signal from the PAL system to the NTSC system, PAL5
0 Hz to PAL 60 Hz (or 75 Hz, 100H
z), film image (frame frequency 24 Hz
/ 30 Hz) to 60 Hz, and conversion from a television signal to a personal computer image signal, and can be applied to various frame number conversion circuits. The product form can be applied to a television receiver, a DVD player, a PC device, It can be applied to various home electric appliance information terminal devices such as a PAD terminal.
【００７０】[0070]
【発明の効果】本発明によれば、動きベクトル生成に要
する信号処理の演算量や回路規模が小さくして、動き補
正に固有な画質劣化を抑圧した高画質のフレ−ム数変換
を実現できる。また、本発明によれば、ＮＴＳＣ方式、
ＰＡＬ方式など、方式の異なる各種の画像信号を映像出
力装置側で要求するフレーム周波数に高画質で変換でき
るため、極めて広い用途を有する。According to the present invention, it is possible to reduce the amount of calculation and the circuit scale of signal processing required for generating a motion vector, and realize high-quality frame number conversion in which image quality deterioration inherent to motion compensation is suppressed. . Further, according to the present invention, the NTSC system,
Since various types of image signals such as the PAL system can be converted to a frame frequency required by the video output device with high image quality, it has an extremely wide application.
【図１】本発明によるフレーム数変換回路の第１の実施
例を示すブロック図、FIG. 1 is a block diagram showing a first embodiment of a frame number conversion circuit according to the present invention;
【図２】図１の動きベクトル生成部３の１実施例を示す
ブロック図、FIG. 2 is a block diagram showing one embodiment of a motion vector generation unit 3 of FIG. 1;
【図３】図２に示した動きベクトル生成部３の動作を示
すフロ−チャ−ト、FIG. 3 is a flowchart showing the operation of the motion vector generation unit 3 shown in FIG. 2,
【図４】図２の代表ベクトル設定部３２で処理中の現ブ
ロックと参照ブロックとの関係を示す図、FIG. 4 is a diagram showing a relationship between a current block and a reference block being processed by a representative vector setting unit 32 in FIG. 2;
【図５】図２の再探索部３３で行う再探索範囲に関する
説明図、FIG. 5 is an explanatory diagram relating to a re-search range performed by a re-search unit 33 in FIG. 2;
【図６】図２の特異ベクトル修正・平滑部３４の動作を
説明するための図、FIG. 6 is a diagram for explaining the operation of the singular vector correction / smoothing unit 34 of FIG. 2;
【図７】図２のミニブロック分割探索部３５の動作を説
明するための図、FIG. 7 is a diagram for explaining the operation of the mini-block division search unit 35 in FIG. 2;
【図８】図１の動き補正内挿フレ−ム生成部４の構成を
示すブロック図、FIG. 8 is a block diagram showing a configuration of a motion-compensated interpolation frame generation unit 4 of FIG. 1;
【図９】図８の５０Ｈｚから６０Ｈｚへのフレ−ム数変
換における入力フレームと出力フレームとの関係を示す
図、9 is a diagram showing a relationship between an input frame and an output frame in the frame number conversion from 50 Hz to 60 Hz in FIG. 8;
【図１０】図８のメディアンフィルタ部５０の構成と動
作条件を示す図、FIG. 10 is a diagram showing a configuration and operating conditions of a median filter unit 50 in FIG. 8;
【図１１】図１のバッファメモリ部５の書込み動作と読
出し動作を説明するための図、FIG. 11 is a diagram for explaining a write operation and a read operation of the buffer memory unit 5 of FIG. 1;
【図１２】本発明によるフレーム数変換回路の第２の実
施例を示すブロック図、FIG. 12 is a block diagram showing a second embodiment of the frame number conversion circuit according to the present invention;
【図１３】動きベクトルとモーションジャンダーとの関
係を説明するための図、FIG. 13 is a diagram for explaining a relationship between a motion vector and a motion jumper;
【図１４】本発明によるフレーム数変換回路の第３の実
施例を示すブロック図、FIG. 14 is a block diagram showing a third embodiment of the frame number conversion circuit according to the present invention;
【図１５】図１４のシ−ンチェンジ検出部７の構成を示
すブロック図、FIG. 15 is a block diagram showing a configuration of a scene change detection unit 7 of FIG. 14;
【図１６】本発明によるフレーム数変換回路の第４の実
施例を示すブロック図、FIG. 16 is a block diagram showing a fourth embodiment of the frame number conversion circuit according to the present invention;
【図１７】図１６のフレ−ム数アップ部８１の動作を説
明するための図、17 is a diagram for explaining the operation of the frame number increasing unit 81 in FIG. 16;
【図１８】本発明によるフレーム数変換回路の第５の実
施例を示すブロック図、FIG. 18 is a block diagram showing a fifth embodiment of the frame number conversion circuit according to the present invention;
【図１９】図１８のＦＲＣベクトル生成部８４の構成を
示すブロック図、19 is a block diagram illustrating a configuration of an FRC vector generation unit 84 in FIG.
【図２０】飛び越し走査系と順次走査系の動きベクトル
の関係を示す図、FIG. 20 is a diagram illustrating a relationship between motion vectors of an interlaced scanning system and a progressive scanning system.
【図２１】図１９のベクトル修正部８４１の動作を説明
するための図、FIG. 21 is a diagram for explaining the operation of the vector correction unit 841 in FIG. 19;
【図２２】本発明によるフレーム数変換回路の第６の実
施例をのブロック図、FIG. 22 is a block diagram of a sixth embodiment of a frame number conversion circuit according to the present invention;
【図２３】本発明によるフレーム数変換回路の第７の実
施例を示すブロック図、FIG. 23 is a block diagram showing a seventh embodiment of the frame number conversion circuit according to the present invention;
【図２４】図２３の動きベクトル生成部３０の構成を示
すブロック図、24 is a block diagram showing a configuration of the motion vector generation unit 30 in FIG.
【図２５】図２４のベクトル変換設定部３７の構成を示
すブロック図、FIG. 25 is a block diagram showing a configuration of a vector conversion setting unit 37 in FIG. 24;
【図２６】ＭＰＥＧ符号化の特徴と、図２５のＰベクト
ル変換部３７２およびＢベクトル変換部３７３の動作を
説明するための図、FIG. 26 is a diagram for explaining features of MPEG encoding and operations of the P vector conversion unit 372 and the B vector conversion unit 373 of FIG. 25;
【図２７】本発明によるフレーム数変換回路の第８の実
施例を示すブロック図である。FIG. 27 is a block diagram showing an eighth embodiment of the frame number conversion circuit according to the present invention.
１…ＩＰ変換部、２…１フレーム遅延部、３、３０…動
きベクトル生成部、４…動き補正内挿フレ−ム生成部、
５…バッファメモリ部、６…制御部、７…シ−ンチェン
ジ検出部、８…ベクトル分布計測部、３１…静／動ブロ
ック判別部、３２…代表ベクトル設定部、３３…再探索
部、３４…特異ベクトル修正・平滑部、３５…ミニブロ
ック分割探索部、３６…メモリ部、３７…ベクトル変換
設定部、４１…ＭＣベクトル生成部、４２…現フレ−ム
ＭＣ信号生成部、４３…前フレ−ムＭＣ信号生成部、４
４…加算部、４５…減算部、５０…メディアンフィルタ
部、５１…選択部、５２…誤差評価部、５３…判定部、
３７２…Ｐベクトル変換部、３７３…Ｂベクトル変換
部、３７４…予測誤差評価部、３７５…選択部、８１…
フレ−ム数アップ部、８２…１フレーム遅延部、８３…
ＩＰ変換部、８４…ＦＲＣベクトル生成部、８５…デコ
−ダ部DESCRIPTION OF SYMBOLS 1 ... IP conversion part, 2 ... 1 frame delay part, 3, 30 ... motion vector generation part, 4 ... motion correction interpolation frame generation part,
5: buffer memory unit, 6: control unit, 7: scene change detection unit, 8: vector distribution measurement unit, 31: static / dynamic block discrimination unit, 32: representative vector setting unit, 33: re-search unit, 34 ... Singular vector correction / smoothing unit, 35: mini block division search unit, 36: memory unit, 37: vector conversion setting unit, 41: MC vector generation unit, 42: current frame MC signal generation unit, 43: previous frame MC signal generator, 4
4 Addition unit, 45 Subtraction unit, 50 Median filter unit, 51 Selection unit, 52 Error evaluation unit, 53 Determination unit,
372: P vector conversion unit, 373: B vector conversion unit, 374: prediction error evaluation unit, 375: selection unit, 81 ...
Frame number up section, 82 ... 1 frame delay section, 83 ...
IP conversion unit, 84: FRC vector generation unit, 85: decoder unit
───────────────────────────────────────────────────── フロントページの続き (72)発明者 杉山 雅人 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所マルチメディアシステム 開発本部内 (72)発明者 中嶋 満雄 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所マルチメディアシステム 開発本部内 (72)発明者 都留 康隆 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所マルチメディアシステム 開発本部内 (72)発明者 的野 孝明 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所映像情報メディア事業部 内 (72)発明者 高田 春樹 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所映像情報メディア事業部 内 (72)発明者 兼八 孝至 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所映像情報メディア事業部 内 Ｆターム(参考） 5C059 KK00 LA06 LA07 LB13 MA00 MA05 MA23 NN01 NN03 NN10 NN11 NN21 NN24 NN28 NN29 NN34 NN43 SS02 SS13 SS26 TA63 TB08 TC03 TC12 TD10 TD12 UA35 UA38 5C063 AA02 AA03 AB03 BA01 BA09 BA10 BA12 CA07 CA09 CA29 DA01 DA13 EB45 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Masato Sugiyama 292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture Inside the Multimedia Systems Development Division of Hitachi, Ltd. (72) Inventor Mitsuo Nakajima Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa 292 Hitachi Multimedia System Development Division, Hitachi, Ltd. (72) Inventor Yasutaka Tsuru 292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture Hitachi Multimedia System Development Division, Ltd. (72) Takaaki Matino Kanagawa 292, Yoshida-cho, Totsuka-ku, Yokohama-shi, Ltd.Video and Media Division, Hitachi, Ltd. (72) Inventor Haruki Takada 292, Yoshida-cho, Totsuka-ku, Yokohama, Kanagawa, Japan Inventor Takashi Kenpachi Totsuka, Yokohama City, Kanagawa Prefecture 292 Yoshidacho Hitachi, Ltd. Video and Media Division, Hitachi, Ltd. F-term (reference) AA02 AA03 AB03 BA01 BA09 BA10 BA12 CA07 CA09 CA29 DA01 DA13 EB45
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30214798AJP2000134585A (en) | 1998-10-23 | 1998-10-23 | Motion vector determination method, image signal frame number conversion method and circuit |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30214798AJP2000134585A (en) | 1998-10-23 | 1998-10-23 | Motion vector determination method, image signal frame number conversion method and circuit |
| Publication Number | Publication Date |
|---|---|
| JP2000134585Atrue JP2000134585A (en) | 2000-05-12 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30214798APendingJP2000134585A (en) | 1998-10-23 | 1998-10-23 | Motion vector determination method, image signal frame number conversion method and circuit |
| Country | Link |
|---|---|
| JP (1) | JP2000134585A (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003088661A1 (en)* | 2002-04-17 | 2003-10-23 | Matsushita Electric Industrial Co., Ltd. | Image conversion device and image conversion method |
| WO2003088660A1 (en)* | 2002-04-17 | 2003-10-23 | Matsushita Electric Industrial Co., Ltd. | Image conversion device and image conversion method |
| JP2005006275A (en)* | 2002-11-22 | 2005-01-06 | Matsushita Electric Ind Co Ltd | Interpolation frame creation device, interpolation frame creation method, and interpolation frame creation program |
| JP2005260928A (en)* | 2004-02-13 | 2005-09-22 | Sony Corp | Image processing apparatus, image processing method and program |
| JP2005318621A (en)* | 2004-04-30 | 2005-11-10 | Matsushita Electric Ind Co Ltd | Ticker processing in video sequences |
| JP2005318586A (en)* | 2004-04-30 | 2005-11-10 | Matsushita Electric Ind Co Ltd | Motion vector detection with improved motion vector selection |
| JP2006515977A (en)* | 2003-01-29 | 2006-06-08 | ソニー インターナショナル （ヨーロッパ） ゲゼルシャフト ミット ベシュレンクテル ハフツング | Video signal processing system |
| KR100644601B1 (en)* | 2000-09-30 | 2006-11-10 | 삼성전자주식회사 | De-interlacing device using motion compensation interpolation and method |
| JP2007536817A (en)* | 2004-05-04 | 2007-12-13 | クゥアルコム・インコーポレイテッド | Method and apparatus for motion compensated frame rate upconversion |
| JP2008011454A (en)* | 2006-06-30 | 2008-01-17 | Toshiba Corp | Moving picture frame rate conversion apparatus and moving picture frame rate conversion method |
| CN100364337C (en)* | 2004-03-05 | 2008-01-23 | 佳能株式会社 | Image processing method and image processing device |
| JP2008067222A (en)* | 2006-09-08 | 2008-03-21 | Toshiba Corp | Frame interpolation circuit, frame interpolation method, and display device |
| EP1422928A3 (en)* | 2002-11-22 | 2009-03-11 | Panasonic Corporation | Motion compensated interpolation of digital video signals |
| JP2009081561A (en)* | 2007-09-25 | 2009-04-16 | Fujitsu Ltd | Frame interpolation apparatus, frame interpolation program, frame interpolation method, and portable terminal |
| JP2009094616A (en)* | 2007-10-04 | 2009-04-30 | Sony Corp | Image processing apparatus and method and program |
| US7548276B2 (en) | 2004-12-02 | 2009-06-16 | Hitachi, Ltd. | Frame rate conversion device, image display apparatus, and method of converting frame rate |
| JP2009141878A (en)* | 2007-12-10 | 2009-06-25 | Toshiba Corp | Frame interpolation circuit, frame interpolation method, and display device |
| JP2009532984A (en)* | 2006-04-03 | 2009-09-10 | インテル・コーポレーション | Motion compensated frame rate conversion with protection against compensation artifacts |
| JP2009212883A (en)* | 2008-03-05 | 2009-09-17 | Panasonic Corp | Motion vector detecting circuit, motion vector detecting device, and integrated circuit |
| JP2009239726A (en)* | 2008-03-27 | 2009-10-15 | Toshiba Corp | Interpolated image generating apparatus, method, and program |
| JP2010057010A (en)* | 2008-08-29 | 2010-03-11 | Sharp Corp | Image display device |
| JP2010213287A (en)* | 2010-03-29 | 2010-09-24 | Hitachi Ltd | Video image processing device and video image display device |
| JP2010239268A (en)* | 2009-03-30 | 2010-10-21 | Toshiba Corp | Image processing device |
| WO2011043433A1 (en)* | 2009-10-08 | 2011-04-14 | 日本ビクター株式会社 | Device and method for frame rate conversion |
| JP2011083036A (en)* | 2011-01-12 | 2011-04-21 | Victor Co Of Japan Ltd | Device and method for generating interpolation pixel data |
| JP2011101336A (en)* | 2009-10-06 | 2011-05-19 | Nanao Corp | Layer mask generating apparatus, and frame interpolation processing apparatus |
| US8139152B2 (en) | 2004-02-13 | 2012-03-20 | Sony Corporation | Image processing apparatus, image processing method and program |
| US8159605B2 (en) | 2007-07-13 | 2012-04-17 | Fujitsu Limited | Frame interpolating apparatus and method |
| US8320458B2 (en) | 2008-09-12 | 2012-11-27 | Fujitsu Limited | Frame interpolation device and method, and storage medium |
| US8340185B2 (en) | 2006-06-27 | 2012-12-25 | Marvell World Trade Ltd. | Systems and methods for a motion compensated picture rate converter |
| US8374246B2 (en) | 2004-07-20 | 2013-02-12 | Qualcomm Incorporated | Method and apparatus for encoder assisted-frame rate up conversion (EA-FRUC) for video compression |
| US8553776B2 (en) | 2004-07-21 | 2013-10-08 | QUALCOMM Inorporated | Method and apparatus for motion vector assignment |
| US8634463B2 (en) | 2006-04-04 | 2014-01-21 | Qualcomm Incorporated | Apparatus and method of enhanced frame interpolation in video compression |
| US8750387B2 (en) | 2006-04-04 | 2014-06-10 | Qualcomm Incorporated | Adaptive encoder-assisted frame rate up conversion |
| US8948262B2 (en) | 2004-07-01 | 2015-02-03 | Qualcomm Incorporated | Method and apparatus for using frame rate up conversion techniques in scalable video coding |
| CN107145086A (en)* | 2017-05-17 | 2017-09-08 | 上海青研科技有限公司 | A kind of Eye-controlling focus device and method for exempting from calibration |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100644601B1 (en)* | 2000-09-30 | 2006-11-10 | 삼성전자주식회사 | De-interlacing device using motion compensation interpolation and method |
| US7388617B2 (en) | 2002-04-17 | 2008-06-17 | Matsushita Electric Industrial Co., Ltd. | Image conversion device and image conversion method |
| WO2003088660A1 (en)* | 2002-04-17 | 2003-10-23 | Matsushita Electric Industrial Co., Ltd. | Image conversion device and image conversion method |
| WO2003088661A1 (en)* | 2002-04-17 | 2003-10-23 | Matsushita Electric Industrial Co., Ltd. | Image conversion device and image conversion method |
| US7446815B2 (en) | 2002-04-17 | 2008-11-04 | Matsushita Electric Industrial Co., Ltd. | Image conversion device and image conversion method |
| JP2005006275A (en)* | 2002-11-22 | 2005-01-06 | Matsushita Electric Ind Co Ltd | Interpolation frame creation device, interpolation frame creation method, and interpolation frame creation program |
| US8189670B2 (en) | 2002-11-22 | 2012-05-29 | Panasonic Corporation | Device, method and program for generating interpolation frame |
| US7564902B2 (en) | 2002-11-22 | 2009-07-21 | Panasonic Corporation | Device, method and program for generating interpolation frame |
| EP1422928A3 (en)* | 2002-11-22 | 2009-03-11 | Panasonic Corporation | Motion compensated interpolation of digital video signals |
| JP2006515977A (en)* | 2003-01-29 | 2006-06-08 | ソニー インターナショナル （ヨーロッパ） ゲゼルシャフト ミット ベシュレンクテル ハフツング | Video signal processing system |
| US8139152B2 (en) | 2004-02-13 | 2012-03-20 | Sony Corporation | Image processing apparatus, image processing method and program |
| JP2005260928A (en)* | 2004-02-13 | 2005-09-22 | Sony Corp | Image processing apparatus, image processing method and program |
| CN100364337C (en)* | 2004-03-05 | 2008-01-23 | 佳能株式会社 | Image processing method and image processing device |
| JP2005318586A (en)* | 2004-04-30 | 2005-11-10 | Matsushita Electric Ind Co Ltd | Motion vector detection with improved motion vector selection |
| JP2005318621A (en)* | 2004-04-30 | 2005-11-10 | Matsushita Electric Ind Co Ltd | Ticker processing in video sequences |
| US8369405B2 (en) | 2004-05-04 | 2013-02-05 | Qualcomm Incorporated | Method and apparatus for motion compensated frame rate up conversion for block-based low bit rate video |
| JP2007536817A (en)* | 2004-05-04 | 2007-12-13 | クゥアルコム・インコーポレイテッド | Method and apparatus for motion compensated frame rate upconversion |
| US8948262B2 (en) | 2004-07-01 | 2015-02-03 | Qualcomm Incorporated | Method and apparatus for using frame rate up conversion techniques in scalable video coding |
| US8374246B2 (en) | 2004-07-20 | 2013-02-12 | Qualcomm Incorporated | Method and apparatus for encoder assisted-frame rate up conversion (EA-FRUC) for video compression |
| US9521411B2 (en) | 2004-07-20 | 2016-12-13 | Qualcomm Incorporated | Method and apparatus for encoder assisted-frame rate up conversion (EA-FRUC) for video compression |
| US8553776B2 (en) | 2004-07-21 | 2013-10-08 | QUALCOMM Inorporated | Method and apparatus for motion vector assignment |
| US7548276B2 (en) | 2004-12-02 | 2009-06-16 | Hitachi, Ltd. | Frame rate conversion device, image display apparatus, and method of converting frame rate |
| US8472524B2 (en) | 2006-04-03 | 2013-06-25 | Intel Corporation | Motion compensated frame rate conversion with protection against compensation artifacts |
| JP2009532984A (en)* | 2006-04-03 | 2009-09-10 | インテル・コーポレーション | Motion compensated frame rate conversion with protection against compensation artifacts |
| US8750387B2 (en) | 2006-04-04 | 2014-06-10 | Qualcomm Incorporated | Adaptive encoder-assisted frame rate up conversion |
| US8634463B2 (en) | 2006-04-04 | 2014-01-21 | Qualcomm Incorporated | Apparatus and method of enhanced frame interpolation in video compression |
| US8340185B2 (en) | 2006-06-27 | 2012-12-25 | Marvell World Trade Ltd. | Systems and methods for a motion compensated picture rate converter |
| JP2008011454A (en)* | 2006-06-30 | 2008-01-17 | Toshiba Corp | Moving picture frame rate conversion apparatus and moving picture frame rate conversion method |
| US8098327B2 (en) | 2006-06-30 | 2012-01-17 | Kabushiki Kaisha Toshiba | Moving image frame rate converting apparatus and moving image frame rate converting method |
| JP2008067222A (en)* | 2006-09-08 | 2008-03-21 | Toshiba Corp | Frame interpolation circuit, frame interpolation method, and display device |
| US8159605B2 (en) | 2007-07-13 | 2012-04-17 | Fujitsu Limited | Frame interpolating apparatus and method |
| JP2009081561A (en)* | 2007-09-25 | 2009-04-16 | Fujitsu Ltd | Frame interpolation apparatus, frame interpolation program, frame interpolation method, and portable terminal |
| US8837593B2 (en) | 2007-10-04 | 2014-09-16 | Sony Corporation | Image processing apparatus, image processing method, and program |
| US8175162B2 (en) | 2007-10-04 | 2012-05-08 | Sony Corporation | Image processing apparatus, image processing method, and program |
| JP2009094616A (en)* | 2007-10-04 | 2009-04-30 | Sony Corp | Image processing apparatus and method and program |
| JP2009141878A (en)* | 2007-12-10 | 2009-06-25 | Toshiba Corp | Frame interpolation circuit, frame interpolation method, and display device |
| JP2009212883A (en)* | 2008-03-05 | 2009-09-17 | Panasonic Corp | Motion vector detecting circuit, motion vector detecting device, and integrated circuit |
| JP2009239726A (en)* | 2008-03-27 | 2009-10-15 | Toshiba Corp | Interpolated image generating apparatus, method, and program |
| JP2010057010A (en)* | 2008-08-29 | 2010-03-11 | Sharp Corp | Image display device |
| US8320458B2 (en) | 2008-09-12 | 2012-11-27 | Fujitsu Limited | Frame interpolation device and method, and storage medium |
| JP2010239268A (en)* | 2009-03-30 | 2010-10-21 | Toshiba Corp | Image processing device |
| JP2011101336A (en)* | 2009-10-06 | 2011-05-19 | Nanao Corp | Layer mask generating apparatus, and frame interpolation processing apparatus |
| US8319889B2 (en) | 2009-10-08 | 2012-11-27 | JVC Kenwood Corporation | Frame rate conversion apparatus and method |
| JP2011082846A (en)* | 2009-10-08 | 2011-04-21 | Victor Co Of Japan Ltd | Device and method for frame rate conversion |
| WO2011043433A1 (en)* | 2009-10-08 | 2011-04-14 | 日本ビクター株式会社 | Device and method for frame rate conversion |
| JP2010213287A (en)* | 2010-03-29 | 2010-09-24 | Hitachi Ltd | Video image processing device and video image display device |
| JP2011083036A (en)* | 2011-01-12 | 2011-04-21 | Victor Co Of Japan Ltd | Device and method for generating interpolation pixel data |
| CN107145086A (en)* | 2017-05-17 | 2017-09-08 | 上海青研科技有限公司 | A kind of Eye-controlling focus device and method for exempting from calibration |
| CN107145086B (en)* | 2017-05-17 | 2023-06-16 | 上海青研科技有限公司 | Calibration-free sight tracking device and method |
| Publication | Publication Date | Title |
|---|---|---|
| JP2000134585A (en) | Motion vector determination method, image signal frame number conversion method and circuit | |
| JP5089610B2 (en) | Block-based motion estimation method and apparatus | |
| US8144778B2 (en) | Motion compensated frame rate conversion system and method | |
| US7929609B2 (en) | Motion estimation and/or compensation | |
| US7075988B2 (en) | Apparatus and method of converting frame and/or field rate using adaptive motion compensation | |
| KR100973429B1 (en) | Background motion vector selector, up-conversion unit, image processing apparatus, background motion vector selection method and computer readable recording medium | |
| JP4724459B2 (en) | Motion vector detection using adaptive time prediction | |
| JP4528662B2 (en) | Motion detection using adaptive space latest vector | |
| US20100271554A1 (en) | Method And Apparatus For Motion Estimation In Video Image Data | |
| US8817878B2 (en) | Method and system for motion estimation around a fixed reference vector using a pivot-pixel approach | |
| CN100438609C (en) | Image processing unit with degradation | |
| JP2002027414A (en) | Format conversion apparatus and method using bidirectional motion vector | |
| US8355442B2 (en) | Method and system for automatically turning off motion compensation when motion vectors are inaccurate | |
| JP4119092B2 (en) | Method and apparatus for converting the number of frames of an image signal | |
| JPH11112940A (en) | Method and apparatus for generating motion vector | |
| JP2001024988A (en) | Image signal motion compensation frame number conversion method and apparatus | |
| JPH11298861A (en) | Image signal frame number conversion method and apparatus | |
| JP3201079B2 (en) | Motion compensated prediction method, coding method and apparatus for interlaced video signal | |
| KR20000017281A (en) | The movement judgement equipment and the method thereof, and the picture information converting apparatus | |
| JP4470324B2 (en) | Image signal conversion apparatus and method | |
| JP3480015B2 (en) | Apparatus and method for generating image data | |
| KR20060012629A (en) | Edge Orientation Estimation | |
| JPH08242454A (en) | Global motion parameter detection method | |
| JP2925046B2 (en) | Motion compensation prediction method for moving images | |
| KR100588901B1 (en) | Adaptive Image Deinterlacing Device Using Motion Compensation Technique and Its Method |
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination | Free format text:JAPANESE INTERMEDIATE CODE: A621 Effective date:20051017 | |
| RD02 | Notification of acceptance of power of attorney | Free format text:JAPANESE INTERMEDIATE CODE: A7422 Effective date:20051017 | |
| A977 | Report on retrieval | Free format text:JAPANESE INTERMEDIATE CODE: A971007 Effective date:20070621 | |
| A131 | Notification of reasons for refusal | Free format text:JAPANESE INTERMEDIATE CODE: A131 Effective date:20070703 | |
| A02 | Decision of refusal | Free format text:JAPANESE INTERMEDIATE CODE: A02 Effective date:20071030 |