L'invention concerne un convertisseur continu-continu et un procédé pourThe invention relates to a DC-DC converter and a method for
sa commande. L'invention concerne plus particulièrement un convertisseur continu-continu utilisant un circuit de bascule de Schmitt modifié et un procédé de his order. More particularly, the invention relates to a DC-DC converter using a modified Schmitt latch circuit and a method of
modulation d'une largeur d'impulsion. modulation of a pulse width.
Des convertisseurs continu-continu sont utilisés dans de nombreux types de dispositifs électroniques mobiles pour fournir en sortie une tension fixe. Une modulation d'impulsions en largeur (MIL) est devenue une technique largement utilisée pour la commande de convertisseurs continu- continu. Le convertisseur continu-continu utilisant un procédé MIL classique compare un signal d'entrée de référence à un signal en rampe délivré en sortie d'un oscillateur et génère un signal impulsionnel ayant un rapport cyclique (ou facteur de forme) qui est proportionnel au signal d'entrée de référence. Le signal impulsionnel est amplifié par un commutateur de puissance et redressé par un filtre constitué d'une inductance et d'un condensateur pour générer une tension de sortie qui est proportionnelle au signal d'entrée de référence. La sortie du convertisseur continu-continu est stabilisée par un circuit de contre- réaction. DC-DC converters are used in many types of mobile electronic devices to output a fixed voltage. Pulse width modulation (MIL) has become a widely used technique for controlling DC-DC converters. The DC-DC converter using a conventional MIL process compares a reference input signal with a ramp signal outputted from an oscillator and generates a pulse signal having a duty cycle (or form factor) which is proportional to the signal reference input. The pulse signal is amplified by a power switch and rectified by a filter consisting of an inductor and a capacitor to generate an output voltage which is proportional to the reference input signal. The output of the DC-DC converter is stabilized by a feedback circuit.
Le convertisseur continu-continu classique qui comprend l'oscillateur pour la génération du signal en rampe occupe une grande partie de l'espace d'une puce dans un circuit intégré à semi-conducteurs et présente une consommation de puissance relativement élevée. The conventional DC / DC converter that includes the oscillator for ramp signal generation occupies much of the space of a chip in a semiconductor integrated circuit and has a relatively high power consumption.
Des exemples de convertisseurs continu-continu qui génèrent un signal périodique en utilisant une boucle de réaction sans l'utilisation d'un oscillateur sont décrits dans les brevets des E.U.A. n 5 481 178 et n 5 770 940. La figure 1 est un schéma de circuit illustrant le convertisseur continu-continu classique ayant deux boucles de réaction comme décrit dans le brevet n 5 770 940 précité. Examples of DC-DC converters that generate a periodic signal using a feedback loop without the use of an oscillator are described in U.S. patents. Nos. 5,481,178 and 5,770,940. FIG. 1 is a circuit diagram illustrating the conventional DC-DC converter having two feedback loops as described in the aforementioned Patent No. 5,770,940.
Le convertisseur continu-continu représenté sur la figure 1 des dessins annexés et décrit ci-après est un exemple 2884073 2 de régulateur à découpage abaisseur. En référence à la figure 1, le régulateur à découpage comprend un amplificateur d'erreur 106, un comparateur 102, un commutateur 84 et un filtre LC 86 constitué d'une inductance 88 et d'un condensateur 90. The DC-DC converter shown in Figure 1 of the accompanying drawings and described hereinafter is an example of a down-switch regulator. With reference to FIG. 1, the switching regulator comprises an error amplifier 106, a comparator 102, a switch 84 and an LC filter 86 consisting of an inductor 88 and a capacitor 90.
Le commutateur 84 comprend une entrée 92, une ligne de sortie 94 et: une ligne de commande 96. Une diode 98 établit un trajet de courant pour l'inductance 88 lorsque le commutateur 84 est ouvert. Comme montré sur la figure 1, le circuit régulateur à découpage comprend deux boucles de réaction, à savoir une première boucle de réaction 100 comprenant un premier circuit de réaction 114 et une seconde boucle de réaction 104 comprenant un second circuit de réaction 113. The switch 84 includes an input 92, an output line 94, and a control line 96. A diode 98 provides a current path for the inductor 88 when the switch 84 is open. As shown in FIG. 1, the switching regulator circuit comprises two feedback loops, namely a first feedback loop 100 comprising a first feedback circuit 114 and a second feedback loop 104 comprising a second feedback circuit 113.
La première boucle de réaction 100 est une boucle de réaction à réponse rapide qui comprend le comparateur 102 et un élément d'attaque (non représenté). Le comparateur 102 est à hystérésis intégrée, présentant ainsi une fenêtre d'hystérésis définissant une limite de tension supérieure et une limite de tension inférieure. The first feedback loop 100 is a fast response feedback loop that includes the comparator 102 and a driver (not shown). The comparator 102 is integrated hysteresis, thus having a hysteresis window defining a higher voltage limit and a lower voltage limit.
La seconde boucle de réaction 104 est une boucle de réaction à réponse relativement lente qui comprend l'amplificateur d'erreur 106. La boucle de réaction à réponse lente peut être utilisée pour capter une tension en un point extérieur au convertisseur continu-continu. The second feedback loop 104 is a relatively slow response loop that includes the error amplifier 106. The slow response feedback loop can be used to pick up a voltage at a point outside the DC-DC converter.
Dans le convertisseur continu-continu classique montré sur la figure 1, la fréquence d'une tension de sortie VOUT est déterminée par le comparateur 102 à hystérésis incorporée. In the conventional DC-DC converter shown in Fig. 1, the frequency of an output voltage VOUT is determined by the hysteresis comparator 102 incorporated.
Des exemples de forme de réalisation de l'invention procurent un convertisseur continu-continu et un procédé de modulation d'une largeur d'impulsion. Exemplary embodiments of the invention provide a DC-DC converter and a pulse width modulation method.
Dans un exemple de forme de réalisation de l'invention, un convertisseur continu-continu comprend un modulateur à modulation d'impulsions en largeur (MIL), un commutateur et un filtre. Le modulateur MIL est configuré pour renvoyer par réaction positive un signal modulé en largeur d'impulsion dont la largeur d'impulsion et la fréquence sont modifiées pour générer un signal périodique, configuré pour amplifier une différence entre un signal de sortie de courant continu de réaction négative ou rétroaction et un signal de référence afin de délivrer en sortie un premier signal, et configuré pour comparer le premier signal au signal périodique afin de générer un premier signal de commutation et un second signal de commutation. Le commutateur de puissance est configuré pour transférer un signal d'entrée à un premier noeud de sortie en réponse au premier signal de commutation et au second signal de commutation, et est configuré pour générer le signal modulé en largeur d'impulsion, le signal modulé en largeur d'impulsion étant appliqué au premier noeud de sortie. Le filtre génère en sortie un signal de tension continue en réponse au signal modulé en largeur d'impulsion, le signal de tension continue de sortie étant appliqué à un second noeud de sortie. In an exemplary embodiment of the invention, a DC-DC converter comprises a PWM modulator, a switch, and a filter. The modulator MIL is configured to positively feedback a pulse width modulated signal whose pulse width and frequency are varied to generate a periodic signal, configured to amplify a difference between a reaction DC output signal. negative or feedback and a reference signal to output a first signal, and configured to compare the first signal to the periodic signal to generate a first switching signal and a second switching signal. The power switch is configured to transfer an input signal to a first output node in response to the first switching signal and the second switching signal, and is configured to generate the pulse width modulated signal, the modulated signal. in pulse width being applied to the first output node. The filter outputs a DC voltage signal in response to the pulse width modulated signal, the DC output signal being applied to a second output node.
Dans un exemple de forme de réalisation de l'invention, un convertisseur continu-continu comprend un amplificateur, un comparateur, un élément d'attaque de commutateur, un commutateur de puissance, un filtre, un circuit de réaction négative ou rétroaction, et un circuit de réaction positive. In an exemplary embodiment of the invention, a DC-DC converter comprises an amplifier, a comparator, a switch driver, a power switch, a filter, a negative feedback circuit, or a feedback circuit. positive feedback circuit.
L'amplificateur est configuré pour amplifier une différence entre un signal de référence et un premier signal de réaction pour générer un premier signal. Le comparateur est configuré pour comparer un second signal de réaction au premier signal afin de générer un second signal. L'élément d'attaque du commutateur est configuré pour générer un premier signal de commutation et un second signal de commutation en réponse au second signal. Le commutateur de puissance est configuré pour transférer un signal d'entrée à un premier noeud de sortie en réponse au premier signal de commutation et au second signal de commutation, et il génère un signal modulé en largeur d'impulsion dont la largeur d'impulsion et la fréquence sont modifiées, le signal modulé en largeur d'impulsion étant appliqué au premier n ud de sortie. Le 2884073 4 filtre est configuré pour générer un signal de tension continue de sortie en réponse au signal modulé en largeur d'impulsion, le signal de tension continue de sortie étant appliqué à un second noeud de sortie. Le circuit de réaction négative est configuré pour générer le premier signal de réaction en réponse au signal de tension continue de sortie. Le circuit de réaction positive est configuré pour générer le second signal de réaction qui est amené à osciller en réponse au signal modulé en largeur d'impulsion. The amplifier is configured to amplify a difference between a reference signal and a first feedback signal to generate a first signal. The comparator is configured to compare a second feedback signal with the first signal to generate a second signal. The switch driver is configured to generate a first switching signal and a second switching signal in response to the second signal. The power switch is configured to transfer an input signal to a first output node in response to the first switching signal and the second switching signal, and generates a pulse width modulated signal whose pulse width and the frequency are changed, the pulse width modulated signal being applied to the first output node. The filter 2884073 is configured to generate an output DC voltage signal in response to the pulse width modulated signal, the output DC voltage signal being applied to a second output node. The negative feedback circuit is configured to generate the first feedback signal in response to the output DC voltage signal. The positive feedback circuit is configured to generate the second feedback signal which is caused to oscillate in response to the pulse width modulated signal.
Dans un exemple de forme de réalisation de l'invention, un convertisseur continu-continu comprend un amplificateur, un circuit antichevauchement, un élément d'attaque de commutateur, un commutateur de puissance, un filtre, un circuit de réaction négative et un circuit de réaction positive. L'amplificateur est configuré pour amplifier une différence entre un signal de référence et un premier signal de réaction pour générer un premier signal. Le comparateur est configuré pour comparer un second signal de réaction au premier signal afin de générer un second signal. Le circuit antichevauchement est configuré pour générer un premier signal impulsionnel et un second signal impulsionnel en réponse au second signal, le second signal impulsionnel ayant une seconde largeur d'impulsion plus grande qu'une première largeur d'impulsion du premier signal impulsionnel. In an exemplary embodiment of the invention, a DC-DC converter comprises an amplifier, an anti-ride circuit, a switch driver, a power switch, a filter, a negative feedback circuit, and a driver circuit. positive reaction. The amplifier is configured to amplify a difference between a reference signal and a first feedback signal to generate a first signal. The comparator is configured to compare a second feedback signal with the first signal to generate a second signal. The anti-ride circuit is configured to generate a first pulse signal and a second pulse signal in response to the second signal, the second pulse signal having a second pulse width larger than a first pulse width of the first pulse signal.
L'élément d'attaque du commutateur est configuré pour générer un premier signal de commutation et un second signal de commutation en réponse au premier signal impulsionnel et au second signal impulsionnel. Le commutateur de puissance est configuré pour transférer un signal d'entrée à un premier noeud de sortie en réponse au premier signal de commutation et au second signal de commutation et est configuré pour générer un signal modulé en largeur d'impulsion dont la largeur d'impulsion et la fréquence sont modifiées, le signal modulé en largeur d'impulsion étant appliqué au premier noeud de sortie. Le filtre est configuré pour générer un signal de tension continue de sortie en réponse au signal modulé 2884073 5 en largeur d'impulsion, le signal de tension continue de sortie étant appliqué à un second n ud de sortie. Le circuit de réaction négative est configuré pour générer le premier signal de réaction en réponse au signal de tension continue de sortie. Le circuit de réaction positive est configuré pour générer le second signal de réaction qui oscille en réponse au signal modulé en largeur d'impulsion. The switch driver is configured to generate a first switching signal and a second switching signal in response to the first pulse signal and the second pulse signal. The power switch is configured to transfer an input signal to a first output node in response to the first switching signal and the second switching signal and is configured to generate a pulse width modulated signal having a width of pulse and frequency are modified, the pulse width modulated signal being applied to the first output node. The filter is configured to generate an output DC voltage signal in response to the pulse width modulated signal, the DC output signal being applied to a second output node. The negative feedback circuit is configured to generate the first feedback signal in response to the output DC voltage signal. The positive feedback circuit is configured to generate the second feedback signal that oscillates in response to the pulse width modulated signal.
Dans un exemple de forme de réalisation de l'invention, un procédé de modulation d'une largeur d'impulsion comprend: le retour par réaction positive d'un signal modulé en largeur d'impulsion afin de générer un signal périodique; le retour par réaction négative d'un signal continu de sortie; l'amplification d'une différence entre le signal continu de sortie de réaction négative et un signal de référence pour délivrer en sortie un premier signal; la comparaison du premier signal au signal périodique pour générer un premier signal de commutation et un second signal de commutation; l'amplification d'une différence entre le signal continu de sortie de réaction négative et le signal de référence,, la comparaison du signal périodique au signal de référence et la génération du premier signal de commutation et du second signal de commutation, le signal continu de sortie suivant le signal de référence; le transfert d'un signal d'entrée à un premier noeud de sortie en réponse au premier signal de commutation et au second signal de commutation pour générer un signal modulé en largeur d'impulsion dont la largeur d'impulsion et la fréquence sont modifiées, au premier noeud de sortie; et la génération d'un signal de tension continue de sortie à un second noeud de sortie en réponse au signal modulé en largeur d'impulsion. In an exemplary embodiment of the invention, a method of modulating a pulse width comprises: feedback by positive feedback of a pulse width modulated signal to generate a periodic signal; feedback by negative feedback of a continuous output signal; amplifying a difference between the negative feedback output signal and a reference signal for outputting a first signal; comparing the first signal with the periodic signal to generate a first switching signal and a second switching signal; amplifying a difference between the negative feedback output signal and the reference signal, comparing the periodic signal to the reference signal and generating the first switching signal and the second switching signal, the continuous signal output according to the reference signal; transferring an input signal to a first output node in response to the first switching signal and the second switching signal to generate a pulse width modulated signal whose pulse width and frequency are varied, at the first output node; and generating an output DC voltage signal at a second output node in response to the pulse width modulated signal.
L'invention sera décrite plus en détail en regard des dessins annexés à titre d'exemples nullement limitatifs et sur lesquels: la figure 1 est un schéma de circuit illustrant un convertisseur continu-continu classique ayant deux boucles de réaction; la figure 2A est un schéma de circuit illustrant un 5 circuit de bascule de Schmitt; la figure 2B est un diagramme de formes d'ondes illustrant des formes d'ondes de signaux associés au circuit de bascule de Schmitt représenté sur la figure 2A; la figure 3 est un schéma de circuit détaillé 10 illustrant le circuit de bascule de Schmitt représenté sur la figure 2A; la figure 4A est un schéma de circuit illustrant un circuit de bascule de Schmitt modifié selon un exemple de forme de réalisation de l'invention; la figure 4B est un diagramme de formes d'ondes illustrant des Formes d'ondes de signaux associés au circuit de bascule de Schmitt modifié représenté sur la figure 4A; la figure 5 est un schéma de circuit illustrant un convertisseur continu-continu utilisant un circuit de bascule de Schmitt modifié selon un exemple de forme de réalisation de l'invention; la figure 6 est un schéma de circuit illustrant un convertisseur continu- continu utilisant un circuit de bascule de Schmitt modifié selon un autre exemple de forme de réalisation de l'invention; la figure 7 est un schéma de circuit illustrant un circuit antichevauchement inclus dans le convertisseur continu-continu représenté sur la figure 6 selon un exemple de forme de réalisation de l'invention; la figure 8 est un diagramme des temps illustrant des signaux associés au circuit antichevauchement représenté sur la figure 7; les figures 9A et 9B sont des diagrammes de formes 35 d'ondes illustrant des résultats de simulation du circuit antichevauchement représenté sur la figure 7; la figure 10 est un schéma de circuit illustrant un circuit antichevauchement inclus dans le convertisseur continu-continu représenté sur la figure 6 selon un autre exemple de forme de réalisation de l'invention; les figures 11A à 11C sont des diagrammes de formes d'ondes illustrant des résultats de simulation du convertisseur continu-continu représenté sur la figure 6 dans un cas où une tension de référence est égale à environ 1 volt; les figures 12A à 12C sont des diagrammes de formes d'ondes illustrant des résultats de simulation du convertisseur continu-continu représenté sur la figure 6 dans un cas où une tension de référence est égale à environ 2 volts; et la figure 13 est un schéma de circuit illustrant un système utilisant un convertisseur continu-continu selon un exemple de forme de réalisation de l'invention, qui génère une tension de sortie d'environ 0 volt à environ 3,6 volts. The invention will be described in more detail with reference to the accompanying drawings by way of non-limiting examples and in which: FIG. 1 is a circuit diagram illustrating a conventional DC-DC converter having two feedback loops; Fig. 2A is a circuit diagram illustrating a Schmitt flip-flop circuit; Fig. 2B is a waveform diagram illustrating signal waveforms associated with the Schmitt flip-flop circuit shown in Fig. 2A; Fig. 3 is a detailed circuit diagram illustrating the Schmitt flip-flop circuit shown in Fig. 2A; Fig. 4A is a circuit diagram illustrating a modified Schmitt flip-flop circuit according to an exemplary embodiment of the invention; Fig. 4B is a waveform diagram illustrating Signal Waveforms associated with the modified Schmitt flip-flop circuit shown in Fig. 4A; Fig. 5 is a circuit diagram illustrating a DC-DC converter using a modified Schmitt flip-flop circuit according to an exemplary embodiment of the invention; Fig. 6 is a circuit diagram illustrating a DC-DC converter using a modified Schmitt flip-flop circuit according to another exemplary embodiment of the invention; Fig. 7 is a circuit diagram illustrating an anti-ride circuit included in the DC-DC converter shown in Fig. 6 according to an exemplary embodiment of the invention; Fig. 8 is a timing chart illustrating signals associated with the anti-ride circuit shown in Fig. 7; Figures 9A and 9B are waveform diagrams illustrating simulation results of the anti-ride circuit shown in Figure 7; Fig. 10 is a circuit diagram illustrating an anti-ride circuit included in the DC-DC converter shown in Fig. 6 according to another exemplary embodiment of the invention; Figs. 11A-11C are waveform diagrams illustrating simulation results of the DC-DC converter shown in Fig. 6 in a case where a reference voltage is about 1 volt; Figs. 12A-12C are waveform diagrams illustrating simulation results of the DC-DC converter shown in Fig. 6 in a case where a reference voltage is about 2 volts; and Fig. 13 is a circuit diagram illustrating a system using a DC-DC converter according to an exemplary embodiment of the invention, which generates an output voltage of about 0 volts to about 3.6 volts.
Dans toute la description des figures qui suit, les mêmes références numériques font référence à des éléments similaires ou identiques. Throughout the description of the figures that follow, the same reference numerals refer to similar or identical elements.
On doit comprendre que, bien que les termes premier, second, etc. puissent être utilisés ici pour décrire divers éléments, composants, régions, couches et/ou sections, ceux-ci n'entendent pas être limités par de tels termes. Ces derniers sont utilisés pour distinguer un élément, un composant, une région, une couche ou une section d'un autre de ces éléments, composants, régions, couches ou sections. Par exemple, un premier élément pourrait être appelé second élément. Le terme "et/ou" lorsqu'il est utilisé ici inclut n'importe laquelle et la totalité des combinaisons d'une ou plusieurs des pièces énumérées associées. It must be understood that although the terms first, second, and so on. can be used here to describe various elements, components, regions, layers and / or sections, these do not intend to be limited by such terms. These are used to distinguish an element, component, region, layer, or section from another of these elements, components, regions, layers, or sections. For example, a first element could be called second element. The term "and / or" when used herein includes any and all combinations of one or more of the associated listed parts.
On doit comprendre aussi que lorsqu'un élément est décrit comme étant "connecté" ou "relié" à un autre élément, il peut être connecté ou relié directement à l'autre élément, ou bien des éléments intermédiaires peuvent être présents. It should also be understood that when an element is described as being "connected" or "connected" to another element, it may be connected or connected directly to the other element, or intermediate elements may be present.
D'autres mots utilisés pour décrire la relation entre des éléments sont à interpréter de la même manière (par exemple "entre" pour "directement entre", "adjacent" pour "directement adjacent"), etc.). Other words used to describe the relationship between elements are to be interpreted in the same way (eg "between" for "directly between", "adjacent" for "directly adjacent"), etc.).
La figure 2A est un schéma de circuit illustrant un circuit de bascule de Schmitt. La figure 2B est un diagramme de formes d'ondes illustrant des formes d'ondes de signaux associés au circuit de bascule de Schmitt représenté sur la figure 2A. En référence à la figure 2A, le circuit de bascule de Schmitt présente une caractéristique d'hystérésis et comprend un circuit de réaction RF et un condensateur CF. Fig. 2A is a circuit diagram illustrating a Schmitt flip-flop circuit. Fig. 2B is a waveform diagram illustrating signal waveforms associated with the Schmitt flip-flop circuit shown in Fig. 2A. Referring to Figure 2A, the Schmitt flip-flop circuit has a hysteresis characteristic and includes an RF feedback circuit and a CF capacitor.
Comme montré sur la figure 2B, un signal d'entrée VP du circuit de bascule de Schmitt présente une forme d'onde en dents de scie ou une forme d'onde triangulaire, et un signal de sortie VO présente une forme d'onde impulsionnelle. De plus, le circuit de bascule de Schmitt a une tension de seuil haute VTH et une tension de seuil basse VTL. La tension de seuil haute VTH peut être définie comme étant une limite supérieure que le signal d'entrée VP peut atteindre lorsque le signal de sortie VO passe d'un état logique "bas" à un état logique "haut". La tension de seuil basse VTL peut être définie comme étant une limite inférieure que le signal d'entrée VP peut atteindre lorsque le signal de sortie VO passe de l'état logique "haut" à l'état logique "bas". As shown in Fig. 2B, an input signal VP of the Schmitt flip-flop circuit has a sawtooth waveform or a triangular waveform, and an output signal VO has an impulse waveform . In addition, the Schmitt flip-flop circuit has a high threshold voltage VTH and a low threshold voltage VTL. The high threshold voltage VTH may be defined as an upper limit that the input signal VP can reach when the output signal VO changes from a logic "low" state to a logic "high" state. The low threshold voltage VTL may be defined as a lower limit that the input signal VP can reach when the output signal VO changes from the logic "high" state to the "low" logic state.
La figure 3 est un schéma de circuit détaillé illustrant le circuit de bascule de Schmitt représenté sur la figure 2A. En référence à la figure 3, le circuit de bascule de Schmitt comprend un comparateur 151, un inverseur 152, des résistances R1, R2 et R3, un circuit de réaction RF et un condensateur CF. Fig. 3 is a detailed circuit diagram illustrating the Schmitt flip-flop circuit shown in Fig. 2A. With reference to FIG. 3, the Schmitt flip-flop circuit comprises a comparator 151, an inverter 152, resistors R1, R2 and R3, an RF feedback circuit and a capacitor CF.
Une tension de seuil haute VTH et une tension de seuil 30 basse VTL peuvent être exprimées par les équations 1 et 2 suivantes. A high threshold voltage VTH and a low threshold voltage VTL may be expressed by the following equations 1 and 2.
[Equation 1] VTL = R2 x VDD (R1 IR3) + R2 où "R1IIR:3" désigne la somme des valeurs des résistances 35 R1 et R3 en parallèle. [Equation 1] VTL = R2 x VDD (R1 IR3) + R2 where "R1IIR: 3" denotes the sum of the values of the resistors R1 and R3 in parallel.
9 [Equation 2] (R211R3) VTH = xVDD R1 + (R2IR3) où "R21IR3" désigne la somme des valeurs des résistances R2 et R3 en parallèle. 9 [Equation 2] (R211R3) VTH = xVDD R1 + (R2IR3) where "R21IR3" denotes the sum of the values of the resistors R2 and R3 in parallel.
Une fréquence d'oscillation "fo" du circuit de bascule de Schmitt représenté sur la figure 3 peut être exprimée par l'équation 3 suivante. An oscillation frequency "fo" of the Schmitt flip-flop circuit shown in FIG. 3 can be expressed by the following equation 3.
[Equation 3] RF x CF x VTH x VDD - VTL VTL VDD - VTH) La figure 4A est un schéma de circuit illustrant un circuit de bascule de Schmitt modifié selon un exemple de forme de réalisation de l'invention. La figure 4B est un diagramme de formes d'ondes illustrant des formes d'ondes de signaux associés au circuit de bascule de Schmitt modifié représenté sur la figure 4A. [Equation 3] RF x CF x VTH x VDD - VTL VTL VDD - VTH) Figure 4A is a circuit diagram illustrating a modified Schmitt flip-flop circuit according to an exemplary embodiment of the invention. Fig. 4B is a waveform diagram illustrating signal waveforms associated with the modified Schmitt flip-flop circuit shown in Fig. 4A.
En référence à la figure 4A, le circuit de bascule de Schmitt modifié comprend un amplificateur opérationnel 210, un comparateur 220, un inverseur 230, un filtre 240, une résistance RF etun condensateur CF. L'amplificateur opérationnel 210 amplifie une différence de tension entre un signal de sortie VO du circuit de bascule de Schmitt modifié et un signal de référence VREF. Le comparateur 220 compare un signal de sortie VNF de l'amplificateur opérationnel 210 à un signal de réaction VPF pour générer un signal impulsionnel. L'inverseur 230 inverse un signal de sortie du comparateur 220 et améliore la capacité d'attaque de courant. Le filtre 240 redresse un signal de sortie VIO de l'inverseur 230, qui a une forme d'onde impulsionnelle, pour convertir le signal de sortie redressé en un signal de tension continue VO. Par exemple, le filtre 240 peut être réalisé en utilisant une inductance et un condensateur. fo= 1 With reference to FIG. 4A, the modified Schmitt trigger circuit comprises an operational amplifier 210, a comparator 220, an inverter 230, a filter 240, an RF resistor and a capacitor CF. The operational amplifier 210 amplifies a voltage difference between an output signal VO of the modified Schmitt latch circuit and a reference signal VREF. The comparator 220 compares a VNF output signal of the operational amplifier 210 to a VPF feedback signal to generate a pulse signal. The inverter 230 inverts an output signal of the comparator 220 and improves the current driving capability. The filter 240 rectifies an output signal VI0 of the inverter 230, which has a pulse waveform, to convert the rectified output signal to a DC voltage signal VO. For example, the filter 240 can be made using an inductor and a capacitor. fo = 1
En référence à la figure 4B, le signal de sortie VIO de l'inverseur 230 présente une forme d'onde impulsionnelle, et le signal de réaction VPF présente une forme d'onde en dents de scie. With reference to FIG. 4B, the output signal VI0 of the inverter 230 has a pulse waveform, and the VPF reaction signal has a sawtooth waveform.
En référence de nouveau à la figure 4A, lorsque le niveau de tension du signal de tension continue VO est supérieur à celui du signal de référence VREF, le signal de sortie VNF de l'amplificateur opérationnel 210 peut être égal à une tension de puissance basse fournie à l'amplificateur opérationnel 210; par exemple, le signal de sortie VNF peut être égal à environ 0 volt. Lorsque le niveau de tension du signa] de tension continue VO est inférieur à celui du signal de référence VREF, le signal de sortie VNF de l'amplificateur opérationnel 210 peut être égal à une tension de puissance haute VDD fournie à l'amplificateur opérationnel 210; par exemple, le signal de sortie VNF peut être égal à VDD. Referring back to FIG. 4A, when the voltage level of the DC voltage signal V0 is greater than that of the reference signal VREF, the output signal VNF of the operational amplifier 210 may be equal to a low power voltage supplied to the operational amplifier 210; for example, the output signal VNF may be about 0 volts. When the voltage level of the DC voltage signal is lower than that of the reference signal VREF, the output signal VNF of the operational amplifier 210 may be equal to a high power voltage VDD supplied to the operational amplifier 210. ; for example, the output signal VNF may be equal to VDD.
Comme décrit ci-dessus, le circuit de bascule de Schmitt modifié représenté sur la figure 4A redresse le signal de sortie VIO de l'inverseur 230 pour générer le signal de tension continue VO, et renvoie par réaction le signal de tension continue VO à une borne d'entrée à inversion de l'amplificateur opérationnel 210 afin de comparer le signal de tension continue de réaction VO au signal de référence VREF. Le signal de sortie VNF de l'amplificateur opérationnel 210 peut avoir un niveau "haut" ou un niveau "bas". As described above, the modified Schmitt latch circuit shown in Fig. 4A rectifies the output signal VIO of the inverter 230 to generate the DC voltage signal VO, and feedbacks the DC voltage signal VO to a inverting input terminal of the operational amplifier 210 for comparing the DC feedback voltage signal to the VREF reference signal. The VNF output signal of the operational amplifier 210 may have a "high" level or a "low" level.
Le circuit de bascule de Schmitt modifié représenté sur la figure 4A fonctionne comme un circuit de bascule de Schmitt utilisant deux tensions de seuil. La tension de seuil basse VTL et la tension de seuil haute VTH sont modifiées sur la base de l'amplitude du signal de référence VREF. Le signal de sortie VIO de l'inverseur 230 a un rapport cyclique (ou un facteur de forme) et une fréquence qui varient en réponse au signal de référence VREF. Le circuit de bascule de Schmitt modifié représenté sur la figure 4A fonctionne de manière qu'un niveau de tension du 2884073 11 signal de tension continue VO devienne égal à celui du signal de référence VREF. The modified Schmitt flip-flop circuit shown in Fig. 4A functions as a Schmitt flip-flop circuit using two threshold voltages. The low threshold voltage VTL and the high threshold voltage VTH are modified on the basis of the amplitude of the reference signal VREF. The output signal VIO of the inverter 230 has a duty cycle (or form factor) and a frequency that vary in response to the reference signal VREF. The modified Schmitt latch circuit shown in Fig. 4A operates such that a voltage level of the DC voltage signal V0 becomes equal to that of the VREF reference signal.
La figure 5 est un schéma de circuit illustrant un convertisseur continucontinu utilisant un circuit de bascule de Schmitt modifié selon un exemple de forme de réalisation de l'invention. En référence, à la figure 5, le convertisseur continu-continu comprend un amplificateur opérationnel 310, un comparateur 320, un élément d'attaque de commutateur 330, un commutateur de puissance 340, un filtre 350, un circuit de réaction négative ou contre-réaction 370 et un circuit de réaction positive 360. Fig. 5 is a circuit diagram illustrating a continuous DC converter using a modified Schmitt flip-flop circuit according to an exemplary embodiment of the invention. With reference to FIG. 5, the DC-DC converter comprises an operational amplifier 310, a comparator 320, a switch driver 330, a power switch 340, a filter 350, a negative feedback circuit, or a counterbalance circuit. reaction 370 and a positive feedback circuit 360.
L'amplificateur opérationnel 310 amplifie une différence de tension entre un signal de référence VREF et un premier signal de réaction SFEED pour générer un premier signal VNF. Le comparateur 320 compare un second signal de réaction VPF au premier signal VNF pour générer un second signal VCO. L'élément d'attaque 330 de commutateur génère un premier signal de commutation VP et un second signal de commutation VN en réponse au second signal VCO. Operational amplifier 310 amplifies a voltage difference between a reference signal VREF and a first SFEED feedback signal to generate a first VNF signal. The comparator 320 compares a second VPF reaction signal to the first VNF signal to generate a second VCO signal. The switch driver 330 generates a first switching signal VP and a second switching signal VN in response to the second signal VCO.
Le commutateur de puissance 340 transfère un signal d'entrée VI à un premier noeud de sortie NOl en réponse au premier signal de commutation VP et au second signal de commutation VN pour générer un signal VLX modulé en largeur d'impulsion dont la largeur d'impulsion et la fréquence varient, au premier noeud de sortie NOl. Le filtre 350 génère un signal de tension continue de sortie VO à un second noeud de sortie NO2 en réponse au signal VLX modulé en largeur d'impulsion. Le circuit de réaction négative 370 génère le premier signal de réaction SFEED en réponse au signal de tension continue de sortie VO. Le circuit de réaction positive 360 génère le second signal de réaction VPF qui est amené à osciller en réponse au signal VLX modulé en largeur d'impulsion. The power switch 340 transfers an input signal VI to a first output node NO1 in response to the first switching signal VP and the second switching signal VN to generate a pulse width modulated VLX signal having a width of Pulse and frequency vary, at the first output node NO1. The filter 350 generates a DC output voltage signal VO at a second output node NO2 in response to the pulse width modulated signal VLX. The negative feedback circuit 370 generates the first SFEED feedback signal in response to the output DC voltage signal VO. The positive feedback circuit 360 generates the second VPF reaction signal which is caused to oscillate in response to the pulse width modulated VLX signal.
Le circuit de réaction négative 370 peut comprendre une première résistance R12 et une seconde résistance R13. The negative feedback circuit 370 may comprise a first resistor R12 and a second resistor R13.
Une première:borne de la première résistance R12 est reliée au second noeud de sortie NO2, et une seconde borne de la première résistance R12 est reliée à une borne d'entrée à inversion de l'amplificateur opérationnel 310. A first: terminal of the first resistor R12 is connected to the second output node NO2, and a second terminal of the first resistor R12 is connected to an inverting input terminal of the operational amplifier 310.
Le circuit de réaction positive 360 peut comprendre une résistance R11 et un condensateur C12. Une première borne de la première résistance R11 est reliée au premier noeud de sortie N01, et une seconde borne de la première résistance R11 est reliée à une borne d'entrée sans inversion du comparateur 320. Le condensateur C12 est monté entre la seconde borne de la résistance R11 et la masse. The positive feedback circuit 360 may comprise a resistor R11 and a capacitor C12. A first terminal of the first resistor R11 is connected to the first output node N01, and a second terminal of the first resistor R11 is connected to an input terminal without inverting the comparator 320. The capacitor C12 is connected between the second terminal of the resistance R11 and the mass.
Le convertisseur continu-continu représenté sur la figure 5 renvoie par réaction positive le signal VLX modulé en largeur d'impulsion au circuit de réaction positive 360 pour générer le second signal de réaction VPF. De plus, le convertisseur continu-continu représenté sur la figure 5 renvoie par réaction négative le signal de tension continue de sortie VO au circuit de réaction négative 370 pour comparer le premier signal de réaction SFEED au signal de référence VREF, puis génère les signaux de commutation VP et VN afin que le signal de tension continue de sortie VO suive le signal de référence VREF. The DC-DC converter shown in Fig. 5 positively feedbacks the pulse width modulated VLX signal to the positive feedback circuit 360 to generate the second VPF reaction signal. In addition, the DC-DC converter shown in FIG. 5, by negative feedback, returns the output DC voltage signal VO to the negative feedback circuit 370 to compare the first SFEED feedback signal with the reference signal VREF, and then generates the output signals. switching VP and VN so that the output DC voltage signal VO follows the reference signal VREF.
La figure 6 est un schéma de circuit illustrant un convertisseur continucontinu utilisant un circuit de bascule de Schmitt modifié selon un autre exemple de forme de réalisation de l'invention. Le convertisseur continucontinu représenté sur la figure 6 comprend un circuit antichevauchement 390, qui n'est pas incorporé dans le convertisseur continu-continu représenté sur la figure 5. Fig. 6 is a circuit diagram illustrating a continuous DC converter using a modified Schmitt trigger circuit according to another exemplary embodiment of the invention. The DC continuous converter shown in FIG. 6 comprises an anti-climb circuit 390, which is not incorporated in the DC-DC converter shown in FIG.
En référence à la figure 6, le convertisseur continu- continu comprend un amplificateur opérationnel 310, un comparateur 320, le circuit antichevauchement 390, un élément d'attaque de commutateur 330, un commutateur de puissance 340, un filtre 350, un circuit de réaction négative 370 et un circuit de réaction positive 360. With reference to FIG. 6, the DC-DC converter comprises an operational amplifier 310, a comparator 320, the anti-climb circuit 390, a switch driver 330, a power switch 340, a filter 350, a feedback circuit negative 370 and a positive feedback circuit 360.
L'amplificateur opérationnel 310 amplifie une différence de tension entre un signal de référence VREF et un premier signal de réaction SFEED pour générer un premier signal VNF. Le comparateur 320 compare un second signal de réaction VPF au premier signal VNF pour générer un second signal VCO. Le circuit antichevauchement 390 génère un premier signal impulsionnel V1 en réponse au second signal VCO. De plus, le circuit antichevauchement 390 génère un second signal impulsionnel V2 ayant une largeur d'impulsion plus grande que celle du premier signal impulsionnel V1. Dans un exemple de forme de réalisation de l'invention, le second signal impulsionnel V2 a des niveaux hauts et des niveaux bas identiques à ceux du premier signal impulsionnel V1 sur les mêmes intervalles de temps. Operational amplifier 310 amplifies a voltage difference between a reference signal VREF and a first SFEED feedback signal to generate a first VNF signal. The comparator 320 compares a second VPF reaction signal to the first VNF signal to generate a second VCO signal. The anti-climb circuit 390 generates a first pulse signal V1 in response to the second VCO signal. In addition, the anti-climb circuit 390 generates a second pulse signal V2 having a larger pulse width than that of the first pulse signal V1. In an exemplary embodiment of the invention, the second pulse signal V2 has high levels and low levels identical to those of the first pulse signal V1 over the same time intervals.
L'élément d'attaque 330 de commutateur génère un premier signal de commutation VP et un second signal de commutation VN en réponse au premier signal impulsionnel V1 et au second signal impulsionnel V2. Le commutateur de puissance 340, qui transfère un signal d'entrée VI à un premier n ud de sortie NOl en réponse au premier signal de commutation VP et au second signal de commutation VN, génère un signal VLX modulé en largeur d'impulsion dont la largeur d'impulsion et la fréquence varient au premier noeud de sortie NOl. Le filtre 350 génère un signal de tension continue de sortie VO à un second n ud de sortie NO2 en réponse au signal VLX modulé en largeur d'impulsion. The switch driver 330 generates a first switching signal VP and a second switching signal VN in response to the first pulse signal V1 and the second pulse signal V2. The power switch 340, which transfers an input signal VI to a first output node NO1 in response to the first switching signal VP and the second switching signal VN, generates a pulse width modulated signal VLX whose pulse width and frequency vary at the first output node NO1. The filter 350 generates a DC output voltage signal VO at a second output node NO2 in response to the pulse width modulated signal VLX.
Le circuit 370 de réaction négative génère le premier signal de réaction SFEED en réponse au signal de tension continue de sortie VO. Le circuit de réaction positive 360 génère le second signal de réaction VPF qui est amené à osciller en réponse au signal VLX modulé en largeur d'impulsion. The negative feedback circuit 370 generates the first SFEED feedback signal in response to the output DC voltage signal VO. The positive feedback circuit 360 generates the second VPF reaction signal which is caused to oscillate in response to the pulse width modulated VLX signal.
La figure 7 est un schéma de circuit illustrant un circuit antichevauchement incorporé dans le convertisseur continu-continu représenté sur la figure 6 selon un exemple de forme de réalisation de l'invention. En référence à la figure 7, le circuit antichevauchement 390 comprend une première porte NON-OU 392 et une seconde porte NON-OU 393, des premier à septième inverseurs 391 à 399, et un premier condensateur C31 et un second condensateur C32. Fig. 7 is a circuit diagram illustrating an anti-overlap circuit incorporated in the DC-DC converter shown in Fig. 6 according to an exemplary embodiment of the invention. With reference to FIG. 7, the anti-climb circuit 390 comprises a first NOR gate 392 and a second NOR gate 393, first to seventh inverters 391 to 399, and a first capacitor C31 and a second capacitor C32.
Le premier inverseur 391 inverse un signal d'horloge CLK, tel que le second signal VCO de la figure 6. La première porte NON-OU 392 effectue une opération logique NON-OU sur le second signal VCO et un troisième signal CLKP. Le premier condensateur C31 est relié à une borne de sortie de la première porte NON-OU 392. Le deuxième inverseur 394 inverse un signal de sortie VA de la première porte NON-OU 392. Le troisième inverseur 395 inverse un signal de sortie du deuxième inverseur 394 pour générer un quatrième signal DCLKP. Le quatrième inverseur 398 inverse un signal de sortie du troisième inverseur 395 pour générer un second signal impulsionnel V2. La seconde porte NON-OU 393 effectue une opération logique NON-OU sur le signal de sortie DCLK du premier inverseur 391 et le quatrième signal DCLKP. Le second condensateur C32 est relié à une borne de sortie de la seconde porte NON-OU 393. Le cinquième inverseur 396 inverse un signal de sortie VB de la seconde porte NON-OU 393. Le sixième inverseur 397 inverse un signal de sortie du cinquième inverseur 396 pour générer le troisième signal CLKP. Le septième inverseur 399 inverse un signal de sortie du cinquième inverseur 396 pour générer un premier signal impulsionnel Vl. The first inverter 391 inverts a clock signal CLK, such as the second VCO signal of FIG. 6. The first NOR gate 392 performs a NOR logical operation on the second VCO signal and a third CLKP signal. The first capacitor C31 is connected to an output terminal of the first NOR gate 392. The second inverter 394 inverts an output signal VA of the first NOR gate 392. The third inverter 395 inverts an output signal of the second inverter 394 for generating a fourth DCLKP signal. The fourth inverter 398 inverts an output signal of the third inverter 395 to generate a second pulse signal V2. The second NOR gate 393 performs a NOR logical operation on the DCLK output signal of the first inverter 391 and the fourth DCLKP signal. The second capacitor C32 is connected to an output terminal of the second NOR gate 393. The fifth inverter 396 inverts an output signal VB of the second NOR gate 393. The sixth inverter 397 inverts an output signal of the fifth inverter 396 for generating the third CLKP signal. The seventh inverter 399 inverts an output signal of the fifth inverter 396 to generate a first pulse signal V1.
La figure 8 est un diagramme des temps illustrant des signaux associés au circuit antichevauchement représenté sur la figure 7. Dans le diagramme des temps représenté sur la figure 8, une période de temps retardée par les inverseurs et les portes NON-OU montrés sur la figure 7 est supposée être "d", et un temps de retard dû aux condensateurs C31 et C32 n'est pas pris en considération. FIG. 8 is a timing diagram illustrating signals associated with the anti-climb circuit shown in FIG. 7. In the timing diagram shown in FIG. 8, a time period delayed by the inverters and the NOR gates shown in FIG. 7 is assumed to be "d", and a delay time due to capacitors C31 and C32 is not considered.
En référence à la figure 8, le second signal impulsionnel V2 a une largeur d'impulsion supérieure à celle du premier signal impulsionnel Vl, et il existe pour chaque impulsion une région temporelle dans laquelle le second signal impulsionnel V2 est à un niveau logique "haut" et le premier signal impulsionnel Vi est à un niveau logique "bas". Pendant cette région temporelle, un commutateur de type P (non représenté) et un commutateur de type N (non représenté) constituant le commutateur de puissance 340 montré sur la figure 6 sont bloqués. With reference to FIG. 8, the second pulse signal V2 has a pulse width greater than that of the first pulse signal V1, and there exists for each pulse a time region in which the second pulse signal V2 is at a logic level "high. and the first pulse signal Vi is at a logic "low" level. During this time region, a P-type switch (not shown) and an N-type switch (not shown) constituting the power switch 340 shown in Fig. 6 are blocked.
Un tel temps mort dans une opération de commutation est nécessaire pour empêcher la circulation d'un courant intense dans le cas où le commutateur de type P (non représenté) et le commutateur de type N (non représenté),constituant le commutateur de puissance 340 représenté sur la figure 6, sont tous deux débloqués. Lorsque le temps de retard dû aux condensateurs C31 et C32 montrés sur la figure 7 est; pris en considération, une période de temps retardée entière est déterminé par les condensateurs C31 et C32 plutôt que par les inverseurs 391, 394 à 399 et par les portes 392 et 393. Such a dead time in a switching operation is necessary to prevent the flow of an intense current in the case where the P-type switch (not shown) and the N-type switch (not shown), constituting the power switch 340 shown in Figure 6, are both unlocked. When the delay time due to capacitors C31 and C32 shown in Fig. 7 is; In consideration, a whole delayed period of time is determined by capacitors C31 and C32 rather than inverters 391, 394 to 399 and gates 392 and 393.
Les figures 9A et 9B sont des diagrammes de formes d'ondes illustrant des résultats de simulation du circuit antichevauchement 390 représenté sur la figure 7. Pour la simulation, un condensateur ayant une capacité d'environ 0,1 pF est utilisé pour les condensateurs C31 et C32. La figure 9A est un diagramme de forme d'onde illustrant une forme d'onde du signal de sortie VCO du comparateur 320 représenté sur la figure 6, et la figure 9B est un diagramme de forme d'onde illustrant des formes d'ondes du premier signal impulsionnel V1 et du second signal impulsionnel V2 délivrés en sortie du circuit antichevauchement 390. Figs. 9A and 9B are waveform diagrams illustrating simulation results of the anti-climb circuit 390 shown in Fig. 7. For simulation, a capacitor having a capacitance of about 0.1 μF is used for capacitors C31 and C32. Fig. 9A is a waveform diagram illustrating a waveform of the VCO output signal of the comparator 320 shown in Fig. 6, and Fig. 9B is a waveform diagram illustrating waveforms of the first pulse signal V1 and the second pulse signal V2 outputted from the anti-climb circuit 390.
Comme montré sur la figure 9B, le second signal impulsionnel V2 renferme le premier signal impulsionnel Vl, et une région temporelle où le second signal impulsionnel V2 est au niveau logique "haut" et le premier signal impulsionnel V1 est au niveau logique "bas" existe à chaque impulsion. De plus, la largeur d'impulsion du second signal impulsionnel V2 est supérieure à celle du premier signal impulsionnel Vl d'une valeur pouvant atteindre AW1 vers la gauche, et elle est supérieure à celle du premier signal impulsionnel Vi d'une valeur pouvant atteindre AW2 vers la droite. As shown in FIG. 9B, the second pulse signal V2 encloses the first pulse signal Vl, and a time region where the second pulse signal V2 is at the logic level "high" and the first pulse signal V1 is at the logic level "low" exists at each pulse. In addition, the pulse width of the second pulse signal V2 is greater than that of the first pulse signal Vl by a value up to AW1 to the left, and it is greater than that of the first pulse signal Vi by a value that can reach AW2 to the right.
La figure 10 est un schéma de circuit illustrant un circuit antichevauchement 390 incorporé dans le convertisseur continu-continu représenté sur la figure 6 selon un autre exemple de forme de réalisation de l'invention. Le circuit antichevauchement 390 représenté sur la figure 10 comprend en outre une fonction d'abaissement de puissance ou de mise en veille comparé au circuit antichevauchement 390 représenté sur la figure 7. Fig. 10 is a circuit diagram illustrating an anti-climb circuit 390 incorporated in the DC-DC converter shown in Fig. 6 according to another exemplary embodiment of the invention. The anti-climb circuit 390 shown in Fig. 10 further comprises a power down or standby function compared to the anti-climb circuit 390 shown in Fig. 7.
En référence à la figure 10, le circuit antichevauchement 390 comporte une première porte NON-OU 392 et une seconde porte NON-OU 393, des premier à cinquième inverseurs 391 à 397, une première porte NON-ET 401, une seconde porte NON-ET 402, un premier condensateur C31 et un second condensateur C32. With reference to FIG. 10, the anti-climb circuit 390 has a first NOR gate 392 and a second NOR gate 393, first to fifth inverters 391 to 397, a first NAND gate 401, a second NAND gate 40, ET 402, a first capacitor C31 and a second capacitor C32.
Le premier inverseur 391 inverse un signal d'horloge CLK, c'est-à-dire le second signal VCO montré sur la figure 6. The first inverter 391 inverts a clock signal CLK, i.e. the second signal VCO shown in FIG. 6.
La première porte NON-OU effectue une opération logique NON-OU sur le deuxième signal VCO et un troisième signal CLKP. Le premier condensateur C31 est relié à une borne d'entrée de la première porte NON-OU 392. Le deuxième inverseur 394 inverse un signal de sortie VA de la première porte NON-OU 392. Le troisième inverseur 395 inverse le signal de sortie du deuxième inverseur 394 pour générer un quatrième signal DCLKP. La première porte NON-ET 401 effectue une opération logique NON-ET sur le signal de sortie DCLKP du troisième inverseur 395 et sur un signal d'abaissement de puissance PD pour générer un second signal impulsionnel V2. La seconde porte NON-OU 393 effectue une opération logique NON-OU sur le signal de sortie DCLK du premier inverseur 391, et sur le quatrième signal DCLKP. Le second condensateur C32 est relié à une borne de sortie de la seconde porte NON-OU 393. Le quatrième inverseur 396 inverse le signal de sortie VB de la seconde porte NON-OU 393. Le cinquième inverseur 397 inverse le signal de sortie du quatrième inverseur 396 pour générer un troisième signal CLKP. La seconde porte NON-ET 402 effectue une opération logique NON-ET sur un signal de sortie du quatrième inverseur 396 et sur le signal de mise en veille pour générer un premier signal impulsionnel V1. The first NOR gate performs a NOR logical operation on the second VCO signal and a third CLKP signal. The first capacitor C31 is connected to an input terminal of the first NOR gate 392. The second inverter 394 inverts an output signal VA of the first NOR gate 392. The third inverter 395 inverts the output signal of the second inverter 394 for generating a fourth DCLKP signal. The first NAND gate 401 performs a NAND logic operation on the DCLKP output signal of the third inverter 395 and on a power down signal PD to generate a second pulse signal V2. The second NOR gate 393 performs a NOR logical operation on the DCLK output signal of the first inverter 391, and on the fourth DCLKP signal. The second capacitor C32 is connected to an output terminal of the second NOR gate 393. The fourth inverter 396 inverts the output signal VB of the second NOR gate 393. The fifth inverter 397 inverts the output signal of the fourth inverter 396 for generating a third CLKP signal. The second NAND gate 402 performs a NAND logic operation on an output signal of the fourth inverter 396 and on the sleep signal to generate a first pulse signal V1.
Le circuit antichevauchement 390 représenté sur la figure 10 comprend deux portes NON-ET 401 et 402 au lieu des inverseurs 398 et 399 du circuit antichevauchement 390 représenté sur la figure 7, et le signal de mise en veille PD est appliqué à une borne d'entrée de chacune des portes NON-ET 401 et 402. On expliquera ensuite les opérations exécutées dans le circuit antichevauchement 390 représenté sur la figure 10. The anti-climb circuit 390 shown in FIG. 10 comprises two NAND gates 401 and 402 instead of the inverters 398 and 399 of the anti-climb circuit 390 shown in FIG. 7, and the standby signal PD is applied to a terminal of FIG. input of each of the NAND gates 401 and 402. The operations performed in the anti-climb circuit 390 shown in FIG. 10 will then be explained.
Lorsque le signal de mise en veille PD est à un niveau logique "bas", les signaux impulsionnels Vl et V2 délivrés en sortie des portes NON-ET 401 et 402 passent au niveau logique "haut". Il en résulte que les signaux de commutation VP et VN délivrés en sortie de l'élément 330 d'attaque de commutateur montré sur la figure 6 prennent le niveau logique "haut", et que le commutateur de type P constituant =Le commutateur de puissance 340 représenté sur la figure 6 est bloqué et que le commutateur de type N constituant le commutateur de puissance 340 représenté sur la figure 6 est débloqué ; ainsi, le premier noeud de sortie NO1 passe au niveau logique "bas". Le commutateur de puissance 340 selon un exemple de forme de réalisation de l'invention est illustré sur la figure 13. When the standby signal PD is at a "low" logic level, the pulse signals V1 and V2 delivered at the output of the NAND gates 401 and 402 go to the "high" logic level. As a result, the switching signals VP and VN outputted from the switch driver element 330 shown in Fig. 6 take the logic level "high", and the P-type switch constituent = the power switch 340 shown in Fig. 6 is turned off and the N-type switch constituting the power switch 340 shown in Fig. 6 is unlocked; thus, the first output node NO1 goes to the "low" logic level. The power switch 340 according to an exemplary embodiment of the invention is illustrated in FIG. 13.
Les figures 11A à 11C sont des diagrammes de formes d'ondes illustrant des résultats de simulation du convertisseur continu-continu représenté sur la figure 6 dans un cas où une tension de référence est égale à environ 1 volt. En référence à la figure 11A, un signal de tension continue de sortie VO délivré en sortie d'un convertisseur continu- continu suit un signal de référence VREF ayant une tension continue d'environ 1 volt. En référence aux figures 11B et 11C, le second signal de réaction VPF appliqué à la borne d'entrée sans inversion d'un comparateur 320 a une forme d'onde en dents de scie, et le signal VLX modulé en largeur d'impulsion délivré en sortie au premier noeud de sortie NO1 a une largeur d'impulsion et une fréquence variables. Figs. 11A to 11C are waveform diagrams illustrating simulation results of the DC-DC converter shown in Fig. 6 in a case where a reference voltage is about 1 volt. Referring to Fig. 11A, an output DC voltage signal outputted from a DC-DC converter follows a VREF reference signal having a DC voltage of about 1 volts. Referring to Figs. 11B and 11C, the second VPF feedback signal applied to the non-inverting input terminal of a comparator 320 has a sawtooth waveform, and the pulse width modulated VLX signal outputted at the output to the first output node NO1 has a variable pulse width and frequency.
Les figures 12A à 12C sont des diagrammes de formes d'ondes illustrant des résultats de simulation du convertisseur continu-continu représenté sur la figure 6 dans un cas où une tension de référence est égale à environ 2 volts. En référence à la figure 12A, un signal de tension continue de sortie VO délivré en sortie d'un convertisseur continu- continu suit un signal de référence VREF ayant une tension continue d'environ 2 volts. En référence aux figures 12B et 12C, le second signal de réaction VPF appliqué à une borne d'entrée sans inversion du comparateur 320 présente une forme d'onde en dents de scie, et le signal VLX modulé en largeur d'impulsion délivré en sortie au premier noeud de sortie NOl a une largeur d'impulsion et une fréquence variables. Le rapport cyclique (ou facteur de forme) du signal VLX modulé en largeur d'impulsion représenté sur la figure 12C est supérieur à celui du signal VLX modulé en largeur d'impulsion représenté sur la figure 11C, car la tension de référence VREF appliquée au convertisseur continu-continu représenté sur la figure 12C est supérieure à celle appliquée au convertisseur continu-continu représenté sur la figure 11C. Figs. 12A-12C are waveform diagrams illustrating simulation results of the DC-DC converter shown in Fig. 6 in a case where a reference voltage is about 2 volts. Referring to FIG. 12A, an output DC voltage signal outputted from a DC-DC converter follows a VREF reference signal having a DC voltage of about 2 volts. Referring to Figs. 12B and 12C, the second VPF reaction signal applied to a non-inverting input terminal of the comparator 320 has a sawtooth waveform, and the pulse width modulated VLX signal outputted at the first output node NO1 has a variable pulse width and frequency. The duty cycle (or aspect ratio) of the pulse width modulated VLX signal shown in Fig. 12C is greater than that of the pulse width modulated VLX signal shown in Fig. 11C, since the reference voltage VREF applied to the The DC-DC converter shown in Fig. 12C is larger than that applied to the DC-DC converter shown in Fig. 11C.
La figure 13 est un schéma de circuit illustrant un système utilisant un convertisseur continu-continu selon un exemple de forme de réalisation de l'invention, qui génère une tension de sortie d'environ 0 volt à environ 3,6 volts. Fig. 13 is a circuit diagram illustrating a system using a DC-DC converter according to an exemplary embodiment of the invention, which generates an output voltage of about 0 volts to about 3.6 volts.
Un modulateur 540 à modulation d'impulsions en largeur (MIL) comprend un amplificateur opérationnel 310, un comparateur 320, un circuit antichevauchement 390, un circuit de réaction négative 370 et un circuit de réaction positive 360 représentés sur la figure 6. Un commutateur 520 de type P et un commutateur 530 de type N correspondent à un commutateur de puissance 340 représenté sur la figure 6. Un filtre 550 correspond à un filtre 350 représenté sur la figure 6. Une source de tension VBAT correspond à un signal d'entrée VI montré sur la figure 6. A pulse width modulating modulator 540 (MIL) includes an operational amplifier 310, a comparator 320, an anti-surge circuit 390, a negative feedback circuit 370 and a positive feedback circuit 360 shown in FIG. P-type and N-type switch 530 correspond to a power switch 340 shown in FIG. 6. A filter 550 corresponds to a filter 350 shown in FIG. 6. A voltage source VBAT corresponds to an input signal VI shown in Figure 6.
En référence à la figure 13, le convertisseur continu- continu comprend une tension d'entrée VBAT, le commutateur 520 de type P, le commutateur 530 de type N, le modulateur MIL 540 et le filtre 550. Une résistance RL montrée sur la figure 13 représente une résistance de charge. With reference to FIG. 13, the DC-DC converter comprises an input voltage VBAT, the P-type switch 520, the N-type switch 530, the MIL modulator 540 and the filter 550. An RL resistor shown in FIG. 13 represents a load resistance.
Le modulateur MIL 540 renvoie par réaction positive un signal VLX modulé en largeur d'impulsion pour générer un signal périodique, et renvoie par réaction négative un signal de tension continue de sortie VO afin de comparer le signal de tension continue de sortie VO de réaction à un signal de référence VREF. Le modulateur MIL 540 génère des signaux de commutation VP et VN afin que le signal de tension continue de sortie VO suive le signal de référence VREF, effectuant la modulation de largeur d'impulsion (MIL). The MIL 540 modulator returns a pulse width modulated VLX signal by positive feedback to generate a periodic signal, and returns a DC output voltage output signal V0 by negative feedback to compare the feedback DC output voltage of the feedback signal. a reference signal VREF. The MIL modulator 540 generates switching signals VP and VN so that the output DC voltage signal VO follows the reference signal VREF, effecting the pulse width modulation (MIL).
Lorsque le signal de commutation VP est à un niveau logique "haut" et que le signal de commutation VN est à un niveau logique "bas", le commutateur 520 de type P et le commutateur 530 de type N sont tous deux bloqués. Lorsque les deux signaux de commutation VP et VN sont à l'état logique "bas", le commutateur 520 de type P est débloqué et le commutateur 530 de type N est bloqué, et la tension d'entrée VBAT est délivrée en sortie à travers le filtre 550. Lorsque les deux signaux de commutation VP et VN sont à l'état logique "haut", le commutateur 520 de type P est bloqué et le commutateur 530 de type N est débloqué. Par conséquent, la tension d'entrée VBAT n'est pas appliquée à un noeud de sortie, et un trajet de courant passant par une inductance L est formé par le commutateur 530 de type N. Le convertisseur continu-continu représenté sur la figue 13 délivre en sortie une tension continue stable d'environ 0 volt à environ 3,6 volts. When the switching signal VP is at a "high" logic level and the switching signal VN is at a "low" logic level, the P-type switch 520 and the N-type switch 530 are both blocked. When the two switching signals VP and VN are in the "low" logic state, the P-type switch 520 is released and the N-type switch 530 is off, and the VBAT input voltage is outputted through the filter 550. When both switching signals VP and VN are in the "high" logic state, the P-type switch 520 is off and the N-type switch 530 is enabled. Therefore, the input voltage VBAT is not applied to an output node, and a current path through an inductor L is formed by the N-type switch 530. The DC-DC converter shown in Fig. 13 outputting a steady DC voltage of about 0 volts to about 3.6 volts.
Conne décrit ci-dessus, le convertisseur continu-continu selon des exemples de formes de réalisation de l'invention est capable de régler une largeur d'impulsion et une fréquence d'impulsions en utilisant un circuit de bascule de Schmitt modifié et sans utiliser un comparateur à hystérésis. Le convertisseur continu-continu selon des exemples de formes de réalisation de l'invention peut délivrer en sortie une tension continue stable. As described above, the DC-DC converter according to exemplary embodiments of the invention is capable of setting a pulse width and a pulse frequency using a modified Schmitt latch circuit and without using a hysteresis comparator. The DC-DC converter according to exemplary embodiments of the invention can output a stable DC voltage.
De plus, le convertisseur continu-continu selon des exemples de formes de réalisation de l'invention permet de réduire les dimensions d'une puce à circuits intégrés (CI) par exemple, car un oscillateur n'est pas nécessaire. In addition, the DC-DC converter according to exemplary embodiments of the invention makes it possible to reduce the dimensions of an integrated-circuit (IC) chip for example, since an oscillator is not necessary.
Le convertisseur continu-continu selon des exemples de formes de réalisation de l'invention permet d'obtenir rapidement une basse tension de sortie en abaissant la fréquence d'un signal modulé en largeur d'impulsion. The DC-DC converter according to exemplary embodiments of the invention provides a fast low output voltage by lowering the frequency of a pulse width modulated signal.
Bien que les exemples de formes de réalisation de l'invention aient.. été décrits en référence aux dessins annexés à titre iLlustratif, il va de soi que de nombreuses modifications peuvent être apportées au convertisseur et au procédé décrits et représentés sans sortir du cadre de l'invention. Although the exemplary embodiments of the invention have been described with reference to the accompanying drawings for illustrative purposes, it is understood that many modifications can be made to the converter and method described and shown without departing from the scope of the present invention. the invention.
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0602523AFR2884073A1 (en) | 2006-03-23 | 2006-03-23 | CONTINUOUS-CONTINUOUS CONVERTER AND METHOD OF MODULATING A PULSE WIDTH |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0602523AFR2884073A1 (en) | 2006-03-23 | 2006-03-23 | CONTINUOUS-CONTINUOUS CONVERTER AND METHOD OF MODULATING A PULSE WIDTH |
| Publication Number | Publication Date |
|---|---|
| FR2884073A1true FR2884073A1 (en) | 2006-10-06 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0602523AWithdrawnFR2884073A1 (en) | 2006-03-23 | 2006-03-23 | CONTINUOUS-CONTINUOUS CONVERTER AND METHOD OF MODULATING A PULSE WIDTH |
| Country | Link |
|---|---|
| FR (1) | FR2884073A1 (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0196680A2 (en)* | 1982-05-26 | 1986-10-08 | Nippon Chemi-Con Corporation | Switching regulator |
| DE3610035A1 (en)* | 1986-03-21 | 1987-09-24 | Knick Elekt Messgeraete Gmbh | Low-loss switched-mode regulator which is supplied with a variable current |
| US5010291A (en)* | 1990-05-29 | 1991-04-23 | Westinghouse Electric Corp. | Single quadrant chopper timing control circuit for discontinuous current |
| US5770940A (en)* | 1995-08-09 | 1998-06-23 | Switch Power, Inc. | Switching regulator |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0196680A2 (en)* | 1982-05-26 | 1986-10-08 | Nippon Chemi-Con Corporation | Switching regulator |
| DE3610035A1 (en)* | 1986-03-21 | 1987-09-24 | Knick Elekt Messgeraete Gmbh | Low-loss switched-mode regulator which is supplied with a variable current |
| US5010291A (en)* | 1990-05-29 | 1991-04-23 | Westinghouse Electric Corp. | Single quadrant chopper timing control circuit for discontinuous current |
| US5770940A (en)* | 1995-08-09 | 1998-06-23 | Switch Power, Inc. | Switching regulator |
| Publication | Publication Date | Title |
|---|---|---|
| EP2161837B1 (en) | Low-power relaxation oscillator | |
| NL1031388C2 (en) | DC-DC converter, which uses a modified Schmitt trigger circuit, and a method of modulating a pulse width. | |
| JP5390894B2 (en) | Method for controlling a DC-DC converter in discontinuous mode | |
| JP5280449B2 (en) | Reference frequency generation circuit, semiconductor integrated circuit, electronic equipment | |
| US7378825B2 (en) | DC/DC converter | |
| US7432752B1 (en) | Duty cycle stabilizer | |
| US20050007802A1 (en) | Zero drift analog memory cell, array and method of operation | |
| FR2928506A1 (en) | DELTA-SIGMA ELECTRONIC CIRCUIT AND MODULATOR IN CONTINUOUS TIME | |
| JP5009919B2 (en) | A / D converter | |
| KR20020059345A (en) | Break-before-make distortion compensation for a digital amplifier | |
| US7932709B1 (en) | Stable high efficiency step-up voltage regulator with fast transient response and ultra low output voltage ripple | |
| US7809056B2 (en) | Spread spectrum device and related random clock generator for a switching amplifier | |
| FR2840470A1 (en) | SUSPENDED PHASE LOOP CIRCUIT AND INTEGRATED CIRCUIT SEMICONDUCTOR DEVICE | |
| FR2724272A1 (en) | CHOPPER-TYPE COMPARATOR FOR AN ANALOG-TO-DIGITAL CONVERTER | |
| EP1916762A1 (en) | Quartz oscillator with amplitude control and an extended temperature range. | |
| US20070176581A1 (en) | Control circuit and method for a DC-to-DC converter to improve transient response thereof | |
| FR2851700A1 (en) | CIRCUIT FOR MODULATING PULSE WIDTH CURRENTLY CONTROLLED AND CLASS D AMPLIFIER INCLUDING THIS CIRCUIT | |
| FR3035281A1 (en) | ||
| EP3902129B1 (en) | Circuit and method to compensate for equivalent series inductance (esl) effects in a buck regulator | |
| US20200119643A1 (en) | Converter circuit, corresponding electronic component, device and method | |
| US12362665B2 (en) | Power converter for reducing switching loss and enhancing system efficiency and control method thereof | |
| JP2004282714A (en) | Pulse width modulation amplifier | |
| EP0977346A1 (en) | DC/DC converter circuit | |
| FR2884073A1 (en) | CONTINUOUS-CONTINUOUS CONVERTER AND METHOD OF MODULATING A PULSE WIDTH | |
| US20110270427A1 (en) | Digital/analog convertor and digital audio processing circuit adopting the same |
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment | Year of fee payment:11 | |
| ST | Notification of lapse | Effective date:20171130 |