Titel : Über DatenverarbeitungTitle: About data processing
Beschreibungdescription
Die vorliegende Erfindung betrifft das Oberbegrifflieh Beanspruchte. Sie bezieht sich somit u. a. darauf, wie zu einem gegebenen Hochsprachen- Programm ein ausführbarer Maschinencode erzeugt werden kann, wenn berücksichtigt werden muss, dass möglicherweise durch Prozessorwechsel, etwa die Verwendung neuerer Prozessorgenerationen, eine Änderung der Maschinencodes erforderlich wird.The present invention relates to the preamble claimed. It thus relates u. a. on how an executable machine code can be generated for a given high-level language program, taking into account that a change in machine code may be required by processor changes, such as the use of new generations of processors.
Bei der Ausführung von Programmen auf Datenverarbeitungsanlagen wie Laptops, Servern und dergleichen wird typisch beim System, das heißt beispielsweise auf der Festplatte eines Laptops oder im Festplattenarray eines Servers, eine Vielzahl von Dateien vorrätig gehalten, die ausführbar sind. Damit ein Benutzer ein einzelnes Programm starten kann, sind typisch eine Vielzahl von modulartig miteinander zusammenwirkenden, ausführbaren Teilen erforderlich. In herkömmlichen Betriebssystemen wie MICROSOFT WINDOWS werden diese Programmteile Endungen wie „.exe" und ,,.dllλλ aufweisen.In the execution of programs on data processing systems such as laptops, servers and the like, a large number of files which are executable are typically kept in stock in the system, that is for example on the hard disk of a laptop or in the hard disk array of a server. For a user to start a single program, a variety of modularly co-operating, executable parts are typically required. In conventional operating systems such as MICROSOFT WINDOWS, these program partswill have endings such as ".exe" and ".dllλλ" .
Bei der Abarbeitung eines Programms werden häufig eine Vielzahl unterschiedlicher Module, die ausführbar sind, aufgerufen. Diese ausführbaren Module bilden gemeinsam eine Bibliothek (library) .When executing a program, a large number of different modules that are executable are often called. These executable modules together form a library.
Die einzelnen Elemente einer Library sind dabei für die Ausführung an die jeweilige Datenverarbeitungsarchitektur ange- passt. Diese Anpassung erfolgt typisch durch Compilierung ei- nes in einer Programmier-Hochsprache geschriebenen Programmteiles beziehungsweise Programms. Bei der Compilierung werden eine Vielzahl von Umformungen des Hochsprache-Programms oder -Programmteils vorgenommen, um zu einem auf der Zielarchitektur ausführbaren Codeteil zu gelangen. Die Compilierung ist ein in der Technik bestens bekanntes Verfahren. Verwiesen sei insbesondere auf Standardlehrbücher wie WIRTH, Compilerbau, AHO, SETHI und ULLMAMN „Red Dragon" .The individual elements of a library are adapted for execution to the respective data processing architecture. This adaptation is typically done by compiling a nes in a programming language written program part or program. During compilation, a plurality of conversions of the high-level language program or program part are made to arrive at a code portion executable on the target architecture. Compilation is a technique well known in the art. Reference is made in particular to standard textbooks such as WIRTH, Compiler Construction, AHO, SETHI and ULLMAMN "Red Dragon".
Bei herkömmlichen Compilern wird zunächst der Hochsprachen- quelltext in für die Compilierung geeignete Teilstücke, sogenannte „Symbole" oder Anweisungen zerlegt (geparst) , auf Syntaxfehler untersucht usw. Dies geschieht im sogenannten Frontend des Compilers. Der vom Frontend erhaltene, aufbereitete Code wird dann abstrahiert, um einen sogenannten RTL- Code (Register Transfer Level -Code) zu erhalten. In dieser Stufe liegen typisch bereits die Datenfluss- und Kontroll- flussgraphen vor, die beispielsweise auch Erwähnung finden in den Veröffentlichungen des Anmelders (PCT/DE 02/03278, PCT/EP 02/10065, PCT/EP 2004/009640, PCT/EP 03/00624) einschließlich aller Familienmitglieder. Die genannten Schriften sind zu Offenbarungszwecken vollumfänglich eingegliedert.In conventional compilers, the high-level source text is first decomposed (parsed) into sections suitable for compilation, parsed for syntax errors, etc. This is done in the so-called front end of the compiler, and the edited code obtained from the frontend is then abstracted In order to obtain a so-called RTL code (Register Transfer Level Code), the data flow and control flow graphs are typically already present in this stage, which are also mentioned, for example, in the publications of the applicant (PCT / DE 02/03278, PCT / EP 02/10065, PCT / EP 2004/009640, PCT / EP 03/00624), including all members of the family, all of which are incorporated by reference for purposes of disclosure.
Zielarchitekturen des Compilers sind insbesondere rekonfigu- rierbare Architekturen.The target architectures of the compiler are in particular reconfigurable architectures.
Unter einer rekonfigurierbaren Architektur werden u. a. Bausteine (VPU) verstanden, die eine Vielzahl in Funktion und/oder Vernetzung im Betrieb veränderliche Elemente (PAE) aufweisen, die vorzugsweise in einer zwei- oder noch höher dimensionalen Matrix angeordnet sind. Zu den Elementen können arithmetische Logikeinheiten, FPGA-Bereiche, Ein-Ausgabe- zellen, Speicherzellen, analoge Baugruppen usw. gehören. Diese sind in der Regel grobgranular, also z. B. wenigstens 4, bevorzugt 8 Bit breit und in ihrer Funktion und Vernetzung konfigurierbar. Dazwischen können aber zum Teil auch feingra- nulare Bereiche angeordnet sein. Bausteine dieser Art sind beispielsweise unter der Bezeichnung VPU bekannt . Diese um- fasst typisch als PAEs bezeichnete ein- oder mehrdimensional angeordnete arithmetische und/oder logische und/oder analoge und/oder speichernde und/oder vernetzende Baugruppen und/oder kommunikative periphere Baugruppen (10) , die direkt oder durch einen oder mehrere Bussysteme miteinander verbunden sind. Die PAEs sind in beliebiger Ausgestaltung, Mischung und Hierarchie angeordnet, wobei die Anordnung als PAE-Array oder kurz PA bezeichnet wird. Es kann dem PAE-Array eine konfigurierende Einheit zugeordnet sein. Prinzipiell sind neben VPU-Baustei- nen auch systolische Arrays, neuronale Netze, Mehrprozessor- systeme, Prozessoren mit mehreren Rechenwerken und/oder logischen Zellen, Vernetzungs- und Netzwerkbausteine wie Cross- bar-Schaltung usw. bekannt, genauso wie FPGAs, DPGAs, Trans- puter usw.A reconfigurable architecture is understood, inter alia, to include building blocks (VPU) which have a plurality of operationally variable elements (PAEs) in operation and / or networking, which are preferably arranged in a two-dimensional or even higher-dimensional matrix. The elements may include arithmetic logic units, FPGA areas, input / output cells, memory cells, analog modules, etc. These are usually coarsely granular, ie z. B. at least 4, preferably 8 bits wide and configurable in their function and networking. In between, however, fine-grained areas can also be arranged in part. Building blocks of this type are known, for example, under the name VPU. This typically includes arithmetic and / or logical and / or analog and / or storage and / or networking assemblies referred to as PAEs and / or communicative peripheral assemblies (10) directly or through one or more bus systems are connected. The PAEs are arranged in any desired configuration, mixture and hierarchy, the arrangement being referred to as a PAE array or PA for short. It can be assigned to the PAE array a configuring unit. In principle, in addition to VPU components, systolic arrays, neural networks, multiprocessor systems, processors with multiple arithmetic units and / or logic cells, networking and network components such as crossbar circuitry, etc., are known, as well as FPGAs, DPGAs, Trans - computer etc.
Insbesondere gehören FPGAs zu den Zielarchitekturen, wobei die FPGAs bevorzugt zumindest einige der vorstehend aufgeführten (in der Regel grobgranularen, konfigurierbaren) Elemente (PAEs) aufweisen. Besonders bevorzugt ist zumindest eine Reihe oder Spalte innerhalb der FPGA Architektur, die Elemente aufweist mit zumindest einem Addierer und einem Multiplizierer, oder eine Arithmetisch-Logische-Einheit (ALU) . Im übrigen sei bezüglich der Zielarchitekturen, und vorteilhafter Datenverarbeitungsverfahren auf diesen Zielarchitekturen hingewiesen auf die folgenden Dokumente der Anmelderin: P 44 16 881.0-53, DE 197 81 412.3, DE 197 81 483.2, DE 196 54 846.2-53, DE 196 54 593.5-53, DE 197 04 044.6-53, DE 198 80 129.7, DE 198 61 088.2-53, DE 199 80 312.9, PCT/DΞ 00/01869, DE 100 36 627.9-33, DE 100 28 397.7, DE 101 10 530.4, DE 101 11 014.6, PCT/EP 00/10516, EP 01 102 674.7, PCT/DE 97/02949, PCT/DE 97/02998, PCT/DE 97/02999, PCT/DE 98/00334, PCT/DE 99/00504, PCT/DE 99/00505, DE 101 39 170.6, DE 101 42 903.7, DE 101 44 732.9, DE 101 45 792.8, DE 101 54 260.7, DE 102 07 225.6, PCT/DE 00/01869, DE 101 42 904.5, DE 101 44 733.7, DE 101 54 259.3, DE 102 07 226.4, DE 101 10 530.4, DE 101 11 014.6, DE 101 46 132.1, DE 102 02 044.2, DE 102 02 175.9, DE 101 35 210.7, PCT/EP 02/02402, EP 01 129 923.7, PCT/EP 03/00624, PCT/EP 02/10084, PCT/DE 03/00942, PCT/EP 03/08080, PCT/EP 02/10464, PCT/EP 02/10536, PCT/EP 02/10572, PCT/EP 02/10479, PCT/EP 03/08081, PCT/EP 03/09956, PCT/EP 03/09957, DE 102 36 269.6, DE 102 43 322, EP 02 022 692.4, DE 103 00 380.0-53, DE 103 10 195.0-53, EP 03 009 906.3, PCT/EP 2004/006547, EP 03 015 015.5, PCT/EP 2004/009640, DE 103 41 051.1, PCT/EP 2004/003603, EP 03 025 911.3, DE 103 57 284.8-55, PCT/EP 2005/001211, DE 10 2004 004 955.6, DE 04 002 719.5, DE 04 075 382.4, EP 04 003 258.3, EP 04 004 885.2, EP 04 075 654.6, EP 04 005 403.3, EP 04 075 707.2, EP 04 013 557.6, EP 04 018 267.7, EP 04 077 206.3, PCT/EP 2006/001014, EP 05 003 174.9, EP 05 017 798.9, EP 05 017 844.1, EP 05 027 332.5, EP 05 027 333.3, PCT/EP 2007/000380, DE 10 2007 054 903.4, DE 10 2007 055 131.4, jeweils inklusive aller Familienmitglieder.In particular, FPGAs are among the target architectures, with the FPGAs preferably having at least some of the above-listed (typically coarse-grained, configurable) elements (PAEs). Particularly preferred is at least one row or column within the FPGA architecture having elements with at least one adder and a multiplier, or an arithmetic logic unit (ALU). Furthermore, with regard to the target architectures and advantageous data processing methods on these target architectures, reference should be made to the following documents of the Applicant: P 44 16 881.0-53, DE 197 81 412.3, DE 197 81 483.2, DE 196 54 846.2-53, DE 196 54 593.5- 53, DE 197 04 044.6-53, DE 198 80 129.7, DE 198 61 088.2-53, DE 199 80 312.9, PCT / DE 00/01869, DE 100 36 627.9-33, DE 100 28 397.7, DE 101 10 530.4, DE 101 11 014.6, PCT / EP 00/10516, EP 01 102 674.7, PCT / DE 97/02949, PCT / DE 97/02998, PCT / DE 97/02999, PCT / DE 98/00334, PCT / DE 99 / 00504, PCT / DE 99/00505, DE 101 39 170.6, DE 101 42 903.7, DE 101 44 732.9, DE 101 45 792.8, DE 101 54 260.7, DE 102 07 225.6, PCT / DE 00/01869, DE 101 42 904.5 DE 101 44 733.7, DE 101 54 259.3, DE 102 07 226.4, DE 101 10 530.4, DE 101 11 014.6, DE 101 46 132.1, DE 102 02 044.2, DE 102 02 175.9, DE 101 35 210.7, PCT / EP 02 / 02402, EP 01 129 923.7, PCT / EP 03/00624, PCT / EP 02/10084, PCT / DE 03/00942, PCT / EP 03/08080, PCT / EP 02/10464, PCT / EP 02/10536, PCT EP 02/10572, PCT / EP 02/10479, PCT / EP 03/08081, PCT / EP 03/09956, PCT / EP 03/09957, DE 102 36 269.6, DE 102 43 322, EP 02 022 692.4, DE 103 00 380.0-53, DE 103 10 195.0-53, EP 03 009 906.3, PCT / EP 2004/006547, EP 03 015 015.5, PCT / EP 2004/009640, DE 103 41 051.1, PCT / EP 2004/003603, EP DE 03/025911.3, DE 103 57 284.8-55, PCT / EP 2005/001211, DE 10 2004 004 955.6, DE 04 002 719.5, DE 04 075 382.4, EP 04 003 258.3, EP 04 004 885.2, EP 04 075 654.6, EP 04 005 403.3, EP 04 075 707.2, EP 04 013 557.6, EP 04 018 267.7, EP 04 077 206.3, PCT / EP 2006/001014, EP 05 003 174.9, EP 05 017 798.9, EP 05 017 844.1, EP 05 027 332.5 , EP 05 027 333.3, PCT / EP 2007/000380, DE 10 2007 054 903.4, DE 10 2007 055 131.4, in each case including all family members.
Auch diese sind zu Offenbarungszwecken, ohne sich hier auf in den Schriften gezeigte oder erwähnte Sonderfälle zu beschränken, vollumfänglich eingegliedert.These too are for the purpose of disclosure without being limited to special cases shown or mentioned in the documents, incorporated in their entirety.
Es sei darauf hingewiesen, dass als Zielarchitekturen der vorliegenden Erfindung neben den bekannten XPP-Bausteinen des Anmelders auch andere, parallel datenverarbeitende Architekturen in Frage kommen, wie die bereits genannten FPGAs. Nur beispielsweise seien etwa VIRTEX-Bausteine der Firma XILINX (SPARTAN, VIRTEX-2, VIRTEX-II Pro, VIRTEX-4, VIRTEX-5) etc. oder Bausteine von Altera insbesondere STRATIX usw. erwähnt. Die Bausteine weisen PAE Elemente in Form von DSP Zellen auf. Zum besseren Verständnis sei auf die Datenblätter der jeweiligen Bausteine verwiesen, die öffentlich zugänglich beispielsweise über die Internet Seiten der Hersteller XILINX und ALTERA zu erhalten sind und zu Offenbarungszwecken vollumfänglich eingegliedert sind.It should be pointed out that as target architectures of the present invention, besides the known XPP building blocks of the applicant, other parallel data processing architectures are also possible, such as the already mentioned FPGAs. For example only VIRTEX building blocks from XILINX (SPARTAN, VIRTEX-2, VIRTEX-II Pro, VIRTEX-4, VIRTEX-5) etc. or building blocks from Altera, in particular STRATIX, etc., may be mentioned. The blocks have PAE elements in the form of DSP cells. For a better understanding, reference is made to the data sheets of the respective building blocks, which can be obtained in public, for example, via the Internet pages of the manufacturers XILINX and ALTERA, and are incorporated in their entirety for disclosure purposes.
Ebenfalls gehören Multithread Systeme und Prozessoren, wie z. B. INTEL Pentium und XEON oder AMD Athlon, zu den Zielarchitekturen.Also include multithreaded systems and processors, such. INTEL Pentium and XEON or AMD Athlon, to the target architectures.
Zum besseren Verständnis sei auch hier auf die Datenblätter der jeweiligen Bausteine verwiesen, die öffentlich zugänglich beispielsweise über die Internetseiten der Hersteller INTEL und AMD zu erhalten sind und zu Offenbarungszwecken vollumfänglich eingegliedert sind. Im herkömmlichen Compilerbau wird der RTL-Code, der bereits optimiert ist, dann in einem sogenannten Backend weiterübersetzt auf den von der jeweiligen „Maschine", das heißt der tatsächlichen Zielstruktur, zu verstehenden Code. Bei rekon- figurierbaren Architekturen umfasst die Funktion des Backende typisch die Erzeugung tatsächlich ausführbarer Konfigurationen aus den hierfür vorhergehend optimierten Datenfluss- und Kontrollflussgraphen, was beispielsweise ein Plazieren und Routen erfordert . Auf den hier einschlägigen Stand der Technik, z. B. die von der Anmelderin stammende PCT/DE 02/03278, wurde bereits verwiesen. Andere Verfahren sind gleichfalls mit der Erfindung anwendbar.For a better understanding, reference is also made here to the data sheets of the respective building blocks, which can be obtained in public, for example, via the Internet pages of the manufacturers INTEL and AMD, and which are incorporated in their entirety for disclosure purposes. In conventional compiler construction, the RTL code, which has already been optimized, is then further translated in a so-called backend to the code to be understood by the respective "machine", ie the actual target structure.For reconfigurable architectures, the function of the backend is typical the generation of actually executable configurations from the previously optimized data flow and control flow graphs, which requires, for example, placement and routing, as has already been referred to the relevant prior art, eg, the applicant's PCT / DE 02/03278 Other methods are also applicable to the invention.
Problematisch ist nun, dass das Backend, welches die maschi- nenangepassten Programm- beziehungsweise Bibliotheksteile ausgibt, typisch sehr eng an die jeweilige Rechnerarchitektur bzw. Maschine angepasst sein muss. Dies verhindert typisch, dass die Bibliotheksteile, die für eine bestimmte Zielarchitektur erstellt wurden, auf einer anderen Zielarchitektur ausgeführt werden können, beziehungsweise, sofern dies überhaupt der Fall sein könnte, performant ausgeführt werden können.The problem now is that the backend, which outputs the machine-adapted program or library parts, must typically be very closely adapted to the respective computer architecture or machine. This typically prevents the library parts created for a particular target architecture from executing on a different target architecture, or, if so, from performing at a high performance level.
Es ist im Hinblick auf die sich regelmäßig ergebenden großen Fortschritte im Hardwarebereich jedoch erforderlich, dem Endbenutzer die Möglichkeit zu eröffnen, seine zuvor lauffähigen Programme auch auf einer verbesserten Hardware ausführen zu können. Dies soll mit möglichst geringem Aufwand geschehen, was typisch bedeutet, dass eine Kompilierung eines Hochspra- chenguellcodes nicht durchgeführt werden kann, weil eine solche Kompilierung für Durchschnitts- oder DAU-Benutzer allen- falls unter größten Schwierigkeiten, wenn überhaupt, zu bewältigen ist.However, in view of the frequently occurring major advances in hardware, it is necessary to give the end user the ability to run their previously executable programs on improved hardware as well. This should be done with as little effort as possible, which typically means that a compilation of a high-level language code can not be performed because such a compilation for average or DAU users if it is difficult, if not impossible.
Es ist wünschenswert, auf einfache Weise maschinenangepasste Bibliotheken bereitstellen zu können.It is desirable to be able to easily provide machine-adapted libraries.
Die Aufgabe der vorliegenden Erfindung besteht darin, Neues für die gewerbliche Anwendung bereitzustellen.The object of the present invention is to provide new products for commercial use.
Die Lösung dieser Aufgabe wird in unabhängiger Form beansprucht .The solution to this problem is claimed in an independent form.
Mach einem ersten unabhängigen Gedanken der vorliegenden Erfindung wird somit vorgeschlagen, dem Benutzer ein Präcompi- lat zur Verfügung zu stellen, in welchem bereits bestimmte Optimierungen vorgenommen worden sind, um als solches Präcom- pilat ein intermediäres Format zu erzeugen, das vor (erstmaliger) Ausführung problemfrei fertig kompilierbar ist.According to a first independent idea of the present invention, it is thus proposed to provide the user with a precompatible in which certain optimizations have already been made in order to produce, as such a precompilate, an intermediate format that precedes (first) execution Completely ready to compile.
Die Kompilierung kann bestimmte architektur- aber nicht bausteinspezifische Optimierungen eines Hochsprachencodes umfassen, beispielsweise für die Präcompilaterzeugung jene Optimierungen, die erwähnt sind in PCT/EP 02/10065, PCT/EP 2004/003603, PCT/EP 2004/009640, PCT/EP 02/06865. Es werden also beispielsweise Optimierungen vorgenommen, die eine Aufteilung in parallele und vektorielle/sequentielle Programmanteile oder Flussanteile betreffen, ein (Hyper-) Threading betreffen usw. Diese Optimierungen können gegebenenfalls von einem Programmierer manuell unterstützt werden; dies ist allerdings nicht zwingend erforderlich. Es sei erwähnt, dass gegebenenfalls, wenn auch nicht im Optimalfall, als Ausgangscode für ein Präcompilat auch auf sequentiellen bekannten Prozessoren ausführbare Programme, Programmteile und Module, das heißt existierende Binaries herangezogen werden, die einer architekturspezifischen Analyse unterzogen werden können, etwa um Parallelanteile herauszufinden und eine Anpassung auf Parallelarchitekturen auch ohne Kenntnis eines Quellcodes zu ermöglichen, was insbesondere für sogenannten Legacy-Code und dessen Verwendung von Vorteil ist. Dass dies vor allem für auf sequenziellen Architekturen ausführbare Binaries gilt, sei erwähnt. Es sei erwähnt, dass es möglich ist, für die Präcompilaterzeugung bestimmte Optimierungen so vorzunehmen, dass eine Anpassung auch auf allgemein zu erwartende Bausteineigenschaften erfolgt, z. B. durch Anpassung an die Anzahl vermutlich zu erwartender sequenzieller Einheiten wie Funktions- und/oder Graphfalteelemente in einem Array; hier ist der so - typisch iterativ - bestimmte Objektcode zwar schon im Hinblick auf die Zielbausteine optimiert, oftmals bleiben solche Optimierungen aber bei Generationswechsel sinnvoll .The compilation may include certain architectural, but not building block-specific optimizations of a high-level language code, for example for precompilation, those optimizations mentioned in PCT / EP 02/10065, PCT / EP 2004/003603, PCT / EP 2004/009640, PCT / EP 02 / 06,865th Thus, for example, optimizations are made which relate to a division into parallel and vectorial / sequential program portions or flow portions, to a (hyper-) threading, etc. These optimizations may optionally be supported manually by a programmer; However, this is not mandatory. It should be mentioned that if appropriate, even if not in the optimum case, as output code for a precompilate also known on sequential Processors executable programs, program parts and modules, that is, existing binaries are used, which can be subjected to an architecture-specific analysis, such as to find parallel shares and allow adaptation to parallel architectures even without knowledge of a source code, in particular for so-called legacy code and its use is beneficial. That this is especially true for executable on sequential architectures binaries, should be mentioned. It should be mentioned that it is possible to make certain optimizations for the precompilation production in such a way that an adaptation also takes place to generally expected building block properties, e.g. By adapting to the number of expected sequential units such as function and / or graphfold elements in an array; Although the object code, which is typically iterative, is optimized in this case with regard to the target building blocks, such optimizations often make sense in the event of a generational change.
Das Präcompilat kann und wird dann als Objektcode vor Ausführung einer bausteinspezifischen Optimierung unterworfen werden. Diese bausteinspezifische Optimierung kann beispielsweise angepasst sein an die Breite und Menge zur Verfügung stehender Busse, Registertiefen und/oder lokal vorhandene Speicher, den Befehlssatz von Elementen wie ALUs in einem Array beziehungsweise den unterschiedlichen Befehlssätzen unterschiedlicher Elemente in einem Array; es können bei dieser (zweiten) Optimierung temporale Partitionierungen entsprechend PCT/EP 03/00624 durchgeführt werden usw. Die entsprechend weiter optimierten Teile des RTL werden einem Backend zugeführt und daraus ein Binary-Code bestimmt. Dies ist deshalb vorteilhaft, weil bei Umstellungen der tatsächlich aus- führenden Bausteine, beispielsweise bei Wechsel von einer Prozessor-Generation zu einer nächsten Prozessor-Generation leichter Anpassungen durch einfache Nachkompilierung des Prä- compilats vorgenommen. werden können.The precompilate can and will then be subjected to object code before execution of a block-specific optimization. This block-specific optimization can, for example, be adapted to the width and quantity of available buses, register depths and / or locally available memories, the instruction set of elements such as ALUs in an array or the different instruction sets of different elements in an array; temporal partitions according to PCT / EP 03/00624 can be carried out in this (second) optimization, etc. The correspondingly further optimized parts of the RTL are fed to a backend and from this a binary code is determined. This is advantageous because in the case of leading components, for example, when changing from one processor generation to a next generation processor easy adjustments made by simple recompilation of the compile. can be.
Dies ist insbesondere bei solchen Zielarchitekturen von Interesse, deren Hardware Architektur nicht komplett vom ausführbaren Binärcode (Executable) abstrahiert werden kann - oder aus Komplexitäts- und/oder Kostengründen soll. Diese Gruppe umfasst somit vor allem die vorgenannten Field-Programmable- Gate-Arrays (FPGAs) und (re) konfigurierbare Prozessoren, wie z. B. die VPUs der Anmelderin, Bausteine des Herstellers Si- liconHive (Netherlands) , die ADRES Architektur des IMEC (BeI- gium) und IPFlex (Japan) . Die Architektur-Details sind öffentlich zugänglich und es soll auf die Web-Seiten und Patentanmeldungen der jeweiligen Anbieter verweisen werden, die zu Offenbarungszwecken vollumfänglich eingegliedert sind.This is of particular interest for those target architectures whose hardware architecture can not be completely abstracted from executable binary code (executable) - or for complexity and / or cost reasons. Thus, this group mainly includes the aforementioned Field Programmable Gate Arrays (FPGAs) and (re) configurable processors, such as. For example, the Applicant's VPUs, building blocks manufactured by Siliconicon (Netherlands), the ADRES architecture of IMEC (England), and IPFlex (Japan). The details of the architecture are publicly available and it is intended to refer to the web pages and patent applications of the respective providers, which are fully incorporated for revelation purposes.
Es ist auch möglich, die typisch in eine Bibliothek eingefügten Binaries für unterschiedliche Prozessoren oder Prozessorkombinationen vorrätig zu halten, was es ermöglicht, bei Ausfall eines Teils von Prozessoren dennoch weiterarbeiten zu können, ohne dass der Gesamtbetrieb gestört wird. Dies trägt zu einem hoch versagenssicheren System bei. Die bausteinspezifischen Daten wie Busbreiten, Feldgrößen, Befehlssätze usw. können dem Nachcompilierer der vorliegenden Erfindung auf unterschiedliche Weise bekannt gegeben werden. In der besonders bevorzugten Variante können sie aus jedem im System verfügbaren, einschlägigen Chip ausgelesen werden. So können entsprechende Daten in einem ROM- oder einem Flash-Speicher beim oder auf dem Prozessor-Chip beziehungsweise -Modul gespei - chert werden. Analog ist eine Ablage in einem BIOS oder dergleichen möglich, wenn auch nicht bevorzugt.It is also possible to stock the binaries typically inserted in a library for different processors or processor combinations, which makes it possible to continue working in the event of failure of a part of processors without disturbing the overall operation. This contributes to a highly fail-safe system. The building block specific data such as bus widths, field sizes, instruction sets, etc. can be reported to the post-compiler of the present invention in a variety of ways. In the most preferred variant, they can be read from any relevant chip available in the system. Thus, corresponding data can be stored in a ROM or flash memory at or on the processor chip or module. be chert. Similarly, storage in a BIOS or the like is possible, though not preferred.
Es ist auch möglich, vor allem dann, wenn ein System Anbindung an das Internet oder andere Datenquellen hat, die einschlägigen Chip- beziehungsweise Moduldaten, die für die Kompilierung benötigt werden, von extern zu erhalten.It is also possible, especially when a system has access to the Internet or other data sources, to obtain the relevant chip or module data needed for the compilation from an external source.
Zusammenfassend umfasst die Erfindung somit ein System und/oder Verfahren zur Zurverfügungstellung von flexiblerem und prozessorunabhängigerem Code für den Endbenutzer, wie folgt:In summary, the invention thus includes a system and / or method for providing more flexible and processor-independent code to the end user, as follows:
1. Ein Präcompilat wird beim Software-Hersteller durch einen Compiler erzeugt. Das Präcompilat ist kein prozessorspezifischer Binärcode im herkömmlichen Sinn, sondern ein Zwischen-Format (intermediate format) des Codes, zum Beispiel in Form von Graphen oder einer Register Transfer Language (RTL) . Der Code weist bevorzugt keine maschinenspezifischen Teile auf, sondern ist ein reines prozessorunabhängiges Zwischen-Format (intermediate format) .1. A pre-compilation is generated by the software manufacturer by a compiler. The precompilate is not a processor-specific binary code in the conventional sense but an intermediate format of the code, for example in the form of graphs or a Register Transfer Language (RTL). The code preferably has no machine-specific parts, but is a pure processor-independent intermediate format (intermediate format).
2. Dieses Präcompilat wird an Stelle des nach dem Stand der2. This precompilate will replace the state of the art
Technik üblichen Executables im Binärformat dem Anwender zur Verfügung gestellt .Technology usual executables in binary format provided to the user.
3. Das Präcompilat wird auf dem Prozessorsystem oder Computer des Anwenders mittels eines Nachcompilers in das ausführbare Executable im Binärformat übersetzt. Verschiedene Zeitpunkte bieten sich zur Code-Übersetzung an und sind System-, markt- und anwenderspezifisch zu wäh- len. Beispielsweise kann, das Präcompilat zu folgenden Zeitpunkten übersetzt werden:3. The precompilation is translated on the processor system or the user's computer by means of a post-compiler into the executable executable in binary format. Various times are suitable for code translation and can be selected system-, market- and user-specific. len. For example, the precompilation may be translated at the following times:
a. während der Installation der Software b . beim Aufruf der Software c. beim Booten des Computers d. während der Ausführung, wobei sich hier auch insbesondere die Interpretation des Präcompilates anbietet .a. during the installation of the software b. when calling the software c. when booting the computer d. during the execution, whereby in particular the interpretation of the precompilate offers itself here.
Es soll an dieser Stelle auf die Programmiersprache JAVA verwiesen werden. JAVA wird ebenfalls nicht als ausführbarer Binärcode (Executable) distributiert, sondern in Form einer Zwischenrepräsentation. Dies ist jedoch, als wesentlicher Unterschied zu der vorliegenden Erfindung, bereits prozessorspezifisch auf die JAVA Virtual Machine übersetzt und somit nicht mehr vollständig zielsystemunabhängig. Zwar kann der Code auf unterschiedlichen Zielprozessoren ausgeführt werden, diese implementieren bzw. emulieren jedoch entweder innerhalb eines Interpreters zur Laufzeit, oder eines Compilers die JAVA Virtual Machine. Sämtliche spezifischen Limitierungen der JAVA Virtual Machine sind daher bereits implizit im Präcompilat enthalten und lassen sich kaum oder nicht mehr auf dem Zielsystem optimieren. Dies ist im Übrigen einer der wesentlichen Nachteile von JAVA, da hierdurch die mögliche Performance erheblich eingeschränkt wird.It should be referred to the programming language JAVA at this point. JAVA is also not distributed as an executable binary code (executable), but in the form of an intermediate representation. However, as an essential difference to the present invention, this is already processor-specifically translated to the JAVA Virtual Machine and thus no longer completely independent of the target system. Although the code can be executed on different target processors, these implement or emulate the JAVA Virtual Machine either within an interpreter at runtime, or a compiler. All specific limitations of the JAVA Virtual Machine are therefore already implicitly included in the pre-compilation and can hardly or no longer be optimized on the target system. Incidentally, this is one of the major disadvantages of JAVA, as it significantly limits the possible performance.
Es soll nochmals herausgestellt werden, dass im Unterschied zu JAVA das erfindungsgemäße Präcompilat ein reines Zwischenformat ist, das keine prozessor- oder architekturspezifischen Merkmale aufweist und damit effizient auf jedes mögliche Zielsystem compiliert werden kann.It should again be emphasized that, in contrast to JAVA, the precompilate according to the invention is a pure intermediate format which has no processor or architecture-specific features and can therefore be efficiently compiled on any possible target system.
- Ii - Das Präcompilat ist dabei jedoch bevorzugt bereits auf bestimmte Prozessortypen und Basisarchitekturen hin optimiert und ausgestaltet.. Beispielsweise wird ein Präcompilat für FPGAs bereits andere Optimierungsschritte und Transformationen im Präcompiler durchlaufen haben als das Präcompilat für gewöhnliche sequentielle Prozessoren. Auch mag das Präcompilat bereits herstellerspezifische Optimierungen aufweisen, und sich somit das Präcompilat in Architekturdetails zwischen beispielsweise Altera und XILINX FPGAs unterscheiden. Das Compiler ist jedoch vollständig unabhängig von bestimmten Bausteinen innerhalb einer bestimmten Baustein- oder Architektur-Familie (z. B. Virtex-4) und bevorzugt weitestgehend unabhängig zwischen ähnlichen Baustein- oder Architektur- Familien (wie z. B. Virtex-4 und Virtex-5) und ermöglicht somit eine flexible und effiziente Endcompilierung auf die entsprechenden Zielbausteine oder Zielprozessoren.- II - However, the precompilate is preferably already optimized and designed for specific processor types and basic architectures., For example, a precompilation for FPGAs will have undergone other optimization steps and transforms in the precompiler than the precompilate for ordinary sequential processors. Also, the precompilate may already have manufacturer specific optimizations, and thus the precompilate may differ in architectural details between, for example, Altera and XILINX FPGAs. However, the compiler is completely independent of particular building blocks within a particular building block or architecture family (eg, Virtex-4) and preferably is largely independent between similar building block or architectural families (such as Virtex-4 and Virtex -5) and thus enables flexible and efficient final compilation to the corresponding target modules or target processors.
Der klassische Compileraufbau ist im Übrigen in Fig. 2a dargestellt. In dieser bedeutet 0201 den Hochsprachenquellcode, beispielsweise C-Code. 0202 stellt das Frontend dar, 0204 das intermediäre Format, 0205 das Backend und 0206 die aus dem Backend ausgegebenen Binärdaten. 0203a bis 0203n sind die für die Optimierung des intermediären Formates erforderlichen Optimierer beziehungsweise Transformierer, die in Hard- und/ oder typisch Software erstellt sein können und insoweit bestimmte Verfahrensschritte darstellen.Incidentally, the classical compiler construction is shown in FIG. 2a. In this case, 0201 means the high-level language source code, for example C code. 0202 represents the frontend, 0204 the intermediate format, 0205 the backend, and 0206 the binary data output from the backend. 0203a to 0203n are the optimizers or transformers required for the optimization of the intermediate format, which can be created in hardware and / or typical software and represent certain method steps in this respect.
In Fig. 2b sind im wesentlichen dieselben Einheiten beziehungsweise Stufen wie in Fig. 2a beschrieben, nunmehr aber unter Implementierung der vorliegenden Erfindung. Der letztlich ausgegebene Binary-Code, der in einer Bibliothek oder dergleichen eingetragen werden kann, ist in Fig. 2b als 0214 bezeichnet. Das Backend ist als 0213 bezeichnet. Die Präcom- pilaterzeugung findet in 0204 nach Durchlauf eines Hochsprachen-Codes beziehungsweise eines für einen sequentiellen Prozessor oder Co-Prozessor aufbereiteten Binär-Codes 0201 durch ein Frontend 0202 in der Stufe 0204 statt, wobei die verschiedenen Optimierungen 0203a bis 0203i ausgeführt werden, die vorstehend bereits erwähnt wurden. Das erzeugte und ausgeworfene Präcompilat 0210 wird als Objektcode in eine intermediäre Stufe 0211 eingespeist, die wiederum über die spezifischen Daten jener Chips verfügt, auf denen die Programmteile, Module usw. später tatsächlich ausgeführt werden sollen. Es werden chipspezifische Optimierungen 0212a bis 0212g ausgeführt. Dass das Präcompilat verfügbar, handelbar und versendbar gemacht wird, ist somit besonders vorteilhaft .In Fig. 2b substantially the same units or stages are described as in Fig. 2a, but now with implementation of the present invention. The ultimately output binary code that is in a library or can be registered, is referred to as 0214 in Fig. 2b. The backend is called 0213. Precom- mulator generation takes place in 0204 after passing a high-level code or a binary code 0201 prepared for a sequential processor or co-processor through a front-end 0202 in stage 0204, performing the various optimizations 0203a-0203i described above already mentioned. The generated and ejected precompilation 0210 is fed as object code to an intermediate stage 0211, which in turn has the specific data of those chips on which the program parts, modules, etc., are actually to be executed later. Chip specific optimizations 0212a to 0212g are executed. Making the precompil available, tradable and mailable is thus particularly advantageous.
Es sei erwähnt, dass typisch die Ausführung der chipspezifischen beziehungsweise bausteinspezifischen Optimierungen signifikant später und/oder auf einem anderen Rechnersystem als die Präcompilaterzeugung erfolgen kann. Insbesondere kann die Nachcompilierung durch die Zielarchitektur selbst erfolgen. Dies wird für sich jeweils als besonders vorteilhaft angesehen. Es sei allerdings darauf hingewiesen, dass gegebenenfalls auch dasselbe Rechnersystem verwendet werden kann, etwa weil ein bestehendes Hochsprachenprogramm nach Präcompilie- rung für eine Vielzahl unterschiedlicher Rechnerbausteine von einem Softwarehersteller übersetzt werden soll .It should be mentioned that typically the execution of the chip-specific or block-specific optimizations can occur significantly later and / or on a different computer system than the precompilation. In particular, the post-compilation can be done by the target architecture itself. This is considered to be particularly advantageous in each case. It should, however, be noted that the same computer system can possibly be used, for example because an existing high-level language program is to be translated by a software manufacturer after precompiling for a large number of different computer components.
Der Nachcompilierer 0211 speist das Nachcompilat an das Backend 0213, das ein chipspezifisches Binary erzeugt. Es sei darauf hingewiesen, dass gegebenenfalls ein einzelnes Binary eine Vielzahl von Teilbinaries für spezifische Chips umfassen kann, wobei beim Laden eines in einer Bibliothek abgelegten derartigen Binaries das jeweils benötigte Teil-Binary aus dem so zusammengestellten Binary ausgewählt wird. Alternativ ist es möglich, in einer Bibliothek Binaries abzulegen, die zwar prinzipiell dieselben Programmteile oder Funktionen ausführen, gleichwohl aber für unterschiedliche Maschinen beziehungsweise Chips kompiliert sind und jeweils typisch auch nur und ausschließlich auf diesen laufen beziehungsweise zumindest nur auf diesen performant laufen.The post-compiler 0211 feeds the post-compilation to the backend 0213, which generates a chip-specific binary. It should be noted that optionally a single binary may include a plurality of sub-binaries for specific chips can, which is loaded when loading a stored in a library such a binaries each required sub-binary from the so composed binary. Alternatively, it is possible to store binaries in a library, which in principle execute the same program parts or functions, but are nevertheless compiled for different machines or chips and in each case typically only and exclusively run on them or at least run on them only with high performance.
Fig. 1 zeigt dann, wie ein gegebener Objektcode 0105 in dem (lokalen) Übersetzer/Nachcompilierer 0104 unter Berücksichtigung von chipspezifischen Informationen aus einer Datenbank 0106 oder einem Chip, insbesondere der Chip-ID, vergleiche 0102, Extraktion 0103 nachkompiliert wird, um in einem Backend 0107 Binaries zu erzeugen, die dann in einer Bibliothek 0101 abgelegt werden, um nach Verlinkung von einem Programm 0108 instanziiert zu werden.Fig. 1 then shows how a given object code 0105 in the (local) translator / post-compiler 0104 is recompiled, taking into account chip-specific information from a database 0106 or a chip, in particular the chip ID, compare 0102, extraction 0103 Backend 0107 to generate binaries, which are then stored in a library 0101 to be instantiated after linking by a program 0108.
Bei der gewünschten Instanziierung eines Programms oder Programmteiles kann dann geprüft werden, ob ein in der Library vorhandenes Element beziehungsweise Modul eine Chip- Id oder dergleichen aufweist, die jener Chip- Id des Chips, der gerade mit dem Programm beziehungsweise Programmteil geladen werden soll. Ist dies der Fall, kann der Programmteil geladen werden. Ist dies nicht der Fall, wird der Objektcode für die tatsächlich vorhandene Zielarchitektur nachkompiliert. Dies kann, hinreichend hohe Leistungsfähigkeit der Zielarchitektur und/oder anderer, im System vorhandener Datenverarbeitungs- prozessoren vorausgesetzt/ auch in für den Benutzer transparenter Weise geschehen, etwa während eines Ladevorganges in Echtzeit; dann muss nur der Objektcode, das heißt das Präcom- pilat, in Zugriff ermöglichender Weise mit abgelegt werden.In the case of the desired instantiation of a program or program part, it can then be checked whether an element or module present in the library has a chip ID or the like which is the chip ID of the chip which is currently to be loaded with the program or program part. If this is the case, the program part can be loaded. If this is not the case, the object code for the actual target architecture is recompiled. This can, assuming sufficiently high performance of the target architecture and / or other existing in the system data processing processors / in a manner that is transparent to the user, such as during a loading process in Real time; then only the object code, ie the precompilat, must be stored in access-enabling manner.