Einrichtung zum seriellen übertragen von DatenDevice for the serial transmission of data
in und/cler aus einem Kraftfahrzeug Stand der Technik Im Zuge derimmer umfangreicheren Datenverarbeitung von Betriebskenngrößen einer Brennkraftmaschinewird es immer vordringlicher, Einzeldaten, Zwischenwerte oder Fehlercodes auf Wunschauf eine externe Signalverarbeitungs- oder Anzeigeeinheit zu geben. Beispielsweisekönnen Augenblickswerte der Drehzahl, der Temperatur, der Last oder Fehlercods imRahmen eines Selbsttests der Anlage interessant sein. Dabei stellt sich das Problemder möglichst einfachen Auskopplung dieser Daten aus den jeweiligen Speichern üoerden Datenbus. Grundsätzlich sind derartige Übertragungssysteme bekannt.in and / cler from a motor vehicle prior art In the course of theever more extensive data processing of operating parameters of an internal combustion engineIt is becoming more and more urgent, individual data, intermediate values or error codes on requestto an external signal processing or display unit. For exampleinstantaneous values of the speed, the temperature, the load or error codes in theBe interesting as part of a self-test of the system. This is where the problem arisesthe simplest possible decoupling of this data from the respective memoriesthe data bus. Such transmission systems are known in principle.
Bei ihnen wird das Datenwort in ein Schieberegister eingelesen, dessenInhalt dann seriell übertragen wird.With them, the data word is read into a shift register whoseContent is then transmitted serially.
Dabei entspricht bei der bekannten Anlage die Taktfrequenz des Systemsderjenigen der übertragungs- und Empfängereinheit. Daß dabei Synchronisierungsproblemeauftreten und infolgedessen Störungsquellen gegeben sind, leuchtet ein. Aufgabeder Erfindung ist es daher, eine für den Serieneinsatz gedachte und daher möglichstpreisgünstige Datenübertragungseinrichtung zu schaffen, die möglichstuniversell und autonom arbeitet. Dabei wird vor allem auf eine möglichst geringeLeitungsanzahl zwischen der Datenverarbeitungsanlage und dem jeweiligen Empfängersystemgeachtet. Ferner muß das Synchronisierungsprob#lem auf möglichst einfache Weisegelöst werden.In the known system, the clock frequency of the system correspondsthose of the transmission and receiving unit. That there are synchronization problemsoccur and as a result there are sources of interference, makes sense. taskThe invention is therefore intended for series use and therefore as possiblepriceto create inexpensive data transmission equipment that is as possibleworks universally and autonomously. Above all, the aim is to keep it as low as possibleNumber of lines between the data processing system and the respective receiving systemrespected. Furthermore, the synchronization problem must be as simple as possiblebe solved.
Vorteile der Erfindung Die vorgeschlagene Einrichtung zur seriellenübertragun# von in digitaler Form vorliegenden Daten mit den MerkmaIe# des Hauptanspruchslöst diese Aufgabe in überzeugeiider Weise.Advantages of the invention The proposed device for serialTransmission of data in digital form with the features of the main claimsolves this problem in a convincing way.
Als besonders vorteilhaft hat sich dabei herausgestellt, wenn diedie übertragung steuernde Taktfrequenz in der von der Datenverabeitungsanlage losgelöstenexternen Einheit erzeugt wird, so daß die Datenübertragung der jeweiligen sekundärenEinheit individuell angepaßt sein kann (Zwei-Leitungs-System).It has been found to be particularly advantageous if thethe transmission controlling clock frequency in the detached from the data processing systemexternal unit is generated, so that the data transmission of the respective secondaryUnit can be individually adapted (two-line system).
Wenigstens zwei verschiedene Systeme im Zusammenhang mit der seriellenTaktübertragung sind denkbar. Einmal werden Daten und Takt über zwei getrennte Leitungenübertragen und zum anderen erfolgt die übertragung über nur eine Leitung, wobeidann die Information für die Synchronisation der empfängerseitigen Taktfrequenzdem eigentlichen Datenwort vorangestellt sein muß. Dies erfolgt in besonders vorteilhafterWeise über die Länge des dem Datenwort vorangestellten Startbits. Die empfangendeEinheit kann sich somit selbständig der Taktfrequenz der sendenden Einheit anpassen.Eine besonders vorteilhafte Ausführungsform benutzt keine Logik-Bausteine,d.h. kein Hardware-Aufwand nötig, sondern erzeugt durch Programmbefehle das zu übertragendeDatentelegramm am seriellen Ausgang einer vorhandenen Rechnereinheit (Mikroprozessor)Weitere Vorteile der Erfindung ergeben sich in Verbindung mit den Unteransprüchenaus der nachfolgenden Be- -schreibund und der Zeichnung von Ausführungsbeispielen.At least two different systems related to the serialClock transmissions are conceivable. On the one hand, data and clock are transmitted over two separate linestransmitted and on the other hand the transmission takes place over only one line, wherebythen the information for the synchronization of the receiver-side clock frequencymust precede the actual data word. This is done in a particularly advantageous mannerVia the length of the start bit preceding the data word. The receivingThe unit can thus adapt itself to the clock frequency of the sending unit.A particularly advantageous embodimentdoes not use any logic modules,i.e. no hardware effort required, but rather generates what is to be transmitted through program commandsData telegram at the serial output of an existing computer unit (microprocessor)Further advantages of the invention emerge in connection with the subclaimsfrom the following description and the drawings of exemplary embodiments.
Zeichnung Beispiele der Erfindung sind in der Zeichnung dargestelltund werden im folgenden beschrieben und näher erläutert.Drawing Examples of the invention are shown in the drawingand are described and explained in more detail below.
Es zeigen Figur 1 ein grobes und prinzipielles Blockschaltbild derÜbertragungseinrichtung, Figur 2 ein detaillierteres Blockschaltbild einer Übertragungseinrichtungmit zwei Verbindungsleitungen, Figur 3 das Schaltbild eines einfachen Frequenzgenerators,Figur 4 ein -Schaltbild einer Einrichtung zum Erzeugen von Schiebetakten, die impulsmäßigin Figur 5 dargestellt sind, Figur 6 eine einfache Schaltung zum automatischen Resetnach dem Einschalten, Figur 7a eine senderseitige Zusatzschaltung zum Blockierender übertragung von Daten während des Ladevorganges des Parc.llel-Serien-Wandlers,Figur 7b eine Alternative zum Gegenstand von Figur 7a, Figur 7c ein zum Gegenstandvon Figur 7b gehörendes Impulsdiagramm, Figur 8 sowie die Figuren 9a und 9b weitereMöglichkeiten einer Zusatzschaltung, wobei das zum Gegenstand von Figur 9b gehörendeImpulsdiagramm in Figur 9c dargestellt ist. Eine Schaltungsmöglichkeit zur Datenübertragungmittels einer einzigen Leitung zeigt Figur 10 und das Impulsdiagramm ist in Figur11 dargestellt. Dieempfängers#eitige Schaltungsanordnung zur senderseitigenAnordnung nach Figur 10 zeigt Figur 12 zusammen mit dem dazugehörenden Impulsdiagrammvon Figur 13.FIG. 1 shows a rough and basic block diagram of FIGTransmission device, FIG. 2 shows a more detailed block diagram of a transmission devicewith two connecting lines, Figure 3 shows the circuit diagram of a simple frequency generator,Figure 4 is a circuit diagram of a device for generating shift clocks, the pulse-wiseare shown in Figure 5, Figure 6 is a simple circuit for automatic resetafter switching on, FIG. 7a shows an additional blocking circuit on the transmitter sidethe transmission of data during the loading process of the Parc.llel series converter,FIG. 7b shows an alternative to the object of FIG. 7a, FIG. 7c shows an alternative to the objectPulse diagram belonging to FIG. 7b, FIG. 8 and FIGS. 9a and 9b othersPossibilities of an additional circuit, the subject of Figure 9b belongingPulse diagram is shown in Figure 9c. A circuit option for data transmissionby means of a single line is shown in FIG. 10 and the timing diagram is in FIG11 shown. thecircuit arrangement on the receiver side to the transmitter sideThe arrangement according to FIG. 10 is shown in FIG. 12 together with the associated pulse diagramof Figure 13.
Beschreibung der Ausführungsbeispiele Die Ausführungsbeispiele betreffenEinrichtungen zur Datenübertragung zwischen einem Steuergerät für Betriebskenngrößeneiner Brennkraftmaschine und Anzeige- bzw. Diagnosesystemen. Dabei können nebeneinzelnen Betriebsr':enngrößen wie Drehzahl- und Last signalen auch Steuergrjßenwie z.E. das Schließwinkelsignal, das Einspritzsignal, Getriebeschaltsignale oderjedoch Fehlercodes zu einer Diagnoseeinheit übertragen werden. Gerade das zuletztgenannte Beispiel verdeutlicht die mögliche Trennung zwischen dem Bord-Gerät imKraftfahrzeug und einer stationären Meßeinheit z.B. in einer Werkstätte.Description of the exemplary embodiments The exemplary embodiments relate toDevices for data transmission between a control device for operating parametersan internal combustion engine and display or diagnostic systems. Besidesindividual operating parameters such as speed and load signals as well as control parameterslike z.E. the dwell angle signal, the injection signal, gear shift signals orhowever, error codes are transmitted to a diagnostic unit. Just that lastThe example mentioned illustrates the possible separation between the on-board device in theMotor vehicle and a stationary measuring unit e.g. in a workshop.
Eine Begrenzung der zu übertragenden Daten hinsichtlich ihrer Anzahlsowie ihrer Art ist nicht vorgesehen. Wesentlich ist allein die serielle Datenübertragungvon in digitaler Form vorliegenden allgemeinen Größen.A limitation of the amount of data to be transmittedas well as their type is not provided. Serial data transmission is the only important thingof general quantities in digital form.
Figur 1 zeigt in einem groben Übersichtsschaltbild ein Steuergerätfür Betriebskenngrößen einer Brennkraftrnaschine in einem Kraftfahrzeug zusammenmit einer Signalübertragungs- und Anzeigeeinheit. Mit 15 ist die Rechnereinheitdes Steuergeräts bezeichnet, mit 16 der sazugehörende Schreib-Lese-Speicher, mit17 der NUR-Lese-Speicher und mit 18 die Ein-Ausgabe-Einheit. Sämtliche vier Einheiten15 bis 18 sind untereinander über einen Adressenbus 19 sowie einen Datenbus 20 verbunden.Mit 21 ist ein Parallel-Serien-Wandler in Form eines Schieberegisters bezeichnet,dessen serieller Ausgang zu einergestrichelt gezeichneten Schnittstelle22 geführt ist.FIG. 1 shows a control device in a rough overview circuit diagramfor operating parameters of an internal combustion engine in a motor vehiclewith a signal transmission and display unit. At 15 is the computer unitof the control unit, with 16 the corresponding read-write memory, with17 the read-only memory and 18 the input / output unit. All four units15 to 18 are connected to one another via an address bus 19 and a data bus 20.With a parallel-to-serial converter in the form of a shift register is designated,its serial output to adashed interface22 is performed.
Gesteuert wird der Parallel-Serien-Wandler 21 ausgehend von der Recheneinheit15 über deren N- und TPB-Ausgang, wobei diese Ausgänge zu einem vor dem Steuereingangdes Wandlers 21 liegenden NAND-Gatter 23 geführt sind. Ausgelöst wird die Datenübertragungmittels eines z.B. handbetätigten Schalters 24 an einem entsprechenden Steuereingangder Recheneinheit 15 oder durch Programmbefehle.The parallel-to-serial converter 21 is controlled on the basis of the arithmetic unit15 via their N and TPB outputs, these outputs becoming one in front of the control inputof the converter 21 lying NAND gate 23 are performed. The data transfer is triggeredby means of, for example, a manually operated switch 24 at a corresponding control inputthe arithmetic unit 15 or by program commands.
Eine z.B. Sieben-Segment-Anzeige-Einheit trägt das Bezugszeichen 26.Sie wird angesteuert vom Ausgangssignal eines Serien-Parallel-Wandlers 27, der seineEingangsinformation von einer der Schnittstelle 22 nachgeschalteten Empfängereinheit28 erhält. Diese Empfängereinheit 28 wird von einem Taktgeber 29 gesteuert. NähereEinzelheiten zur Steuerung dieses Taktgenerators 29 sind insbesondere aus Figur12 ersichtlich.A seven-segment display unit, for example, has the reference number 26.It is controlled by the output signal of a series-parallel converter 27, which is hisInput information from a receiver unit connected downstream of the interface 2228 receives. This receiver unit 28 is controlled by a clock 29. CloserDetails of the control of this clock generator 29 are shown in particular in FIG12 can be seen.
Während die bisher aufgeführten Blöcke der Signalübertragung mit nureiner Leitung dienen, ist gestrichelt gezeichnet ein spezieller Taktgenerator 31für die übertragung mittels zweier Leitungen, wobei dann über die Zusatzleitung32 ein spezielles übertragungstaktsignal geführt ist.While the previously listed blocks of signal transmission with onlyserve a line, a special clock generator 31 is shown in dashed linesfor the transmission by means of two lines, then via the additional line32 a special transmission clock signal is carried.
Die zunächst folgenden Ausführungsbeispiele beziehen sich auf zweipoligeSchnittstellen, wobei zusätzlich eine Nasseleitung erforderlich ist, die jedochin der Regel ohnehin vorhanden ist.The first following embodiments relate to two-poleInterfaces, whereby a wet line is additionally required, which howeverusually exists anyway.
Figur 2 zeigt den Gegenstand von Figur 1 mit der separaten Takt leitung32 in einer ausführlicheren Art und Weise. Während der Teil im Steuergerät lediglichum eineEingangsschutzschaltung 35 vor dem Takteingang des Schieberegisters21 und eine Treiberstufe 36 beim Serienausgang des Registers ergänzt ist, geht dieZeichnung des Anzeigegerätes mehr ins Detail. Dem Serieneingang des Schieberegisters27 ist eine Schutzschaltung 37 vorangestellt und der Reset-Eingang ist mit einerStartschaltung 38 verbunden. Zwischen Frequenzgenerator 31 und dem Schiebetakteingangdes Schieberegisters 27 liegt eine Schiebetakterzeugerstufe 39, deren Aufbau inder nachfolgenden Figur 4 näher erläutert ist. Ausgangsseitig ist die Schiebetakterzeugungsstufe39 zusätzlich über eine Treiberstufe 40 mit der Schiebetaktleitung 32 zum Steuergerätverknüpft. Der Parallelausgang des Schieberegisters 27 steht über zwei nebeneinanderliegendeSpeicher 41 und 42 mit einer doppelt angeordneten Sieben-Segment-Anzeige 26 in Verbindung.Ihr Steuersignal erhalten die Speicher 41 und 42 aus der Schiebetakterzeugungsstufe39.Figure 2 shows the subject of Figure 1 with the separate clock line32 in a more elaborate manner. While the part in the control unit is onlyaround aInput protection circuit 35 before the clock input of the shift register21 and a driver stage 36 is added to the series output of the register, theDrawing of the display device in more detail. The serial input of the shift register27 is preceded by a protection circuit 37 and the reset input is provided with aStart circuit 38 connected. Between the frequency generator 31 and the shift clock inputof the shift register 27 is a shift clock generator stage 39, the structure of which inthe following Figure 4 is explained in more detail. The output side is the shift clock generation stage39 additionally via a driver stage 40 with the shift clock line 32 to the control unitconnected. The parallel output of the shift register 27 is available via two adjacent onesMemory 41 and 42 with a double arranged seven-segment display 26 in connection.The memories 41 and 42 receive their control signal from the shift clock generation stage39.
Wesentlich beim Gegenstand von Figur 2 ist die zweipolige Verbindungsleitungzwischen Steuer- und Anzeigegerät. Dabei wird über eine der Leitungen der externerzeugte Schiebetakt ins Steuergerät übertragen und die andere Leitung führt d#ieeinzelnen Daten. Somit ist die Datenübertragung völlig losgelöst von der Taktfrequenzdes Steuergerätes, was im Hinblick auf die universelle Gestaltung des Anzeigegerätsentscheidend ist.The two-pole connecting line is essential to the subject matter of FIGbetween control and display device. The externalThe generated shift clock is transferred to the control unit and the other line leads theindividual data. This means that data transmission is completely detached from the clock frequencyof the control unit, what with regard to the universal design of the display deviceis crucial.
Die Art der zu übertragenden Daten, d.h. Betriebske:ingrößen, Steuergrößenoder z.B. Fehlercodes, wird abhängig von der Recheneinheit 15 bzw. von einem externenSignal gesteuert. Sie gelangen als Wort in das Schieberegister 21 und werden vondort abhängig von der Steuerung des Anzeigegeräts seriell ausgelesen, über die Schnittstelle22übertragen und in das empfängerseitige Schieberegister 27 eingelesen.Von dort erfolgt wiederum die Ausgabe als Wort und die entsprechende Anzeige derWerte abhängig vom "Data-Valid-Signal" aus der Schiebetakterzeugungsstufe 39.The type of data to be transferred, i.e. operational parameters, control variablesor e.g. error codes, is dependent on the processing unit 15 or on an external oneSignal controlled. They arrive as a word in the shift register 21 and are fromthere, depending on the control of the display device, read out serially via the interface22ndand read into the shift register 27 on the receiver side.From there, the output as a word and the corresponding display of theValues dependent on the “data valid signal” from the shift clock generation stage 39.
Figur 3 zeigt ein Beispiel eines Frequenzgenerators 31.FIG. 3 shows an example of a frequency generator 31.
Sein Bautyp ist als RC-Generator bekannt und er besteht aus zwei hintereinandergeschaltetenInvertern 44 und 45, wobei der zweite Inverter 45 mit einer Reihenschaltung ausKondensavor 46 und Widerstand 47 überbrückt ist uns die Verbindungsstelle von Kondensatorund Widerstand über einen briderstand 48 mit dem Eingang des ersten Inverters 44in Verbindung steht. Die angegebenen Rückkopplungen bewirken eine Eigenschwingungdes Systems mit einer von den Werten der einzelnen Bauelemente abhängigen Frequenz.Its construction type is known as an RC generator and it consists of two series-connectedInverters 44 and 45, the second inverter 45 being made up of a series connectionThe junction of the capacitor is bridged by the capacitor 46 and the resistor 47and resistance via a briderstand 48 to the input of the first inverter 44communicates. The given feedback causes a natural oscillationof the system with a frequency that depends on the values of the individual components.
Figur 4 zeigt ein Ausführungsbeispiel der Schiebetakterzeugungsstufe39 zusammen mit ihrer Randbeschaltung.Figure 4 shows an embodiment of the shift clock generation stage39 together with their edge wiring.
Hauptmerkmal der Schiebetakterzeugungsstufe 39 ist ein vierstelligerZähler 50, dessen Clock-Eingang vom Frequenzgenerator 31 beschickt wird. Der Schiebetaktselbst wird über ein NAND-Gatter 51 ausgehend vom Eingangsfrequenzsignal sowie vomSignal des Q4-Ausgangs des Zählers 50 gebildet. Das Data-Valid-S,gnal wird vom Übertrag-Ausgangdes Zählers 50 abgenommen. Zurückgestellt wird der Zähler 50 mittels eines positivenSignals am P3-Eingang, wobei dieses positive Signal über einen Taster 52 bereitgestelltwird und ein generelles Reset-Signal darstellt.The main feature of the shift clock generation stage 39 is a four-digit oneCounter 50, the clock input of which is fed by the frequency generator 31. The shift cycleitself is via a NAND gate 51 based on the input frequency signal and fromSignal of the Q4 output of the counter 50 formed. The Data-Valid-S, gnal is from the carry outputof the counter 50 removed. The counter 50 is reset by means of a positiveSignal at the P3 input, this positive signal being provided via a button 52and represents a general reset signal.
Die einzelnen Vorgänge bezüglich des Impulsbilds des Gegenstands vonFigur 4 sind in Figur 5 dargestellt. Dabei zeigt Figur 5a das Eingangsfrequenzsignalvom Frequenzgeneratqr 31, Figur 5b das Rücksetzsignal, Figur SodenSpannungspegel am QL{-Ausgang des Zählers 50 (Binärzahlausgang), Figur 5d das Ausgangssignaldes NAND-Gatters 51 und somit das Schiebetaktsignal und schließlich Figur 5e dasData-Valid-Signal als Überlaufsignal des Zählers 50.The individual processes relating to the impulse image of the object ofFIG. 4 are shown in FIG. Figure 5a shows the input frequency signalfrom the frequency generator 31, Figure 5b, the reset signal, Figure SotheVoltage level at the QL {output of the counter 50 (binary number output), FIG. 5d the output signalof the NAND gate 51 and thus the shift clock signal and finally Figure 5e thatData valid signal as an overflow signal from counter 50.
Die Numerierung der einzelnen Frequenzsignal-Impulse macht deutlich,daß der Schiebetakt nach Ende des Reset-Signals mit dem achten Eingangsimpuls beginntund entsprechend der Wertigkeit des Q4-Ausgangs mit dem fünfzehnten Impuls en elrischließlichendet. Insoweit entspricht die dargestellte Schiebetakterzeugungsstufe lediglicheinem FrequenzUeilel.The numbering of the individual frequency signal pulses makes it clearthat the shift clock begins with the eighth input pulse after the reset signal has endedand according to the value of the Q4 output with the fifteenth pulse and finallyends. In this respect, the shift clock generation stage shown only correspondsa frequency Ueilel.
Während der Zähler 50 in Figur 4 mittels eines Signals vom Taster52 zurückgesetzt wird, empfiehlt sich bei automatischen Anlagen ein zwangsweisesRücksetzen des Zählers 50 beim Einschalten der Stromversorgung, um definierte Ausgangszuständezu erhalten. Die Grundschaltung hierfür ist ebenfalls bekannt und in Figur 6 nocheinmaldargestellt. Sie besteht aus einem als NAND-Gatter ausgebildeten Schmitt-Trigger54, dessen erster Eingang unmittelbar mit einer Plus-Leitung 55 verknüpft ist unddessen zweiter Eingang zur Verbindungsstelle eines Kondensators 56 und eines Widerstandes57 geführt ist, die zwischen der Plus-Leitung 55 und Masse liegen. Dabei ist derWiderstand 57 noch mit einer in Sperrichtung gepolten Diode 58 überbrückt.While the counter 50 in Figure 4 by means of a signal from the button52 is reset, it is advisable to do this for automatic systemsResetting the counter 50 when switching on the power supply to defined output statesto obtain. The basic circuit for this is also known and is shown again in FIGshown. It consists of a Schmitt trigger designed as a NAND gate54, the first input of which is directly linked to a plus line 55 andits second input to the junction of a capacitor 56 and a resistor57 is performed, which are between the positive line 55 and ground. Here is theResistor 57 is bridged with a diode 58 polarized in the reverse direction.
Die in Figur 6 dargestellte Schaltungsanordnung erzeugt aufgrund ihrerBeschaltung unmittelbar nach dem Einschaltmoment ein positives Ausgangssignal, dessenDauer sich nach den Werten der RC-Kombination richtet. Da nach dem Einschaltvorgangdas Potential über dem Kondensator 56nicht mehr geändert wird,zumindest bis zum nachfolgenden Ausschalten der Anlage, ergibt sich am Ausgang desNAND-Gatters 54 ein einmaliger Impuls im Anschluß an jeden Einschaltvorgang.The circuit arrangement shown in Figure 6 generated due to theirWiring immediately after the switch-on moment a positive output signal, whoseDuration depends on the values of the RC combination. Since after the switch-on processthe potential across capacitor 56is no longer changed,at least until the system is subsequently switched off, results at the output of theNAND gate 54 a one-time pulse following each switch-on process.
Beim Gegenstand von Figur 2 ist das Abrufen der Signale aus dem Steuergerätüber die Schnittstelle 22 allein Gbabhängig vom Auftreten des Schiebetakts auf derLeitung 32.The subject of Figure 2 is the retrieval of the signals from the control unitvia the interface 22 solely depending on the occurrence of the shift clock on the GbLine 32.
Je nach dem gewünschten abzurufenien Wert wechselt dieser relativhäufig, z.B. der Drehzahlwert, so daß Vorsorge getroffen werden muß, daß nicht währendder Datenübertragung und damit während des Auslesens der Werte aus dem Schieberegister21 gleichzeitig neue Werte in dieses Register eingeschrieben werden. Problematischist dieser Fall deshalb, weil dann die Wertigkeit innerhalb des Datenwortes nichtmehr mit der Wertigkeit der einzelnen Stellen in Schieberegister übereinstimmt.Depending on the desired value to be retrieved, this changes relativelyoften, e.g. the speed value, so that precaution must be taken not to duringthe data transfer and thus during the reading of the values from the shift register21 new values can be written into this register at the same time. Problematicis this case because then the valency within the data word is notcorresponds more to the significance of the individual positions in the shift register.
Die Figuren 7 bis 9 zeigen daher schaltungstechnische Möglichkeiten,um diesen genannten Fehler vermeiden zu können.Figures 7 to 9 therefore show circuitry options,in order to be able to avoid this mentioned error.
Beim Gegenstand von Figur 7a ist dem Schiebetakteingang des Schieberegisters21 eine Zasatzschaltung 60 vorgeschaltet, mit der während des Ladesignals für dasSch-eberegister 21 das Anlegen des Schiebetaktes an das Register gesperrt wird.Damit kann das geladene Datenwort nicht undefiniert verschoben werden. Nachteiligist jedoch, daß aufgrund der unterbrochenen Übertragung der Empfänger nur eine Teilinformationerhält, die damit fehlerhaft ist.The subject of Figure 7a is the shift clock input of the shift register21 an additional circuit 60 connected upstream, with which during the loading signal for theSch-eberegister 21 the application of the shift clock to the register is blocked.This means that the loaded data word cannot be shifted in an undefined manner. Disadvantageousis, however, that due to the interrupted transmission of the receiver only part of the informationreceives, which is therefore faulty.
Die Zusatzschaltung 60 von Figur 7a weist zwei Eingänge 61 und 62sowie einen Ausgang 63 auf. Ein ausführlichesSchaltbild dieserZusatzschaltung 60 ist in Figur 7b dargestellt, wobei die gleichen Bezugszahlenfür die Eingänge und den Ausgang angegeben sind. Nach der Darstellung von Figur7b beinhaltet die Zusatzschaltung eine Demodulationsschaltung (z.B. nach Unterlagenvon RCA ICAN 6267) 65 sowie eine Kippstufe 68 (z.B. CD 4013).The additional circuit 60 from FIG. 7a has two inputs 61 and 62and an output 63. A detailed oneCircuit diagram of thisAdditional circuit 60 is shown in Figure 7b, with the same reference numeralsare specified for the inputs and the output. According to the representation of figure7b, the additional circuit includes a demodulation circuit (e.g. according to documentsfrom RCA ICAN 6267) 65 as well as a flip-flop 68 (e.g. CD 4013).
Dabei wird das Ladesignal vom Eingang 62 zum Takteingang der Kippstufe68 durchgeschaltet, deren D-Eingang von der Versorgungsspannung beaufschlagt ist.Der Ausgang mit dem inversen Signal der Kippstufe 68 ist zu einem dem Ausgang 63vorgeschalteten UND-Gatter 69 geführt, dessen zeiter Eingang unmittelbar mit demEingang 51 für den Schiebetakt verbunden ist. Auch die Demodulatior.sschaltung erhältihr Eingangssignal von diesem Schiebetakteingang 61 und steuert über einen Inverter70 den Rücksetzeingang der Kippstufe 68.The loading signal from input 62 becomes the clock input of the flip-flop68 switched through, the D input of which is acted upon by the supply voltage.The output with the inverse signal of the flip-flop 68 is to one of the output 63upstream AND gate 69 out, whose time input directly with theInput 51 is connected for the shift clock. The demodulator circuit also receivesits input signal from this shift clock input 61 and controls via an inverter70 the reset input of flip-flop 68.
Das zu der Schaltungsanordnung von Figur 7b gehörende Impulsdiagrammzeigt Figur 7c. Dabei zeigt a das Schiebetaktsignal am Eingang 61, b das Ladesignalam Eingang 62, c das Rücksetzsignal am Rücksetzeingang der Kippstufe 68, d das Ausgangssignalam invertierenden Ausgang der Kippstufe 68 und schließlich e das Signal am Ausgang63 der Schaltungsanordnung. Das Impulsdiagramm macht deutlich, daß der Schiebetaktmit Eintreffen des Ladesignals am Eingang 62 unterbrochen wird, so daß über dieSchnittstelle 22 keine weiteren Daten mehr übertragen werden.The pulse diagram belonging to the circuit arrangement of FIG. 7bFigure 7c shows. A shows the shift clock signal at input 61, b shows the load signalat input 62, c the reset signal at the reset input of flip-flop 68, d the output signalat the inverting output of the flip-flop 68 and finally e the signal at the output63 of the circuit arrangement. The pulse diagram makes it clear that the shift clockis interrupted with the arrival of the loading signal at input 62, so that over theInterface 22 no more data are transmitted.
Im Empfangsteil ist dann jedoch Sorge zu tragen, daft der bereitsübertragende Teil nicht als komplett und damit als nicht fehlerfrei interpretiertwird.In the receiving part, however, care must be taken that the alreadyThe transmitted part is not interpreted as complete and therefore not free of errorswill.
Im Hinblick auf eine fehlerfreie Übertragung kann das senderseitigeSchieberegister auch nur einmal unmittelbar vor der Datenübertragunggeladen werden. Dies bedeutet jedoch einen erheblichen schaltungstechnischen Aufwandim Steuergerät, weil für diesen Fall die Steuerung des Rechners 15 mit der Schaltungsanordnungim Anzeigegerät synchronisiert werden müßte.With a view to error-free transmission, this can be done by the senderShift register only once immediatelybefore data transferLoading. However, this means a considerable outlay in terms of circuit technologyin the control unit, because in this case the control of the computer 15 with the circuit arrangementwould have to be synchronized in the display device.
Eine weitere und relativ einfache Möglichkeit ist die Zwischenspeicherungdes Signals vom Datenbus im Steuergerät. Dabei wird dieser Zwischenspeicher abhängigvon einem Rechnersignal geladen und die übernahme in des der Farallel-Serien-Wandlungdienende Schieberegister wird dann vom Schiebetakt aus gesteuert. Ein Beispiel hierfürzeigt Figur 8.Another and relatively simple option is cachingof the signal from the data bus in the control unit. This buffer becomes dependentloaded by a computer signal and the adoption in the farallel-series conversionThe shift register serving is then controlled by the shift clock. An example of thisFigure 8 shows.
Figur 8 zeigt eine Sendeschaltung im Steuergerät mit einer Zusatzschaltungsanordnungfür eine unterbrechungsfreie Übertragung. Dabei ist zwischen Datenbus 20 und Schieberegister21 ein Zwischenspeicher 72 geschaltet.FIG. 8 shows a transmission circuit in the control device with an additional circuit arrangementfor uninterrupted transmission. It is between the data bus 20 and the shift register21 a buffer 72 switched.
Die erforderliche Zusatzschaltungsanordnung 73 entspricht im wesentlichenderjenigen von Figur 7a. Sie weist zwei Eingänge 74 und 75 für das Schiebetakt-und Ladesignal auf und gibt an einem ersten Ausgang 76 das Verschiebesignal fürdas Schieberegister 21 und über einen zweiten Ausgang 77 das L#esignal für diesesSchieberegister 21 ab. Jedes Mal mit Beginn der acht Schiebetakte von der Taktleitung32 werden die Werte aus dem Zwischenspeicher 72 in das Schieberegister 21 geladen.Das Ladesignal für den Zwischenspeicher 72 sperrt die Übernahme von Daten aus demZwischenspeicher 72 in das Schieberegister 21. Auf diese Weise kann der Zwischenspeicher72 nahezu unabhängig von den Gegebenheiten im Empfangsgerät gespeist werden undgleichzeitig liegen am Schieberegister 21 als Parallel-Serien-Wandlerzumindestwährend der Dauer der Datenübertragung konstante Eingangswerte an.The required additional circuit arrangement 73 corresponds essentiallythat of Figure 7a. It has two inputs 74 and 75 for the shift clockand load signal and is at a first output 76 the shift signal forthe shift register 21 and, via a second output 77, the L # esignal for thisShift register 21. Each time at the beginning of the eight shift clocks from the clock line32, the values are loaded from the buffer 72 into the shift register 21.The load signal for the buffer 72 blocks the transfer of data from theLatch 72 in shift register 21. In this way, the latch72 can be fed almost independently of the conditions in the receiving device andat the same time are on the shift register 21 as a parallel-to-serial converterat leastconstant input values for the duration of the data transmission.
Figur 9a stimmt mit Figur 8 überein, was die Verwendung eines Zwischenspeichersvor dem Schieberegister anbelangt.Figure 9a corresponds to Figure 8, what the use of a bufferbefore the shift register.
Dabei wird jedoch als Alternativlösung der Schiebetakt im Steuergerätselbst erzeugt, wenn auch unter Umständen losgelöst vom eigentlichen Taktsignal.Im einzelnen ergibt sich dabei folgender Aufbau: Eine Schiebetakt-Erzeugungsstufeist mit 80 bezeichnet. Sie besitzt drei Ausgänge 81,~82 und 83, wobei das Signalam Ausgang 82 zusammen mit einem rechnergesteuerten Ladesignal von einem Eingang84 zu einem UND-Gatter 85 geführt ist, dessen Ausgang im Ladeeingang des Zwischenspeichers72 vezknüpft ist. Der Ladeeingang des Schieberegisters 21 steht unmittelbar mitdem Ausgang 81 der Schiebetakterzeugungsstufe 80 in Verbindung.However, the shift clock in the control unit is used as an alternative solutiongenerated itself, even if under certain circumstances detached from the actual clock signal.The following structure results in detail: A shift clock generation stageis denoted by 80. It has three outputs 81, ~ 82 and 83, with the signalat output 82 together with a computer-controlled load signal from an input84 is led to an AND gate 85, the output of which is in the loading input of the buffer72 is linked. The load input of the shift register 21 is directly with itthe output 81 of the shift clock generation stage 80 in connection.
Beim Gegenstand nach Figur 9a wird die Ladung des Zwischenspeichers72 während der eigentlichen Datenübertragung unterbrochen, d.h., daß das Schieberegisternur während der Pausenzeit neu geladen wird. Eine entsprechende Abstimmung zwischenLadesignal und Rechersteuerung sorgt dann dafür, daß jeweils die neuesten Werteim Zwischenspeicher verfügbar sind.In the case of the object according to FIG. 9a, the charge of the intermediate store72 interrupted during the actual data transfer, i.e. the shift registeris only reloaded during the pause. Appropriate coordination betweenThe loading signal and search control then ensure that the latest values are always availableare available in the cache.
Figur 9b zeigt ein Ausführungsbeispiel der Schiebetakterzeugungsstufe80 von Figur 9a, wobei der Block 9C dem.FIG. 9b shows an exemplary embodiment of the shift clock generation stage80 of Figure 9a, where the block 9C the.
Gegenstand von Figur 4 entspricht. Dieser Block 90 besitzt drei Ausgänge91 (Q4), 92 (Data-Valid) sowie 93 für den Schiebetakt. Beide Ausgänge 91 und 92führen über je einen Inverter 94 und 95 zu einem ersten Eingang zweier UND-Gatter96 und 97, wobei das UND-Gatter 96 zusätzlichvom Ladesignal desPunktes 84 beaufschlagt wird. Das UND-Gatter 97 steht über einen Inverter 98 mitdem Ausgang 93 des Blocks 90 in Verbindung. Während nun der Ausgang des UND-Gatters96 das Ladesignal 1 für den Zwischenspeicher 72 liefert, steuert das Ausgangssignaldes UND-Gatters 97 als Ladesignal 2 den Lademoment des Schieberegisters 21.Subject of Figure 4 corresponds. This block 90 has three outputs91 (Q4), 92 (Data-Valid) and 93 for the shift cycle. Both exits 91 and 92lead via an inverter 94 and 95 to a first input of two AND gates96 and 97, the AND gate 96 additionallyfrom the loading signal of thePoint 84 is applied. The AND gate 97 is with via an inverter 98the output 93 of the block 90 in connection. While now the output of the AND gate96 supplies the load signal 1 for the buffer store 72, controls the output signalof AND gate 97 as loading signal 2 the loading moment of shift register 21.
Figur 9c zeigt das zum Gegenstand von Figur 9b gehörende Impulsbild.Dabei ist den einzelnen Signalverlalfen die Bezugszahl des Orts ihres jeweiligenAuftretens zugeordnet. Erkennbar ist aus diesem Impulsdiagramm von Figur 9c, daßdas Ladesignal 1 für den Zwischenspeicher dem Ladesignal 2 für das Schieberegisternacheilt, so daß der Zwischenspeicher erst nach der Werteübernahme in das Schieberegistermit neuen Werten geladen wird.FIG. 9c shows the pulse pattern belonging to the subject of FIG. 9b.The individual signal curves are the reference number of the location of their respectiveAssociated with occurrence. It can be seen from this pulse diagram of FIG. 9c thatthe load signal 1 for the buffer memory the load signal 2 for the shift registerlags so that the buffer memory only after the values have been transferred to the shift registeris loaded with new values.
Gemeinsam war den bisher besprochenen Lösungsmöglichkeiten für dieDatenübertragung, daß außer einer Masseleitung 2 Steuerleitungen verfügbar seinmüssen. Die Erfindung umfaßt jedoch auch die Datenübertragung mit nur einer einzigenLeitung. Die Figuren 10 bis 13 zeigen die entsprechende sender- und empfängerseitigeSchaltungsanordnung mit den dazugehörenden Impulsbildern.The previously discussed possible solutions for theData transmission that, in addition to a ground line, 2 control lines are availablehave to. However, the invention also includes data transmission with only oneManagement. Figures 10 to 13 show the corresponding transmitter and receiver sideCircuit arrangement with the associated pulse patterns.
Dabei muß der eigentlichen Datenübertragung eine Information für dasEmpfangsteil bezüglich der erforderlichen Abtastfrequenz vorangestellt werden. Hierfürdient ein sogenanntes Startbit, dessen Länge diese Information beinhaltet.The actual data transmission must include information for theReceiving part are preceded with respect to the required sampling frequency. Therefora so-called start bit is used, the length of which contains this information.
Figur 10 zeigt die senderseitige Schaltungsanordnung für diese Übertragungsart.Mit 100 ist das als Parallel-Serien-Wandler wirkende Schieberegisterbezeichnet, dem über einen Zwischenspeicher 101 vom Datenbus Datenworte zugeleitetwerden. Dem Serienausgang des Schieberegisters 100 folgt ein ODER-Gatter 102 sowienachfolgend eine Treiberstufe für die serielle Datenübertragung 103. Das Ladesignalfür das Schieberegister 100 und für den Zwischenspeicher 101 kommt von einem Anschlußpunkt104, wobei dieser Punkt mit dem Zwischenspeicher 101 unmittelbar verbunden ist undmit dem entsprechenden Eingang beim Schieberegister 100 über einen Inverter 105und ein UND-Gatter 106. Eine Kippstufe ist mit 108 bezeichnet. Ferner finden sichin Figur 10 ein UND-Gatter 109 mit einem Dreifach-Eingang und ein UND-Gatter 110mit zwei Eingängen. Ein Taktsignal liegt an einem Eingangspunkt 112 an und steuertsowohl den Takteingang der Kippstufe 108 als auch je einen Eingang der UND-Gatter109 und 110. Ein vom Taktsignal abgeleitetes weiteres Frequenzsignal steht an einemAnschlußpunkt 113 zur Verfügung und mit ihm wird der D-Eingang der Kippstufe 108und der zweite Eingang des UND-Gatters 109.angesteuert. Zurückgesetzt wird die Kippstufe108 mit einem Signal vom Anschlußpunkt 114. Während der Q-Ausgang dieser Kippstufe108 mit dem zweiten Eingang des UND-Gatters 110 gekoppelt ist, steuert das Signalvom Ausgang Q der Kippstufe 108 das UND-Gatter 109 über dessen dritten Eingang.Der Ausgang dieses UND-Gatters 109 ist sowohl zum weiteren UND-Gatter 106 als auchzum zweiten Eingang des ODER-Gatters 102 geführt. Schließlich steht der Ausgangdes UND-Gatters 110 mit dem Takteingang des Schieberegisters 100 in Verbindung.FIG. 10 shows the transmitter-side circuit arrangement for this type of transmission.With 100 this is a parallelShift registers acting in series convertersdenotes, to which data words are fed from the data bus via a buffer 101will. The series output of the shift register 100 is followed by an OR gate 102 as wellsubsequently a driver stage for serial data transmission 103. The load signalfor the shift register 100 and for the buffer memory 101 comes from a connection point104, this point being directly connected to the buffer 101 andwith the corresponding input at the shift register 100 via an inverter 105and an AND gate 106. A trigger stage is designated by 108. There are alsoin FIG. 10 an AND gate 109 with a triple input and an AND gate 110with two entrances. A clock signal is applied to an input point 112 and controlsboth the clock input of the flip-flop 108 and one input each of the AND gates109 and 110. A further frequency signal derived from the clock signal is connected to aConnection point 113 is available and with it the D input of flip-flop 108and the second input of the AND gate 109th driven. The flip-flop is reset108 with a signal from connection point 114. During the Q output of this flip-flop108 is coupled to the second input of AND gate 110, controls the signalfrom the output Q of the flip-flop 108, the AND gate 109 via its third input.The output of this AND gate 109 is both to the further AND gate 106 andled to the second input of the OR gate 102. Finally there is the exitof AND gate 110 with the clock input of shift register 100 in connection.
Erklärt wird die in Figur 10 dargestellte Schaltungsanordnung zweckmäßigerweiseanhand des Impulsdiagrammsvon Figur 11, wobei die einzelnen Impulszügemit den Zahlen der jeweiligen Orte ihres Auftretens bezeichnet sind.The circuit arrangement shown in FIG. 10 is expediently explainedusing the pulse diagramof Figure 11, the individual pulse trainsare marked with the numbers of the respective places of their occurrence.
In Figur 11 zeigt a die Taktfrequenz am Eingang 112, b ein in derFrequenz geteiltes Signal, c das Ausgangssignal am Q-Ausgang der Kippstufe 108,d das Ausgangssignal des UND-Gatters 109. Dieses Signal wird gleichzeitig als Startbitzum ODER-Gatter 102 durchgeschaltet und enthält somit eine Information zur verwendetenTaktfrequenz.In Figure 11, a shows the clock frequency at input 112, b shows in theFrequency divided signal, c is the output signal at the Q output of flip-flop 108,d is the output signal of AND gate 109. This signal is also used as the start bitswitched through to the OR gate 102 and thus contains information on the usedClock frequency.
Figur lle zeigt das am Eingang 104 anliegende Ladesignal, das zeitlichwillkürlich auftritt und sowohl den Zwischenspeicher 101 mit neuen Daten lädt, alsauch die neue Datenübernahme in das nachfolgende Schieberegister 100 sperrt. Figurlif zeigt das Ladesignal für das Schieberegister 100, wobei deutlich wird, daß jeweilszu Beginn einer Datenübertragung das zuletzt im Zwischenspeicher 101 befindlicheDatenwort in das Schieberegister 100 übernommen wird. Das Taktsignal für das Schieberegister100 ist in Figur llg dargestellt, sein entsprechendes Ausgangssignal in Figur llh.Schließlich zeigt Figur lli die zu übertragende Information in ihrer Gesamtheitals Summe von Startbit und seriellem Datenwort.Figure lle shows the load signal present at input 104, the timeoccurs randomly and both the buffer 101 loads with new data, asalso blocks the new data transfer into the subsequent shift register 100. figurelif shows the load signal for the shift register 100, it being clear that in each caseAt the beginning of a data transmission, the last one located in the buffer memory 101Data word in the shift register 100 is accepted. The clock signal for the shift register100 is shown in FIG. 11g, its corresponding output signal in FIG. 11h.Finally, FIG. 11 shows the information to be transmitted in its entiretyas the sum of the start bit and the serial data word.
Die Länge der diesem Datenwort folgenden Pause wird beim vorliegendenBeispiel durch die in Figur llb dargestellte Frequenz bestimmt, die einem sechzehntelder Grundtaktfrequenz entspricht. Infolgedessen wird beim Gegenstand der Figur 10mit jedem sechzehnten Grundtaktimpuls mit einer Informationsübertragung begonnen.The length of the pause following this data word is the presentExample determined by the frequency shown in Figure 11b, which is one sixteenthcorresponds to the base clock frequency. As a result, the subject of FIG. 10an information transmission is started with every sixteenth basic clock pulse.
Die in Figur 10 dargestellte Sendeschaltung läßt sich relativ leichtauf einem LSI-Baustein für Ein-/Ausgabeeines Mikrocomputers unterbringen.Damit wird eine programmgesteuerte Ausgabe von Datenworten zur Anzeige von Betriebsdatenund z.B. Fehlercodes ermöglicht. Von Vorteil ist dabei, daß die benötigten Hilfstaktenach Figur lla und llb in der Regel bereits im Ein-/Ausgabe-Schaltkreis verfügbarsind.The transmission circuit shown in Figure 10 can be relatively easyon an LSI module for input / outputa microcomputer.This enables program-controlled output of data words to display operating dataand e.g. enables error codes. The advantage here is that the required auxiliary clocksaccording to FIGS. 11a and 11b, as a rule, already available in the input / output circuitare.
Ohne jeglichen Hardware-Aufwand läßt sich ein serielle Datentelegrammauch durch entsprechende Programrnlerung des Kikrocomputers an seinem seriellenAusgang Q erzeugen.A serial data telegram can be sent without any hardware effortalso by appropriately programming the microcomputer on its serialGenerate output Q.
Nach Figur 11 ist dem eigentlichen Datenwort ein tartbit vorgeschaltet,wobei die Dauer des Startbits in eiiiem festen Zusammenhang mit dem jeweiligen Zeitpunktder übertragenen Daten steht. Grundgedanke der Erfindung mit der nur einpoligenUbertragungsleitung ist nun, die Länge dieses Startbits als Synchronisationsinformationfür den Datenempfänger zu verwerten. Dazu wird die Länge des Startbits empfängerseitigausgezählt und die erforderlichen Abtastpunkte für die Daten entsprechend gewählt.According to Figure 11, the actual data word is preceded by a tart bit,where the duration of the start bit has a fixed connection with the respective point in timethe transferred data is available. Basic idea of the invention with the only single poleTransmission line is now the length of this start bit as synchronization informationto utilize for the data recipient. The length of the start bit is used on the receiver side for this purposecounted and the required sampling points for the data selected accordingly.
Ein Beispiel für die entsprechende Empfängerschaltung ist in Figur12 dargestellt.An example of the corresponding receiver circuit is shown in FIG12 shown.
Beim Gegenstand von Figur 12 dient ein erster Zähler 120 der Längenbestimmungdes Startbits. Dazu sind ein Speicher 121, vier.Kippstufen 122, 123, 124 und 125sowie T'ND-Gatter 126, 127 und 128 neben einem NOR-Gatter 129 erforderlich. DerErzeugung der Abtastpunkte in der Mitte der Datenteilworte dient ein Zähler 130sowie eine Kippstufe 131. Schließlich ist für die Anzeige ein Komplex von Serien-Parallel-Wandlerin Form eines Schieberegisters 132, eine Speicher- und Treiberstufe 133 sowie eineAnzeigeeinrichtung 134 erforderlich. Zurückgestellt werden sämtlicheZähler und Speichereinrichtungen mit einem von einem jeden Startbit abgeleitetenRücksetzimpuls mittels der Rücksetzimpulserzeugerstufe 135.In the subject of FIG. 12, a first counter 120 is used to determine the lengthof the start bit. A memory 121, four flip-flops 122, 123, 124 and 125 are provided for this purposeand T'ND gates 126, 127 and 128 in addition to a NOR gate 129 are required. Of theA counter 130 is used to generate the sampling points in the middle of the partial data wordsand a flip-flop 131. Finally, there is a complex of series-parallel converters for the displayin the form of a shift register 132, a storage and driver stage 133 and aDisplay device134 required. All will be put on holdCounters and storage devices with one derived from each start bitReset pulse by means of the reset pulse generator stage 135.
Im einzelnen ergibt sich folgender Schaltungsaufbau des Gegenstandesvon Figur 12. Die Informationsübertragungsleitung kommt von der Schnittstelle 22und führt über eine Eingangsschutzschaltung 136 sowohl zur Rücksetzinpulssteuereinheit135 als auch zu einem Eingang des U'?D-Gatters 126. Dieses ist ausgangsseitig zumD-EinganÕ der Kippstufe 122 geführt, dessen Q-Ausgang sowohl mit aen D-Eingang dernachfolgenden Kippstufe 123 als auch mib je einem Eingang des NOR-Gatters 129 unddes UND-Gatters 127 in Verbindung steht. Die beiden anderen Eingänge dieser Gattersind mit dem Q-Ausgang der Kippstufe 123 verknüpft. Beide Ausgänge der Gatter 129und 127 sind zu je einem der Setz- bzw. Rücksetzeingänge der nachfo#genden Kippstufe124 geführt. Während der#Q-Ausgang dieser Kippstufe 124 über das UND-Gatter 128mit dem CI-Eir.gang des Zählers 120 gekoppelt ist, steuert das Signal vom Q-Ausgangder Kippstufe 124 die Zählrichtung dieses Zählers 120. Getaktet werden die Kippstufen122 und 123 sowie der Zähler 120 ausgehend von einem am Eingang 138 anliegendenTaktfrequenzsignal. Der Zahlenausgang des Zählers 120 ist mit dem Speicher 121 verknüpftund dessen Ausgang wiederum bestimmt den jeweiligen Anfangswert des Zählers 120,so daß sich über diesen Speicher 121 eine Rückkopplung für den Zähler 120 ergibt.Der tbertrag-Ausgang des Zählers 120 steuert den D-Eingang des Flipflops 125 unddessen Q-Ausgang wiederum die Zahlbereitschaft des Zählers 120 sowie die Zählfrequenzdes Zählers 130. Das Zählbereitschaftssignal des Zählers 130kommtebenso wie das übernahmesignal des Speichers 121 sowie das Signal am Setzeingangder Kippstufe 131 vom Ausgang des NOR-Gatters 129. Während der Q-Ausgang der Kippstufe131 mit den beiden zweiten Eingängen der UND-Gatter 126 und 128 verknüpft ist, führteine Leitung 140 vom Q-Ausgang zu einem UND-Gatter 141, an dessen zweiten Eingangdas von der Eingangsschutzschaltung kommende Signal 136 anliegt und dessen Ausgangzum Serieningang des Schieberegisters 132 geführt ist.In detail, the following circuit structure of the object resultsof FIG. 12. The information transmission line comes from interface 22and leads via an input protection circuit 136 both to the reset pulse control unit135 as well as to an input of the U '? D gate 126. This is on the output side of theD-input of the flip-flop 122 out, the Q-output with both aen D-input of thesubsequent flip-flop 123 as well as one input each of the NOR gate 129 andof AND gate 127 is connected. The other two inputs of these gatesare linked to the Q output of flip-flop 123. Both outputs of gates 129and 127 are each for one of the set or reset inputs of the subsequent multivibrator124 led. During the # Q output of this flip-flop 124 via AND gate 128coupled to the CI input of counter 120 controls the signal from the Q outputthe flip-flop 124 the counting direction of this counter 120. The flip-flops are clocked122 and 123 as well as the counter 120 based on one applied to the input 138Clock frequency signal. The numerical output of the counter 120 is linked to the memory 121and its output in turn determines the respective initial value of counter 120,so that there is a feedback for the counter 120 via this memory 121.The carry output of the counter 120 controls the D input of the flip-flop 125 andits Q output, in turn, the readiness to pay of the counter 120 and the counting frequencyof the counter 130. The counting ready signal of the counter 130comesjust like the takeover signal of the memory 121 and the signal at the set inputof flip-flop 131 from the output of NOR gate 129. During the Q output of the flip-flop131 is linked to the two second inputs of AND gates 126 and 128, leadsa line 140 from the Q output to an AND gate 141, at its second inputthe signal 136 coming from the input protection circuit is present and its outputis led to the series input of the shift register 132.
Die Ta#t-raquenz dieses Schieberegisters 132 hängt unmittelbar vomSignal am Q1-Ausgang des Zählers 150 ab.The Ta # t frequency of this shift register 132 depends directly on theSignal at the Q1 output of the counter 150.
Der Über auf-Ausgang dieses Zählers 130 steuert schließlich noch dasZurücksetzen der Kippstufe 131 über einen Inverter 142. Das als Serien-Parallel-Wandlerarbeitende Schieberegister 132 gibt die jeweils übertragene DateninformatIon anden Speicher 133 und schließlich an die Anzeigeeinheit 134 weiter.The over on output of this counter 130 finally controls thatResetting the flip-flop 131 via an inverter 142. This as a series-parallel converterWorking shift register 132 indicates the data information transmitted in each casethe memory 133 and finally to the display unit 134.
Die Wirkungsweise des in Figur 12 dargestellten Gegenstandes ergibtsich aus dem Impulsbild nach Figur 13.The mode of operation of the object shown in FIG. 12 resultscan be seen from the pulse pattern according to FIG. 13.
Figur 13a zeigt das Eingangssignal der Empfangsschaltung, welcheszwangsläufig dem Ausgangssignal Figur lli der Sendeschaltung entspricht. Figur 13bzeigt den Zählerstandsverlauf des Zählers 120, wobei die Betriebsweise dieses Zählersersichtlich wird. Wesentlich ist ein rupwcrtszählvorgang während der Zeitdauer desartbits und somit der halben Periodendauer einer Dateneillzelinforiation. Daranschließt sich mit einem dem Anstieg envsprechenden Abfallgradienten ein Abwärtszählvorgangan, wobei dann jeweils der Zähler nach Erreichen seines Null-Durchgangs wieder aufdiesen vorher ermittelten Zählwert zurückgesetzt wird. Auf diese Weise werdenAbtastpunktenach Figur 13c gewonnen, die im Vergleich zum Linienzug nach Figur 13a jeweils mittigzu einer Dateninforraation liegen. Das Start- und Stop-Signal für den anfänglichenZählvorgang im Zähler 120 zeigen die Figuren 13d und 13e. Das Rücksetzsignal fürdiesen Zähler 120 ist in Figur 13f dargestellt und das davon abgeleitete Schiebetaktsignalin Figur 13g bzw. 13i. Das Zeit-Signal für die Übertragung des gesamten Datenwortszeigt Figur 13h.Figure 13a shows the input signal of the receiving circuit, whichnecessarily corresponds to the output signal Figure lli of the transmission circuit. Figure 13bshows the count progression of the counter 120, the mode of operation of this counterbecomes apparent. What is essential is a rupwcrtszählvorgang during the period of theartbits and thus half the period of a data item information. To ita down counting process follows with a decrease gradient corresponding to the increaseon, in which case the counter will open again after reaching its zero crossingthis previously determined count is reset. Be that waySampling pointsobtained according to Figure 13c, each in the middle in comparison to the line of Figure 13ato a data information. The start and stop signal for the initialCounting process in counter 120 is shown in FIGS. 13d and 13e. The reset signal forthis counter 120 is shown in FIG. 13f and the shift clock signal derived therefromin Figure 13g and 13i, respectively. The time signal for the transmission of the entire data wordshows Figure 13h.
Wesentlich für ein korrektes Arbeiten des Gegenstandes von Figur 12ist eine wesentlich höhere Taktfrequenz als die Dolgefrequenz der Daten, weil davondie Genauigkeit der Auszählung des Startbits abhängt.Essential for the object of FIG. 12 to work correctlyis a much higher clock frequency than the dolge frequency of the data because of itthe accuracy of the counting of the start bit depends.
Aufgrund der mittigen Datenabfrage - vergleiche Figur 13a mit 7i -sind kleinere Verschiebungen in der Abtastfrequenz ohne Belang, da sie ja zu Beginneiner jeden Informationsübertragung neu ermittelt wird und der Schiebetakt zumindestanfangs, d.h. beim ersten Datenbit, sehr gut angenähert in der Mitte dieses Datenbitsliegt. Nach Einlauf eines kompletten Datensatzes in das Schieberegister 132 wirddas eingelesene Datenwort in den Speicher 133 übernommen und letztlich der Anzeigeeinheit134 zugeführt.Due to the central data query - compare Figure 13a with 7i -minor shifts in the sampling frequency are irrelevant, since they are at the beginningof each information transmission is determined anew and the shift clock at leastinitially, i.e. at the first data bit, very well approximated in the middle of this data bitlies. After a complete data set has entered the shift register 132the read data word is transferred to the memory 133 and ultimately to the display unit134 supplied.
Wesentlich bei den Gegenständen von Figur 10 und 12 ist die serielleInformationsübertragung bezüglich der Taktfrequerz und der Daten über nur eine Leitungaußer der Masseleitung, sowie die zwangsläufige Synchronisierung der Signalverarbeitungim Empfangsteil auf die im Sendeteil zur Verfügung stehende Taktfrequenz. Dabeieignet sich dieses System neben seinem Einsatz im Kraftfahrzeug selbst auch fürdie Datenübertragung zwischenKraftfahrzeug und z.B. einer Diagnoseeinheit.Für den Einsatz im Kraftfahrzeug selbst stehe stellvertretend die Verbindung zwischeneinem irgendwie gearteten digital arbeitenden Steuergerät für Betriebskenngrößender Brennkraftmaschine und z.B. Anzeigeeinheiten im Bereich des Armaturenbretts.What is essential in the objects of FIGS. 10 and 12 is the serialInformation transmission regarding the clock frequency and the data via only one lineexcept for the ground line, as well as the inevitable synchronization of the signal processingin the receiving section to the clock frequency available in the transmitting section. IncludedIn addition to its use in motor vehicles, this system is also suitable forthe data transfer betweenMotor vehicle and e.g. a diagnostic unit.For use in the motor vehicle itself, the connection betweensome kind of digital control device for operating parametersthe internal combustion engine and e.g. display units in the area of the dashboard.
Einrichtung zum seriellen übertragen von Daten in und/oder aus einemKraftfahrzeug Zusammenfassung Vorgeschlagen wird eine Einrichtung zum seriellenÜbertragen von Daten in und/oder aus einem Kraftfahrzeug, wie z.B. Betriebskenngrößenund/oder einem Fehlercode, ausgehend von einem Datenbus einer digital arbeitendenSignalverarbeitungsanlage und einem mit dem Datenbus in Verbindung stehenden Parallel-Serien-Wandler,wobei die Übertragungsfrequenz gegenüber der Arbeitstaktfrequenz der Signalverarbeitungsanalgefrei wählbar ist. Ein erstes Ausführungsbeispiel arbeitet mit zwei getrennten Übertragungsleitungenfür das Taktsignal und das Datensignal. Beim zweiten Ausführungsbeispiel ist demeigentlichen Datenwort ein sogenannt#s Startbit vorangestellt, welches in seinerLänge eine Information zur Steuerung des empfängerseitigen Taktfrequenzgeneratorsbeinhaltet.Device for the serial transfer of data in and / or out of aMotor vehicle summary A device for serialTransferring data to and / or from a motor vehicle, such as operating parametersand / or an error code, based on a data bus of a digital oneSignal processing system and a parallel-to-serial converter connected to the data bus,where the transmission frequency versus the operating clock frequency of the signal processing systemis freely selectable. A first embodiment works with two separate transmission linesfor the clock signal and the data signal. In the second embodiment is thethe actual data word is preceded by a so-called # s start bit, which is in itsLength of information for controlling the clock frequency generator on the receiver sidecontains.
Die vorgeschlagenen Lösungen zeichnen sich durch große Unempfindlichkeitgegenüber Störungen aus, weil insDesondere beim zweiten Lösungsvorschlag die Abtastungdes Signals im Empfänger zu Beginn eines jeden Datenworts neu synchonisiert wird.The proposed solutions are characterized by great insensitivitywith respect to disturbances, because in particular in the case of the second proposed solution, the scanningof the signal is re-synchronized in the receiver at the beginning of each data word.
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19803001331DE3001331A1 (en) | 1980-01-16 | 1980-01-16 | Serial transmission of data from and/or to motor vehicle - using microprocessor connected to interface for vehicle sensors and RAM and ROM |
| JP276281AJPS56106460A (en) | 1980-01-16 | 1981-01-13 | Data transmitter |
| SE8100210ASE8100210L (en) | 1980-01-16 | 1981-01-15 | DEVICE FOR SERIAL TRANSFER OF DATA TO AND / OR FROM MOTOR VEHICLE |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19803001331DE3001331A1 (en) | 1980-01-16 | 1980-01-16 | Serial transmission of data from and/or to motor vehicle - using microprocessor connected to interface for vehicle sensors and RAM and ROM |
| Publication Number | Publication Date |
|---|---|
| DE3001331A1true DE3001331A1 (en) | 1981-07-23 |
| DE3001331C2 DE3001331C2 (en) | 1989-12-07 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19803001331GrantedDE3001331A1 (en) | 1980-01-16 | 1980-01-16 | Serial transmission of data from and/or to motor vehicle - using microprocessor connected to interface for vehicle sensors and RAM and ROM |
| Country | Link |
|---|---|
| JP (1) | JPS56106460A (en) |
| DE (1) | DE3001331A1 (en) |
| SE (1) | SE8100210L (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3308610A1 (en)* | 1983-03-11 | 1984-09-13 | Robert Bosch Gmbh, 7000 Stuttgart | Method for fault detection in electrical apparatuses |
| DE3332037A1 (en)* | 1983-09-06 | 1985-03-21 | Robert Bosch Gmbh, 7000 Stuttgart | METHOD AND DEVICE FOR TRANSMITTING SIGNALS |
| FR2578070A1 (en)* | 1985-02-22 | 1986-08-29 | Bosch Gmbh Robert | METHOD FOR OPERATING A DATA PROCESSING FACILITY FOR MOTOR VEHICLES |
| EP0225971A3 (en)* | 1985-11-15 | 1988-03-02 | Dr.Ing.H.C. F. Porsche Aktiengesellschaft | Motor vehicle diagnostic system |
| EP0425475A1 (en)* | 1985-06-03 | 1991-05-02 | Canon Kabushiki Kaisha | Data transmission and detection system |
| EP0506214A1 (en)* | 1991-03-27 | 1992-09-30 | Siemens Aktiengesellschaft | Method for operating a multiplex-control for an on-board network for automotive-vehicle |
| WO1993025786A1 (en)* | 1992-06-12 | 1993-12-23 | Itt Automotive Europe Gmbh | Central locking system for motor vehicles |
| DE4334859A1 (en)* | 1993-10-13 | 1994-12-01 | Daimler Benz Ag | Apparatus for testing and/or programming electronic control devices in a motor vehicle |
| US5747885A (en)* | 1992-06-12 | 1998-05-05 | Itt Automotive Europe Gmbh | Central locking system for motor vehicles |
| US5781125A (en)* | 1995-08-12 | 1998-07-14 | Bayerische Motoren Werke Aktiengesellschaft | Arrangement for the wireless exchange of data between a servicing device and a control unit in a motor vehicle |
| US6731224B1 (en) | 1997-11-25 | 2004-05-04 | Continental Teves Ag & Co., Ohg | Method and device for preprocessing a received, data coded transmitting signal |
| US6894984B2 (en) | 2000-06-21 | 2005-05-17 | Dr. Johannes Heidenhaim Gmbh | Method and device for serial data transmission between a position measuring system and a processing unit |
| US7289438B2 (en) | 2000-06-21 | 2007-10-30 | Dr. Johannes Heidenhain Gmbh | Method and device for serial data transmission between a position measuring system and a processing unit |
| EP1910921A4 (en)* | 2005-06-20 | 2010-01-20 | Bloomberg Finance Lp | Synchronous one-bit interface protocol or data structure |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1184933B (en)* | 1985-03-28 | 1987-10-28 | Olivetti & Co Spa | INTEGRATION CIRCUIT FOR DATA TRANSMISSION AND RECEPTION |
| JP2880364B2 (en)* | 1993-02-25 | 1999-04-05 | 株式会社日立製作所 | Automotive engine control device |
| JP3898694B2 (en)* | 2001-10-02 | 2007-03-28 | 株式会社日立製作所 | Serial data transmission device |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3676858A (en)* | 1970-09-30 | 1972-07-11 | Honeywell Inf Systems | Method, apparatus and computer program for determining the transmission rate and coding configuration of remote terminals |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5072503A (en)* | 1973-10-29 | 1975-06-16 | ||
| JPS5319383A (en)* | 1976-08-08 | 1978-02-22 | Sumitomo Electric Industries | Metaod of molding of plastic * reinforced with fiber |
| JPS53149706A (en)* | 1977-06-02 | 1978-12-27 | Nec Corp | Serial data transfer system on timing clock control system |
| JPS6040749B2 (en)* | 1977-10-21 | 1985-09-12 | 株式会社日立製作所 | serial transmission device |
| JPS5470710A (en)* | 1977-11-17 | 1979-06-06 | Nec Corp | Communication speed designating system |
| JPS6046586B2 (en)* | 1978-06-07 | 1985-10-16 | 株式会社日立製作所 | Communication control device |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3676858A (en)* | 1970-09-30 | 1972-07-11 | Honeywell Inf Systems | Method, apparatus and computer program for determining the transmission rate and coding configuration of remote terminals |
| Title |
|---|
| C.C.I.T.T "Green Book", Vol.VIII, Data Trans- mission, 1973, Recommendation V.24, S.92-99* |
| H.-B.Koopmann, "Schnittstellen an Mikroprozessor- Systemen", Elektronik Journal, H.10/1979, S.5-8* |
| L.A.MITTA "Transmission Speed Indentification Scheme" IBM Techn.Discl.Bull., Vol.14, No.10, März 1972, S.3065-3066* |
| P.RUTISHAUSER, "Der Aufbau von Bussystemen", Elektroniker, Nr.5, 1977, EL7 bis EL15* |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3308610A1 (en)* | 1983-03-11 | 1984-09-13 | Robert Bosch Gmbh, 7000 Stuttgart | Method for fault detection in electrical apparatuses |
| DE3332037A1 (en)* | 1983-09-06 | 1985-03-21 | Robert Bosch Gmbh, 7000 Stuttgart | METHOD AND DEVICE FOR TRANSMITTING SIGNALS |
| US5303348A (en)* | 1985-02-22 | 1994-04-12 | Robert Bosch Gmbh | Method of arbitrating access to a data bus and apparatus therefor |
| FR2578070A1 (en)* | 1985-02-22 | 1986-08-29 | Bosch Gmbh Robert | METHOD FOR OPERATING A DATA PROCESSING FACILITY FOR MOTOR VEHICLES |
| US5901156A (en)* | 1985-02-22 | 1999-05-04 | Robert Bosch Gmbh | Method of processing messages to be transmitted for a data processing arrangement |
| US5001642A (en)* | 1985-02-22 | 1991-03-19 | Robert Bosch Gmbh | Method for operating a data processing system |
| US5640511A (en)* | 1985-02-22 | 1997-06-17 | Robert Bosch Gmbh | Method of arbitrating access to a data bus and apparatus therefor |
| US5621888A (en)* | 1985-02-22 | 1997-04-15 | Robert Bosch Gmbh | Method of building up messages for driving a data processing arrangement with several stations receiving connected thereto |
| EP0425475A1 (en)* | 1985-06-03 | 1991-05-02 | Canon Kabushiki Kaisha | Data transmission and detection system |
| US5155637A (en)* | 1985-06-03 | 1992-10-13 | Canon Kabushiki Kaisha | Data transmission and detection system |
| EP0225971A3 (en)* | 1985-11-15 | 1988-03-02 | Dr.Ing.H.C. F. Porsche Aktiengesellschaft | Motor vehicle diagnostic system |
| EP0506214A1 (en)* | 1991-03-27 | 1992-09-30 | Siemens Aktiengesellschaft | Method for operating a multiplex-control for an on-board network for automotive-vehicle |
| WO1993025786A1 (en)* | 1992-06-12 | 1993-12-23 | Itt Automotive Europe Gmbh | Central locking system for motor vehicles |
| US5747885A (en)* | 1992-06-12 | 1998-05-05 | Itt Automotive Europe Gmbh | Central locking system for motor vehicles |
| DE4334859A1 (en)* | 1993-10-13 | 1994-12-01 | Daimler Benz Ag | Apparatus for testing and/or programming electronic control devices in a motor vehicle |
| US5781125A (en)* | 1995-08-12 | 1998-07-14 | Bayerische Motoren Werke Aktiengesellschaft | Arrangement for the wireless exchange of data between a servicing device and a control unit in a motor vehicle |
| US6731224B1 (en) | 1997-11-25 | 2004-05-04 | Continental Teves Ag & Co., Ohg | Method and device for preprocessing a received, data coded transmitting signal |
| US6894984B2 (en) | 2000-06-21 | 2005-05-17 | Dr. Johannes Heidenhaim Gmbh | Method and device for serial data transmission between a position measuring system and a processing unit |
| US7289438B2 (en) | 2000-06-21 | 2007-10-30 | Dr. Johannes Heidenhain Gmbh | Method and device for serial data transmission between a position measuring system and a processing unit |
| EP1910921A4 (en)* | 2005-06-20 | 2010-01-20 | Bloomberg Finance Lp | Synchronous one-bit interface protocol or data structure |
| AU2006262506B2 (en)* | 2005-06-20 | 2011-12-01 | Bloomberg Finance L.P. | Synchronous one-bit interface protocol or data structure |
| US8249209B2 (en) | 2005-06-20 | 2012-08-21 | Bloomberg Finance L.P. | Synchronous one-bit interface protocol or data structure |
| Publication number | Publication date |
|---|---|
| SE8100210L (en) | 1981-07-17 |
| DE3001331C2 (en) | 1989-12-07 |
| JPS56106460A (en) | 1981-08-24 |
| Publication | Publication Date | Title |
|---|---|---|
| DE3001331A1 (en) | Serial transmission of data from and/or to motor vehicle - using microprocessor connected to interface for vehicle sensors and RAM and ROM | |
| DE2740533C2 (en) | Telecontrol process and telecontrol system for carrying out the process | |
| DE2731336C2 (en) | Cycle system | |
| DE69016169T2 (en) | Line interface for a communications network. | |
| DD142414A5 (en) | MULTIPLEX INFORMATION ANALYSIS SYSTEM | |
| DE69028498T2 (en) | Data transmission system and method | |
| DE2719531A1 (en) | DIGITAL LOGIC CIRCUIT FOR SYNCHRONIZATION OF A DATA TRANSFER | |
| DE2508716A1 (en) | TEST MODULE FOR COMPLEX TEST SYSTEM | |
| DE69328648T2 (en) | Transmission control device | |
| DE3501194A1 (en) | METHOD AND DEVICE FOR EXCHANGING DATA BETWEEN MICROPROCESSORS | |
| EP0012185A1 (en) | Test circuit for synchronously operating clock generators | |
| DE69905238T2 (en) | Device for the complete diagnosis of a driver | |
| DE2534454A1 (en) | SHIFT TESTER | |
| EP0009600B1 (en) | Method and interface device for carrying out maintenance operations over an interface between a maintenance processor and a plurality of individually testable functional units of a data processing system | |
| DE3247910A1 (en) | Circuit arrangement for data storage in motor vehicles | |
| DE3618087A1 (en) | FAULT-TOLERANT RECEIVER | |
| EP1399831B1 (en) | Device and method for converting a diagnostic interface to spi standard | |
| DE2633155A1 (en) | DEVICE FOR GENERATING TIME-DEFINED CONTROL SIGNALS | |
| DE2517102A1 (en) | SYSTEM FOR COUPLING THE DATA PROCESSOR OF A DATA PROCESSING SYSTEM TO PERIPHERAL UNITS | |
| DE3608397A1 (en) | System and device for serial data transmission | |
| DE2155129B2 (en) | Peripheral control circuit for connecting a peripheral data processing unit to a central unit | |
| DE2554775C2 (en) | Device for data transmission in electronic circuits for motor vehicles | |
| DE69121051T2 (en) | Address recognition device for electronic data processing module | |
| EP0012794B1 (en) | Method and device for checking the control signals derived from an instruction of an electronic data processing unit | |
| DE2429066C3 (en) | Remote control system with transmission of multiple information |
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8320 | Willingness to grant licences declared (paragraph 23) | ||
| 8339 | Ceased/non-payment of the annual fee |