Die Erfindung betrifft ein Halbleiter-Leistungsbauelement mit erhöhter Latch-up-Festigkeit durch Unterdrücken eines parasitären Thyristors, mit einem eine Basiszone bildenden Halbleiterkörper des einen Leitungstyps, in welchem eine weitere Basiszone des anderen Leitungstyps vorgesehen ist.The invention relates to a semiconductor power componentincreased latch-up strength by suppressing a parasitary thyristor, with a semi-lead forming a base zonebody of one line type, in which another Basiszone of the other line type is provided.
Unter "Latch-up" wird das Zünden eines parasitären Thyristors bei beispielsweise einem IGBT (IGBT = Bipolartransistor mit isoliertem Gate) verstanden. Bei einem solchen IGBT wird der parasitäre Thyristor aus einer n-Sourcezone, einer p-Wanne, einer n-Basiszone und einer p-Kollektorzone gebildet.Latch-up is the ignition of a parasitic thyristorwith, for example, an IGBT (IGBT = bipolar transistor withinsulated gate) understood. With such an IGBT theparasitic thyristor from an n-source zone, a p-well,an n-base zone and a p-collector zone.
Bei IGBTs wird bisher die Latch-up-Festigkeit durch p⁺-Zonen erhöht, die unterhalb der n⁺-Emitterzone angeordnet sind. Infolge dieser p⁺-Zone sinkt der durch den unterhalb der n-Sourcezone fließende Löcherstrom verursachte laterale Spannungsabfall. Damit wird die Gefahr, daß dieser Spannungsabfall den Wert der Diffusionsspannung zwischen der n-Sourcezone und der p-Wanne annähernd erreicht und zum Einrasten des parasitären Thyristors führen könnte, erheblich reduziert.In IGBTs, the latch-up strength has so far been determined by p⁺ zonesincreases, which are arranged below the n⁺ emitter zone. Infollow this p⁺ zone, the sinks through the below theHole current flowing in the n-source zone caused lateral spanwaste. This eliminates the risk that this voltagedrop the value of the diffusion voltage between the n-sourcezone and the p-tub are almost reached and to snap theparasitic thyristors could be significantly reduced.
Dennoch hat sich gezeigt, daß durch die obigen üblichen Maßnahmen, also das Anordnen einer p⁺-Zone unterhalb der n⁺-Zone speziell bei IGBTs die Latch-up-Festigkeit nicht in dem gewünschten Maß erreicht werden kann.Nevertheless, it has been shown that by the usual measure abovetook, i.e. placing a p⁺ zone below the n⁺ zoneespecially with IGBTs, the latch-up strength is not sufficientdesired degree can be achieved.
Im übrigen gibt es auch allgemein bei planaren und trenchartigen MOS-Zellen die verschiedensten Ausgestaltungsformen zur Reduzierung der Durchlaßspannung.Otherwise there are also generally planar and trencharterm MOS cells for a wide variety of designsReduction of the forward voltage.
Es ist daher Aufgabe der vorliegenden Erfindung, ein Halbleiter-Leistungsbauelement zu schaffen, das sich durch eine besonders hohe Latch-up-Festigkeit auszeichnet.It is therefore an object of the present invention, a half leadter power component to create, which is characterized by a beparticularly high latch-up strength.
Zur Lösung dieser Aufgabe zeichnet sich ein Halbleiter-Leistungsbauelement der eingangs genannten Art erfindungsgemäß durch eine in der weiteren Basiszone angeordnete Ladungsträger-Rekombinationszone aus. Diese Ladungsträger-Rekombinationszone kann aus Metall oder hochdotiertem polykristallinem Silizium bestehen. Als Metall ist beispielsweise eine Titanlegierung geeignet. Die Ladungsträger-Rekombinationszone kann dabei die weitere Basiszone durchsetzen oder aber nur in einen Oberflächenbereich der weiteren Basiszone eingebettet sein. Besonders vorteilhaft ist es, wenn die Ladungsträger-Rekombinationszone in einer in der weiteren Basiszone angeordneten hochdotierten Zone des einen Leitungstyps vorgesehen ist. Dieser eine Leitungstyp ist vorzugsweise der n-Leitungstyp.A semiconductor Lei is used to solve this taskStungsbauelement of the type mentioned in the inventionby a charge carrier arranged in the further base zonerecombination zone. This carrier recombination zone can be made of metal or highly doped polycrystallineSilicon exist. For example, titanium is a metalalloy suitable. The carrier recombination zone canenforce the further base zone or only in eggembedded surface area of the further base zonebe. It when the charge carrier Recombination zone in one in the other base zoneassigned highly doped zone of one line typeis. This one line type is preferably the n lineType.
Die beispielsweise in die weitere p-Basiszone eingelagerte Ladungsträger-Rekombinationszone bewirkt, daß ein Großteil des Löcherstromes in der Ladungsträger-Rekombinationszone rekombiniert, und dieser Strom wird sodann weiter bis hin zu der Emitterzone als Elektronenstrom im MOS-Kanal geführt. Der unterhalb der N-Source fließende Löcherstrom wird dadurch erheblich reduziert, was zu einer wesentlichen Steigerung der Latch-up-Festigkeit führt.The one, for example, stored in the further p-base zoneCarrier recombination zone causes much of itthe hole current in the charge carrier recombination zone rightcombined, and this stream is then continued up tothe emitter zone as an electron current in the MOS channel. Of thehole current flowing below the N source becomes therebysignificantly reduced, resulting in a substantial increase inLatch-up strength leads.
Durch die zwischen der Ladungsträger-Rekombinationszone und der n-Basiszone vorgesehene hochdotierte n⁺-Zone wird die Löcherrekombination gesteuert. Damit wirkt sich die hohe Rekombinationsgeschwindigkeit am Metall der Ladungsträger-Rekombinationszone nicht so stark auf die n-Basiszone aus. Dadurch kann die Löcherkonzentration im angrenzenden Bereich der n-Basiszone beeinflußt werden, wobei diese Löcherkonzentration wiederum die Leitfähigkeitsmodulation in der n-Basiszone beeinflußt.By between the charge carrier recombination zone andthe highly doped n⁺ zone provided for the n base zone becomes the Lörecombination controlled. This affects the high recombination speed on the metal of the charge carrier recombination zone not so strongly on the n base zone. Therebycan the hole concentration in the adjacent area of the n-Basiszone are affected, this hole concentrationagain the conductivity modulation in the n-base zoneinfluences.
Weiterhin ist in bevorzugter Weise unterhalb der Ladungsträger-Rekombinationszone eine Isolatorschicht vorgesehen. Durch diese Isolatorschicht wird der MOS-Teil des Halbleiter-Leistungsbauelements, beispielsweise eines IGBTs, vollständig frei von Löchern gehalten. Als Folge hiervon kann ein Latch-up-Risiko praktisch ausgeschlossen werden. Auch wirkt die Isolatorschicht zusätzlich als Löcherstauzone, wodurch die Leitfähigkeitsmodulation in der n-Basiszone weiter erhöht wird.Furthermore, it is preferably below the charge carrierger recombination zone provided an insulator layer. Bythis insulator layer becomes the MOS part of the semiconductor LeiPower component, such as an IGBT, completelykept clear of holes. As a result, aLatch-up risk can practically be excluded. It also worksInsulator layer also as a hole congestion zone, which makes theConductivity modulation increased further in the n-base zonebecomes.
Die oben angegebenen Leitfähigkeitstypen können auch umgekehrt werden: in diesem Fall wirkt die Ladungsträger-Rekombinationszone als Elektronen-Rekombinationszone, wenn sie in eine n-Wanne, wie beispielsweise bei einem MCT (MCT = MOS-gesteuerter Thyristor) eingebettet ist. Die hochdotierte Zone des einen Leitungstyps ist dann eine p⁺-Halbleiterzone. Eine andere Anwendungsmöglichkeit besteht in einem EST (EST = emittergeschalteter Thyristor), bei dem durch die vorliegende Erfindung die Latch-up-Festigkeit erhöht werden kann, indem Latch-up-Probleme des parasitären MOSFETs vermieden werden.The conductivity types specified above can also be reversedbe returned: in this case the charge carrier recombination worksnation zone as electron recombination zone when inan n-well, such as an MCT (MCT = MOS-gecontrolled thyristor) is embedded. The highly doped zoneone of the conduction types is then a p⁺ semiconductor zone. Aanother possible application is an EST (EST =emitter-switched thyristor), in which the presentInvention the latch-up strength can be increased byLatch-up problems of the parasitic MOSFET can be avoided.
Bevorzugte Anwendungsmöglichkeiten der vorliegenden Erfindung bestehen in einer MOSFET/Dioden-Kaskode, einer MOSFET/Thyristor-Kaskode, einer Transistor/Dioden-Kaskode und einer Transistor/Thyristor-Kaskode.Preferred applications of the present inventionconsist of a MOSFET / diode cascode, a MOSFET / Thyristor cascode, a transistor / diode cascode and a Transistor / thyristor cascode.
Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:The invention will be described in more detail below with reference to the drawingsexplained. Show it:
Fig. 1 einen IGBT nach einem ersten Ausführungsbeispiel der vorliegenden Erfindung,Fig. 1 is an IGBT according to a first embodiment of the present invention,
Fig. 2 eine MOSFET/Dioden-Kaskode nach einem zweiten Ausführungsbeispiel der Erfindung,Fig. 2 shows a MOSFET / diode according to a second cascode exporting approximately example of the invention,
Fig. 3 eine MOSFET/Thyristor-Kaskode nach einem dritten Ausführungsbeispiel der Erfindung,Fig. 3 is a MOSFET / thyristor-cascode operation example according to a third From the invention,
Fig. 4 eine Transistor/Dioden-Kaskode nach einem vierten Ausführungsbeispiel der vorliegenden Erfindung,Fig. 4 is a transistor / diode cascode according to a fourth embodiment of the present invention,
Fig. 5 eine Seitenansicht eines fünften Ausführungsbeispiels der vorliegenden Erfindung undFig. 5 is a side view of a fifth embodiment of the present invention and
Fig. 6 eine MOSFET/Thyristor-Kaskode nach einem sechsten Ausführungsbeispiel der Erfindung.Fig. 6 shows a MOSFET / thyristor cascode according to a sixth embodiment of the invention.
In den Figuren werden sich einander jeweils entsprechende Teile mit den gleichen Bezugszeichen versehen.Corresponding to each other in the figuresParts have the same reference numerals.
Fig. 1 zeigt als erstes Ausführungsbeispiel der Erfindung ei-
nen IGBT mit einer p⁺-leitenden Kollektorzone1, einer n⁻-Halbleiterschicht2, einer p-Halbleiterwanne3, einer n⁺-Emitterzone4, einer Siliziumdioxidschicht5, einer in die Siliziumdioxidschicht5 eingelagerten Gateelektrode6 und einer ebenfalls in die Siliziumdioxidschicht5 eingelagerten Potentialelektrode7.Fig. 1 shows as a first embodiment of the invention, egg
NEN IGBT with a p⁺-type collector zone1 , an n⁻-semiconductor layer2 , a p-semiconductor trough3 , an n⁺-emitter zone4 , a silicon dioxide layer5 , a gate electrode6 embedded in the silicon dioxide layer5 and also in egg ner the silicon dioxide layer5 embedded potential electrode7 .
Erfindungsgemäß ist in der p-Halbleiterwanne3 zusätzlich noch eine Ladungsträger-Rekombinationszone8, aus beispielsweise einer Titanlegierung eingelagert, wobei zwischen der n-Halbleiterschicht2 und dieser Ladungsträger-Rekombinationszone8 noch eine n⁺-Halbleiterzone9 angeordnet ist.According to the invention in the p-type semiconductor well3 in addition, a carrier recombination zone8, Example as incorporated a titanium alloy of, wherein between the n-type semiconductor layer2 and the charge-carrier recombination zone8 is disposed still an n⁺-type semiconductor region.9
Die Ladungsträger-Rekombinationszone8, die in die als p-Basis dienende p-Halbleiterwanne3 eingelagert ist, wirkt als Löcher-Rekombinationszone. Ein Großteil des Löcherstromes rekombiniert in dieser Ladungsträger-Rekombinationszone8, und der so erhaltene Strom wird weiter zu der n⁺-Emitterzone4 im MOS-Kanal in der p-Halbleiterwanne3 geführt. Der unterhalb der n-Source fließende Löcherstrom wird dadurch bedeutend reduziert, was das Latch-up-Risiko erheblich vermindert.The charge carrier recombination zone8 , which is embedded in the p-semiconductor trough3 serving as p-base, acts as a hole recombination zone. A large part of the hole current re combines in this charge carrier recombination zone8 , and the current thus obtained is passed on to the n⁺-emitter zone4 in the MOS channel in the p-type semiconductor trough3 . The hole current flowing underneath the n-source is thereby significantly reduced, which considerably reduces the risk of latch-up.
Durch die zwischen der Ladungsträger-Rekombinationszone8 und der n⁻-Halbleiterschicht2 vorgesehene n⁺-Halbleiterzone9 kann die Löcherrekombination gesteuert werden. Dadurch wirkt sich die hohe Rekombinationsgeschwindigkeit am Metall, beispielsweise einer Titanlegierung, oder polykristallinem Silizium der Ladungsträger-Rekombinationszone8 bewirkte hohe Rekombinationsgeschwindigkeit nicht so stark auf die Basiszone der n⁻-Halbleiterschicht2 aus. Es kann also so die Löcher konzentration in der n⁻-Halbleiterschicht2 beeinflußt werden, wodurch die Leitfähigkeitsmodulation in der n⁻-Halbleiterschicht steuerbar ist.The hole recombination can be controlled by the n-semiconductor zone9 provided between the charge carrier recombination zone8 and the n-semiconductor layer2 . As a result, the high recombination speed on the metal, in the case of a titanium alloy, for example, or polycrystalline silicon of the charge carrier recombination zone8 , the high recombination speed caused not so much on the base zone of the n⁻ semiconductor layer2 . It can thus affect the hole concentration in the n⁻ semiconductor layer2 , which means that the conductivity modulation in the n⁻ semiconductor layer can be controlled.
Fig. 2 zeigt ein zweites Ausführungsbeispiel der vorliegenden Erfindung anhand einer MOSFET/Dioden-Kaskode. Zusätzlich zum Ausführungsbeispiel derFig. 1 sind hier noch eine Isolatorschicht10 aus beispielsweise Siliziumdioxid oder Siliziumnitrid unterhalb der p-Halbleiterwanne3 bzw. der Ladungsträger-Rekombinationszone8 und eine p⁺-Halbleiterzone11 vorgesehen. Die Ladungsträger-Rekombinationszone8 erstreckt sich hier durch die p-Halbleiterwanne3 hindurch bis zu der Isolatorschicht10 und ist von der n⁺-Halbleiterzone9 umgeben. Auf der Isolatorschicht10 ist eine Metallisierung14 aus Aluminium vorgesehen, die die Emitterzone4 und die Halbleiterwanne3 kontaktiert.Fig. 2 shows a second embodiment of the present invention using a MOSFET / diode cascode. In addition to the embodiment ofFIG. 1, there is also an insulator layer10 made of, for example, silicon dioxide or silicon nitride below the p-semiconductor trough3 or the charge carrier recombination zone8 and a p11 -semiconductor zone11 . The charge carrier recombination zone8 extends here through the p-type semiconductor trough3 to the insulator layer10 and is surrounded by the n⁺-semiconductor zone9 . On the insulator layer10 , a metallization14 made of aluminum is provided, which contacts the emitter zone4 and the semiconductor tub3 .
Durch die unterhalb der Ladungsträger-Rekombinationszone8 angeordnete Isolatorschicht10 wird der MOS-Teil vollkommen frei von Löchern gehalten, wodurch das Latch-up-Risiko praktisch vollkommen ausgeschlossen werden kann. Hierzu dient auch die bis unterhalb die Zone4 gezogene Metallisierung14 aus Aluminium (ggf. auch ein anderes Metall möglich).Due to the arranged below the charge carrier recombination zone8 insulator layer10 , the MOS part is kept completely free of holes, whereby the latch-up risk can practically be completely excluded. The metallization14 made of aluminum drawn down to the zone4 also serves this purpose (another metal may also be possible).
Durch eine leitende Verbindung12 zwischen der Potentialelektrode7 aus polykristallinem Silizium und der Ladungsträger-Rekombinationszone8 aus Metall haben die "floatenden" Zonen im Chip gleiches Potential.Through a conductive connection12 between the potential electrode7 made of polycrystalline silicon and the charge carrier re-combination zone8 made of metal, the "floating" zones in the chip have the same potential.
Mittels der Größe des durch die Halbleiterwanne3 und die Isolatorschicht10 gebildeten Schlitzes kann die Absaugwirkung auf die Ladungsträger mit entgegengesetzter Ladung zur Halbleiterschicht2 gesteuert werden. Eine hochdotierte n⁺-Zone13 dient zusätzlich zur Steuerung dieser Absaugwirkung.By means of the size of the slot formed by the semiconductor trough3 and the insulator layer10 , the suction effect on the charge carriers with opposite charge to the semiconductor layer2 can be controlled. A highly doped n⁺ zone13 also serves to control this suction effect.
Die n⁺-Emitterzone4 braucht nicht ringförmig gestaltet zu sein, sondern kann einen Vollkreis ausfüllen. Gleiches gilt auch für die Isolatorschicht10 sowie für die p⁺-Halbleiterzone11.The n⁺ emitter zone4 need not be designed in a ring shape, but can fill a full circle. The same also applies to the insulator layer10 and to the p⁺ semiconductor zone11 .
Fig. 3 zeigt ein weiteres Ausführungsbeispiel der vorliegenden Erfindung anhand einer MOSFET/Thyristor-Kaskode, wobei hier die Metallisierung14 eine Emitterelektrode15 bildet. Ein Teil der n⁺-Emitterzone4 braucht nicht bis zu der Isolatorschicht10 zu reichen, wie dies durch eine Strichlinie16 angedeutet ist.FIG. 3 shows a further exemplary embodiment of the present invention using a MOSFET / thyristor cascode, the metallization14 here forming an emitter electrode15 . Part of the n⁺-emitter zone4 does not need to extend to the insulator layer10 , as is indicated by a broken line16 .
Fig. 4 zeigt ein weiteres Ausführungsbeispiel der Erfindung anhand einer Transistor/Dioden-Kaskode, während inFig. 5 ein Ausführungsbeispiel der Erfindung gezeigt ist, bei dem die n-Halbleiterschicht2 "kanalförmig" zu der n⁺-Halbleiterzone9 geführt ist. Beim Ausführungsbeispiel derFig. 4, das auch eine Emitterelektrode15 und eine Basiselektrode17 zeigt, kann auch die leitende Verbindung12 vorgesehen werden. Diese leitende Verbindung12 kann auch beim Ausführungsbeispiel derFig. 5 vorgesehen werden.FIG. 4 shows a further exemplary embodiment of the invention on the basis of a transistor / diode cascode, whileFIG. 5 shows an exemplary embodiment of the invention in which the n-semiconductor layer2 is guided in a “channel-like” manner to the n⁺-semiconductor zone9 . In the embodiment ofFig. 4, which also shows an emitter electrode15 and a base electrode17, the conductive connection12 can be provided. This conductive connection12 can also be provided in the embodiment ofFIG. 5.
Schließlich zeigtFig. 6 eine MOSFET/Thyristor-Kaskode, die ähnlich zu dem Ausführungsbeispiel vonFig. 2 aufgebaut ist.Finally,FIG. 6 shows a MOSFET / thyristor cascode, which is constructed similarly to the exemplary embodiment fromFIG. 2.
11
p⁺-Kollektorzone
p⁺ collector zone
22nd
n⁻-Halbleiterschicht
n⁻ semiconductor layer
33rd
p⁺-Halbleiterwanne
p⁺ semiconductor tub
44th
n⁺-Emitterzone
n⁺ emitter zone
55
Siliziumdioxidschicht
Silicon dioxide layer
66
Gateelektrode
Gate electrode
77
Potentialelektrode
Potential electrode
88th
Ladungsträger-Rekombinationszone
Carrier recombination zone
99
n⁺-Halbleiterzone
n⁺ semiconductor zone
1010th
Isolatorschicht
Insulator layer
1111
p⁺-Halbleiterzone
p⁺ semiconductor zone
1212th
leitende Verbindung
conductive connection
1313
n⁺-Zone
n⁺ zone
1414
Metallisierung
Metallization
1515
Emitterelektrode
Emitter electrode
1616
Strichlinie
Dash line
1717th
Basiselektrode
Base electrode
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19743265ADE19743265A1 (en) | 1997-09-30 | 1997-09-30 | Semiconductor power component with increased latch-up strength |
| PCT/DE1998/002859WO1999017373A1 (en) | 1997-09-30 | 1998-09-24 | Semiconductor power component with enhanced latch-up resistance |
| EP98958170AEP1019967A1 (en) | 1997-09-30 | 1998-09-24 | Semiconductor power component with enhanced latch-up resistance |
| JP2000514338AJP2001518717A (en) | 1997-09-30 | 1998-09-24 | Power semiconductor device with enhanced latch-up resistance |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19743265ADE19743265A1 (en) | 1997-09-30 | 1997-09-30 | Semiconductor power component with increased latch-up strength |
| Publication Number | Publication Date |
|---|---|
| DE19743265A1true DE19743265A1 (en) | 1999-04-08 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19743265AWithdrawnDE19743265A1 (en) | 1997-09-30 | 1997-09-30 | Semiconductor power component with increased latch-up strength |
| Country | Link |
|---|---|
| EP (1) | EP1019967A1 (en) |
| JP (1) | JP2001518717A (en) |
| DE (1) | DE19743265A1 (en) |
| WO (1) | WO1999017373A1 (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1205969A2 (en) | 2000-11-10 | 2002-05-15 | Infineon Technologies AG | Method of manufacturing a MOS field effect transistor with a recombination zone |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19958694A1 (en) | 1999-12-06 | 2001-06-13 | Infineon Technologies Ag | Controllable semiconductor switching element |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3618166A1 (en)* | 1986-05-30 | 1987-12-03 | Telefunken Electronic Gmbh | LATERAL TRANSISTOR |
| US4985741A (en)* | 1989-06-30 | 1991-01-15 | Asea Brown Boveri Ltd. | MOS-controlled bipolar power semiconductor component |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60189967A (en)* | 1984-03-12 | 1985-09-27 | Nippon Telegr & Teleph Corp <Ntt> | semiconductor equipment |
| US4620211A (en)* | 1984-08-13 | 1986-10-28 | General Electric Company | Method of reducing the current gain of an inherent bipolar transistor in an insulated-gate semiconductor device and resulting devices |
| US4837177A (en)* | 1987-12-28 | 1989-06-06 | Motorola Inc. | Method of making bipolar semiconductor device having a conductive recombination layer |
| JP2653095B2 (en)* | 1988-04-22 | 1997-09-10 | 富士電機株式会社 | Conductivity modulation type MOSFET |
| US5396087A (en)* | 1992-12-14 | 1995-03-07 | North Carolina State University | Insulated gate bipolar transistor with reduced susceptibility to parasitic latch-up |
| JPH06268227A (en)* | 1993-03-10 | 1994-09-22 | Hitachi Ltd | Insulated gate bipolar transistor |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3618166A1 (en)* | 1986-05-30 | 1987-12-03 | Telefunken Electronic Gmbh | LATERAL TRANSISTOR |
| US4985741A (en)* | 1989-06-30 | 1991-01-15 | Asea Brown Boveri Ltd. | MOS-controlled bipolar power semiconductor component |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1205969A2 (en) | 2000-11-10 | 2002-05-15 | Infineon Technologies AG | Method of manufacturing a MOS field effect transistor with a recombination zone |
| EP1205969A3 (en)* | 2000-11-10 | 2006-08-02 | Infineon Technologies AG | Method of manufacturing a MOS field effect transistor with a recombination zone |
| Publication number | Publication date |
|---|---|
| JP2001518717A (en) | 2001-10-16 |
| WO1999017373A1 (en) | 1999-04-08 |
| EP1019967A1 (en) | 2000-07-19 |
| Publication | Publication Date | Title |
|---|---|---|
| DE3689680T2 (en) | Thyristor that can be switched off by means of a control electrode with independent ignition / extinguishing control transistors. | |
| DE69821105T2 (en) | BIPOLAR MOS POWER TRANSISTOR WITHOUT LATCH-UP | |
| DE68926384T2 (en) | Lateral conductivity modulation MOSFET | |
| EP0886883B1 (en) | Electronic means for switching electronic currents, for high off-state voltages and with low on-state power losses | |
| EP1320133B1 (en) | Trench gate IGBT | |
| EP0566639B1 (en) | Integrated power switch structure | |
| DE10250575B4 (en) | IGBT with monolithically integrated antiparallel diode | |
| DE2901193A1 (en) | SEMI-CONDUCTOR ARRANGEMENT | |
| DE4028524A1 (en) | SEMICONDUCTOR DEVICE WITH INSULATED GATE | |
| DE102005021249B4 (en) | Semiconductor device | |
| DE102014104061A1 (en) | BIPOLAR TRANSISTOR WITH INSULATED GATE ELECTRODE WITH EMITTER SHORT CIRCUITS | |
| DE69028161T2 (en) | Insulated gate semiconductor device | |
| DE3924902A1 (en) | METHOD FOR PRODUCING A METAL-OXIDE SEMICONDUCTOR DEVICE | |
| DE68904343T2 (en) | BIPOLAR TRANSISTOR WITH INSULATED CONTROL ELECTRODE. | |
| DE102020121771A1 (en) | SEMICONDUCTOR DEVICE INCLUDING FIRST GATE ELECTRODE AND SECOND GATE ELECTRODE | |
| DE4026121B4 (en) | Conductivity modulated MOSFET | |
| DE19707513A1 (en) | Semiconductor component controllable by field effect | |
| DE19833214C1 (en) | Vertical J-FET semiconductor device | |
| DE102009044670B4 (en) | Bipolar semiconductor device and manufacturing method | |
| DE4310606C2 (en) | GTO thyristors | |
| DE1912192A1 (en) | Semiconductor switching element with rectifier diode structure | |
| DE69937665T2 (en) | Semiconductor device with insulated gate and its operating method | |
| DE3942490C2 (en) | Field effect controlled semiconductor device | |
| DE19743265A1 (en) | Semiconductor power component with increased latch-up strength | |
| EP0224757B1 (en) | Reversely conducting thyristor |
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8127 | New person/name/address of the applicant | Owner name:INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE | |
| 8139 | Disposal/non-payment of the annual fee |