DE10135927A1 - Production of a conductor strip over a stepped substrate region of an integrated circuit, especially a word line in semiconductor memories, comprises using two tungsten nitride/tungsten layer deposited over the stepped substrate region - Google Patents

Abstract

Production of a conductor strip over a stepped substrate region of an integrated circuit, especially a word line in semiconductor memories, comprises depositing a first tungsten nitride/tungsten layer (11) over the stepped substrate region (1) made from polysilicon up to approximately half the nominal layer thickness of the strip; and depositing a second tungsten nitride/tungsten layer (12) over the first tungsten nitride/tungsten layer to reach the nominal layer thickness of the strip using ionized PVD without or under reduced substrate bias. Preferred Features: The process further comprises structuring the two tungsten nitride/tungsten layers. The voltage of the substrate bias is selected so that the tungsten nitride/tungsten material is re-sputtered from the base of a shallow trench isolation.

Description

Translated fromGerman

Die Erfindung betrifft ein Verfahren zur Herstellung einer Leitungsbahn über einem gestuften Substratbereich einer integrierten Halbleiterschaltung und insbesondere einer Wortleitung in Halbleiterspeichern, bei denen Auswahltransistoren mit Shallow Trench Isolation unter Bildung von STI-Stufen voneinander getrennt sind.The invention relates to a method for producing aConductor path over a stepped substrate areaintegrated semiconductor circuit and in particular oneWord line in semiconductor memories whereSelection transistors with shallow trench isolation to form STILevels are separated.

In Speichertechnologien verbindet eine Wortleitung die Gates mehrerer Auswahltransistoren. Wenn die Transistoren mit Hilfe der Shallow Trench Isolation (STI) voneinander getrennt sind, wird typischerweise das Substrat vor der Herstellung der Wortleitungen mit Chemical Mechanical Polishing (CMP) planarisiert. Diese Planarisierung ist jedoch nicht vollkommen, da der CMP-Schritt eine Polierstoppschicht erfordert. Nach Entfernung dieser Polierstoppschicht entsteht an der Grenze zu den STI-Gebieten eine Stufenkante (STI-Stufe) von mehreren 10 nm Höhe.A word line connects the gates in memory technologiesseveral selection transistors. If the transistors withShallow trench isolation (STI) separated from each otherare typically the substrate before manufacturethe word lines with Chemical Mechanical Polishing (CMP)planarized. However, this planarization is notperfect because the CMP step requires a polishing stop layer.After this polishing stop layer has been removed, theBorder to the STI areas a step edge (STI step) ofseveral 10 nm height.

Die Wortleitung muss nun über mehrere solcher Stufenkanten geführt werden. Typischerweise wird zunächst Polysilizium und anschließend Metall abgeschieden und daraufhin strukturiert. Derartige Stufenkanten haben potenziell Integritätsprobleme, wenn die Kantenbedeckung des Metallisierungsprozesses nicht vollkommen ist. Es kann dann zur Unterbrechung des Wortleitungskontaktes kommen. Ein weiteres Problem besteht in einer ungenügenden Haftung des Metalls auf der Polysiliziumschicht.The word line must now over several such step edgesbe performed. Typically, polysilicon is used firstand then deposited metal and thenstructured. Such step edges have potentialIntegrity problems if the edge coverage of theMetallization process is not perfect. It can then be interruptedthe word line contact come. Another Problemis insufficient adhesion of the metal to thePolysilicon layer.

Bislang wurde für das Gate eine Polysiliziumschicht und darüber für die Wortleitung eine Wolframsilizidschicht mit einem Chemical Vapor Deposition-Prozess (CVD) abgeschieden.So far, a polysilicon layer andwith a tungsten silicide layer for the word linea chemical vapor deposition (CVD) process.

Bei einem CVD-Prozess entstehen normalerweise keine Integritätsprobleme. Auch stellt die Haftung des Metalls auf dem Polysilizium beim CVD-Prozess kein Problem dar.A CVD process does not normally result in anyIntegrity problems. Also, the liability of the metal on thePolysilicon is not a problem in the CVD process.

In zukünftigen Technologien wird jedoch eine Wolframnitrid/Wolframstruktur (WN/W-Struktur) vorgezogen, welche einen geringeren Kontaktwiderstand bietet. Eine solche WN/W-Struktur wird wegen der erforderlichen Materialqualität in einem Physical Vapor Deposition (PVD-Prozess) abgeschieden. Bei einem solchen PVD-Prozess können aufgrund ungenügender Kantenbedeckung Integritätsprobleme auftreten.However, in future technologies one willTungsten nitride / tungsten structure (WN / W structure) preferred, whichoffers a lower contact resistance. Such a WN / WStructure is due to the required material qualitya physical vapor deposition (PVD process).Such a PVD process can be insufficientEdge coverage integrity issues occur.

Fig. 1 zeigt schematisch im Querschnitt einen mit STI-Stufen3,4 versehenen Bereich eines Substrats1. Im linken Bereich derFig. 1 ist eine Stufe dargestellt, die steile, d. h. etwa vertikale Flanken S1 aufweist. Dort kann die die Stufe bedeckende durch PVD abgeschiedene WN/W-Schicht2 hinsichtlich der Integrität kritische Kantenbereiche K1, K2 bilden. Im rechten Abschnitt derFig. 2 ist eine Stufe mit flacheren Flanken S2 dargestellt. Dort ist das Problem der unzureichenden Kantenbedeckung und der dadurch hervorgerufenen mangelnden Integrität verringert. Die Kantenbedeckung hängt nämlich stark von dem Stufenwinkel ab. Wenn die Flanken S1 einer Stufe (links) vertikal sind, ist die Schichtdicke der WN/W-Schicht2 in der Ecke, d. h. in den kritischen Kantenbereichen K1 und K2 gering. Dies kommt von Abschattungseffekten, die sich durch die Bildung einer Überhangsstruktur weiter verstärken. Die hier gezeigten Ergebnisse sind simuliert. Das verwendete Modell ist bereits anhand vieler verschiedener Messungen kalibriert worden. Auch die Haftungseigenschaften der WN/W-Schicht2 sind bei dem inFig. 1 veranschaulichten herkömmlichen PVD-Prozess schlecht.Fig. 1 shows schematically in cross-section provided with a STI stages3,4 of a substrate1. In the left area ofFIG. 1, a step is shown which has steep, ie approximately vertical, flanks S1. There, the WN / W layer2 covering the step and deposited by PVD can form edge regions K1, K2 which are critical with regard to the integrity. In the right section ofFIG. 2, a step with flatter flanks S2 is shown. There, the problem of insufficient edge coverage and the resulting lack of integrity is reduced. The edge coverage depends strongly on the step angle. If the flanks S1 of a step (left) are vertical, the layer thickness of the WN / W layer2 is small in the corner, ie in the critical edge areas K1 and K2. This comes from shadowing effects, which are further intensified by the formation of an overhang structure. The results shown here are simulated. The model used has already been calibrated using many different measurements. The adhesion properties of the WN / W layer2 are also poor in the conventional PVD process illustrated inFIG. 1.

Es ist Aufgabe der Erfindung, ein Verfahren zur Herstellung einer Leitungsbahn über einem gestuften Substratbereich einer integrierten Halbleiterschaltung und insbesondere einer Wortleitung in Halbleiterspeichern, bei denen Auswahltransistoren mit Shallow Trench Isolation unter Bildung von STI-Stufen voneinander getrennt sind, unter Vermeidung der Probleme der geschilderten herkömmlichen Verfahren so anzugeben, dass die Kantenbedeckung der Leitungsbahn insbesondere im Bereich vertikaler Stufen unter Vermeidung von Integritätsproblemen und die Haftung der Schicht der Leitungsbahn am Substrat verbessert sind.It is the object of the invention to produce a methoda conductor path over a stepped substrate areaan integrated semiconductor circuit and in particular oneWord line in semiconductor memories whereSelection transistors with shallow trench isolation to form STILevels are separated from each other, avoiding theProblems of the conventional methods described abovespecify that the edge coverage of the conduit in particularin the area of vertical steps while avoidingIntegrity problems and the liability of the layer of the conductor trackare improved on the substrate.

Erfindungsgemäß wird in zwei Schritten ein ionisierter PVD-Prozess für eine Wolframnitrid/Wolframleitungsbahnstruktur vorgeschlagen, welcher Prozess sowohl eine bessere Kantenbedeckung als auch bessere Haftungseigenschaften als der bisher verwendete Prozess hat und welcher außerdem keine zusätzliche Prozesskomplexität verursacht.According to the invention, an ionized PVD isProcess for a tungsten nitride / tungsten line structuresuggested which process is both betterEdge coverage as well as better adhesion properties than thathas previously used process and which also has nonecauses additional process complexity.

In einem ersten Schritt (A) wird über dem gestuften Substratbereich aus Polysilizium mit ionisiertem PVD unter Substratbias eine erste dem Stufenverlauf der STI-Stufen folgende Wolframnitrid/Wolframschicht bis etwa zur halben nominellen Schichtdicke der Leitungsbahn abgeschieden. Die Substratbiasspannung soll dabei so hoch sein, dass Material vom Boden resputtert wird und an die Seitenwand der STI-Stufe aufgeworfen wird. Diese Biasspannung darf aber nicht so hoch sein, dass das Substratmaterial, d. h. insbesondere Polysilizium abgetragen wird. Durch dieses Resputtern von Wolframnitrid oder Wolfram wird das frühzeitige Bilden einer Überhangstruktur vermieden. Ein weiterer Effekt dieses durch kinetische Energie aktivierten Abscheideverfahrens ist die verbesserte Haftung des Metalls auf dem Polysiliziumsubstrat. In einem zweiten Schritt (B) wird über der ersten Wolframnitrid/Wolframschicht mit ionisiertem PVD ohne oder unter verringertem Substratbias eine zweite Wolframnitrid/Wolframschicht bis zum Erreichen der nominellen Schichtdicke der Leitungsbahn abgeschieden. Dieser zweite Abscheideschritt (B) sollte deshalb ohne Substratbias oder unter verringertem Substratbias durchgeführt werden, damit genügend viel Material an der Ecke der Stufe abgeschieden wird. An dieser Ecke wird bei angelegtem Substratbias typischerweise mehr Material resputtert als an den Flächen vertikal zum Ionenstrom.In a first step (A) is over the tieredPolysilicon substrate area with ionized PVD underSubstrate bias a first the step course of the STI stepsfollowing tungsten nitride / tungsten layer up to about halfnominal layer thickness of the conductor track. TheSubstrate bias voltage should be so high that material fromFloor is buttered and on the side wall of the STI stepis raised. However, this bias voltage must not be so highbe that the substrate material, i. H. in particularPolysilicon is removed. Through this re-sputtering ofTungsten nitride or tungsten becomes the early formation of oneOverhang structure avoided. Another effect of this throughis the kinetic energy activated deposition processimproved adhesion of the metal to thePolysilicon substrate. In a second step (B), the firstTungsten nitride / tungsten layer with ionized PVD without ora second under reduced substrate biasTungsten nitride / tungsten layer until the nominalLayer thickness of the conductor track deposited. This secondDeposition step (B) should therefore be without substrate bias orunder reduced substrate bias soenough material deposited on the corner of the stepbecomes. This is where the substrate bias is appliedtypically more material is buttered than on the surfacesvertical to the ion current.

In einem weiteren Schritt (C) kann dann die gesamte aus der ersten und zweiten Wolframnitrid/Wolframschicht bestehende Leiterbahn strukturiert werden.In a further step (C), the whole of thefirst and second tungsten nitride / tungsten layer existingConductor track to be structured.

Im Folgenden wird ein Ausführungsbeispiel eines erfindungsgemäßen Herstellungsverfahrens angewendet auf eine Wortleitungsbahn über einer STI-Stufe eines Halbleiterspeichers unter Bezug auf die Zeichnung näher beschrieben.An exemplary embodiment of aManufacturing method applied to aWord line trace over an STI stage of a semiconductor memorydescribed in more detail with reference to the drawing.

Fig. 1 zeigt schematisch im Querschnitt einen Abschnitt einer mit einem herkömmlichen PVD-Verfahren über einer STI-Stufe aufgebrachten Wortleitung, wie sie bereits beschrieben wurde;Fig. 1 shows schematically in cross section a portion of a force applied by a conventional PVD method on a STI-stage word line, as has already been described;

Fig. 2 zeigt schematisch im Querschnitt eine mit einem Ausführungsbeispiel des erfindungsgemäßen Herstellungsverfahrens hergestellte Wortleitung aus zwei WN/W-Schichten über einem STI-Stufenbereich eines integrierten Halbleiterspeichers, undFig. 2 is a word line produced with an embodiment of the manufacturing method according to the invention of two WN / schematically shows in cross-section W-layers over a STI-stage portion of an integrated semiconductor memory, and

Fig. 3 zeigt schematisch im Querschnitt einen Vergleich zwischen dem herkömmlichen und dem erfindungsgemäßen Verfahren.Fig. 3 shows schematically in cross section a comparison between the conventional and the inventive method.

In der ein Ausführungsbeispiel des erfindungsgemäßen Herstellungsverfahrens veranschaulichendenFig. 2 ist über aus einem Boden3 und einem erhabenen Höcker4 bestehende STI-Stufe eines Substratbereichs1 eine Wortleitung10 in zwei aufeinanderfolgenden Abscheideschritten abgeschieden worden. In dem ersten Abscheideschritt wird über dem Substratbereich1 aus Polysilizium, d. h. über der STI-Stufe3,4, mit ionisiertem PVD unter wesentlichem Substratbias eine erste dem Stufenverlauf folgende Wolframnitrid/Wolframschicht11 abgeschieden und zwar bis etwa zur halben nominellen Schichtdicke der Leitungsbahn10. Bei dem ionisierten PVD-Prozess treffen nicht nur im Wesentlichen ungerichtete Metallatome auf das Substrat, sondern auch ionisierte Metallatome und ionisierte Gasatome mit einer beträchtlichen, von der Größe des Substratbias abhängigen Energie. Bereits in der Produktion verwendete ionisierte PVD-Verfahren sind zum Beispiel IMP (ionisized metal plasma) und HCM (hollow cathode magnetron). Bei dem ersten Schritt, das heißt bei der Abscheidung der ersten Schicht11 aus WN/W, wird durch die Ansteuerung mit einem geeigneten Substratbias ein Teil des deponierten WN/W-Materials wieder abgetragen und an die Seitenwände S1, S2 der Stufen geschleudert. Insbesondere im Bereich kritischer Kannten K1, K2, bei denen die Flankensteilheit groß, das heißt etwa vertikal ist, wird dadurch die Bildung eines Überhangs (vgl.Fig. 1) verzögert. An der oberen Kante der Stufe, das heißt des Höckers4 wird dabei bevorzugt WN/W-Material abgetragen, was seine Ursache in der Winkelabhängigkeit der Sputterausbeute hat. Die Biasspannung darf nicht so hoch sein, dass Substratmaterial, das heißt Polysilizium, abgetragen wird. Durch diesen Resputtervorgang von Wolframnitrid und Wolfram werden somit die oben anhand derFig. 1 beschriebenen beim herkömmlichen PVD-Prozess auftretenden Integritätsprobleme an den kritischen Kanten K1, K2 der Stufe vermieden.InFIG. 2, which illustrates an exemplary embodiment of the production method according to the invention, a word line10 has been deposited in two successive deposition steps via an STI stage of a substrate region1 consisting of a base3 and a raised bump4 . In the first deposition step, a first tungsten nitride / tungsten layer11 following the step profile is deposited over the substrate region1 made of polysilicon, ie over the STI stage3 ,4 , with ionized PVD with substantial substrate bias, namely up to about half the nominal layer thickness of the conductor track10 . In the ionized PVD process, not only essentially undirected metal atoms hit the substrate, but also ionized metal atoms and ionized gas atoms with a considerable energy, which depends on the size of the substrate bias. Ionized PVD processes already used in production include IMP (ionized metal plasma) and HCM (hollow cathode magnetron). In the first step, that is to say during the deposition of the first layer11 from WN / W, a portion of the deposited WN / W material is removed again by the control with a suitable substrate bias and hurled against the side walls S1, S2 of the steps. In particular in the area of critical edges K1, K2, in which the steepness is large, that is to say approximately vertical, the formation of an overhang (cf.FIG. 1) is delayed as a result. WN / W material is preferably removed at the upper edge of the step, that is to say the hump4 , which is due to the angle dependence of the sputtering yield. The bias voltage must not be so high that substrate material, i.e. polysilicon, is removed. Through this re-sputtering process of tungsten nitride and tungsten, the integrity problems at the critical edges K1, K2 of the step described in the conventional PVD process described above with reference toFIG. 1 are avoided.

In einem zweiten Schritt wird über der ersten Schicht11 aus Wolframnitrid/Wolfram eine zweite Wolframnitrid/Wolframschicht12 abgeschieden. Dieser zweite Abscheideschritt wird bis zum Erreichen der nominellen Schichtdicke der Wortleitungsbahn10 fortgesetzt, sollte aber ohne Substratbias oder unter verringertem Substratbias durchgeführt werden, um genügend viel Material an die oberen Ecken oder Kanten der Stufe abzuscheiden. Bei angelegtem Substratbias wird an diesen oberen Ecken oder Kanten typischerweise mehr Material resputtert als an den Flächen vertikal zum Ionenstrom.In a second step, a second tungsten nitride / tungsten layer12 is deposited over the first layer11 of tungsten nitride / tungsten. This second deposition step is continued until the nominal layer thickness of the word line10 is reached , but should be carried out without substrate bias or with reduced substrate bias in order to deposit enough material at the upper corners or edges of the step. When the substrate bias is applied, more material is typically buttered on these upper corners or edges than on the surfaces vertical to the ion current.

InFig. 3 sind die inFig. 2 dargestellten Bedeckungsergebnisse der WN/W-Schichten11,12 gemäß dem erfindungsgemäßen Herstellungsverfahren verglichen mit den Bedeckungsergebnissen des herkömmlichen inFig. 1 gezeigten Herstellungsverfahrens. Die nach dem erfindungsgemäßen Herstellungsverfahren hergestellte WN/W-Leiterbahnschicht10 hat im kritischen Bereich der Kanten K1, K2 eine größere Dicke. Ferner ist die Haftung dieser Schicht10 am Substrat aufgrund des Ionenbeschusses besser.InFIG. 3, the coverage results of the WN / W layers11 ,12 shown inFIG. 2 according to the manufacturing method according to the invention are compared with the coverage results of the conventional manufacturing method shown inFIG. 1. The WN / W interconnect layer10 produced by the production method according to the invention has a greater thickness in the critical region of the edges K1, K2. Furthermore, the adhesion of this layer10 to the substrate is better due to the ion bombardment.

Erfindungsgemäß wird durch Verwenden eines Substratbias in Verbindung mit einem ionisierten PVD-Prozess bei der Abscheidung einer aus WN/W-Material bestehenden Leiterbahn10 über einer STI-Stufe3,4 eine größere Seitenwandbedeckung an der Stufenkante bei gleichzeitiger Erhöhung der Haftung des WN/W-Materials am Substrat erreicht. Durch den zweiten Abscheideschritt wird bei dem erfindungsgemäßen Herstellungsverfahren vermieden, dass an den oberen Ecken der Stufe die Schichtdicke zu gering wird.Bezugszeichenliste1 Polysiliziumsubstratbereich
2,11,12 WN/W-Schichten
3 Boden der STI-Stufe
4 Höcker der STI-Stufe
10 Wortleitung
K1, K2 kritische Kanten der STI-Stufe
S1, S2 Seitenwände der STI-Stufe
According to the invention, by using a substrate bias in connection with an ionized PVD process in the deposition of a conductor track10 consisting of WN / W material over an STI step3 ,4, a greater side wall coverage at the step edge is achieved while increasing the adhesion of the WN / W -Material reached on the substrate. The second deposition step in the production method according to the invention prevents the layer thickness at the upper corners of the step from becoming too small.REFERENCE SIGNS LIST1 polysilicon substrate area
2 ,11 ,12 WN / W layers
3 STI level floor
4 bumps of the STI level
10 word line
K1, K2 critical edges of the STI level
S1, S2 sidewalls of the STI level

Claims (4)

Translated fromGerman

1. Verfahren zur Herstellung einer Leitungsbahn über einem gestuften Substratbereich einer integrierten Halbleiterschaltung, insbesondere einer Wortleitung in Halbleiterspeichern, bei denen Auswahltransistoren mit Shallow Trench Isolation (STI) unter Bildung von STI-Stufen (3,4) voneinander getrennt sind,gekennzeichnet durch folgende Schritte:A) über dem gestuften Substratbereich (1) aus Polysilizium wird mit ionisiertem PVD unter größerem Substratbias eine erste dem Stufenverlauf des Substratbereichs folgende Wolframnitrid/Wolframschicht (11) bis etwa zur halben nominellen Schichtdicke der Leitungsbahn (10) abgeschieden; undB) über der ersten Wolframnitrid/Wolframschicht (11) wird mit ionisiertem PVD ohne oder unter verringertem Substratbias eine zweite Wolframnitrid/Wolframschicht (12) bis zum Erreichen der nominellen Schichtdicke der Leitungsbahn (10) abgeschieden.1. A method for producing a conductor track over a stepped substrate area of an integrated semiconductor circuit, in particular a word line in semiconductor memories, in which selection transistors with shallow trench isolation (STI) are separated from one another to form STI stages (3 ,4 ),characterized by the following steps : A) above the stepped substrate region (1 ) made of polysilicon, a first tungsten nitride / tungsten layer (11 ) following the step profile of the substrate region is deposited with ionized PVD with a larger substrate bias up to approximately half the nominal layer thickness of the conductor track (10 ); and B) over said first tungsten nitride / tungsten layer(11), the pathway(10) is deposited with ionized PVD with or without the reduced substrate bias a second tungsten nitride / tungsten layer(12) until reaching the nominal layer thickness.2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass ein dritter Schritt (C) die gesamte aus der ersten und zweiten Wolframnitrid/Wolframschicht (11,12) bestehende Leitungsbahn (10) strukturiert.2. The method according to claim 1, characterized in that a third step (C) structures the entire conductor track (10 ) consisting of the first and second tungsten nitride / tungsten layer (11 ,12 ).3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Spannung des Substratbias im Schritt (A) so gewählt wird, dass Wolframnitrid/Wolframmaterial vom Boden (3) der STI-Stufe (3,4) resputtert und an den Seitenwänden (S2) der STI-Stufe aufgeworfen wird.3. The method according to claim 1, characterized in that the voltage of the substrate bias in step (A) is selected so that tungsten nitride / tungsten material from the bottom (3 ) of the STI stage (3 ,4 ) and on the side walls (S2) the STI level is raised.4. Verfahren nach Anspruch 1 oder 3, dadurch gekennzeichnet, dass die Spannung des Substratbias im Schritt (A) so gewählt wird, dass kein Substratmaterial abgetragen wird.4. The method according to claim 1 or 3,characterized,that the voltage of the substrate bias is selected in step (A)is that no substrate material is removed.