Die Erfindung bezieht sich auf einen Aufbau mit einem Substrat, einer auf dem Substrat abgeschiedenen Pufferschicht sowie einer auf der Pufferschicht aufgebrachten, kristallinen, texturierten Silizium-Schicht. Die Erfindung betrifft ferner ein Verfahren zur Herstellung eines solchen Aufbaus. Ein entsprechender Aufbau sowie ein diesbezügliches Herstellungsverfahren gehen aus der US 4,661,276 A hervor.The invention relates to a structure with a substrat, a buffer layer deposited on the substrateas well as a crystalline one applied to the buffer layerNEN, textured silicon layer. The invention relatesa method for producing such a structure.A corresponding structure and a related manufactureDevelopment methods are evident from US 4,661,276 A.
Viele technisch relevante Eigenschaften des Halbleitermaterials Silizium (Si) wie z. B. die Ladungsträgerbeweglichkeit, die Dichte tiefer Störstellen oder die Schärfe der Bandlücke hängen empfindlich von der Kristallinität des verwendeten Materials ab. Die meisten Si-Halbleiterbauelemente wie DRAM's oder Logik-Elemente werden daher zur Zeit auf Einkristallen in Form von sogenannten "Wafern" realisiert, die durch Kristallziehen hergestellt werden müssen. Dabei werden nur wenige Prozent dieses folglich teuren Materials tatsächlich für das jeweilige Bauelement genutzt.Many technically relevant properties of the semiconductor materialas silicon (Si) such as B. load carrier mobility,the density of deep impurities or the sharpness of the band gapdepend on the crystallinity of the Ma usedterials. Most Si semiconductor devices like DRAM'sor logic elements are therefore currently on single crystalsin the form of so-called "wafers" realized by Krismust be produced. Only a fewPercent of this consequently expensive material is actually for thatrespective component used.
Für Anwendungen wie Solarzellen oder Flachbildschirme, denen durch den Markt enge Kostengrenzen gesetzt sind, werden die Bauelemente daher bevorzugt in einer besonderen Dünnschichttechnik realisiert: Hierzu wird auf einem kostengünstigen Substrat wie z. B. Glas eine Halbleiterschicht aufgebracht, die nur die für das jeweilige Bauelement benötigte Dicke hat. Da ein solches Glassubstrat amorph ist, d. h. keine kristalline Ordnung aufweist, können auch nur amorphe Siliziumschichten aus sogenanntem "a-Si:H" erzeugt werden. Mit solchen Schichten lassen sich einfache Solarzellen mit einem Wirkungsgrad von unter 10% herstellen, die z. B. als Stromversorgung in Uhren oder Taschenrechnern eingesetzt werden; höhere Wirkungsgrade sind auch hier nur mit polykristallinem oder einkristallinem Material zu erreichen (vgl. "Phys. Bl.", Bd. 53, 1997, Seiten 1197 bis 1202).For applications such as solar cells or flat screens, whichare set by the market narrow cost limits, theComponents therefore preferably in a special thin layerTechnology realized: This is done on an inexpensiveSubstrate such as B. glass applied a semiconductor layer,which only has the thickness required for the respective component.Since such a glass substrate is amorphous, i. H. no crystallinene order, can only amorphous silicon layerten from so-called "a-Si: H" are generated. With suchLayers can be simple solar cells with a weproduction degree of less than 10%, which, for. B. as Stromvercan be used in watches or pocket calculators; highHere, efficiencies are only with polycrystalline or single-crystal material (see "Phys. Bl.",Vol. 53, 1997, pages 1197 to 1202).
Ebenso können aus a-Si:H auch Dünnschichttransistoren, sogenannte "TFT", hergestellt werden, die zum Beispiel zur aktiven Ansteuerung von Bildpunkten in LCD-Flachbildschirmen verwendet werden. Durch die geringe Ladungsträgerbeweglichkeit in a-Si:H ist jedoch die Schaltgeschwindigkeit zu gering, um eine hochfrequente Bilddarstellung zu ermöglichen. Auch hier kann die Geschwindigkeit nur durch polykristallines Si, dessen Ladungsträgerbeweglichkeit etwa 200 mal größer ist, wesentlich gesteigert werden (vgl. "Industr. Phys.", Nr. 12, 1997, Seiten 10 bis 13). Um die Eigenschaften der genannten Bauelemente zu verbessern, insbesondere eine höhere Schaltgeschwindigkeit bei Dünnschichttransistoren und einen besseren Wirkungsgrad bei Solarzellen zu erreichen, kann man die zunächst amorphen Si-Schichten z. B. durch Zonenschmelzprozesse rekristallisieren (vgl. "MRS Bulletin", Vol. 21, No. 3, 1996, Seiten 35 bis 38). Entsprechende Verfahren sind jedoch kostenintensiv, da die Rekristallisation langsam erfolgen muss und den Einsatz von besonderen Heizvorrichtungen wie Lasern oder Zonenöfen erfordert. Zudem sind speziell die Laserverfahren nur für kleine Flächen geeignet, so dass man bei deren auf größere Flächen erweiterten Anwendung mit Inhomogenitäten der Schichtqualität und/oder sehr langen Prozesszeiten rechnen muss. Zudem erzeugen die bekannten Verfahren polykristalline Schichten mit meist regellos orientierten Körnern, die zwar qualitativ besser sind als ein amorphes Material, aber an die Qualität von einkristallinem Material noch nicht heranreichen (vgl. "MRS Bulletin", Vol. 21, No. 3, 1996, Seiten 39 bis 48). Aus den genannten Gründen wird an Verfahren zu Verbesserungen sowohl auf dem Gebiet der Solarzellen als auch der Dünnschichttransistoren für aktive LCDs weltweit intensiv gearbeitet.Similarly, thin-film transistors, so-calledcalled "TFT", are produced, for example, to actven control of pixels in LCD flat screensbe applied. Due to the low mobility of the load carriersin a-Si: H, however, the switching speed is too slow toto enable high-frequency image display. Here toothe speed can only be controlled by polycrystalline Si, descarrier mobility is about 200 times greater, webe considerably increased (cf. "Industr. Phys.", No. 12,1997, pages 10 to 13). To the properties of the aboveTo improve components, especially a higher Schaltgespeed with thin film transistors and a better oneTo achieve efficiency with solar cells, one can toonext amorphous Si layers z. B. by zone melting processesrecrystallize (see "MRS Bulletin", Vol. 21, No. 3, 1996,Pages 35 to 38). Appropriate procedures are however Kosten-intensive because the recrystallization has to take place slowlyand the use of special heating devices such as lasersor zone ovens. In addition, the laserverdrive only suitable for small areas, so that you can use themextended application with inhomogeneities on larger areasthe layer quality and / or very long process timesmust. In addition, the known processes generate polycrystalsline layers with mostly randomly oriented grains thatare qualitatively better than an amorphous material, butof the quality of single-crystal materialsubmit (see "MRS Bulletin", Vol. 21, No. 3, 1996, pages39 to 48). For the reasons mentioned, procedures are being followedImprovements both in the field of solar cells as wellof thin film transistors for active LCDs worldwideworked.
Aus der eingangs genannten US-A-Schrift ist ein Verfahren zu entnehmen, mit dem auf isolierenden Substraten epitaktisch Si-Filme zu erzeugen sind. Als Substratmaterial ist hierfür kubisches Zirkonoxid vorgesehen, das mit Yttrium stabilisiert ist (sogenanntes "YSZ"). Entsprechende Substrate haben jedoch einen thermischen Ausdehnungskoeffizienten, der deutlich verschieden von dem des Si ist, so dass eine darauf abgeschiedene Si-Schicht nach Abkühlung von der Beschichtungstemperatur unter einer unerwünschten Druckspannung stehen kann. Aus diesem Grunde kann die Schichtspannung dadurch reduziert werden, dass vor der Abkühlung an der Grenzfläche zum Substrat Silizium durch Zufuhr von Sauerstoff durch das Substrat hindurch in amorphes SiOx überführt wird.From the US-A document mentioned at the outset, a method can be found with which epitaxial silicon films can be produced on insulating substrates. Cubic zirconium oxide, which is stabilized with yttrium (so-called "YSZ"), is provided as substrate material for this. Corresponding substrates, however, have a coefficient of thermal expansion which is significantly different from that of Si, so that a Si layer deposited thereon can be under an undesirable compressive stress after cooling from the coating temperature. For this reason, the layer tension can be reduced by converting silicon into amorphous SiOx by supplying oxygen through the substrate before cooling at the interface with the substrate.
Aus der US 4,447,497 A geht ebenfalls ein Verfahren zur Herstellung einer monokristallinen Si-Dünnschicht auf einem einkristallinen, kubischen YSZ-Substrat hervor. Das Substrat wird hierbei vor der Abscheidung der Si-Dünnschicht einer Sauerstoff entziehenden Behandlung unterzogen.From US 4,447,497 A also a method for Hersetting a monocrystalline Si thin film on onecrystalline, cubic YSZ substrate. The substrateis one before the deposition of the Si thin filmOxygen-depriving treatment.
Einkristalline YSZ-Substrate und deren Vorbehandlungen als Träger für einkristalline Si-Dünnschichten sind relativ kostenintensiv. Außerdem stehen entsprechende Substrate im allgemeinen nur mit verhältnismäßig geringen Abmessungen (bis 4 Zoll) zur Verfügung.Single-crystal YSZ substrates and their pretreatments asCarriers for single-crystalline Si thin films are relatively kosten-intensive. In addition, there are corresponding substrates in allonly mean with relatively small dimensions (up to 4 inches)to disposal.
Aufgabe der vorliegenden Erfindung ist es deshalb, einen vergleichsweise kostengünstigeren Aufbau mit einer Si-Dünnschicht anzugeben, der die Verwendung preiswerterer Substrate ermöglicht, ohne dass auf die geforderte Kristallinität und Textur der Si-Schicht verzichtet werden muss. Außerdem soll ein Verfahren angegeben werden, mit dem ein derartiger Aufbau besonders sicher zu gewährleisten ist.The object of the present invention is therefore to verequally inexpensive construction with a Si thinlayer specifying the use of cheaper substratesenables without the required crystallinity andTexture of the Si layer must be dispensed with. In addition, shoulda method can be specified with which such a structureis to be guaranteed particularly safely.
Diese Aufgabe wird hinsichtlich des Aufbaus mit den in Anspruch 1 angegebenen Maßnahmen und hinsichtlich des Verfahrens zur Herstellung dieses Aufbaus mit den in Anspruch 11 angegebenen Maßnahmen gelöst.This task is carried out in terms of the structure in Anpronounced 1 measures and with regard to the procedurerens for the production of this structure with the in claim 11specified measures solved.
Vorteilhafte Ausgestaltungen des erfindungsgemäßen Aufbaus sowie des Verfahrens zu dessen Herstellung gehen aus den jeweils abhängigen Ansprüchen hervor.Advantageous embodiments of the construction according to the inventionand the process for its production go from the eachbecause dependent claims emerge.
Die Erfindung geht nämlich von der Erkenntnis aus, dass es unter Einhaltung aller beanspruchten Auswahlkriterien möglich ist, auch auf den verschiedensten Substraten, die insbesondere auch ein amorphes Gefüge wie z. B. im Falle von Glas haben können, bestimmte Pufferschichten mit einer Kristallinität und besonderen Textur abgeschieden werden können, welche die Ausbildung von dünnen Schichten aus kristallinem, texturiertem Silizium ermöglichen. Hierzu muss das Substrat aus einem Material bestehen, das einen thermischen Ausdehnungskoeffizienten aufweist, der höchstens um einen Faktor 3, vorteilhaft höchstens um einen Faktor 2, vorzugsweise höchstens um einen Faktor 1,5 und insbesondere um höchstens 30% von dem des Silizium-Materials abweicht. Außerdem muss das Substrat zumindest an seiner der Silizium-Schicht zugewandten Oberfläche eine kristalline Ordnung oder ein nicht-kristallines Gefüge - nachfolgend zusammengefasst als Zustandsgefüge bezeichnet - besitzen, die bzw. das die Textur der Pufferschicht zumindest weitgehend unbeeinflusst lässt. Ferner ist das Substrat so auszuwählen, dass es bezüglich der Abscheidung der Pufferschicht und der Silizium-Schicht hinreichend chemisch und mechanisch beständig ist, d. h. keine Reaktionen oder sonstige Veränderungen eingeht. Die mindestens eine Pufferschicht muss ihrerseits eine gute Textur mit einer kristallinen Achse senkrecht zur Oberfläche des Substrats aufweisen, wobei in der Pufferschichtebene eine biaxiale Textur gegeben sein soll. Außerdem muss die Pufferschicht eine Diffusionsbarriere zwischen dem Material der Silizium-Schicht und dem Material des Substrates bilden und ferner eine Gitterstruktur und Gitterkonstante ihres Materials aufweisen, die an die des Silizium-Materials hinreichend gut angepasst sind.The invention is based on the knowledge that itpossible while complying with all the selected selection criteriais, especially on a wide variety of substratesre also an amorphous structure such as B. in the case of glasscan, certain buffer layers with a crystallinityand special texture can be deposited, which theFormation of thin layers of crystalline, texturedenable silicon. For this, the substrate must be made from aMaterial exist that have a thermal expansion coefficienthas a maximum of a factor of 3, advantageis not more than a factor of 2, preferably not more thana factor of 1.5 and in particular a maximum of 30% of thatof the silicon material deviates. In addition, the substrateat least on its surface facing the silicon layerche a crystalline order or a non-crystalline Geadd - summarized below as a state structuredraws - own the texture of the bufferlayer at least largely unaffected. Further isselect the substrate so that it is with respect to the Abscheisufficient of the buffer layer and the silicon layeris chemically and mechanically stable, d. H. no reactionsor other changes. The at least one pufFor its part, ferschicht must have a good texture with a kristallinen axis perpendicular to the surface of the substratehave a biaxial texture in the buffer layer planeshould be given. In addition, the buffer layer must have a diffusion barrier between the material of the silicon layerand the material of the substrate and also form a gitter structure and lattice constant of their material,which is sufficiently well adapted to that of the silicon materialare.
Als besonders geeignete Pufferschichtmaterialien sind oxidische Materialien wie Metalloxide, Titanate, Aluminate oder Gallate verwendbar. Aus diesen Materialgruppen kommen insbesondere in Frage: MgO, ZrO2, Y2O3, CaO, CeO2, SrTiO3, BaTiO3, LaAlO3, NdGaO3, oder ähnliche Materialien auf Basis der genannten. Alle diese oxidischen Materialien können darüber hinaus vorzugsweise mit einem Seltenen Erdmetall dotiert sein. Darunter fallen insbesondere mit Y dotiertes ZrO2, mit Ce dotiertes CaO oder Y2O3 oder mit Gd dotiertes CeO2. Entsprechende Pufferschichten lassen sich nämlich auch auf amorphen Substraten mit der geforderten Kristallinität und Textur ausbilden. Es wurde erkannt, dass gerade diese Materialien zu Siliziumtechnologien kompatibel sind und eine wirksame Diffusionssperre zum Halbleitermaterial Si darstellen. Für Dünnschichthalbleiter auf einem Glasmaterial wird eine solche Diffusionssperre ohnehin benötigt, um insbesondere eine Alkalimetalldiffusion aus dem Glas, zumeist durch ohnehin vorhandene SiO2-Deckschichten, zu unterbinden.Oxidi materials such as metal oxides, titanates, aluminates or gallates can be used as particularly suitable buffer layer materials. From these groups of materials in particular come into question: MgO, ZrO2 , Y2 O3 , CaO, CeO2 , SrTiO3 , BaTiO3 , LaAlO3 , NdGaO3 , or similar materials based on the named. In addition, all of these oxidic materials can preferably be doped with a rare earth metal. This includes in particular Y-doped ZrO2 , Ce-doped CaO or Y2 O3 or Gd-doped CeO2 . Corresponding buffer layers can namely be formed on amorphous substrates with the required crystallinity and texture. It was recognized that these materials in particular are compatible with silicon technologies and represent an effective diffusion barrier to the semiconductor material Si. For thin-layer semiconductors on a glass material, such a diffusion barrier is required anyway, in particular to prevent alkali metal diffusion from the glass, mostly through SiO2 cover layers that already exist.
Selbstverständlich sind auch andere Substratmaterialien wie beispielsweise auf metallischer Basis geeignet, soweit mit ihnen die genannten Bedingungen zu erfüllen sind. So kommen insbesondere Materialien auf Ni-Basis wegen guter Anpassung der thermischen Ausdienungskoeffizienten von Substrat und Si-Schicht in Frage.Of course, other substrate materials such assuitable for example on a metallic basis, as far asthey have to meet the stated conditions. So comeespecially Ni-based materials due to good adaptationthe thermal efficiency coefficients of substrate and SiLayer in question.
Besonders vorteilhaft lässt sich ein entsprechender Aufbau dadurch herstellen, dass man die mindestens eine Pufferschicht mittels eines deren biaxiale Texturierung fördernden Beschichtungsprozesses auf das Substrat aufbringt. Als Beschichtungsprozess kommt insbesondere ein Sputtern, eine Laserablation, ein thermisches Verdampfen, ein Elektronenstrahlverdampfen oder ein Ionenstrahlsputtern in Frage. Dabei hat es sich als besonders vorteilhaft erwiesen, wenn man während des Beschichtungsprozesses auf das Substrat einen Ionenstrahl unter einem vorbestimmten Einfallswinkel richtet. Ein solcher ionenstrahlunterstützter Beschichtungsprozess wird auch als IBAD-("IonBeamAssistedDeposition")-Verfahren bezeichnet (vgl. z. B. " Journ. Appl. Phys.", Vol. 51, No. 1, Jan. 1984, Seiten 235 bis 242, oder Vol. 71, No. 5, März 1992, Seiten 2380 bis 2386). Es wurde nämlich erkannt, dass gerade mit einem derartigen Prozess gut biaxial texturierte polykristalline Schichten aus den genannten Pufferschichtmaterialien insbesondere auch auf amorphen Substraten wie z. B. aus Glas bei Raumtemperatur erzeugt werden können. Dieses Verfahren ist außerdem vorteilhaft gerade zur Beschichtung von Substraten mit großen Flächen geeignet.A corresponding structure can be produced particularly advantageously by applying the at least one buffer layer to the substrate by means of a coating process which promotes its biaxial texturing. Sputtering, laser ablation, thermal evaporation, electron beam evaporation or ion beam sputtering are particularly suitable as the coating process. It has proven to be particularly advantageous if an ion beam is directed at a predetermined angle of incidence onto the substrate during the coating process. Such ion-beam assisted coating process is also called IBAD ("I onB eamA ssistedD eposition") - Procedure be characterized (see, e.g., Vol 51, No. 1, Jan.. "Journ Appl. Phys..." 1984, pages 235 to 242, or Vol. 71, No. 5, March 1992, pages 2380 to 2386). It was recognized that precisely with such a process, well biaxially textured polycrystalline line layers made from the buffer layer materials mentioned, in particular also on amorphous substrates such as, for. B. can be produced from glass at room temperature. This method is also particularly suitable for coating substrates with large areas.
Weitere vorteilhafte Ausgestaltungen des erfindungsgemäßen Aufbaus und des Verfahrens zu seiner Herstellung gehen aus den übrigen Ansprüchen hervor.Further advantageous embodiments of the inventionConstruction and the process for its manufacture go outthe other claims.
Die Erfindung wird nachfolgend unter Bezugnahme auf die schematische Zeichnung anhand von Ausführungsbeispielen noch weiter erläutert. Dabei zeigt dieFig. 1 der Zeichnung einen Querschnitt durch einen Aufbau nach der Erfindung. AusFig. 2 geht eine Vorrichtung zur Abscheidung der mindestens einen Pufferschicht für einen erfindungsgemäßen Aufbau im Querschnitt hervor.The invention is explained below with reference to the cal matic drawing using exemplary embodiments. TheFIG. 1 shows the drawing, a cross section through an assembly according to the invention. FromFig. 2 shows a device for the deposition of the at least one buffer layer for a structure according to the invention in cross section.
InFig. 1 sind bezeichnet mit
InFig. 1 are labeled
Damit auf dem aus Substrat3 und Pufferschicht4 gebildeten Träger eine kristalline und biaxial texturierte Si-Schicht5 hergestellt werden kann, deren Körner insbesondere eine grö ßere Korngröße aufweisen als die üblichen mikrokristallinen Schichten auf amorphen Substraten, und damit außerdem eine kristallographische Ausrichtung dieser Körner erreicht wird, sind sowohl an das Material des Substrats3 als auch an die Pufferschicht4 eine Reihe von Anforderungen zu stellen:So that a crystalline and biaxially textured Si layer5 can be produced on the carrier formed from substrate3 and buffer layer4 , the grains of which, in particular, have a larger grain size than the usual microcrystalline layers on amorphous substrates, and thus also achieve a crystallographic alignment of these grains a number of requirements must be met both for the material of the substrate3 and for the buffer layer4 :
Bei der Siliziumbeschichtung muss vermieden werden, dass das Si durch Reaktion mit Sauerstoff aus der Pufferschicht4 oxidiert und so eine amorphe SiO-Schicht gebildet wird. Damit wäre nämlich eine Epitaxie des Si nicht mehr mög lich. Dies kann unter anderem dadurch sichergestellt werden, dass man die Oberfläche der Pufferschicht einem Temperschritt in reduzierender Atmosphäre unterzieht, um so den Oberflächenbereich an Sauerstoff zu verarmen. Selbstverständlich ist auch eine andere Prozessführung möglich, die zu einem epitaktischem Wachstum von Si führt. Auf jeden Fall nimmt das epitaktisch wachsende Si die kristalline Ordnung und Orientierung des darunterliegenden Korns wie z. B. aus YSZ an. Ohne weitere Rekristallisationsschritte ergibt sich dann vorteilhaft eine polykristalline Si-Schicht, in der die einzelnen Körnern (100)-texturiert als auch mit mindestens einer weiteren Kristallachse in der Filmebene ausgerichtet sind. Dann betragen in der Filmebene die Korngrenzenwinkel weniger als 20° und es sind in der Regel praktisch nur noch Kleinwinkelkorngrenzen vorhanden.In the case of the silicon coating, it must be avoided that the Si is oxidized from the buffer layer4 by reaction with oxygen and an amorphous SiO layer is thus formed. An epitaxy of Si would then no longer be possible. This can be ensured, inter alia, by subjecting the surface of the buffer layer to a temperature step in a reducing atmosphere in order to deplete the surface area of oxygen. Of course, another process control is also possible, which leads to epitaxial growth of Si. In any case, the epitaxially growing Si takes the crystalline order and orientation of the underlying grain such. B. from YSZ. Without further recrystallization steps, this advantageously results in a polycrystalline Si layer in which the individual grains (100) are textured and also aligned with at least one further crystal axis in the film plane. Then the grain boundary angles are less than 20 ° in the film plane and there are practically only small angle grain boundaries available.
Die Dicke d3 der Si-Schicht5 liegt im allgemeinen zwischen 0,2 und 50 µm, beispielsweise zwischen 2 und 20 µm.The thickness d3 of the Si layer5 is generally between 0.2 and 50 microns, for example between 2 and 20 microns.
Selbstverständlich ist es möglich, dass auf der Si-Schicht5 noch weitere, in derFig. 1 nicht dargestellte Schichten aufgebracht werden.Of course, it is also possible for further layers, not shown inFIG. 1, to be applied to the Si layer5 .
Gemäß einem konkreten Ausführungsbeispiel wird ein für Prozesstemperaturen bis 700°C verwendbares Glas, beispielsweise ein Silikatflachglas, als Substrat3 bei Raumtemperatur in einem IBAD-Prozess mit einer YSZ-Pufferschicht4 der Dicke d2 von etwa 100 nm texturiert beschichtet. Danach wird z. B. mittels eines CVD-Verfahrens auf diese YSZ-Pufferschicht4 eine Si-Schicht5 abgeschieden. Bei Temperaturen von etwa 700°C wächst dabei das Si epitaktisch auf den YSZ-Körnern auf und übernimmt dabei dessen Kristallinität und Ausrichtung. Das Resultat ist ein biaxial texturierter, polykristalliner Si-Film beispielsweise mit einer Dicke d3 von etwa 5 µm. Der Film kann vorteilhaft zur Herstellung entsprechender Halblei terbauelemente verwendet werden. Der hierfür angegebene Prozess ist vorteilhaft großflächig möglich.According to a specific exemplary embodiment, a glass which can be used for process temperatures up to 700 ° C., for example a flat silicate glass, is coated as a substrate3 at room temperature in an IBAD process with a YSZ buffer layer4 of thickness d2 of approximately 100 nm. Then z. B. by means of a CVD method on this YSZ buffer layer4, a Si layer5 deposited. At temperatures of around 700 ° C, the Si grows epitaxially on the YSZ grains and takes over its crystallinity and alignment. The result is a biaxially textured, polycrystalline Si film, for example with a thickness d3 of about 5 µm. The film can advantageously be used for the production of corresponding semiconductor components. The process specified for this is advantageously possible over a large area.
Zur Beschichtung des Glassubstrates mit der YSZ-Pufferschicht im Rahmen des vorgenannten Ausführungsbeispieles wurde eine IBAD-Vorrichtung eingesetzt, die schematisch inFig. 2 als Querschnitt veranschaulicht ist. Diese allgemein mit10 bezeichnete Vorrichtung ist prinzipiell bekannt. Sie enthält innerhalb einer auf Erdpotential liegenden Vakuumkammer11 eine entsprechend ausgeführte Ionenquelle12. Diese Ionenquelle erzeugt einen Strahl von Ionen13 z. B. mit einer Energie von 1000 bis 1500 eV. Die Ionen treffen schräg auf ein Target14 aus dem Targetmaterial YSZ auf und lösen dort aus dessen Oberfläche Teilchen des Targetmaterials heraus bzw. sputtern diese Teilchen ab. Das so zerstäubte Targetmaterial15 scheidet sich dann auf einem Substrat3 aus dem gewählten Glasmaterial ab, das gegenüber dem Target14 angeordnet ist. Das Substrat ist an einer Halterung17 befestigt, die gegebenenfalls kühlbar ist und so das Substrat z. B. auf einer Temperatur unterhalb von 200°C halten kann.An IBAD device was used to coat the glass substrate with the YSZ buffer layer in the context of the aforementioned exemplary embodiment, which is illustrated schematically inFIG. 2 as a cross section. This generally with10 be recorded device is known in principle. It contains a correspondingly designed ion source12 within a vacuum chamber11 which is at ground potential. This ion source generates a beam of ions13 z. B. with an energy of 1000 to 1500 eV. The ions impinge obliquely on a target14 made of the target material YSZ and loosen particles of the target material from the surface thereof or sputter these particles off. The target material15 atomized in this way is then deposited on a substrate3 from the selected glass material, which is arranged opposite the target14 . The substrate is attached to a holder17 , which can be cooled if necessary and so the substrate z. B. can maintain a temperature below 200 ° C.
Während der Abscheidung des abgetragenen bzw. abgesputterten Targetmaterials15 auf dem Substrat3 wird dieses vorteilhaft einem Beschuss durch einen weiteren Strahl von Ionen18 mit vergleichsweise niedrigerer Energie ausgesetzt. Diese Ionen werden von einer besonderen, ebenfalls in der Vakuumkammer11 untergebrachten Ionenquelle19 erzeugt und treffen unter einem vorbestimmten Einfallswinkel α auf die Substratoberfläche auf. Der Winkel α liegt dabei im allgemeinen zwischen 30 und 60°.During the deposition of the removed or sputtered target material15 on the substrate3 , the latter is advantageously exposed to bombardment by a further beam of ions18 with a comparatively lower energy. These ions are generated by a special ion source19 , which is also accommodated in the vacuum chamber11 and hit the substrate surface at a predetermined angle of incidence α. The angle α is generally between 30 and 60 °.
| Application Number | Priority Date | Filing Date | Title | 
|---|---|---|---|
| DE10017137ADE10017137A1 (en) | 1999-04-14 | 2000-04-06 | Novel silicon structure, used for solar cells or LCD TFTs, comprises a crystalline textured silicon thin film over a biaxially textured lattice-matched diffusion barrier buffer layer on a thermal expansion-matched inert substrate | 
| Application Number | Priority Date | Filing Date | Title | 
|---|---|---|---|
| DE19916771 | 1999-04-14 | ||
| DE10017137ADE10017137A1 (en) | 1999-04-14 | 2000-04-06 | Novel silicon structure, used for solar cells or LCD TFTs, comprises a crystalline textured silicon thin film over a biaxially textured lattice-matched diffusion barrier buffer layer on a thermal expansion-matched inert substrate | 
| Publication Number | Publication Date | 
|---|---|
| DE10017137A1true DE10017137A1 (en) | 2000-10-26 | 
| Application Number | Title | Priority Date | Filing Date | 
|---|---|---|---|
| DE10017137ACeasedDE10017137A1 (en) | 1999-04-14 | 2000-04-06 | Novel silicon structure, used for solar cells or LCD TFTs, comprises a crystalline textured silicon thin film over a biaxially textured lattice-matched diffusion barrier buffer layer on a thermal expansion-matched inert substrate | 
| Country | Link | 
|---|---|
| DE (1) | DE10017137A1 (en) | 
| Publication number | Priority date | Publication date | Assignee | Title | 
|---|---|---|---|---|
| WO2002086952A1 (en)* | 2001-04-23 | 2002-10-31 | Motorola Inc. | Mixed-signal semiconductor structure | 
| WO2002091442A1 (en)* | 2001-05-04 | 2002-11-14 | Motorola, Inc. | Monocrystallaline material layer on a compliant substrate | 
| WO2003007353A1 (en)* | 2001-07-10 | 2003-01-23 | Motorola, Inc. | Semiconductor structures comprising an oxygen-doped compound semiconductor layer | 
| WO2002091434A3 (en)* | 2001-05-04 | 2003-01-30 | Motorola Inc | Wide bandgap semiconductor structure | 
| US6555946B1 (en) | 2000-07-24 | 2003-04-29 | Motorola, Inc. | Acoustic wave device and process for forming the same | 
| US6585424B2 (en) | 2001-07-25 | 2003-07-01 | Motorola, Inc. | Structure and method for fabricating an electro-rheological lens | 
| US6589856B2 (en) | 2001-08-06 | 2003-07-08 | Motorola, Inc. | Method and apparatus for controlling anti-phase domains in semiconductor structures and devices | 
| US6594414B2 (en) | 2001-07-25 | 2003-07-15 | Motorola, Inc. | Structure and method of fabrication for an optical switch | 
| WO2003009357A3 (en)* | 2001-07-20 | 2003-08-28 | Motorola Inc | Epitaxial semiconductor on insulator (soi) structures and devices | 
| US6638838B1 (en) | 2000-10-02 | 2003-10-28 | Motorola, Inc. | Semiconductor structure including a partially annealed layer and method of forming the same | 
| US6639249B2 (en) | 2001-08-06 | 2003-10-28 | Motorola, Inc. | Structure and method for fabrication for a solid-state lighting device | 
| US6646293B2 (en) | 2001-07-18 | 2003-11-11 | Motorola, Inc. | Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates | 
| US6667196B2 (en) | 2001-07-25 | 2003-12-23 | Motorola, Inc. | Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method | 
| US6673667B2 (en) | 2001-08-15 | 2004-01-06 | Motorola, Inc. | Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials | 
| US6693033B2 (en) | 2000-02-10 | 2004-02-17 | Motorola, Inc. | Method of removing an amorphous oxide from a monocrystalline surface | 
| US6709989B2 (en) | 2001-06-21 | 2004-03-23 | Motorola, Inc. | Method for fabricating a semiconductor structure including a metal oxide interface with silicon | 
| US6855992B2 (en) | 2001-07-24 | 2005-02-15 | Motorola Inc. | Structure and method for fabricating configurable transistor devices utilizing the formation of a compliant substrate for materials used to form the same | 
| US6885065B2 (en) | 2002-11-20 | 2005-04-26 | Freescale Semiconductor, Inc. | Ferromagnetic semiconductor structure and method for forming the same | 
| US6916717B2 (en) | 2002-05-03 | 2005-07-12 | Motorola, Inc. | Method for growing a monocrystalline oxide layer and for fabricating a semiconductor device on a monocrystalline substrate | 
| US6965128B2 (en) | 2003-02-03 | 2005-11-15 | Freescale Semiconductor, Inc. | Structure and method for fabricating semiconductor microresonator devices | 
| US6992321B2 (en) | 2001-07-13 | 2006-01-31 | Motorola, Inc. | Structure and method for fabricating semiconductor structures and devices utilizing piezoelectric materials | 
| US7005717B2 (en) | 2000-05-31 | 2006-02-28 | Freescale Semiconductor, Inc. | Semiconductor device and method | 
| US7019332B2 (en) | 2001-07-20 | 2006-03-28 | Freescale Semiconductor, Inc. | Fabrication of a wavelength locker within a semiconductor structure | 
| US7020374B2 (en) | 2003-02-03 | 2006-03-28 | Freescale Semiconductor, Inc. | Optical waveguide structure and method for fabricating the same | 
| US7045815B2 (en) | 2001-04-02 | 2006-05-16 | Freescale Semiconductor, Inc. | Semiconductor structure exhibiting reduced leakage current and method of fabricating same | 
| US7067856B2 (en) | 2000-02-10 | 2006-06-27 | Freescale Semiconductor, Inc. | Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same | 
| US7105866B2 (en) | 2000-07-24 | 2006-09-12 | Freescale Semiconductor, Inc. | Heterojunction tunneling diodes and process for fabricating same | 
| US7161227B2 (en) | 2001-08-14 | 2007-01-09 | Motorola, Inc. | Structure and method for fabricating semiconductor structures and devices for detecting an object | 
| US7169619B2 (en) | 2002-11-19 | 2007-01-30 | Freescale Semiconductor, Inc. | Method for fabricating semiconductor structures on vicinal substrates using a low temperature, low pressure, alkaline earth metal-rich process | 
| US7211852B2 (en) | 2001-01-19 | 2007-05-01 | Freescale Semiconductor, Inc. | Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate | 
| US7342276B2 (en) | 2001-10-17 | 2008-03-11 | Freescale Semiconductor, Inc. | Method and apparatus utilizing monocrystalline insulator | 
| US8216951B2 (en) | 2006-09-27 | 2012-07-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures | 
| US8237151B2 (en) | 2009-01-09 | 2012-08-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Diode-based devices and methods for making the same | 
| US8253211B2 (en) | 2008-09-24 | 2012-08-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor sensor structures with reduced dislocation defect densities | 
| US8274097B2 (en) | 2008-07-01 | 2012-09-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reduction of edge effects from aspect ratio trapping | 
| US8324660B2 (en) | 2005-05-17 | 2012-12-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication | 
| US8329541B2 (en) | 2007-06-15 | 2012-12-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | InP-based transistor fabrication | 
| US8344242B2 (en) | 2007-09-07 | 2013-01-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-junction solar cells | 
| US8384196B2 (en) | 2008-09-19 | 2013-02-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Formation of devices by epitaxial layer overgrowth | 
| US8502263B2 (en) | 2006-10-19 | 2013-08-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Light-emitter-based devices with lattice-mismatched semiconductor structures | 
| US8624103B2 (en) | 2007-04-09 | 2014-01-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Nitride-based multi-junction solar cell modules and methods for making the same | 
| US8629446B2 (en) | 2009-04-02 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Devices formed from a non-polar plane of a crystalline material and method of making the same | 
| US8765510B2 (en) | 2009-01-09 | 2014-07-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor diodes fabricated by aspect ratio trapping with coalesced films | 
| US8822248B2 (en) | 2008-06-03 | 2014-09-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Epitaxial growth of crystalline material | 
| US8847279B2 (en) | 2006-09-07 | 2014-09-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Defect reduction using aspect ratio trapping | 
| US8878243B2 (en) | 2006-03-24 | 2014-11-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures and related methods for device fabrication | 
| US8981427B2 (en) | 2008-07-15 | 2015-03-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Polishing of small composite semiconductor materials | 
| US9508890B2 (en) | 2007-04-09 | 2016-11-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photovoltaics on silicon | 
| US9859381B2 (en) | 2005-05-17 | 2018-01-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication | 
| US9984872B2 (en) | 2008-09-19 | 2018-05-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fabrication and structures of crystalline material | 
| Publication number | Priority date | Publication date | Assignee | Title | 
|---|---|---|---|---|
| US6693033B2 (en) | 2000-02-10 | 2004-02-17 | Motorola, Inc. | Method of removing an amorphous oxide from a monocrystalline surface | 
| US7067856B2 (en) | 2000-02-10 | 2006-06-27 | Freescale Semiconductor, Inc. | Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same | 
| US7005717B2 (en) | 2000-05-31 | 2006-02-28 | Freescale Semiconductor, Inc. | Semiconductor device and method | 
| US7105866B2 (en) | 2000-07-24 | 2006-09-12 | Freescale Semiconductor, Inc. | Heterojunction tunneling diodes and process for fabricating same | 
| US6555946B1 (en) | 2000-07-24 | 2003-04-29 | Motorola, Inc. | Acoustic wave device and process for forming the same | 
| US6638838B1 (en) | 2000-10-02 | 2003-10-28 | Motorola, Inc. | Semiconductor structure including a partially annealed layer and method of forming the same | 
| US7211852B2 (en) | 2001-01-19 | 2007-05-01 | Freescale Semiconductor, Inc. | Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate | 
| US7045815B2 (en) | 2001-04-02 | 2006-05-16 | Freescale Semiconductor, Inc. | Semiconductor structure exhibiting reduced leakage current and method of fabricating same | 
| WO2002086952A1 (en)* | 2001-04-23 | 2002-10-31 | Motorola Inc. | Mixed-signal semiconductor structure | 
| WO2002091434A3 (en)* | 2001-05-04 | 2003-01-30 | Motorola Inc | Wide bandgap semiconductor structure | 
| WO2002091442A1 (en)* | 2001-05-04 | 2002-11-14 | Motorola, Inc. | Monocrystallaline material layer on a compliant substrate | 
| US6709989B2 (en) | 2001-06-21 | 2004-03-23 | Motorola, Inc. | Method for fabricating a semiconductor structure including a metal oxide interface with silicon | 
| WO2003007353A1 (en)* | 2001-07-10 | 2003-01-23 | Motorola, Inc. | Semiconductor structures comprising an oxygen-doped compound semiconductor layer | 
| US6992321B2 (en) | 2001-07-13 | 2006-01-31 | Motorola, Inc. | Structure and method for fabricating semiconductor structures and devices utilizing piezoelectric materials | 
| US6646293B2 (en) | 2001-07-18 | 2003-11-11 | Motorola, Inc. | Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates | 
| WO2003009357A3 (en)* | 2001-07-20 | 2003-08-28 | Motorola Inc | Epitaxial semiconductor on insulator (soi) structures and devices | 
| US6693298B2 (en) | 2001-07-20 | 2004-02-17 | Motorola, Inc. | Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same | 
| US7019332B2 (en) | 2001-07-20 | 2006-03-28 | Freescale Semiconductor, Inc. | Fabrication of a wavelength locker within a semiconductor structure | 
| US6855992B2 (en) | 2001-07-24 | 2005-02-15 | Motorola Inc. | Structure and method for fabricating configurable transistor devices utilizing the formation of a compliant substrate for materials used to form the same | 
| US6667196B2 (en) | 2001-07-25 | 2003-12-23 | Motorola, Inc. | Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method | 
| US6594414B2 (en) | 2001-07-25 | 2003-07-15 | Motorola, Inc. | Structure and method of fabrication for an optical switch | 
| US6585424B2 (en) | 2001-07-25 | 2003-07-01 | Motorola, Inc. | Structure and method for fabricating an electro-rheological lens | 
| US6639249B2 (en) | 2001-08-06 | 2003-10-28 | Motorola, Inc. | Structure and method for fabrication for a solid-state lighting device | 
| US6589856B2 (en) | 2001-08-06 | 2003-07-08 | Motorola, Inc. | Method and apparatus for controlling anti-phase domains in semiconductor structures and devices | 
| US7161227B2 (en) | 2001-08-14 | 2007-01-09 | Motorola, Inc. | Structure and method for fabricating semiconductor structures and devices for detecting an object | 
| US6673667B2 (en) | 2001-08-15 | 2004-01-06 | Motorola, Inc. | Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials | 
| US7342276B2 (en) | 2001-10-17 | 2008-03-11 | Freescale Semiconductor, Inc. | Method and apparatus utilizing monocrystalline insulator | 
| US6916717B2 (en) | 2002-05-03 | 2005-07-12 | Motorola, Inc. | Method for growing a monocrystalline oxide layer and for fabricating a semiconductor device on a monocrystalline substrate | 
| US7169619B2 (en) | 2002-11-19 | 2007-01-30 | Freescale Semiconductor, Inc. | Method for fabricating semiconductor structures on vicinal substrates using a low temperature, low pressure, alkaline earth metal-rich process | 
| US6885065B2 (en) | 2002-11-20 | 2005-04-26 | Freescale Semiconductor, Inc. | Ferromagnetic semiconductor structure and method for forming the same | 
| US6965128B2 (en) | 2003-02-03 | 2005-11-15 | Freescale Semiconductor, Inc. | Structure and method for fabricating semiconductor microresonator devices | 
| US7020374B2 (en) | 2003-02-03 | 2006-03-28 | Freescale Semiconductor, Inc. | Optical waveguide structure and method for fabricating the same | 
| US11251272B2 (en) | 2005-05-17 | 2022-02-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication | 
| US8796734B2 (en) | 2005-05-17 | 2014-08-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication | 
| US8987028B2 (en) | 2005-05-17 | 2015-03-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication | 
| US10522629B2 (en) | 2005-05-17 | 2019-12-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication | 
| US8324660B2 (en) | 2005-05-17 | 2012-12-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication | 
| US9431243B2 (en) | 2005-05-17 | 2016-08-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication | 
| US9219112B2 (en) | 2005-05-17 | 2015-12-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication | 
| US8629477B2 (en) | 2005-05-17 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication | 
| US9859381B2 (en) | 2005-05-17 | 2018-01-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication | 
| US8519436B2 (en) | 2005-05-17 | 2013-08-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication | 
| US10074536B2 (en) | 2006-03-24 | 2018-09-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures and related methods for device fabrication | 
| US8878243B2 (en) | 2006-03-24 | 2014-11-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures and related methods for device fabrication | 
| US9318325B2 (en) | 2006-09-07 | 2016-04-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Defect reduction using aspect ratio trapping | 
| US9818819B2 (en) | 2006-09-07 | 2017-11-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Defect reduction using aspect ratio trapping | 
| US8847279B2 (en) | 2006-09-07 | 2014-09-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Defect reduction using aspect ratio trapping | 
| US9105522B2 (en) | 2006-09-27 | 2015-08-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures | 
| US8629047B2 (en) | 2006-09-27 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures | 
| US9559712B2 (en) | 2006-09-27 | 2017-01-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures | 
| US8216951B2 (en) | 2006-09-27 | 2012-07-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures | 
| US8860160B2 (en) | 2006-09-27 | 2014-10-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures | 
| US8502263B2 (en) | 2006-10-19 | 2013-08-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Light-emitter-based devices with lattice-mismatched semiconductor structures | 
| US10468551B2 (en) | 2006-10-19 | 2019-11-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Light-emitter-based devices with lattice-mismatched semiconductor structures | 
| US9853118B2 (en) | 2007-04-09 | 2017-12-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Diode-based devices and methods for making the same | 
| US9853176B2 (en) | 2007-04-09 | 2017-12-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Nitride-based multi-junction solar cell modules and methods for making the same | 
| US9543472B2 (en) | 2007-04-09 | 2017-01-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Diode-based devices and methods for making the same | 
| US9040331B2 (en) | 2007-04-09 | 2015-05-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Diode-based devices and methods for making the same | 
| US9508890B2 (en) | 2007-04-09 | 2016-11-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photovoltaics on silicon | 
| US8624103B2 (en) | 2007-04-09 | 2014-01-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Nitride-based multi-junction solar cell modules and methods for making the same | 
| US9231073B2 (en) | 2007-04-09 | 2016-01-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Diode-based devices and methods for making the same | 
| US9449868B2 (en) | 2007-04-09 | 2016-09-20 | Taiwan Semiconductor Manufacutring Company, Ltd. | Methods of forming semiconductor diodes by aspect ratio trapping with coalesced films | 
| US10680126B2 (en) | 2007-04-09 | 2020-06-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photovoltaics on silicon | 
| US9780190B2 (en) | 2007-06-15 | 2017-10-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | InP-based transistor fabrication | 
| US8329541B2 (en) | 2007-06-15 | 2012-12-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | InP-based transistor fabrication | 
| US8344242B2 (en) | 2007-09-07 | 2013-01-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-junction solar cells | 
| US9365949B2 (en) | 2008-06-03 | 2016-06-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Epitaxial growth of crystalline material | 
| US10961639B2 (en) | 2008-06-03 | 2021-03-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Epitaxial growth of crystalline material | 
| US8822248B2 (en) | 2008-06-03 | 2014-09-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Epitaxial growth of crystalline material | 
| US8274097B2 (en) | 2008-07-01 | 2012-09-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reduction of edge effects from aspect ratio trapping | 
| US9356103B2 (en) | 2008-07-01 | 2016-05-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reduction of edge effects from aspect ratio trapping | 
| US8629045B2 (en) | 2008-07-01 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reduction of edge effects from aspect ratio trapping | 
| US8994070B2 (en) | 2008-07-01 | 2015-03-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reduction of edge effects from aspect ratio trapping | 
| US9640395B2 (en) | 2008-07-01 | 2017-05-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reduction of edge effects from aspect ratio trapping | 
| US8981427B2 (en) | 2008-07-15 | 2015-03-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Polishing of small composite semiconductor materials | 
| US9287128B2 (en) | 2008-07-15 | 2016-03-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Polishing of small composite semiconductor materials | 
| US9607846B2 (en) | 2008-07-15 | 2017-03-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Polishing of small composite semiconductor materials | 
| US9934967B2 (en) | 2008-09-19 | 2018-04-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Formation of devices by epitaxial layer overgrowth | 
| US9984872B2 (en) | 2008-09-19 | 2018-05-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fabrication and structures of crystalline material | 
| US8384196B2 (en) | 2008-09-19 | 2013-02-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Formation of devices by epitaxial layer overgrowth | 
| US8809106B2 (en) | 2008-09-24 | 2014-08-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for semiconductor sensor structures with reduced dislocation defect densities | 
| US9105549B2 (en) | 2008-09-24 | 2015-08-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor sensor structures with reduced dislocation defect densities | 
| US9455299B2 (en) | 2008-09-24 | 2016-09-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods for semiconductor sensor structures with reduced dislocation defect densities | 
| US8253211B2 (en) | 2008-09-24 | 2012-08-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor sensor structures with reduced dislocation defect densities | 
| US8765510B2 (en) | 2009-01-09 | 2014-07-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor diodes fabricated by aspect ratio trapping with coalesced films | 
| US9029908B2 (en) | 2009-01-09 | 2015-05-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor diodes fabricated by aspect ratio trapping with coalesced films | 
| US8237151B2 (en) | 2009-01-09 | 2012-08-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Diode-based devices and methods for making the same | 
| US9576951B2 (en) | 2009-04-02 | 2017-02-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Devices formed from a non-polar plane of a crystalline material and method of making the same | 
| US8629446B2 (en) | 2009-04-02 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Devices formed from a non-polar plane of a crystalline material and method of making the same | 
| US9299562B2 (en) | 2009-04-02 | 2016-03-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Devices formed from a non-polar plane of a crystalline material and method of making the same | 
| Publication | Publication Date | Title | 
|---|---|---|
| DE10017137A1 (en) | Novel silicon structure, used for solar cells or LCD TFTs, comprises a crystalline textured silicon thin film over a biaxially textured lattice-matched diffusion barrier buffer layer on a thermal expansion-matched inert substrate | |
| EP0909340B1 (en) | Multilayered material, process and device for producing a multilayered material | |
| DE69404267T2 (en) | Process for producing an article containing magnetoresistive material | |
| DE60319470T2 (en) | A polycrystalline thin film fabrication process and an oxide superconducting device fabrication process | |
| EP0341520B1 (en) | Process for the production of a layer of metal oxide supraconductor material by laser evaporation | |
| DE10320133B4 (en) | Process for the production of monocrystalline or quasi-monocrystalline diamond layers and monocrystalline or quasi-monocrystalline diamond layer arranged on a body | |
| DE68922293T2 (en) | METHOD FOR PRODUCING SEMICONDUCTOR ARRANGEMENTS. | |
| DE68915288T2 (en) | EPITACTICAL SUPRALOCIAL BA-Y-CU-O FILM. | |
| EP2368280B1 (en) | Method for producing metal substrates for hts coating arrangements | |
| DE3810243C2 (en) | Superconducting thin films and process for their preparation | |
| DE69219191T2 (en) | Process for producing a thin layer of superconducting oxidic compound | |
| DE69114803T2 (en) | METHOD FOR PRODUCING AN OXIDE CRYSTAL. | |
| DE68918746T2 (en) | Semiconductor substrate with a thin superconductor layer. | |
| DE3825787A1 (en) | PROCESS FOR PRODUCING IRON GREEN LAYERS | |
| DE10352655A1 (en) | Heteroepitaxial layer and process for its preparation | |
| DE19932444C1 (en) | Production of a texture layer made of an oxide material on a substrate comprises partially fading out sputter ions that are scattered back from the sputtering target so that the larger part | |
| EP0993029A2 (en) | Process for the fabrication of crystalline semiconductor layers | |
| DE3822905C2 (en) | ||
| DE3834964A1 (en) | METHOD FOR PRODUCING AT LEAST ONE LAYER FROM A METAL-OXIDIC SUPRAL-CONDUCTOR MATERIAL WITH HIGH JUMP TEMPERATURE | |
| DE3822904C2 (en) | ||
| DE4120258A1 (en) | METHOD FOR PRODUCING A LAYER FROM A HIGH-TEMPERATURE SUPER-CONDUCTOR MATERIAL ON A SILICON SUBSTRATE | |
| EP0922307B1 (en) | Series of layers and component containing such | |
| DE4104592A1 (en) | Epitaxial deposition of high temp. ceramic superconductor on silicon@ - using an intermediate layer of which the first part is deposited by sputtering in an oxygen-free high pressure ambient | |
| DE4141228A1 (en) | GRAIN LIMIT JOSEPHONE ELEMENT AND METHOD FOR THE PRODUCTION THEREOF | |
| DE69914257T2 (en) | Non-magnetic metallic substrate for high-temperature superconductors and process for their production | 
| Date | Code | Title | Description | 
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8127 | New person/name/address of the applicant | Owner name:SHELL SOLAR GMBH, 80807 MUENCHEN, DE | |
| 8131 | Rejection |