CN106783746B - 阵列基板制造方法 - Google Patents
阵列基板制造方法Download PDFInfo
- Publication number
- CN106783746B CN106783746BCN201611214086.3ACN201611214086ACN106783746BCN 106783746 BCN106783746 BCN 106783746BCN 201611214086 ACN201611214086 ACN 201611214086ACN 106783746 BCN106783746 BCN 106783746B
- Authority
- CN
- China
- Prior art keywords
- layer
- photoresist
- ohmic contact
- patterned
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758substrateSubstances0.000titleclaimsabstractdescription36
- 238000004519manufacturing processMethods0.000titleclaimsabstractdescription26
- 229920002120photoresistant polymerPolymers0.000claimsabstractdescription103
- 239000004065semiconductorSubstances0.000claimsabstractdescription52
- 239000002184metalSubstances0.000claimsabstractdescription38
- 238000000034methodMethods0.000claimsabstractdescription37
- 238000001312dry etchingMethods0.000claimsabstractdescription27
- 238000004380ashingMethods0.000claimsabstractdescription14
- 238000000059patterningMethods0.000claimsabstractdescription6
- 238000005530etchingMethods0.000claimsdescription15
- 238000001039wet etchingMethods0.000claimsdescription8
- 238000002161passivationMethods0.000claimsdescription3
- 238000005286illuminationMethods0.000claimsdescription2
- 238000010586diagramMethods0.000description7
- 239000004973liquid crystal related substanceSubstances0.000description2
- 230000004888barrier functionEffects0.000description1
- 230000000694effectsEffects0.000description1
- 230000004048modificationEffects0.000description1
- 238000012986modificationMethods0.000description1
- 238000005457optimizationMethods0.000description1
Images
Classifications
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
技术领域
本发明涉及液晶面板制造技术领域，尤其涉及一种阵列基板制造方法。
背景技术
在TFT-LCD阵列基板生产工艺一般分4mask和5mask，为了提升产能降低成本，目前4mask工艺被越来越广泛使用，因为4mask工艺的特殊性，阵列基板数据线下都有会半导体基础层，而半导体基础层具有光电效益，遇光照射会产生光电流，因而通过4mask工艺生产的TFT-LCD阵列基板的半导体层面积较大，形成的光电流影响产品稳定性。
发明内容
本发明提供一种阵列基板制造方法，避免半导体层过多光照而影响阵列基板稳定性。
本发明提供一种阵列基板制造方法，包括，
在基板上依次形成绝缘层、半导体基础层、欧姆接触基础层及第二金属层；
在所述第二金属层上形成光阻层，并图案化所述光阻层；其中，图案化的光阻层包括第一光阻区域及第一光阻区域两侧的第二光阻区域，第二光阻区域厚度薄于第一光阻区域厚度；
形成被所述光阻层的第一光阻区域覆盖的图案化的第二金属层；
根据图案化的光阻层对所述半导体基础层及欧姆接触基础层进行第一次干蚀刻；去除所述半导体基础层及欧姆接触基础层露出所述图案化光阻层的部分；
对图案化的光阻层进行第一次灰化处理，去除所述第二光阻区域，以使所述灰化后光阻层第一光阻区域两侧与所述图案化的第二金属层两侧平齐，使第一次干蚀刻后的半导体基础层及欧姆接触基础层露出所述第一光阻区域两侧；
对第一次干蚀刻的半导体基础层及欧姆接触基础层进行第二次干蚀刻，形成半导体层并去除所述欧姆接触基础层露出第一光阻区域的部分；
第二次灰化所述光阻层的第一光阻区域，去除部份光阻层第一光阻区域以露出部分所述半导体层及欧姆接触基础层；
通过两次蚀刻形成数据线及漏极线以及欧姆接触层；
去除第二次灰化后的第一光阻区域。
其中，步骤对第一次干蚀刻的半导体基础层及欧姆接触基础层进行第二次干蚀刻中，形成的所述半导体层及欧姆接触基础层的图案边缘与图案化的第二金属层图案边缘平齐。
其中，所述通过两次蚀刻形成半导体层及欧姆接触层的步骤包括；对所述图案化的第二金属层湿蚀刻形成所述数据线及漏极线。
其中，所述通过两次蚀刻形成半导体层及欧姆接触层的步骤包括；对露出所述数据线及漏极线的第二次干蚀刻后的欧姆接触基础层进行干蚀刻形成所述欧姆接触层。
其中，还包括在所述数据线、漏极线、半导体层及欧姆接触层上形成钝化层的步骤。
其中，步骤在所述第二金属层上形成光阻层，并图案化所述光阻层，包括在光阻层上方形成光掩膜，所述光掩膜包括遮光区、半透光区及全透光区，所述半透光区相对所述的第二光阻区域，遮光区相对所述光阻层的第一光阻区域。
其中，步骤形成被所述光阻层的第一光阻区域覆盖的图案化的第二金属层，通过湿蚀刻所述第二金属层形成图案化的第二金属层。
其中，所述第一次干蚀刻和第二次干蚀刻是指将一个完整的干蚀刻动作间隔两次进行。
本发明所述的阵列基板制造方法能够从TFT阵列基板光罩工艺步骤修改优化改善4mask工艺数据线下的半导体层产生光电流问题，光阻层分为厚度不同的部分，然后将灰化及蚀刻的流程均分为两次进行，在形成对氧化物半导体层工艺时对半导体两侧的蚀刻量较大，进而减小半导体层两侧的长度，减小光电流产生，保证TFT阵列基板的稳定性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明所述的阵列基板制造方法流程图；
图2为本发明所述的阵列基板制造方法步骤S2的工艺示意图；
图3为本发明所述的阵列基板制造方法步骤S3的工艺示意图；
图4为本发明所述的阵列基板制造方法步骤S4的工艺示意图；
图5为本发明所述的阵列基板制造方法步骤S5的工艺示意图；
图6为本发明所述的阵列基板制造方法步骤S6的工艺示意图；
图7为本发明所述的阵列基板制造方法步骤S7的工艺示意图；
图8和图9为本发明所述的阵列基板制造方法步骤S8的工艺示意图；
图10为本发明所述的阵列基板制造方法步骤S9的工艺示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1一种阵列基板制造方法，包括以下步骤：
步骤S1，如图2所示，在基板上依次形成绝缘层10、半导体基础层11、欧姆接触基础层12及第二金属层13。
请一并参阅图2，步骤S2，在所述第二金属层13上形成光阻层14，并图案化所述光阻层14；其中，图案化的光阻层14包括第一光阻区域141及第一光阻区域141两侧的第二光阻区域142，第二光阻区域142厚度薄于第一光阻区域141厚度。请一并参阅图2。
本步骤中，包括在光阻层14上方采用光掩膜(图未示)，所述光掩膜包括遮光区、半透光区及全透光区，通过光照，使光阻层上与所述半透光区相对所述的第二光阻区域，与所述遮光区相对所述的第一光阻区域，然后去除光掩膜。
请一并参阅图3，步骤S3，形成被所述光阻层的第一光阻区域141覆盖的图案化的第二金属层131。本步骤是通过湿蚀刻方式根据光阻层14的图案蚀刻所述第二金属层形成图案化的第二金属层131，其中，优选的，由于湿蚀刻的特性，在蚀刻时横向蚀刻比纵向灰化的量要大，因此根据设计需要设计的时间进行湿蚀刻时可以去除被第二光阻区域正当的第二金属层部分，使图案化的第二金属层131的图案两侧与所述第一光阻区域141两侧宽度相同。
请一并参阅图4，步骤S4，根据图案化的光阻层14对所述半导体基础层11及欧姆接触基础层12进行第一次干蚀刻；去除所述半导体基础层11及欧姆接触基础层12露出所述图案化光阻层14的部分，具体是指露出第二光阻区域142两侧的部分。
请一并参阅图5，步骤S5，对图案化的光阻层14进行第一次灰化处理，去除所述第二光阻区域142，以使所述灰化后光阻层14第一光阻区域141两侧与所述图案化的第二金属层131两侧平齐，使第一次干蚀刻后的半导体基础层11及欧姆接触基础层12露出所述第一光阻区域141两侧。此时，所述半导体基础层11及欧姆接触基础层12两侧均露出所述第一光阻区域141两侧。本步骤中，由于第二光阻区域142厚度薄于第一光阻区域141厚度，所以很容易的就去除了光阻层多余部分，减小加工难度。
请一并参阅图6，步骤S6，对第一次干蚀刻的半导体基础层11及欧姆接触基础层12进行第二次干蚀刻，形成半导体层111并去除所述欧姆接触基础层12露出第一光阻区域141的部分。即渠道半导体基层两侧多余的部分，形成的所述半导体层111及欧姆接触基础层的图案边缘与图案化的第二金属层图案边缘平齐。相较于现有技术的制造方法，本申请的半导体层111是经过两次蚀刻侧部形成，相较于现有技术的半导体层宽度面积减小，也就是与欧姆接触层及数据线的阶梯面积减小，这样减小半导体层光照生光电流的产生，降低残留风险；可以减小阵列基板背光对液晶显示面板品质的影响，提高阵列基板品质稳定性。
请一并参阅图7，步骤S7，第二次灰化所述光阻层14的第一光阻区域141，去除部份光阻层的第一光阻区域141以露出部分所述半导体层111及欧姆接触基础层12。本步骤露出图案化的第二金属层131、半导体层111两侧及欧姆接触基础层12两侧。本步骤中利用灰化等向性蚀刻光阻特性，因此在合理的时间内可以时刻掉第一光阻区域141两侧部分。
请一并参阅图8和图9，步骤S8，对所述第二金属层及欧姆接触基础层通过两次蚀刻形成数据线及漏极线以及欧姆接触层。
本步骤具体包括；图8，对所述图案化的第二金属层131湿蚀刻形成数据线132及漏极线。湿蚀刻横向蚀刻比横向灰化的量要大，因此形成数据线132的两侧短于所述第一光阻区域141两侧。
图9，对露出所述数据线132及漏极线的第二次干蚀刻后的欧姆接触基础层12进行干蚀刻形成所述欧姆接触层121。本步骤中，根据干蚀刻纵向蚀刻较大的特性，而且金属层具有阻挡效果，所以欧姆接触层121两侧会突出所述数据线132。
请一并参阅图10，步骤S9，除光阻层，具体为去除第二次灰化后的第一光阻区域。还包括在所述数据线132、漏极线、半导体层111及欧姆接触层121上形成钝化层15的步骤。
本申请所述的阵列基板制造方法能够从TFT阵列基板光罩工艺修改优化改善4mask工艺数据线下的半导体层产生光电流问题，不需要额外增加成本，且为制程工艺创造更大的开口率，提升4mask工艺阵列基板的品质稳定性。
以上所揭露的仅为本发明一种较佳实施例而已，当然不能以此来限定本发明之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于发明所涵盖的范围。
Claims (7)
1.一种阵列基板制造方法，其特征在于，包括，
在基板上依次形成绝缘层、半导体基础层、欧姆接触基础层及第二金属层；
在所述第二金属层上形成光阻层，并图案化所述光阻层，形成第一光阻区域和位于所述第一光阻区域两侧的第二光阻区域；其中，第二光阻区域的厚度薄于第一光阻区域的厚度；
形成被所述光阻层的第一光阻区域覆盖的图案化的第二金属层；
根据图案化的光阻层对所述半导体基础层及欧姆接触基础层进行第一次干蚀刻；去除所述半导体基础层及欧姆接触基础层露出所述图案化的光阻层的部分；
对图案化的光阻层进行第一次灰化处理，去除所述第二光阻区域，以使灰化后光阻层第一光阻区域两侧与所述图案化的第二金属层两侧平齐，使第一次干蚀刻后的半导体基础层及欧姆接触基础层露出所述第一光阻区域两侧；
对第一次干蚀刻后的半导体基础层及欧姆接触基础层进行第二次干蚀刻，形成半导体层并去除所述欧姆接触基础层露出第一光阻区域的部分；
第二次灰化所述光阻层的第一光阻区域，去除部份第一光阻区域以露出部分所述半导体层及欧姆接触基础层；
对所述图案化的第二金属层及欧姆接触基础层通过两次蚀刻形成数据线及漏极线以及欧姆接触层；
去除第二次灰化后的第一光阻区域。
2.如权利要求1所述的阵列基板制造方法，其特征在于，步骤对第一次干蚀刻的半导体基础层及欧姆接触基础层进行第二次干蚀刻，形成的所述半导体层及欧姆接触基础层的图案边缘与图案化的第二金属层图案边缘平齐。
3.如权利要求1所述的阵列基板制造方法，其特征在于，所述对所述图案化的第二金属层及欧姆接触基础层通过两次蚀刻形成数据线及漏极线以及欧姆接触层的步骤包括；对所述图案化的第二金属层湿蚀刻形成所述数据线及漏极线。
4.如权利要求3所述的阵列基板制造方法，其特征在于，所述对所述图案化的第二金属层及欧姆接触基础层通过两次蚀刻形成数据线及漏极线以及欧姆接触层的步骤还包括；对露出所述数据线及漏极线的第二次干蚀刻后的欧姆接触基础层进行干蚀刻形成所述欧姆接触层。
5.如权利要求1所述的阵列基板制造方法，其特征在于，还包括在所述数据线、漏极线、半导体层及欧姆接触层上形成钝化层的步骤。
6.如权利要求1所述的阵列基板制造方法，其特征在于，在所述第二金属层上形成光阻层，并图案化所述光阻层的步骤包括：
在光阻层上方采用光掩膜，所述光掩膜包括遮光区、半透光区及全透光区，通过光照，使光阻层上与所述半透光区相对位置形成第二光阻区域，与所述遮光区相对的位置形成第一光阻区域，然后去除光掩膜。
7.如权利要求1所述的阵列基板制造方法，其特征在于，步骤形成被所述光阻层的第一光阻区域覆盖的图案化的第二金属层，通过湿蚀刻所述第二金属层形成图案化的第二金属层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611214086.3ACN106783746B (zh) | 2016-12-24 | 2016-12-24 | 阵列基板制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611214086.3ACN106783746B (zh) | 2016-12-24 | 2016-12-24 | 阵列基板制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106783746A CN106783746A (zh) | 2017-05-31 |
| CN106783746Btrue CN106783746B (zh) | 2020-05-05 |
Family
ID=58919597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611214086.3AActiveCN106783746B (zh) | 2016-12-24 | 2016-12-24 | 阵列基板制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106783746B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110120426B (zh)* | 2018-02-07 | 2023-01-10 | 南京京东方显示技术有限公司 | 一种薄膜晶体管的制造方法及薄膜晶体管 |
| CN109103140B (zh)* | 2018-08-03 | 2020-10-16 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板的制作方法 |
| CN115497872A (zh)* | 2022-08-17 | 2022-12-20 | 滁州惠科光电科技有限公司 | 阵列基板及其制备方法、显示面板 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102148259A (zh)* | 2010-10-12 | 2011-08-10 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及其制造方法和液晶显示器 |
| CN102455591A (zh)* | 2010-10-14 | 2012-05-16 | 京东方科技集团股份有限公司 | 薄膜图案和阵列基板的制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI483344B (zh)* | 2011-11-28 | 2015-05-01 | Au Optronics Corp | 陣列基板及其製作方法 |
- 2016
- 2016-12-24CNCN201611214086.3Apatent/CN106783746B/zhactiveActive
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102148259A (zh)* | 2010-10-12 | 2011-08-10 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及其制造方法和液晶显示器 |
| CN102455591A (zh)* | 2010-10-14 | 2012-05-16 | 京东方科技集团股份有限公司 | 薄膜图案和阵列基板的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106783746A (zh) | 2017-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9698171B2 (en) | Array substrate and method of manufacturing the same, and display device | |
| CN104617102B (zh) | 阵列基板及阵列基板制造方法 | |
| CN103199060B (zh) | 一种薄膜晶体管阵列基板及其制作方法及显示装置 | |
| JP2010028122A5 (zh) | ||
| US20150348999A1 (en) | Manufacturing Method of an Array Substrate | |
| KR20140004078A (ko) | 박막 트랜지스터와 이를 제조하기 위한 마스크, 어레이 기판 및 디스플레이 장치 | |
| WO2014127579A1 (zh) | 薄膜晶体管阵列基板、制造方法及显示装置 | |
| WO2017210958A1 (zh) | 半色调掩模板及tft基板的制作方法 | |
| US20120309136A1 (en) | Manufacture methods of thin film transistor and array substrate and mask | |
| CN106783746B (zh) | 阵列基板制造方法 | |
| US7241648B2 (en) | Array substrates for use in liquid crystal displays and fabrication methods thereof | |
| KR100938193B1 (ko) | Ｔｆｔ 제조용 마스크, ｔｆｔ 및 그 제조 방법 | |
| CN104409350B (zh) | 薄膜晶体管的制造方法 | |
| CN108364960B (zh) | 一种阵列基板、显示面板、显示装置及制备方法 | |
| US20170294465A1 (en) | Film Patterning Method | |
| KR101291896B1 (ko) | 표시장치용 박막트랜지스터 제조방법 | |
| CN103779232A (zh) | 一种薄膜晶体管的制作方法及薄膜晶体管 | |
| CN1949080B (zh) | 薄膜晶体管的制造装置和制造方法 | |
| JP2008066723A5 (zh) | ||
| CN107464836B (zh) | 一种顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管 | |
| KR100856544B1 (ko) | 박막트랜지스터 어레이 제조방법 | |
| CN103728827B (zh) | 光掩膜、薄膜晶体管元件及制作薄膜晶体管元件的方法 | |
| CN108074863B (zh) | 一种阵列基板及其制备方法、显示面板及其制备方法 | |
| JP4108662B2 (ja) | 薄膜半導体装置の製造方法、レジストパターン形成方法及びこれらの方法に使用するフォトマスク | |
| CN103000581B (zh) | 一种薄膜晶体管阵列基板的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder | Address after:9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Patentee after:TCL China Star Optoelectronics Technology Co.,Ltd. Address before:9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Patentee before:Shenzhen China Star Optoelectronics Technology Co.,Ltd. |