CN103515197A - 自对准多重图形化的掩膜层及其形成方法 - Google Patents
自对准多重图形化的掩膜层及其形成方法Download PDFInfo
- Publication number
- CN103515197A CN103515197ACN201210214129.3ACN201210214129ACN103515197ACN 103515197 ACN103515197 ACN 103515197ACN 201210214129 ACN201210214129 ACN 201210214129ACN 103515197 ACN103515197 ACN 103515197A
- Authority
- CN
- China
- Prior art keywords
- layer
- material layer
- etched
- sacrificial material
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
Description
技术领域
本发明涉及半导体制造领域，特别涉及一种自对准多重图形化的掩膜层及其形成方法。
背景技术
在半导体制造领域，光刻胶材料用于将掩膜图像转印到一层或多层的材料层中，例如将掩膜图像转印到金属层、介质层或半导体衬底上。但随着半导体工艺的特征尺寸的不断缩小，利用光刻工艺在材料层中形成小特征尺寸的掩膜图形变得越来越困难。
为了提高半导体器件的集成度，业界已提出了多种双重图形工艺，其中，自对准双重图形（Self-Aligned Double Patterning，SADP）工艺即为其中的一种。公开号为US2009/0146322A1的美国专利文献公开了一种自对准双重图形作为掩膜对半导体结构进行刻蚀的方法，具体包括：
请参考图1，在半导体衬底10表面形成待刻蚀材料层20，在所述待刻蚀材料层20表面形成牺牲材料层（未图示），对所述牺牲材料层进行刻蚀，形成牺牲层30；
请参考图2，在所述待刻蚀材料层20和牺牲层30表面形成硬掩膜材料层40；
请参考图3，对所述硬掩膜材料层40进行无掩膜刻蚀，直到暴露出所述待刻蚀材料层20表面和牺牲层30的顶部表面，在所述牺牲层30侧壁表面形成侧墙45；
请参考图4，去除所述牺牲层30，以所述侧墙45作为硬掩膜层，对所述待刻蚀材料层20进行刻蚀。
但是利用上述自对准双重图形作为掩膜对所述待刻蚀材料层20进行刻蚀后，所述侧墙45两侧对应的待刻蚀材料层20的侧壁的形貌不同，会影响后续形成的半导体器件的电学性能。
发明内容
本发明解决的问题是提供一种对准多重图形化的掩膜层及其形成方法，可以使所述掩膜层两侧对应的待刻蚀材料层的侧壁的形貌相同。
为解决上述问题，本发明技术方案提供了一种自对准多重图形化的掩膜层的形成方法，包括：提供半导体衬底，在所述半导体衬底表面形成待刻蚀材料层；在所述待刻蚀材料层表面形成牺牲材料层；对所述牺牲材料层进行刻蚀，形成牺牲层，所述靠近待刻蚀材料层的牺牲层的尺寸小于远离待刻蚀材料层的牺牲层的尺寸；在所述待刻蚀材料层和牺牲层表面形成硬掩膜材料层；对所述硬掩膜材料层进行无掩膜刻蚀，在所述牺牲层侧壁表面形成侧墙，从待刻蚀材料层表面到远离待刻蚀材料层表面，所述侧墙两侧的侧壁向侧墙中间位置倾斜；去除所述牺牲层，所述侧墙作为自对准多重图形化的掩膜层。
可选的，所述牺牲材料层内掺杂有杂质离子，且从待刻蚀材料层表面到牺牲材料层表面，所述杂质离子的掺杂浓度逐渐变大或逐渐变小。
可选的，所述牺牲材料层的材料为多晶硅，所述掺杂的杂质离子为硼离子或磷离子。
可选的，从待刻蚀材料层表面到牺牲材料层表面，所述牺牲材料层中硼离子的摩尔百分比含量逐渐增大。
可选的，从待刻蚀材料层表面到牺牲材料层表面，所述牺牲材料层中磷离子的摩尔百分比含量逐渐减小。
可选的，所述牺牲材料层的材料为无定形碳，所述掺杂的杂质离子为氮离子、氢离子或硅原子。
可选的，从待刻蚀材料层表面到牺牲材料层表面，所述牺牲材料层中氮离子或氢离子的摩尔百分比含量逐渐减小。
可选的，从待刻蚀材料层表面到牺牲材料层表面，所述牺牲材料层中硅原子的摩尔百分比含量逐渐增大。
可选的，所述牺牲材料层的材料为氧化硅，所述掺杂的杂质离子为硼离子或磷离子。
可选的，从待刻蚀材料层表面到牺牲材料层表面，所述牺牲材料层中硼离子、磷离子的摩尔百分比含量逐渐减小。
可选的，所述牺牲材料层的材料为SiCO或SiCOH，从待刻蚀材料层表面到牺牲材料层表面，所述牺牲材料层中碳元素的摩尔百分比含量逐渐减小。
可选的，对所述牺牲材料层进行刻蚀的方法包括：在所述牺牲材料层表面形成图形化的掩膜层，以所述图形化的掩膜层为掩膜，对所述牺牲材料层进行各向异性刻蚀，形成侧壁与半导体衬底平面垂直的第一牺牲层；对所述第一牺牲层侧壁进行各向同性刻蚀，形成牺牲层，所述靠近待刻蚀材料层的牺牲层的尺寸小于远离待刻蚀材料层的牺牲层的尺寸。
可选的，当所述牺牲材料层的材料为多晶硅，所述掺杂的杂质离子为硼离子或磷离子时，对所述牺牲材料层进行干法刻蚀，形成侧壁与半导体衬底平面垂直的第一牺牲层；利用含有氢氟酸的刻蚀溶液对所述第一牺牲层侧壁进行湿法刻蚀，形成所述牺牲层。
可选的，当所述牺牲材料层的材料为多晶硅，所述掺杂的杂质离子为硼离子或磷离子时，对所述牺牲材料层进行干法刻蚀，形成侧壁与半导体衬底平面垂直的第一牺牲层；对所述第一牺牲层侧壁进行等离子体干法刻蚀，形成所述牺牲层。
可选的，当所述牺牲材料层的材料为氧化硅，所述掺杂的杂质离子为硼离子或磷离子时，利用含氟气体对所述牺牲材料层进行干法刻蚀，形成侧壁与半导体衬底平面垂直的第一牺牲层；利用含有氢氟酸的刻蚀溶液对所述第一牺牲层侧壁进行湿法刻蚀，形成所述牺牲层。
可选的，当所述牺牲材料层的材料为SiCO或SiCOH，利用CF4气体对所述牺牲材料层进行干法刻蚀，形成侧壁与半导体衬底平面垂直的第一牺牲层；利用含有氢氟酸的刻蚀溶液对所述第一牺牲层侧壁进行湿法刻蚀，形成所述牺牲层。
可选的，对所述牺牲材料层进行刻蚀的方法包括：在所述牺牲材料层表面形成图形化的掩膜层，以所述图形化的掩膜层为掩膜，对所述牺牲材料层进行等离子体刻蚀，形成所述牺牲层，所述靠近待刻蚀材料层的牺牲层的尺寸小于远离待刻蚀材料层的牺牲层的尺寸。
可选的，当所述牺牲材料层的材料为无定形碳，所述掺杂的杂质离子为氮离子、氢离子或硅原子时，利用含氧气体的等离子体对所述牺牲材料层进行等离子体刻蚀，形成所述牺牲层。
可选的，当所述牺牲材料层的材料为多晶硅，所述掺杂的杂质离子为硼离子或磷离子时，对所述牺牲材料层进行等离子体刻蚀，形成所述牺牲层，所述等离子体刻蚀的具体工艺为：刻蚀气体包括Cl2和HBr，射频功率为500~1000瓦，偏置射频功率为200~500瓦，Cl2和HBr的摩尔百分比大于0.25。
可选的，所述硬掩膜材料层为氧化硅层、氮化钛层、氮化钽层、氮化硅层、氮碳化硅层、氮氧化硅层、碳化硅层、氮化硼层其中的一种或其中几种的多层堆叠结构。
可选的，所述待刻蚀材料层包括单层或多层材料层。
可选的，所述牺牲层底部的尺寸为牺牲层顶部的尺寸的0.4~0.95。
本发明技术方案还提供了一种采用所述形成方法形成的自对准多重图形化的掩膜层，包括：半导体衬底，位于所述半导体衬底表面的待刻蚀材料层，位于所述待刻蚀材料层表面的掩膜层，从待刻蚀材料层表面到远离待刻蚀材料层表面，所述掩膜层两侧的侧壁向掩膜层中间位置倾斜。
与现有技术相比，本发明具有以下优点：
本发明实施例的自对准多重图形化的掩膜层的形成过程包括：提供半导体衬底，在所述半导体衬底表面形成待刻蚀材料层；在所述待刻蚀材料层表面形成牺牲材料层；对所述牺牲材料层进行刻蚀，形成牺牲层，所述靠近待刻蚀材料层的牺牲层的尺寸小于远离待刻蚀材料层的牺牲层的尺寸；在所述待刻蚀材料层和牺牲层表面形成硬掩膜材料层；对所述硬掩膜材料层进行无掩膜刻蚀，在所述牺牲层侧壁表面形成侧墙，从待刻蚀材料层表面到远离待刻蚀材料层表面，所述侧墙两侧的侧壁向侧墙中间位置倾斜。由于从待刻蚀材料层表面到远离待刻蚀材料层表面，所述侧墙两侧的侧壁都向侧墙中间位置倾斜，使得由于侧墙两侧的侧墙的剖面形状相同，使得后续利用所述侧墙为掩膜刻蚀形成的待刻蚀材料层的侧壁形貌相同，不会影响后续形成的半导体器件的电学性能。
进一步的，当所述牺牲材料层中掺杂有杂质离子，且从待刻蚀材料层表面到牺牲材料层表面，所述杂质离子的掺杂浓度逐渐变大或逐渐变小，由于刻蚀工艺对具有不同掺杂浓度的牺牲材料层的刻蚀速率不同，使得对所述牺牲材料层进行刻蚀后，所述靠近待刻蚀材料层的牺牲层的尺寸小于远离待刻蚀材料层的牺牲层的尺寸。
附图说明
图1至图4是现有技术利用自对准双重图形作为掩膜的刻蚀过程的剖面结构示意图；
图5是本发明实施例的自对准多重图形化的掩膜层的形成方法的流程示意图；
图6至图11是本发明实施例的自对准多重图形化的掩膜层的形成过程的剖面结构示意图。
具体实施方式
在背景技术中可知，利用现有技术的自对准双重图形作为掩膜对待刻蚀材料层进行刻蚀后，侧墙两侧对应的待刻蚀材料层的侧壁的形貌不同，会影响后续形成的半导体器件的电学性能。发明人经过研究发现，该待刻蚀材料层的侧壁的形貌不同主要是由于所述侧墙两侧的侧壁的剖面形状不同产生的，靠近牺牲层一侧的侧墙侧壁与半导体衬底表面是垂直的，但由于所述侧墙是对硬掩膜材料层进行无掩膜刻蚀形成的，在远离牺牲层一侧的侧墙的侧壁形状是弧形的，从待刻蚀材料层表面到远离待刻蚀材料层表面，所述远离牺牲层一侧的侧墙侧壁向侧墙中间位置倾斜，使得侧墙两侧侧壁的剖面形状不同，利用所述侧墙作为掩膜层对待刻蚀材料层进行刻蚀后，会使得侧墙两侧对应的待刻蚀材料层的侧壁的形貌不同。
为了解决上述问题，发明人提出了一种自对准多重图形化的掩膜层及其形成方法，从待刻蚀材料层表面到远离待刻蚀材料层表面，所述侧墙两侧的侧壁都向掩膜层中间位置倾斜，由于侧墙两侧的侧墙的剖面形状相同，使得后续利用所述侧墙为掩膜刻蚀形成的待刻蚀材料层的侧壁形貌相同，不会影响后续形成的半导体器件的电学性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。
本发明实施例首先提供了一种自对准多重图形化的掩膜层的形成方法，请参考图5，为本发明实施例的自对准多重图形化的掩膜层的形成方法的流程示意图，具体包括：
步骤S101，提供半导体衬底，在所述半导体衬底表面形成待刻蚀材料层；
步骤S102，在所述待刻蚀材料层表面形成牺牲材料层，所述牺牲材料层内原位掺杂有杂质离子，且从待刻蚀材料层表面到牺牲材料层表面，所述杂质离子的掺杂浓度逐渐变大或逐渐变小；
步骤S103，对所述牺牲材料层进行刻蚀，形成牺牲层，所述靠近待刻蚀材料层的牺牲层的尺寸小于远离待刻蚀材料层的牺牲层的尺寸；
步骤S104，在所述待刻蚀材料层和牺牲层表面形成硬掩膜材料层；
步骤S105，对所述硬掩膜材料层进行无掩膜刻蚀，在所述牺牲层侧壁表面形成侧墙，从待刻蚀材料层表面到远离待刻蚀材料层表面，所述侧墙两侧的侧壁向侧墙中间位置倾斜；
步骤S106，去除所述牺牲层，所述侧墙作为自对准多重图形化的掩膜层。
具体的，请参考图6，提供半导体衬底100，在所述半导体衬底100表面形成待刻蚀材料层110。
所述半导体衬底100为硅衬底、锗衬底、氮化镓衬底、玻璃衬底、绝缘体上硅衬底、绝缘体上锗衬底等其中的一种。在本实施例中，所述半导体衬底100为硅衬底。由于本领域技术人员可以根据需要合理地选择各种半导体衬底，因此，半导体衬底的具体类型不应限制本发明的保护范围。
所述半导体衬底还可以为多层堆叠结构，所述半导体衬底内还可以形成一层或多层层间介质层（未图示）和层间金属层（未图示）。
所述待刻蚀材料层110可以为单层材料层或多层堆叠的材料层。所述待刻蚀材料层110为介质层、金属层或者半导体衬底其中的一种或几种的多层堆叠结构。当所述待刻蚀材料层110为一层时，形成自对准多重图形时利用后续形成侧墙对所述一层待刻蚀材料层110进行刻蚀。当所述待刻蚀材料层110为多层时，形成自对准多重图形时利用后续形成侧墙对所述多层待刻蚀材料层110进行刻蚀。
请参考图7，在所述待刻蚀材料层110表面形成牺牲材料层120。
所述牺牲材料层120的高度与后续形成的侧墙的高度相对应，所述牺牲材料层120的材料为多晶硅、氧化硅、无定形碳、SiCO或SiCOH等。形成所述多晶硅、氧化硅、SiCO或SiCOH的工艺为化学气相沉积工艺，例如等离子体增强化学气相沉积工艺（PECVD）、低压化学气相沉积工艺（LPCVD）等，形成所述无定形碳的工艺为溅射法、阴极弧离子镀法或激光烧蚀法，由于形成无定形碳的工艺为本领域技术人员的公知技术，在此不作详述。
在形成多晶硅、氧化硅、无定形碳、SiCO或SiCOH时，所述多晶硅、氧化硅、无定形碳、SiCO或SiCOH内还原位掺杂有杂质离子。
在本实施例中，所述牺牲材料层120的材料为多晶硅，所述多晶硅材料层内掺杂有硼离子，且从待刻蚀材料层110表面到牺牲材料层120表面，所述硼离子的摩尔百分比含量逐渐增大。在本实施例中，靠近待刻蚀材料层110表面的牺牲材料层120中的硼离子的摩尔百分比含量范围为0~2%，靠近牺牲材料层120表面的硼离子的摩尔百分比含量范围为1~5%。
在其他实施例中，当所述牺牲材料层120的材料为多晶硅，所述多晶硅材料层内掺杂有磷离子时，从待刻蚀材料层110表面到牺牲材料层120表面，所述磷离子的摩尔百分比含量逐渐减小。其中一个实施例，靠近待刻蚀材料层110表面的牺牲材料层120中的磷离子的摩尔百分比含量范围为1~5%，靠近牺牲材料层120表面的磷离子的摩尔百分比含量范围为0~2％。
在其他实施例中，当所述牺牲材料层120的材料为无定形碳时，所述无定形碳材料层内掺杂有氮、氢或硅。当所述无定形碳材料层内掺杂有氮或氢时，从待刻蚀材料层110表面到牺牲材料层120表面，所述氮或氢的摩尔百分比含量逐渐减小。其中一个实施例，靠近待刻蚀材料层110表面的牺牲材料层120中的氮或氢的摩尔百分比含量范围为5~10%，靠近牺牲材料层120表面的氮或氢的摩尔百分比含量范围为2~5%。当所述无定形碳材料层内掺杂有硅时，从待刻蚀材料层110表面到牺牲材料层120表面，所述硅的摩尔百分比含量逐渐增大。其中一个实施例，靠近待刻蚀材料层110表面的牺牲材料层120中的硅的摩尔百分比含量范围为0~2%，靠近牺牲材料层120表面的硅的摩尔百分比含量范围为1~5%。
当所述牺牲材料层120的材料为氧化硅时，所述氧化硅材料层内掺杂有硼离子或磷离子。当所述氧化硅材料层内掺杂有硼离子或磷离子时，从待刻蚀材料层110表面到牺牲材料层120表面，所述硼离子或磷离子的摩尔百分比含量逐渐减小。其中一个实施例，靠近待刻蚀材料层110表面的牺牲材料层120中的硼离子或磷离子的摩尔百分比含量范围为1~5%，靠近牺牲材料层120表面的硼离子或磷离子的摩尔百分比含量范围为0~2％。
当所述牺牲材料层120的材料为SiCO或SiCOH时，从待刻蚀材料层110表面到牺牲材料层120表面，所述SiCO或SiCOH材料层内的碳元素的摩尔百分比含量逐渐减小。其中一个实施例，从待刻蚀材料层110表面到牺牲材料层120表面，所述SiCO或SiCOH材料层内的碳元素的摩尔百分比含量从10%到5%。
请参考图8，在所述牺牲材料层120（请参考图7）表面形成图形化的第一掩膜层130，所述图形化的第一掩膜层130对应于牺牲层125的位置，以所述图形化的第一掩膜层130为掩膜，对所述牺牲材料层120进行刻蚀，形成牺牲层125，所述靠近待刻蚀材料层110的牺牲层125的尺寸小于远离待刻蚀材料层110的牺牲层125的尺寸。
所述第一掩膜层130至少包括光刻胶层，在所述光刻胶层与牺牲材料层120之间，还可以形成有氧化硅层、氮化钛层、氮化钽层、氮化硅层、氮碳化硅层、氮氧化硅层、碳化硅层、氮化硼层其中的一种或其中几种的多层堆叠结构。利用光刻刻蚀工艺对所述第一掩膜层130进行刻蚀，形成所述图形化的第一掩膜层130。
形成所述牺牲层125的刻蚀工艺可以只包括一次干法刻蚀工艺，也可以包括多次干法刻蚀工艺，也可以包括至少一次干法刻蚀工艺和至少一次湿法刻蚀工艺。
在本实施例中，当所述牺牲材料层120的材料为多晶硅，所述掺杂的杂质离子为硼离子时，对所述牺牲材料层120进行等离子体刻蚀，形成所述牺牲层125，所述靠近待刻蚀材料层110的牺牲层125的尺寸小于远离待刻蚀材料层110的牺牲层125的尺寸。所述等离子体刻蚀的具体工艺为：刻蚀气体包括Cl2和HBr，射频功率为500~1000瓦，偏置射频功率为200~500瓦，Cl2和HBr的摩尔百分比大于0.25。当从待刻蚀材料层110表面到牺牲材料层120表面，所述牺牲材料层120中硼离子的摩尔百分比含量逐渐增大时，由于刻蚀气体形成的等离子体对所述牺牲材料层的刻蚀速率与硼离子的摩尔百分比含量负相关，对所述牺牲材料层的刻蚀速率逐渐减小，使得所述靠近待刻蚀材料层110的牺牲层125的尺寸小于远离待刻蚀材料层110的牺牲层125的尺寸，从牺牲层125表面到待刻蚀材料层110表面，所述牺牲层125两侧的侧壁向牺牲层125中间位置倾斜。在本实施例中，所述牺牲层125底部的尺寸D1为牺牲层125顶部的尺寸D2的0.4~0.95。由于所述牺牲层的底部尺寸小于牺牲层的顶部尺寸，后续在所述牺牲层两侧形成的两个侧墙的底部间距也会小于顶部间距，使得所述两个侧墙之间暴露出的待刻蚀材料层的尺寸小于光刻工艺形成的第一掩膜层的尺寸，利用所述侧墙能够定义出比光刻图形更小的尺寸，有利于缩小半导体结构的尺寸，提高集成度。
在其他实施例中，当所述牺牲材料层的材料为多晶硅，所述掺杂的杂质离子为磷离子时，对所述牺牲材料层进行等离子体刻蚀，形成所述牺牲层，所述靠近待刻蚀材料层的牺牲层的尺寸小于远离待刻蚀材料层的牺牲层的尺寸。所述等离子体刻蚀的具体工艺为：刻蚀气体包括Cl2和HBr，射频功率为500~1000瓦，偏置射频功率为200~500瓦，Cl2和HBr的摩尔百分比大于0.25。由于所述刻蚀气体中Cl离子含量较大，可以提高刻蚀气体各向同性的刻蚀。当从待刻蚀材料层表面到牺牲材料层表面，所述牺牲材料层中磷离子的摩尔百分比含量逐渐减小时，由于所述刻蚀气体的等离子体对所述牺牲材料层的刻蚀速率与磷离子的摩尔百分比含量正相关，对所述牺牲材料层的刻蚀速率也逐渐减小，使得所述靠近待刻蚀材料层的牺牲层的尺寸小于远离待刻蚀材料层的牺牲层的尺寸，从牺牲层表面到待刻蚀材料层表面，所述牺牲层两侧的侧壁向牺牲层中间位置倾斜。
在其他实施例中，当所述牺牲材料层的材料为多晶硅，所述掺杂的杂质离子为硼离子时，对所述牺牲材料层进行各向异性的干法刻蚀，形成侧壁与半导体衬底平面垂直的第一牺牲层；利用含有氢氟酸的刻蚀溶液对所述第一牺牲层侧壁进行湿法刻蚀，形成所述牺牲层。在其中一个实施例中，所述干法刻蚀的具体工艺包括：刻蚀气体包括Cl2和HBr，射频功率为500~1000瓦，偏置射频功率为200~500瓦，Cl2和HBr的摩尔百分比小于0.25。所述含有氢氟酸的刻蚀溶液为硝酸与氢氟酸的混合溶液。由于所述牺牲层表面形成有掩膜层，所述湿法刻蚀工艺只能对牺牲层侧壁进行刻蚀，当从待刻蚀材料层表面到牺牲材料层表面，所述牺牲材料层中硼离子的摩尔百分比含量逐渐增大时，且所述含有氢氟酸的刻蚀溶液对所述牺牲材料层的刻蚀速率与硼离子的摩尔百分比含量负相关，对所述牺牲材料层的刻蚀速率逐渐减小，使得所述靠近待刻蚀材料层的牺牲层的尺寸小于远离待刻蚀材料层的牺牲层的尺寸，从牺牲层表面到待刻蚀材料层表面，所述牺牲层两侧的侧壁向牺牲层中间位置倾斜。
当所述牺牲材料层的材料为多晶硅，所述掺杂的杂质离子为磷离子时，对所述牺牲材料层进行各向异性的干法刻蚀，形成侧壁与半导体衬底平面垂直的第一牺牲层；利用含有氢氟酸的刻蚀溶液对所述第一牺牲层侧壁进行湿法刻蚀，形成所述牺牲层。在其中一个实施例中，所述干法刻蚀的具体工艺包括：刻蚀气体包括Cl2和HBr，射频功率为500~1000瓦，偏置射频功率为200~500瓦，Cl2和HBr的摩尔百分比小于0.25。所述含有氢氟酸的刻蚀溶液为硝酸与氢氟酸的混合溶液。由于所述牺牲层表面形成有掩膜层，所述湿法刻蚀工艺只能对牺牲层侧壁进行刻蚀，当从待刻蚀材料层表面到牺牲材料层表面，所述牺牲材料层中磷离子的摩尔百分比含量逐渐减小时，且所述含有氢氟酸的刻蚀溶液对所述牺牲材料层的刻蚀速率与磷离子的摩尔百分比含量正相关，对所述牺牲材料层的刻蚀速率逐渐减小，使得所述靠近待刻蚀材料层的牺牲层的尺寸小于远离待刻蚀材料层的牺牲层的尺寸，从牺牲层表面到待刻蚀材料层表面，所述牺牲层两侧的侧壁向牺牲层中间位置倾斜。
在其他实施例中，当形成侧壁与半导体衬底平面垂直的第一牺牲层后，对所述第一牺牲层侧壁进行等离子体刻蚀，形成所述牺牲层。所述等离子体刻蚀工艺具体包括：刻蚀气体包括Cl2或CF4，射频功率为500~1000瓦，偏置射频功率为0~50瓦。由于所述牺牲层表面形成有掩膜层，所述等离子体刻蚀工艺只能对牺牲层侧壁进行刻蚀，当从待刻蚀材料层表面到牺牲材料层表面，所述牺牲材料层中硼离子的摩尔百分比含量逐渐增大时，且所述Cl2或CF4的等离子体对所述牺牲材料层的刻蚀速率与硼离子的摩尔百分比含量负相关，对所述牺牲材料层的刻蚀速率逐渐减小，使得所述靠近待刻蚀材料层的牺牲层的尺寸小于远离待刻蚀材料层的牺牲层的尺寸，从牺牲层表面到待刻蚀材料层表面，所述牺牲层两侧的侧壁向牺牲层中间位置倾斜。当从待刻蚀材料层表面到牺牲材料层表面，所述牺牲材料层中磷离子的摩尔百分比含量逐渐减小时，且所述Cl2或CF4的等离子体对所述牺牲材料层的刻蚀速率与磷离子的摩尔百分比含量正相关，对所述牺牲材料层的刻蚀速率逐渐减小，使得所述靠近待刻蚀材料层的牺牲层的尺寸小于远离待刻蚀材料层的牺牲层的尺寸，从牺牲层表面到待刻蚀材料层表面，所述牺牲层两侧的侧壁向牺牲层中间位置倾斜。
在其他实施例中，所述牺牲材料层的材料为无定形碳，所述掺杂的杂质离子为氮离子、氢离子或硅原子时，利用含氧气体的等离子体对所述牺牲材料层进行等离子体刻蚀，形成所述牺牲层。所述含氧气体为氧气、一氧化碳、二氧化硫其中的一种或几种的混合气体。当从待刻蚀材料层表面到牺牲材料层表面，所述牺牲材料层中氮离子或氢离子的摩尔百分比含量逐渐减小时，且所述含氧气体的等离子体对所述牺牲材料层的刻蚀速率与氮离子或氢离子的摩尔百分比含量正相关，对所述牺牲材料层的刻蚀速率逐渐减小，使得所述靠近待刻蚀材料层的牺牲层的尺寸小于远离待刻蚀材料层的牺牲层的尺寸，从牺牲层表面到待刻蚀材料层表面，所述牺牲层两侧的侧壁向牺牲层中间位置倾斜。当从待刻蚀材料层表面到牺牲材料层表面，所述牺牲材料层中硅原子的摩尔百分比含量逐渐增大时，且所述含氧气体的等离子体对所述牺牲材料层的刻蚀速率与硅原子的摩尔百分比含量负相关，对所述牺牲材料层的刻蚀速率逐渐减小，使得所述靠近待刻蚀材料层的牺牲层的尺寸小于远离待刻蚀材料层的牺牲层的尺寸，从牺牲层表面到待刻蚀材料层表面，所述牺牲层两侧的侧壁向牺牲层中间位置倾斜。
在其他实施例中，当所述牺牲材料层的材料为氧化硅，所述掺杂的杂质离子为硼离子或磷离子时，对所述牺牲材料层进行各向异性的干法刻蚀，形成侧壁与半导体衬底平面垂直的第一牺牲层；利用含有氢氟酸的刻蚀溶液对所述第一牺牲层侧壁进行湿法刻蚀，形成所述牺牲层。在其中一个实施例中，对所述牺牲材料层进行干法刻蚀的刻蚀气体为含氟气体，具体包括：CF4、CHF3、C4F8等。当从待刻蚀材料层表面到牺牲材料层表面，所述牺牲材料层中硼离子、磷离子的摩尔百分比含量逐渐减小时，由于含有氢氟酸的刻蚀溶液对所述牺牲材料层的刻蚀速率与硼离子、磷离子的摩尔百分比含量正相关，对所述牺牲材料层的刻蚀速率也逐渐减小，使得所述靠近待刻蚀材料层的牺牲层的尺寸小于远离待刻蚀材料层的牺牲层的尺寸，从牺牲层表面到待刻蚀材料层表面，所述牺牲层两侧的侧壁向牺牲层中间位置倾斜。
在其他实施例中，当所述牺牲材料层的材料为SiCO或SiCOH，对所述牺牲材料层进行各向异性的干法刻蚀，形成侧壁与半导体衬底平面垂直的第一牺牲层；利用含有氢氟酸的刻蚀溶液对所述第一牺牲层侧壁进行湿法刻蚀，形成所述牺牲层。在其中一个实施例中，对所述牺牲材料层进行干法刻蚀的刻蚀气体为CF4。当从待刻蚀材料层表面到牺牲材料层表面，所述牺牲材料层中碳元素的摩尔百分比含量逐渐减小时，由于含有氢氟酸的刻蚀溶液对所述牺牲材料层的刻蚀速率与碳元素的摩尔百分比含量正相关，对所述牺牲材料层的刻蚀速率逐渐减小，使得所述靠近待刻蚀材料层的牺牲层的尺寸小于远离待刻蚀材料层的牺牲层的尺寸，从牺牲层表面到待刻蚀材料层表面，所述牺牲层两侧的侧壁向牺牲层中间位置倾斜。
请参考图9，在所述待刻蚀材料层110和牺牲层125表面形成硬掩膜材料层140。
在形成所述硬掩膜材料层140之前，去除所述第一掩膜层130（请参考图8）。
所述硬掩膜材料层140为氧化硅层、氮化钛层、氮化钽层、氮化硅层、氮碳化硅层、氮氧化硅层、碳化硅层、氮化硼层其中的一种或其中几种的多层堆叠结构。在本实施例中，所述硬掩膜材料层140为氮化硅层。形成所述硬掩膜材料层140的工艺为化学气相沉积工艺或物理气相沉积工艺。所述硬掩膜材料层140的材料与待刻蚀材料层110、牺牲层125的材料不同，且具有较高的刻蚀选择比，使得在后续工艺对除去牺牲层125时不会同时刻蚀侧墙和待刻蚀材料层。
请参考图10，对所述硬掩膜材料层140（请参考图9）进行无掩膜刻蚀，在所述牺牲层125侧壁表面形成侧墙145，从待刻蚀材料层110表面到远离待刻蚀材料层110表面，所述侧墙145两侧的侧壁都向侧墙120中间位置倾斜。
当利用无掩膜刻蚀工艺对所述硬掩膜材料层140进行刻蚀，位于牺牲层125侧壁表面的硬掩膜材料层140会形成侧墙145，且远离所述牺牲层125一侧的侧墙一侧的侧壁形状是弧形的，从待刻蚀材料层表面到远离待刻蚀材料层表面，所述远离牺牲层一侧的侧墙侧壁向侧墙中间位置倾斜。且由于所述靠近待刻蚀材料层110的牺牲层125的尺寸小于远离待刻蚀材料层110的牺牲层125的尺寸，从牺牲层125表面到待刻蚀材料层110表面，所述牺牲层125两侧的侧壁向牺牲层125中间位置倾斜，使得从待刻蚀材料层110表面到牺牲层125表面，靠近所述牺牲层125一侧的侧墙侧壁也向侧墙中间位置倾斜，从而使得所述侧墙145两侧的侧墙侧壁都向侧墙中间位置倾斜。当后续工艺利用所述侧墙145为掩膜对待刻蚀材料层110进行刻蚀时，由于侧墙145两侧的侧墙的剖面形状相同，使得后续利用所述侧墙145为掩膜刻蚀形成的待刻蚀材料层110的侧壁形貌相同，不会影响后续形成的半导体器件的电学性能。
请参考图11，去除所述牺牲层125（参考图10），所述侧墙145作为自对准多重图形化的掩膜层。
去除所述牺牲层125的工艺为湿法刻蚀，且所述湿法刻蚀溶液具有高刻蚀选择比，在去除所述牺牲层125的同时，不会刻蚀所述侧墙145。在本实施例中，所述湿法刻蚀为氢氟酸。
在后续工艺中，以所述侧墙145为掩膜，对所述待刻蚀材料层110进行刻蚀，将所述侧墙145的图形转印到待刻蚀材料层110中。
本发明实施例还提供了一种利用上述形成方法形成的自对准多重图形化的掩膜，请参考图11，为本发明实施例的自对准多重图形化的掩膜的剖面结构示意图，包括：半导体衬底100，位于所述半导体衬底100表面的待刻蚀材料层110，位于所述待刻蚀材料层110表面的侧墙145，所述侧墙145作为后续刻蚀待刻蚀材料层110的掩膜层，从待刻蚀材料层110表面到远离待刻蚀材料层110表面，所述掩膜层两侧的侧壁向掩膜层中间位置倾斜。
综上，本发明实施例的自对准多重图形化的掩膜层的形成过程包括：提供半导体衬底，在所述半导体衬底表面形成待刻蚀材料层；在所述待刻蚀材料层表面形成牺牲材料层；对所述牺牲材料层进行刻蚀，形成牺牲层，所述靠近待刻蚀材料层的牺牲层的尺寸小于远离待刻蚀材料层的牺牲层的尺寸；在所述待刻蚀材料层和牺牲层表面形成硬掩膜材料层；对所述硬掩膜材料层进行无掩膜刻蚀，在所述牺牲层侧壁表面形成侧墙，从待刻蚀材料层表面到远离待刻蚀材料层表面，所述侧墙两侧的侧壁向侧墙中间位置倾斜。由于从待刻蚀材料层表面到远离待刻蚀材料层表面，所述侧墙两侧的侧壁都向侧墙中间位置倾斜，使得由于侧墙两侧的侧墙的剖面形状相同，使得后续利用所述侧墙为掩膜刻蚀形成的待刻蚀材料层的侧壁形貌相同，不会影响后续形成的半导体器件的电学性能。
进一步的，当所述牺牲材料层中掺杂有杂质离子，且从待刻蚀材料层表面到牺牲材料层表面，所述杂质离子的掺杂浓度逐渐变大或逐渐变小，由于刻蚀工艺对具有不同掺杂浓度的牺牲材料层的刻蚀速率不同，使得对所述牺牲材料层进行刻蚀后，所述靠近待刻蚀材料层的牺牲层的尺寸小于远离待刻蚀材料层的牺牲层的尺寸。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (23)
1.一种自对准多重图形化的掩膜层的形成方法，其特征在于，包括：
提供半导体衬底，在所述半导体衬底表面形成待刻蚀材料层；
在所述待刻蚀材料层表面形成牺牲材料层；
对所述牺牲材料层进行刻蚀，形成牺牲层，所述靠近待刻蚀材料层的牺牲层的尺寸小于远离待刻蚀材料层的牺牲层的尺寸；
在所述待刻蚀材料层和牺牲层表面形成硬掩膜材料层；
对所述硬掩膜材料层进行无掩膜刻蚀，在所述牺牲层侧壁表面形成侧墙，从待刻蚀材料层表面到远离待刻蚀材料层表面，所述侧墙两侧的侧壁向侧墙中间位置倾斜；
去除所述牺牲层，所述侧墙作为自对准多重图形化的掩膜层。
2.如权利要求1所述的自对准多重图形化的掩膜层的形成方法，其特征在于，所述牺牲材料层内掺杂有杂质离子，且从待刻蚀材料层表面到牺牲材料层表面，所述杂质离子的掺杂浓度逐渐变大或逐渐变小。
3.如权利要求2所述的自对准多重图形化的掩膜层的形成方法，其特征在于，所述牺牲材料层的材料为多晶硅，所述掺杂的杂质离子为硼离子或磷离子。
4.如权利要求3所述的自对准多重图形化的掩膜层的形成方法，其特征在于，从待刻蚀材料层表面到牺牲材料层表面，所述牺牲材料层中硼离子的摩尔百分比含量逐渐增大。
5.如权利要求3所述的自对准多重图形化的掩膜层的形成方法，其特征在于，从待刻蚀材料层表面到牺牲材料层表面，所述牺牲材料层中磷离子的摩尔百分比含量逐渐减小。
6.如权利要求2所述的自对准多重图形化的掩膜层的形成方法，其特征在于，所述牺牲材料层的材料为无定形碳，所述掺杂的杂质离子为氮、氢或硅。
7.如权利要求6所述的自对准多重图形化的掩膜层的形成方法，其特征在于，从待刻蚀材料层表面到牺牲材料层表面，所述牺牲材料层中氮离子或氢离子的摩尔百分比含量逐渐减小。
8.如权利要求6所述的自对准多重图形化的掩膜层的形成方法，其特征在于，从待刻蚀材料层表面到牺牲材料层表面，所述牺牲材料层中硅原子的摩尔百分比含量逐渐增大。
9.如权利要求2所述的自对准多重图形化的掩膜层的形成方法，其特征在于，所述牺牲材料层的材料为氧化硅，所述掺杂的杂质离子为硼离子或磷离子。
10.如权利要求9所述的自对准多重图形化的掩膜层的形成方法，其特征在于，从待刻蚀材料层表面到牺牲材料层表面，所述牺牲材料层中硼离子或磷离子的摩尔百分比含量逐渐减小。
11.如权利要求1所述的自对准多重图形化的掩膜层的形成方法，其特征在于，所述牺牲材料层的材料为SiCO或SiCOH，从待刻蚀材料层表面到牺牲材料层表面，所述牺牲材料层中碳元素的摩尔百分比含量逐渐减小。
12.如权利要求1所述的自对准多重图形化的掩膜层的形成方法，其特征在于，对所述牺牲材料层进行刻蚀的方法包括：在所述牺牲材料层表面形成图形化的掩膜层，以所述图形化的掩膜层为掩膜，对所述牺牲材料层进行各向异性刻蚀，形成侧壁与半导体衬底平面垂直的第一牺牲层；对所述第一牺牲层侧壁进行各向同性刻蚀，形成牺牲层，所述靠近待刻蚀材料层的牺牲层的尺寸小于远离待刻蚀材料层的牺牲层的尺寸。
13.如权利要求12所述的自对准多重图形化的掩膜层的形成方法，其特征在于，当所述牺牲材料层的材料为多晶硅，所述掺杂的杂质离子为硼离子或磷离子时，对所述牺牲材料层进行干法刻蚀，形成侧壁与半导体衬底平面垂直的第一牺牲层；利用含有氢氟酸的刻蚀溶液对所述第一牺牲层侧壁进行湿法刻蚀，形成所述牺牲层。
14.如权利要求12所述的自对准多重图形化的掩膜层的形成方法，其特征在于，当所述牺牲材料层的材料为多晶硅，所述掺杂的杂质离子为硼离子或磷离子时，对所述牺牲材料层进行干法刻蚀，形成侧壁与半导体衬底平面垂直的第一牺牲层；对所述第一牺牲层侧壁进行等离子体干法刻蚀，形成所述牺牲层。
15.如权利要求12所述的自对准多重图形化的掩膜层的形成方法，其特征在于，当所述牺牲材料层的材料为氧化硅，所述掺杂的杂质离子为硼离子或磷离子时，利用含氟气体对所述牺牲材料层进行干法刻蚀，形成侧壁与半导体衬底平面垂直的第一牺牲层；利用含有氢氟酸的刻蚀溶液对所述第一牺牲层侧壁进行湿法刻蚀，形成所述牺牲层。
16.如权利要求12所述的自对准多重图形化的掩膜层的形成方法，其特征在于，当所述牺牲材料层的材料为SiCO或SiCOH，利用CF4气体对所述牺牲材料层进行干法刻蚀，形成侧壁与半导体衬底平面垂直的第一牺牲层；利用含有氢氟酸的刻蚀溶液对所述第一牺牲层侧壁进行湿法刻蚀，形成所述牺牲层。
17.如权利要求1所述的自对准多重图形化的掩膜层的形成方法，其特征在于，对所述牺牲材料层进行刻蚀的方法包括：在所述牺牲材料层表面形成图形化的掩膜层，以所述图形化的掩膜层为掩膜，对所述牺牲材料层进行等离子体刻蚀，形成所述牺牲层，所述靠近待刻蚀材料层的牺牲层的尺寸小于远离待刻蚀材料层的牺牲层的尺寸。
18.如权利要求17所述的自对准多重图形化的掩膜层的形成方法，其特征在于，当所述牺牲材料层的材料为无定形碳，所述掺杂的杂质离子为氮离子、氢离子或硅原子时，利用含氧气体形成等离子体对所述牺牲材料层进行等离子体刻蚀，形成所述牺牲层。
19.如权利要求17所述的自对准多重图形化的掩膜层的形成方法，其特征在于，当所述牺牲材料层的材料为多晶硅，所述掺杂的杂质离子为硼离子或磷离子时，对所述牺牲材料层进行等离子体刻蚀，形成所述牺牲层，所述等离子体刻蚀的具体工艺为：刻蚀气体包括Cl2和HBr，射频功率为500~1000瓦，偏置射频功率为200~500瓦，Cl2和HBr的摩尔百分比大于0.25。
20.如权利要求1所述的自对准多重图形化的掩膜层的形成方法，其特征在于，所述硬掩膜材料层为氧化硅层、氮化钛层、氮化钽层、氮化硅层、氮碳化硅层、氮氧化硅层、碳化硅层、氮化硼层其中的一种或其中几种的多层堆叠结构。
21.如权利要求1所述的自对准多重图形化的掩膜层的形成方法，其特征在于，所述待刻蚀材料层包括单层或多层材料层。
22.如权利要求1所述的自对准多重图形化的掩膜层的形成方法，其特征在于，所述牺牲层底部的尺寸为牺牲层顶部的尺寸的0.4~0.95。
23.一种采用如权利要求1所述的形成方法形成的自对准多重图形化的掩膜层，其特征在于，包括：半导体衬底，位于所述半导体衬底表面的待刻蚀材料层，位于所述待刻蚀材料层表面的掩膜层，从待刻蚀材料层表面到远离待刻蚀材料层表面，所述掩膜层两侧的侧壁向掩膜层中间位置倾斜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210214129.3ACN103515197A (zh) | 2012-06-26 | 2012-06-26 | 自对准多重图形化的掩膜层及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210214129.3ACN103515197A (zh) | 2012-06-26 | 2012-06-26 | 自对准多重图形化的掩膜层及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103515197Atrue CN103515197A (zh) | 2014-01-15 |
Family
ID=49897732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210214129.3APendingCN103515197A (zh) | 2012-06-26 | 2012-06-26 | 自对准多重图形化的掩膜层及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103515197A (zh) |
Cited By (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103972076A (zh)* | 2014-05-20 | 2014-08-06 | 上海华力微电子有限公司 | 一种自对准双层图形的形成方法 |
| CN103972056A (zh)* | 2014-05-20 | 2014-08-06 | 上海华力微电子有限公司 | 一种自对准双层图形的形成方法 |
| CN103972077A (zh)* | 2014-05-20 | 2014-08-06 | 上海华力微电子有限公司 | 一种自对准双层图形的形成方法 |
| CN103972078A (zh)* | 2014-05-20 | 2014-08-06 | 上海华力微电子有限公司 | 一种自对准双层图形的形成方法 |
| CN104008958A (zh)* | 2014-06-09 | 2014-08-27 | 上海华力微电子有限公司 | 自对准双层图形半导体结构的制作方法 |
| CN105206512A (zh)* | 2015-09-22 | 2015-12-30 | 上海华力微电子有限公司 | 改进多重图形化掩膜层的方法 |
| CN105428214A (zh)* | 2015-11-17 | 2016-03-23 | 中国工程物理研究院电子工程研究所 | 一种碳化硅斜角台面刻蚀方法 |
| CN105719956A (zh)* | 2014-12-04 | 2016-06-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN105977141A (zh)* | 2016-05-10 | 2016-09-28 | 上海格易电子有限公司 | 一种自对准双重图形化的方法 |
| CN108538835A (zh)* | 2018-05-16 | 2018-09-14 | 睿力集成电路有限公司 | 电容器阵列结构及其制备方法 |
| CN109003894A (zh)* | 2018-07-20 | 2018-12-14 | 上海华力微电子有限公司 | 一种改善双重图形刻蚀芯模顶端圆角的工艺方法 |
| CN109216165A (zh)* | 2017-07-06 | 2019-01-15 | 中芯国际集成电路制造（天津）有限公司 | 多重图形及半导体器件的制造方法 |
| CN109524400A (zh)* | 2017-09-18 | 2019-03-26 | 三星电子株式会社 | 包括电容器结构的半导体器件及制造其的方法 |
| US10454029B2 (en) | 2016-11-11 | 2019-10-22 | Lam Research Corporation | Method for reducing the wet etch rate of a sin film without damaging the underlying substrate |
| CN110634734A (zh)* | 2019-09-24 | 2019-12-31 | 上海华力微电子有限公司 | 自对准侧墙工艺核心层的实现方法 |
| TWI682056B (zh)* | 2016-07-29 | 2020-01-11 | 美商蘭姆研究公司 | 用於半導體圖案化應用之摻雜的原子層沉積膜 |
| US10658172B2 (en) | 2017-09-13 | 2020-05-19 | Lam Research Corporation | Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer |
| CN111627807A (zh)* | 2016-03-28 | 2020-09-04 | 株式会社日立高新技术 | 等离子处理方法以及等离子处理装置 |
| US10804099B2 (en) | 2014-11-24 | 2020-10-13 | Lam Research Corporation | Selective inhibition in atomic layer deposition of silicon-containing films |
| US10832908B2 (en) | 2016-11-11 | 2020-11-10 | Lam Research Corporation | Self-aligned multi-patterning process flow with ALD gapfill spacer mask |
| CN113421826A (zh)* | 2021-06-18 | 2021-09-21 | 南京大学 | 二维层状材料的原子级精度无损逐层刻蚀方法 |
| WO2022022035A1 (zh)* | 2020-07-29 | 2022-02-03 | 长鑫存储技术有限公司 | 形成高密度图案的方法 |
| CN114093755A (zh)* | 2021-11-15 | 2022-02-25 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
| CN114334641A (zh)* | 2020-09-30 | 2022-04-12 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN114695100A (zh)* | 2022-02-28 | 2022-07-01 | 上海华力集成电路制造有限公司 | 解决自校准工艺曝光蚀刻局部负载的方法 |
| US11404275B2 (en) | 2018-03-02 | 2022-08-02 | Lam Research Corporation | Selective deposition using hydrolysis |
| US12157945B2 (en) | 2019-08-06 | 2024-12-03 | Lam Research Corporation | Thermal atomic layer deposition of silicon-containing films |
| US12237175B2 (en) | 2019-06-04 | 2025-02-25 | Lam Research Corporation | Polymerization protective liner for reactive ion etch in patterning |
| US12412742B2 (en) | 2020-07-28 | 2025-09-09 | Lam Research Corporation | Impurity reduction in silicon-containing films |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090146322A1 (en)* | 2007-12-07 | 2009-06-11 | Milind Weling | Method of eliminating a lithography operation |
| CN101546694A (zh)* | 2008-03-28 | 2009-09-30 | 海力士半导体有限公司 | 形成半导体器件的图案的方法 |
| CN102136416A (zh)* | 2009-12-30 | 2011-07-27 | 海力士半导体有限公司 | 制造半导体器件的方法 |
| CN102386080A (zh)* | 2010-09-02 | 2012-03-21 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极的形成方法 |
- 2012
- 2012-06-26CNCN201210214129.3Apatent/CN103515197A/zhactivePending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090146322A1 (en)* | 2007-12-07 | 2009-06-11 | Milind Weling | Method of eliminating a lithography operation |
| CN101546694A (zh)* | 2008-03-28 | 2009-09-30 | 海力士半导体有限公司 | 形成半导体器件的图案的方法 |
| CN102136416A (zh)* | 2009-12-30 | 2011-07-27 | 海力士半导体有限公司 | 制造半导体器件的方法 |
| CN102386080A (zh)* | 2010-09-02 | 2012-03-21 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极的形成方法 |
Cited By (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103972056B (zh)* | 2014-05-20 | 2017-05-03 | 上海华力微电子有限公司 | 一种自对准双层图形的形成方法 |
| CN103972056A (zh)* | 2014-05-20 | 2014-08-06 | 上海华力微电子有限公司 | 一种自对准双层图形的形成方法 |
| CN103972077A (zh)* | 2014-05-20 | 2014-08-06 | 上海华力微电子有限公司 | 一种自对准双层图形的形成方法 |
| CN103972078A (zh)* | 2014-05-20 | 2014-08-06 | 上海华力微电子有限公司 | 一种自对准双层图形的形成方法 |
| CN103972076A (zh)* | 2014-05-20 | 2014-08-06 | 上海华力微电子有限公司 | 一种自对准双层图形的形成方法 |
| CN104008958A (zh)* | 2014-06-09 | 2014-08-27 | 上海华力微电子有限公司 | 自对准双层图形半导体结构的制作方法 |
| US10804099B2 (en) | 2014-11-24 | 2020-10-13 | Lam Research Corporation | Selective inhibition in atomic layer deposition of silicon-containing films |
| CN105719956A (zh)* | 2014-12-04 | 2016-06-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN105719956B (zh)* | 2014-12-04 | 2019-05-28 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN105206512B (zh)* | 2015-09-22 | 2018-11-13 | 上海华力微电子有限公司 | 改进多重图形化掩膜层的方法 |
| CN105206512A (zh)* | 2015-09-22 | 2015-12-30 | 上海华力微电子有限公司 | 改进多重图形化掩膜层的方法 |
| CN105428214B (zh)* | 2015-11-17 | 2018-07-13 | 中国工程物理研究院电子工程研究所 | 一种碳化硅斜角台面刻蚀方法 |
| CN105428214A (zh)* | 2015-11-17 | 2016-03-23 | 中国工程物理研究院电子工程研究所 | 一种碳化硅斜角台面刻蚀方法 |
| CN111627807B (zh)* | 2016-03-28 | 2023-08-29 | 株式会社日立高新技术 | 等离子处理方法以及等离子处理装置 |
| CN111627807A (zh)* | 2016-03-28 | 2020-09-04 | 株式会社日立高新技术 | 等离子处理方法以及等离子处理装置 |
| CN105977141A (zh)* | 2016-05-10 | 2016-09-28 | 上海格易电子有限公司 | 一种自对准双重图形化的方法 |
| US10629435B2 (en) | 2016-07-29 | 2020-04-21 | Lam Research Corporation | Doped ALD films for semiconductor patterning applications |
| TWI682056B (zh)* | 2016-07-29 | 2020-01-11 | 美商蘭姆研究公司 | 用於半導體圖案化應用之摻雜的原子層沉積膜 |
| US10454029B2 (en) | 2016-11-11 | 2019-10-22 | Lam Research Corporation | Method for reducing the wet etch rate of a sin film without damaging the underlying substrate |
| US10832908B2 (en) | 2016-11-11 | 2020-11-10 | Lam Research Corporation | Self-aligned multi-patterning process flow with ALD gapfill spacer mask |
| CN109216165A (zh)* | 2017-07-06 | 2019-01-15 | 中芯国际集成电路制造（天津）有限公司 | 多重图形及半导体器件的制造方法 |
| CN109216165B (zh)* | 2017-07-06 | 2020-11-03 | 中芯国际集成电路制造（天津）有限公司 | 多重图形及半导体器件的制造方法 |
| US10658172B2 (en) | 2017-09-13 | 2020-05-19 | Lam Research Corporation | Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer |
| CN109524400A (zh)* | 2017-09-18 | 2019-03-26 | 三星电子株式会社 | 包括电容器结构的半导体器件及制造其的方法 |
| US11404275B2 (en) | 2018-03-02 | 2022-08-02 | Lam Research Corporation | Selective deposition using hydrolysis |
| CN108538835B (zh)* | 2018-05-16 | 2024-02-06 | 长鑫存储技术有限公司 | 电容器阵列结构及其制备方法 |
| CN108538835A (zh)* | 2018-05-16 | 2018-09-14 | 睿力集成电路有限公司 | 电容器阵列结构及其制备方法 |
| CN109003894A (zh)* | 2018-07-20 | 2018-12-14 | 上海华力微电子有限公司 | 一种改善双重图形刻蚀芯模顶端圆角的工艺方法 |
| US12237175B2 (en) | 2019-06-04 | 2025-02-25 | Lam Research Corporation | Polymerization protective liner for reactive ion etch in patterning |
| US12157945B2 (en) | 2019-08-06 | 2024-12-03 | Lam Research Corporation | Thermal atomic layer deposition of silicon-containing films |
| CN110634734A (zh)* | 2019-09-24 | 2019-12-31 | 上海华力微电子有限公司 | 自对准侧墙工艺核心层的实现方法 |
| US12412742B2 (en) | 2020-07-28 | 2025-09-09 | Lam Research Corporation | Impurity reduction in silicon-containing films |
| US11929255B2 (en) | 2020-07-29 | 2024-03-12 | Changxin Memory Technologies, Inc. | Method of high-density pattern forming |
| WO2022022035A1 (zh)* | 2020-07-29 | 2022-02-03 | 长鑫存储技术有限公司 | 形成高密度图案的方法 |
| CN114068309B (zh)* | 2020-07-29 | 2023-01-20 | 长鑫存储技术有限公司 | 形成高密度图案的方法 |
| CN114068309A (zh)* | 2020-07-29 | 2022-02-18 | 长鑫存储技术有限公司 | 形成高密度图案的方法 |
| CN114334641A (zh)* | 2020-09-30 | 2022-04-12 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN113421826A (zh)* | 2021-06-18 | 2021-09-21 | 南京大学 | 二维层状材料的原子级精度无损逐层刻蚀方法 |
| CN113421826B (zh)* | 2021-06-18 | 2024-02-09 | 南京大学 | 二维层状材料的原子级精度无损逐层刻蚀方法 |
| CN114093755B (zh)* | 2021-11-15 | 2024-05-03 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
| CN114093755A (zh)* | 2021-11-15 | 2022-02-25 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
| CN114695100A (zh)* | 2022-02-28 | 2022-07-01 | 上海华力集成电路制造有限公司 | 解决自校准工艺曝光蚀刻局部负载的方法 |
| CN114695100B (zh)* | 2022-02-28 | 2025-06-03 | 上海华力集成电路制造有限公司 | 解决自校准工艺曝光蚀刻局部负载的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103515197A (zh) | 自对准多重图形化的掩膜层及其形成方法 | |
| US9018084B2 (en) | Tapered fin field effect transistor | |
| CN103578930B (zh) | 多重图形化的掩膜层的形成方法、半导体结构 | |
| CN103578931A (zh) | 多重图形化的掩膜层及其形成方法 | |
| US8906807B2 (en) | Single fin cut employing angled processing methods | |
| CN103794490B (zh) | 自对准双图形的形成方法 | |
| TWI384560B (zh) | 製造具有凹閘之半導體元件之方法 | |
| KR20120060667A (ko) | 반도체 소자의 제조 방법 | |
| CN102738074A (zh) | 半导体结构的形成方法 | |
| CN103794476A (zh) | 自对准三重图形的形成方法 | |
| CN103839783A (zh) | 自对准双重图形的形成方法 | |
| CN211017075U (zh) | 半导体存储器件 | |
| CN108389796A (zh) | 半导体结构及其形成方法 | |
| CN114446931A (zh) | 具有空气间隙的晶体管结构及其制作方法 | |
| CN104425220A (zh) | 图案的形成方法 | |
| CN102117776A (zh) | 埋入式栅极字元线装置的堆迭式电容结构及电容制造方法 | |
| CN102709167A (zh) | 侧墙结构的制作方法 | |
| CN102005373B (zh) | 栅极及功率场效应管的制造方法 | |
| KR20100098843A (ko) | 패턴 형성 방법 | |
| CN102386061B (zh) | 半导体器件的形成方法 | |
| CN105304474A (zh) | 一种多重图形化掩膜层的形成方法 | |
| US7678661B2 (en) | Method of forming an insulating layer in a semiconductor device | |
| CN103996603A (zh) | 自对准双层图形半导体结构的制作方法 | |
| CN104701242A (zh) | 接触孔的刻蚀方法 | |
| CN112563200B (zh) | 半导体器件及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication | Application publication date:20140115 |