"SISTEMA DE PROTEÇÃO DE ARMAZENAMENTO DE DADOS EM UMA MEMÓRIA ELETRÔNICA" Campo da Invenção [001] Refere-se a presente invenção a um sistema e a um processo de proteção de dados armazenados ou a serem armazenados em uma memória eletrônica e ainda a proteção dos dados já armazenados, particularmente para sistemas de informação contendo circuitos eletrônicos, onde existe a necessidade de armazenamento de dados em memória, tais como equipamentos emissores de cupom fiscal, do tipo: IF, PDV, MR e/ou efetuam transações comerciais ou de registro de vendas, onde a qualidade ou fidelidade das informações armazenadas é uma condição imprescindível para operação adequada de tais sistemas. Histórico da invenção [002] 0 Emissor de Cupom Fiscal (ECF) é o equipamento de automação comercial com capacidade para emitir documentos fiscais e realizar controles de natureza fiscal, referentes a operações de circulação de mercadorias ou a prestações de serviços, e compreende três tipos: [003] I - Emissor de Cupom Fiscal - Máquina Registradora (ECF-MR): ECF com funcionamento independente de programa aplicativo externo, de uso específico, dotado de teclado e mostrador próprios;Field of the Invention The present invention relates to a system and process of protecting data stored or to be stored in an electronic memory and further to the protection of data stored in an electronic memory. data already stored, particularly for information systems containing electronic circuits, where there is a need for storage of data in memory, such as tax-issuing equipment such as: IF, POS, MR and / or perform business or sales, where the quality or reliability of the stored information is a prerequisite for the proper operation of such systems. BACKGROUND OF THE INVENTION Tax Coupon Issuer (ECF) is the commercial automation equipment capable of issuing tax documents and performing fiscal controls relating to the movement of goods or services, and comprises three types. : [003] I - Tax Coupon Issuer - Cash Register (ECF-MR): ECF with independent operation of external application program, specific use, with own keyboard and display;
[004] II - Emissor de Cupom Fiscal - Impressora Fiscal (ECF-IF): ECF implementado na forma de impressora com finalidade especifica, que recebe comandos de computador externo;[004] II - Fiscal Coupon Issuer - Fiscal Printer (ECF-IF): ECF implemented as a special purpose printer, which receives commands from an external computer;
[005] III - Emissor de Cupom Fiscal - Terminal Ponto de Venda (ECF-PDV) ; ECF que reúne era ura sistema único o equivalente a um ECF-IF e o computador que lhe envia comandos.[005] III - Tax Coupon Issuer - Point of Sale Terminal (ECF-PDV); ECF assembling was a single system equivalent to an ECF-IF and the computer that sends commands to it.
[006] A legislação vigente que determina as regras para desenvolvimento de um ECF é o convênio ICMS 85/01, nele são estabelecidos requisitos de hardware, de software e gerais para desenvolvimento deste equipamento, além de estabelecer os procedimentos aplicáveis ao contribuinte usuário de ECF e às empresas credenciadas.[006] The current legislation that determines the rules for the development of an ECF is the ICMS 85/01 agreement, which establishes hardware, software and general requirements for the development of this equipment, as well as the procedures applicable to the ECF taxpayer user. and to accredited companies.
[007] Estes equipamentos sâo responsáveis por todo controle fiscal de emissão de documentos relativos a toda e qualquer operação de venda, que tenha ocorrido no estabelecimento possibilitando ao fisco uma forma de auditoria automatizada.[007] This equipment is responsible for all fiscal control of the issuance of documents related to any sale operation that has occurred in the establishment, allowing the tax authorities to perform an automated audit.
[008] A legislação que antecede o convênio ICMS 85/01, é o convênio ICMS 156/94, A principal diferença entre os equipamentos fabricados sob a vigência do convênio ICMS156/94 é a armazenagem da Fita Detalhe.[008] Legislation preceding ICMS 85/01 is ICMS 156/94. The main difference between the equipment manufactured under ICMS156 / 94 is the storage of Detail Tape.
[009] Por definição fita detalhe de um ECF é a segunda via de todos os documentos emitidos no equipamento.By definition tape detail of an ECF is the duplicate of all documents issued in the equipment.
[0010] Os equipamentos do convênio 156/94 armazenavam os dados dos documentos emitidos pelo equipamento de duas formas: Uma era a segunda via do documento, chamada de fita detalhe. Era implementada de maneira simples, bastando que o papel utilizado para impressão dos documentos fosse auto-copiativo. Os estabelecimentos comerciais são obrigados a armazenar essa segunda via pelo prazo de 5 anos a partir da sua emissão. Isso gera ura transtorno significativo para estabelecimentos como supermercados que emitem uma quantidade grande de cupons por dia. Alguns são obrigados a manter galpões dedicados exclusivamente ao armazenamento desses documentos. Isso também é inconveniente para o Fisco, que tem grande dificuldade para recuperar as informações dessa massa de documentos, que também estão sujeitos à deterioração por conta de diversos agentes como umidade, fungos, e incêndios. A outra forma de armazenagem dos dados ainda é utilizada pelos equipamentos do convênio 85/01. Trata-se de um resumo diário dos dados das operações de vendas realizadas no equipamento, armazenadas em um dispositivo de memória eletrônica, denominada Memória Fiscal definida na legislação por conjunto de dados, internos ao ECF, que contém a identificação do equipamento, a identificação do contribuinte usuário e, se for o caso, a identificação do prestador do serviço de transporte quando este não for o usuário do ECF, o Logotipo Fiscal, o controle de intervenção técnica e os valores acumulados que representam as operações e prestações registradas diariamente no equipamento.The equipment of the agreement 156/94 stored the document data issued by the equipment in two ways: One was the duplicate of the document, called the detail tape. It was implemented simply, as the paper used for printing the documents was self-copying. Commercial establishments are required to store this duplicate for a period of 5 years from its issue. This creates a significant inconvenience for establishments such as supermarkets that issue a large amount of coupons per day. Some are required to keep sheds dedicated solely to storing these documents. This is also inconvenient for the tax authorities, who have great difficulty retrieving information from this mass of documents, which are also subject to deterioration due to various agents such as moisture, fungi, and fires. The other form of data storage is still used by the equipment of agreement 85/01. This is a daily summary of the data of sales operations performed on the equipment, stored in an electronic memory device, called Fiscal Memory defined in legislation by dataset, internal to the ECF, which contains the equipment identification, the identification of the user taxpayer and, if applicable, the identification of the transport service provider when he is not the user of the ECF, the Tax Logo, the technical intervention control and the accumulated values that represent the operations and benefits registered daily in the equipment.
[0011] O convênio 85/01 traz a novidade da implementação da fita detalhe eletrônica, a qual nada mais é do que uma memória eletrônica capaz de armazenar e reproduzir integralmente todos os documentos emitidos no ECF. Com a utilização da memória de fita detalhe eletrônica os equipamentos ficam dispensados da emissão da segunda via dos documentos a cada operação: agora a emissão da segunda via passa a ser uma vez por dia, ao término da jornada fiscal.The agreement 85/01 brings the novelty of the implementation of the electronic detail tape, which is nothing more than an electronic memory capable of storing and reproducing in full all documents issued in the ECF. With the use of electronic detail tape memory the equipment is exempt from issuing the duplicate of documents to each operation: now the issuance of the duplicate becomes once a day, at the end of the tax day.
[0012] Com esta inovação, os usuários de ECF ganham em não mais terem de reservar espaços em seus estabelecimentos para a guarda das bobinas de segunda via de cada documento emitido. A inovação também traz benefícios para o fisco que agora pode fazer uma auditoria mais rápida nos estabelecimentos, já que os dados passam a serem capturados eletronicamente.[0012] With this innovation, ECF users gain from no longer having to reserve space in their establishments to keep the duplicate reels of each document issued. Innovation also benefits the tax authorities, who can now audit institutions faster as data is captured electronically.
[0013] Considerando que com a implementação da Memória de fita detalhe eletrônica, a segunda via passa a ser eletrônica e por tanto, susceptível a fraudes por meio de alteração dos dados fiscais ainda antes destes serem impressos; Considerando ainda que a outra forma de armazenamento dos dados fiscais também é em meio eletrônico, estando sujeita às mesmas alterações por adulteração de dados; tem-se que, diante da possibilidade de fraude e, consequentemente, da evasão de receita, o fisco utiliza-se do dispositivo legal da legislação de ECF para obrigar os fabricantes e importadores de equipamentos emissores de cupom fiscal, a implementar no referido equipamento, além dos outros requisitos contemplados no convênio de requisitos para desenvolvimento de ECF, recursos de hardware que impeçam o apagamento e a modificação de dados, nas duas entidades responsáveis pelo armazenamento: a Memória fiscal e a Memória de Fita Detalhe Eletrônica.Whereas with the implementation of Electronic Detail Tape Memory, the duplicate becomes electronic and therefore susceptible to fraud by altering tax data even before it is printed; Considering that the other form of tax data storage is also electronic, being subject to the same alterations due to data tampering; In view of the possibility of fraud and, consequently, of tax evasion, the tax authorities use the legal provisions of ECF legislation to oblige manufacturers and importers of tax-coupon equipment to implement in such equipment, In addition to the other requirements contemplated in the ECF Development Requirements Agreement, hardware resources that prevent data erasure and modification in the two entities responsible for storage: the Fiscal Memory and the Electronic Memory Tape Memory.
[0014] O Equipamento que possui armazenagem eletrônica da fita detalhe passa a ser um grande desafio para o agente fraudador, pois atualmente existem diversas técnicas conhecidas de fraude para o equipamento com fita detalhe em papel. Estas técnicas e procedimentos de fraude alimentam um mercado paralelo de venda e disponibilidade de ECF muito rentável, visto que o usuário do ECF com fraude deixa de recolher parte ou a totalidade dos impostos devidos e com isso, pode investir em concorrência desleal contra quem recolhe e paga corretamente os impostos.[0014] Equipment that has electronic storage of detail tape becomes a major challenge for the fraudster, as there are currently several known fraud techniques for paper detail tape equipment. These fraud techniques and procedures feed into a very profitable parallel market for selling and availability of ECF, as the fraudulent ECF user fails to collect part or all of the taxes due and thus may invest in unfair competition against who collects and pay the taxes correctly.
[0015] Em função de o fisco concentrar toda a segurança dos dados basicamente nos módulos que implementam a memória fiscal e a memória de fita detalhe e ainda por existir uma relação direta entre estes dados, o fisco possui atualmente uma grande preocupação em relação à mídia onde são implementadas as duas entidades. Esta preocupação é expressa na legislação pela especificação da tecnologia do componente que armazena a memória fiscal.Because the tax authorities concentrate all data security primarily on the modules that implement fiscal memory and detail tape memory, and because there is a direct relationship between this data, the tax authorities currently have a major media concern. where the two entities are implemented. This concern is expressed in legislation by specifying the technology of the component that stores the fiscal memory.
[0016] Na legislação vigente, o fisco especifica que o dispositivo de armazenamento da memória fiscal deve ser um semicondutor de memória não volátil, sem recursos de apagamento por sinais elétricos, com capacidade para armazenagem de, no mínimo, dados referentes a 1825 (mil oitocentos e vinte e cinco) Resumos de vendas diárias; deve possuir recursos associados de hardware semicondutor que não permitam a modificação dos dados; deve estar fixado internamente, em receptáculo indissociável da estrutura do equipamento, mediante aplicação de resina; deve permitir acesso ao seu conteúdo por equipamento leitor externo; no caso de esgotamento possibilitar a sua leitura; no caso de dano ser mantido inacessível de forma a não possibilitar o seu uso para gravação; deve possuir sistema de lacre que, com instalação de até dois lacres na parte externa do ECF, impeça o acesso físico ao dispositivo de armazenamento da Memória Fiscal, [0017] Além da possibilidade de auditoria do dispositivo de memória fiscal instalado no equipamento, com o mesmo ligado, a legislação especifica ainda que o dispositivo deve estar implementado de tal forma que seja possível uma auditoria via leitura física direta do dispositivo com o equipamento desligado, através de um equipamento leitor de EPROM.In current legislation, the tax authorities specify that the fiscal memory storage device must be a nonvolatile memory semiconductor, without electrical signal erasure features, capable of storing at least 1825 (one thousand) eight hundred and twenty five) Summaries of daily sales; must have associated semiconductor hardware capabilities that do not allow modification of data; it must be fixed internally, in an inseparable receptacle of the equipment structure, by applying resin; must allow access to its contents by external reader equipment; in case of exhaustion make it possible to read it; if damage is kept inaccessible so as not to be used for recording; shall have a sealing system which, with the installation of up to two seals on the outside of the ECF, prevents physical access to the Fiscal Memory storage device, [0017] In addition to the possibility of auditing the fiscal memory device installed in the equipment, with the even when switched on, the legislation further specifies that the device must be implemented in such a way that an audit can be performed by direct physical reading of the device with the equipment switched off via an EPROM reader device.
[0018] Na prática esses requisitos descrevem uma tecnologia de memória conhecida como EPROM (Erasable Programmable Read-Only Memory). Esses componentes se caracterizam por uma massa de células de memória arranjadas num esquema de endereçamento, cada qual pode assumir dois estados: um e zero (1 e 0) . Cada célula é utilizada, portanto, para representar um bit, ou dígito binário, a menor unidade possível de informação, No estado nativo, os estado de tais bits representa o valor 1 {um) . O processo de gravação muda o valor dos bits selecionados para 0 (zero). Para se retornar o valor de um bit para 1 é necessário fazer incidir sobre o dispositivo uma forte luz ultravioleta por um período da ordem de 10 minutos, Esse procedimento apaga o dispositivo inteiro, ou seja, todos os bits retornam ao estado 1.In practice these requirements describe a memory technology known as Erasable Programmable Read-Only Memory (EPROM). These components are characterized by a mass of memory cells arranged in an addressing scheme, each of which can assume two states: one and zero (1 and 0). Each cell is therefore used to represent one bit, or binary digit, the smallest possible unit of information. In the native state, the state of such bits represents the value 1 {one). The writing process changes the value of the selected bits to 0 (zero). To return the value of one bit to 1 it is necessary to focus the device with strong ultraviolet light for a period of the order of 10 minutes. This procedure turns off the entire device, ie all bits return to state 1.
[0019] Essa tecnologia também se caracteriza por exigir tensões diferentes para leitura e gravação das células. Em geral a alimentação para leitura é de 5 volts, enquanto a de escrita é típícamente em torno de 12 volts.This technology is also characterized by requiring different voltages for reading and writing cells. In general the reading power is 5 volts, while the writing power is typically around 12 volts.
[0020] A tecnologia EPROM, apesar de não permitir o apagamento das células por sinais elétricos, não oferece proteção contra a re-gravaçâo de valores já escritos. Um valor numérico é gravado no componente como um conjunto de bits, uns com valor 1 e outros com valor 0. Nada inerente à tecnologia EPROM impede que, após a escrita desse valor por parte do software do ECF, alguns bits 1 do conjunto possam ser convertidos para zero mediante uma nova escrita, o que resultará num valor para o conjunto que é numericamente inferior ao escrito originalmente. Se esse valor descrevia um tributo a pagar, por exemplo, está feita uma fraude.EPROM technology, while not allowing the erasure of cells by electrical signals, does not provide protection against the rewriting of values already written. A numeric value is written to the component as a set of bits, some with value 1 and others with value 0. Nothing inherent in EPROM technology prevents the ECF software from writing that value to some bits 1 of the set. converted to zero by rewriting, which will result in a value for the set that is numerically less than originally written. If this amount described a tax payable, for example, a fraud is made.
[0021] Em função do risco da sobrescrita dos dados gravados na memória fiscal o Pisco implementou na legislação a exigência de um dispositivo capaz de fazer a proteção contra a sobrescrita destes dados.Due to the risk of overwriting the data recorded in the fiscal memory Pisco implemented in the legislation the requirement of a device capable of protecting against the overwriting of this data.
[0022] Atualmente, os fabricantes de ECF convivem com um dilema: de um lado implementar os requisitos de segurança exigidos pela legislação, utilizando os componentes que o Fisco indica com clara preferência e de out ro lado utilizar soluções de alta tecnologia que possam ser confiáveis do ponto de vista fabril e até mesmo quanto à sua permanência ou continuidade no mercado.ECF manufacturers currently face a dilemma: on the one hand to implement the safety requirements required by legislation, using the components that the tax authorities clearly indicate, and on the other to use high-tech solutions that can be trusted. from the factory point of view and even as to their permanence or continuity in the market.
[0023] O caso da EPROM, dispositivo de armazenamento da memória em questão é o melhor exemplo. Desenvolvido na década de 70, a tecnologia evoluiu com dispositivos de capacidade cada vez maior até ser substituída pela tecnologia Flash, que atualmente domina o mercado. Era função dessa obsolescência, os componentes EPROM se estagnaram em termos de evolução. Isso tem dois efeitos problemáticos para a indústria, que refletem em problemas tanto para o Fisco quanto para os usuários dos equipamentos: a) as capacidades dos componentes não crescem mais, enquanto a necessidade de armazenamento de informações continua crescendo a cada dia, o que exige mais componentes para atingir a capacidade exigida pelo Fisco e b) os componentes estão caindo em desuso no mercado mundial, sendo cada vez mais difíceis de encontrar e a preços cada vez mais abusivos. Enxerga-se claramente que num futuro próximo não seja mais possível encontrar tais componentes.The case of EPROM, the memory storage device in question is the best example. Developed in the 1970s, the technology evolved into ever-increasing capacity devices until it was replaced by Flash technology, which currently dominates the market. Due to this obsolescence, the EPROM components stagnated in terms of evolution. This has two troubling effects for the industry, which reflect problems for both the tax authorities and equipment users: a) component capacities no longer grow, while the need for information storage continues to grow, which requires more components to reach the capacity required by the tax authorities and b) the components are falling out of favor on the world market, becoming increasingly difficult to find and at increasingly abusive prices. It is clearly seen that in the near future it will no longer be possible to find such components.
[ 0024] Ainda do ponto de vista da evolução tecnológica, a grande maioria dos equipamentos eletrônicos são projetados com o uso de componentes de ultima geração, os quais trabalham com tensões em torno de 3,3 volts, enquanto a maioria das EPROMs são alimentadas por 5 volts para leitura e 12 volts para escrita. A necessidade de tensões diferentes nos circuitos gera custos adicionais em componentes e espaço físico nos módulos dos ECFs.From the point of view of technological evolution, the vast majority of electronic equipment is designed using state-of-the-art components, which work with voltages around 3.3 volts, while most EPROMs are powered by 5 volts for reading and 12 volts for writing. The need for different circuit voltages creates additional component costs and physical space on ECF modules.
[0025] Solução para o fabricante: usar Flash, a tecnologia atual que domina o mercado. Alimentadas por uma tensão única, compatível com os outros componentes de alta tecnologia (geralmente 3,3 volts), as memórias Flash aparecem com capacidades cada vez maiores, em encapsulamentos e a preços cada vez menores. Além disso, suas aplicações são voltadas para múltiplas escritas, não sofrendo assim o desgaste característico das EPROMs expostas a escritas frequentes, [0026] Porém, de acordo com as especificações da legislação a memória Flash não se enquadra no disposto por esta, já que está especificado que o componente não deve contemplar o apagamento por meio de sinais elétricos.[0025] Solution for the manufacturer: use Flash, the current technology that dominates the market. Powered by a single voltage that is compatible with other high-tech components (typically 3.3 volts), Flash memories come with ever-increasing capacities in encapsulations and at ever lower prices. In addition, its applications are multi-write oriented, thus not suffering the characteristic wear of EPROMs exposed to frequent writing, [0026] However, according to the specifications of the legislation Flash memory does not fit the provisions of this law, since it is specified that the component shall not contemplate erasure by means of electrical signals.
[ 0027] Para solucionar esse impasse é necessário avaliar o motivo pelo qual o fisco impõe exigências que excluem a Flash. Sabe-se que uma EPROM imersa numa resina não é apagãvel, pois não se consegue fazer incidir sobre ela a luz ultravioleta, necessária ao apagamento. Se além disso tiver uma proteção contra sobre-escrita conforme rege a legislação, ela passa a constituir uma solução segura contra fraudes. Já uma Flash pode ser apagada por comandos de software, ainda que protegida por resina. Mas, e se for acrescentada a eia uma proteção contra apagamento, além daquela contra sobrescrita, exigida no caso da EPROM?To resolve this deadlock, it is necessary to assess why the tax authorities impose requirements that exclude Flash. It is known that an EPROM immersed in a resin is not erasable, because it cannot be focused on the ultraviolet light necessary for erasure. If you also have overwriting protection as required by law, it becomes a secure solution against fraud. Flash can be erased by software commands, even if protected by resin. But what if an erasure protection is added in addition to the overwrite protection required in the case of the EPROM?
[0028] A EPROM só permite o apagamento através de luz ultravioleta. A PROM é uma memória que permite a gravação do dado uma única vez, e não possui recursos de apagamento. A memória flash permite seu apagamento por sinais elétricos- Porém, este componente pode ter o mesmo comportamento de uma memória PROM, bastando desabilitar os "sinais" de apagamento, através da indisponibilidade dos terminais de recebimento destes "sinais". Esta implementação pode ser feita com arranjos de circuitos relativamente simples.EPROM only allows erasure through ultraviolet light. PROM is a memory that allows data to be written once, and has no erasure capabilities. Flash memory allows it to be erased by electrical signals- However, this component can behave the same way as a PROM memory, simply by disabling the erasure "signals" through the unavailability of the receiving terminals of these "signals". This implementation can be done with relatively simple circuit arrangements.
[0029] A seguir é apresentado o processo de gravação de dados no dispositivo de armazenamento da memória que se deseja proteger;The following is the process of writing data to the memory storage device to be protected;
[0030] Dados apagados -> gravação -> dados gravados [0031] Para modificã-lo: [0032] Dados gravados -> apagamento -> gravação -> dados gravados [0033] Se o processo de gravação for controlado, os dados não poderão ser modificados livremente.[0030] Deleted Data -> Recording -> Recorded Data [0031] To modify it: [0032] Recorded Data -> Deletion -> Recording -> Recorded Data [0033] If the recording process is controlled, the data cannot be be freely modified.
[0034] Todos os fabricantes de ECF desenvolveram e desenvolvem atualmente seus equipamentos utilizando para armazenamento da memória fiscal, o componente EPROM ou PROM, fundamentados na visão de que estes são os únicos dispositivos capazes de garantir que os dados gravados não podem ser adulterados livremente. Esta condição tem gerado um entrave tecnológico para o desenvolvimento de equipamentos emissores de cupom fiscal, confinando o ECF em suas características atuais, [0035] Por outro lado, em detrimento da busca e desenvolvimento de novas soluções de componentes e dispositivos eletrônicos modernos que possam gerar desconfiança por parte do fisco, os fabricantes de ECF têm implementado soluções de proteção contra sobrescrita e apagamento da memória fiscal e da memória de f ita detalhe por meio de dispositivos lógicos programãveis, a EPLD que atualmente é um componente aceitável pela legislação.All ECF manufacturers have developed and are currently developing their equipment utilizing the EPROM or PROM component for fiscal memory storage, based on the view that these are the only devices capable of ensuring that recorded data cannot be tampered with freely. This condition has created a technological obstacle for the development of tax-coupon equipment, confining the ECF to its current characteristics. [0035] On the other hand, to the detriment of the search and development of new solutions of modern electronic components and devices that can generate Due to distrust on the part of the tax authorities, ECF manufacturers have implemented overwriting and erasing protection solutions for fiscal memory and detail memory through programmable logic devices, the EPLD which is currently an acceptable component of the law.
[0036] Os dispositivos EPLD (Eraseable Programmable Logic Device) são componentes que reúnem no seu interior um conjunto de circuitos lógicos que podem ser interligados, através de um procedimento de gravação, para criar circuitos de grande complexidade, contidos num só componente físico, Essa técnica apresenta diversas vantagens como a redução do tamanho do produto, aumento de confiabilidade pela redução do número de componentes utilizados e redução de inventário do fabricante, uma vez que um mesmo dispositivo pode ser programado de diversas maneiras, para utilização em produtos diferentes. Por ser um aglomerado de circuitos lógicos, a EPLD é considerada pelo fisco um componente de hardware, portanto um circuito de proteção de sobrescrita na Memória Fiscal ou na Memória de Fita Detalhe Eletrônica implementado com um EPLD atende aos requisitos do Fisco. Com isso, diversos fabricantes tem usado essa tecnologia nos seus ECFs para esse fim.Erasable Programmable Logic Device (EPLD) devices are components that bring together a set of logic circuits that can be interconnected, through a recording procedure, to create highly complex circuits contained in a single physical component. The technique has several advantages such as reduced product size, increased reliability by reducing the number of components used, and reduced manufacturer inventory, since the same device can be programmed in various ways for use on different products. Because it is a cluster of logic circuits, the EPLD is considered by the tax authorities to be a hardware component, so an overwrite protection circuit in the Fiscal Memory or Tape Memory Electronic Detail implemented with an EPLD meets the requirements of the Tax Authorities. As a result, many manufacturers have used this technology in their ECFs for this purpose.
[0037] A EPLD utiliza células de memória para armazenar a configuração do circuito lógico. Essa configuração é legível no momento da sua programação, mas para preservar a propriedade industrial do fabricante do produto, o fabricante da EPLD disponibiliza nele células que, uma vez gravadas, impedem a sua leitura. Isso impossibilita a cópia não autorizada do componente. Para que o dispositivo possa ser atualizado, porém, é possível apagar totalmente o componente, quando então não se tem nem a proteção e nem o conteúdo original e pode-se proceder a uma nova gravação. Esse apagamento é feito por sinais elétricos na tensão normal de utilização do componente.EPLD uses memory cells to store the logic circuit configuration. This setting is readable at the time of its programming, but to preserve the industrial property of the product manufacturer, the EPLD manufacturer makes available in it cells that, once recorded, prevent reading. This makes unauthorized copying of the component impossible. So that the device can be upgraded, however, it is possible to completely delete the component, when then there is neither the protection nor the original content and a new recording can be made. This erasure is done by electrical signals at the normal voltage of use of the component.
[0038] O reflexo dessa característica para o Fisco é que ele não tem como saber se o circuito lógico configurado no componente é de fato aquele que foi homologado.The reflection of this feature for the tax authorities is that it has no way of knowing if the logic circuit configured in the component is in fact the one that was approved.
[0039] A presente invenção foi concebida com base no princípio de que o ECF ê uma ferramenta de auditoria fiscal, [00-30] São conhecidos da técnica contra apagamento e modificação de dados da Memória Fiscal e da Memória de Fita Detalhe, sistemas de proteção os quais incluem em seu circuito eletrônico um ou mais dispositivos lógicos programãveis (EPLDs) com capacidade para proteger as referidas memórias conforme requerido no convênio 85/01. Entretanto, além destes dispositivos serem caros, não permitem a verificação de modificações da programação homologada, nem a verificação da tentativa de fraude nas Memórias.[0039] The present invention was conceived based on the principle that the ECF is a tax audit tool, [00-30]. which include in their electronic circuit one or more programmable logic devices (EPLDs) capable of protecting said memories as required by agreement 85/01. However, besides these devices are expensive, they do not allow the verification of modifications of the approved programming, nor the verification of the attempted fraud in the Memories.
Objetivos da invenção [0041] Assim, é um objetivo da presente invenção prover um sistema de baixo custo, capaz realizar a proteção de dados no momento da sua gravação em memórias eletrônicas, e que evite fraude de dados já gravados, com adulteração de registros armazenados em uma ou mais memórias eletrônicas.OBJECTS OF THE INVENTION Thus, it is an object of the present invention to provide a low cost system capable of protecting data at the time of its recording in electronic memories, and preventing fraud of already recorded data by tampering with stored records. in one or more electronic memories.
[0042] Um outro objetivo da presente invenção é prover um sistema, tal como acima citado e que permita uma fácil verificação de substituição de componentes, de alterações de programação e de armazenamento de dados nestes e de sua desprogramação e reprogramação, [0043] Um objetivo adicional da presente invenção é prover um processo de proteção de dados de armazenamento em uma memória eletrônica, o qual permite a gravação de dados em endereços determinados pelo firmware fiscal homologado e a crítica de tentativas de novas gravações nestes mesmos endereços e ainda a verificação de tentativa e de alteração de programação e/ou substituição de componentes por outros não autorizados pelo fisco.Another object of the present invention is to provide a system as mentioned above which allows for easy verification of component replacement, programming changes and data storage therein, and their deprogramming and reprogramming. A further object of the present invention is to provide a storage data protection process in an electronic memory which allows the recording of data at addresses determined by the approved tax firmware and the critique of retrying attempts at these same addresses and the verification of attempting and altering programming and / or replacing components with others not authorized by the tax authorities.
[0044] Outro objetivo da presente invenção é prover ao Fisco um sistema de tal forma seguro que permita a utilização de memórias de tecnologia atualizada, inclusive os de tecnologia Flash.Another object of the present invention is to provide the tax authorities with such a secure system that allows the use of up-to-date memories, including those of Flash technology.
Sumário da invenção [0045] Estes e outros objetivos são alcançados através de um sistema de proteção de armazenamento de dados em uma memória eletrônica, incluindo um processador principal operativamente associado a pelo menos uma memória eletrônica na qual são armazenados dados recebidos do processador principal, dito sistema compreendendo: um controlador adjunto operando segundo uma determinada programação e operativamente associado ao processador principal e à memória eletrônica, de modo a verificar se uma posição de memória da memória eletrônica a ser gravada com um determinado dado proveniente do processador principal é um endereço vazio e a gravar dito dado no dito endereço de memória, se for verificada a condição de endereço vazio.SUMMARY OF THE INVENTION These and other objects are achieved by a data storage protection system in an electronic memory, including a main processor operatively associated with at least one electronic memory in which data received from the main processor is stored. system comprising: an adjunct controller operating on a schedule and operatively associated with the main processor and the electronic memory so as to verify that a memory location of the electronic memory to be recorded with a given data from the main processor is an empty address and writing said data to said memory address if the empty address condition is met.
Breve descrição dos desenhos [0046] A invenção será a seguir descrita com referência aos desenhos anexos, dados a título de exemplo de uma configuração da invenção e nos quais: [0047] A figura 1 representa, esquematieamente e em diagrama de blocos, o controlador adjunto e a memória eletrônica do sistema da presente solução e suas interligações;BRIEF DESCRIPTION OF THE DRAWINGS The invention will now be described with reference to the accompanying drawings, given by way of example of an embodiment of the invention and in which: Figure 1 schematically depicts the controller adjunct and the electronic memory of the system of the present solution and its interconnections;
[0048] A figura 2 representa, esquematicarnente, o diagrama de blocos da figura 1, exemplificando uma construção para o sistema da presente invenção; e [004 9] A figura 3 representa, esquemat icamente, uma sequência de operação de leitura pelo processador principal no sistema de armazenamento de dados da presente invenção.Figure 2 schematically depicts the block diagram of Figure 1, exemplifying a construction for the system of the present invention; and Figure 3 schematically depicts a read operation sequence by the main processor in the data storage system of the present invention.
Descrição da configuração ilustrada [0050] A presente invenção é aplicável para sistema de proteção de armazenamento de dados em memória eletrônica. O sistema de proteção de armazenamento de dados ilustrado na figura 1 inclui um processador principal, não ilustrado, operativamente associado a pelo menos uma memória eletrônica 1 na qual são armazenados dados recebidos do processador principal, [0051] O sistema de armazenamento de dados da presente invenção compreende um controlador adjunto 10 operando segundo uma determinada programação e operativamente associado ao processador principal e à memória eletrônica 1, de modo a verificar se uma posição de memória da memória eletrônica 1 a ser gravada com um determinado dado proveniente do processador principal é um endereço vazio e a gravar dito dado no dito endereço de memória, se for verificada a condição de endereço vazio.Description of the Illustrated Configuration The present invention is applicable for data storage protection system in electronic memory. The data storage protection system illustrated in Figure 1 includes a non-illustrated main processor operatively associated with at least one electronic memory 1 in which data received from the main processor is stored. The invention comprises an adjunct controller 10 operating on a certain schedule and operatively associated with the main processor and the electronic memory 1 so as to verify that a memory location of the electronic memory 1 to be recorded with a given data from the main processor is an address. empty and writing said data to said memory address if the empty address condition is met.
[0052] A principal função do controlador adjunto 10 é impedir a adulteração de dados já armazenados na memória eletrônica 1, através da verificação prévia de um determinado endereço nesta última, onde se deseja gravar dados, Esta verificação é um processo totalmente independente de qualquer outro dispositivo eletrônico que não faça parte do sistema em questão, cujos elementos integrantes estão lacrados formando um único bloco.[0052] The main function of the adjunct controller 10 is to prevent tampering with data already stored in electronic memory 1 by pre-checking a particular address in the latter where data is to be stored. This verification is a process completely independent of any other. electronic device that is not part of the system in question, the integral elements of which are sealed to form a single block.
[0053] De acordo com a presente invenção, o controlador adjunto 10 opera segundo a dita programação, e conforme exemplificado na figura 3, de modo a permitir a leitura dos ditos dados gravados na memória eletrônica 1 e a verificação externa das características da programação sendo praticada pelo controlador adjunto 10 e a impedir o acesso direto aos dados e endereçamento da memória eletrônica 1.In accordance with the present invention, the adjunct controller 10 operates according to said programming, and as exemplified in Figure 3, in order to allow the reading of said data recorded in the electronic memory 1 and the external verification of the programming characteristics being performed. by the adjunct controller 10 and to prevent direct access to data and addressing of electronic memory 1.
[0054] O sistema da presente invenção compreende também um buffer 60, operativamente associado ao controlador adjunto 10 e à memória eletrônica 1, dito controlador adjunto 10 operando de modo a bloquear o acesso direto externo, através do buffer 60, aos dados e endereçamentos da memória eletrônica 1, durante o processo de gravação dos dados.The system of the present invention also comprises a buffer 60 operatively associated with the adjunct controller 10 and electronic memory 1, said adjunct controller 10 operating to block external direct access through the buffer 60 to the data and addresses of the controller. electronic memory 1 during the data recording process.
[0055] São características do sistema: [0056] A escrita na memória é controlada de maneira a não permitir que áreas já escritas possam ser modificadas. 0 algoritmo que define o critério de descrita ou não numa posição específica é realizado no programa que é executado pelo controlador adjunto 10. Os terminais da memória estão disponíveis para leitura via um programador de EPROM.[0055] The system features are: [0056] Memory writing is controlled so as not to allow areas already written to be modified. The algorithm that defines whether or not to describe at a specific position is performed in the program that is executed by the adjunct controller 10. Memory terminals are available for reading via an EPROM programmer.
[0057] O software que configura o Controlador Adjunto 10 é legível também pelos mesmos pinos, para permitir auditoria por parte do Fisco, [0058] Após a configuração do controlador adjunto 10 e também configurados os bits de proteção, o controlador adjunto 10 não pode ser reconfigurado ou apagado, porém pode ser lido.The software that configures the Adjunct Controller 10 is also readable by the same pins, to enable the tax authorities to audit them. [0058] After the adjunct controller 10 is configured and the protection bits are set, the adjunct controller 10 cannot be reset or deleted, but can be read.
[0059] O conjunto todo é encapsulado com um revestimento externo evidenciador de tentat iva de violação de pelo menos uma das partes de memória eletrônica 1 e de controlador adjunto 10, dito revestimento sendo, por exemplo, na forma de uma resina para evitar e evidenciar tentativas de fraude.The whole assembly is encapsulated with an tamper-evident external coating of at least one of the electronic memory parts 1 and of the adjunct controller 10, said coating being, for example, in the form of a resin to prevent and disclose. fraud attempts.
[0060] O sistema de armazenamento de dados da presente invenção compreende também um primeiro meio de comunicação de dados 20 operativamente conectando o processador principal ao controlador adjunto 10 e à memória eletrônica 1, através do buffer 60, de modo a informar ao controlador adjunto 10 que determinados dados estão sendo encaminhados a um determinado endereço na memória eletrônica 1, [0061] De acordo com uma forma de realização da presente invenção, o primeiro meio de comunicação de dados 20 compreende um barramento externo operativamente conectado à memória eletrônica 1 e ao controlador adjunto 10, através do buffer 60, de modo a indicar um determinado endereço para a gravação de um respectivo dado, em uma condição de endereço disponível indicada pelo controlador adjunto 10.The data storage system of the present invention also comprises a first data communication means 20 operatively connecting the main processor to the adjunct controller 10 and the electronic memory 1 via buffer 60 to inform the adjunct controller 10 that certain data is being routed to a particular address in electronic memory 1, According to an embodiment of the present invention, the first data communication means 20 comprises an external bus operably connected to electronic memory 1 and the controller. 10 through buffer 60 to indicate a given address for recording a respective data under an available address condition indicated by the adjunct controller 10.
[0062] No exemplo construtivo ilustrado na figura 2, o barramento externo compreende um barramento do tipo hostaddress 21 e um barramento do tipo hostdata 22, operativamente conectados à memória eletrônica 1 e ao controlador adjunto 10, de modo a respectivamente indicar um determinado endereço para a gravação de um respectivo dado e encaminhar à memória eletrônica 1, um determinado dado a ser nela gravado, em uma condição de endereço disponível indicada pelo controlador adjunto 10.In the constructive example illustrated in Figure 2, the external bus comprises a hostaddress bus 21 and a hostdata bus 22, operatively connected to electronic memory 1 and the adjunct controller 10, to respectively indicate a given address for recording a respective data and forwarding to the electronic memory 1 a certain data to be stored therein, under an available address condition indicated by the adjunct controller 10.
[0063] 0 sistema de armazenamento da presente invenção compreende também um segundo meio de comunicação de dados 30 operativamente conectado ao controlador adjunto 10, de modo a informar a este último que ditos dados foram gravados em um determinado endereço na memória eletrônica 1.The storage system of the present invention also comprises a second data communication means 30 operatively connected to the adjunct controller 10, to inform the latter that said data has been recorded at a particular address in electronic memory 1.
[0064] O segundo meio de comunicação de dados 30 compreende terminais de conexão operativamente definidos no controlador adjunto 10, de modo a permitir o engate de terminais complementares para permitir a dita verificação externa do controlador adjunto 10.The second data communication means 30 comprises connecting terminals operatively defined in the adjunct controller 10, so as to allow the coupling of complementary terminals to enable said external verification of the adjunct controller 10.
[0065] Em uma forma de realização da presente invenção, o segundo meio de comunicação de dados 30 compreende ainda: um barramento do tipo hostwrite 33, operativamente conectado à memória eletrônica 1 e ao controlador adjunto 10, através do buffer 60, de modo a efetivar a gravação de um determinado dado em um determinado endereço, na condição de endereço disponível indicada pelo controlador adjunto 10; e um barramento do tipo hostread 34, operativamente conectado à memória eletrônica 1, de modo a verificar a efetivação de gravação de dado em um determinado endereço indicado pelo controlador adjunto 10.In one embodiment of the present invention, the second data communication means 30 further comprises: a hostwrite bus 33 operably connected to electronic memory 1 and the adjunct controller 10 via buffer 60 so as to write a given data to a given address, under the available address condition indicated by the adjunct controller 10; and a hostread bus 34, operatively connected to electronic memory 1, to verify the effectiveness of data recording at a given address indicated by the adjunct controller 10.
[0066] Em uma forma de realização da presente invenção, o controlador adjunto 10 compreende: um meio comparador de sinais 12 operativamente conectado à memória eletrônica 1 e ao barramento externo do primeiro meio de comunicação 20, de modo a comparar as informações recebidas deste último com informações armazenadas na memória eletrônica 1, informando a condição de disponibilidade de cada endereço de posição de memória da memória eletrônica 1; uma memória programável 13, operativamente conectãvel aos segundos meios de comunicação de dados 30, de modo a permitir a verificação, por estes, da operação de dito controlador adjunto 10 gravada na memória programável 13 deste último; e um meio registrador de operações 14, operativamente conectado à memória eletrônica 1, de modo a registrar todas as operações de gravação efetuadas nesta, e a terminais de conexão 11 do controlador adjunto 10, de modo a permitir a verificação de ditas operações.[0066] In one embodiment of the present invention, the adjunct controller 10 comprises: a signal comparator means 12 operably connected to the electronic memory 1 and the external bus of the first communication means 20, in order to compare the information received from the latter. with information stored in electronic memory 1, informing the availability condition of each memory location address of electronic memory 1; a programmable memory 13 operably connectable to the second data communication means 30 to enable them to verify the operation of said adjunct controller 10 recorded in the programmable memory 13 of the latter; and an operation recording means 14 operably connected to electronic memory 1 to record all recording operations performed thereon and to connection terminals 11 of the adjunct controller 10 to enable verification of said operations.
[0067] O controlador adjunto 10 compreende também um meio bloqueador de operação 15, operativâmente conectado ao meio comparador de sinais 12 e ao meio registrador 13, de modo a evitar alteração de gravação na condição de endereço não disponível pelo controlador adjunto 10, [0068] Em uma forma de realização da presente invenção, o controlador adjunto 10 é um microprocessador ou microcontrolador que controla o acesso à memória eletrônica 1.The adjunct controller 10 also comprises an operation blocking means 15 operably connected to the signal comparator means 12 and the register means 13 so as to avoid recording alteration in the address condition not available by the adjunct controller 10, [0068] In one embodiment of the present invention, the adjunct controller 10 is a microprocessor or microcontroller controlling access to electronic memory 1.
[0069] O processo de escrita na memória eletrônica 1 é feito exclusivamente por bytes.[0069] The writing process in electronic memory 1 is done exclusively by bytes.
[0070] Quando o processador principal deseja escrever ura byte na memória eletrônica, ele fornece o endereço e o dado ao controlador adjunto 10 através do barramento externo do primeiro meio de comunicação 20, sincronizados ao sinal HostWrite 31. Q controlador adjunto 10 sinaliza ao processador principal que leu o endereço e o byte desativando o sinal PAReady 32. Em seguida o controlador adjunto 10 desabilita o buffer 60 através de um sinal BufEnable 41, para que o processo de escrita nâo possa ser prejudicado por uma entidade externa. Num primeiro momento o controlador adjunto 10 executa o algoritmo de validação da escrita naquele endereço. Se a escrita for permitida pelo algoritmo, ele passa a escrever o byte na memória eletrônica 1 através de um barramento interno 50 do sistema de armazenamento de dados em descrição, operativamente conectando o buffer 60 ao controlador adjunto 10 e à memória eletrônica 1, dito barramento interno 50, estando sincronizado ao sinal MemWrite 43. O controlador adjunto 10 sinaliza o término do processo de escrita ativando a linha PAReady 32. Nesse momento o processador principal pode retirar as informações dos barramentos de dados e endereços. Se a escrita não for permitida pelo algoritmo, o controlador adjunto 10 abandona o processo de escrita sem ativar a linha MemWrite 43 e desativa a linha PAReady 32, encerrando o processo de maneira semelhante àquela onde a escrita de fato acontece.When the main processor wishes to write a byte in electronic memory, it provides the address and data to the adjunct controller 10 via the external bus of the first communication medium 20, synchronized to the HostWrite signal 31. The adjunct controller 10 signals the processor read the address and byte by disabling the PAReady signal 32. The adjunct controller 10 then disables buffer 60 via a BufEnable signal 41 so that the writing process cannot be hampered by an external entity. At first the adjunct controller 10 executes the write validation algorithm at that address. If writing is permitted by the algorithm, it writes the byte to electronic memory 1 through an internal bus 50 of the data storage system in description, operatively connecting buffer 60 to the adjunct controller 10 and electronic memory 1, said bus 50, being synchronized to the MemWrite signal 43. The adjunct controller 10 signals the end of the writing process by activating the PAReady line 32. At this time the main processor can remove the data bus and address information. If writing is not allowed by the algorithm, the adjunct controller 10 abandons the writing process without activating the MemWrite line 43 and disables the PAReady line 32, terminating the process similar to the one where the actual writing takes place.
[0071] De fundamental importância para a presente invenção é a atuação do sinal MemWrite 43. A ativação desse sinal é o comando para que a memória eletrônica 1 grave o byte no endereço presente sobre o barrairento interno 50 no endereço especificado no mesmo barramento. Todo o conceito de proteção do sistema reside no fato de que esse sinal é controlado exclusivamente pelo controlador adjunto 10, não sendo o sinal accessível ao mundo externo, tanto pela sua ausência em qualquer dos conectores do módulo que fazem a interface com o resto do sistema, quanto pela proteção mecânica oferecida pela resina. Fica então a escrita inteiramente subordinada ao algoritmo executado pelo controlador adjunto 10, que é validado durante o processo de certificação do ECF.Of fundamental importance to the present invention is the actuation of the MemWrite signal 43. Activation of this signal is the command for electronic memory 1 to write the byte at the address present on the internal bus 50 to the address specified on the same bus. The whole concept of system protection lies in the fact that this signal is controlled exclusively by the adjunct controller 10, and the signal is not accessible to the outside world, either because of its absence in any of the module connectors that interface with the rest of the system. as for the mechanical protection offered by the resin. The writing is then entirely subordinated to the algorithm executed by the adjunct controller 10, which is validated during the ECF certification process.
[0072] A transferência de cada byte do processador principal ao controlador adjunto 10 é descrita na figura 2. Os passos são os seguintes: PAReady 32 é ativo alto (em 1) e HostWrite 31 é ativo baixo (em 0).The transfer of each byte from the main processor to the adjunct controller 10 is described in Figure 2. The steps are as follows: PAReady 32 is active high (at 1) and HostWrite 31 is active low (at 0).
[0073] 0 processador principal verifica que PAReady 32 está inativo. O processador principal coloca o endereço e o dado a ser escrito nos respectivos barramentos. O processador principal ativa HostWrite 31. Ao sentir a ativação de HostWrite, o controlador adjunto 10 lê o endereço e o dado e desativa PAReady 32. Ao sentir a desativação de PAReady 32, o PP destiva HostWrite 31. 0 controlador adjunto 10 executa o algoritmo de validação de escrita. Se não for habilitada a escrita, o controlador adjunto 10 ativa a linha PAReady 32 indicando o fim do ciclo. Se a escrita pode ser feita, o controlador adjunto 10 escreve o byte na posição endereçada, ativando PAReady 32 em seguida.The main processor verifies that PAReady 32 is inactive. The main processor places the address and the data to be written on the respective buses. The main processor activates HostWrite 31. When sensing HostWrite activation, the adjunct controller 10 reads the address and data and deactivates PAReady 32. When sensing the deactivation of PAReady 32, PP deactivates HostWrite 31. The adjunct controller 10 executes the algorithm of writing validation. If writing is not enabled, the adjunct controller 10 activates the PAReady line 32 indicating the end of the loop. If writing can be done, the adjunct controller 10 writes the byte at the addressed position, then activating PAReady 32.
[0074 ] Ao sentir a ativação de PAReady 32, o host está livre para desativar ou mudar o conteúdo dos barramentos, [0075] Com essa sequência, garante-se que não haja condições críticas de tempo no intercâmbio dos dados, [0076] No modo de leitura, tudo se passa como se o controlador adjunto 10 não existisse. O processador principal deve apenas verificar que a linha PAReady está ativa para então ler livremente da memória eletrônica 1 ativando o barramento de endereço e a linha HostRead 30.By sensing PAReady 32 activation, the host is free to deactivate or change bus contents. [0075] This sequence ensures that no critical time conditions are present in data exchange, [0076] In read mode, it is as if the adjunct controller 10 does not exist. The main processor should only verify that the PAReady line is active and then freely read from electronic memory 1 by activating the address bus and HostRead line 30.
[0077] A estrutura de hardware permite que as mesmas leituras disponíveis ao Fisco estejam também disponíveis ao processador principal, que pode realizá-las para identificar e validar o módulo antes de entrar em operação.The hardware structure allows the same readings available to the Tax Authorities to also be available to the main processor, which can perform them to identify and validate the module before going into operation.
[0078] A legislação exige que a memória seja legível através de ura cabo e um gravador de EPROM comercial.Legislation requires memory to be readable via a cable and a commercial EPROM recorder.
[0079] 0 módulo é plenamente auditável. São permitidos a leitura da configuração do controlador adjunto 10 e dos seus bits de proteção contra escrita e o apagamento da sua memória interna de programa.[0079] The module is fully auditable. Reading of the configuration of the adjunct controller 10 and its write protect bits and deletion of its internal program memory are allowed.
[0080] Para tanto existe um conjunto de dois jumpers no cabo de leitura que permitirão selecionar a operação desejada, conforme apresentado na figura 3: ler a memória eletrônica 1; ler configuração do controlador adjunto 10 (FCA) e bits de proteção do controlador adjunto 10 (BP).To this end there is a set of two jumpers on the readout cable that will allow you to select the desired operation as shown in figure 3: read electronic memory 1; read adjunct controller 10 (FCA) configuration and adjunct controller 10 (BP) protection bits.
[0081] Esse caso assemelha-se à leitura pelo processador principal. O gravador desconhece a linha PAReady, mas como ele também não terá escrito nada na memória, essa linha estará ativa e a leitura se farã de maneira transparente.[0081] This case resembles reading by the main processor. The recorder is unaware of the PAReady line, but since it will not have written anything in memory either, this line will be active and the reading will be transparent.
[0082] A leitura do controlador adjunto 10 é efetuada via o- mesmo programador utilizado para ler a memória eletrônica 1, apenas com o jumper colocado na posição adequada para esse procedimento. Os bits de proteção são lidos todos de uma vez, num endereço especifico acima dos endereços de código executável.[0082] The adjunct controller 10 is read via the same programmer used to read the electronic memory 1, only with the jumper placed in the proper position for this procedure. The protection bits are read all at once, at a specific address above the executable code addresses.
REIVINDICAÇÕES
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| BRPI0406082ABRPI0406082B1 (en) | 2004-12-15 | 2004-12-15 | data storage protection system in an electronic memory |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| BRPI0406082ABRPI0406082B1 (en) | 2004-12-15 | 2004-12-15 | data storage protection system in an electronic memory |
| Publication Number | Publication Date |
|---|---|
| BRPI0406082A BRPI0406082A (en) | 2006-08-22 |
| BRPI0406082B1true BRPI0406082B1 (en) | 2017-04-25 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| BRPI0406082ABRPI0406082B1 (en) | 2004-12-15 | 2004-12-15 | data storage protection system in an electronic memory |
| Country | Link |
|---|---|
| BR (1) | BRPI0406082B1 (en) |
| Publication number | Publication date |
|---|---|
| BRPI0406082A (en) | 2006-08-22 |
| Publication | Publication Date | Title |
|---|---|---|
| EP0912939B1 (en) | Flash memory card | |
| TW445452B (en) | Semiconductor storage device and data management method therefor | |
| US7831790B2 (en) | Universal memory device having a profile storage unit | |
| JPH0758500B2 (en) | Portable electronic device | |
| KR930010981A (en) | Storage device using flash memory | |
| KR920005163A (en) | Semiconductor memory device | |
| JP3016490B2 (en) | IC memory card | |
| JP2000076139A (en) | Portable information storage medium | |
| KR930022379A (en) | Memory card device | |
| BRPI1005607B1 (en) | electronic device and method to control electronic device | |
| JPH08235028A (en) | Data management method for flash memory card and data processing apparatus using the data management method | |
| FI78574C (en) | Switching device for securing data in volatile write-read memory (RAM) | |
| US20170262180A1 (en) | Integrated control of write-once data storage devices | |
| KR20020025793A (en) | Memory device and memory access control method | |
| BRPI0406082B1 (en) | data storage protection system in an electronic memory | |
| US7818553B2 (en) | Method and apparatus for preventing unauthorized modifications to rental computer systems | |
| US20070274302A1 (en) | Data Storage Device, Memory Managing Method, and Program | |
| BRPI0600440B1 (en) | printer with modular cartridge | |
| JPH02118999A (en) | IC card | |
| JP4246962B2 (en) | Unauthorized reading prevention device | |
| JP2818628B2 (en) | Data recording method in memory card and memory card system | |
| JPS63200399A (en) | data processing system | |
| JP3172907B2 (en) | Data processing device | |
| JPS603081A (en) | IC card | |
| JPH05151099A (en) | Memory card device |
| Date | Code | Title | Description |
|---|---|---|---|
| B15K | Others concerning applications: alteration of classification | Ipc:G06F 12/16 (2010.01) | |
| B07A | Technical examination (opinion): publication of technical examination (opinion) [chapter 7.1 patent gazette] | ||
| B06A | Notification to applicant to reply to the report for non-patentability or inadequacy of the application [chapter 6.1 patent gazette] | ||
| B09A | Decision: intention to grant | ||
| B16A | Patent or certificate of addition of invention granted | ||
| B21F | Lapse acc. art. 78, item iv - on non-payment of the annual fees in time | Free format text:REFERENTE A 16A ANUIDADE. | |
| B24J | Lapse because of non-payment of annual fees (definitively: art 78 iv lpi, resolution 113/2013 art. 12) | Free format text:EM VIRTUDE DA EXTINCAO PUBLICADA NA RPI 2609 DE 05-01-2021 E CONSIDERANDO AUSENCIA DE MANIFESTACAO DENTRO DOS PRAZOS LEGAIS, INFORMO QUE CABE SER MANTIDA A EXTINCAO DA PATENTE E SEUS CERTIFICADOS, CONFORME O DISPOSTO NO ARTIGO 12, DA RESOLUCAO 113/2013. |