Repository files navigation

ProcessadorRISC-V de ciclo único com implementação RV32I construído em alguns dias de folga.

O processador foi implementado utilizando Verilog HDL, e tendo como base a implementação de ciclo único disponível no livroComputer Organization and Design RISC-V Edition: The Hardware Software Interface (The Morgan Kaufmann Series in Computer Architecture and Design) - 2º Edition

O diretório software possui alguns exemplos e testes escritos em Assembly e os seus respectivos arquivos de memória, além disso está disponível um script para transformar Assembly em arquivo de memória.

O diretório tests possui alguns testes construídos utilizando oIverilog, todos os testes lá disponíveis são compatíveis com o mesmo.

• Baby Risco 5 - RV16I: Ainda especulativo
• Pequeno Risco 5 - RV32I:https://github.com/JN513/Pequeno-Risco-5/
• Risco 5 - RV32I:https://github.com/JN513/Risco-5
• Grande Risco 5 - RV32I: Ainda especulativo
• Risco 5 bodybuilder - RV64I: Ainda especulativo

Em caso de dúvida ou sugestão fique a vontade para utilizar a seçãoISSUES do github. Caso se sinta à vontade e queira contribuir com algo qualquer Pull request e bem vindo, todos osPull requests serão revisados e se possível mergeados.

• add
• sub
• sll
• slt
• sltu
• xor
• slr
• sra
• or
• and

• lw
• addi
• slli
• slti
• sltiu
• xori
• slri
• srai
• ori
• andi

• sw

• beq
• blt
• bltu
• bge
• bgeu
• bne

A licença utilizada no projeto é aMIT que concede total liberdade para utilização do mesmo.