LeMicroBlaze est un cœur deprocesseur softcore 32 bits de la sociétéXilinx. Il est conçu pour être implémenté sur lesFPGA de ce fabricant. Lecode source de MicroBlaze estfermé[1].
Le MicroBlaze est un microprocesseursoftcore RISC, d'architecture Harvard, entièrement 32 bits. En effet, il possède :
Le processeur comporte 70 options de configuration[2] permettant à l’utilisateur de sélectionner ou de paramétrer les composants internes selon ses besoins :
En 2006, il occupait entre 900 et 2600 'logic cells' et atteignait une fréquence maximale de 80 à 180MHz selon la plateforme FPGA et les options sélectionnées.
| FPGA | Taille | Fréquence | Dhrystone 2.1 | |
| Virtex-4 (4VLX25-12) | 1 269 LUTs | 180 MHz | 166 DMIPS | 0.92 DMIPS/MHz |
| Virtex-II Pro (2VP20-7) | 1 225 LUTs | 150 MHz | 138 DMIPS | 0.92 DMIPS/MHz |
| Spartan-3 (3S1500-5) | 1 318 LUTs | 100 MHz | 92 DMIPS | 0.92 DMIPS/MHz |
En 2009, MicroBlaze v7.10 peut atteindre une fréquence de 105 à 235MHz selon la plateforme FPGA[3] :
| FPGA | Configuration | Taille | Fréquence | Dhrystone 2.1 | |
| Spartan-3 (3SD1800A-5) | pipeline à 5 niveaux | 1 809 LUTs | 105 MHz | 125DMIPS | 1.19 DMIPS/MHz |
| Spartan-3 (3SD1800A-5) | pipeline à 3 niveaux | 1 324 LUTs | 115 MHz | 110 DMIPS | 0.95 DMIPS/MHz |
| Virtex-5 (5VLX50) | pipeline à 5 niveaux, sansMMU | 1 027 LUTs | 235 MHz | 280 DMIPS | 1.19 DMIPS/MHz |
Le bus OPB, conçu parIBM pour ses microcontrôleursPowerPC, permet de lier plusieurs maîtres à plusieurs esclaves. Il autorise un maximum de 16 maîtres et un nombre d’esclaves illimité selon les ressources disponibles. Xilinx conseille néanmoins un maximum de 16 esclaves. Comme ce bus est multi maîtres, il a donc une politique d’arbitrage paramétrable. Ce bus permet donc d’ajouter des périphériques au MicroBlaze dont les besoins en communications seront faibles.
Le bus LMB est un bus synchrone utilisé principalement pour accéder aux blocks RAM inclus sur le FPGA. Il utilise un minimum de signaux de contrôle et protocole simple pour s’assurer d’accéder à la mémoire rapidement (un front d’horloge).
Le MicroBlaze comporte 8 liens entrées/sorties FSL. Le bus FSL est un moyen rapide de communication entre le processeur et une autre entité. Chaque lien FSL 32 bits est unidirectionnel (simplex) et met en œuvre une FIFO (pour stocker les données) et des signaux de contrôle (FULL, EMPTY, WRITE, READ, …).Il met aussi à la disposition du développeur plusieurs fonctions intéressantes dont les plus utilisées sont : “microblaze_bwrite_datafsl” et “microblaze_bread_datafsl”.Ces deux fonctions permettent d'échanger des données entre différents microblazes, par exemple, en utilisant la FIFO déjà intégrée dans le bus FSL.Ces deux fonctions sont bloquantes; bwrite se bloque lorsque la FIFO du bus FSL est saturée et bread se bloque lorsque la FIFO est vide. Il doit y avoir un bwrite pour débloquer la lecture.Les communications sur les liens FSL se font très simplement grâce à des instructions prédéfinies. Elles peuvent atteindre les 300 Mo/s à 150 MHz.
Le lien XCL est un lien FSL particulier, dédié à la connexion d'un contrôleur mémoire externe avec la mémoire cache interne. Ceci permet au contrôleur de cache de ne pas être ralenti par la latence du bus OPB.
De nombreux périphériques sont fournis avec le MicroBlaze, afin de constituer unmicrocontrôleur complet et personnalisable. Il y a, entre autres :
De plus, des périphériques payants sont proposés en version d'évaluation, qui ont la particularité de ne fonctionner que quelques heures :
Ensemble de bibliothèques permettant d'obtenir des fonctions basiques de système d'exploitation :
Portage réalisé par le Dr John Williams de l'université de Brisbane (Australie) et par la communauté d'utilisateurs. La société Petalogix assure le support commercial.L'absence deMMU ne permet pas d'utiliser le noyauLinux standard, mais µCLinux (Linux pour microcontrôleurs) est conçu pour contourner cette limitation.
Il existe un port dusystème temps réelFreeRTOS pour Microblaze (cf. liens externes), disponible comme FreeRTOS sous licence GPL modifiée. FreeRTOS est nettement plus léger que linux/uclinux mais a moins d'applications et de pilotes.
Afin de créer des applications embarquées, Xilinx a développé un outil de développement appelé EDK (Embedded Development Kit). Il s'agit en fait d'une collection de scriptsTcl/Tk liant divers outils en ligne de commande, et d'une interface graphique couvrant l'ensemble.
Un processeur soft-core présente la particularité d'une programmation à deux niveaux :
Cette spécificité nécessite des outils de développement adaptés, et présente plusieurs avantages :
Bien que la chaîne de développement logiciel (outils GNU), et les outils de synthèse, placement-routage FPGA soient soit tout à fait standard, des outils spécifiques en amont et en aval sont proposés :
Cet environnement permet de développer une application complète à processeur embarqué et de l’intégrer à un FPGA. EDK donne accès à tous les réglages nécessaires pour l’application embarquée que l’on souhaite créer. Il permet la programmation d’un ou plusieurs MicroBlazes et de leurs périphériques. Il va s’occuper de placer les programmes des MicroBlazes en mémoire lors de la programmation du FPGA. Pour plus d’information sur EDK, reportez-vous à la documentation de Xilinx Embedded SystemTools Reference Manual.
EDK est compatible Linux depuis la version 6.2.
Les outils de programmation du MicroBlaze sont les outils libres et standard duGNU, personnalisés par Xilinx pour le MicroBlaze. On retrouve ainsiGCC,GDB, et lesBinutils (ld, as, ar, objdump ...). On peut les utiliser en ligne de commande ou à partir de l'interface graphique.Comme ces outils sont conçus pour un environnementUNIX, en cas d'utilisation sousWindows EDK installe l'environnementCygwin.
ModelSim est outil de simulation HDL deMentor Graphics. Une version bridée, ModelSim XE Starter, est disponible gratuitement.
Sur les autres projets Wikimedia :
