La conception du Cortex-X1 est basée sur celle duCortex-A78, mais repensée pour la performance pure plutôt que pour un équilibre entre performance, consommation et surface de puce (PPA,performance, power, and area)[1].
Le Cortex-X1 a une conceptionsuperscalaire àexécution dans le désordre, avec un décodeur à 5 voies et un cache de macro-OP (MOPs) de 3 K. Il peut récupérer 5 instructions et 8 MOPs par cycle, renommer et expédier (dispatch) 8 MOPs, et traiter 16 μOPs par cycle. La taille de la fenêtre d'exécution dans le désordre (ROB) a été accrue à 224 entrées. Lebackend possède 15 ports d'exécution avec une profondeur de pipeline de 13 étages et les latences d'exécution sont de 10 étages. Il posséde également quatre unités SIMD 128b[3],[4],[5],[6].
ARM affirme que le Cortex-X1 offre des performances 30 % plus rapides sur les entiers et 100 % plus rapides sur lemachine learning que leCortex-A77[3],[4],[5],[6].
Le Cortex-X1 supporte la technologieDynamIQ d'ARM, et il devrait être utilisé comme coeur haute performance lorsqu'il est combiné avec les coeurs moyenCortex-A78 et petitCortex-A55[1],[2].
Évolution de l'architecture par rapport auCortex-A78
