Movatterモバイル変換


[0]ホーム

URL:


Aller au contenu
Wikipédial'encyclopédie libre
Rechercher

ARM Cortex-A12

Un article de Wikipédia, l'encyclopédie libre.
ARM Cortex-A12[1]
Informations générales
Production2014
ConcepteurARM Holdings
Taille du cache
Niveau 132–64 KiB I, 32 KiB D
Niveau 2256 KiB–8 MiB (configurable avec le contrôleur de cache L2)

Spécifications physiques
Cœur1–4
Architecture et classification
ArchitectureARMv7-A
FamilleCortex-A

Produits, marques, modèles, variantes
Historique

Cortex-A9Cortex-A17

modifier

LeCortex-A12 MPCore est unprocesseurARM de la3e génération desARM Cortex-A. Il est situé entre les processeursCortex-A7 etCortex-A15 au niveau des performances, tout en gardant l’efficacité énergétique de cette génération.

On peut également le situer au niveau de la puissance de calcul entre leCortex-A9 et le Cortex-A15[2].

Il est destiné aux téléphones portables et aux tablettes de moyenne gamme. Il est 40 % plus rapide que le Cortex-A9 à la même vitesse d'horloge, mais consomme la même quantité d'énergie. Il devrait être produit fin 2014 pour apparaître dans les produits en 2015. En, ARM annonce leCortex-A17 qui est encore plus efficace au niveau énergétique, est 60 % plus puissant que le Cortex-A9 et dont la fréquence d'horloge pourra être supérieure ou égale à 2 GHz[2].

Implémentations

[modifier |modifier le code]

La première implémentation annoncée est leRockchip 32xx, qui devait sortir début 2014 avec un quadruple cœur, accompagné d'un GPUMali-T624[3]. Le premier SoC de cette série, nomméRK3288, utilisera finalement un Cortex-A17 et un GPUMali-T720. Il n'y aura donc aucune implémentation de ce processeur jamais sortie.

Spécificités

[modifier |modifier le code]

Les spécifications du Cortex-A12 sont les suivantes[4] :

  • Large Physical Address Extension (LPAE), sur 40 bits, permettant de gérer jusqu'à 1 To de mémoire
  • Virtualisation matérielle
  • unitéThumb-2
  • support de sécuritéTrustZone
  • unité de calcul flottant vectorielVFPv4
  • SIMDNEON
  • Superscalaire (Partial dual issue instruction), pipeline à huit étages, exécution des instructions dans le désordre.

Parmi les unités qui ne sont pas incluse dans le cœur lui-même, mais qui l'accompagne et lui permettent de travailler en cohérence avec d'autres cœurs du même type, on peut noter :

  • Un cache cohérent niveau 2 optionnel
  • L'unité de déboggage et traçageCoreSight SoC-400
  • Le busAMBA 4Cache Coherent Interconnect (CCI), il peut être combiné avec la technologieCoreLink pour les échanges haut-débit avec les autres processeurs du SoC.
  • Le SCU (Snoop Control Unit), chargé de la cohérence des caches.

Liens externes

[modifier |modifier le code]

Références

[modifier |modifier le code]
  1. (en) « What core follows ARM's A12? »,
  2. a etb(en) « ARM belatedly fills gap in its CPU lineup with Cortex A12, due in 2014 »,Ars Technica,(consulté le)
  3. (en)Rockchip working on quad-core ARM Cortex-A12 RK32xx chip
  4. (en)Cortex-A12 MPCore – specifications sur ARM.com
v ·m
CPU
Anciennes
architectures
(ARMv1 à ARMv6)
ARMv7 (32 bits)
ARMv8 32 bits uniquement
ARMv8 64 bits
compatible 32 bits
ARMv8 64 bits uniquement
ARMv9
ARM Cortex-M (microcontrôleur)
ARM Cortex-R
(Temps réel)
ARM Cortex-X
(hautes performances)
GPU
VPU
SoC
Bus
Systèmes
d'exploitation
Ce document provient de « https://fr.wikipedia.org/w/index.php?title=ARM_Cortex-A12&oldid=233120225 ».
Catégories :
Catégories cachées :

[8]ページ先頭

©2009-2026 Movatter.jp