SSSE3 (SupplementalStreamingSIMDExtensions3) bezeichnet die mitIntelsCore-Architektur eingeführten Erweiterungen desSSE3-Befehlssatzes. Firmenintern werden auch die BezeichnungenTejas New Instructions (TNI) oderMerom New Instructions (MNI) verwendet. SSSE3 wird fälschlicherweise oft alsSSE4 bezeichnet, jedoch stellt SSE4 eine vollkommen andere Befehlssatzerweiterung dar.

SSSE3 erweitert denSSE3-Befehlssatz um 16 neue Befehle. Da diese sowohl auf 64-Bit-MMX-Register als auch auf 128-Bit-SSE-Register angewendet werden können, gibt Intel an, es seien 32 Befehle.^[1]

• psignw, psignd, psignb
• pshufb
• pmulhrsw, pmaddubsw
• phsubw, phsubsw, phsubd
• phaddw, phaddsw, phaddd
• palignr
• pabsw, pabsd, pabsb

SSSE3 wurde als Teil derIntel-Core-Mikroarchitektur präsentiert, und erstmals in den ProzessorkernenMerom (Notebook),Allendale/Conroe (Desktop) undWoodcrest (Server) integriert.

• Intel Atom (alle Prozessoren)
• Intel Celeron (ab ProzessorkernConroe-L)
• Intel Celeron M (ab ProzessorkernMerom-1024)
• alle Prozessoren derIntel-Core-2-Serie
• alle Prozessoren derIntel-Core-i-Serie
• Intel Pentium Dual-Core
• Intel Xeon (ab ProzessorkernWoodcrest)
• VIA Nano
• AMD Bulldozer
• AMD Fusion
• AMD Ryzen

1. ↑Intel® 64 and IA-32 Architectures Software Developer’s Manual Volume 2B: Instruction Set Reference, N-Z. Ordernumber 253667-037US, Januar 2011 (Memento vom 28. April 2011 imInternet Archive)

• Prozessorarchitektur nach Befehlssatz
• Intel