DiePower-Architektur (einBackronym fürPerformanceoptimizedwithenhancedRISC) ist eine Familie von Prozessoren der OpenPower Foundation. Sie wurde ursprünglich vonIBM als Nachfolger derGroßrechner- undMidrange-Prozessoren inBipolar undCMOS-Bauweise entwickelt.
IBM wechselte mit dieser Prozessorarchitektur von 31- bzw. 32-Bit-Prozessoren auf 64-Bit-Adressierung. Diese Prozessoren wurden und werden in den IBM-ServerbaureihenAS/400,RS/6000, späteriSeries undpSeries eingesetzt. iSeries und pSeries wurden durch die POWER-Prozessoren in der Hardware vereinheitlicht.
Auch der Zweig derPowerPC-Prozessoren für Workstations wurde von der POWER-Plattform abgewandelt. Ab Generation POWER8 werden auch sogenannte Linux basierteOpenPOWER-Serversysteme gebaut, die jene Prozessoren enthalten.
Im Jahre 2019 wurde dieBefehlssatzarchitektur,englischInstruction Set Architecture (ISA), offengelegt. Sie beschreibt im Detail die vollständige RISC-Architektur der Power-ISA, sodass Unternehmen Power-Prozessoren entwickeln können, ohne dafür Lizenzen erwerben zu müssen.[1] Seit Februar 2020 sind Prozessoren der Power-Architektur generell frei von Lizenzkosten, auch bei Produktion und Verkauf von Prozessoren. Dieser Schritt wird als Reaktion auf die ebenfalls Lizenzkosten-freieRISC-V-Architektur angesehen.[2]
Mit derPower Architecture Platform Reference (PAPR) ist eine offeneHardwareplattform für die Power- und die PowerPC-Architektur definiert.
Aus der ursprünglichen Power-Familie wurde zunächst der Ein-Chip-ProzessorPowerPC 601 abgewandelt, welcher aus dem Zusammenschluss vonApple Computer, IBM undMotorola hervorging (AIM-Allianz). Die Power-Architektur fand schnell in den Bereichen derWorkstation-Computer (Apple), ineingebetteten Systemen sowie in der Raumfahrt Verwendung.
Aus dem 1993er Acht-Chip-ProzessorPOWER2 wurde 1996 derPOWER2 SC, der erste Power-Prozessor aus einem Chip, abgeleitet, und noch bis 1999 verkauft.
1998 erschienen derPOWER3 und derPOWER3-II mit 64-Bit-CMOS6S2-Technologie, und 225 mm² (POWER3) bzw. 170 mm² (POWER3-II)Die-Fläche.
Die IBM p690, genannt Regatta, realisierte erstmals auf einem Chip zwei CPU-Kerne (zunächst ab 2001POWER4, 180 nm, 1,1–1,3 GHz), einen gemeinsamen L2-Cache und eine sehr schnelle Switch-Schnittstelle. Aber auch die Verbindungsschnittstellen dieser Chips waren neuartig. So wurden vier dieser Prozessorkerne auf einem gemeinsamenMulti-Chip-Modul (MCM) verbunden; IBM erreichte damit die extrem hohe Packungsdichte von acht CPUs auf einer Fläche von 90 cm². Die Regatta erreichte mit 32POWER4+-CPUs (ab 2002: 130 nm, 1,2–1,9 GHz, 267 mm², 185 Mio. Transistoren) im März 2004 eine Spitzenleistung von über 1 Mio. Punkten im Datenbank-Benchmark tpm-C.
Aus dem POWER4 ging der von IBM entwickeltePowerPC 970 hervor, der von Apple als „G5“ bezeichnet wurde. Er gilt als Nachfolger desPowerPC 7400 „G4“, der von Motorola stammte.
Power5 130 nm 1,5; 1,65; 1,9 GHz Dual-Core-Prozessor, 389 mm², 276 Mio. Transistoren, mitSimultaneous Multithreading (SMT) und integriertemSpeichercontroller. Cache: 64k2w-lru (Instruktionen) und 32k4w-lru (Daten). L2-Cache 1.92m10w-lru. in partitionierbaren pSeries und iSeries SMP-Servern von 1 bis 64 CPUs, 1 GB–2 TB Hauptspeicher und 5 – 240 PCI-X-Slots. Ein Multi-Chip-Module mit vier CPU-Chips (also acht Kernen) und vier 36 MB L3-Cache-Chips besteht aus 89 Metalllagen mit insgesamt 5370 I/O-Pins, von denen 2313 Signalpins sind und 3057 für die Energiezufuhr benötigt werden.
Power5 von 2004 ist die Weiterentwicklung vonPOWER4. Zusätzlich zur POWER4-Architektur befindet sich auf dem Chip das L3-Directory und der Memory-Controller, dazu kommt eine höhere Taktung. Power5 ist bis zu dreimal leistungsfähiger alsPOWER4. IBM behauptete, dass dieses für die damals beste Skalierbarkeit (linear bis 64 Wege) aller am Markt angebotenen Server sorgte. Als weitere einzigartige Funktionalität bietet diePower5-Architektur mit derAdvanced Power Virtualization (APV) unter anderem die Möglichkeit, die physikalischen CPUs in virtuelle CPUs aufzuteilen, die dann wieder zwischen den verschiedenen logischen Partitionen (LPARs) im laufenden Betrieb dynamisch und automatisch verteilt werden. APV wird seit dem 21. Dezember 2008 unter dem NamenPowerVM verkauft.
Am 4. Oktober 2005 kündigte IBM denPower5+ 90 nmDual-Core-Prozessor mit 1,5 oder 1,9 GHz an.[3] Ab Mitte 2006 gab es Single- und Dual-Core-Power5+-Prozessoren mit bis zu 2,3 GHz.[4]
DerPower6-Prozessor wurde ab 2007 im 65-nm-Verfahren gefertigt und hat eineDie-Fläche von 341 mm². Auf dieser Fläche sind über 790 Millionen Transistoren[5]. Das meiste der Fläche wird vom 8MiB fassenden L2-Cache belegt, wovon jedem Core die Hälfte, also 4 MiB, zugeteilt werden. Die Größe des L1-Caches ist 128 KiB, aufgeteilt in 64 KiB Daten- und 64 KiB Instruktionscache. Der externe L3-Cache in der Größe von 32 MiB ist mit einer Bandbreite von 80 GiB/s ansprechbar. DiePower6-Prozessoren sind mit 4,2; 4,7 und 5,0 GHz Taktfrequenz erhältlich.
IBM sieht diesen Prozessor im Bereich von Unternehmensdatenbanken (z. B. IBMSystem p und IBMSystem i) sowieHochleistungsrechnern, wie sie im Flugzeugbau und bei Unfallsimulationen im Automobilbau benötigt werden.
DerPower7 ist 2010 auf den Markt gekommen und besteht aus bis zu acht Kernen, wovon jeder Kern parallel bis zu vier Threads ausführen kann. Die CPU wird in 45 nm gefertigt und die maximale Taktfrequenz liegt bei 4,1 GHz.[6][7]
Im Oktober 2012 wurde diePower7+-CPU, welche in 32 nm gefertigt wird, mit einem Maximaltakt von 4,42 GHz eingeführt.[8]
Mit der POWER7-Familie wird diePOWER ISA v2.0 Erweiterung des Befehlssatzes realisiert.[9]
IBM gründet 2013 dieOpenPOWER Foundation,[10] um den Verkauf derPOWER-Prozessoren an andere Systemhersteller zu ermöglichen. Entsprechende Dokumentationen sind beiIBM erhältlich.[9] WährendPOWER-Maschinen zunächst nur unter den BetriebssystemenAIX undOS/400 vonIBM liefen, unterstütztIBM auf denOpenPOWER-Maschinen offiziell Linux als Betriebssystem. Entsprechende Distributionen werden vonSUSE,Red Hat,Debian undUbuntu herausgegeben, Herstellerunabhängigkeit ist damit auch beim Betriebssystem und den Anwendungen gegeben.
DieOpenPOWER Foundation legt die Spezifikationen für Prozessoren undOpenPOWER-Systeme offen.IBM hat angekündigt, dass in ZukunftPOWER-Prozessoren zunächst in einerOpenPOWER-Variante für Linux-Betriebssysteme erscheinen, bevor man entsprechende Prozessoren für die eigenen BaureihenSystem i undSystem p (fürAIX) herausbringe. Dies unterstreicht die Bedeutung desOpenPOWER-Ansatzes fürIBM:
„Dieser Schritt muss als Versuch gesehen werden, POWER-Prozessoren als herstellerunabhängige Konkurrenz zu x86-Produkten zu etablieren, IBM muss auf höhere verkaufte Stückzahlen kommen, um die zukünftige Prozessorentwicklung zu finanzieren. Der angepeilte Zielmarkt ist High Performance Computing, weswegen NVLink-Verbindungen integriert werden, die die Integration von Rechenbeschleunigern ermöglichen.“
Auf derHot-Chips-25-Konferenz im Jahr 2013 hat IBM diePower8-CPU mit 12 Kernen vorgestellt. Jeder der 12 Kerne, welche auf je 512 KB L2-Cache und gesamt auf 96 MB L3-Cache und 128 MB L4-Cache zugreifen können, ist in der Lage mittels Simultaneous Multithreading bis zu 8 Threads gleichzeitig auszuführen.Power8 wird im 22-nm-Verfahren hergestellt, die 12-Kern-Version hat eine Die-Fläche von 650 mm² und über 4,2 Milliarden Transistoren. Über einen mit 32 Kanälen angebundenen Speicherkontroller können bis zu 1 TByte DDR3-1600-RAM angebunden werden. Die CPU-Takfrequenz reicht, je nach Konfiguration, von 3,02 bis 4,15 GHz.[11]
DiePower8-Prozessoren sind mit mehreren Hochleistungsverbindungen ausgerüstet:[12]
Die Power9-Familie von IBM besteht aus mehreren Prozessormodulen hergestellt in einem14 nmFinFET-Prozess vonGlobalfoundries mit 8 Mrd. Transistoren auf 695 mm² Fläche. Sie wurden auf der Hot-Chips-Konferenz im August 2016 angekündigt, die ersten Systeme wurden im Dezember 2017 für die im Aufbau befindlichenSupercomputerSummit amOak Ridge National Laboratory undSierra amLawrence Livermore National Laboratory (LLNL) geliefert.[18], im Juni 2018 ist auch ein Cluster mit IBM AC922-Systemen innerhalb desMareNostrum 4 Systems in Barcelona in Betrieb[19].
In den POWER9-Prozessoren wird die Erweiterung des BefehlssatzesPOWER ISA v3.0 realisiert:
Chipvarianten für 1–2-Prozessoren-Systeme (genannt "Scale-Out", CodenameNimbus) sowie NUMA-Maschinen ("Scale-Up", CodenameCentaur) gibt es entweder mit bis zu 12 Kernen / 8-fachem Simultaneous Multithreading (SMT) oder bis zu 24 Kernen / 4-fachem SMT.[20] Die Varianten mit 8-fach-Multithreading sollen den IBM-eigenen Power-VM-Plattformen (System i und p) vorbehalten bleiben.
Nimbus und Centaur unterscheiden sich in Hauptspeicherausbau und Anbindung:
Jeder Kern verfügt über je 32 KByte Daten- u. Instruktions-1st-Level-Cache, 512 KByte 2nd-Level Cache und 120 MB für alle Kerne gemeinsamen 3rd-Level-Cache. Die Taktfrequenzen sind zunächst mit 2,0 bis 2,6 GHz ausgewiesen und fallen damit deutlich geringer aus als bei der POWER8-Generation.[21]
| Merkmal | Scale-Out Linux | Scale-Out Power-VM | Scale-Up Linux | Scale-Up Power-VM |
|---|---|---|---|---|
| Anzahl Sockel | 1–2 | 1–2 | 4–16 | 4–16 |
| max. Anzahl Kerne | 24 | 12 | 24 | 12 |
| Anzahl Threads je Kern / Prozessor | 4 | 8 | 4 | 8 |
| DDR4-Kanäle/Module | 8/16 | 8/16 | 8/32 | 8/32 |
Power9-Prozessoren unterstützen mehrere Hochleistungsverbindungen:
Drei Prozessor-Module von IBM sind seit 01/2018 erhältlich:
Folgende Hersteller hatten zum Zeitpunkt des Produktstarts vonPOWER9OpenPOWER-9-Systeme im Angebot:
Mitte Februar 2018 stellt IBM die ersten 6 Systeme vor, die neben Linux auch die hauseigenen BetriebssystemeAIX undSystem i bzw.OS/400 nutzen können.[27] Es handelt sich dabei um 1–2-Sockel-Systeme der Scale-Out-Varianten mit einem Hauptspeicherausbau von bis zu 2 TB je Sockel.Die Gehäuse sind mit 2- oder 4-Höheneinheiten lieferbar, die 4U-Gehäuse werden mit bis-zu-12-Kern-CPU's geliefert, die 2U mit bis-zu-10-Kern CPU's.2 Varianten sind fürSAP-HANA-Anwendungen zertifiziert:[28]
| Modell | Kerne | Höhe / Sockel | Betriebssysteme | RAM | IO |
|---|---|---|---|---|---|
| L922 | 8/10/12 | 2U / 1–2S | Linux | 4TB | 5 × PCIe G4 (4 CAPI 2.0), 4 × PCIe G3 |
| S914 | 4/6/8 | 4U / 1S | AIX, IBM i, Linux | 1TB | 2 × PCIe G4 (4 CAPI 2.0), 6 × PCIe G3 |
| S922 | 4/8/10 | 2U / 1–2S | AIX, IBM i, Linux | 4TB | 5 × PCIe G4 (4 CAPI 2.0), 4 × PCIe G3 |
| S924 | 8/10/12 | 4U / 2S | AIX, IBM i, Linux | 4TB | 5 × PCIe G4 (4 CAPI 2.0), 6 × PCIe G3 |
| H922 | 4/8/10 | 2U / 1–2S | HANA, AIX, IBM i | 4TB | 5 × PCIe G4 (4 CAPI 2.0), 6 × PCIe G3 |
| H924 | 8/10/12 | 4U / 2 S | HANA, AIX, IBM i | 4TB | 5 × PCIe G4 (4 CAPI 2.0), 6 × PCIe G3 |
| E950 | 8/10/11/12 | 4U / 2-4S | AIX, IBM i, Linux | 16TB / 4x16 DDR4-DIMMs | 8x16 + 2x8 PCIe G4, (4 CAPI 2.0, 4 NVLink), 1x8 PCIe G3, 4 NVMe |
| E980 | 8/10/11/12 | 4 "Nodes" mit 5U, 1 SCU 2U / 4-16S | AIX, IBM i, Linux | 64TB / 16x8 CDIMMs (TFF oder SFF) | 4x8x16 PCIe G4, 4x4 NVMe, 32 Accelerator-Links (CAPI 2.0 oder NVLink oder OpenCAPI) |
Auf der Hot-Chips-Konferenz HC32 2020 kündigte IBM Systeme mit Power10 für das zweite Halbjahr 2021 an. Die Prozessoren sollen in7-nm-Strukturen hergestellt werden und der Power ISA v3.1 entsprechen, die im Rahmen von OpenPOWER offengelegt wird.[29]Im September 2021 wurden mit dem E1080 die ersten Systeme mit Power10 Prozessoren vorgestellt.[30]Wegen Differenzen mit dem bisherigen Auftragsfertiger werden die Power10 Prozessoren durch Samsung gefertigt.[31] Die P10-CPU soll gegenüber dem Vorgänger „IBM Power E980“ bis zu 30 Prozent mehr Leistung pro Core und über 50 Prozent höhere Gesamtkapazität auf der Sockel- und Systemebene bieten.[32] IBM hat zur Leistungssteigerung mit 'Open Memory Interface' (OMI) eine neue Speicherarchitektur eingeführt, die für Kritik sorgt, weil wegen proprietärem Code nicht mehr wie in den Vorgenerationen die gesamte Firmware inOpen Source zur Verfügung steht.[33]
