NIOS ist der Produktname eineseingebettetenProzessors des ChipherstellersAltera in Form einesSoft Core Prozessors. Mit diesem kann eine synthetischeCPU in einenFPGA oderASIC implementiert werden.
Die aktuelle Prozessorversion heißt vollständigNios II und ist seit 2005 aktuell – von der Verwendung der ursprünglichen ersten Version wird abgeraten.
Praktisch handelt es sich beim Nios um eine umfangreiche Sammlung von Designanweisungen in Form von Dateien, welche in einer Hardwarebeschreibungssprache die Funktionen elektrischer Schaltungen festlegen. Diese Designs können von speziellenHDL-Compilern gelesen und zu einer Schaltung übersetzt werden, die als Konfiguration in einen programmierbarenLogikbaustein eingeschrieben wird. Damit enthält dieser Baustein dann den voll funktionsfähigen Prozessor.
Altera unterstützt Hardware-Software-Co-Design, indem verschiedene Versionen vonNios angeboten werden, welche sich in der Hardwarearchitektur unterscheiden, jedochsoftwarekompatibel sind. Dies ermöglicht zum Beispiel, zwischen einem schnelleren oder einem kompakteren Design zu wählen. Zudem kann man den Prozessor mit weiteren Modulen, wie zum Beispiel einerFloating Point Unit, konfigurieren, um die Leistungsfähigkeit für eine bestimmte Aufgabenstellung zu optimieren.
Zusammen mit anderen, anwendungsspezifischen Schaltungsteilen wieRAM oder IO-Interfaces, welche üblicherweise auf demselben Chip implementiert werden, agiert dieser Prozessor dann als spezifische Hardware und kann wie ein normaler Prozessor mitSoftware (z. B. inC oderC++) beladen und betrieben werden. So können vorhandene, auch ursprünglich rein hardwarebasierte Systeme einfach erweitert und existierende Software wiederverwendet werden.
Das NIOS-System wird über denSOPC-Builder (System-On-a-Programmable-Chip) zusammengestellt. Ein SOPC-Projekt besteht aus einzelnen Logikblöcken, die Senken oder Quellen für Daten bilden. Die einzelnen Logikblöcke werden mittels einerAvalon Switch Fabric miteinander verbunden. Der SOPC-Builder bietet einegrafische Benutzeroberfläche, um das Zielsystem graphisch zu beschreiben. Das konfigurierte System aus Prozessor und Hardware wird dann in einen Satz vonVHDL oderVerilog-Dateien exportiert, mit denen dann z. B. ein FPGA der Firma Altera alsSystem on a Chip konfiguriert werden kann. Darüber hinaus, kann der so gewonnene FPGA-Code verwendet werden, um ASICs zu generieren.
Der Reife- und Zertifizierungsgrad der Nios CPU eignet sich inzwischen auch zur Realisierung sicherheitskritischer Anwendungen.