Movatterモバイル変換

联系我们

工作时间: 8:30 - 22:00

客服电话: 400-660-0108

kefu@csdn.net 在线客服

推荐付费专栏 VIP文章

【FPGA】Vivado 保姆级安装教程 | 从官网下载安装包开始到安装完毕 | 每步都有详细截图说明 | 支持无脑跟装如果你有安装包，可跳转至 Step5

阅读 5.3w

113赞

小飞侠学FPGA

VIVADO中FFT核的使用(FPGA计算FFT和IFFT) 本文通过使用FFT IP 完成了傅里叶和反傅里叶变化，经多人检验可用。

阅读 1.8w

143赞

金融先生-Frank

FPGA基于帧间差分法的移动目标检测实现 htmltable {th, td {th {pre {简介：FPGA因其并行处理能力、高速运算和低功耗特性，在实时图像处理任务，如移动目标检测中被广泛应用。本项目使用帧间差分法检测移动目标，通过Verilog语言实现，并包含”forth-sobel-zhenjian”文件。帧间差分法通过比较连续两帧图像的像素差异来检测物体运动，实现了模块定义、数据流处理、差分计算、阈值设定和结果输出等功能。本项目的设计流程可以优化代码以满足实时性与效率要求，具有很高的学习价值。

阅读 691

29赞

FPGA入门指南：从点亮第一颗LED开始（手把手教程）单片机是现成的芯片（固定架构），而FPGA允许你从底层构建电路。举个栗子：单片机是组装好的乐高套装，FPGA就是一堆零散的积木块，想拼成飞机还是坦克全看你的代码怎么写！（这就是它被称为"数字电路橡皮泥"的原因）（Field Programmable Gate Array现场可编程门阵列），你可以用硬件描述语言（比如Verilog）在上面"画"出任意数字电路！忘记软件的顺序执行，学会用硬件的方式思考问题。不同频率的时钟信号要隔离处理，否则会出现亚稳态（Metastability）（非阻塞）用在时序逻辑！

阅读 3.1k

35赞

掌握model.generate()参数，轻松优化文本生成是 Hugging Face Transformers 库中生成文本的核心方法，广泛用于 GPT、T5、BART 等模型。其参数控制生成文本的多样性、长度和质量。束搜索（beam search）的宽度，值越大生成质量越高，但计算量呈指数增长。适用于需要精确结果的场景。控制生成文本的最大长度（token 数）。设置过小可能导致截断，过大可能生成冗余内容。值越低（如 0.7）结果越确定，值高（如 1.5）则更具创造性。抑制重复内容的参数。大于 1.0 时会惩罚重复 token。

阅读 133

6赞

【嵌入式硬件】FPGA开发从入门到精通学习 FPGA 开发并非一蹴而就，其中有许多要点需要我们牢牢掌握。扎实的数字电路基础是基石，只有深入理解逻辑门、触发器、时序电路等基本概念，才能在 FPGA 开发中更好地构建电路逻辑。Verilog HDL 语言作为与 FPGA 沟通的 “桥梁”，熟练掌握其语法、数据类型和运算符至关重要，只有这样，才能准确地将我们的设计思路转化为代码。在开发流程上，从创建工程时对工程参数的准确设置，到编写代码时对逻辑功能的严谨实现，再到综合、实现过程中对资源的合理利用和时序的严格把控。

阅读 2.1k

18赞

Xilinx FPGA MIPI DSI TX Subsystem 仿真笔记 MIPI DSI TX Subsystem IP的配置与仿真。

阅读 1.1k

21赞

Vivado 使用教程以D触发器为例，使用Vivado实现简单设计流程

阅读 1.4w

44赞

Verilog和FPGA的自学笔记3——仿真文件Testbench的编写博客介绍了FPGA开发中仿真文件的基本写法。主要内容包括：1. 时间尺度指令的语法和作用，解释了时间单位与精度的关系；2. 仿真模块的组成，重点讲解了信号类型定义（reg/wire）、信号初始化和模块例化的方法；3. 通过点亮LED的实例代码，展示了完整的仿真文件结构。文章还分享了作者使用ModelSim进行仿真的经验，并提供了相关软件的按键位置说明。最后附上了系列文章的链接，方便读者查阅前文。

阅读 1.0k

16赞

C语言猜数字游戏：从入门到精通猜数字小游戏是一种经典的编程练习项目，适合初学者通过实践掌握C语言的基础语法和逻辑控制结构。游戏规则简单：程序随机生成一个数字，玩家通过输入猜测的数字，程序根据猜测结果给出提示（“太大”或“太小”），直到玩家猜中为止。游戏的核心逻辑包括随机数生成、用户输入处理、比较判断和循环控制。随机数生成使用C标准库的。函数获取，而循环和条件判断则用于实现游戏的主流程。

阅读 37

1赞

【超详细的易灵思FPGA开发教程】第一章点亮一颗LED FPGA，国产FPGA，易灵思FPGA

阅读 2.7k

28赞

【FPGA+DSP系列】——（3）中断学习（以定时器中断为例）本文介绍了基于FPGA+DSP的定时器中断实验，通过LED灯闪烁演示中断机制。内容涵盖：1）中断概念与三级中断机制（外设级、PIE级、CPU级）；2）F28335定时器中断配置方法，包括相关寄存器设置；3）实验代码解析，重点说明定时器初始化流程和中断服务函数编写要点。实验采用150MHz主频、500ms周期的定时器中断控制LED状态切换，展示了中断优先级管理、中断使能配置等关键技术。文中配有寄存器配置图、中断流程图和CCS工程截图，适合嵌入式开发人员学习DSP中断系统设计。

阅读 934

11赞

FMC、FMC+ 详解 FPGA对I/O需求的变化适应性很强。在重新配置FPGA以实现新协议之后，只需更换物理I/O组件和连接器即可。除非I/O组件在扩展卡模块，否则需要改变板级设计。为了避免与设计变更相关的成本和工作量，设计人员一直依赖于PCI Mezzanine Card (PMC) 和 Switched Mezzanine Card (XMC)标准。然而，这些标准是多年前为单板计算机（SBCs）等通用解决方案开发的，而不是FPGA。

阅读 1.1w

47赞

FPGA时序约束分析3——同源时钟/非同源时钟的建立关系和保持关系本文分析了数字电路中同源时钟与非同源时钟下的时序关系。同源时钟下，建立时间和保持时间要求相对容易满足，可通过合理规划数据路径、增加缓冲器等方式实现时序约束。非同源时钟下，由于缺乏固定相位关系，需采用异步信号同步化处理（如双触发器同步器）和特殊路径设计来满足时序要求。文章还提供了具体的时序约束代码示例，包括时钟定义、建立/保持时间设置、时钟不确定性配置等关键设计要素，为数字电路时序设计提供了实用指导。

阅读 792

6赞

【Veristand】Veristand环境安装教程-Linux RT / Windows 首先声明，此教程是针对Simulink编译模型并导入Veristand中编写的，同时需要注意的是老用户编译可能用的是Veristand Model Framework，那个是历史版本，且NI不会再维护，新版本编译支持为VeriStand Model Generation Support。1.首先查看Simulink与Veristand、操作系统的环境兼容性，确认使用的Veristand与Simulink的最低版本。2）Matlab打开并进入此文件夹，打开Simulink，创建一个新模型，并保存。

阅读 2.0k

16赞

FPGA实现SRIO图像视频传输，基于Serial Rapidlo Gen2，提供6套工程源码和技术支持 FPGA实现SRIO图像视频传输，基于serial Rapidlo cen2，提供6套工程源码和技术支持

阅读 1.1k

21赞

FPGA强化-DDS信号发生器本文介绍了基于Altera EP4CE10 FPGA开发板的简易DDS信号发生器设计与实现。通过Verilog编程，结合外挂AD/DA模块，实现了可输出正弦波、方波、三角波和锯齿波四种波形的信号发生器。详细阐述了DDS工作原理、电路设计、Matlab波形数据生成、Verilog代码实现及仿真验证过程。重点讲解了相位累加器、波形ROM存储、按键控制等核心模块的设计方法，并提供了完整的工程实现方案。实验结果表明，该系统能稳定输出500Hz信号，通过按键可切换波形类型，通过参数修改可调整输出频率和相位。该设计为F

阅读 1.4k

30赞

FPGA实现 40G UDP 协议栈，纯verilog代码编写，基于40G/50G Ethernet subsystem架构，提供4套工程源码和技术支持 FPGA实现 40G UDP 协议栈，纯verilog代码编写，基于40G/50G Ethernet subsystem架构，提供4套工程源码和技术支持

阅读 1.1k

22赞

FPGA芯中的小蚂蚁

静态时序分析详解之时序路径类型相比动态分析的模拟仿真，静态时序分析因为不需要大量的测试向量，分析更快，再者因为是分析所有的时序路径，分析结果齐全，单缺点是只能分析时序结果，无法验证设计功能的正确性。时序路径可以根据信号的类型分为不同的路径，如数据路径，时钟路径，时钟门控路径，异步路径等。最短路径是延时最小的路径，也称为最好路径或Min路径。时钟路径中起点是时钟输入端口，终点是时序单元如触发器，存储器的时钟引脚，以下图为例，源时钟路径和目标时钟路径就是两条时钟路径，终点分别是触发器REGA和REGB的时钟引脚。

阅读 1.2k

15赞

异构计算加速：GPU、FPGA 在软件性能优化中的应用 FPGA的硬件可编程特性使其在特定算法中能实现接近理论极限的加速比，例如在密码学领域，Xilinx的Vitis平台可将AES加密速度提升至CPU的200倍（Larsson et al., 2018）。AMD提出的CoWoS 3D封装技术，通过芯片级互连将带宽提升至64GB/s，使FPGA与GPU的数据传输延迟降低40%（AMD, 2023）。华为提出的智能资源调度框架，能根据负载动态分配GPU计算单元和FPGA存储单元，使混合系统的利用率从75%提升至93%（Huawei, 2023）。

阅读 1.2k

30赞

xilinx rdma ernic FPGA verilog源码与架构实践 Xilinx ERNIC是一款基于FPGA的嵌入式RDMA网络接口控制器，提供完整的Verilog源码实现。该IP核支持RoCE v2协议，实现硬件级RDMA功能卸载，包括SEND、READ、WRITE等操作类型，支持100Gbps线速传输。工程包含完整开发环境、源码、重要demo工程及教程，展示了QP信号仿真波形和系统架构。ERNIC具有2047个RDMA队列对管理能力，支持IPv4/IPv6、ECN和优先级流控制等功能，适用于高性能低延迟网络应用开发。提供源码下载和技术交流渠道。

阅读 2.3k

42赞

XCZU2CG-2SFVC784I Xilinx FPGA AMD Zynq UltraScale+ MPSoC XCZU2CG-2SFVC784I 是一款小型化、高集成、功能全面的异构 SoC 芯片，融合了 ARM 多核计算平台、可编程逻辑、PCIe/GTH 高速通信接口与强大的片上安全启动机制，为边缘计算、工业控制与嵌入式智能应用提供了一个性能与功耗高度平衡的解决方案。对于寻求轻量化硬件架构、具备快速开发工具链、面向未来算法灵活部署的开发团队而言，XCZU2CG 是构建下一代边缘智能平台的优质核心。

阅读 912

7赞

作者推荐

FPGAmaster创新者: 主要做FPGA教学和项目分享，我对FPGA领域非常感兴趣,多年来一直在研究和学习各种FPGA知识与技能。我会在博客中分享学习FPGA所需要的理论知识、实用技巧与项目实践等内容,帮助广大FPGA爱好者更轻松地入门和提高。如果你对FPGA也感兴趣,欢迎关注我的博客,一起学习和交流。我相信只有不断学习和分享,我们的技术才能不断进步。如果你有任何FPGA相关的问题,也可以在我的博客下面留言,我会尽力帮助解答你的疑问。最后,感谢大家对我的支持,我会持续输出更多FPGA方面的原创内容。谢谢!

关注

栒U: IC在读 vLLM在研欢迎交流软硬

关注

坏孩子的诺亚方舟: 急事电联 17665443389

关注

可可雨: 避愚远惑，清心修智

关注

ShiMetaPi: ShiMetaPi开源硬件社区官方宣传账号，QQ：1558723293 VX:18664305108（我不懂的问题会随时召唤工程师前来）

关注

ooo-p: 一枚正在努力找寻自己的电子人

关注

逻辑森林: 乐于分享，有求必应

关注

那么菜: 仗剑天涯，谁来也不怕。更多知识分享，请见微信公众号：那么菜

关注

霖12: 研究生在读/寻找日常线上实习/VX:19524192417

关注

阿sir198: 没天赋的千万别学FPGA

关注

[8]ページ先頭

©2009-2025 Movatter.jp