#
d-estracture
Here is 1 public repository matching this topic...
Diseño de un circuito secuencial con entrada de datos x de 1 bit, una entrada de reset y una entrada de reloj. El sistema es un detector de secuencia que genera una salida z de 1 bit con ‘1’ cuando los últimos cuatro bits recibidos en x son 0101. El circuito se diseña de diversas maneras, cada una de ellas con una descripción en VHDL
- Updated
Sep 29, 2022 - VHDL
Improve this page
Add a description, image, and links to thed-estracture topic page so that developers can more easily learn about it.
Add this topic to your repo
To associate your repository with thed-estracture topic, visit your repo's landing page and select "manage topics."