サクサク読めて、
アプリ限定の機能も多数！
アプリで開く
エントリーの編集は全ユーザーに共通の機能です。
必ずガイドラインを一読の上ご利用ください。
ここにツイート内容が記載されますhttps://b.hatena.ne.jp/URLはspanで囲んでください
Twitterで共有ONにすると、次回以降このダイアログを飛ばしてTwitterに遷移します
0注目コメント算出アルゴリズムの一部にLINEヤフー株式会社の「建設的コメント順位付けモデルAPI」を使用しています
Xilinx Kria KV260でPL (VexRiscv,etc) からPS (ARM PetaLinux) に割り込みを入れたい 目的 第 6 回AI...Xilinx Kria KV260でPL (VexRiscv,etc) からPS (ARM PetaLinux) に割り込みを入れたい 目的 第 6 回AI エッジコンテスト [presentation, code] では、KV260 の PL でのRISC-V (VexRiscv) 実装 + PS 側 ARM からの演算オフロード機構を作れた。しかし、RISC-V からの ARM への割り込みは実装しきれず、演算完了はポーリングで確認していた。そもそも、私個人は上記コンテスト中、VitisAI との格闘に終始していたこともあり、本来目的であったFPGA + HDL の技術習得をあまり行えておらず「割り込みは良い教材？」と思い、いろいろと調査・試行錯誤してみた AXI GPIO から PS (ARM PetaLinux) への割り込み 筆者はFPGA + HDL 素人であり、い
